



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2014-0094006
(43) 공개일자 2014년07월29일

- (51) 국제특허분류(Int. Cl.)
H05K 3/10 (2006.01) *H05K 3/18* (2006.01)
H05K 1/02 (2006.01)
- (21) 출원번호 10-2014-7016377
- (22) 출원일자(국제) 2012년11월16일
심사청구일자 없음
- (85) 번역문제출일자 2014년06월16일
- (86) 국제출원번호 PCT/EP2012/072824
- (87) 국제공개번호 WO 2013/072457
국제공개일자 2013년05월23일
- (30) 우선권주장
10 2011 086 464.4 2011년11월16일 독일(DE)

- (71) 출원인
세람테크 게엠베하
독일 73207 플로힝겐 세람테크-플라츠 1-9
- (72) 발명자
돈, 알렉산더
독일 96117 멤멜스도르프 라이터가쎄 13
헤르만, 클라우스
독일 95707 티어스하임 로이텐베르크 30
(뒷면에 계속)
- (74) 대리인
특허법인 남엔드남


전체 청구항 수 : 총 13 항

(54) 발명의 명칭 세라믹 기판들에 임베딩된 금속 구조물들

(57) 요 약

본 발명은, 특히 인쇄 회로 보드들로서 사용하기 위한, 임베딩된 전도성 금속 구조물들 또는 금속화부들을 포함한 기판을 제조하기 위한 방법에 관한 것이다. 본 발명의 목표는, 2차원의 평편하고 반반한, 즉 플레이트-형상의 기판들에 부가하여, 3차원의, 즉 곡선의 또는 각이 진 기판들의 매장된 금속화부를 허용하는 것이다. 본 발명에 따라, 이는, 레이저 기술을 이용하여 트렌치들 및/또는 리세스들이 기판 속으로 파이고, 그런 다음 금속 구조물들이 트렌치들 및/또는 리세스들에서 생성된다는 점에서 달성된다.

대 표 도



(72) 발명자

팀, 알프레드

독일 95632 분지텔 베토벤슈트라쎄 17

헬게르트, 오스카

독일 95676 비스아우 바우페르아인슈트라쎄 1

레나이스, 룰란트

독일 95615 마르크트레드비츠 로베르트-코흐-슈트
라쎄 13체

아들러, 지구르트

독일 71563 아팔터바흐 하개커 58

특허청구의 범위

청구항 1

특히 회로 보드로서 사용하기 위한, 임베딩된 전도성 금속성 구조물들 및/또는 금속화부(metallization)들을 갖는 기판을 제조하기 위한 방법으로서,

레이저 기술을 이용하여, 트렌치들 및/또는 리세스들이 상기 기판 속으로 컷팅되고, 그런 다음 상기 금속성 구조물들이 상기 트렌치들 및/또는 리세스들에서 생성되는,

방법.

청구항 2

제 1 항에 있어서,

상기 기판은 평면 보드의 기하구조와 상이한 기하구조, 즉 3차원 곡선의 또는 각이 진 기하구조를 갖는,

방법.

청구항 3

제 1 항 또는 제 2 항에 있어서,

상기 기판은 세라믹 기판 또는 플라스틱 기판인,

방법.

청구항 4

제 3 항에 있어서,

세라믹 기판은 AlN 세라믹을 포함하고, Al를 상기 트렌치들 및/또는 리세스들에 임베딩한 이후 레이저를 이용하여 상기 Al를 분해시킴으로써, 그리고 그런 다음 니켈, 금 또는 구리 그리고 그들의 합금들 또는 이들의 혼합물의 무전류 [증착]과 같은 알려진 방법들에 의해 이러한 Al를 추가로 강화시킴으로써 생성되는,

방법.

청구항 5

제 3 항에 있어서,

상기 세라믹 기판은, 임베딩된 이후, 유기 금속염 용액, 예컨대 초산은 또는 초산동에 담기고, 그런 다음 적절한 레이저를 이용하여, 상기 트렌치들 및/또는 리세스들에 있는 상기 금속염들이 노출되고, 여기서 상기 금속염들은 세라믹에 단단히 부착되는 원소들로 전환되는,

방법.

청구항 6

제 5 항에 있어서,

실리콘 또는 초산아연과 같은 유리-형성 첨가제들 또는 산화물이 상기 금속염들에 부가되는,

방법.

청구항 7

제 3 항에 있어서,

상기 트렌치들 및/또는 리세스들을 컷팅한 이후, 상기 트렌치들 및/또는 리세스들은 금속의 후막 페이스트로 채워지고, 그런 다음 적절한 레이저를 이용한 레이저 트레이스로 직접적으로, 즉 상기 트렌치들 및/또는 리세스들에서 소결되는,

방법.

청구항 8

제 1 항 내지 제 7 항 중 어느 한 항에 있어서,

상기 트렌치들 및/또는 리세스들 밖에, 또는 상기 트렌치들 및/또는 리세스들의 부분 구역들에 있는 노출되지 않은 영역들은 씻겨지거나 또는 그라운드 오프(ground off)되는,

방법.

청구항 9

제 1 항 내지 제 8 항 중 어느 한 항에 있어서,

상기 트렌치들 및/또는 리세스들에 있는 금속화부는 음극으로 또는 무전류 프로세스로 강화되거나, 그리고/또는 커버링 금속들로 코팅되는,

방법.

청구항 10

제 1 항 내지 제 9 항 중 어느 한 항에 있어서,

상기 트렌치들 및/또는 리세스들에서 생성된 금속화부는 하나의 레벨 상에서 상기 기판의 표면과 밀봉부를 형성하고, 상기 기판 밖으로 돌출되지 않으며, 그러므로 상기 기판들이 적층될 수 있는,

방법.

청구항 11

제 1 항 내지 제 10 항 중 어느 한 항에 따른 방법에 의해 제조된, 임베딩된 전도성 금속성 구조물들 및/또는 금속화부를 갖는 기판으로서,

금속성 구조물들 및/또는 금속화부들은, 상기 기판의 표면에 대해 측정되는, $30\mu\text{m}$ 을 초과하는 수직 두께를 갖는,

기판.

청구항 12

제 11 항에 있어서,

$40\mu\text{m}$ 을 초과하는 수직 두께를 갖는,

기판.

청구항 13

제 11 항 또는 제 12 항에 있어서,

$45\mu\text{m}$, 바람직하게 $50\mu\text{m}$ 을 초과하는 수직 두께를 갖는,

기판.

명세서

기술분야

[0001]

본 발명은, 특히 회로 보드들로서 사용하기 위한, 임베딩된 전도성 금속 구조물들 및/또는 금속화부(metallization)들을 갖는 기판을 제조하기 위한 방법, 그리고 이러한 방법을 이용하여 제조된 기판에 관한 것이다.

배경기술

[0002] 임베딩된 전도성 구조물들은 멀티칩 모듈 기술로부터 알려져 있고, 여기서 후막(thick film) 기술에 의해 프린팅된 금속성 구조물들(인쇄 전도체들, 전기 접점들)은, 압력 및 온도 하에서, 세라믹 필름들과 같이, 아직 큐어링(curing)되지 않은 회로 보드들에서 라미네이팅된다. 그러나, 이는 평편한, 즉 2차원 보드들의 경우에서만 가능하다. 또한, 인쇄 전도체들은 너무 높지(또는 두껍지) 않아야 하고(최대 10-20 μm); 그렇지 않으면, 상기 인쇄 전도체들은 더 이상 깊이 임프레싱(impressing)될 수 없다.

발명의 내용

[0003] 본 발명의 목적은 청구항 제1항의 종류의 정의에 따른 방법을 개선시키는 것이고, 그래서 2차원의 평편하고 평면인, 즉 보드-형 기판들에 부가하여, 3차원의, 즉 곡선의 또는 각이 진 기판들이, 바람직하게 깊이 그리고 다중 면들 상에서, 또한 금속화될 수 있다.

[0004] 본 발명에 따라, 이러한 목적은, 레이저 기술을 이용하여, 트렌치들 및/또는 리세스들이 기판 속으로 컷팅되고, 그런 다음 금속성 구조물들이 트렌치들 및/또는 리세스들에서 생성된다는 사실로 인해 달성된다.

[0005] 2차원의 평편하고 평면이고 특히 또한 3차원의, 즉 곡선의 또는 각이 진 바디들이 이러한 방식으로 다중 면들 상에서 깊이 금속화될 수 있다. 이들 바디들은 예컨대 세라믹 기판들을 포함하고, 금속화된 구역들이 상기 세라믹 기판들에 적용되고, 그래서 상기 세라믹 기판들은 회로 보드들로서 사용될 수 있다. 이는, 특히, 예컨대 폴리이미드의 전체 이차 회로들 또는 칩들이 포지셔닝될 경우에 사실이다.

[0006] 그러므로, 기판은 평면 보드의 기하구조로부터 벗어난 기하구조를 갖는데, 즉 3차원 만곡부 또는 각도들을 갖는다. 이는, 레이저의 사용으로 인해 가능하다. 3차원의 복잡한 기하구조들이 이러한 방식으로 가능하다.

[0007] 바람직한 실시예에서, 기판은 세라믹 기판 또는 플라스틱 기판이다.

[0008] 세라믹 기판은 바람직하게 AlN 세라믹으로 구성되고, 여기서 Al는 트렌치들 및/또는 리세스들에서 레이저를 이용한 컷팅 이후 분해에 의해 생성되고, 이러한 Al는 그런 다음, 니켈, 금 또는 구리, 그리고 이들의 합금들 또는 이들의 혼합물들의 무전류(currentless) [증착]과 같은 알려진 방법들을 이용함으로써 추가로 강화된다.

[0009] 대안적으로, 임베딩 이후, 세라믹 기판은 유기 금속염 용액, 예컨대 초산은(silver acetate) 또는 초산동(copper acetate)에 담기고, 그런 다음 적절한 레이저를 이용하여 노출되며, 여기서 금속염들이 세라믹에 단단히 결합되는 원소들로 전환된다.

[0010] 실리콘들 또는 초산아연과 같은 유리-형성 첨가제들 또는 산화물이 바람직하게 금속염들에 부가된다.

[0011] 일 실시예에서, 임베딩 이후, 트렌치들 및/또는 리세스들은 금속의 후막 페이스트로 채워지고, 그런 다음 적절한 레이저를 이용한 레이저 트랙으로 직접적으로, 즉 트렌치들 및/또는 리세스들에서 소결된다.

[0012] 본 발명의 일 실시예에서, 트렌치들 및/또는 리세스들 밖에, 또는 트렌치들 및/또는 리세스들의 부분 구역들에 있는 노출된 위치들은 씻겨지거나 또는 그라운드 오프(ground off)된다.

[0013] 본 발명의 일 실시예에서, 금속화부들은 트렌치들 및/또는 리세스들에서 무전류 또는 음극 프로세스로 강화되거나, 그리고/또는 커버링 금속들로 코팅된다.

[0014] 트렌치들 및/또는 리세스들에서 생성된 금속화부들은, 바람직하게 하나의 레벨에서 기판들의 표면과 클로저를 형성하고, 기판 밖으로 돌출되지 않으며, 그러므로 적층될 수 있다.

[0015] 위에서 설명된 방법을 이용하여 생성된 임베딩된 전도성 금속성 구조물들 및/또는 금속화부들을 갖는 본 발명에 따른 기판은, 금속성 구조물들 및/또는 금속화부들이 30 μm 을 초과하는, 특별히 바람직하게 40 μm 을 초과하는, 가장 특별히 45 μm 을 초과하는, 그리고 심지어 중요한 애플리케이션 경우 50 μm 을 초과하는 수직 두께 – 기판의 표면에 대해 측정됨 – 를 갖는 것을 특징으로 한다.

[0016] 이후에 설명되는 본 발명을 이용하여, 2차원의 평편하고 평면이지만, 특별히 또한 3차원의, 즉 곡선의 또는 각이 진 바디들이 또한 다중 면들 상에서 깊이 금속화될 수 있다. 이들 바디들은 예컨대 세라믹 기판들이고, 금속화된 구역들이 상기 세라믹 기판들에 적용되고, 상기 세라믹 기판들은 회로 보드들로서 사용된다.

[0017] 이는, 다른 것들 중에서도, 폴리이미드의 전체 이차 회로들 또는 칩들이 포지셔닝될 때 바람직하다.

[0018] 본 발명은 세라믹 또는 유기 화학적 베이스 바디로부터 생성된 임베딩된 전도성 금속성 구조물들 및/또는 금속화부를 갖는 세라믹 기판(바람직하게, 3차원) 또는 플라스틱 기판을 설명하고, 레이저 기술을 이용하여, 금속성

구조물들에 대한 트렌치들 및/또는 리세스들이 상기 세라믹 또는 유기 화학적 베이스 바디 속으로 컷팅된다. 그런 다음, 금속화부가 트렌치들 및/또는 리세스들에서 생성된다. 3차원 세라믹 기판은, 평면 보드로부터 벗어난 기하구조인 것으로 이해된다.

[0019] 금속화를 위해, 예컨대 Al은, AlN 세라믹으로 만들어진 세라믹 기판의 경우 레이저를 이용한 분해에 의해 트렌치들 및/또는 리세스들에서 AlN 세라믹으로부터 생성될 수 있다. 이러한 Al은 그런 다음, 니켈, 금 또는 구리, 그리고 그들의 합금들 또는 이들의 혼합물들의 무전류 [증착]과 같은 알려진 방법들에 의해 추가로 강화된다.

[0020] 대안적으로, 트렌치들 및/또는 리세스들을 갖는 세라믹 기판 및/또는 세라믹 바디은 유기 금속염 용액, 예컨대 초산은 또는 초산동에 담길 수 있고, 그런 다음 적절한 레이저를 이용하여, 트렌치들 및/또는 리세스들의 금속 염들이 노출되고, 상기 금속염들은 원소들로 전환되고, 그런 다음 상기 원소들은 세라믹에 단단히 결합된다. 접착력을 개선시키기 위해, 실리콘 또는 초산아연과 같은 유리-형성 첨가제들 또는 산화물이 금속염들에 부가될 수 있다. 대안적으로, 통상적인 후막 페이스트를 이용하여 금속화를 수행하는 것이 또한 가능하고, 상기 후막 페이스트는 트렌치들 및/또는 리세스들 또는 레이아웃을 채우는데 사용된다. 그런 다음, 적절한 레이저를 이용한 레이저 트랙으로 직접적으로, 즉 트렌치들 및/또는 리세스들에서 소결이 수행된다. 그런 다음, 초음파 지원으로, 수용성 세제를 이용하여, 임의의 과도한 소결되지 않은 영역들이 제거될 수 있다.

[0021] 트렌치들 및/또는 리세스들 밖에, 또는 트렌치들 및/또는 리세스들의 부분 구역들에 있는 노출되지 않은 영역들은 단순히 씻겨지거나 또는 그라운드 오프되어야 한다. 그런 다음, 트렌치들 및/또는 리세스들에서 금속화부는 무전류 또는 음극 프로세스로 추가로 강화될 수 있거나, 그리고/또는 커버링 금속들로 코팅될 수 있다.

[0022] 이는, 평면 상에서 세라믹으로 밀봉되고 그러므로 (예컨대, 폴리이미드에서/폴리이미드 상에서) 연성 회로들 또는 회로 칩들과의 결합에 매우 적절한 금속화부들을 산출한다.

[0023] 트렌치들 및/또는 리세스들에서 전도적이 된 그러한 레이저-침식된 세라믹들은, 세라믹들에서/세라믹들 상에서 금속화된 회로들의 프로토타입들을 특히 신속하게 생성하는데 또한 사용될 수 있다. 따라서, 레이아웃 드로잉이 복사기 상에서 스캐닝될 수 있고, 레이저를 제어하기 위한 레이저 커맨드들로 직접 전환될 수 있다.

[0024] 본 발명은 박막과 후막 금속화부 사이의 캡을 클로즈한다. 굵은(coarse) 및 미세한 구조물들을 갖는 컴포넌트 상에 두꺼운 금속화부들 또는 심지어 상이한 두께들의 금속화부들이 동시에 가능하다.

[0025] 예 1:

[0026] 50 μm 의 깊이를 갖는 트렌치들 및/또는 리세스들이 사이즈 114×114×2 mm 의 AlN으로 만들어진 소결된 세라믹 기판(세라믹 기판) 속으로 레이저링(lasering)되고, 레이저링할 때, 레이저 광에 의한 AlN→Al+0.5N₂의 분해로부터 알루미늄의 얇은 층이 형성된다. 이러한 알루미늄 층은, 소결된 세라믹 기판을 화학적 니켈욕(chemical nickel bath)에 30분 동안 둠으로써 강화된다(술파민산(sulfamate)으로서 상기 욕에서 보통 용해되는 Ni²⁺는, Pd의 "시디드(seeded)" 표면 상에서 차아인산나트륨(sodium hypophosphite)과 같은 애이전트들을 환원시킴으로써 환원되고, 이후에, 이미 증착된 니켈 자체로 이러한 Pd 시드들을 커버한 이후 원소 Ni로 환원된다; 예컨대 텅스텐 상의 시딩(seeding)은 Pd²⁺의 용액, 보통 매우 희석된 팔라듐(II) 염화물 용액 또는 암모늄 테트라클로로팔라리움산염(ammonium tetrachloropalladate)(II) 용액에 담금에 의해 생성된다). 그런 다음, 0.1 μm 금의 얇은 층이 무전류 프로세스로 적용된다. 결과는, 예컨대 전기/전자 엘리먼트들을 위한 캐리어들로서 사용되는 것들과 같은, 임베딩된 전기 전도성 구조물들을 갖는 세라믹이다. 전도성 구조물들은 바람직하게, 세라믹에 완전히 위치되는데, 즉 전도성 구조물들은 세라믹의 표면 밖으로 돌출되지 않는다.

[0027] 예 2:

[0028] 50 μm 의 깊이를 갖는 구조물(트렌치들 및/또는 리세스들)은, 정의된 레이아웃을 갖는 사이즈 114×114×2 mm 의 AlN으로 만들어진 소결된 세라믹 기판(세라믹 기판)에서 엑시머 레이저를 이용하여 생성된다. 세라믹은 10% 초산은과 5% 폴리비닐 알코올(농축을 위함)의 용액에 담긴다. 그런 다음, 일부가 70°C에서 건조된다. Fineline 레이저를 이용하여, 금속염 층이, 적용된 열에 의해 초산염을 분해시킴으로써 이전에 형성된 리세스들에서 온 금속으로 전환된다. 80°C에서 탈이온화된 물(순수)에서, 분해되지 않는 구역들은 초산은-폴리비닐 알코올로 다시 용해된다. 트렌치들 및 세라믹의 평면 밀봉부를 달성할 때까지, 온 층은 금으로 음극으로 강화될 수 있다.

[0029] 본 발명에 따라 기판들을 제조하기 위한 방법은, 순서대로 수행될 다음의 방법 단계들에 의해 특징지어진다:

[0030] 1) 레이저 기술을 이용하여, 트렌치들 및/또는 리세스들이 세라믹 또는 유기 화학적 베이스 바디(세라믹 기판

또는 플라스틱 기판)에서 생성된다.

[0031] 2) 그런 다음, 금속화부가 리세스들로 도입되거나 또는 리세스들에서 생성된다.

[0032] 3) 트렌치들 및/또는 리세스들에 있는 금속화부는 바람직하게 기판의 표면과 평면 밀봉부를 형성하는데, 즉 금속화부는 기판에 임베딩된다.


[0033] 도 1 내지 도 4는 세라믹 기판(4) 상에 다양한 금속화부들(1)을 나타낸다. 인쇄 전도체들 형태의 금속화부들은 참조 부호 2로 라벨링되고, 전기 접점들은 참조 부호 3으로 라벨링된다. 도 5는 금속화부(1)를 갖는 3차원 세라믹 기판을 나타내고, 상기 금속화부(1)는 세라믹 기판(4)에 임베딩되고 표면 밖으로 돌출되지 않는다.

[0034] 금속화부가 임베딩된다는 사실로 인해, 금속화부 위에 있는 기판에 의해 상기 금속화부가 손상받는 것 없이, 복수의 기판들 – 각각이 임베딩된 금속성 구조물들을 가짐 – 이 하나의 기판 위에 다른 하나의 기판이 적층될 수 있다. 이는 도 6에서 예시된다. 두 개의 세라믹 기판들(4a, 4b)이 여기서 회로 보드들로서 설계되고, 하나의 유닛이 형성하기 위해 결합된다. 금속화부들(1)은 세라믹 기판에 임베딩되고, 표면 밖으로 돌출되지 않는다. 개별 금속화부들(1)이 인쇄 전도체들 및 전기 접점들을 형성한다. 도 6은 임베딩된 금속화부들(1)을 갖는 두 개의 3차원 세라믹 기판들(4a, 4b)을 나타낸다.


[0035] 물론, 금속화부는 기판의 양면들 상에 또한 도입될 수 있다.

도면


도면1




도면2




도면3




도면4



도면5



도면6



도면7

