

[19] 中华人民共和国国家知识产权局



[12] 发明专利申请公布说明书

[21] 申请号 200580013045.1

[51] Int. Cl.

G01F 9/00 (2006.01)

G03C 5/00 (2006.01)

G06F 17/50 (2006.01)

[43] 公开日 2007年7月25日

[11] 公开号 CN 101006329A

[22] 申请日 2005.3.17

[21] 申请号 200580013045.1

[30] 优先权

[32] 2004.3.18 [33] US [31] 10/803,847

[86] 国际申请 PCT/US2005/008905 2005.3.17

[87] 国际公布 WO2005/090931 英 2005.9.29

[85] 进入国家阶段日期 2006.10.25

[71] 申请人 美商福昌公司

地址 美国康涅狄格

[72] 发明人 肖广明

[74] 专利代理机构 中国国际贸易促进委员会专利商
标事务所
代理人 蒋世迅

权利要求书6页 说明书11页 附图4页

[54] 发明名称

有可调透光率的嵌入式衰减相移掩模

[57] 摘要

可以独立地选取嵌入式衰减相移掩模 (EAPSM) 的衰减和相移性质。在挖去嵌入式相移层的区域时或之后,基片的曝光区被蚀刻到预定的深度。然后,嵌入式相移层的附加区域被曝光并修整到预定的厚度,用于提供所需的衰减量,其中基片的最终蚀刻深度可以补偿修整相移层造成的相对相移变化。于是,在单个 EAPSM 坯体上可以制作有多个单元的矩阵测试装置,该多个单元有不同的衰减度和/或相移量。

1. 一种嵌入式衰减相移掩模，包括：半透明基片，叠加在基片上由相移和衰减材料制成的嵌入式相移层，和叠加在嵌入式相移层上的不透明材料层，其中不透明材料区被去除以确定电路图形；和在被去除的不透明材料区内，

嵌入层的第一区被完全去除，

嵌入层的第二区减薄到相当于预定衰减量的预定高度，和

与嵌入层第二区相邻的基片区被蚀刻到预定的深度，其中传输通过嵌入式相移层第二区的辐射相对于传输通过第一区的辐射相移一个预定量。

2. 按照权利要求1的嵌入式衰减相移掩模，还包括：多个测试单元，其中该多个测试单元中至少一个测试单元有第一衰减量，和该多个测试单元中第二个测试单元有不同于第一衰减量的第二衰减量。

3. 按照权利要求1的嵌入式衰减相移掩模，还包括：多个测试单元，其中该多个测试单元中至少一个测试单元有第一相位衰减量，和该多个测试单元中第二个测试单元有不同于第一相位衰减量的第二相移。

4. 一种用于制作嵌入式衰减相移光掩模的方法，该光掩模包括：基片，已知厚度的嵌入式相移层，和不透明层，该方法包括：

在光掩模的第一区中，完全去除相移层；

在光掩模的第一区中，去除在相移层中被去除的第一区以下的基片一个预定深度；和

在光掩模的第二区中，减薄相移层以使传输通过第二区的辐射有预定的衰减量；

因此，传输通过第一区的辐射与第二区的辐射之间的相对相移等于所需的相移。

5. 按照权利要求4的方法，其中完全去除相移层和去除基片区到预定的深度是在相同的蚀刻过程中进行的。

6. 按照权利要求 4 的方法, 其中

在第二区中, 利用蚀刻过程减薄相移层, 该过程还去除第一区中基片的一个附加量; 和

选取预定的深度, 其中在减薄相移层过程中去除基片的附加量之后, 第一区中被去除基片的总深度使传输通过第一区的辐射与第二区的辐射之间有预定的相对相移。

7. 按照权利要求 4 的方法, 其中减薄相移层包括: 从该相移层中去除材料的蚀刻过程, 和其中在预定衰减量的基础上, 选取用于第二次蚀刻相移层的时间。

8. 按照权利要求 7 的方法, 其中蚀刻过程去除第一区中基片的一个附加量, 和其中预定深度是这样确定的, 在蚀刻相移层的过程中去除基片的附加量之后, 第一区中被去除基片的总深度使传输通过第一区的辐射与第二区的辐射之间有预定的相对相移。

9. 一种由嵌入式衰减相移掩模构成的设备, 该嵌入式衰减相移掩模包括: 基片, 嵌入式相移层, 和不透明层, 在嵌入式相移掩模上有制成的多个测试单元, 其中该多个测试单元中第一个测试单元有与未衰减特征区相邻的嵌入式相移层的曝光区, 该曝光区有第一衰减量, 和该多个测试单元中第二个测试单元有与未衰减特征区相邻的嵌入式相移层的曝光区, 该曝光区有第二衰减量。

10. 一种由嵌入式衰减相移掩模构成的设备, 该嵌入式衰减相移掩模包括: 基片, 有预定厚度的嵌入式相移层, 和不透明层, 在嵌入式相移掩模上有制成的多个测试单元, 其中该多个测试单元中一个测试单元有与未衰减特征区相邻的嵌入式相移层的曝光区, 它的厚度被修整到小于预定厚度。

11. 按照权利要求 10 的设备, 其中该多个测试单元中一个测试单元有与未衰减特征区相邻的嵌入式相移层的曝光区, 该曝光区可以实现预定的第一衰减量, 和其中该多个测试单元中第二个测试单元有与未衰减特征区相邻的嵌入式相移层的曝光区, 该曝光区有第二衰减量。

12. 按照权利要求 10 的设备, 其中该多个测试单元中一个测试单元包含未衰减的特征区, 其中基片被蚀刻到预定的深度, 和其中相邻的嵌入式相移层的修整曝光区与蚀刻的未衰减特征区之间的相对相移不同于曝光的相移层与该多个测试单元中另一个测试单元的特征之间的相移。

13. 一种用于优化有相移层的光掩模的相移层参数的方法, 包括:

在光掩模上形成多个测试单元图形, 该多个测试单元图形中至少两个测试单元图形至少有一个不同的相移层参数;

利用光掩模, 在半导体基片上制作多个测试单元, 半导体基片上的测试单元对应于该图形中的多个测试单元; 和

评价半导体基片上的测试单元。

14. 按照权利要求 13 的方法, 还包括: 至少基于部分的测试单元评价, 选取生产光掩模的相移参数。

15. 按照权利要求 13 的方法, 还包括:

利用至少部分光掩模的模型, 在半导体基片上模拟形成至少部分的图形; 和

基于测试单元的评价, 确认或修改光掩模的模型。

16. 一种嵌入式衰减相移掩模, 包括:

不透明材料层, 在其中有形成的第一图形;

相移材料层, 在不透明材料层以下有形成的第二图形, 第二图形包括: 至少一个去除部分, 至少一个凹槽部分, 和至少一个非凹槽部分, 第二图形中该至少一个非凹槽部分是与第一图形重合, 该至少一个凹槽部分的凹进深度是基于掩模的所需透光率预定的; 和

基本透明的基片, 在相移材料层以下有形成的第三图形, 第三图形是与第二图形中该至少一个去除部分重合, 和它的深度是基于掩模的所需相移预定的。

17. 按照权利要求 1 的嵌入式衰减相移掩模, 其中不透明材料是从铬和 MoSi 中选取的。

18. 按照权利要求 1 的嵌入式衰减相移掩模, 其中相移材料是从 MoSi, 氮化钛, 和氮化硅中选取的。

19. 一种嵌入式衰减相移掩模, 包括:

多个测试单元, 多个测试单元中每个测试单元至少有一个相移条件, 该条件不同于其他测试单元的条件, 多个测试单元中每个测试单元包括:

不透明层, 在其中有形成的第一图形;

相移材料层, 在不透明材料层以下有形成的第二图形, 第二图形包括: 至少一个去除部分, 至少一个凹槽部分, 和至少一个非凹槽部分, 第二图形中该至少一个非凹槽部分是与第一图形重合; 和

基本透明的基片, 在相移材料层以下有形成的第三图形, 第三图形是与第二图形中该至少一个去除部分重合。

20. 按照权利要求 19 的嵌入式衰减相移掩模, 其中该至少一个相移条件是选自透光率, 相移角和三色调构成的集合。

21. 按照权利要求 20 的嵌入式衰减相移掩模, 其中该至少一个相移条件是透光率, 和第二图形中该至少一个凹槽部分凹进到这样的深度, 该深度是基于对应测试单元的所需透光率预定的。

22. 按照权利要求 20 的嵌入式衰减相移掩模, 其中该至少一个相移条件是相移角, 和第三图形的深度是基于对应测试单元的所需相移角预定的。

23. 按照权利要求 19 的嵌入式衰减相移掩模, 其中多个测试单元排列成一个矩阵。

24. 一种用于从光掩模坯体中形成嵌入式衰减相移光掩模的方法, 该光掩模坯体包括: 基片, 在基片上形成的相移层, 和在相移层上形成的不透明层, 该方法包括以下的步骤:

去除不透明层中至少一个第一部分, 和该至少一个部分对应于相移层中第一部分, 为的是曝光基片的至少一个部分;

去除基片中曝光的至少一个部分到深度 D_1 ;

去除不透明层中至少一个第二部分, 为的是曝光对应于相移层中

第二部分的至少一个部分；和

去除相移层中曝光的至少一个第二部分到深度 D_2 ，为的是实现相移层的所需透光率，深度 D_1 是基于基片中该至少一个部分与相移层中该至少第二部分之间所需的相对相移预定的。

25. 按照权利要求 24 的方法，其中去除相移层中该至少一个第二部分的深度 D_2 是由以下公式确定的：

$$D_2 = D_0 \left(1 - \frac{\ln T}{\ln T_0} \right)$$

其中“ D_0 ”表示初始的相移层厚度，“ T ”表示相移层在波长 λ 下的所需透光率，和“ T_0 ”表示相移层在波长 λ 下的初始透光率。

26. 按照权利要求 25 的方法，其中在去除曝光的相移层中至少一个第二部分的步骤期间，还去除基片中曝光的至少一个部分。

27. 按照权利要求 26 的方法，其中去除基片中曝光的至少一个部分的深度 D_1 是由以下公式确定的：

$$D_1 = \frac{\lambda}{2(n_2 - 1)} \left(1 - \frac{\Phi_0}{\pi} \frac{\ln T}{\ln T_0} \right) - \frac{r_2'}{r_1'} D_0 \left(1 - \frac{\ln T}{\ln T_0} \right)$$

其中“ n ”表示基片在波长 λ 下的折射率，“ Φ_0 ”表示相移层在波长 λ 和初始相移层厚度为 D_0 下的相位角， r_1' 表示相移层在去除不透明层的至少一个第一部分和对应于相移层第一部分的至少一个部分的步骤期间的蚀刻速率，和 r_2' 表示基片在去除相移层中曝光的至少一个第二部分的步骤期间的蚀刻速率。

28. 一种用于制成半导体器件的方法，该方法包括以下的步骤：

在半导体晶片与能源之间插入嵌入式衰减相移掩模，其中嵌入式衰减相移掩模包括：

不透明材料层，在其中有形成的第一图形；

相移材料层，在不透明材料层以下有形成的第二图形，第二图形包括：至少一个去除部分，至少一个凹槽部分，和至少一个非凹槽部分，第二图形中的该至少一个非凹槽部分是与第一图形重合，该至少

一个凹槽部分的凹槽深度是基于掩模的所需透光率预定的；和

基本透明的基片，在相移材料层以下有形成的第三图形，第三图形是与第二图形中的该至少一个去除部分重合，且它的深度是基于掩模的所需相移预定的；

在能源中产生能量；

发射产生的能量通过在不透明材料层，相移材料层和嵌入式衰减相移掩模基片中形成的图形到半导体晶片；和

在对应于不透明材料层，相移材料层和嵌入式衰减相移掩模基片中形成图形的半导体晶片上蚀刻图像。

有可调透光率的嵌入式衰减相移掩模

技术领域

[0001]本发明一般涉及用于光刻技术的嵌入式衰减相移掩模（EAPSM）。

背景技术

[0002]光刻技术是制作集成电路的主要过程。集成电路制成层的系列，有时15层或更多层。为了形成集成电路的每一层，利用称之为光致抗蚀剂的光敏聚合物涂敷晶片。光致抗蚀剂层被曝光到光的图形。与光致抗蚀剂的类型有关，在曝光之后，光致抗蚀剂的某些区是可溶解的，并利用溶剂冲洗。不可溶解的剩余光致抗蚀剂在晶片的表面上勾画出图形，在下一个处理步骤中保护该图形，该处理步骤可以是，例如，蚀刻，电介质或金属沉积，或离子注入。剩余光致抗蚀剂边界勾画出的区域对应于物理元件，例如，在每个集成电路上再现的晶体管部件和它们之间的连接线。

[0003]为了在晶片上形成光的图形，“照明器”用于建立相干的均匀光束，该光束投影通过光掩模（或“掩模”）或网线板。掩模通常是由石英或其他半透明材料制成的平板，而掩模上的图形是利用铬或其他不透明材料沉积到平板的表面上制成。这个铬层还可以被氧化铬的抗反射层覆盖。透镜系统收集透射通过掩模的光，并聚焦该光到半导体晶片的小区域上，从而在光致抗蚀剂上产生按比例缩小的图像。利用“步进”机器逐步移动晶片，可以在该晶片上重复地曝光，从而在覆盖晶片的光致抗蚀剂上形成并排图像的阵列。

[0004]当集成电路的特征尺寸缩小时，还必须减小照明掩模的光波长。然而，在照明器和透镜系统中所用的石英透镜吸收短于193 nm的光波长，所以，该透镜不能用于较短的光波长。虽然人们建议能够使用较短光波长的设备，但是存在几种分辨率增强技术，该技术允许

相同波长的光可以分辨较小的特征。例如，利用已知的分辨率增强技术，193 nm 的光可用于分辨小于或等于 100 nm 的特征。

[0005]一种类型的分辨率增强技术是利用相消干涉提高晶片上投影图形的亮区与暗区之间的对比度。利用几种不同的方法可以完成相移操作。一种方法是借助于非常精确地蚀刻部分的基片。这种掩模有时称之为 Levenson 相移掩模 (PSM) 或交替孔径 PSM (AAPSM)。一种不同的方法是利用位移光相位和衰减光的嵌入式层。这种类型的掩模称之为衰减相移掩模 (EAPSM)。它也是在沿特征区的边界上建立相消干涉。然而，与 AAPSM 不同，EAPSM 是一种弱的相移器，这是由于它对光有相对高的衰减。通常，仅仅 6% 的入射辐射是透射的。不透明的材料薄膜加在基片上，例如，由硅化钼 (MoSi) 构成或基于硅化钼的材料。这种材料位移传输通过的光相位 180 度并基本衰减掉该光。形成的图像在特征边界区变得较清晰，这是因为少量 180 度相移的光与传输通过相邻孔径的未相移光产生相消干涉。相移层提供的透光率和相移取决于该相移层材料的辐射波长和本征性质(例如，它的吸收系数和折射率)。因此，在特定的辐射波长下，入射到掩模相移层上的辐射的透光率和相移是该相移层厚度的函数。

发明内容

[0006]与嵌入式衰减相移掩模有关的一个问题是找到一种满足透光率和相移要求的相移材料。另一个不总是很清楚的问题是，给定掩模的最好或最佳透光率是多大，特别是在利用离轴照明技术的情况下。给定材料，例如，MoSi，只能工作在有限的透光率范围内。改变相移材料要求改变制作过程。而且，有不同透光率的嵌入式掩模坯体是相对昂贵和很难生产的。

[0007]本发明的优选实施例可用于克服一个或多个这些和其他的问题，其中允许相移层透光率的控制是与相移无关。按照采用本发明优选实施例的过程例子，按照常规的方式处理掩模，为的是曝光基片的特征区。这种处理操作包括去除或蚀刻掩模坯体的不透明相移层。然而，与常规的处理操作不同，基片的曝光区被蚀刻到预定的深度。

去除不透明层的选取部分，从而可以曝光相移层的某些区域。第二次蚀刻是为了减小相移层曝光区的厚度。与蚀刻过程的选择性有关，还可以蚀刻基片曝光区的一个附加量。在第二次蚀刻时的蚀刻量是由嵌入式相移层的所需透光率确定。相移层的厚度确定它的透光率。第一次基片蚀刻至少部分地补偿由减薄相移层造成的相移损失。第一次基片蚀刻的深度是这样选取的，它使直接传输通过基片蚀刻区的辐射与通过相移层的辐射之间的最终相移是所需的相移。

[0008]按照这种方式能够控制嵌入式相移层透光率的一个优点是，可以在单个光掩模上制作有不同透光率和相移角的测试装置矩阵。通过集成多个相移参数到单个掩模上，例如，透光率，相位，和三色调 (tri-tone)，可以直接比较和优化不同的相移参数以得到最佳的晶片光刻结果。此外，在 193 nm 和 157 nm 的辐射波长下，高透光率相移掩模的几乎所有光刻数据是基于模拟。利用有不同透光率和相移角的矩阵能够收集真实的晶片光刻数据，为的是确定在 193 nm 或 157 nm 光刻技术下的最佳相移掩模配置。其他的优点包括可以减小与利用多个光掩模相关的成本增加和消除在晶片处理操作中的各种变化。

附图说明

[0009]图 1A 是在不透明层区和嵌入式相移材料区被去除之后的部分嵌入式衰减光掩模坯体的剖面示意图。

[0010]图 1B 是某些基片区被去除之后的图 1A 所示部分光掩模的剖面示意图。

[0011]图 1C 是在不透明层的附加区被去除之后的图 1A 所示部分光掩模的剖面示意图，它可以曝光相移层以下的区域。

[0012]图 1D 是在嵌入式相移层的某些曝光区被修整之后的图 1A 所示部分光掩模的剖面示意图。

[0013]图 2A 是在嵌入式相移层的区域被完全去除和以下的基片区被蚀刻之后的部分嵌入式衰减相移光掩模的剖面示意图。

[0014]图 2B 是在嵌入式相移层的曝光部分被减薄（和被去除的附加基片量，它取决于蚀刻过程的选择性）到所需衰减或预选衰减量

之后的图 2A 所示部分光掩模的剖面示意图。

[0015]图 3 是用于确定蚀刻时间的基本过程步骤的流程图，其中利用经验导出的信息以实现嵌入式衰减相移光掩模的预选衰减和相移。

[0016]图 4 是用于产生可调相移层透光率的嵌入式衰减相移掩模的蚀刻周期曲线图。

[0017]图 5 是在单个嵌入式衰减相移光掩模坯体上形成矩阵测试装置的示意图，用于测试不同的衰减度，相移和/或其他的可调节参数。

[0018]图 6 是说明用于制作图 5 所示矩阵测试装置的流程图。

具体实施方式

[0019]在各个附图中，相同的数字用于相同和对应的部件。

[0020]图 1A-1D 和图 2A 和 2B 是在制作嵌入式衰减相移掩模 (EAPSM) 的过程中某些步骤之后部分光掩模坯体 100 的典型例子剖面示意图。在这个过程中，控制嵌入式相移层的衰减是与相移无关。在这两个例子中，坯体 100 包括：由基本透明材料制成的基片 110，例如，石英，在基片层 110 上设置的厚度为 H_0 的嵌入式相移层 112，和叠加在嵌入式相移层 112 上的不透明层 114。例如，相移层 112 是由硅化钼 (MoSi)，氮化钛，氮化硅或其他合适的材料制成。例如，不透明层 114 是由铬或其他不透明的材料制成。在所示的例子中，相移层是由 MoSi 制成，不透明材料是由铬构成，和基片是由石英制成。

[0021]通过去除不透明层的重叠区以形成所需的电路图形，首先制成未衰减的特征区 116。然后，利用熟知的蚀刻技术，去除或“挖去”相移层 112 的曝光部分。图 1A 表示这个步骤结果的例子。这个步骤建立或显露基片 110 的曝光特征区 118。在图 1B 和图 2A 中，基片的曝光区被蚀刻到预定的深度，从而产生这样一些区域，其中基片被蚀刻到它的平表面以下。借助于过蚀刻相移层，这种基片的蚀刻可以发生在嵌入式相移层 112 的蚀刻过程中。

[0022]利用熟知的第二级过程步骤，该步骤包括抗蚀剂涂敷，第二次曝光，显影和蚀刻，去除不透明层 114 的某些区域，可以曝光以

下的相移层 112 的区域 120，如图 1C 所示。相移层中的这些区域在利用光掩模时透射衰减强度的辐射（与传输通过区域 118 的辐射比较）。该过程的最后基本步骤是通过蚀刻或其他技术去除预定的厚度，但是小于相移层 112 的部分或全部曝光区 120 的厚度。图 1D 和图 2B 表示最终结构的典型例子。与蚀刻剂的选择性有关，还可以蚀刻基片 110 的曝光区 118。高度选择性的蚀刻过程可以导致基片没有或很少被蚀刻。然而，较低选择性的蚀刻过程可以去除基片的附加量，从而进一步加深在基片中形成的阱。

[0023]第一次和第二次蚀刻过程也称之为“挖去”过程和“修整”过程。第一次蚀刻过程完全去除嵌入式相移层的区域，即，“挖去”该区域。第二次蚀刻过程仅仅去除嵌入式相移层的顶部，即，“修整”它到所需的透光率。

[0024]若我们假设基片和相移层是均匀的，则利用以下的公式，可以分析地确定挖去步骤和修整步骤的蚀刻时间：

$$t_2 = \frac{H_0}{r_1'} \left(1 - \frac{\ln T}{\ln T_0} \right) \quad \text{公式 (1)}$$

$$t_1 = \frac{H_0}{r_1} + \frac{1}{r_2} \left[\frac{\lambda}{2(n_2 - 1)} \left(1 - \frac{\Phi_0}{\pi} \frac{\ln T}{\ln T_0} \right) - \frac{r_2'}{r_1'} H_0 \left(1 - \frac{\ln T}{\ln T_0} \right) \right] \quad \text{公式 (2)}$$

其中这些变量有下列的意义：

t_1 : 第一次蚀刻过程所需的总时间

t_2 : 第二次蚀刻过程所需时间量

r_1 : 嵌入式相移材料在第一次蚀刻过程（挖去）中的蚀刻速率

H_0 : 初始的相移层厚度（嵌入式）

T_0 : 未修整的嵌入式相移层在波长 λ 下的初始透光率

T : 嵌入式相移材料在波长 λ 下的所需透光率

Φ_0 : 未修整的嵌入式相移层在波长 λ 下的相位角

n_1 : 嵌入式相移层在波长 λ 下的折射率

n_2 : 基片在波长 λ 下的折射率

r_1' : 嵌入式相移材料在第一次蚀刻过程（挖去）中的蚀刻速率

r_1' : 嵌入式相移材料在第二次蚀刻过程（修整）中的蚀刻速率

r_2 : 基片在第一次蚀刻过程（挖去）中的蚀刻速率

r_2' : 基片在第二次相移蚀刻过程（修整）中的蚀刻速率

[0025]现在仅参照图 2A 和 2B，以下解释公式（1）和（2）的推导。下列的变量用于标记相移层和基片层的尺寸：

ΔH : 在第二次蚀刻过程中被去除的相移材料量（ $\Delta H = H_0 - H_1$ ）

H_1 : 嵌入式相移层在第二次蚀刻（修整）之后的最终厚度

H_{2a} : 在第一次蚀刻（挖去）时被去除的基片深度

H_{2b} : 在第二次蚀刻（修整）时被去除的基片深度

H_2 : 在第二次蚀刻过程之后的基片最终深度（ $H_2 = H_{2a} + H_{2b}$ ）

这些尺寸标记在图 2A 和 2B 所示的例子中。

[0026]图 2A 和 2B 中的例子。以上给出的第一次（挖去）和第二次（修整）蚀刻过程的蚀刻时间公式的推导如以下所示。

[0027]相移层 112 的透光率通常定义为：

$$T = e^{-\alpha t}$$

公式（3）

T 是厚度为 t 和吸收系数为 α 在给定波长 λ 下的相移材料透光率。传输通过相移层 112 的辐射相位角通常定义为：

$$\Phi = \frac{2\pi}{\lambda}(n-1)t$$

公式（4）

Φ 是相移层在周围空气中的相移角， t 是相移层的厚度，和 n 是相移层在给定波长 λ 下的折射率。因此，对于特定相移材料的相移层厚度 H_0 的掩模，入射到相移层 112 上辐射的透光率和相移角分别是在特定入射辐射波长下相移层 112 厚度 t 的函数。

[0028]基于已知的初始厚度 H_0 ，未修整的嵌入式相移层的初始透光率 T_0 ，和根据公式（3）和（4）的修整嵌入式相移层的所需最终透光率 T ，按照如下可以导出用于计算在第二次蚀刻过程之后的嵌入式相移层的最终厚度 H_1 的公式：

$$T_0 = e^{-\alpha_1 H_0}$$

公式（5）及

$$\tau = e^{-\alpha_1 H_1}$$

公式 (6)

[0029]这两个公式可以组合成以下的公式:

$$H_1 = H_0 \frac{\ln \tau}{\ln \tau_0}$$

公式 (7)

[0030]所以, 在第二次蚀刻过程中需要修整的嵌入式相移层量或厚度是以下的公式给出:

$$\Delta H = H_0 - H_1 = H_0 \left(1 - \frac{\ln \tau}{\ln \tau_0} \right)$$

公式 (8)

[0031]因此, 在第二次蚀刻过程中用于修整区域 120 上嵌入式相移层 112 的蚀刻时间 t_2 是:

$$t_2 = \frac{\Delta H_1}{r_1'} = \frac{H_0}{r_1'} \left(1 - \frac{\ln \tau}{\ln \tau_0} \right)$$

公式 (9)

[0032] 在第二次蚀刻过程中, 由于嵌入式相移材料与基片材料之间的有限选择性, 还可以在第二次蚀刻过程中去除基片中曝光区 118 的一些厚度。利用 H_{2b} 标记去除量, 并按照以下的公式确定去除量:

$$H_{2b} = r_2' t_2 = \frac{r_2'}{r_1'} H_0 \left(1 - \frac{\ln \tau}{\ln \tau_0} \right)$$

公式 (10)

[0033]最好是, 传输通过区域 120 中相移层 112 的衰减辐射与仅仅传输通过基片层 110 经区域 118 的未衰减辐射之间相对相移角是 180° 或 π 弧度, 为的是在特征边缘产生最大量的相消干涉。然而, 如果需要, 可以选取任何的相移。传输通过相移层 112 经区域 120 的辐射与传输通过基片层 110 经区域 118 的辐射之间相位角取决于被修整相移层 112 的厚度 (H_1) 和在两个蚀刻过程中被去除基片层 110 的总厚度 (H_2)。其关系式可以表示如下:

$$\pi = \frac{2\pi}{\lambda} (n_1 - 1) H_1 + \frac{2\pi}{\lambda} (n_2 - 1) H_2$$

公式 (11)

其中 n_2 是基片层 110 在辐射波长 λ 下的折射率。

[0034]代替公式 (7) 中的 H_1 并知道 $\Phi_0 = (2\pi/\lambda) (n_1 - 1) H_0$, 则可以按照以下公式计算从基片层 110 中需要去除的总厚度 H_2 :

$$H_2 = \frac{\lambda}{2(n_2 - 1)} \left(1 - \frac{\Phi_0 \ln T}{\pi \ln T_0} \right) \quad \text{公式 (12)}$$

[0035]在第一次和第二次的两次蚀刻过程中需要去除的基片层 110 总厚度 H_2 是其中每次蚀刻过程中被去除厚度之和, 即, $H_2 = H_{2a} + H_{2b}$, 其中 H_{2a} 是在第一次蚀刻过程中被去除的基片厚度, 和 H_{2b} 是在第二次蚀刻过程中被去除的基片厚度。代替公式 (10) 和 (12) 中的 H_2 和 H_{2b} , 可以按照以下公式确定 H_{2a} :

$$H_{2a} = \frac{\lambda}{2(n_2 - 1)} \left(1 - \frac{\Phi_0 \ln T}{\pi \ln T_0} \right) - \frac{r_2'}{r_1'} H_0 \left(1 - \frac{\ln T}{\ln T_0} \right) \quad \text{公式 (13)}$$

[0036]第一次蚀刻过程中所需的总蚀刻时间 t_1 等于去除嵌入式相移层 112 (H_0/r_1) 所需的时间加上用于去除深度等于由公式 (13) 给出的基片 110 厚度 H_{2a} 所需的时间, 即, H_{2a}/r_2 。所以, 可以按照以下公式计算第一次蚀刻过程的时间:

$$t_1 = \frac{H_0}{r_1} + \frac{1}{r_2} \left[\frac{\lambda}{2(n_2 - 1)} \left(1 - \frac{\Phi_0 \ln T}{\pi \ln T_0} \right) - \frac{r_2'}{r_1'} H_0 \left(1 - \frac{\ln T}{\ln T_0} \right) \right] \quad \text{公式 (14)}$$

其中第一项代表部分的相移蚀刻周期 t_1 , 在此周期内从相移层 112 中蚀刻特征区 118, 而第二项代表过蚀刻周期, 在此周期内去除基片层 110 的厚度 H_{2a} 。

[0037]以上的公式和推导是基于这样的假设, 基片或相移层是均匀的和在第一 (挖去) 和第二 (修整) 蚀刻过程中的蚀刻速率是均匀的。然而, 典型的相移层并不显示均匀的行为, 和许多相移层参数, 例如, 折射率, 吸收, 和蚀刻速率, 可以随相移层的深度而发生变化。

[0038]图 3 表示利用经验导出的数据用于确定给定目标透光率的蚀刻时间的过程典型例子。我们假设, 基片和相移层都不是均匀的。在这个例子中, 利用经验方法产生 6 条响应曲线或 6 个查阅表。这些曲线或查阅表涉及 (1) 基片层的透光率与蚀刻深度的关系 ($T\%$ 与 ΔH), (2) 剩余基片层的相位角与蚀刻深度的关系 (ϕ_{sub} 与 ΔH), (3) 第二次蚀刻过程 (修整) 的蚀刻时间与基片蚀刻深度的关系 (t_{2b} 与 ΔH),

(4) 基片蚀刻厚度与修整基片的蚀刻时间的关系 (H_{2b} 与 t_2)，(5) 基片蚀刻厚度与第一次蚀刻 (挖去) 基片的蚀刻时间的关系 (H_{2b} 与 t_1^{over})，和 (6) 基片的相位角与蚀刻深度的关系 (ϕ_{sub} 与 H_2)。

[0039]在步骤 122，从给定的目标透光率 $T\%$ 开始，在步骤 144，确定在相移层 112 中需要去除的材料深度以实现所需的透光率。相移层中所用特定材料的厚度与透光率关系的经验确定数据用于找到对应于所需透光率的厚度，然后，从嵌入式相移层的已知厚度中减去该厚度以得到相移层的蚀刻深度 ΔH 。在步骤 126，利用 ΔH ，特定相移层材料的蚀刻深度与蚀刻过程的蚀刻时间关系的经验导出数据用于确定第二次蚀刻时间 t_2 。

[0040]一旦确定第二次蚀刻时间，可以确定在第二次蚀刻过程中被去除的基片深度。在步骤 128，特定基片材料的蚀刻深度与蚀刻过程的蚀刻时间关系的经验数据用于确定在第二次蚀刻过程中基片的蚀刻深度 H_{2b} 。

[0041]该过程的以下步骤确定在第一次和第二次蚀刻过程中基片必须被蚀刻的所需深度，为的是实现在传输通过区域 118 中未衰减基片的辐射与传输通过区域 120 中相移层 (以及基片) 的辐射之间所需 π 弧度或 180° 的相移。因为第二次蚀刻之后的相移层厚度是已知的，利用相移层厚度与相移关系的经验数据，可以确定在蚀刻高度下的相移层 (即，修整的相移层) 的相移角。然后，在步骤 132，从所需的相移 ϕ_{final} 中减去这个相移 ϕ_{psi} 可以得到基片必须引入的相移 ϕ_{sub} ，其中所需的相移 ϕ_{final} 通常是 π 弧度。利用基片的蚀刻深度与相移关系的经验数据，可以确定基片的总蚀刻深度 H_2 。总蚀刻深度是在第一次和第二次蚀刻之后基片被蚀刻的最终深度。

[0042]步骤 130，132，和 134 也可以在步骤 126 和 128 之前发生或同时发生。

[0043]在步骤 136，确定在第一蚀刻过程中的基片蚀刻深度 H_{2a} ，这是从基片所需的总蚀刻深度中减去在步骤 128 中确定的第二蚀刻过程中的基片蚀刻深度 H_{2b} 得到的。这称之为过蚀刻时间并标记为 t_1^{over} 。

过蚀刻时间 t_1^{over} 是根据经验确定数据确定的, 该数据是基片蚀刻深度与利用 H_{2a} 作为 H_{2a} 的蚀刻时间之间关系。在步骤 140, 通过与完全去除相移层的蚀刻时间相加, 该蚀刻时间是已知的, 可以计算第一次蚀刻的总蚀刻时间 t_1 。一旦确定光掩模的蚀刻时间, 则在步骤 142 完成第一次和第二次蚀刻过程, 它作为光掩模的部分制作过程, 如结合图 2 所描述的。

[0044]因此, 对于给定的所需透光率, 可以确定相移层的第一次蚀刻(挖去)的蚀刻时间和第二次蚀刻(修整)的蚀刻时间。对于给定类型的光掩模坯体, 即, 由给定厚度和给定材料制成基片和相移层的光掩模坯体, 它具有给定的透光率和相移性质, 可以构造第一次和第二次蚀刻时间的蚀刻时间与所需透光率之间关系的表格或曲线图。这种曲线图的例子是图 4 中的曲线图 144, 画出的曲线 146 和 148 分别代表第一次和第二次蚀刻时间与目标透光率之间的关系。

[0045]至少在某些情况下, 可以假设基片是均匀的。若假设基片是均匀的, 则可以假设基片在第一次和第二次蚀刻过程中的蚀刻速率是相同的。根据公式(8)和(9), 计算基片的过蚀刻时间 t_1^{over} 可以利用以下的公式:

$$t_1^{over} = \frac{1}{r_2} \left[\frac{\lambda}{2(n_2 - 1)} \left(1 - \frac{\Phi_{sub}}{\pi} \right) - r_2' t_2 \right] \quad \text{公式 (13)}$$

[0046]把过蚀刻时间与挖去或完全去除相移层的时间相加, 可以确定第一次蚀刻的总蚀刻时间。执行图 3 中的步骤 124, 126 和 130 以确定第二次蚀刻时间 t_2 和修整相移层的相移 ϕ_{psi} 。可以把这些数值代入到公式(13)中以计算过蚀刻时间 t_1^{over} 。利用以上步骤 140 中描述的过蚀刻时间, 计算第一次蚀刻的总蚀刻时间。

[0047]现在参照图 6, 在嵌入式衰减相移掩模中控制相移层的透光率与相移角无关, 它能够制作有多个单元的矩阵测试装置, 其中每个单元在单个光掩模上有不同的透光率和相移角。在光掩模的一个区域上一次重复以上描述的过程, 可以制成这些多个单元。图 5 表示这种矩阵测试装置的例子。在单个光掩模 152 上制成多个测试单元 154,

每个测试单元有可能不同的相移条件，例如，不同的透光率，相移角，和三色调。图 6 表示制作这种测试装置的过程例子。步骤 156 代表标准的形成图形，显影和蚀刻过程，可以在吸收层或不透明层上产生所需的图形，例如，在铬层上。对于需要制作的每个单元，重复以下的步骤。在步骤 158，利用抗蚀剂涂敷光掩模，并用图形仅对相关的单元进行曝光。在步骤 160，实施以上在图 1 中描述的过程以得到给定的透光率和相移角。在步骤 162，剥离抗蚀剂，并对下一个单元重复以上的过程。

[0048]晶片光刻术中的最佳结果是实现最大可能的过程宽容度，焦深和分辨率。在单个光掩模上集成多个相移参数允许直接比较和优化相移参数以得到最佳的晶片光刻结果。频繁地利用模拟以产生用于 193 和 157 nm 光刻术的数据。这种模拟通常受到模型精确度和变量数目约束的限制。利用以上描述的光掩模，这种模拟不再是用于得到确定最佳相移掩模配置数据所必需的。除了模拟以外，还可以利用来自半导体晶片的真实数据，它制成有多个相移参数的光掩模。从上述这种光掩模中产生的真实数据不但可用于识别晶片光刻术中光掩模的最佳相移条件，而且还可以验证模拟的模型，以及修正该模型。在单个光掩模上集成不同的相移参数还可以降低成本，因为不再需要多个光掩模，并可以消除利用多个光掩模的晶片过程变化对优化过程的影响。

[0049]通过以上的详细说明，虽然我们已具体地展示和描述本发明，但是专业人员应当明白，在不偏离本发明的精神和范围的条件下，在形式和细节上可以有各种变化，变更，改动，变异和派生。




图 1A




图 1B




图 1C




图 1D




图 2A




图 2B




图 4




图 3




图 5




图 6