

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6068957号  
(P6068957)

(45) 発行日 平成29年1月25日(2017.1.25)

(24) 登録日 平成29年1月6日(2017.1.6)

(51) Int. Cl.	F I				
HO 1 L 29/786 (2006.01)	HO 1 L	29/78	6 1 6 V		
HO 1 L 21/336 (2006.01)	HO 1 L	29/78	6 1 6 K		
HO 1 L 21/28 (2006.01)	HO 1 L	29/78	6 1 6 U		
HO 1 L 21/8242 (2006.01)	HO 1 L	29/78	6 1 8 B		
HO 1 L 27/108 (2006.01)	HO 1 L	21/28	3 0 1 B		
請求項の数 5 (全 104 頁) 最終頁に続く					

(21) 出願番号 特願2012-260973 (P2012-260973)  
 (22) 出願日 平成24年11月29日(2012.11.29)  
 (65) 公開番号 特開2013-138195 (P2013-138195A)  
 (43) 公開日 平成25年7月11日(2013.7.11)  
 審査請求日 平成27年8月27日(2015.8.27)  
 (31) 優先権主張番号 特願2011-262644 (P2011-262644)  
 (32) 優先日 平成23年11月30日(2011.11.30)  
 (33) 優先権主張国 日本国(JP)  
 (31) 優先権主張番号 特願2011-262720 (P2011-262720)  
 (32) 優先日 平成23年11月30日(2011.11.30)  
 (33) 優先権主張国 日本国(JP)

(73) 特許権者 000153878  
 株式会社半導体エネルギー研究所  
 神奈川県厚木市長谷398番地  
 (72) 発明者 郷戸 宏充  
 神奈川県厚木市長谷398番地 株式会社  
 半導体エネルギー研究所内  
 審査官 篠原 功一

最終頁に続く

(54) 【発明の名称】 半導体装置

(57) 【特許請求の範囲】

【請求項1】

酸化物半導体膜と、  
 前記酸化物半導体膜と接して設けられた、ソース電極層と、  
 前記酸化物半導体膜と接して設けられた、ドレイン電極層と、  
 前記酸化物半導体膜と重なる、ゲート電極層と、  
 前記酸化物半導体膜と前記ゲート電極層との間に設けられた、ゲート絶縁膜と、を有し、

前記ソース電極層及び前記ドレイン電極層は、それぞれ、前記酸化物半導体膜に含まれるいずれの金属元素よりも耐酸化性を有する金属を有する第1の領域と、前記金属の酸化物を有する第2の領域と、を有し、

前記酸化物半導体膜は、前記第1の領域において、前記ソース電極層及びドレイン電極層とそれぞれ接することを特徴とする半導体装置。

【請求項2】

酸化物半導体膜と、  
 前記酸化物半導体膜と接して設けられた、ソース電極層と、  
 前記酸化物半導体膜と接して設けられた、ドレイン電極層と、  
 前記酸化物半導体膜と重なる、ゲート電極層と、  
 前記酸化物半導体膜と前記ゲート電極層との間に設けられた、ゲート絶縁膜と、を有し、

前記ソース電極層及び前記ドレイン電極層は、それぞれ、前記酸化物半導体膜から酸素を引き抜くことのない金属を有する第1の領域と、前記金属の酸化物を有する第2の領域と、を有し、

前記酸化物半導体膜は、前記第1の領域において、前記ソース電極層及び前記ドレイン電極層とそれぞれ接することを特徴とする半導体装置。

【請求項3】

酸化物半導体膜と、

前記酸化物半導体膜と接して設けられた、ソース電極層と、

前記酸化物半導体膜と接して設けられた、ドレイン電極層と、

前記酸化物半導体膜と重なる、ゲート電極層と、

前記酸化物半導体膜と前記ゲート電極層との間に設けられた、ゲート絶縁膜と、を有し

10

、  
前記ソース電極層及び前記ドレイン電極層は、前記酸化物半導体膜に含まれるいずれの金属元素のギブズ自由エネルギーよりもギブズ自由エネルギーが高い金属を有する第1の領域と、前記金属の酸化物を有する第2の領域とを有し、

前記酸化物半導体膜は、前記第1の領域において、前記ソース電極及び前記ドレイン電極と、それぞれ接することを特徴とする半導体装置。

【請求項4】

請求項1乃至請求項3のいずれかーにおいて、

前記ソース電極層及び前記ドレイン電極層は、それぞれ、前記第1の領域に、銅、銀、ルテニウム、又はイリジウムを有することを特徴とする半導体装置。

20

【請求項5】

請求項1乃至請求項4のいずれかーにおいて、

前記ソース電極層及び前記ドレイン電極層は、それぞれ、前記酸化物半導体膜と接しない部分に、金、白金、銅、銀、ルテニウム、イリジウム、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、又は窒化タンタルを有することを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

半導体装置及び半導体装置の作製方法に関する。

30

【0002】

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。

【背景技術】

【0003】

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路(IC)や画像表示装置(単に表示装置とも表記する)のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。

40

【0004】

例えば、インジウム(In)、ガリウム(Ga)、及び亜鉛(Zn)を含むアモルファス酸化物(IGZO系アモルファス酸化物)からなる半導体層を用いたトランジスタが開示されている(特許文献1参照)。また、このような酸化物半導体膜に接して設けられるソース電極層及びドレイン電極層には、チタン、タングステン、モリブデンなどが用いられている(特許文献2、3参照)。

【先行技術文献】

【特許文献】

【0005】

50

【特許文献1】特開2011-181801号公報

【特許文献2】特開2011-129926号公報

【特許文献3】特開2008-270313号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

酸化物半導体膜に接して設けられるソース電極層及びドレイン電極層として、チタンを用いる場合、酸化物半導体膜とチタン層とが接した状態で加熱処理を施すと、チタン層が酸化物半導体膜の酸素と反応することにより、酸化物半導体膜との界面において酸化チタンが形成される。その際、酸化物半導体膜は還元されてしまい、酸素欠損が形成され、酸化物半導体膜中に多数キャリアが生成される。その結果、トランジスタのしきい値電圧が、マイナス方向にシフトしてしまうという問題が生じる。

10

【0007】

また、ソース電極層及びドレイン電極層として、タングステンやモリブデンを用いる場合、酸化物半導体膜とタングステン層やモリブデン層とが接した状態で、高温の加熱処理を施すと、酸化物半導体膜が還元されてしまう場合がある。その結果、チタンを用いる場合と同様に、トランジスタのしきい値電圧がマイナス方向にシフトする可能性がある。

【0008】

また、酸化物半導体膜とタングステン層やモリブデン層とが接した状態で、高温の熱処理を施すと、酸化物半導体膜からタングステン層やモリブデン層に酸素が拡散してしまう場合がある。これにより、ソース電極層及びドレイン電極層中に、高抵抗成分が形成され、トランジスタのオン電流が低下してしまうという問題が生じる。

20

【0009】

酸化物半導体膜のチャネルやバックチャネルであれば、ソース電極層及びドレイン電極層の形成後であっても、酸素を供給し、酸素欠損を低減することが可能である。しかしながら、酸化物半導体膜とソース電極層及びドレイン電極層との界面において、酸素欠損が形成されてしまうと、酸化物半導体膜とソース電極層及びドレイン電極層との界面に酸素を供給し、酸素欠損を低減することが困難となってしまう。また、ソース電極層及びドレイン電極層中に、酸素が拡散することで高抵抗成分が形成されてしまうと、高抵抗成分を除去するための工程が更に必要となってしまう。

30

【0010】

上記問題に鑑み、本発明の一態様では、酸化物半導体膜が還元されることを抑制し、当該酸化物半導体膜の酸素欠損を低減することで、トランジスタのしきい値電圧がマイナス方向にシフトすることが抑制された半導体装置を提供することを目的の一とする。また、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することで、トランジスタのオン電流の低下が抑制された半導体装置を提供することを目的の一とする。本発明では、上記課題の少なくとも一を解決する。

【課題を解決するための手段】

【0011】

本発明の一態様に係る半導体装置は、酸化物半導体膜と接するソース電極層及びドレイン電極層として、酸化物半導体膜から酸素を引き抜くことを防止するために、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属膜が用いられる。また、ソース電極層及びドレイン電極層は、該金属膜と導電膜との積層構造で形成されていてもよい。

40

【0012】

本明細書等において、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属とは、インジウム、ガリウム、亜鉛、及び錫よりも耐酸化性を有する（少なくともインジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い）金属をいう。具体的には、銅、銀、ルテニウム、イリジウムなどが挙げられる。

【0013】

また、導電膜は、金属膜との界面に、酸化物膜を形成しない材料で形成することが好まし

50

く、例えば、金、白金、銅、銀、ルテニウム、イリジウム、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。

【0014】

酸化物半導体膜と接する金属膜として、銅、銀、ルテニウム、イリジウムなどを用いることにより、酸化物半導体膜から酸素を引き抜くことを防止することができる。これにより、酸化物半導体膜の酸化欠損が増大することを抑制し、トランジスタのしきい値電圧がマイナス方向にシフトすることを抑制することができる。

【0015】

また、上述の金属膜は、金属膜中に酸素が拡散することを抑制できるため、金属膜中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

【0016】

また、酸化物半導体膜の電子親和力に対して、 $\pm 0.2 \text{ eV}$ の仕事関数を有する金属膜（例えば、銅、銀、ルテニウムなど）を選択することによって、酸化物半導体膜と、ソース電極層及びドレイン電極層とのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

【0017】

具体的に、本発明の一態様は、酸化物半導体膜と、酸化物半導体膜と接して設けられたソース電極層及びドレイン電極層と、酸化物半導体膜と重なるゲート電極層と、酸化物半導体膜とゲート電極層との間に設けられたゲート絶縁膜と、を有し、少なくともソース電極層及びドレイン電極層が酸化物半導体膜と接する部分は、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属が用いられる半導体装置である。

【0018】

また、本発明の一態様は、基板上に設けられたゲート電極層と、ゲート電極層上に設けられたゲート絶縁膜と、ゲート絶縁膜上にゲート電極層と重畳する領域に設けられた酸化物半導体膜と、酸化物半導体膜と接して設けられたソース電極層及びドレイン電極層と、を有し、少なくともソース電極層及び前記ドレイン電極層が前記酸化物半導体膜と接する部分は、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属が用いられる半導体装置である。

【0019】

また、本発明の一態様は、基板上に設けられたゲート電極層と、ゲート電極層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に、ゲート電極層と重畳する領域に設けられた酸化物半導体膜と、酸化物半導体膜と接して設けられたソース電極層及びドレイン電極層と、を有し、ソース電極層及びドレイン電極層は、金属膜と、導電膜との積層構造で形成され、金属膜として、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属が用いられる半導体装置である。

【0020】

また、本発明の一態様は、基板上に設けられたゲート電極層と、ゲート電極層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に、ゲート電極層と重畳する領域に設けられた酸化物半導体膜と、酸化物半導体膜上に、ゲート電極層と重畳する領域に設けられた絶縁膜と、酸化物半導体膜及び絶縁膜に接するように設けられたソース電極層及びドレイン電極層と、を有し、ソース電極層及びドレイン電極層は、金属膜と、導電膜との積層構造で形成され、金属膜として、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属が用いられる半導体装置である。

【0021】

また、本発明の一態様は、基板上に設けられたゲート電極層と、ゲート電極層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたソース電極層及びドレイン電極層と、ゲート絶縁膜、ソース電極層、及びドレイン電極層上に設けられた酸化物半導体膜と、を

10

20

30

40

50

有し、ソース電極層及びドレイン電極層は、導電膜と、金属膜との積層構造で形成され、金属膜として、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属が用いられる半導体装置である。

【0022】

また、本発明の一態様は、基板上に設けられた酸化物半導体膜と、酸化物半導体膜上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極層と、ゲート電極層上に設けられた絶縁膜と、ゲート電極層及び絶縁膜の側面と接するように設けられたサイドウォール絶縁膜と、酸化物半導体膜、ゲート絶縁膜及びサイドウォール絶縁膜に接するソース電極層及びドレイン電極層と、を有し、酸化物半導体膜は、ゲート電極層と重畳する領域に設けられたチャンネル形成領域と、チャンネル形成領域を挟んで設けられたドーパントを含む領域と、を含み、少なくともソース電極層及びドレイン電極層が酸化物半導体膜と接する部分は、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属膜である、半導体装置である。

10

【0023】

本発明の一態様は、基板上に設けられた酸化物半導体膜と、酸化物半導体膜上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極層と、ゲート電極層上に設けられた絶縁膜と、ゲート電極層及び絶縁膜の側面と接するように設けられたサイドウォール絶縁膜と、酸化物半導体膜、ゲート絶縁膜及びサイドウォール絶縁膜に接するソース電極層及びドレイン電極層と、を有し、酸化物半導体膜は、ゲート電極層と重畳する領域に設けられたチャンネル形成領域と、チャンネル形成領域を挟んで設けられたドーパントを含む領域と、を含み、前記酸化物半導体膜と接するソース電極層及びドレイン電極層は、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属膜と導電膜との積層構造である、半導体装置である。

20

【0024】

また、本発明の一態様は、基板上に設けられたソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上に設けられた酸化物半導体膜と、酸化物半導体膜上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極層と、ゲート電極層上に設けられた絶縁膜と、を有し、酸化物半導体膜は、ゲート電極層と重畳する領域に設けられたチャンネル形成領域と、チャンネル形成領域を挟んで設けられたドーパントを含む領域と、を含み、前記酸化物半導体膜と接するソース電極層及びドレイン電極層は、導電膜と酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属膜との積層構造である、半導体装置である。

30

【0025】

上記各構成において、金属膜の膜厚は、1 nm以上50 nm以下であることが好ましい。

【0026】

また、上記各構成において、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属は、モリブデンの酸化反応のギブズ自由エネルギーよりも高い金属であることが好ましく、具体的には、銅、銀、ルテニウム、イリジウムのいずれか一または複数を用いられることが好ましい。

【0027】

また、上記各構成において、導電膜として、金、白金、銅、銀、ルテニウム、イリジウム、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルのいずれか一または複数を用いられることが好ましい。

40

【0028】

また、本明細書等が開示される酸化物半導体膜は、エネルギーギャップが2.8 eV乃至3.2 eVであり、シリコンのエネルギーギャップ1.1 eVと比較して大きい。また、酸化物半導体膜の少数キャリアは、 $10^{-9} \text{ cm}^{-3}$ であり、シリコンの真性キャリア密度の $10^{11} \text{ cm}^{-3}$ と比較して極めて小さい。

【0029】

酸化物半導体膜の多数キャリア（電子）は、トランジスタのソースから流れるのみである

50

。また、チャネル形成領域を完全空乏化することが可能であるため、トランジスタのオフ電流を極めて小さくすることが可能である。酸化物半導体膜を用いたトランジスタのオフ電流は、室温において、 $10 \text{ yA} / \mu\text{m}$ 以下、 $85 \sim 95$  においても、 $1 \text{ zA} / \mu\text{m}$ 以下となり、極めて小さい。

【0030】

したがって、酸化物半導体膜を用いたトランジスタは、S値が小さくなり、理想的な電気特性が得られる。また、当該トランジスタは、信頼性が高い。

【0031】

本発明の一態様に係る半導体装置の作製方法は、酸化物半導体膜に接して、酸化物半導体膜よりも還元性が高い金属酸化物膜を成膜し、加熱処理を行う。加熱処理を行うことによ

10

【0032】

本明細書等において、酸化物半導体膜よりも還元性が高い金属酸化物膜とは、インジウム、ガリウム、亜鉛、及び錫よりも還元性が高い（少なくともインジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い）金属酸化物をいう。具体的には、酸化銅、酸化銀、酸化ルテニウム、酸化イリジウムなどが挙げられる。

【0033】

酸化物半導体膜に接して、酸化物半導体膜よりも還元性が高い金属酸化物膜に加熱処理を行うことによって、該金属酸化物膜が還元されることに伴い、該金属酸化物膜から酸素が放出され、酸化物半導体膜に供給される。これにより、酸化物半導体膜中の酸素欠損を低減することができるため、トランジスタのしきい値電圧がマイナス方向にシフトすることを抑制することができる。

20

【0034】

また、金属酸化物膜が還元されることによって形成された金属膜は、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜中に酸素が拡散しにくい膜となる。該金属膜を、ソース電極層及びドレイン電極層として用いることにより、金属膜中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

30

【0035】

また、酸化物半導体膜の電子親和力に対して、 $\pm 0.2 \text{ eV}$ の仕事関数を有する金属膜（例えば、銅、銀、ルテニウムなど）を選択することによって、酸化物半導体膜と、ソース電極層及びドレイン電極層とのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

【0036】

また、酸化物半導体膜よりも還元性が高い金属酸化物膜に接して、導電膜を形成してもよい。該導電膜は、酸化物半導体膜よりも還元性が高い金属酸化物膜との界面に、酸化物膜を形成しない材料で形成することが好ましく、例えば、銅、銀、ルテニウム、イリジウム、チタン、タングステン、窒化タンタルなどが挙げられる。

40

【0037】

酸化物半導体膜上に、金属酸化物膜を形成した後、導電膜を形成する場合、加熱処理は、どのタイミングで行っても良い。例えば、酸化物半導体膜上に金属酸化物膜を形成し、加熱処理を行った後に、導電膜を形成してもよいし、金属酸化物膜上に導電膜を形成した後に、加熱処理を行ってもよいし、金属酸化物膜上に導電膜を形成し、ソース電極層及びドレイン電極層に加工した後に、加熱処理を行ってもよい。

【0038】

または、導電膜上に、金属酸化物膜を形成した後、酸化物半導体膜を形成する場合、加熱処理は、酸化物半導体膜の成膜後に行ってもよいし、酸化物半導体膜を島状に加工した後

50

に行っても良い。

【0039】

具体的に本発明の一態様は、基板上に、ゲート電極層を形成し、ゲート電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に、酸化物半導体膜よりも還元性が高い金属酸化物膜を形成し、金属酸化物膜と酸化物半導体膜が接触した状態で加熱処理を行うことにより、金属酸化物膜から酸化物半導体膜に酸素が供給され、該金属酸化物膜は還元されて金属膜となり、金属膜を加工することで、ソース電極層及びドレイン電極層を形成する、半導体装置の作製方法である。

【0040】

また、本発明の一態様は、基板上に、ゲート電極層を形成し、ゲート電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に、酸化物半導体膜よりも還元性が高い金属酸化物膜と、導電膜とを積層して形成し、金属酸化物膜と酸化物半導体膜が接触した状態で加熱処理を行うことにより、金属酸化物膜から酸化物半導体膜に酸素が供給され、該金属酸化物膜は還元されて金属膜となり、金属膜及び導電膜を加工することで、ソース電極層及びドレイン電極層を形成する、半導体装置の作製方法である。

10

【0041】

また、本発明の一態様は、基板上に、ゲート電極層を形成し、ゲート電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に絶縁膜を形成し、酸化物半導体膜及び絶縁膜上に、酸化物半導体膜よりも還元性が高い金属酸化物膜と、導電膜とを積層して形成し、金属酸化物膜と酸化物半導体膜が接触した状態で加熱処理を行うことにより、金属酸化物膜から酸化物半導体膜に酸素が供給され、該金属酸化物膜は還元されて金属膜となり、金属膜及び導電膜を加工することで、ソース電極層及びドレイン電極層を形成する、半導体装置の作製方法である。

20

【0042】

また、本発明の一態様は、基板上に、ゲート電極層を形成し、ゲート電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上に導電膜と、金属酸化物膜とを積層して形成し、導電膜及び金属酸化物膜を加工することで、ソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層上に、金属酸化物膜よりも還元性の低い酸化物半導体膜を形成し、金属酸化物膜と酸化物半導体膜が接触した状態で加熱処理を行うことにより、金属酸化物膜から酸化物半導体膜に酸素が供給され、該金属酸化物膜は還元されて金属膜となり、金属膜を形成する、半導体装置の作製方法である。

30

【0043】

また、本発明の一態様は、基板上に、酸化物半導体膜を形成し、酸化物半導体膜上に、ゲート絶縁膜を形成し、ゲート絶縁膜上に、ゲート電極層及び絶縁膜を積層して形成し、ゲート電極層及び絶縁膜をマスクとして酸化物半導体膜にドーパントを添加し、ゲート絶縁膜上に、ゲート電極層及び絶縁膜の側面に接するサイドウォール絶縁膜を形成し、酸化物半導体膜と接するように、酸化物半導体膜よりも還元性が高い金属酸化物膜を形成し、金属酸化物膜と酸化物半導体膜が接触した状態で加熱処理を行うことにより、金属酸化物膜から酸化物半導体膜に酸素が供給され、該金属酸化物膜は還元されて金属膜となり、金属膜上に層間絶縁膜を形成し、金属膜及び層間絶縁膜を、絶縁膜が露出するまで研磨処理を行うことで、ソース電極層及びドレイン電極層を形成する半導体装置の作製方法である。

40

【0044】

また、本発明の一態様は、基板上に、酸化物半導体膜を形成し、酸化物半導体膜上に、ゲート絶縁膜を形成し、ゲート絶縁膜上に、ゲート電極層及び絶縁膜を積層して形成し、ゲート電極層及び絶縁膜をマスクとして酸化物半導体膜にドーパントを添加し、ゲート絶縁膜上に、ゲート電極層及び絶縁膜の側面に接するサイドウォール絶縁膜を形成し、酸化物半導体膜と接するように、酸化物半導体膜よりも還元性が高い金属酸化物膜と導電膜とを積層して形成し、金属酸化物膜と酸化物半導体膜が接触した状態で加熱処理を行うことにより、金属酸化物膜から酸化物半導体膜に酸素が供給され、該金属酸化物膜は還元されて

50

金属膜となり、導電膜上に層間絶縁膜を形成し、金属膜、導電膜、層間絶縁膜を、絶縁膜が露出するまで研磨処理を行うことで、ソース電極層及びドレイン電極層を形成する半導体装置の作製方法である。

【0045】

また、本発明の一態様は、基板上に、島状の絶縁膜を形成し、島状の絶縁膜上に、導電膜と、金属酸化物膜とを積層して形成し、導電膜及び金属酸化物膜を、島状の絶縁膜が露出するまで研磨処理を行うことで、ソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層上に、酸化物半導体膜を形成し、金属酸化物膜と酸化物半導体膜が接触した状態で加熱処理を行うことにより、金属酸化物膜から酸化物半導体膜に酸素が供給され、該金属酸化物膜は還元されて金属膜となり、酸化物半導体膜上に、ゲート絶縁膜を形成し、ゲート絶縁膜上に、ゲート電極層を形成し、ゲート電極層をマスクとして酸化物半導体膜にドーパントを添加する半導体装置の作製方法である。

10

【0046】

上記各作製方法において、酸化物半導体膜よりも還元性が高い金属酸化物膜を、1 nm以上50 nm以下の膜厚で形成することが好ましい。

【0047】

また、上記各作製方法において、金属酸化物膜を、酸化銅、酸化銀、酸化ルテニウム、酸化イリジウムのいずれか一または複数を用いて形成することが好ましい。また、導電膜を、金、白金、銅、銀、ルテニウム、イリジウム、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルのいずれか一または複数を用いて形成することが好ましい。

20

【発明の効果】

【0048】

本発明の一態様によれば、酸化物半導体膜が還元されることを抑制し、当該酸化物半導体膜の酸素欠損を低減することができるため、トランジスタのしきい値電圧がマイナス方向にシフトすることが抑制された半導体装置を提供することができる。また、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することで、トランジスタのオン電流の低下が抑制された半導体装置を提供することができる。

【図面の簡単な説明】

【0049】

【図1】半導体装置の一態様を説明する平面図及び断面図。

【図2】半導体装置の一態様を説明する平面図及び断面図。

【図3】半導体装置の作製方法の一態様を説明する断面図。

【図4】半導体装置の一態様を説明する平面図及び断面図。

【図5】半導体装置の一態様を説明する平面図及び断面図。

【図6】半導体装置の一態様を説明する平面図及び断面図。

【図7】半導体装置の一態様を説明する平面図及び断面図。

【図8】半導体装置の作製方法の一態様を説明する断面図。

【図9】各金属の酸化反応のギブズ自由エネルギーを示す図。

【図10】半導体装置の一態様を説明する平面図及び断面図。

【図11】半導体装置の作製方法の一態様を説明する断面図。

【図12】半導体装置の作製方法の一態様を説明する断面図。

【図13】半導体装置の一態様を説明する平面図及び断面図。

【図14】半導体装置の作製方法の一態様を説明する断面図。

【図15】半導体装置の一態様を説明する平面図及び断面図。

【図16】半導体装置の一態様を説明する平面図及び断面図。

【図17】半導体装置の作製方法の一態様を説明する断面図。

【図18】半導体装置の一態様を説明する平面図。

【図19】半導体装置の一態様を説明する平面図及び断面図。

【図20】半導体装置の一態様を説明する断面図。

30

40

50



【図 2 1】半導体装置の一態様を説明する回路図及び断面図。

【図 2 2】半導体装置の一態様を説明する断面図、平面図、及び回路図。

【図 2 3】半導体装置の一態様を説明する回路図及び斜視図。

【図 2 4】半導体装置の一態様を説明する断面図及び平面図。

【図 2 5】SRAMとDRAMの回路図。

【図 2 6】半導体装置の一態様を説明するブロック図。

【図 2 7】半導体装置の一態様を説明するブロック図。

【図 2 8】半導体装置の一態様を説明するブロック図。

【図 2 9】電子機器を説明する図。

【図 3 0】電子機器を説明する図と充放電制御回路のブロック図。

10

【図 3 1】電子機器を説明する図。

【図 3 2】評価に用いたトランジスタの上面図及び断面図。

【図 3 3】TDS分析の結果を示す図。

【図 3 4】SIMS測定の結果を示す図。

【発明を実施するための形態】

【0050】

以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第 1、第 2 として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。

20

【0051】

(実施の形態 1)

本実施の形態では、半導体装置の一形態について、図 1、図 2、及び図 9 を参照して説明する。本実施の形態では、半導体装置の一例として、酸化物半導体膜を有するトランジスタを示す。

【0052】

本発明の一態様に係る半導体装置において、トランジスタの構造は特に限定されず、例えば、トップゲート構造、又はボトムゲート構造のスタガ型及びプレナー型などを適用することができる。また、トランジスタは、チャンネル形成領域が 1 つ形成されるシングルゲート構造でも、2 つ形成されるダブルゲート構造もしくは 3 つ形成されるトリプルゲート構造であってもよい。また、チャンネル形成領域の上下にゲート絶縁膜を介して配置された 2 つのゲート電極層を有する、デュアルゲート構造であってもよい。

30

【0053】

図 1 (A)、(B)、(C) に示すトランジスタ 410 は、ボトムゲート構造の一つ(逆スタガ型トランジスタともいう)であるトランジスタの一例である。図 1 (A) は、トランジスタ 410 の平面図であり、図 1 (B) は、図 1 (A) の A1 - A2 における断面図(チャンネル長方向の断面図)であり、図 1 (C) は、図 1 (A) の B1 - B2 における断面図(チャンネル幅方向の断面図)である。また、図 1 (A) では、煩雑になることを避けるため、トランジスタ 410 の構成要素の一部(例えば、ゲート絶縁膜 402 など)を省略して図示している。

40

【0054】

図 1 (A)、(B)、(C) に示すトランジスタ 410 は、絶縁表面を有する基板 400 上に設けられたゲート電極層 401 と、ゲート電極層 401 上に設けられたゲート絶縁膜 402 と、ゲート絶縁膜 402 上にゲート電極層 401 と重畳する領域に設けられた酸化物半導体膜 403 と、酸化物半導体膜 403 と接して設けられたソース電極層 407a 及びドレイン電極層 407b と、を有する。また、トランジスタ 410 を覆うように、絶縁膜 408 及び平坦化絶縁膜 409 が設けられている。

50

## 【0055】

図1(A)、(B)、(C)に示すように、トランジスタ410は、酸化物半導体膜403と接するソース電極層407a及びドレイン電極層407bが積層構造で構成されている。ソース電極層407aは、金属膜406aと導電膜405aの積層構造、ドレイン電極層407bは、金属膜406bと導電膜405bの積層構造である。なお、金属膜は、導電膜とも記す場合がある。

## 【0056】

図1(A)、(B)、(C)に示すように、酸化物半導体膜403と接する金属膜406a、406bは、酸化物半導体膜403から酸素を引き抜くことを防止するために、酸化物半導体膜403に含まれる金属元素よりも耐酸化性を有する金属が用いられている。

10

## 【0057】

ここで、酸化物半導体膜403に含まれる金属元素よりも耐酸化性を有する金属について、図9を参照して説明する。

## 【0058】

まず、各物質における標準生成エンタルピー  $H$ 及び標準エントロピー  $S$ の値を表1に示す。なお、表1に示す各物質における標準生成エンタルピー  $H$ 及び標準エントロピー  $S$ の値は、主として日本化学会編「化学便覧基礎編II改訂4版、丸善株式会社」から引用したものである。また、表1に示す各物質における標準生成エンタルピー  $H$ 及び標準エントロピー  $S$ の値を用いて、各酸化反応の式に代入することで、各酸化反応における標準生成エンタルピー  $H$ 及び標準生成エントロピー  $S$ の値を算出した。算出した各酸化反応における標準生成エンタルピー  $H$ 及び標準生成エントロピー  $S$ の値を、表2に示す。

20

## 【0059】

【表 1】

物質	$\Delta H$ [kJ/mol] 標準生成エンタルピー	S [J/(Kmol)] 標準エントロピー
O <sub>2</sub>	0	205.1
Si	0	18.83
SiO <sub>2</sub>	-910.9	41.84
In	0	57.82
In <sub>2</sub> O <sub>3</sub>	-925.8	104.2
Ga	0	40.88
Ga <sub>2</sub> O <sub>3</sub>	-1089	84.98
Zn	0	41.63
ZnO	-348.3	43.64
Sn	0	51.55
SnO <sub>2</sub>	-580.7	52.3
Al	0	28.33
Al <sub>2</sub> O <sub>3</sub>	-1676	50.92
W	0	32.64
WO <sub>3</sub>	-842.9	75.9
Mo	0	28.66
MoO <sub>3</sub>	-745.1	77.74
Cu	0	33.15
CuO	-157.3	42.63
CuO <sub>2</sub>	-168.6	93.14
Ti	0	30.63
TiO <sub>2</sub> (ルチル)	-944.7	50.33
Hf	0	43.56
HfO <sub>2</sub>	-1145	59.33
Ru	0	28.53
RuO <sub>2</sub>	-307	52.2
Ag	0	42.55
Ag <sub>2</sub> O	-31.05	121.3
Ir	0	35.48
IrO <sub>2</sub>	-239.23	68.43

10

20

30

【 0 0 6 0 】

【表 2】

酸化反応式	標準生成エンタルピー $\Delta H$ [ kJ/mol ]	標準生成エントロピー $\Delta S$ [ J/(Kmol) ]
$\text{Si} + \text{O}_2 = \text{SiO}_2$	-910.9	-182.1
$4/3\text{In} + \text{O}_2 = 2/3\text{In}_2\text{O}_3$	-617.2	-212.8
$\text{Sn} + \text{O}_2 = \text{SnO}_2$	-580.7	-204.4
$4/3\text{Ga} + \text{O}_2 = 2/3\text{Ga}_2\text{O}_3$	-726.1	-203.0
$2\text{Zn} + \text{O}_2 = 2\text{ZnO}$	-696.6	-201.1
$2/3\text{W} + \text{O}_2 = 2/3\text{WO}_3$	-561.9	-176.3
$2/3\text{Mo} + \text{O}_2 = 2/3\text{MoO}_3$	-496.7	-172.4
$2\text{Cu} + \text{O}_2 = 2\text{CuO}$	-314.6	-186.2
$4\text{Cu} + \text{O}_2 = 2\text{Cu}_2\text{O}$	-337.2	-151.5
$4/3\text{Al} + \text{O}_2 = 2/3\text{Al}_2\text{O}_3$	-1117	-209.0
$\text{Ti} + \text{O}_2 = \text{TiO}_2$	-944.7	-185.4
$\text{Hf} + \text{O}_2 = \text{HfO}_2$	-1145	-189.4
$4\text{Ag} + \text{O}_2 = 2\text{Ag}_2\text{O}$	-62.10	-132.7
$\text{Ru} + \text{O}_2 = \text{RuO}_2$	-307.0	-181.5
$\text{Ir} + \text{O}_2 = \text{IrO}_2$	-239.2	-172.2

10

20

## 【 0 0 6 1 】

次に、表 2 に示す標準生成エンタルピー  $H$  及び標準生成エントロピー  $S$  の値を下記の式 ( 1 ) に代入して、温度が 0 以上 9 0 0 以下の範囲における各酸化反応のギブズ自由エネルギーの値を算出した。なお、式 ( 1 ) の  $T$  は、温度 [ K ] である。

## 【 0 0 6 2 】

$$G = H - T S \times 10^{-3} \quad ( 1 )$$

## 【 0 0 6 3 】

図 9 は、温度が 0 以上 9 0 0 以下の範囲における各種金属の酸化反応のギブズ自由エネルギーを計算した結果である。横軸は、温度 [ ] であり、縦軸は、ギブズ自由エネルギー  $G$  [ k J / m o l ] である。

30

## 【 0 0 6 4 】

図 9 に示すグラフから、図 9 の下側にある反応ほど酸化反応が起こりやすい、つまり酸化しやすい金属であり、図 9 の上側にある反応ほど還元反応が起こりやすい、つまり還元しやすい金属酸化物であることがわかる。したがって、酸化物半導体膜 4 0 3 に含まれる金属元素よりも耐酸化性を有する金属は、図 9 の上側にある金属であればよい。

## 【 0 0 6 5 】

例えば、酸化物半導体膜 4 0 3 が  $\text{In} - \text{Ga} - \text{Zn}$  系酸化物である場合、インジウム、ガリウム、亜鉛よりも耐酸化性を有する ( 少なくともインジウム、ガリウム、及び亜鉛の酸化反応のギブズ自由エネルギーよりも高い ) 金属であればよいことがわかる。なお、酸化物半導体膜 4 0 3 が  $\text{In} - \text{Sn} - \text{Zn}$  系酸化物である場合は、インジウム、錫、亜鉛よりも耐酸化性を有する ( 少なくともインジウム、スズ、及び亜鉛の酸化反応のギブズ自由エネルギーよりも高い ) 金属であればよい。

40

## 【 0 0 6 6 】

しかしながら、インジウムなどよりも耐酸化性を有する金属であるタングステンやモリブデンであっても、加熱処理の温度が高くなると、タングステン膜やモリブデン膜中に酸素が拡散してしまう場合がある。これにより、タングステン膜やモリブデン膜中に高抵抗成分が形成され、トランジスタのオン電流が低減してしまうという問題が生じる。そのため、金属膜 4 0 6 a、4 0 6 b としては、モリブデンよりも耐酸化性を有する ( モリブデンの酸化反応のギブズ自由エネルギーよりも高い ) 金属を用いることがより好ましい。具体

50

的には、図9に示すように、銅、銀、ルテニウム、イリジウムなどが挙げられる。

【0067】

金属膜406a、406bとして、銅、銀、ルテニウム、イリジウムなどを用いることにより、酸化物半導体膜403から酸素を引き抜くことを防止することができるため、酸化物半導体膜403の酸素欠損が増大することを抑制し、トランジスタ410のしきい値電圧がマイナス方向にシフトすることを抑制することができる。

【0068】

また、金属膜406a、406bは、酸化されにくく、金属膜406a、406b中に酸素が拡散することを抑制できるため、金属膜406a、406b中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜403、ソース電極層407a、及びドレイン電極層407bに起因する抵抗を低減することができるため、トランジスタ410のオン電流の低下を抑制することができる。

10

【0069】

また、酸化物半導体膜403の電子親和力に対して、 $\pm 0.2$  eVの仕事関数を有する金属膜406a、406b（例えば、銅、銀、ルテニウムなど）を選択することによって、酸化物半導体膜403と、ソース電極層407a及びドレイン電極層407bとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜403、ソース電極層407a、及びドレイン電極層407bに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

20

【0070】

例えば、In-Ga-Zn系酸化物半導体の電子親和力が4.6[eV]の場合は、仕事関数が4.71[eV]のルテニウムを用いることが好ましい。このような材料を、酸化物半導体膜403、金属膜406a、406bとして用いることにより、コンタクト抵抗を低減することができる。

【0071】

下記に、図9に示す金属の酸化反応のギブズ自由エネルギーが高い順に金属を列記する。

【0072】

Au, Pt, Ag, Ir, Ru, Cu, Mo, W, Sn, In, Zn, Ga, Si, Ti, Al, Hf

【0073】

また、金属膜406a、406bと積層して設けられる導電膜405a、405bは、金属膜406a、406bとの界面において、酸化物膜が形成されない材料であることが好ましい。導電膜405a、405bに用いることができる材料としては、金属膜406a、406bに用いることができる材料に加えて、金、白金、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。導電膜405a、405bは、単層構造または積層構造で構成される。積層構造の場合、例えば、窒化タンタル膜とタングステン膜とで構成することができる。

30

【0074】

図1(A)、(B)、(C)に示すトランジスタ410では、ソース電極層407a及びドレイン電極層407bは、金属膜406a、406bと、導電膜405a、405bとが同じ材料となるように構成された場合について示している。そのため、金属膜406a、406bと、導電膜405a、405bとの界面を点線で示している。図1に示すトランジスタ410の場合、例えば、金属膜406a、406bとして、ルテニウムを用い、導電膜405a、405bとして、ルテニウムを用いることができる。

40

【0075】

トランジスタ410において、金属膜406a、406b中に、一部に金属酸化物が形成されていても良い。例えば、金属膜406a、406bがルテニウムの場合、一部に酸化ルテニウムが形成されていてもよい。金属膜の一部に酸化ルテニウムが形成されていたとしても、酸化ルテニウムの抵抗率は $3.5 \times 10^{-5}$  [cm] (300K)であり、ソース電極層及びドレイン電極層に高抵抗成分は形成されないため、好ましい。

50

## 【0076】

また、酸化物半導体膜403は、エネルギーギャップが2.8 eV乃至3.2 eVであり、シリコンのエネルギーギャップ1.1 eVと比較して大きい。また、酸化物半導体膜403の少数キャリアは、 $10^{-9} \text{ cm}^{-3}$ であり、シリコンの真性キャリア密度の $10^{11} \text{ cm}^{-3}$ と比較して極めて小さい。

## 【0077】

酸化物半導体膜403の多数キャリア(電子)は、トランジスタのソースから流れるのみである。また、チャネル形成領域を完全空乏化することが可能であるため、トランジスタのオフ電流を極めて小さくすることが可能である。酸化物半導体膜403を用いたトランジスタのオフ電流は、室温において、 $10 \text{ yA} / \mu\text{m}$ 以下、85 ~ 95 において、 $1 \text{ zA} / \mu\text{m}$ 以下となり、極めて小さい。

10

## 【0078】

したがって、酸化物半導体膜403を用いたトランジスタは、S値が小さくなり、理想的な値が得られる。また、当該トランジスタは、信頼性が高い。

## 【0079】

次に、図1に示すトランジスタ410と一部異なるトランジスタについて、図2を参照して説明する。

## 【0080】

図2(A)は、トランジスタ420の平面図であり、図2(B)は、図2(A)のC1-C2における断面図(チャネル長方向の断面図)である。また、図2(A)では、煩雑になることを避けるため、トランジスタ420の構成要素の一部(例えば、ゲート絶縁膜402など)を省略して図示している。

20

## 【0081】

図2(A)、(B)に示すトランジスタ420において、ソース電極層417a及びドレイン電極層417bは、金属膜406a、406bと、導電膜415a、415bとが異なる材料となるように構成されている。そのため、金属膜406a、406bと、導電膜415a、415bとの界面を実線で示している。なお、導電膜415a、415bは、導電膜405a、405bと同様の材料を用いて、単層構造又は積層構造で構成される。図2に示すトランジスタ420の場合、例えば、金属膜406a、406bとして、ルテニウムを用い、導電膜415a、415bとして、窒化タンタルを用いることができる。

30

## 【0082】

なお、トランジスタ420において、ソース電極層417a及びドレイン電極層417bの構成以外は、トランジスタ410と同様であるため、トランジスタ410に関する記載を参酌できる。

## 【0083】

以上説明したように、酸化物半導体膜403に接する金属膜406a、406bとして、酸化物半導体膜403に含まれる金属元素よりも耐酸化性を有する(少なくともインジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い)金属を用いることにより、酸化物半導体膜403から酸素を引き抜くことを防止することができる。これにより、ソース電極層417a及びドレイン電極層417bと酸化物半導体膜403との界面における酸素欠損が増大することを抑制し、トランジスタのしきい値電圧がマイナス方向にシフトすることを抑制することができる。

40

## 【0084】

また、金属膜406a、406bは、酸化物半導体膜403よりも酸化しにくく、金属膜406a、406b中に酸素が拡散することを抑制できるため、金属膜406a、406b中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

## 【0085】

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み

50

合わせて用いることができる。

【0086】

(実施の形態2)

本実施の形態では、図1に示すトランジスタ410を有する半導体装置の作製方法の一例について、図3を参照して説明する。

【0087】

絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有することが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板400として用いても良い。

10

【0088】

また、基板400として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体膜403を含むトランジスタ410を直接作製してもよいし、他の作製基板に酸化物半導体膜403を含むトランジスタ410を作製し、その後、可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜403を含むトランジスタ410との間に剥離層を設けると良い。

20

【0089】

次に、基板400上に、下地膜として機能する絶縁膜を形成しても良い。絶縁膜としては、プラズマCVD法またはスパッタリング法により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウムなどの酸化物絶縁膜、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いて形成することができる。絶縁膜として、例えば、窒化シリコン膜と酸化窒化シリコン膜との積層構造を用いることにより、基板から金属や水素などが、後に形成される酸化物半導体膜に浸入することを抑制できるため、好ましい。

【0090】

下地膜として機能する絶縁膜(積層構造の場合は、酸化物半導体膜403と接する膜)の膜中(バルク中)には、少なくとも化学量論的組成を超える量の酸素が存在することが好ましい。例えば、絶縁膜として、酸化シリコン膜を用いる場合には、酸素の量を $SiO_2 +$  (ただし、 $> 0$ )とすることが好ましい。

30

【0091】

酸素の供給源となる酸素を多く(過剰に)含む絶縁膜を酸化物半導体膜403と接して設けることによって、絶縁膜から酸化物半導体膜403へ酸素を供給することができる。また、酸化物半導体膜403と、絶縁膜の少なくとも一部とが接した状態で加熱処理を行うことによって酸化物半導体膜403への酸素の供給を行ってもよい。酸素を多く含む絶縁膜を用いることにより、酸化物半導体膜403に酸素を供給することができるため、酸化物半導体膜403の酸素欠損を低減することができる。

40

【0092】

次に、基板400上に、ゲート電極層(これと同じ層で形成される配線を含む)となる導電膜を形成する。導電膜の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジウム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。導電膜は、単層構造または積層構造で成膜される。

【0093】

また、導電膜の材料は、酸化インジウムスズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、

50

酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。

【0094】

また、後に形成されるゲート絶縁膜402と接する導電膜として、窒素を含む金属酸化物、具体的には、窒素を含むIn-Ga-Zn-O膜や、窒素を含むIn-Sn-O膜や、窒素を含むIn-Ga-O膜や、窒素を含むIn-Zn-O膜や、窒素を含むSn-O膜や、窒素を含むIn-O膜や、金属窒化膜(InN、SnNなど)を用いることができる。これらの膜は、5eV(電子ボルト)、好ましくは5.5eV(電子ボルト)以上の仕事関数を有するため、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。

10

【0095】

次に、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってゲート電極層401を形成する。ゲート電極層401を形成した後、レジストマスクを除去する。導電膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。

【0096】

また、ゲート電極層401形成後に、基板400、及びゲート電極層401に加熱処理を行ってもよい。例えば、GRTA装置により、650、1分~5分間、加熱処理を行えばよい。また、電気炉により、500、30分~1時間、加熱処理を行ってもよい。加熱処理を行うことにより、基板400やゲート電極層401に含まれる水素や水などを除去することができる。

20

【0097】

次に、ゲート電極層401上にゲート絶縁膜402を形成する。

【0098】

なお、ゲート絶縁膜402の被覆性を向上させるために、ゲート電極層401表面に平坦化処理を行ってもよい。特に、ゲート絶縁膜402として膜厚の薄い絶縁膜を用いる場合、ゲート電極層401表面の平坦性が良好であることが好ましい。

【0099】

ゲート絶縁膜402の膜厚は、1nm以上20nm以下とし、スパッタリング法、MBE法、CVD法、PECVD法、パルスレーザ堆積法、ALD法等を適宜用いることができる。また、ゲート絶縁膜402は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。

30

【0100】

ゲート絶縁膜402の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコンを用いて形成することができる。また、ゲート絶縁膜402の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート( $\text{HfSi}_x\text{O}_y$  ( $x > 0$ ,  $y > 0$ ))、窒素が添加されたハフニウムシリケート( $\text{HfSiO}_x\text{N}_y$  ( $x > 0$ ,  $y > 0$ ))、ハフニウムアルミネート( $\text{HfAl}_x\text{O}_y$  ( $x > 0$ ,  $y > 0$ ))、酸化ランタンなどのhigh-k材料を用いることでゲートリーク電流を低減できる。また、ゲート絶縁膜402は、上記の材料を用いて、単層構造または積層構造で形成することができる。

40

【0101】

ゲート絶縁膜402は、後に形成される酸化物半導体膜403と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜402は、膜中(バルク中)に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜402として、酸化シリコン膜を用いる場合には、 $\text{SiO}_2 +$  (ただし、 $> 0$ )とする。

【0102】

酸素の供給源となる酸素を多く(過剰に)含むゲート絶縁膜402を、後に形成される酸

50



化物半導体膜 403 と接して設けることによって、該ゲート絶縁膜 402 から酸化物半導体膜 403 へ酸素を供給することができる。また、酸化物半導体膜 403 とゲート絶縁膜 402 とが少なくとも一部が接した状態で加熱処理を行うことによって、ゲート絶縁膜 402 から酸化物半導体膜 403 への酸素の供給を行ってもよい。

【0103】

酸化物半導体膜 403 へ酸素を供給することにより、酸化物半導体膜 403 中の酸素欠損を低減することができる。さらに、ゲート絶縁膜 402 は、作製するトランジスタのサイズやゲート絶縁膜 402 の段差被覆性を考慮して形成することが好ましい。

【0104】

また、ゲート絶縁膜 402 形成後に、基板 400、ゲート電極層 401、及びゲート絶縁膜 402 に加熱処理を行ってもよい。例えば、GRTA 装置により、650、1分～5分間、加熱処理を行えばよい。また、電気炉により、500、30分～1時間、加熱処理を行ってもよい。加熱処理を行うことにより、ゲート絶縁膜 402 に含まれる水素や水などを除去することができる。

10

【0105】

次に、ゲート絶縁膜 402 上に酸化物半導体膜を形成する。その後、フォトリソグラフィ工程により酸化物半導体膜上にレジストマスクを形成し、選択的にエッチングを行って島状の酸化物半導体膜 403 を形成する（図3(A)参照）。酸化物半導体膜 403 を形成した後、レジストマスクを除去する。酸化物半導体膜 403 のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。

20

【0106】

また、島状の酸化物半導体膜 403 を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると、フォトマスクを使用しないため、製造コストを低減できる。

【0107】

なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ITO-07N（関東化学社製）を用いてもよい。また、ICP（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法によるドライエッチングによってエッチング加工してもよい。

30

【0108】

酸化物半導体膜 403 に用いる酸化物半導体としては、少なくともインジウム（In）を含む。特に、インジウム（In）と亜鉛（Zn）を含むことが好ましい。また、該酸化物半導体膜を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ga）を有することが好ましい。また、スタビライザーとしてスズ（Sn）、ハフニウム（Hf）、アルミニウム（Al）、ジルコニウム（Zr）のいずれか一種または複数種を有することが好ましい。

【0109】

また、他のスタビライザーとして、ランタノイドである、ランタン（La）、セリウム（Ce）、プラセオジウム（Pr）、ネオジウム（Nd）、サマリウム（Sm）、ユウロピウム（Eu）、ガドリニウム（Gd）、テルビウム（Tb）、ジスプロシウム（Dy）、ホルミウム（Ho）、エルビウム（Er）、ツリウム（Tm）、イッテルビウム（Yb）、ルテチウム（Lu）のいずれか一種あるいは複数種を有してもよい。

40

【0110】

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物である In-Zn 系酸化物、In-Mg 系酸化物、In-Ga 系酸化物、三元系金属の酸化物である In-Ga-Zn 系酸化物（IGZOとも表記する）、In-Al-Zn 系酸化物、In-Sn-Zn 系酸化物、In-Hf-Zn 系酸化物、In-La-Zn 系酸化物、In-Ce-Zn 系酸化物、In-Pr-Zn 系酸化物、In-Nd-Zn 系酸化

50

物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物、四元系金属の酸化物であるIn-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物を用いることができる。

【0111】

例えば、In-Ga-Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。

10

【0112】

また、酸化物半導体として、 $InMO_3(ZnO)_m$  ( $m > 0$ 、且つ、 $m$ は整数でない)で表記される材料を用いてもよい。なお、 $M$ は、Ga、Fe、Mn及びCoから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、 $In_2SnO_5(ZnO)_n$  ( $n > 0$ 、且つ、 $n$ は整数)で表記される材料を用いてもよい。

【0113】

例えば、 $In:Ga:Zn = 1:1:1 (= 1/3:1/3:1/3)$ 、 $In:Ga:Zn = 2:2:1 (= 2/5:2/5:1/5)$ 、あるいは $In:Ga:Zn = 3:1:2 (= 1/2:1/6:1/3)$ の原子数比のIn-Ga-Zn系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、 $In:Sn:Zn = 1:1:1 (= 1/3:1/3:1/3)$ 、 $In:Sn:Zn = 2:1:3 (= 1/3:1/6:1/2)$ あるいは $In:Sn:Zn = 2:1:5 (= 1/4:1/8:5/8)$ の原子数比のIn-Sn-Zn系酸化物やその組成の近傍の酸化物を用いるとよい。

20

【0114】

しかし、インジウムを含む酸化物半導体は、これらに限られず、必要とする半導体特性(移動度、しきい値、ばらつき等)に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとするのが好ましい。

【0115】

例えば、In-Sn-Zn系酸化物では比較的容易に高い移動度が得られる。しかしながら、In-Ga-Zn系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上げることができる。

30

【0116】

なお、例えば、In、Ga、Znの原子数比が $In:Ga:Zn = a:b:c$  ( $a+b+c=1$ )である酸化物の組成が、原子数比が $In:Ga:Zn = A:B:C$  ( $A+B+C=1$ )の酸化物の組成の近傍であるとは、 $a$ 、 $b$ 、 $c$ が、 $(a-A)^2 + (b-B)^2 + (c-C)^2 < r^2$ を満たすことをいう。 $r$ としては、例えば、0.05とすればよい。他の酸化物でも同様である。

【0117】

酸化物半導体膜403は、単結晶、多結晶(ポリクリスタルともいう。)または非晶質などの状態をとる。

40

【0118】

好ましくは、酸化物半導体膜403は、CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)膜とする。

【0119】

CAAC-OS膜は、完全な単結晶ではなく、完全な非晶質でもない。CAAC-OS膜は、非晶質相に結晶部を有する結晶-非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡(TEM:Transmission Electron Micro

50

s c o p e ) による観察像では、C A A C - O S 膜に含まれる非晶質部と結晶部との境界は明確ではない。また、T E M によってC A A C - O S 膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、C A A C - O S 膜は、粒界に起因する電子移動度の低下が抑制される。

【 0 1 2 0 】

C A A C - O S 膜に含まれる結晶部は、c 軸がC A A C - O S 膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつa b 面に垂直な方向から見て三角形または六角形状の原子配列を有し、c 軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa 軸およびb 軸の向きが異なってもよい。本明細書において、単に垂直と記載する場合、8 5 ° 以上9 5 ° 以下の範囲も含まれることとする。また、単に平行と記載する場合、- 5 ° 以上5 ° 以下の範囲も含まれることとする。

10

【 0 1 2 1 】

なお、C A A C - O S 膜において、結晶部の分布が一様でなくてもよい。例えば、C A A C - O S 膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、C A A C - O S 膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。

【 0 1 2 2 】

C A A C - O S 膜に含まれる結晶部のc 軸は、C A A C - O S 膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、C A A C - O S 膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のc 軸の方向は、C A A C - O S 膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。

20

【 0 1 2 3 】

C A A C - O S 膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

【 0 1 2 4 】

なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。

30

【 0 1 2 5 】

また、C A A C - O S のように結晶部を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（R a ）が1 n m 以下、好ましくは0 . 3 n m 以下、より好ましくは0 . 1 n m 以下の表面上に形成するとよい。

【 0 1 2 6 】

なお、R a とは、J I S B 0 6 0 1 : 2 0 0 1 ( I S O 4 2 8 7 : 1 9 9 7 ) で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、下記式（2）にて定義される。

40

【 0 1 2 7 】

【数1】

$$Ra = \frac{1}{S_0} \int_{y_1}^{y_2} \int_{x_1}^{x_2} |f(x, y) - Z_0| dx dy$$

【 0 1 2 8 】

ここで、指定面とは、粗さ計測の対象となる面であり、座標（ $x_1, y_1, f(x_1, y_1)$ ）（ $x_1, y_2, f(x_1, y_2)$ ）（ $x_2, y_1, f(x_2, y_1)$ ）（ $x_2, y_2, f(x_2, y_2)$ ）

50

$z_2, f(x_2, y_2)$  の4点で表される四角形の領域とし、指定面を  $xy$  平面に投影した長方形の面積を  $S_0$ 、基準面の高さ（指定面の平均の高さ）を  $Z_0$  とする。Ra は原子間力顕微鏡（AFM: Atomic Force Microscope）にて測定可能である。

【0129】

酸化物半導体膜403表面の平坦性を高めるために、ゲート絶縁膜402において、酸化物半導体膜403が接して形成される領域に、平坦化処理を行うことが好ましい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨法（Chemical Mechanical Polishing: CMP））、ドライエッチング処理、プラズマ処理を用いることができる。

10

【0130】

プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、ゲート絶縁膜402の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。

【0131】

平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってよく、それらを組み合わせて行ってよい。また、組み合わせて行う場合、工程順も特に限定されず、ゲート絶縁膜402表面の凹凸状態に合わせて適宜設定すればよい。

20

【0132】

酸化物半導体膜403の膜厚は、1nm以上200nm以下、好ましくは5nm以上50nm以下とし、スパッタリング法、MBE（Molecular Beam Epitaxy）法、CVD法、パルスレーザ堆積法、ALD（Atomic Layer Deposition）法等を適宜用いることができる。また、酸化物半導体膜403は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。

【0133】

また、酸化物半導体膜403に含まれる水素又は水の濃度は、できる限り低いことが好ましい。水素濃度が高いと、酸化物半導体に含まれる元素と水素との結合により、水素の一部がドナーとなり、キャリアである電子が生じてしまうためである。

30

【0134】

したがって、酸化物半導体膜403の形成工程において、酸化物半導体膜403に水素、又は水がなるべく含まれないようにするために、酸化物半導体膜403の成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜402が形成された基板を予備加熱し、基板及びゲート絶縁膜402に吸着した水素、水分などの不純物を脱離させ、排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。

【0135】

なお、酸化物半導体膜403は、成膜時に酸素が多く含まれるような条件（例えば、酸素100%の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。

40

【0136】

なお、本実施の形態において、酸化物半導体膜403として、AC電源装置を有するスパッタリング装置を用いたスパッタリング法を用い、膜厚35nmのIn-Ga-Zn系酸化物膜（IGZO膜）を成膜する。本実施の形態において、In:Ga:Zn=3:1:2の原子比のIn-Ga-Zn系酸化物ターゲットを用いる。なお、成膜条件は、酸素及びアルゴン雰囲気下（酸素流量比率50%）、圧力0.4Pa、電源電力0.5kW、基板温度200 とする。

50

## 【 0 1 3 7 】

酸化物半導体膜 4 0 3 を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。

## 【 0 1 3 8 】

減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板 4 0 0 上に酸化物半導体膜 4 0 3 を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブレーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水 ( $H_2O$ ) など水素原子を含む化合物 (より好ましくは炭素原子を含む化合物も) 等が排気されるため、当該成膜室で成膜した酸化物半導体膜 4 0 3 に含まれる水素、水、水酸基又は水素化物などの不純物の濃度を低減できる。

10

## 【 0 1 3 9 】

また、ゲート絶縁膜 4 0 2 を大気に解放せずにゲート絶縁膜 4 0 2 と酸化物半導体膜 4 0 3 を連続的に形成することが好ましい。ゲート絶縁膜 4 0 2 を大気に曝露せずにゲート絶縁膜 4 0 2 と酸化物半導体膜 4 0 3 を連続して形成すると、ゲート絶縁膜 4 0 2 表面に水素や水分などの不純物が吸着することを防止することができる。

## 【 0 1 4 0 】

また、酸化物半導体膜 4 0 3 に、過剰な水素 (水や水酸基を含む) を除去 (脱水化または脱水素化) するための加熱処理を行ってもよい。加熱処理の温度は、300 以上700 以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。

20

## 【 0 1 4 1 】

また、酸化物半導体膜 4 0 3 として結晶性酸化物半導体膜を用いる場合、結晶化のための加熱処理を行ってもよい。

## 【 0 1 4 2 】

本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜 4 0 3 に対して窒素雰囲気下 450 において1時間、さらに窒素及び酸素雰囲気下 450 において1時間の加熱処理を行う。

30

## 【 0 1 4 3 】

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、LRTA (Lamp Rapid Thermal Anneal) 装置、GRTA (Gas Rapid Thermal Anneal) 装置等のRTA (Rapid Thermal Anneal) 装置を用いることができる。LRTA 装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光 (電磁波) の輻射により、被処理物を加熱する装置である。GRTA 装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体を用いられる。

40

## 【 0 1 4 4 】

例えば、加熱処理として、650 ~ 700 の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すGRTAを行ってもよい。

## 【 0 1 4 5 】

なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N (99.9999%) 以上好ましくは7N (99.99999%) 以上 (即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下) とすることが好ましい。

50

## 【0146】

また、加熱処理で酸化物半導体膜403を加熱した後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア(CRDS(キャビティリングダウンレーザー分光法)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で-55)以下、好ましくは1ppm以下、より好ましくは10ppb以下の空気)を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、6N以上好ましくは7N以上(即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまつた酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体膜403の酸素欠損を低減することができる。

10

## 【0147】

なお、脱水化又は脱水素化のための加熱処理は、酸化物半導体膜を島状に加工する前、または島状に加工した後に行えばよい。

## 【0148】

また、脱水化又は脱水素化のための加熱処理は、複数回行ってよく、他の加熱処理と兼ねてもよい。

## 【0149】

脱水化又は脱水素化のための加熱処理を、酸化物半導体膜403として島状に加工される前、膜状の酸化物半導体膜がゲート絶縁膜402を覆った状態で行うと、ゲート絶縁膜402に含まれる酸素が加熱処理によって外部に放出されてしまうことを防止できる。

20

## 【0150】

次に、ゲート電極層401、ゲート絶縁膜402、及び酸化物半導体膜403上に、後にソース電極層及びドレイン電極層(これと同じ層で形成される配線を含む)となる金属酸化物膜404及び導電膜405を形成する(図3(B)参照)。

## 【0151】

金属酸化物膜404として、酸化物半導体膜403よりも還元性が高い金属酸化物膜を用いる。酸化物半導体膜403よりも還元性が高い金属酸化物膜とは、図9に示すように、酸化インジウム、酸化ガリウム、酸化亜鉛、及び酸化錫よりも還元性が高い(つまり、インジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い)金属酸化物であればよい。具体的には、酸化銅、酸化銀、酸化ルテニウム、酸化イリジウムなどが挙げられる。金属酸化物膜404は、単層構造または積層構造で成膜される。

30

## 【0152】

金属酸化物膜404の膜厚は、1nm以上50nm以下、好ましくは1nm以上30nm以下、より好ましくは5nm以上10nm以下とする。また、金属酸化物膜404は、スパッタリング法、CVD法などを適宜用いて形成することができる。

## 【0153】

本実施の形態では、金属酸化物膜404として、スパッタリング法により、膜厚10nmの酸化ルテニウムを成膜する。

40

## 【0154】

導電膜405は、後の加熱処理に耐えられる材料を用いればよい。また、後の加熱処理により、金属酸化物膜404との界面に、酸化物膜を形成しない材料で形成することが好ましい。導電膜405としては、例えば、金、白金、銅、銀、ルテニウム、イリジウム、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。導電膜405は、金属酸化物膜404よりも厚く設けることが好ましく、単層構造または積層構造で成膜される。積層構造とする場合には、窒化タンタル膜上にタングステン膜を形成しても良い。

## 【0155】

導電膜405の膜厚は、50nm以上600nm以下とする。また、導電膜405は、ス

50

パッタリング法、CVD法など適宜用いて形成することができる。

【0156】

本実施の形態では、導電膜405として、スパッタリング法により、膜厚200nmのルテニウムを成膜する。

【0157】

次に、酸化物半導体膜403、金属酸化物膜404、導電膜405に加熱処理を行う(図3(C)参照)。金属酸化物膜404と酸化物半導体膜403が接触した状態で加熱処理を行うことにより、金属酸化物膜404から酸素が放出され、酸化物半導体膜403に供給される。酸化物半導体膜403に酸素が供給されることにより、酸化物半導体膜403中の酸素欠損を低減することができる。また、酸化物半導体膜403よりも還元性が高い金属酸化物膜404は還元され、金属膜406が形成される。

10

【0158】

なお、図3(C)において、金属酸化物膜404が全て金属膜406に還元される場合について説明したが、金属酸化物膜404と酸化物半導体膜403との界面付近のみが還元され金属膜406となり、界面付近以外では金属酸化物膜404が残っていてもよい。例えば、金属酸化物膜404として、酸化ルテニウムを用いた場合、界面付近のみが還元されルテニウムとなり、界面付近以外では酸化ルテニウムが残っていてもよい。界面付近以外では酸化ルテニウムが残っていたとしても、酸化ルテニウムの抵抗率は $3.5 \times 10^{-5}$  [cm] (300K)であり、ソース電極層及びドレイン電極層に高抵抗成分は形成されないため、好ましい。

20

【0159】

また、金属酸化物膜404が還元されることによって形成された金属膜406は、酸化物半導体膜403に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜406中に、酸素が拡散しにくい膜となる。

【0160】

本実施の形態に示すように、金属酸化物膜404が酸化物半導体膜403を覆った状態で加熱処理を行っているため、後に形成されるチャネル形成領域にも酸素が供給され、酸素欠損が低減されるため、好ましい。

【0161】

また、金属酸化物膜404上に導電膜405を設けて、加熱処理を行うことにより、金属酸化物膜404に含まれる酸素が、外部に放出されず、酸化物半導体膜403に供給されるため、好ましい。

30

【0162】

加熱処理は、不活性ガス(窒素、またはヘリウム、ネオン、アルゴン、クリプトン、キセノンなどの希ガス)雰囲気、酸化性ガスを10ppm以上、好ましくは1%以上、さらに好ましくは10%以上含む雰囲気、または減圧状態(10Pa以下、好ましくは1Pa以下、さらに好ましくは0.1Pa以下)において、150以上650以下、好ましくは200以上450以下の温度で行う。

【0163】

本実施の形態では、GRTA装置により、650、1分~5分間、加熱処理を行えばよい。また、電気炉により、500、30分~1時間、加熱処理を行ってもよい。

40

【0164】

次に、フォトリソグラフィ工程により導電膜405上にレジストマスクを形成し、選択的にエッチングを行って、金属膜406a、406b、及び導電膜405a、405bを形成する(図3(D)参照)。金属膜406a及び導電膜405aは、ソース電極層407aとして機能し、金属膜406b及び導電膜405bは、ドレイン電極層407bとして機能する。ソース電極層407a及びドレイン電極層407bを形成した後、レジストマスクを除去する。

【0165】

レジストマスク形成時の露光には、紫外線やKrFレーザ光やArFレーザ光を用いると

50

よい。酸化物半導体膜403上で隣り合うソース電極層407aの下端部とドレイン電極層407bの下端部との間隔幅によって後に形成されるトランジスタ410のチャンネル長Lが決定される。なお、チャンネル長 $L = 25 \text{ nm}$ 未満の露光を行う場合には、数 $\text{nm} \sim$ 数 $10 \text{ nm}$ と極めて波長が短い超紫外線(Extreme Ultraviolet)を用いてレジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャンネル長Lを $10 \text{ nm}$ 以上 $1000 \text{ nm}$ 以下とすることも可能であり、回路の動作速度を高速化できる。

#### 【0166】

また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

10

#### 【0167】

導電膜405及び金属膜406をエッチングするためのエッチングガスとして、ハロゲンを含むガスを用いることができる。ハロゲンを含むガスとしては、塩素を含むガス、例えば、塩素( $\text{Cl}_2$ )、三塩化硼素( $\text{BCl}_3$ )、四塩化珪素( $\text{SiCl}_4$ )、四塩化炭素( $\text{CCl}_4$ )などを含むガスを用いることができる。また、ハロゲンを含むガスとして、フッ素を含むガス、例えば、四弗化炭素( $\text{CF}_4$ )、六弗化硫黄( $\text{SF}_6$ )、三弗化窒素( $\text{NF}_3$ )、トリフルオロメタン( $\text{CHF}_3$ )などを含むガスを用いることができる。また、これらのガスにヘリウム(He)やアルゴン(Ar)などの希ガスを添加したガス、などを用いることができる。

20

#### 【0168】

上述のように、酸化物半導体膜403上に接する膜のエッチングには、ハロゲン元素を含むエッチングガスを用いたプラズマ処理を好適に用いることができる。しかしながら、酸化物半導体膜がハロゲン元素を含むエッチングガスに曝されると、該エッチングガスに含まれるハロゲン元素によって、酸化物半導体膜中の酸素が引き抜かれてしまい、酸化物半導体膜の表面近傍に酸素欠損が形成されるおそれがある。

30

#### 【0169】

例えば、金属膜406をルテニウムで形成すると、エッチングガスとして、酸素、または酸素及びアルゴンなどの希ガスの混合ガスを用いることができる。酸化物半導体膜403上に接する膜のエッチングに、ハロゲン元素を含むエッチングガスを用いなくて済むため、酸化物半導体膜中の酸素が引き抜かれてしまうことを抑制することができる。また、酸化物半導体膜403中に、酸素を供給することができる。また、金属膜406及び導電膜405をルテニウムで形成すると、より好ましい。

#### 【0170】

エッチング法としては、平行平板型RIE(Reactive Ion Etching)法や、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節する。

40

#### 【0171】

なお、導電膜405、金属膜406のエッチング工程の際に、酸化物半導体膜403がエッチングされ、消失または分断されることのないよう、導電膜405、金属膜406のエッチング条件を最適化することが望まれる。しかしながら、導電膜405、金属膜406のみがエッチングされ、酸化物半導体膜403が全くエッチングされないという条件を得ることは難しいため、導電膜405、金属膜406のエッチングの際に酸化物半導体膜4

50



03の一部が除去されることで、溝部（凹部）を有する酸化物半導体膜403となること  
がある。

【0172】

以上の工程で、本発明の一態様に係るトランジスタ410が作製される（図3（E）参照  
）。

【0173】

本実施の形態では、ソース電極層407a及びドレイン電極層407b上に、酸化物半導  
体膜403と接して、無機絶縁膜となる絶縁膜408を形成する。

【0174】

絶縁膜408は、少なくとも1nm以上の膜厚とし、スパッタリング法など、絶縁膜40  
8に水、水素等の不純物を混入させない方法を適宜用いて形成する。絶縁膜408に水素  
が含まれると、その水素の酸化物半導体膜403への侵入、又は水素による酸化物半導体  
膜中の酸素の引き抜きが生じ酸化物半導体膜403のバックチャネルが低抵抗化（n型化  
）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜408はできる  
だけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。

10

【0175】

絶縁膜408としては、代表的には酸化シリコン、酸化窒化シリコン、酸化アルミニウム  
、酸化窒化アルミニウム、酸化ハフニウム、又は酸化ガリウム、窒化シリコン、窒化アル  
ミニウム、窒化酸化シリコン、窒化酸化アルミニウムなどの無機絶縁膜の単層構造又は積  
層構造を用いることができる。

20

【0176】

脱水化又は脱水素化処理として加熱工程を行った場合、酸化物半導体膜403に、酸素を  
供給することが好ましい。酸化物半導体膜403へ酸素を供給することにより、膜中の酸  
素欠損をさらに低減することができる。

【0177】

本実施の形態では、酸化物半導体膜403への酸素の供給を、絶縁膜408を供給源とし  
て行う。また、絶縁膜408として、酸素を含む酸化物絶縁膜（例えば、酸化シリコン膜  
、酸化窒化シリコン膜）を用いる。絶縁膜408を酸素の供給源とする場合、絶縁膜40  
8は酸素を多く（過剰）含む膜（好ましくは結晶状態における化学量論的組成に対し、酸  
素の含有量が過剰な領域が含まれている膜）とすると酸素の供給源として好適に機能させ  
ることができる。

30

【0178】

本実施の形態では、絶縁膜408として膜厚300nmの酸化シリコン膜を、スパッタリ  
ング法を用いて成膜する。成膜時の基板温度は、室温以上300以下とすればよく、本  
実施の形態では100とする。酸化シリコン膜のスパッタリング法による成膜は、希ガ  
ス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰  
囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲット  
またはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用  
いて、酸素を含む雰囲気下でスパッタリング法により酸化シリコン膜を形成する  
ことができる。

【0179】

酸化物半導体膜403の成膜時と同様に、絶縁膜408の成膜室内の残留水分を除去す  
るためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。  
クライオポンプを用いて排気した成膜室で成膜した絶縁膜408に含まれる不純物の濃  
度を低減できる。また、絶縁膜408の成膜室内の残留水分を除去するための排気手  
段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。

40

【0180】

絶縁膜408を、成膜する際に用いるスパッタガスとしては、水素、水などの不純物  
が除去された高純度ガスを用いることが好ましい。

【0181】

次に、酸化物半導体膜403に、一部（チャネル形成領域）が絶縁膜408と接した状態

50

で加熱工程を行う。

【0182】

加熱工程の温度は、250 以上700 以下、または400 以上700 以下、または基板の歪み点未満とする。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化半導体膜に対して窒素雰囲気下250 において1時間の加熱工程を行う。

【0183】

この加熱工程は、脱水化又は脱水素化処理を行う加熱工程と同様の加熱方法及び加熱装置を用いることができる。

【0184】

加熱工程は、減圧下、又は窒素、酸素、超乾燥エア（CRDS（キャピティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が20 ppm（露点換算で-55）以下、好ましくは1 ppm以下、好ましくは10 ppb以下の空気）、若しくは希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥エア、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、6N（99.9999%）以上好ましくは7N（99.99999%）以上（即ち不純物濃度を1 ppm以下、好ましくは0.1 ppm以下）とすることが好ましい。

【0185】

また、酸化半導体膜403と酸素を含む絶縁膜408とを接した状態で加熱工程を行うため、不純物の排除工程によって同時に減少してしまう酸素を、酸素を含む絶縁膜408より酸化半導体膜403（チャンネル形成領域）へ供給することができる。

【0186】

また、さらに絶縁膜408上に緻密性の高い無機絶縁膜を設けてもよい。例えば、絶縁膜408上にスパッタリング法により酸化アルミニウム膜を形成する。酸化アルミニウム膜を高密度（膜密度 $3.2 \text{ g/cm}^3$ 以上、好ましくは $3.6 \text{ g/cm}^3$ 以上）とすることによって、トランジスタ410に安定な電気特性を付与することができる。膜密度はラザフォード後方散乱法（RBS：Rutherford Backscattering Spectrometry）や、X線反射率測定法（XRR：X-Ray Reflectometry）によって測定することができる。

【0187】

トランジスタ410上に設けられる無機絶縁膜として用いることのできる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。

【0188】

従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化半導体膜403への混入、及び酸化半導体を構成する主成分材料である酸素の酸化半導体膜403からの放出を防止する保護膜として機能する。

【0189】

本実施の形態では、酸化半導体膜403への酸素の供給を、絶縁膜408を供給源として行う場合について示したが、酸化半導体膜403に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよい。また、これらを組み合わせて、酸化半導体膜403に酸素を供給してもよい。

【0190】

酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイメージョンイオンインプランテーション法、プラズマ処理のいずれか、または組み合わせて行うことができる。

【0191】

酸素の導入工程は、絶縁膜408を通過して酸化半導体膜403へ導入してもよいし、露出した酸化半導体膜403に直接導入してもよい。酸素を、絶縁膜408を通過して導入する場合は、イオン注入法、イオンドーピング法、プラズマイメージョンイオンイン

10

20

30

40

50

プランテーション法などを用いればよいが、酸素を露出した酸化物半導体膜 403 へ直接導入する場合は、プラズマ処理なども用いることができる。

【0192】

また、酸化物半導体膜 403 への酸素の導入は、絶縁膜 408 の形成後に限られず、例えば、ゲート絶縁膜の形成後、ゲート絶縁膜の加熱後などのタイミングで行うとよい。トランジスタ作製工程中において、水素や水を除去する前に酸素を導入する工程を行うと、加熱処理の際に、酸化物半導体膜の酸素が引き抜かれ、酸素欠損が生じる原因となる。したがって、水素や水を除去する加熱処理後に、酸素を供給する工程を行うと、酸化物半導体膜 403 に効率良く酸素を供給することができるため、好ましい。

【0193】

また、トランジスタ 410 起因の表面凹凸を低減するために平坦化絶縁膜 409 を形成してもよい。平坦化絶縁膜 409 としては、ポリイミド系樹脂、アクリル系樹脂、ベンゾシクロブテン系樹脂等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料 (low-k 材料) 等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜 409 を形成してもよい。

【0194】

例えば、平坦化絶縁膜 409 として、膜厚 1500 nm のアクリル樹脂膜を形成すればよい。アクリル樹脂膜は塗布法による塗布後、焼成 (例えば窒素雰囲気下 250 1 時間) して形成することができる。

【0195】

平坦化絶縁膜 409 を形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下 250 で 1 時間加熱処理を行う。

【0196】

このように、トランジスタ 410 形成後、加熱処理を行ってもよい。また、加熱処理は複数回行ってもよい。

【0197】

以上の工程により、図 1 (B) に示すトランジスタ 410 を含む半導体装置が作製される。

【0198】

酸化物半導体膜 403 において、銅、アルミニウム、塩素などの不純物がほとんど含まれない高純度化されたものであることが望ましい。トランジスタの作製工程において、これらの不純物が酸化物半導体膜に混入または酸化物半導体膜表面に付着する恐れのない工程を適宜選択することが好ましい。また、酸化物半導体膜表面に付着した場合には、シュウ酸や希フッ酸などに曝す、またはプラズマ処理 (N<sub>2</sub>O プラズマ処理など) を行うことにより、酸化物半導体膜表面の不純物を除去することが好ましい。具体的には、酸化物半導体膜 403 の銅濃度は  $1 \times 10^{18}$  atoms/cm<sup>3</sup> 以下、好ましくは  $1 \times 10^{17}$  atoms/cm<sup>3</sup> 以下とする。また、酸化物半導体膜のアルミニウム濃度は  $1 \times 10^{18}$  atoms/cm<sup>3</sup> 以下とする。また、酸化物半導体膜の塩素濃度は  $2 \times 10^{18}$  atoms/cm<sup>3</sup> 以下とする。

【0199】

また、酸化物半導体膜は成膜直後において、化学量論的組成より酸素が多い過飽和の状態とすることが好ましい。例えば、スパッタリング法を用いて酸化物半導体膜を成膜する場合、成膜ガスの酸素の占める割合が多い条件で成膜することが好ましく、特に酸素雰囲気 (酸素ガス 100%) で成膜を行うことが好ましい。成膜ガスの酸素の占める割合が多い条件、特に酸素ガス 100% の雰囲気中で成膜すると、例えば成膜温度を 300 以上としても、膜中から Zn の放出が抑えられる。

【0200】

また、酸化物半導体膜は水素などの不純物が十分に除去されることにより、または、十分な酸素が供給されて酸素が過飽和の状態とされることにより、高純度化されたものであることが望ましい。具体的には、酸化物半導体膜の水素濃度は  $5 \times 10^{19}$  atoms/c

10

20

30

40

50

$m^3$  以下、望ましくは  $5 \times 10^{18} \text{ atoms/cm}^3$  以下、より望ましくは  $5 \times 10^{17} \text{ atoms/cm}^3$  以下とする。なお、上述の酸化物半導体膜中の水素濃度は、二次イオン質量分析法 (SIMS: Secondary Ion Mass Spectrometry) で測定されるものである。また、十分な酸素が供給されて酸素が過飽和の状態とするため、酸化物半導体膜を包みこむように過剰酸素を含む絶縁膜 ( $\text{SiO}_x$  など) を接して設ける。

【0201】

また、過剰酸素を含む絶縁膜の水素濃度もトランジスタの特性に影響を与えるため重要である。

【0202】

以下に、過剰酸素を含む絶縁膜中の水素濃度が、トランジスタの特性に与える影響について説明する。

【0203】

まず、過剰酸素を含む絶縁膜中に意図的に水素を添加し、その水素濃度を SIMS により評価した。

【0204】

本実施の形態では、試料を 4 種類用意した。

【0205】

ガラス基板を準備し、当該ガラス基板上に酸化シリコン膜をスパッタリング法にて厚さ 300 nm 成膜した。酸化シリコン膜は、石英ターゲットを用い、圧力を 0.4 Pa、電力を 1.5 kW (13.56 MHz)、成膜時の基板温度を 100 として成膜した。なお、酸化シリコン膜の成膜に用いる成膜ガスである酸素ガス ( $\text{O}_2$ )、重水素ガス ( $\text{D}_2$ )、およびアルゴンガス (Ar) の流量比について、4 種類の条件振りを行った。

【0206】

表 3 に、試料名と、酸化シリコン膜の成膜に用いた各成膜ガスの流量と、SIMS から得られた酸化シリコン膜 30 nm における平均の D (重水素原子) 濃度および H (水素) 濃度を示す。なお、各試料の成膜ガス中の  $\text{D}_2$  割合 ( $\text{D}_2 / (\text{O}_2 + \text{Ar} + \text{D}_2)$ ) は、試料 1 が 0 体積%、試料 2 が 0.005 体積%、試料 3 が 0.50 体積%、試料 4 が 2.50 体積%とした。

【0207】

【表 3】

試料名	$\text{O}_2$ [sccm]	Ar [sccm]	$\text{D}_2$ [sccm]	$\text{D}_2$ 割合	D濃度 [atoms/cm <sup>3</sup> ]	H濃度 [atoms/cm <sup>3</sup> ]
試料1	25	25	0	0%	5.1E+15	6.4E+19
試料2	25	25.00	0.0025	0.005%	1.6E+19	1.4E+20
試料3	25	24.75	0.25	0.5%	5.6E+20	7.2E+19
試料4	25	23.75	1.25	2.5%	7.2E+20	1.9E+19

【0208】

表 3 より、成膜ガス中の  $\text{D}_2$  割合が高いほど酸化シリコン膜中に含まれる D 濃度が高いことがわかった。

【0209】

次に、表 3 で示した試料 1 乃至試料 4 を用いて、トランジスタを作製した。

【0210】

図 3 2 (A) は評価に用いたトランジスタの上面図である。図 3 2 (A) に示す一点鎖線 A - B に対応する断面図を図 3 2 (B) に示す。なお、簡単のため、図 3 2 (A) においては、保護絶縁膜 7 1 8、ゲート絶縁膜 7 1 2、絶縁膜 7 0 2 などを省略して示す。

【0211】

図 3 2 (B) に示すトランジスタは、基板 7 0 0 と、基板 7 0 0 上に設けられた絶縁膜 7 0 2 と、絶縁膜 7 0 2 上に設けられた酸化物半導体膜 7 0 6 と、酸化物半導体膜 7 0 6 上

10

20

30

40

50

に設けられた一対の電極層 716 と、酸化物半導体膜 706 および一対の電極層 716 を覆って設けられたゲート絶縁膜 712 と、ゲート絶縁膜 712 を介して酸化物半導体膜 706 と重畳して設けられたゲート電極層 704 と、ゲート電極層 704 およびゲート絶縁膜 712 上に設けられた保護絶縁膜 718 と、を有する。また、チャンネル長 (L) が 10  $\mu\text{m}$ 、チャンネル幅 (W) が 10  $\mu\text{m}$ 、チャンネル長方向においてゲート電極層 704 と一対の電極層 716 の重なり (Lov) がそれぞれ 1  $\mu\text{m}$  (合計 2  $\mu\text{m}$ ) となるようにトランジスタを作製した。

【0212】

また、絶縁膜 702 として、試料 1 の成膜条件を用いて作製したトランジスタを試料 5、試料 2 の成膜条件を用いて作製したトランジスタを試料 6、試料 3 の成膜条件を用いて作製したトランジスタを試料 7、試料 4 の成膜条件を用いて作製したトランジスタを試料 8 とする。なお、絶縁膜 702 の厚さは 300 nm とした。

10

【0213】

試料 5 乃至試料 8 において、絶縁膜 702 を形成する条件以外は、同様の条件で作製した。基板 700 としてガラス基板を用い、酸化物半導体膜 706 は IGZO (In : Ga : Zn = 1 : 1 : 1 [原子数比] ターゲットを用いて成膜したものを) を厚さ 20 nm、一対の電極層 716 はタングステンを厚さ 100 nm、ゲート絶縁膜 712 は酸化窒化シリコン膜を厚さ 30 nm、ゲート電極層 704 は、ゲート絶縁膜 712 側から窒化タンタルを厚さ 15 nm およびタングステンを厚さ 135 nm、保護絶縁膜 718 は酸化窒化シリコンを厚さ 300 nm とした。

20

【0214】

以上のような構造を有するトランジスタ (試料 5 乃至試料 8) それぞれに対し、BT ストレス試験を行った。実施した BT ストレス試験の方法を以下に示す。

【0215】

まず、基板温度 25 において、トランジスタのドレイン電圧 (Vd) を 3 V とし、ゲート電圧 (Vg) を -6 V から 6 V に掃引したときのドレイン電流 (Id) を評価した。このときのトランジスタの特性を、BT ストレス試験前のトランジスタの特性と呼ぶ。

【0216】

次に、Vd を 0.1 V とし、Vg を -6 V とし、基板温度 150 にて 1 時間保持した。

【0217】

次に、Vd、Vg、温度を加えることを止め、基板温度 25 において、Vd を 3 V とし、Vg を -6 V から 6 V に掃引したときの Id を評価した。このときのトランジスタの特性を、BT ストレス試験後のトランジスタの特性と呼ぶ。

30

【0218】

BT ストレス試験前および BT ストレス試験後における、しきい値電圧 (Vth) および電界効果移動度 ( $\mu_{FE}$ ) を表 4 に示す。

【0219】

【表 4】

試料名	BT ストレス試験前		BT ストレス試験後	
	Vth [V]	$\mu_{FE}$ [cm <sup>2</sup> /Vs]	Vth [V]	$\mu_{FE}$ [cm <sup>2</sup> /Vs]
試料 5	0.94	8.6	1.17	7.8
試料 6	0.82	8.6	1.03	8.2
試料 7	0.89	8.8	1.05	7.8
試料 8	0.71	8.7	0.43	2.5

40

【0220】

表 4 より、試料 8 は、BT ストレス試験後に  $\mu_{FE}$  が大幅に低下していることがわかった。

【0221】

50

また、試料 8 は他の試料と比べ、 $V_{th}$ のマイナス方向のばらつきが大きくなった。

【0222】

以上に示すように、酸化シリコン膜と酸化物半導体とが接する構造のトランジスタにおいて、酸化シリコン膜中の D 濃度が  $7.2 \times 10^{20} \text{ atoms/cm}^3$  であるとき、トランジスタに特性異常が生じることがわかった。

【0223】

このように、過剰酸素を含む絶縁膜の重水素濃度が、 $7.2 \times 10^{20} \text{ atoms/cm}^3$  以上である場合には、トランジスタの初期特性のバラツキの増大、 $L$  長依存性の増大、さらに BT ストレス試験において大きく劣化するため、過剰酸素を含む絶縁膜の重水素濃度は、 $7.2 \times 10^{20} \text{ atoms/cm}^3$  未満とする。即ち、酸化物半導体膜の水素濃度は  $5 \times 10^{19} \text{ atoms/cm}^3$  以下、且つ、過剰酸素を含む絶縁膜の重水素濃度は、 $7.2 \times 10^{20} \text{ atoms/cm}^3$  未満とすることが好ましい。

10

【0224】

さらに酸化物半導体膜を包み、且つ、過剰酸素を含む絶縁膜の外側に配置されるように、酸化物半導体膜の酸素の放出を抑えるブロッキング膜 ( $AlO_x$  など) を設けると好ましい。

【0225】

過剰酸素を含む絶縁膜またはブロッキング膜で酸化物半導体膜を包み込むことで、酸化物半導体膜において化学量論比組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。例えば、酸化物半導体膜が IGZO の場合、化学量論的組成の一例は  $In : Ga : Zn : O = 1 : 1 : 1 : 4$  [原子数比] であるため、酸素の原子数比が 4 または 4 以上含む状態となる。

20

【0226】

なお、図 32 においては、トップゲート構造のトランジスタで説明を行ったが、ボトムゲート構造のトランジスタにおいても上記と同様のことが言える。つまり、図 1 に示すゲート絶縁膜 402、絶縁膜 408 として、水素濃度が上記の濃度まで低減された絶縁膜を用いることにより、トランジスタの特性異常を抑制することができる。また、ゲート絶縁膜 402、絶縁膜 408 として、過剰酸素を含む絶縁膜を用い、該過剰酸素を含む絶縁膜の外側に、ブロッキング膜を配置することで、酸化物半導体膜において化学量論比組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。

30

【0227】

本実施の形態では、金属酸化物膜 404 上に導電膜 405 を形成した後、加熱処理を行う場合について説明したが、本発明の一態様はこれに限定されない。例えば、酸化物半導体膜 403 上に金属酸化物膜 404 を形成した後、加熱処理を行ってもよいし、金属酸化物膜 404 上に導電膜 405 を形成し、ソース電極層及びドレイン電極層に加工した後に、加熱処理を行ってもよい。

【0228】

また、金属膜 406 と、導電膜 405 とが異なる材料となるように材料を選択することによって、図 2 に示すトランジスタ 420 を作製することができる。例えば、金属酸化物膜 404 として、酸化ルテニウムを用い、導電膜 405 として窒化タンタルを用いて、加熱処理を行うことにより、ルテニウムと、窒化タンタルの積層構造となる。これらを、ソース電極層 417a 及びドレイン電極層 417b として用いることができる。また、金属膜 406a、406b と、導電膜 415a、415b との界面において、酸化物膜が形成されないため、好ましい。なお、導電膜 415a、415b は、窒化タンタルとタングステンの積層構造で形成しても良い。

40

【0229】

なお、金属膜 406a、406b と、導電膜 405a、405b とが同じ材料となるように材料を選択した場合であっても、金属膜 406a、406b は、金属酸化物膜 404 が還元されることで形成された膜であり、導電膜 405a、405b は、成膜された膜であ

50

るため、金属膜406a、406bと導電膜405a、405bとが異なる物性を示す場合がある。例えば、金属膜406a、406bは、導電膜405a、405bよりも、膜密度が低い場合がある。膜密度は、例えば、X線反射率(XRR: X-ray Reflectometry)法によって、測定することが可能である。

【0230】

また、本実施の形態では、ソース電極層407a及びドレイン電極層407bを、金属膜406a、406bと、導電膜405a、405bとで形成する場合について説明したが、本発明の一態様はこれに限定されない。例えば、導電膜405a、405bを形成しなくともよい。

【0231】

酸化物半導体膜403のチャネルやバックチャネルにおいては、ソース電極層407a及びドレイン電極層407bの形成後であっても、絶縁膜408または酸素導入工程によって、酸素を供給し、酸素欠損を低減することが可能である。しかしながら、ソース電極層407a及びドレイン電極層407bとして、酸化しやすい材料を用いた場合、ソース電極層407a及びドレイン電極層407bとの界面において、酸素欠損が形成されてしまうと、界面に酸素を供給し、酸素欠損を低減することが困難となってしまう。また、ソース電極層407a及びドレイン電極層407b中に、酸素が拡散することで高抵抗成分が形成されてしまうと、高抵抗成分を除くための工程が更に必要となってしまう。

【0232】

本実施の形態によれば、酸化物半導体膜403に接する金属酸化物膜404を、加熱処理により還元させることで、金属酸化物膜404から酸素が放出され、酸化物半導体膜403に供給することができる。これにより、ソース電極層407a及びドレイン電極層407bと酸化物半導体膜403との界面における酸素欠損を低減することができる。これにより、トランジスタ410のしきい値電圧がマイナス方向にシフトすることを抑制することができる。

【0233】

また、金属酸化物膜404が還元されることによって形成された金属膜406は、酸化物半導体膜403に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜406中に酸素が拡散しにくい膜となる。金属膜406a、406bを、ソース電極層407a及びドレイン電極層407bとして用いることにより、金属膜406a、406b中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜403、ソース電極層407a、及びドレイン電極層407bに起因する抵抗を低減することができるため、トランジスタ410のオン電流の低下を抑制することができる。

【0234】

また、酸化物半導体膜403の電子親和力に対して、 $\pm 0.2$  eVの仕事関数を有する金属膜406(例えば、銅、銀、ルテニウムなど)を選択することによって、酸化物半導体膜403と、ソース電極層407a及びドレイン電極層407bとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜403、ソース電極層407a、及びドレイン電極層407bに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

【0235】

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせ用いることができる。

【0236】

(実施の形態3)

本実施の形態では、半導体装置の他の一形態について、図4及び図5を参照して説明する。なお、上記実施の形態と同一部分又は同様な機能を有する部分、及び同様な作製工程については、繰り返しの説明は省略する。

【0237】

図4に示すトランジスタ430は、ボトムゲート構造のトランジスタの一例である。図4

10

20

30

40

50

(A)は、トランジスタ430の平面図であり、図4(B)は、図4(A)のD1-D2における断面図(チャンネル長方向の断面図)である。また、図4(A)では、煩雑になることを避けるため、トランジスタ430の構成要素の一部(例えば、ゲート絶縁膜402など)を省略して図示している。

【0238】

図4(A)、(B)に示すトランジスタ430は、絶縁表面を有する基板400上に設けられたゲート電極層401と、ゲート電極層401上に設けられたゲート絶縁膜402と、ゲート絶縁膜402上に、ゲート電極層401と重畳する領域に設けられた酸化物半導体膜403と、酸化物半導体膜403上に、ゲート電極層401と重畳する領域に設けられた絶縁膜411と、酸化物半導体膜403と及び絶縁膜411に接するように設けられたソース電極層407a及びドレイン電極層407bと、を有する。また、トランジスタ430を覆うように絶縁膜408及び平坦化絶縁膜409が設けられている。

10

【0239】

図4(B)に示すように、トランジスタ430は、酸化物半導体膜403と接するソース電極層407a及びドレイン電極層407bが積層構造で構成されている。ソース電極層407aは、金属膜406aと導電膜405aの積層構造、ドレイン電極層407bは、金属膜406bと導電膜405bの積層構造である。

【0240】

図4(B)に示すトランジスタ430において、図1(B)に示すトランジスタ410と異なる点は、酸化物半導体膜403上に設けられ、ゲート電極層401と重畳する領域(酸化物半導体膜403のチャンネル形成領域と重畳する領域)に、絶縁膜411が設けられている点である。図4(B)では、酸化物半導体膜403のチャンネル形成領域と重畳する領域に、絶縁膜411が設けられることによって、トランジスタ430の作製工程中に、酸化物半導体膜403中に、水素や水、エッチングガスに含まれる元素などが混入することを防止することができる。

20

【0241】

絶縁膜411は、例えば、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、又は窒化酸化アルミニウムなどの無機絶縁材料を用いて、単層構造または積層構造で形成される。

30

【0242】

また、絶縁膜411(絶縁膜411が積層構造である場合は、酸化物半導体膜403と接する膜)を、酸素を多く(過剰)含む状態とすると、酸化物半導体膜403へ酸素を供給する供給源として、好適に機能させることができる。

【0243】

絶縁膜411は、酸化物半導体膜403上に絶縁膜を形成し、フォトリソグラフィ工程により、絶縁膜上にレジストマスクを形成し、選択的にエッチングを行うことにより、形成される。酸化物半導体膜403上に形成された絶縁膜を適宜エッチングすることにより、図4(B)に示すような島状の絶縁膜411を形成することができる。

【0244】

酸化物半導体膜403及び絶縁膜411と接するソース電極層407a、ドレイン電極層407bは、積層構造で構成されている。ソース電極層407aは、金属膜406aと導電膜405aの積層構造、ドレイン電極層407bは、金属膜406bと導電膜405bの積層構造である。

40

【0245】

酸化物半導体膜403及び絶縁膜411と接する金属膜406a、406bは、酸化物半導体膜403から酸素を引き抜くことを防止するために、酸化物半導体膜403に含まれる金属元素よりも耐酸化性を有する(モリブデンの酸化反応のギブズ自由エネルギーよりも高い)金属が用いられている。具体的には、銅、銀、ルテニウム、イリジウムなどである。金属膜406a、406bとして、酸化物半導体膜403に含まれる金属元素よりも

50



耐酸化性を有する金属を用いることにより、酸化物半導体膜 403 の酸素欠損が増大することを抑制することができる。

【0246】

また、金属膜 406 a、406 b は、酸化物半導体膜 403 よりも酸化しにくく、金属膜 406 a、406 b 中に酸素が拡散することを抑制できるため、金属膜 406 a、406 b 中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜 403、ソース電極層 407 a、及びドレイン電極層 407 b に起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

【0247】

また、酸化物半導体膜 403 の電子親和力に対して、 $\pm 0.2 \text{ eV}$  の仕事関数を有する金属膜 406 a、406 b (例えば、銅、銀、ルテニウムなど) を選択することによって、酸化物半導体膜 403 と、ソース電極層 407 a 及びドレイン電極層 407 b とのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜 403、ソース電極層 407 a、及びドレイン電極層 407 b に起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

10

【0248】

また、金属膜 406 a、406 b と積層して設けられる導電膜 405 a、405 b は、金属膜 406 a、406 b との界面において、酸化物膜が形成されない材料であることが好ましい。導電膜 405 a、405 b に用いることができる材料としては、金属膜 406 a、406 b に用いることができる材料に加えて、金、白金、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。導電膜 405 a、405 b は、単層構造または積層構造で構成される。積層構造の場合、例えば、窒化タンタル膜とタングステン膜とで構成することができる。

20

【0249】

図 4 に示すトランジスタ 430 において、ソース電極層 407 a 及びドレイン電極層 407 b は、金属膜 406 a、406 b と、導電膜 405 a、405 b とが同じ材料となるように構成された場合について示すが、金属膜 406 a、406 b と、導電膜 405 a、405 b とが異なる材料となるように構成されていてもよい。

【0250】

なお、図 4 に示すトランジスタ 430 において、金属膜 406 a、406 b 中に、一部に金属酸化物が形成されていても良い。例えば、金属膜 406 a、406 b がルテニウムの場合、一部に酸化ルテニウムが形成されていてもよい。金属膜の一部に酸化ルテニウムが形成されていたとしても、酸化ルテニウムの抵抗率は  $3.5 \times 10^{-5} [\text{cm}]$  (300 K) であり、ソース電極層及びドレイン電極層に高抵抗成分は形成されないため、好ましい。

30

【0251】

次に、図 4 に示すトランジスタ 430 と一部異なるトランジスタについて、図 5 を参照して説明する。

【0252】

図 5 (A) は、トランジスタ 440 の平面図であり、図 5 (B) は、図 5 (A) の E1 - E2 における断面図 (チャネル長方向の断面図) である。また、図 5 (A) では、煩雑になることを避けるため、トランジスタ 420 の構成要素の一部 (例えば、ゲート絶縁膜 402 など) を省略して図示している。

40

【0253】

図 5 に示すトランジスタ 440 において、図 4 に示すトランジスタ 430 と異なる点は、絶縁膜 411 が、酸化物半導体膜 403 を覆うように設けられており、絶縁膜 411 に設けられた開口を介して、酸化物半導体膜 403 とソース電極層 407 a 及びドレイン電極層 407 b とが接している点である。絶縁膜 411 が酸化物半導体膜 403 を覆うように設けられていることによって、トランジスタ 440 の作製工程中に、酸化物半導体膜 403 中に、水素や水、エッチングガスに含まれる元素などが混入することを、より防止する

50

ことができる。

【0254】

なお、トランジスタ440において、絶縁膜411の形状以外は、トランジスタ430と同様であるため、トランジスタ430に関する記載を参酌できる。

【0255】

以上説明したように、酸化物半導体膜403に接する金属膜406a、406bとして、酸化物半導体膜403に含まれる金属元素よりも耐酸化性を有する（少なくともインジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い）金属を用いることにより、酸化物半導体膜403から酸素を引き抜くことを防止することができる。これより、ソース電極層407a及びドレイン電極層407bと酸化物半導体膜403との界面における酸素欠損が増大することを抑制し、トランジスタのしきい値電圧の変動を抑制することができる。

10

【0256】

また、金属膜406a、406bは、酸化物半導体膜403よりも酸化しにくく、金属膜406a、406b中に酸素が拡散することを抑制できるため、金属膜406a、406b中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜403、ソース電極層407a、及びドレイン電極層407bに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

【0257】

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせる用いることができる。

20

【0258】

（実施の形態4）

本実施の形態では、半導体装置の他の一形態について、図6及び図7を参照して説明する。なお、上記実施の形態と同一部分又は同様な機能を有する部分については、繰り返しの説明は省略する。

【0259】

図6に示すトランジスタ450は、ボトムゲート構造のトランジスタの一例である。図6(A)は、トランジスタ450の平面図であり、図6(B)は、図6(A)のF1-F2における断面図（チャネル長方向の断面図）である。また、図6(A)では、煩雑になることを避けるため、トランジスタ450の構成要素の一部（例えば、ゲート絶縁膜402など）を省略して図示している。

30

【0260】

図6(A)、(B)に示すトランジスタ450は、絶縁表面を有する基板400上に設けられたゲート電極層401と、ゲート電極層401上に設けられたゲート絶縁膜402と、ゲート絶縁膜402上に設けられたソース電極層407a及びドレイン電極層407bと、ゲート絶縁膜402、ソース電極層407a、及びドレイン電極層407b上に設けられた酸化物半導体膜403と、を有する。また、トランジスタ450を覆うように、絶縁膜408及び平坦化絶縁膜409が設けられている。

【0261】

図6(A)、(B)に示すように、トランジスタ450は、酸化物半導体膜403と接するソース電極層407a及びドレイン電極層407bが積層構造で構成されている。ソース電極層407aは、導電膜405aと金属膜406aの積層構造、ドレイン電極層407bは、導電膜405bと金属膜406bとの積層構造である。

40

【0262】

図6(B)に示すトランジスタ450において、図1(B)に示すトランジスタ410と異なる点は、酸化物半導体膜403がソース電極層407a及びドレイン電極層407bと接する位置である。図1(B)では、ソース電極層407a及びドレイン電極層407bが酸化物半導体膜403の上面で接しているのに対し、図6(B)では、ソース電極層407a及びドレイン電極層407bが酸化物半導体膜403の下面で接している。

50

## 【0263】

図6(B)に示す構造においても、金属膜406a、406bとして、銅、銀、ルテニウム、イリジウムなどを用いることにより、酸化物半導体膜403から酸素を引き抜くことを防止することができるため、酸化物半導体膜403の酸素欠損が増大することを抑制し、トランジスタ410のしきい値電圧がマイナス方向にシフトすることを抑制することができる。

## 【0264】

また、金属膜406a、406bは、酸化物半導体膜403よりも酸化しにくく、金属膜406a、406b中に酸素が拡散することを抑制できるため、金属膜406a、406b中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜403、ソース電極層407a、及びドレイン電極層407bに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

10

## 【0265】

また、酸化物半導体膜403の電子親和力に対して、 $\pm 0.2$  eVの仕事関数を有する金属膜406a、406b(例えば、銅、銀、ルテニウムなど)を選択することによって、酸化物半導体膜403と、ソース電極層407a及びドレイン電極層407bとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜403、ソース電極層407a、及びドレイン電極層407bに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

## 【0266】

また、導電膜405a、405bは、金属膜406a、406bとの界面において、酸化物膜が形成されない材料であることが好ましい。導電膜405a、405bに用いることができる材料としては、金属膜406a、406bに用いることができる材料に加えて、金、白金、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。図6(B)に示すように、導電膜405a、405bの側面において、酸化物半導体膜403と接するため、金、白金、窒化チタン、窒化モリブデン、窒化タンタルを用いることが、より好ましい。

20

## 【0267】

本実施の形態では、図6(A)、(B)に示すトランジスタ450において、ソース電極層407a及びドレイン電極層407bは、金属膜406a、406bと、導電膜405a、405bとが同じ材料となるように構成された場合について示している。そのため、金属膜406a、406bと、導電膜405a、405bとの界面を点線で示している。図6に示すトランジスタ450の場合、例えば、金属膜406a、406bとして、ルテニウムを用い、導電膜405a、405bとして、ルテニウムを用いることができる。

30

## 【0268】

なお、図6(A)、(B)に示すトランジスタ450において、金属膜406a、406b中に、一部に金属酸化物が形成されていても良い。例えば、金属膜406a、406bがルテニウムの場合、一部に酸化ルテニウムが形成されていてもよい。金属膜の一部に酸化ルテニウムが形成されていたとしても、酸化ルテニウムの抵抗率は $3.5 \times 10^{-5}$  [cm] (300K)であり、ソース電極層及びドレイン電極層に高抵抗成分は形成されないため、好ましい。

40

## 【0269】

次に、図6に示すトランジスタ450と一部異なるトランジスタについて、図7を参照して説明する。

## 【0270】

図7(A)は、トランジスタ460の平面図であり、図7(B)は、図7(A)のG1-G2における断面図(チャンネル長方向の断面図)である。また、図7(A)では、煩雑になることを避けるため、トランジスタ460の構成要素の一部(例えば、ゲート絶縁膜402など)を省略して図示している。

## 【0271】

50

図7(A)、(B)に示すトランジスタ460において、ソース電極層417a及びドレイン電極層417bは、金属膜406a、406bと、導電膜415a、415bとが異なる材料となるように構成されている。そのため、金属膜406a、406bと、導電膜415a、415bとの界面を実線で示している。なお、導電膜415a、415bは、導電膜405a、405bと同様の材料を用いて、単層構造又は積層構造で構成される。また、図6(B)と同様に、図7(B)においても、導電膜415a、415bの側面において、酸化物半導体膜403と接するため、金、白金、窒化チタン、窒化モリブデン、窒化タンタルを用いることが、より好ましい。図7に示すトランジスタ460の場合、例えば、金属膜406a、406bとして、ルテニウムを用い、導電膜415a、415bとして、窒化タンタルを用いることができる。

10

**【0272】**

なお、トランジスタ460において、ソース電極層417a及びドレイン電極層417bの構成以外は、トランジスタ450と同様であるため、トランジスタ450に関する記載を参酌できる。

**【0273】**

以上説明したように、酸化物半導体膜403に接する金属膜406a、406bとして、酸化物半導体膜403に含まれる金属元素よりも耐酸化性を有する(少なくともインジウム、ガリウム、及び亜鉛の酸化反応のギブズ自由エネルギーよりも高い)金属を用いることにより、酸化物半導体膜403から酸素を引き抜くことを防止することができる。これにより、酸化物半導体膜403の酸素欠損が増大することを抑制し、トランジスタのしき

20

**【0274】**

また、金属膜406a、406bは、酸化されにくく、金属膜406a、406b中に酸素が拡散することを抑制できるため、金属膜406a、406b中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜403、ソース電極層417a、及びドレイン電極層417bに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

**【0275】**

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせ用いることができる。

30

**【0276】**

(実施の形態5)

本実施の形態では、図6に示すトランジスタ450を有する半導体装置の作製方法の一例について、図8を参照して説明する。

**【0277】**

まず、図3(A)で説明した工程に従って、基板400上に、ゲート電極層401及びゲート絶縁膜402を形成する(図8(A)参照)。

**【0278】**

次に、ゲート絶縁膜402上に、後にソース電極層及びドレイン電極層(これと同じ層で形成される配線を含む)となる導電膜405及び金属酸化物膜404を形成する(図8(B)参照)。

40

**【0279】**

導電膜405は、後の加熱処理に耐えられる材料を用いればよい。また、後に形成される金属酸化物膜との界面に、酸化物膜を形成しない材料で形成することが好ましい。導電膜405としては、例えば、金、白金、銅、銀、ルテニウム、イリジウム、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられるが、銅、銀、ルテニウム、イリジウムを用いることがより好ましい。導電膜405は、金属酸化物膜404よりも厚く設けることが好ましく、単層構造または積層構造で成膜される。

**【0280】**

50

導電膜 405 の膜厚は、50 nm 以上 600 nm 以下とする。また、導電膜 405 は、スパッタリング法、CVD 法など適宜用いて形成することができる。

【0281】

また、金属酸化物膜 404 として、酸化物半導体膜 403 よりも還元性が高い金属酸化物膜を用いる。酸化物半導体膜 403 よりも還元性が高い金属酸化物膜とは、図 9 に示すように、酸化インジウム、酸化ガリウム、酸化亜鉛、及び酸化錫よりも還元性が高い（つまり、インジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い）金属酸化物であればよい。具体的には、酸化銅、酸化銀、酸化ルテニウム、酸化イリジウムなどが挙げられる。金属酸化物膜 404 は、単層構造または積層構造で成膜される。

【0282】

金属酸化物膜 404 の膜厚は、1 nm 以上 50 nm 以下、好ましくは 1 nm 以上 30 nm 以下、より好ましくは 5 nm 以上 10 nm 以下とする。また、金属酸化物膜 404 は、スパッタリング法、CVD 法などを適宜用いて形成することができる。

【0283】

次に、フォトリソグラフィ工程により金属酸化物膜 404 上にレジストマスクを形成し、選択的にエッチングを行って、金属酸化物膜 404 a、404 b、及び導電膜 405 a、405 b を形成する（図 8（B）参照）。金属酸化物膜 404 a、404 b、及び導電膜 405 a、405 b を形成した後、レジストマスクを除去する。

【0284】

次に、金属酸化物膜 404 a、404 b、及びゲート絶縁膜 402 上に、酸化物半導体膜 413 を形成する（図 8（C）参照）。なお、酸化物半導体膜 413 は、金属酸化物膜 404 a、404 b よりも還元性が低いともいえる。

【0285】

次に、導電膜 405 a、405 b、金属酸化物膜 404 a、404 b、及び酸化物半導体膜 413 に、加熱処理を行う。酸化物半導体膜 413 の材料及び成膜方法は、図 3（A）に示す酸化物半導体膜 403 の記載を参酌できる。

【0286】

金属酸化物膜 404 と酸化物半導体膜 413 が接触した状態で加熱処理を行うことにより、金属酸化物膜 404 a、404 b から酸素が放出され、酸化物半導体膜 413 に供給される。酸化物半導体膜 413 に酸素が供給されることにより、酸化物半導体膜 413 中の酸素欠損を低減することができる。また、酸化物半導体膜 413 よりも還元性が高い金属酸化物膜 404 a、404 b は還元され、金属膜 406 a、406 b が形成される。

【0287】

なお、図 8（D）において、金属酸化物膜 404 a、404 b が全て金属膜 406 a、406 b に還元される場合について説明したが、金属酸化物膜 404 a、404 b と酸化物半導体膜 413 との界面付近のみが還元され金属膜 406 a、406 b となり、界面付近以外では金属酸化物膜が残っていてもよい。例えば、金属酸化物膜 404 a、404 b として、酸化ルテニウムを用いた場合、界面付近のみが還元されルテニウムとなり、界面付近以外では酸化ルテニウムが残っていてもよい。界面付近以外では酸化ルテニウムが残っていたとしても、酸化ルテニウムの抵抗率は  $3.5 \times 10^{-5} [cm]$ （300 K）であり、ソース電極層及びドレイン電極層に高抵抗成分は形成されないため、好ましい。

【0288】

また、金属酸化物膜 404 a、404 b が還元されることによって形成された金属膜 406 a、406 b は、酸化物半導体膜 413 に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜 406 a、406 b 中に、酸素が拡散しにくい膜となる。

【0289】

次に、フォトリソグラフィ工程により酸化物半導体膜 413 上にレジストマスクを形成し、選択的にエッチングを行って、島状の酸化物半導体膜 403 を形成する。島状の酸化物半導体膜 403 を形成した後、レジストマスクを除去する。

【0290】

10

20

30

40

50

以上の工程で、本発明の一態様に係るトランジスタ450が作製される(図8(E)参照)。

【0291】

次に、トランジスタ450を覆うように、絶縁膜408及び平坦化絶縁膜409を形成する。絶縁膜408及び平坦化絶縁膜409の材料及び形成方法は、図3(E)の記載を参照できるため、詳細な説明は省略する。

【0292】

以上の工程により、図6(B)に示すトランジスタ450を含む半導体装置が作製される。

【0293】

本実施の形態では、導電膜405a、405b、及び金属酸化物膜404a、404b上に、酸化物半導体膜413を形成した後、加熱処理を行う場合について説明したが、本発明の一態様はこれに限定されない。例えば、酸化物半導体膜413を形成した後、島状の酸化物半導体膜403に加工した後に、加熱処理を行ってもよい。この場合、金属酸化物膜404a、404bにおいて、酸化物半導体膜403と接している領域では、還元され、酸化物半導体膜403と接していない領域では、還元されないこともある。少なくとも、酸化物半導体膜403と接している領域で金属酸化物膜が還元されていればよい。

【0294】

また、金属膜406a、406bと、導電膜405a、405bとが異なる材料となるように材料を選択することによって、図7に示すトランジスタ460を作製することができる。例えば、金属酸化物膜404として、酸化ルテニウムを用い、導電膜405として窒化タンタルを用いて、加熱処理を行うことにより、ルテニウムと、窒化タンタルの積層構造となる。これらを、ソース電極層417a及びドレイン電極層417bとして用いることができる。また、金属膜406a、406bと、導電膜415a、415bとの界面において、酸化物膜が形成されないため、好ましい。また、導電膜415a、415bの側面と酸化物半導体膜403との界面において、酸化物半導体膜403から酸素が引き抜かれることを防止できるため、より好ましい。

【0295】

なお、金属膜406a、406bと、導電膜405a、405bとが同じ材料となるように材料を選択した場合であっても、金属膜406a、406bは、金属酸化物膜404が還元されることで形成された膜であり、導電膜405a、405bは、成膜された膜であるため、金属膜406a、406bと導電膜405a、405bとが異なる物性を示す場合がある。例えば、金属膜406a、406bは、導電膜405a、405bよりも、膜密度が低い場合がある。膜密度は、例えば、X線反射率(XRR: X-ray Reflectometry)法によって、測定することが可能である。

【0296】

また、本実施の形態では、ソース電極層407a及びドレイン電極層407bを、金属膜406a、406bと、導電膜405a、405bとで形成する場合について説明したが、本発明の一態様はこれに限定されない。例えば、導電膜405を形成しなくともよい。

【0297】

本実施の形態によれば、酸化物半導体膜403に接する金属酸化物膜404を、加熱処理により還元させることで、金属酸化物膜404から酸素が放出され、酸化物半導体膜403に供給することができる。これにより、ソース電極層407a及びドレイン電極層407bと酸化物半導体膜403との界面における酸素欠損を低減することができる。これにより、トランジスタ450のしきい値電圧がマイナス方向にシフトすることを抑制することができる。

【0298】

また、金属酸化物膜404が還元されることによって形成された金属膜406は、酸化物半導体膜403に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜406中に酸素が拡散しにくい膜となる。金属膜406a、406bを、ソース電極層40

10

20

30

40

50

7 a及びドレイン電極層407bとして用いることにより、金属膜406a、406b中に高抵抗成分が形成されることを抑制することができる。よって、酸化半導体膜403、ソース電極層407a、及びドレイン電極層407bに起因する抵抗を低減することができるため、トランジスタ410のオン電流の低下を抑制することができる。

【0299】

また、酸化半導体膜403の電子親和力に対して、 $\pm 0.2$  eVの仕事関数を有する金属膜406（例えば、銅、銀、ルテニウムなど）を選択することによって、酸化半導体膜403と、ソース電極層407a及びドレイン電極層407bとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化半導体膜403、ソース電極層407a、及びドレイン電極層407bに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

10

【0300】

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせる用いることができる。

【0301】

（実施の形態6）

本実施の形態では、半導体装置の一形態を、図10を参照して説明する。本実施の形態では、半導体装置の一例として、酸化半導体膜を有するトランジスタを示す。

【0302】

図10に示すトランジスタ110は、トップゲート構造のトランジスタの一例である。図10(A)は、トランジスタ110の平面図であり、図10(B)は、図10(A)のH1-H2における断面図（チャネル長方向の断面図）である。また、図10(A)では、煩雑になることを避けるため、トランジスタ110の構成要素の一部（例えば、ゲート絶縁膜111、絶縁膜106など）を省略して図示している。

20

【0303】

図10(A)、(B)に示すトランジスタ110は、絶縁表面を有する基板100上に設けられた酸化半導体膜103と、酸化半導体膜103上に設けられたゲート絶縁膜111と、ゲート絶縁膜111上に設けられたゲート電極層105と、ゲート電極層105上に設けられた絶縁膜106と、ゲート電極層105及び絶縁膜106の側面を覆うように設けられたサイドウォール絶縁膜109a、109bと、酸化半導体膜103、ゲート絶縁膜111及びサイドウォール絶縁膜109a、109bに接するソース電極層116a及びドレイン電極層116bと、を有する。また、基板100と酸化半導体膜103との間には下地膜として機能する絶縁膜101が設けられ、トランジスタ110を覆う層間絶縁膜115が設けられている。

30

【0304】

酸化半導体膜103は、ゲート電極層105と重畳する領域に設けられたチャネル形成領域108と、チャネル形成領域108を挟んで設けられたドーパントを含む領域107a、107bとを含む。ドーパントを含む領域107a、107bは、チャネル形成領域108よりも低抵抗な領域である。なお、金属膜は、導電膜とも記す場合がある。

【0305】

図10(A)、(B)に示すトランジスタ110は、酸化半導体膜103と接するソース電極層116a及びドレイン電極層116bが積層構造で構成されている。ソース電極層116aは、金属膜114aと導電膜113aの積層構造、ドレイン電極層116bは、金属膜114bと導電膜113bの積層構造である。

40

【0306】

図10(B)に示す酸化半導体膜103と接する金属膜114a、114bは、酸化半導体膜103から酸素を引き抜くことを防止するために、酸化半導体膜103に含まれる金属元素よりも耐酸化性を有する金属が用いられている。

【0307】

酸化半導体膜103と接する金属膜114a、114bは、酸化半導体膜103から

50

酸素を引き抜くことを防止するために、酸化物半導体膜 103 に含まれる金属元素よりも耐酸化性を有する（モリブデンの酸化反応のギブズ自由エネルギーよりも高い）金属が用いられている。具体的には、銅、銀、ルテニウム、イリジウムなどである。金属膜 114 a、114 b として、酸化物半導体膜 103 に含まれる金属元素よりも耐酸化性を有する金属を用いることにより、酸化物半導体膜 103 の酸素欠損が増大することを抑制することができる。

【0308】

また、金属膜 114 a、114 b は、酸化物半導体膜 103 よりも酸化しにくく、金属膜 114 a、114 b 中に酸素が拡散することを抑制できるため、金属膜 114 a、114 b 中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜 103、ソース電極層 116 a、及びドレイン電極層 116 b に起因する抵抗を低減することができるため、トランジスタ 110 のオン電流の低下を抑制することができる。

10

【0309】

また、酸化物半導体膜 103 の電子親和力に対して、 $\pm 0.2$  eV の仕事関数を有する金属膜 114 a、114 b（例えば、銅、銀、ルテニウムなど）を選択することによって、酸化物半導体膜 103 と、ソース電極層 116 a 及びドレイン電極層 116 b とのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜 103、ソース電極層 116 a、及びドレイン電極層 116 b に起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

20

【0310】

例えば、In-Ga-Zn 系酸化物半導体の電子親和力が 4.6 [eV] の場合は、仕事関数が 4.71 [eV] のルテニウムを用いることが好ましい。このような材料を、酸化物半導体膜 103、金属膜 114 a、114 b として用いることにより、コンタクト抵抗を低減することができる。

【0311】

また、金属膜 114 a、114 b と積層して設けられる導電膜 113 a、113 b は、金属膜 114 a、114 b との界面において、酸化物膜が形成されない材料であることが好ましい。導電膜 113 a、113 b に用いることができる材料としては、金属膜 114 a、114 b に用いることができる材料に加えて、金、白金、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。導電膜 113 a、113 b は、単層構造または積層構造で構成される。積層構造の場合、例えば、窒化タンタル膜とタングステン膜とで構成することができる。

30

【0312】

図 10 (A)、(B) に示すトランジスタ 110 では、ソース電極層 116 a 及びドレイン電極層 116 b は、金属膜 114 a、114 b と、導電膜 113 a、113 b とが同じ材料となるように構成された場合について示している。そのため、金属膜 114 a、114 b と、導電膜 113 a、113 b との界面を点線で示している。図 10 に示すトランジスタ 110 の場合、例えば、金属膜 114 a、114 b として、ルテニウムを用い、導電膜 113 a、113 b として、ルテニウムを用いることができる。また、ソース電極層 116 a 及びドレイン電極層 116 b は、金属膜 114 a、114 b と、導電膜 113 a、113 b とが異なる材料となるように構成されていてもよい。この場合には、例えば、金属膜 114 a、114 b として、ルテニウムを用い、導電膜 113 a、113 b として、窒化タンタルを用いることができる。

40

【0313】

トランジスタ 110 において、金属膜 114 a、114 b 中に、一部に金属酸化物が形成されていても良い。例えば、金属膜 114 a、114 b がルテニウムの場合、一部に酸化ルテニウムが形成されていてもよい。金属膜の一部に酸化ルテニウムが形成されていたとしても、酸化ルテニウムの抵抗率は  $3.5 \times 10^{-5}$  [cm] (300 K) であり、ソース電極層 116 a 及びドレイン電極層 116 b に高抵抗成分は形成されないため、好ましい。

50



## 【0314】

また、酸化物半導体膜103は、エネルギーギャップが2.8 eV乃至3.2 eVであり、シリコンのエネルギーギャップ1.1 eVと比較して大きい。また、酸化物半導体膜103の少数キャリアは、 $10^{-9} \text{ cm}^{-3}$ であり、シリコンの真性キャリア密度の $10^{11} \text{ cm}^{-3}$ と比較して極めて小さい。

## 【0315】

酸化物半導体膜103の多数キャリア(電子)は、トランジスタのソースから流れるのみである。また、チャネル形成領域を完全空乏化することが可能であるため、トランジスタのオフ電流を極めて小さくすることが可能である。酸化物半導体膜103を用いたトランジスタのオフ電流は、室温において、 $10 \text{ yA} / \mu\text{m}$ 以下、85 ~ 95 において、 $1 \text{ zA} / \mu\text{m}$ 以下となり、極めて小さい。

10

## 【0316】

したがって、酸化物半導体膜103を用いたトランジスタは、S値が小さくなり、理想的な値が得られる。また、当該トランジスタは、信頼性が高い。

## 【0317】

以上説明したように、酸化物半導体膜103に接する金属膜114a、114bとして、酸化物半導体膜103に含まれる金属元素よりも耐酸化性を有する(少なくともインジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い)金属を用いることにより、酸化物半導体膜103から酸素を引き抜くことを防止することができる。これにより、ソース電極層116a及びドレイン電極層116bと酸化物半導体膜103との界面における酸素欠損が増大することを抑制し、トランジスタのしきい値電圧がマイナス方向にシフトすることを抑制することができる。

20

## 【0318】

また、金属膜114a、114bは、酸化物半導体膜103よりも酸化しにくく、金属膜114a、114b中に酸素が拡散することを抑制できるため、金属膜114a、114b中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜103、ソース電極層116a、及びドレイン電極層116bに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

## 【0319】

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせる用いることができる。

30

## 【0320】

(実施の形態7)

本実施の形態では、図10に示すトランジスタ110を有する半導体装置の作製方法の一例について、図11及び図12を参照して説明する。

## 【0321】

絶縁表面を有する基板100に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有することが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板100として用いても良い。

40

## 【0322】

また、基板100として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体膜103を含むトランジスタ110を直接作製してもよいし、他の作製基板に酸化物半導体膜103を含むトランジスタ110を作製し、その後、可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜103を含むトランジスタ110との間に剥離層を設けると良い。

50

## 【0323】

次に、基板100上に、下地膜として機能する絶縁膜101を形成する。絶縁膜101としては、プラズマCVD法またはスパッタリング法により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウムなどの酸化物絶縁膜、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いて単層構造または積層構造で形成することができる。

## 【0324】

絶縁膜101（積層構造の場合は、酸化物半導体膜103と接する膜）の膜中（バルク中）には少なくとも化学量論的組成を超える量の酸素が存在することが好ましい。例えば、絶縁膜101として、酸化シリコン膜を用いる場合には、酸素の量を $SiO_{2+x}$ （ただし、 $x > 0$ ）とすることが好ましい。

10

## 【0325】

酸素の供給源となる酸素を多く（過剰に）含む絶縁膜101を酸化物半導体膜103と接して設けることによって、絶縁膜101から酸化物半導体膜103へ酸素を供給することができる。また、酸化物半導体膜103と、絶縁膜101の少なくとも一部とが接した状態で加熱処理を行うことによって酸化物半導体膜103への酸素の供給を行ってもよい。酸素を多く含む絶縁膜101を用いることにより、酸化物半導体膜103に酸素を供給することができるため、酸化物半導体膜103の酸素欠損を低減することができる。

## 【0326】

本実施の形態では、絶縁膜101として、スパッタリング法により、膜厚300nmの酸化シリコン膜を形成する。

20

## 【0327】

なお、下地膜として機能する絶縁膜101を形成する前に、基板100に対し、プラズマ処理を行ってもよい。プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、基板100の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。

30

## 【0328】

ここで、後に形成される酸化物半導体膜102表面の平坦性を高めるために、絶縁膜101において、酸化物半導体膜102が接して形成される領域に、平坦化処理を行うことが好ましい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨法（Chemical Mechanical Polishing：CMP））、ドライエッチング処理、プラズマ処理を用いることができる。

## 【0329】

プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、絶縁膜101の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。

40

## 【0330】

平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、絶縁膜101表面の凹凸状態に合わせて適宜設定すればよい。

## 【0331】

絶縁膜101に平坦化処理を行うことにより、絶縁膜101表面における平均面粗さ（Ra）を、1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下とする

50

ことができる。

【0332】

次に、絶縁膜101上に酸化物半導体膜102を形成する(図11(A)参照)。

【0333】

酸化物半導体膜102に用いる酸化物半導体としては、図3(A)に示す酸化物半導体膜403の記載を参酌できるため、詳細な説明は省略する。

【0334】

酸化物半導体膜102は、単結晶、多結晶(ポリクリスタルともいう。)または非晶質などの状態をとる。

【0335】

好ましくは、酸化物半導体膜102は、CAAC-OS膜とする。

【0336】

酸化物半導体膜102の膜厚は、1nm以上30nm以下(好ましくは5nm以上10nm以下)とし、スパッタリング法、MBE(Molecular Beam Epitaxy)法、プラズマCVD法、パルスレーザ堆積法、ALD(Atomic Layer Deposition)法等を適宜用いることができる。また、酸化物半導体膜102は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。

【0337】

また、酸化物半導体膜103に含まれる水素又は水の濃度は、できる限り低いことが好ましい。水素濃度が高いと、酸化物半導体に含まれる元素と水素との結合により、水素の一部がドナーとなり、キャリアである電子が生じてしまうためである。

【0338】

したがって、酸化物半導体膜102の形成工程において、酸化物半導体膜102に水素、又は水がなるべく含まれないようにするために、酸化物半導体膜102の成膜の前処理として、スパッタリング装置の予備加熱室で絶縁膜101が形成された基板を予備加熱し、基板及び絶縁膜101に吸着した水素、水分などの不純物を脱離させ、排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。

【0339】

なお、酸化物半導体膜102は、成膜時に酸素が多く含まれるような条件(例えば、酸素100%の雰囲気下でスパッタリング法により成膜を行うなど)で成膜して、酸素を多く含む(好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている)膜とすることが好ましい。

【0340】

本実施の形態において、酸化物半導体膜102として、DC電源装置を有するスパッタリング装置を用いたスパッタリング法を用い、膜厚10nmのIn-Ga-Zn系酸化物膜(IGZO膜)を成膜する。本実施の形態において、In:Ga:Zn=3:1:2の原子比のIn-Ga-Zn系酸化物ターゲットを用いる。

【0341】

酸化物半導体膜102を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。

【0342】

減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板100上に酸化物半導体膜102を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水(H<sub>2</sub>O)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等が排気されるため、当該成膜室で成膜した酸化物半導体膜102に含まれる水素

10

20

30

40

50

、水、水酸基又は水素化物などの不純物の濃度を低減できる。

【0343】

また、絶縁膜101を大気に解放せずに絶縁膜101と酸化物半導体膜102を連続的に形成することが好ましい。絶縁膜101を大気に曝露せずに絶縁膜101と酸化物半導体膜102を連続して形成すると、絶縁膜101表面に水素や水分などの不純物が吸着することを防止することができる。

【0344】

次に、フォトリソグラフィ工程により酸化物半導体膜上にレジストマスクを形成し、選択的にエッチングを行って島状の酸化物半導体膜103を形成する(図11(B)参照)。島状の酸化物半導体膜103を形成した後、レジストマスクを除去する。

10

【0345】

また、島状の酸化物半導体膜103を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

【0346】

なお、酸化物半導体膜102のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜102のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ITO-07N(関東化学社製)を用いてもよい。また、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法によるドライエッチングによってエッチング加工してもよい。

20

【0347】

また、酸化物半導体膜103に、過剰な水素(水や水酸基を含む)を除去(脱水化または脱水素化)するための加熱処理を行ってもよい。加熱処理の温度は、300以上700以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。

【0348】

また、酸化物半導体膜103として結晶性酸化物半導体膜を用いる場合、結晶化のための加熱処理を行ってもよい。

【0349】

本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜103に対して窒素雰囲気下450において1時間、さらに窒素及び酸素雰囲気下450において1時間の加熱処理を行う。

30

【0350】

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、LRTA(Lamp Rapid Thermal Anneal)装置、GRTA(Gas Rapid Thermal Anneal)装置等のRTA(Rapid Thermal Anneal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性ガスが用いられる。

40

【0351】

例えば、加熱処理として、650~700の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すGRTAを行ってもよい。

【0352】

なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘ

50

リウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上好ましくは7N(99.99999%)以上(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。

【0353】

また、加熱処理で酸化物半導体膜103を加熱した後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア(CRDS(キャビティリングダウンレーザー分光法)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で-55)以下、好ましくは1ppm以下、より好ましくは10ppb以下の空気)を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、6N以上好ましくは7N以上(即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体膜103の酸素欠損を低減することができる。

10

【0354】

なお、脱水化又は脱水素化のための加熱処理を行うタイミングは、膜状の酸化物半導体膜102の形成後でも、島状の酸化物半導体膜103形成後でもよい。

【0355】

また、脱水化又は脱水素化のための加熱処理は、複数回行ってよく、他の加熱処理と兼ねてもよい。

20

【0356】

脱水化又は脱水素化のための加熱処理を、酸化物半導体膜103として島状に加工される前、膜状の酸化物半導体膜102が絶縁膜101を覆った状態で行うと、絶縁膜101に含まれる酸素が加熱処理によって外部に放出されてしまうことを防止できる。

【0357】

次に、絶縁膜101及び酸化物半導体膜103上に、後にゲート絶縁膜となる絶縁膜104を形成する(図11(C)参照)。

【0358】

なお、絶縁膜104の被覆性を向上させるために、酸化物半導体膜103表面に平坦化処理を行ってもよい。特に、絶縁膜104として膜厚の薄い絶縁膜を用いる場合、酸化物半導体膜103表面の平坦性が良好であることが好ましい。

30

【0359】

絶縁膜104の膜厚は、1nm以上20nm以下とし、スパッタリング法、MBE法、プラズマCVD法、パルスレーザー堆積法、ALD法等を適宜用いることができる。また、絶縁膜104は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。

【0360】

絶縁膜104の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコンを用いて形成することができる。また、絶縁膜104の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート( $HfSi_xO_y$  ( $x > 0, y > 0$ ))、窒素が添加されたハフニウムシリケート( $HfSiO_xN_y$  ( $x > 0, y > 0$ ))、ハフニウムアルミネート( $HfAl_xO_y$  ( $x > 0, y > 0$ ))、酸化ランタンなどのhigh-k材料を用いることでゲートリーク電流を低減できる。また、絶縁膜104は、上記の材料を用いて、単層構造または積層構造で形成することができる。

40

【0361】

本実施の形態では、プラズマCVD法により、酸化窒化シリコン膜を20nm形成する。

【0362】

次に、絶縁膜104上に、ゲート電極層(これと同じ層で形成される配線を含む)となる

50

導電膜を形成した後、絶縁膜を形成する。その後、フォトリソグラフィ工程により該絶縁膜上にレジストマスクを形成し、選択的にエッチングを行ってゲート電極層 105 及び絶縁膜 106 を積層して形成する（図 11 (D) 参照）。

【0363】

ゲート電極層 105 の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジウム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層 105 としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層 105 は、単層構造または積層構造で成膜される。

10

【0364】

また、ゲート電極層 105 の材料は、酸化インジウムスズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。

【0365】

また、絶縁膜 104 と接するゲート電極層 105 として、窒素を含む金属酸化物、具体的には、窒素を含む  $In-Ga-Zn-O$  膜や、窒素を含む  $In-Sn-O$  膜や、窒素を含む  $In-Ga-O$  膜や、窒素を含む  $In-Zn-O$  膜や、窒素を含む  $Sn-O$  膜や、窒素を含む  $In-O$  膜や、金属窒化膜 ( $InN$ 、 $SnN$  など) を用いることができる。これらの膜は、 $5\text{ eV}$  (電子ボルト)、好ましくは  $5.5\text{ eV}$  (電子ボルト) 以上の仕事関数を有するため、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。

20

【0366】

また、絶縁膜 106 は、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、窒化酸化アルミニウムなどの無機絶縁材料を用いることができる。絶縁膜 106 は、プラズマ CVD 法又はスパッタリング法などを用いて形成することができる。

【0367】

次に、ゲート電極層 105 及び絶縁膜 106 をマスクとして、絶縁膜 104 を介して、酸化物半導体膜 103 にドーパントを添加し、ドーパントを含む領域 107a、107b を形成する（図 11 (E) 参照）。

30

【0368】

ドーパントは、酸化物半導体膜 103 の導電率を変化させる元素を用いる。ドーパントとしては、15 族元素 (例えば、窒素 (N)、リン (P)、砒素 (As)、及びアンチモン (Sb))、ホウ素 (B)、アルミニウム (Al)、アルゴン (Ar)、ヘリウム (He)、ネオン (Ne)、インジウム (In)、フッ素 (F)、塩素 (Cl)、チタン (Ti)、及び亜鉛 (Zn) のいずれかから選択される一又は複数を用いる。

【0369】

ドーパントは、添加方法により、他の膜 (本実施の形態では、絶縁膜 104) を通過して、酸化物半導体膜 103 に添加することもできる。ドーパントの添加方法としては、イオン注入法、イオンドーピング法、プラズマイメージョンイオンインプランテーション法などを用いることができる。その際には、ドーパントの単体のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。

40

【0370】

ドーパントの導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる膜の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパントとしてリンを用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパントのドーズ量は  $1 \times 10^{13} \text{ ions/cm}^2$  以上  $5 \times 10^{16} \text{ ions/cm}^2$  以下とすればよい。

50

## 【0371】

酸化物半導体膜103にドーパントを添加することにより、ドーパントを含む領域107a、107bのドーパントの濃度が、 $5 \times 10^{18} / \text{cm}^3$ 以上 $1 \times 10^{22} / \text{cm}^3$ 以下となることが好ましい。

## 【0372】

酸化物半導体膜103にドーパントを添加する際に、基板100を加熱しながら行ってもよい。また、酸化物半導体膜103にドーパントを導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。

## 【0373】

また、ドーパントの添加後、加熱処理を行ってもよい。加熱条件としては、温度300以上700以下、好ましくは300以上450以下で1時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。

10

## 【0374】

本実施の形態では、イオン注入法により酸化物半導体膜103に、リン(P)イオンを注入する。なお、リン(P)イオンの注入条件は加速電圧25kV、ドーズ量を $1.0 \times 10^{15} \text{ ions} / \text{cm}^2$ とする。

## 【0375】

酸化物半導体膜103をCAAC-OS膜とした場合、ドーパントの添加により、一部非晶質化する場合がある。この場合、ドーパントの導入後に加熱処理を行うことによって、酸化物半導体膜103の結晶性を回復することができる。

20

## 【0376】

ドーパントの添加工程により、チャネル形成領域108を挟んでドーパントを含む領域107a、107bが設けられた酸化物半導体膜103が形成される。

## 【0377】

次に、ゲート電極層105及び絶縁膜106上に絶縁膜を形成し、該絶縁膜をエッチングしてサイドウォール絶縁膜109a、109bを形成する。さらに、ゲート電極層105及びサイドウォール絶縁膜109a、109bをマスクとして、絶縁膜104をエッチングし、ゲート絶縁膜111を形成する（図12(A)参照）。

## 【0378】

サイドウォール絶縁膜109a、109bは、絶縁膜106と同様な材料及び方法を用いて形成することができる。本実施の形態では、サイドウォール絶縁膜109a、109bとして、CVD法により形成された酸化窒化シリコン膜を用いる。

30

## 【0379】

次に、酸化物半導体膜103、ゲート絶縁膜111、サイドウォール絶縁膜109a、109b、及び絶縁膜106を覆うように、後にソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる金属酸化物膜112及び導電膜113を形成する（図12(B)参照）。

## 【0380】

金属酸化物膜112として、酸化物半導体膜103よりも還元性が高い金属酸化物膜を用いる。酸化物半導体膜103よりも還元性が高い金属酸化物膜とは、図9に示すように、酸化インジウム、酸化ガリウム、酸化亜鉛、及び酸化錫よりも還元性が高い（つまり、インジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い）金属酸化物であればよい。具体的には、酸化銅、酸化銀、酸化ルテニウム、酸化イリジウムなどが挙げられる。金属酸化物膜112は、単層構造または積層構造で成膜される。

40

## 【0381】

金属酸化物膜112の膜厚は、1nm以上50nm以下、好ましくは1nm以上30nm以下、より好ましくは5nm以上10nm以下とする。また、金属酸化物膜112は、スパッタリング法、プラズマCVD法などを適宜用いて形成することができる。

## 【0382】

50

本実施の形態では、金属酸化物膜 112 として、スパッタリング法により、膜厚 10 nm の酸化ルテニウムを成膜する。

【0383】

導電膜 113 は、後の加熱処理に耐えられる材料を用いればよい。また、後の加熱処理により、金属酸化物膜 112 との界面に、酸化物膜を形成しない材料で形成することが好ましい。導電膜 113 としては、例えば、金、白金、銅、銀、ルテニウム、イリジウム、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。導電膜 113 は、金属酸化物膜 112 よりも厚く設けることが好ましく、単層構造または積層構造で成膜される。積層構造とする場合には、窒化タンタル膜上にタングステン膜を形成してもよい。

10

【0384】

また、導電膜 113 の膜厚は、50 nm 以上 600 nm 以下とする。また、導電膜 113 は、スパッタリング法、プラズマ CVD 法など適宜用いて形成することができる。

【0385】

本実施の形態では、導電膜 113 として、スパッタリング法により、膜厚 200 nm のルテニウムを成膜する。

【0386】

次に、酸化物半導体膜 103、金属酸化物膜 112、導電膜 113 に加熱処理を行う（図 12 (C) 参照）。金属酸化物膜 112 と酸化物半導体膜 103 が接触した状態で加熱処理を行うことにより、金属酸化物膜 112 から酸素が放出され、酸化物半導体膜 103 に供給される。酸化物半導体膜 103 に酸素が供給されることにより、酸化物半導体膜 103 中の酸素欠損を低減することができる。また、酸化物半導体膜 103 よりも還元性が高い金属酸化物膜 112 は、還元され、金属膜 114 が形成される。

20

【0387】

なお、図 12 (C) において、金属酸化物膜 112 が全て金属膜 114 に還元される場合について説明したが、金属酸化物膜 112 と酸化物半導体膜 103 との界面付近のみが還元され金属膜 114 となり、界面付近以外では金属酸化物膜 112 が残っていてもよい。例えば、金属酸化物膜 112 として、酸化ルテニウムを用いた場合、界面付近のみが還元されルテニウムとなり、界面付近以外では酸化ルテニウムが残っていてもよい。界面付近以外では酸化ルテニウムが残っていたとしても、酸化ルテニウムの抵抗率は  $3.5 \times 10^{-5} [\text{cm}] (300\text{K})$  であり、ソース電極層及びドレイン電極層に高抵抗成分は形成されないため、好ましい。

30

【0388】

また、金属酸化物膜 112 が還元されることによって形成された金属膜 114 は、酸化物半導体膜 103 に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜 114 中に、酸素が拡散しにくい膜となる。

【0389】

また、図 12 (C) に示すように、酸化物半導体膜 103 は、金属膜 114 及び導電膜 113 によって覆われている。これにより、酸化物半導体膜 103、ゲート絶縁膜 111、サイドウォール絶縁膜 109a、109b に含まれる酸素が、外部に放出されてしまうことを抑制できる。また、ゲート絶縁膜 111、サイドウォール絶縁膜 109a、109b に含まれる酸素を、酸化物半導体膜 103 に供給することができる。

40

【0390】

また、金属酸化物膜 112 上に導電膜 113 を設けて、加熱処理を行うことにより、金属酸化物膜 112 に含まれる酸素が、外部に放出されず、酸化物半導体膜 103 に供給されるため、好ましい。

【0391】

本実施の形態では、GRTA 装置により、650、1分～5分間、加熱処理を行えばよい。また、電気炉により、500、30分～1時間、加熱処理を行う。

【0392】

50



次に、導電膜 113 上に、層間絶縁膜 115 を成膜する（図 12 (D) 参照）。

【0393】

層間絶縁膜 115 は、スパッタリング法などにより、水素などの不純物を混入させない方法を適宜用いて形成する。

【0394】

層間絶縁膜 115 は、代表的には酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、又は窒化酸化アルミニウムなどの無機絶縁膜の単層構造又は積層構造を用いることができる。

【0395】

層間絶縁膜 115 として、導電膜 113 に接して緻密性の高い無機絶縁膜を設けるとよい。例えば、スパッタリング法により酸化アルミニウム膜を形成する。酸化アルミニウム膜を高密度（膜密度  $3.2 \text{ g/cm}^3$  以上、好ましくは  $3.6 \text{ g/cm}^3$  以上）とすることによって、トランジスタ 110 に安定な電気特性を付与することができる。膜密度はラザフォード後方散乱法（RBS: Rutherford Backscattering Spectrometry）や、X線反射率測定法（XRR: X-Ray Reflectometry）によって測定することができる。

【0396】

また、本実施の形態では、ソース電極層 116a 及びドレイン電極層 116b を、金属膜 114a、114b と、導電膜 113a、113b とで形成する場合について説明したが、本発明の一態様はこれに限定されない。例えば、導電膜 113a、113b を形成しなくともよい。

【0397】

トランジスタ 110 上に設けられる無機絶縁膜として用いることのできる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。

【0398】

従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜 103 への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜 103 からの放出を防止する保護膜として機能する。

【0399】

次に、導電膜 113 上に、フォトリソグラフィ工程によりレジストマスクを形成し、導電膜 113 及び金属膜 114 に選択的にエッチングを行うことより、ソース電極層及びドレイン電極層のチャンネル幅方向の加工を行う。

【0400】

次に、層間絶縁膜 115、導電膜 113、及び金属膜 114 に、絶縁膜 106 が露出するまで、研磨処理を行う。これにより、層間絶縁膜 115、導電膜 113、及び金属膜 114 の一部を除去することで、ソース電極層 116a 及びドレイン電極層 116b を形成する。

【0401】

研磨処理として、化学的機械研磨（Chemical Mechanical Polishing: CMP）法を用いることができるが、他の切削（研削、研磨）方法を用いてもよい。また、研磨処理を行った後、ドライエッチング法やプラズマ処理（逆プラズマ処理）などを行うことにより、研磨処理表面の平坦化を向上させることができる。

【0402】

本実施の形態では、ゲート電極層 105 上に絶縁膜 106 が設けられているため、層間絶縁膜 115、導電膜 113、金属膜 114 に研磨処理を行っても、ゲート電極層 105 と、ソース電極層 116a、ドレイン電極層 116b とがショートしてしまうことを抑制できる。

【0403】

以上の工程で、本発明の一態様に係るトランジスタ110が作製される(図12(E)参照)。

#### 【0404】

酸化物半導体膜103において、銅、アルミニウム、塩素などの不純物がほとんど含まれない高純度化されたものであることが望ましい。トランジスタの作製工程において、これらの不純物が酸化物半導体膜に混入または酸化物半導体膜表面に付着する恐れのない工程を適宜選択することが好ましい。また、酸化物半導体膜表面に付着した場合には、シュウ酸や希フッ酸などに曝す、またはプラズマ処理( $N_2O$ プラズマ処理など)を行うことにより、酸化物半導体膜表面の不純物を除去することが好ましい。具体的には、酸化物半導体膜103の銅濃度は $1 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $1 \times 10^{17} \text{ atoms/cm}^3$ 以下とする。また、酸化物半導体膜のアルミニウム濃度は $1 \times 10^{18} \text{ atoms/cm}^3$ 以下とする。また、酸化物半導体膜の塩素濃度は $2 \times 10^{18} \text{ atoms/cm}^3$ 以下とする。

10

#### 【0405】

また、酸化物半導体膜は成膜直後において、化学量論的組成より酸素が多い過飽和の状態とすることが好ましい。例えば、スパッタリング法を用いて酸化物半導体膜を成膜する場合、成膜ガスの酸素の占める割合が多い条件で成膜することが好ましく、特に酸素雰囲気(酸素ガス100%)で成膜を行うことが好ましい。成膜ガスの酸素の占める割合が多い条件、特に酸素ガス100%の雰囲気で成膜すると、例えば成膜温度を300以上としても、膜中からZnの放出が抑えられる。

20

#### 【0406】

また、酸化物半導体膜は水素などの不純物が十分に除去されることにより、または、十分な酸素が供給されて酸素が過飽和の状態とされることにより、高純度化されたものであることが望ましい。具体的には、酸化物半導体膜の水素濃度は $5 \times 10^{19} \text{ atoms/cm}^3$ 以下、望ましくは $5 \times 10^{18} \text{ atoms/cm}^3$ 以下、より望ましくは $5 \times 10^{17} \text{ atoms/cm}^3$ 以下とする。なお、上述の酸化物半導体膜中の水素濃度は、二次イオン質量分析法(SIMS: Secondary Ion Mass Spectrometry)で測定されるものである。また、十分な酸素が供給されて酸素が過飽和の状態とするため、酸化物半導体膜を包みこむように過剰酸素を含む絶縁膜( $SiO_x$ など)を接して設ける。

30

#### 【0407】

また、過剰酸素を含む絶縁膜の重水素濃度が、 $7.2 \times 10^{20} \text{ atoms/cm}^3$ 以上である場合には、トランジスタの初期特性のバラツキの増大、L長依存性の増大、さらにBTストレス試験において大きく劣化するため、過剰酸素を含む絶縁膜の重水素濃度は、 $7.2 \times 10^{20} \text{ atoms/cm}^3$ 未満とする。即ち、酸化物半導体膜の水素濃度は $5 \times 10^{19} \text{ atoms/cm}^3$ 以下、且つ、過剰酸素を含む絶縁膜の重水素濃度は、 $7.2 \times 10^{20} \text{ atoms/cm}^3$ 未満とすることが好ましい。

#### 【0408】

さらに酸化物半導体膜を包み、且つ、過剰酸素を含む絶縁膜の外側に配置されるように、酸化物半導体膜の酸素の放出を抑えるブロッキング膜( $AlO_x$ など)を設けると好ましい。

40

#### 【0409】

過剰酸素を含む絶縁膜またはブロッキング膜で酸化物半導体膜を包み込むことで、酸化物半導体膜において化学量論比組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。例えば、酸化物半導体膜がIGZOの場合、化学量論的組成の一例は $In:Ga:Zn:O = 1:1:1:4$  [原子数比]であるため、酸素の原子数比が4または4以上含む状態となる。

#### 【0410】

本実施の形態では、金属酸化物膜112上に導電膜113を形成した後、加熱処理を行う場合について説明したが、本発明の一態様はこれに限定されない。例えば、酸化物半導体

50

膜103上に金属酸化物膜112を形成した後、加熱処理を行ってもよいし、金属酸化物膜112上に導電膜113を形成し、層間絶縁膜115を形成した後に、加熱処理を行ってもよい。

#### 【0411】

また、本実施の形態では、金属膜114a、114bと、導電膜113a、113bとが同じ材料となるように材料を選択したが、金属膜114a、114bと、導電膜113a、113bとが異なる材料となるように材料を選択してもよい。例えば、金属酸化物膜112として、酸化ルテニウムを用い、導電膜113として窒化タンタルを用いて、加熱処理を行うことにより、ルテニウムと、窒化タンタルの積層構造となる。また、金属膜114a、114bと、導電膜113a、113bとの界面において、酸化物膜が形成されないため、好ましい。なお、導電膜113a、113bは、窒化タンタルとタングステンの積層構造で形成しても良い。

10

#### 【0412】

なお、金属膜114a、114bと、導電膜113a、113bとが同じ材料となるように材料を選択した場合であっても、金属膜114a、114bは、金属酸化物膜112が還元されることで形成された膜であり、導電膜113a、113bは、成膜された膜であるため、金属膜114a、114bと導電膜113a、113bとが異なる物性を示す場合がある。例えば、金属膜114a、114bは、導電膜113a、113bよりも、膜密度が低い場合がある。膜密度は、例えば、X線反射率(XRR: X-ray Reflectometry)法によって、測定することが可能である。

20

#### 【0413】

本実施の形態によれば、酸化物半導体膜103に接する金属酸化物膜112を、加熱処理により還元させることで、金属酸化物膜112から酸素が放出され、酸化物半導体膜103に供給することができる。これにより、ソース電極層116a及びドレイン電極層116bと酸化物半導体膜103との界面における酸素欠損を低減することができる。これにより、トランジスタ110のしきい値電圧がマイナス方向にシフトすることを抑制することができる。

#### 【0414】

また、金属酸化物膜112が還元されることによって形成された金属膜114は、酸化物半導体膜103に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜114中に酸素が拡散しにくい膜となる。金属膜114a、114bを、ソース電極層116a及びドレイン電極層116bとして用いることにより、金属膜114a、114b中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜103、ソース電極層116a、及びドレイン電極層116bに起因する抵抗を低減することができるため、トランジスタ110のオン電流の低下を抑制することができる。

30

#### 【0415】

また、酸化物半導体膜103の電子親和力に対して、 $\pm 0.2$  eVの仕事関数を有する金属膜114(例えば、銅、銀、ルテニウムなど)を選択することによって、酸化物半導体膜103と、ソース電極層116a及びドレイン電極層116bとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜103、ソース電極層116a、及びドレイン電極層116bに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

40

#### 【0416】

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせることができる。

#### 【0417】

(実施の形態8)

本実施の形態では、半導体装置の他の一形態について、図13を参照して説明する。なお、上記実施の形態と同一部分又は同様な機能を有する部分については、繰り返しの説明は省略する。また、同じ箇所の詳細な説明は省略する。

50

## 【0418】

図13に示すトランジスタ120は、トップゲート構造のトランジスタの一例である。図13(A)は、トランジスタ120の平面図であり、図13(B)は、図13(A)のI1-I2における断面図(チャンネル長方向の断面図)である。また、図13(A)では、煩雑になることを避けるため、トランジスタ120の構成要素の一部(例えば、ゲート絶縁膜111など)を省略して図示している。

## 【0419】

図13(A)、(B)に示すトランジスタ120は、絶縁表面を有する基板100上に設けられたソース電極層116a及びドレイン電極層116bと、ソース電極層116a及びドレイン電極層116b上に設けられた酸化半導体膜103と、酸化半導体膜103上に設けられたゲート絶縁膜111と、ゲート絶縁膜111上に設けられたゲート電極層105と、ゲート電極層105上に設けられた絶縁膜106と、を有する。また、トランジスタ120を覆うように、層間絶縁膜115が設けられている。

10

## 【0420】

酸化半導体膜103は、ゲート電極層105と重畳する領域に設けられたチャンネル形成領域108と、チャンネル形成領域108を挟んで設けられたドーパントを含む領域107a、107bとを含む。ドーパントを含む領域107a、107bは、チャンネル形成領域108よりも低抵抗な領域である。

## 【0421】

図13(B)に示すように、トランジスタ120は、酸化半導体膜103と接するソース電極層116a及びドレイン電極層116bが積層構造で設けられている。ソース電極層116aは、導電膜113aと金属膜114aの積層構造、ドレイン電極層116bは、導電膜113bと金属膜114bの積層構造である。

20

## 【0422】

図13に示すトランジスタ120において、図10に示すトランジスタ110と異なる点は、酸化半導体膜103と、ソース電極層116a及びドレイン電極層116bとが接する位置である。つまり、図10に示すトランジスタ110では、酸化半導体膜103の上面でソース電極層116a、ドレイン電極層116bが接しており、図13に示すトランジスタ120では、酸化半導体膜103の下面でソース電極層116a、ドレイン電極層116bが接している。

30

## 【0423】

酸化半導体膜103と接する金属膜114a、114bは、酸化半導体膜103から酸素を引き抜くことを防止するために、酸化半導体膜103に含まれる金属元素よりも耐酸化性を有する(モリブデンの酸化反応のギブズ自由エネルギーよりも高い)金属が用いられている。具体的には、銅、銀、ルテニウム、イリジウムなどである。金属膜114a、114bとして、酸化半導体膜103に含まれる金属元素よりも耐酸化性を有する金属を用いることにより、酸化半導体膜103の酸素欠損が増大することを抑制することができる。

## 【0424】

また、金属膜114a、114bは、酸化半導体膜103よりも酸化しにくく、金属膜114a、114b中に酸素が拡散することを抑制できるため、金属膜114a、114b中に高抵抗成分が形成されることを抑制することができる。よって、酸化半導体膜103、ソース電極層116a、及びドレイン電極層116bに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

40

## 【0425】

また、酸化半導体膜103の電子親和力に対して、 $\pm 0.2$  eVの仕事関数を有する金属膜114a、114b(例えば、銅、銀、ルテニウムなど)を選択することによって、酸化半導体膜103と、ソース電極層116a及びドレイン電極層116bとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化半導体膜103、ソース電極層116a、及びドレイン電極層116bに起因する抵抗を低減することが

50

できるため、トランジスタのオン電流の低下を抑制することができる。

【0426】

また、金属膜114a、114bと積層して設けられる導電膜113a、113bは、金属膜114a、114bとの界面において、酸化物膜が形成されない材料であることが好ましい。導電膜113a、113bに用いることができる材料としては、金属膜114a、114bに用いることができる材料に加えて、金、白金、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。導電膜113a、113bは、単層構造または積層構造で構成される。積層構造の場合、例えば、窒化タンタル膜とタングステン膜とで構成することができる。

【0427】

図13に示すトランジスタ120において、ソース電極層116a及びドレイン電極層116bは、金属膜114a、114bと、導電膜113a、113bとが同じ材料となるように構成された場合について示すが、金属膜114a、114bと、導電膜113a、113bとが異なる材料となるように構成されていてもよい。

【0428】

なお、図13に示すトランジスタ120において、金属膜114a、114b中に、一部に金属酸化物が形成されていても良い。例えば、金属膜114a、114bがルテニウムの場合、一部に酸化ルテニウムが形成されていてもよい。金属膜114a、114bの一部に酸化ルテニウムが形成されていたとしても、酸化ルテニウムの抵抗率は $3.5 \times 10^{-5} [\text{cm}]$  (300K)であり、ソース電極層116a及びドレイン電極層116bに高抵抗成分は形成されないため、好ましい。

【0429】

また、基板100上において、ソース電極層116aとドレイン電極層116bとの間には、島状の絶縁膜121が設けられている。また、島状の絶縁膜121は、酸化物半導体膜103のチャネル形成領域108と重畳する領域に設けられている。

【0430】

絶縁膜121は、例えば、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、又は窒化酸化アルミニウムなどの無機絶縁材料を用いて、単層構造または積層構造で形成される。

【0431】

また、絶縁膜121（絶縁膜121が積層構造である場合は、酸化物半導体膜103と接する膜）を、酸素を多く含む状態とすると、酸化物半導体膜103へ酸素を供給する供給源として、好適に機能させることができる。

【0432】

以上説明したように、酸化物半導体膜103に接する金属膜114a、114bとして、酸化物半導体膜103に含まれる金属元素よりも耐酸化性を有する（少なくともインジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い）金属を用いることにより、酸化物半導体膜103から酸素を引き抜くことを防止することができる。これより、ソース電極層116a及びドレイン電極層116bと酸化物半導体膜103との界面における酸素欠損が増大することを抑制し、トランジスタのしきい値電圧の変動を抑制することができる。

【0433】

また、金属膜114a、114bは、酸化物半導体膜103よりも酸化しにくく、金属膜114a、114b中に酸素が拡散することを抑制できるため、金属膜114a、114b中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜103、ソース電極層116a、及びドレイン電極層116bに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

【0434】

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み

10

20

30

40

50

合わせて用いることができる。

【0435】

(実施の形態9)

本実施の形態では、図13に示すトランジスタ120を有する半導体装置の作製方法の一例について、図14を参照して説明する。なお、実施の形態7に示すトランジスタ110の作製方法と異なる点は、絶縁膜121、ソース電極層116a、ドレイン電極層116bの形成方法である。したがって、実施の形態7と同様な工程の詳細な説明は省略する。

【0436】

まず、基板100上に、島状の絶縁膜121となる絶縁膜を形成する。

【0437】

絶縁膜は、下地膜として機能する絶縁膜101と同様の材料及び方法で形成することができる。なお、絶縁膜の膜厚は、後に形成されるソース電極層116a、ドレイン電極層116bの膜厚に応じて設定できる。

【0438】

次に、フォトリソグラフィ工程により絶縁膜上にレジストマスクを形成し、選択的にエッチングを行って島状の絶縁膜121を形成する。島状の絶縁膜121を形成した後、レジストマスクを除去する。

【0439】

次に、基板100及び絶縁膜121上に、後にソース電極層及びドレイン電極層(これと同じ層で形成される配線を含む)となる導電膜113及び金属酸化物膜112を形成する(図14(A)参照)。

【0440】

導電膜113は、後の加熱処理に耐えられる材料を用いればよい。また、後の加熱処理により、金属酸化物膜112との界面に、酸化物膜を形成しない材料で形成することが好ましい。導電膜113としては、例えば、金、白金、銅、銀、ルテニウム、イリジウム、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。導電膜113は、金属酸化物膜よりも厚く設けることが好ましく、単層構造または積層構造で成膜される。積層構造とする場合には、タングステン膜上に窒化タンタル膜を形成しても良い。

【0441】

導電膜113の膜厚は、50nm以上600nm以下とする。また、導電膜113は、スパッタリング法、プラズマCVD法など適宜用いて形成することができる。

【0442】

本実施の形態では、導電膜113として、スパッタリング法により、膜厚200nmのルテニウムを成膜する。

【0443】

金属酸化物膜として、酸化物半導体膜103よりも還元性が高い金属酸化物膜を用いる。酸化物半導体膜103よりも還元性が高い金属酸化物膜とは、図9に示すように、酸化インジウム、酸化ガリウム、酸化亜鉛、及び酸化錫よりも還元性が高い(つまり、インジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い)金属酸化物であればよい。具体的には、酸化銅、酸化銀、酸化ルテニウム、酸化イリジウムなどが挙げられる。金属酸化物膜112は、単層構造または積層構造で成膜される。

【0444】

金属酸化物膜112の膜厚は、1nm以上50nm以下、好ましくは1nm以上30nm以下、より好ましくは5nm以上10nm以下とする。また、金属酸化物膜112は、スパッタリング法、プラズマCVD法などを適宜用いて形成することができる。

【0445】

本実施の形態では、金属酸化物膜112として、スパッタリング法により、膜厚10nmの酸化ルテニウムを成膜する。

【0446】

10

20

30

40

50

次に、導電膜 1 1 3 上に、フォトリソグラフィ工程によりレジストマスクを形成し、導電膜 1 1 3 及び金属膜 1 1 4 に選択的にエッチングを行うことにより、ソース電極層及びドレイン電極層のチャンネル幅方向の加工を行う。

【 0 4 4 7 】

次に、導電膜 1 1 3 及び金属酸化物膜 1 1 2 に、絶縁膜 1 2 1 が露出するまで、研磨処理を行う。これにより、導電膜 1 1 3 及び金属酸化物膜 1 1 2 の一部を除去することで、導電膜 1 1 3 a、1 1 3 b、及び金属酸化物膜 1 1 2 a、1 1 2 b を形成する（図 1 4 ( B ) 参照）。

【 0 4 4 8 】

研磨処理として、化学的機械研磨（Chemical Mechanical Polishing：CMP）法を用いることができるが、他の切削（研削、研磨）方法を用いてもよい。また、研磨処理を行った後、ドライエッチング法やプラズマ処理（逆プラズマ処理）などを行うことにより、研磨処理表面の平坦化を向上させることができる。

【 0 4 4 9 】

このとき、絶縁膜 1 2 1、金属酸化物膜 1 1 2 a、1 1 2 b 表面における平均面粗さ（Ra）を、1 nm 以下、好ましくは 0.3 nm 以下、より好ましくは 0.1 nm 以下としておくことが好ましい。

【 0 4 5 0 】

次に、絶縁膜 1 2 1、金属酸化物膜 1 1 2 a、1 1 2 b 上に、酸化物半導体膜 1 0 2 を形成する（図 1 4 ( C ) 参照）。

【 0 4 5 1 】

本実施の形態において、酸化物半導体膜 1 0 2 として、AC 電源装置を有するスパッタリング装置を用いたスパッタリング法を用い、膜厚 10 nm の In - Ga - Zn 系酸化物膜（IGZO 膜）を成膜する。

【 0 4 5 2 】

次に、酸化物半導体膜 1 0 3、金属酸化物膜 1 1 2 a、1 1 2 b に加熱処理を行う（図 1 4 ( D ) 参照）。金属酸化物膜 1 1 2 と酸化物半導体膜 1 0 3 が接触した状態で加熱処理を行うことにより、金属酸化物膜 1 1 2 から酸素が放出され、酸化物半導体膜 1 0 3 に供給される。酸化物半導体膜 1 0 3 に酸素が供給されることにより、酸化物半導体膜 1 0 3 中の酸素欠損を低減することができる。また、酸化物半導体膜 1 0 3 よりも還元性が高い金属酸化物膜 1 1 2 は、還元され、金属膜 1 1 4 が形成される。

【 0 4 5 3 】

なお、図 1 4 ( C ) において、金属酸化物膜 1 1 2 a、1 1 2 b が全て金属膜 1 1 4 a、1 1 4 b に還元される場合について説明したが、金属酸化物膜 1 1 2 a、1 1 2 b と酸化物半導体膜 1 0 3 との界面付近のみが還元され金属膜 1 1 4 a、1 1 4 b となり、界面付近以外では金属酸化物膜 1 1 2 a、1 1 2 b が残っていてもよい。例えば、金属酸化物膜 1 1 2 a、1 1 2 b として、酸化ルテニウムを用いた場合、界面付近のみが還元されルテニウムとなり、界面付近以外では酸化ルテニウムが残っていてもよい。界面付近以外では酸化ルテニウムが残っていたとしても、酸化ルテニウムの抵抗率は  $3.5 \times 10^{-5}$  [cm] (300 K) であり、ソース電極層及びドレイン電極層に高抵抗成分は形成されないため、好ましい。

【 0 4 5 4 】

また、金属酸化物膜 1 1 2 a、1 1 2 b が還元されることによって形成された金属膜 1 1 4 a、1 1 4 b は、酸化物半導体膜 1 0 3 に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜 1 1 4 a、1 1 4 b 中に、酸素が拡散しにくい膜となる。

【 0 4 5 5 】

本実施の形態では、GRTA 装置により、650、1分～5分間、加熱処理を行えばよい。また、電気炉により、500、30分～1時間、加熱処理を行う。

【 0 4 5 6 】

次に、実施の形態 7 に示す図 1 1 ( B ) 乃至図 1 1 ( E ) の工程に従って、島状の酸化物

10

20

30

40

50

半導体膜 103 を形成し、酸化物半導体膜 103 上に絶縁膜を形成し、絶縁膜上に、ゲート電極層 105 及び絶縁膜 106 を積層して形成する。次に、ゲート電極層 105 及び絶縁膜 106 をマスクとして酸化物半導体膜 103 にドーパントを添加することで、酸化物半導体膜 103 に、ゲート電極層 105 と重畳する領域に設けられたチャネル形成領域 108 と、チャネル形成領域 108 を挟んで設けられたドーパントを含む領域 107a、107b を形成する。

【0457】

なお、この後、図 12 (A) の工程に従って、酸化物半導体膜 103、絶縁膜 106 などを覆うように絶縁膜を形成し、該絶縁膜をエッチングしてサイドウォール絶縁膜 109a、109b を形成する。さらに、ゲート電極層 105 及びサイドウォール絶縁膜 109a、109b をマスクとして、絶縁膜 101 をエッチングし、ゲート絶縁膜 111 を形成してもよい。

10

【0458】

次に、酸化物半導体膜 103、絶縁膜 106 などを覆うように、絶縁膜を形成し、研磨処理を行うことによって、層間絶縁膜 115 を形成する (図 14 (F) 参照)。

【0459】

以上の工程により、トランジスタ 120 を作製することができる。

【0460】

本実施の形態によれば、酸化物半導体膜 103 に接する金属酸化物膜 112 を、加熱処理により還元させることで、金属酸化物膜 112 から酸素が放出され、酸化物半導体膜 103 に供給することができる。これにより、ソース電極層 116a 及びドレイン電極層 116b と酸化物半導体膜 103 との界面における酸素欠損を低減することができる。これにより、トランジスタ 110 のしきい値電圧がマイナス方向にシフトすることを抑制することができる。

20

【0461】

また、金属酸化物膜 112 が還元されることによって形成された金属膜 114 は、酸化物半導体膜 103 に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜 114 中に酸素が拡散しにくい膜となる。金属膜 114a、114b を、ソース電極層 116a 及びドレイン電極層 116b として用いることにより、金属膜 114a、114b 中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜 103、ソース電極層 116a、及びドレイン電極層 116b に起因する抵抗を低減することができるため、トランジスタ 110 のオン電流の低下を抑制することができる。

30

【0462】

また、酸化物半導体膜 103 の電子親和力に対して、 $\pm 0.2$  eV の仕事関数を有する金属膜 114 (例えば、銅、銀、ルテニウムなど) を選択することによって、酸化物半導体膜 103 と、ソース電極層 116a 及びドレイン電極層 116b との接触抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜 103、ソース電極層 116a、及びドレイン電極層 116b に起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

40

【0463】

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせる用いることができる。

【0464】

(実施の形態 10)

本実施の形態では、半導体装置の他の一形態について、図 15 を参照して説明する。なお、上記実施の形態と同一部分又は同様な機能を有する部分については、繰り返しの説明は省略する。

【0465】

図 15 に示すトランジスタ 130 は、トップゲート構造のトランジスタの一例である。図 15 (A) は、トランジスタ 130 の平面図であり、図 15 (B) は、図 15 (A) の J

50



1 - J 2における断面図(チャネル長方向の断面図)である。また、図15(A)では、煩雑になることを避けるため、トランジスタ120の構成要素の一部(例えば、ゲート絶縁膜111など)を省略して図示している。

【0466】

図15(A)、(B)に示すトランジスタ130は、絶縁表面を有する基板100上に設けられた酸化物半導体膜103と、酸化物半導体膜103と接するソース電極層116a、ドレイン電極層116bと、酸化物半導体膜103、ソース電極層116a、及びドレイン電極層116b上に設けられたゲート絶縁膜111と、ゲート絶縁膜111上に酸化物半導体膜103と重畳する領域に設けられたゲート電極層105と、を有する。また、基板100と酸化物半導体膜103との間には下地膜として機能する絶縁膜101が設けられ、トランジスタ130を覆うように、層間絶縁膜115が設けられている。

10

【0467】

図15(A)、(B)に示すトランジスタ130は、酸化物半導体膜103と接するソース電極層116a及びドレイン電極層116bが積層構造で構成されている。ソース電極層116aは、金属膜114aと導電膜113aの積層構造、ドレイン電極層116bは、金属膜114bと導電膜113bの積層構造である。

【0468】

酸化物半導体膜103と接する金属膜114a、114bは、酸化物半導体膜103から酸素を引き抜くことを防止するために、酸化物半導体膜103に含まれる金属元素よりも耐酸化性を有する(モリブデンの酸化反応のギブズ自由エネルギーよりも高い)金属が用いられている。具体的には、銅、銀、ルテニウム、イリジウムなどである。金属膜114a、114bとして、酸化物半導体膜103に含まれる金属元素よりも耐酸化性を有する金属を用いることにより、酸化物半導体膜103の酸素欠損が増大することを抑制することができる。

20

【0469】

また、金属膜114a、114bは、酸化物半導体膜103よりも酸化しにくく、金属膜114a、114b中に酸素が拡散することを抑制できるため、金属膜114a、114b中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜103、ソース電極層116a、及びドレイン電極層116bに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

30

【0470】

また、酸化物半導体膜103の電子親和力に対して、 $\pm 0.2$  eVの仕事関数を有する金属膜114a、114b(例えば、銅、銀、ルテニウムなど)を選択することによって、酸化物半導体膜103と、ソース電極層116a及びドレイン電極層116bとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜103、ソース電極層116a、及びドレイン電極層116bに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

【0471】

また、金属膜114a、114bと積層して設けられる導電膜113a、113bは、金属膜114a、114bとの界面において、酸化物膜が形成されない材料であることが好ましい。導電膜113a、113bに用いることができる材料としては、金属膜114a、114bに用いることができる材料に加えて、金、白金、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。導電膜113a、113bは、単層構造または積層構造で構成される。積層構造の場合、例えば、窒化タンタル膜とタングステン膜とで構成することができる。

40

【0472】

図15に示すトランジスタ130において、ソース電極層116a及びドレイン電極層116bは、金属膜114a、114bと、導電膜113a、113bとが同じ材料となるように構成された場合について示すが、金属膜114a、114bと、導電膜113a、113bとが異なる材料となるように構成されていてもよい。

50

## 【0473】

なお、図15に示すトランジスタ130において、金属膜114a、114b中に、一部に金属酸化物が形成されていても良い。例えば、金属膜114a、114bがルテニウムの場合、一部に酸化ルテニウムが形成されていてもよい。金属膜の一部に酸化ルテニウムが形成されていたとしても、酸化ルテニウムの抵抗率は $3.5 \times 10^{-5}$  [cm] (300K)であり、ソース電極層116a及びドレイン電極層116bに高抵抗成分は形成されないため、好ましい。

## 【0474】

次に、図15に示すトランジスタ130と一部異なるトランジスタについて、図16を参照して説明する。

10

## 【0475】

図16(A)は、トランジスタ140の平面図であり、図16(B)は、図16(A)のK1-K2における断面図(チャンネル長方向の断面図)である。また、図16(A)では、煩雑になることを避けるため、トランジスタ140の構成要素の一部(例えば、ゲート絶縁膜111など)を省略して図示している。

## 【0476】

図16(B)に示すように、トランジスタ140は、酸化物半導体膜103と接するソース電極層116a及びドレイン電極層116bが積層構造で設けられている。ソース電極層116aは、導電膜113aと金属膜114aの積層構造、ドレイン電極層116bは、導電膜113bと金属膜114bの積層構造である。

20

## 【0477】

図16に示すトランジスタ140において、図15に示すトランジスタ130と異なる点は、酸化物半導体膜103と、ソース電極層116a及びドレイン電極層116bとが接する位置である。つまり、図15に示すトランジスタ130では、酸化物半導体膜103の上面でソース電極層116a、ドレイン電極層116bが接しており、図16に示すトランジスタ140では、酸化物半導体膜103の下面でソース電極層116a、ドレイン電極層116bが接している。

## 【0478】

また、図16(B)に示すように、導電膜113a、113bの側面は、酸化物半導体膜103と接している。そのため、導電膜113a、113bは、金、白金、窒化チタン、窒化モリブデン、窒化タンタルを用いることがより好ましい。

30

## 【0479】

以上説明したように、酸化物半導体膜103に接する金属膜114a、114bとして、酸化物半導体膜103に含まれる金属元素よりも耐酸化性を有する(少なくともインジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い)金属を用いることにより、酸化物半導体膜103から酸素を引き抜くことを防止することができる。これより、ソース電極層116a及びドレイン電極層116bと酸化物半導体膜103との界面における酸素欠損が増大することを抑制し、トランジスタのしきい値電圧の変動を抑制することができる。

## 【0480】

また、金属膜114a、114bは、酸化物半導体膜103よりも酸化しにくく、金属膜114a、114b中に酸素が拡散することを抑制できるため、金属膜114a、114b中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜103、ソース電極層116a、及びドレイン電極層116bに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

40

## 【0481】

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせ用いることができる。

## 【0482】

(実施の形態11)

50

本実施の形態では、図 16 に示すトランジスタ 140 を有する半導体装置の作製方法の一例について、図 17 を参照して説明する。なお、実施の形態 7 と同様な工程の詳細な説明は省略する。

【0483】

まず、基板 100 上に絶縁膜 101 を形成し、絶縁膜 101 上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜 113 と金属酸化物膜 112 とを積層して形成する（図 17（A）参照）。

【0484】

次に、金属酸化物膜 112 上に、フォトリソグラフィ工程によりレジストマスクを形成し、エッチングすることで、金属酸化物膜 112 a、112 b、導電膜 113 a、113 b を形成する（図 17（B）参照）。

10

【0485】

次に、金属酸化物膜 112 a、112 b 上に酸化物半導体膜 102 を形成する（図 17（C）参照）。

【0486】

次に、酸化物半導体膜 102、金属酸化物膜 112 a、112 b、導電膜 113 a、113 b に加熱処理を行う（図 17（D）参照）。金属酸化物膜 112 a、112 b と酸化物半導体膜 102 が接触した状態で加熱処理を行うことにより、金属酸化物膜 112 a、112 b から酸素が放出され、酸化物半導体膜 102 に供給される。酸化物半導体膜 102 に酸素が供給されることにより、酸化物半導体膜 102 中の酸素欠損を低減することができる。また、酸化物半導体膜 102 よりも還元性が高い金属酸化物膜 112 a、112 b は、還元され、金属膜 114 が形成される。

20

【0487】

なお、図 17（D）において、金属酸化物膜 112 a、112 b が全て金属膜 114 a、114 b に還元される場合について説明したが、金属酸化物膜 112 a、112 b と酸化物半導体膜 102 との界面付近のみが還元され金属膜 114 a、114 b となり、界面付近以外では金属酸化物膜 112 a、112 b が残っていてもよい。例えば、金属酸化物膜 112 a、112 b として、酸化ルテニウムを用いた場合、界面付近のみが還元されルテニウムとなり、界面付近以外では酸化ルテニウムが残っていてもよい。界面付近以外では酸化ルテニウムが残っていたとしても、酸化ルテニウムの抵抗率は  $3.5 \times 10^{-5}$  [c m]（300 K）であり、ソース電極層及びドレイン電極層に高抵抗成分は形成されないため、好ましい。

30

【0488】

また、金属酸化物膜 112 a、112 b が還元されることによって形成された金属膜 114 a、114 b は、酸化物半導体膜 102 に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜 114 a、114 b 中に、酸素が拡散しにくい膜となる。

【0489】

次に、酸化物半導体膜 102 上に、フォトリソグラフィ工程によりレジストマスクを形成し、エッチングを行うことで、酸化物半導体膜 103 を形成する。その後、ソース電極層 116 a、ドレイン電極層 116 b、酸化物半導体膜 103 上にゲート絶縁膜 111 を形成する（図 17（E）参照）。

40

【0490】

次に、ゲート絶縁膜 111 上に、ゲート電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。その後、導電膜上に、フォトリソグラフィ工程によりレジストマスクを形成し、エッチングを行うことで、ゲート電極層 105 を形成する。最後に、ゲート絶縁膜 111 及びゲート電極層 105 上に、層間絶縁膜 115 を形成する。

【0491】

以上の工程により、トランジスタ 140 を作製することができる（図 17（F）参照）。

【0492】

本実施の形態では、酸化物半導体膜を島状に加工する前に、加熱処理を行う場合について

50

説明したが、本発明の一態様はこれに限定されない。例えば、酸化物半導体膜を島状に加工した後に、加熱処理を行ってもよい。

【0493】

また、本実施の形態では、金属膜114a、114bと、導電膜113a、113bとが同じ材料となるように材料を選択したが、金属膜114a、114bと、導電膜113a、113bとが異なる材料となるように材料を選択してもよい。例えば、金属酸化物膜112として、酸化ルテニウムを用い、導電膜113として窒化タンタルを用いて、加熱処理を行うことにより、ルテニウムと、窒化タンタルの積層構造となる。また、金属膜114a、114bと、導電膜113a、113bとの界面において、酸化物膜が形成されないため、好ましい。なお、導電膜113a、113bは、タングステンと窒化タンタルの積層構造で形成しても良い。

10

【0494】

なお、金属膜114a、114bと、導電膜113a、113bとが同じ材料となるように材料を選択した場合であっても、金属膜114a、114bは、金属酸化物膜112が還元されることで形成された膜であり、導電膜113a、113bは、成膜された膜であるため、金属膜114a、114bと導電膜113a、113bとが異なる物性を示す場合がある。例えば、金属膜114a、114bは、導電膜113a、113bよりも、膜密度が低い場合がある。膜密度は、例えば、X線反射率(XRR: X-ray Reflectometry)法によって、測定することが可能である。

【0495】

また、本実施の形態では、ソース電極層116a及びドレイン電極層116bを、金属膜114a、114bと、導電膜113a、113bとで形成する場合について説明したが、本発明の一態様はこれに限定されない。例えば、導電膜113a、113bを形成しなくともよい。

20

【0496】

本実施の形態によれば、酸化物半導体膜103に接する金属酸化物膜112a、112bを、加熱処理により還元させることで、金属酸化物膜112a、112bから酸素が放出され、酸化物半導体膜103に供給することができる。これにより、ソース電極層116a及びドレイン電極層116bと酸化物半導体膜103との界面における酸素欠損を低減することができる。これにより、トランジスタ140のしきい値電圧がマイナス方向にシフトすることを抑制することができる。

30

【0497】

また、金属酸化物膜112a、112bが還元されることによって形成された金属膜114a、114bは、酸化物半導体膜103に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜114a、114b中に酸素が拡散しにくい膜となる。金属膜114a、114bを、ソース電極層116a及びドレイン電極層116bとして用いることにより、金属膜114a、114b中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜103、ソース電極層116a、及びドレイン電極層116bに起因する抵抗を低減することができるため、トランジスタ140のオン電流の低下を抑制することができる。

40

【0498】

また、酸化物半導体膜103の電子親和力に対して、 $\pm 0.2$  eVの仕事関数を有する金属膜114(例えば、銅、銀、ルテニウムなど)を選択することによって、酸化物半導体膜103と、ソース電極層116a及びドレイン電極層116bとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜103、ソース電極層116a、及びドレイン電極層116bに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

【0499】

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせ用いることができる。

50

## 【 0 5 0 0 】

(実施の形態 1 2)

本実施の形態では、先の実施の形態のいずれかに示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。

## 【 0 5 0 1 】

図 1 8 ( A ) において、第 1 の基板 4 0 0 1 上に設けられた画素部 4 0 0 2 を囲むようにして、シール材 4 0 0 5 が設けられ、第 2 の基板 4 0 0 6 によって封止されている。図 1 8 ( A ) においては、第 1 の基板 4 0 0 1 上のシール材 4 0 0 5 によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路 4 0 0 4 、信号線駆動回路 4 0 0 3 が実装されている。また別途形成された信号線駆動回路 4 0 0 3 と、走査線駆動回路 4 0 0 4 又は画素部 4 0 0 2 に与えられる各種信号及び電位は、FPC (Flexible printed circuit) 4 0 1 8 a 、4 0 1 8 b から供給されている。

10

## 【 0 5 0 2 】

図 1 8 ( B ) 、及び図 1 8 ( C ) において、第 1 の基板 4 0 0 1 上に設けられた画素部 4 0 0 2 と、走査線駆動回路 4 0 0 4 とを囲むようにして、シール材 4 0 0 5 が設けられている。また、画素部 4 0 0 2 と、走査線駆動回路 4 0 0 4 の上に第 2 の基板 4 0 0 6 が設けられている。よって、画素部 4 0 0 2 と、走査線駆動回路 4 0 0 4 とは、第 1 の基板 4 0 0 1 とシール材 4 0 0 5 と第 2 の基板 4 0 0 6 とによって、表示素子と共に封止されている。図 1 8 ( B ) 、及び図 1 8 ( C ) においては、第 1 の基板 4 0 0 1 上のシール材 4 0 0 5 によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路 4 0 0 3 が実装されている。図 1 8 ( B ) 、及び図 1 8 ( C ) においては、別途形成された信号線駆動回路 4 0 0 3 と、走査線駆動回路 4 0 0 4 又は画素部 4 0 0 2 に与えられる各種信号及び電位は、FPC 4 0 1 8 から供給されている。

20

## 【 0 5 0 3 】

また、図 1 8 ( B ) 、及び図 1 8 ( C ) においては、信号線駆動回路 4 0 0 3 を別途形成し、第 1 の基板 4 0 0 1 に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。

30

## 【 0 5 0 4 】

なお、別途形成した駆動回路の接続方法は、特に、限定されるものではなく、COG (Chip On Glass) 方法、ワイヤボンディング方法、或いはTAB (Tape Automated Bonding) 方法などを用いることができる。図 1 8 ( A ) は、COG 方法により信号線駆動回路 4 0 0 3 、走査線駆動回路 4 0 0 4 を実装する例であり、図 1 8 ( B ) は、COG 方法により信号線駆動回路 4 0 0 3 を実装する例であり、図 1 8 ( C ) は、TAB 方法により信号線駆動回路 4 0 0 3 を実装する例である。

## 【 0 5 0 5 】

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含む IC 等を実装した状態にあるモジュールとを含む。

40

## 【 0 5 0 6 】

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含む IC 等を実装した状態にあるモジュールとを含む。

## 【 0 5 0 7 】

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクタ、例えば、FPC もしくはTAB テープもしくはTCP が取り付けられたモジュール、TAB テープやTCP の先にプリント配線板が設けられたモジュール、又は表示素子にCOG 方式によりIC（集積回路）が直接実装

50

されたモジュールも全て表示装置に含むものとする。

【0508】

また、第1の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、先の実施の形態に示したトランジスタを適用することができる。

【0509】

表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL（Electro Luminescence）、有機EL等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。

10

【0510】

また、半導体装置の一形態について、図18乃至図20を用いて説明する。図20は、図18（B）の一点鎖線M-Nにおける断面図に相当する。

【0511】

図20で示すように、半導体装置は接続端子電極4015及び端子電極4016を有しており、接続端子電極4015及び端子電極4016はFPC4018が有する端子と異方性導電膜4019を介して、電氣的に接続されている。

【0512】

接続端子電極4015は、第1の電極層4030と同じ導電膜から形成され、端子電極4016は、トランジスタ4040、4011のソース電極層及びドレイン電極層と同じ金属膜及び導電膜で形成されている。

20

【0513】

また、第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、トランジスタを複数有しており、図20では、画素部4002に含まれるトランジスタ4040と、走査線駆動回路4004に含まれるトランジスタ4011とを例示している。図20（A）では、トランジスタ4040、4011上には絶縁膜4020が設けられ、図20（B）では、さらに、絶縁膜4021が設けられている。

【0514】

トランジスタ4010、4011としては、先の実施の形態で示したトランジスタを適用することができる。本実施の形態では、実施の形態1で示したトランジスタ410と同様な構造及び作製方法で得られるトランジスタを適用する例を示す。

30

【0515】

実施の形態1で示したトランジスタ410と同様な構造及び作製方法で得られるトランジスタ4010、4011は、酸化物半導体膜上に、酸化物半導体膜よりも還元性が高い金属酸化物膜及び導電膜を成膜した後、加熱処理を行うことにより、金属酸化物膜を還元して金属膜としている。このとき、酸化物半導体膜よりも還元性が高い金属酸化物膜から酸素が放出され、酸化物半導体膜に供給することができる。これにより、ソース電極層及びドレイン電極層と酸化物半導体膜との界面における酸素欠損を低減し、トランジスタ4010、4011のしきい値電圧がマイナス方向にシフトすることを抑制することができる。

40

【0516】

また、金属膜中に高抵抗成分が形成されることを防止できるため、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することができる。これにより、トランジスタ4010、4011のオン電流の低下を抑制することができる。

【0517】

従って、図18及び図20で示す本実施の形態の酸化物半導体膜を用いた安定した電気特性を有するトランジスタ4010、4011を含む半導体装置として信頼性の高い半導体装置を提供することができる。

【0518】

また、駆動回路用のトランジスタ4011の酸化物半導体膜のチャンネル形成領域と重なる

50

位置にさらに導電層を設けてもよい。導電層を酸化半導体膜のチャネル形成領域と重なる位置に設けることによって、バイアス-熱ストレス試験（BT試験）前後におけるトランジスタ4011のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ4011のゲート電極層と同じでもよいし、異なっても良く、第2のゲート電極層として機能させることもできる。また、導電層の電位がGND、0V、或いはフローティング状態であってもよい。

【0519】

また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に、静電気に対する静電遮蔽機能）も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。

10

【0520】

画素部4002に設けられたトランジスタ4010は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。

【0521】

図20(A)に表示素子として液晶素子を用いた液晶表示装置の例を示す。図20(A)において、表示素子である液晶素子4013は、第1の電極層4030、第2の電極層4031、及び液晶層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁膜4032、4033が設けられている。第2の電極層4031は第2の基板4006側に設けられ、第1の電極層4030と第2の電極層4031とは液晶層4008を介して積層する構成となっている。

20

【0522】

また、スペーサ4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層4008の膜厚（セルギャップ）を制御するために設けられている。なお、球状のスペーサを用いてもよい。

【0523】

表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

30

【0524】

また、液晶層4008に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層4008と、第1の電極層4030及び第2の電極層4031とは接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化半導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化半導体膜を用いるトランジスタを有する液晶表示装置にブルー相を発現する液晶組成物を用いることはより効果的である。

40

【0525】

また、液晶材料の固有抵抗は、 $1 \times 10^9 \cdot \text{cm}$ 以上であり、好ましくは $1 \times 10^{11} \cdot \text{cm}$ 以上であり、さらに好ましくは $1 \times 10^{12} \cdot \text{cm}$ 以上である。なお、本明細

50

書における固有抵抗の値は、20 で測定した値とする。

#### 【0526】

液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分である。

#### 【0527】

本明細書に開示する酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。

10

#### 【0528】

また、本明細書に開示する酸化物半導体膜を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。

20

#### 【0529】

液晶表示装置には、TN (Twisted Nematic) モード、IPS (In-Plane-Switching) モード、FFS (Fringe Field Switching) モード、ASM (Axially Symmetric aligned Micro-cell) モード、OCB (Optical Compensated Birefringence) モード、FLC (Ferroelectric Liquid Crystal) モード、AFLC (Anti Ferroelectric Liquid Crystal) モードなどを用いることができる。

#### 【0530】

また、ノーマリーブラック型の液晶表示装置、例えば垂直配向 (VA) モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、MVA (Multi-Domain Vertical Alignment) モード、PVA (Patterned Vertical Alignment) モード、ASV (Advanced Super View) モードなどを用いることができる。また、VA型の液晶表示装置にも適用することができる。VA型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素 (ピクセル) をいくつかの領域 (サブピクセル) に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。

30

40

#### 【0531】

また、表示装置において、ブラックマトリクス (遮光層)、偏光部材、位相差部材、反射防止部材などの光学部材 (光学基板) などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。

#### 【0532】

また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB (Rは赤、Gは緑、Bは青を表す) の三色に限定されない。例えば、RGBW (Wは白を表す)

50



、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なってもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。

【0533】

また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。

【0534】

有機EL素子は、発光素子に電圧を印加することにより、一对の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有機EL素子を用いる例を示す。

【0535】

無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー-アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明する。

【0536】

発光素子は発光を取り出すために少なくとも一对の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。

【0537】

図19(A)(B)及び図20(B)に表示素子として発光素子を用いた発光装置の例を示す。

【0538】

図19(A)は発光装置の平面図であり、図19(A)中の一点鎖線V1-W1、V2-W2、及びV3-W3で切断した断面が図19(B)に相当する。なお、図19(A)の平面図においては、電界発光層542及び第2の電極層543は省略してあり図示していない。

【0539】

図19に示す発光装置は、基板500上に、トランジスタ510、容量素子520、配線層交差部530を有しており、トランジスタ510は発光素子540と電氣的に接続している。なお、図19は基板500を通過して発光素子540からの光を取り出す、下面射出型構造の発光装置である。

【0540】

トランジスタ510としては、先の実施の形態で示したトランジスタを適用することができる。本実施の形態では、実施の形態1で示したトランジスタ410と同様な構造及び作製方法で得られるトランジスタを適用する例を示す。

【0541】

トランジスタ510はゲート電極層511a、511b、ゲート絶縁膜502、酸化物半導体膜512、ソース電極層又はドレイン電極層として機能する導電層513a、513

10

20

30

40

50

bを含む。

【0542】

実施の形態1で示したトランジスタ410と同様な構造及び作製方法で得られるトランジスタ510は、酸化物半導体膜上に、酸化物半導体膜よりも還元性が高い金属酸化物膜及び導電膜を成膜した後、加熱処理を行うことにより、金属酸化物膜を還元して金属膜としている。このとき、酸化物半導体膜よりも還元性が高い金属酸化物膜から酸素が放出され、酸化物半導体膜に供給することができる。これにより、ソース電極層及びドレイン電極層と酸化物半導体膜との界面における酸素欠損を低減し、トランジスタ510のしきい値電圧がマイナス方向にシフトすることを抑制することができる。

【0543】

また、金属膜中に高抵抗成分が形成されることを防止できるため、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することができる。これにより、トランジスタ510のオン電流の低下を抑制することができる。

【0544】

従って、図19で示す本実施の形態の酸化物半導体膜512を用いた安定した電気特性を有するトランジスタ510を含む半導体装置として信頼性の高い半導体装置を提供することができる。

【0545】

容量素子520は、導電層521a、521b、ゲート絶縁膜502、酸化物半導体膜522、導電層523を含み、導電層521a、521bと導電層523とで、ゲート絶縁膜502及び酸化物半導体膜522を挟む構成とすることで容量を形成する。

【0546】

配線層交差部530は、ゲート電極層511a、511bと、導電層533との交差部であり、ゲート電極層511a、511bと、導電層533とは、間にゲート絶縁膜502を介して交差する。

【0547】

本実施の形態においては、ゲート電極層511a及び導電層521aとして膜厚30nmのチタン膜を用い、ゲート電極層511b及び導電層521bとして膜厚200nmの銅薄膜を用いる。よって、ゲート電極層はチタン膜と銅薄膜との積層構造となる。

【0548】

酸化物半導体膜512、522としては膜厚25nmのIGZO膜を用いる。

【0549】

トランジスタ510、容量素子520、及び配線層交差部530上には層間絶縁膜504が形成され、層間絶縁膜504上において発光素子540と重畳する領域にカラーフィルタ層505が設けられている。層間絶縁膜504及びカラーフィルタ層505上には平坦化絶縁膜として機能する絶縁膜506が設けられている。

【0550】

絶縁膜506上に第1の電極層541、電界発光層542、第2の電極層543の順に積層した積層構造を含む発光素子540が設けられている。発光素子540とトランジスタ510とは、導電層513aに達する絶縁膜506及び層間絶縁膜504に形成された開口において、第1の電極層541及び導電層513aとは接することによって電氣的に接続されている。なお、第1の電極層541の一部及び該開口を覆うように隔壁507が設けられている。

【0551】

層間絶縁膜504には、プラズマCVD法による膜厚200nm以上600nm以下の酸化窒化シリコン膜を用いることができる。また、絶縁膜506には膜厚1500nmの感光性のアクリル膜、隔壁507には膜厚1500nmの感光性のポリイミド膜を用いることができる。

【0552】

カラーフィルタ層505としては、例えば、有彩色の透光性樹脂を用いることができる。

10

20

30

40

50

有彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化し好ましい。

【0553】

有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。着色された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラーフィルタ層505の膜厚は1500nm以上2000nm以下とすればよい。

10

【0554】

図20(B)に示す発光装置においては、表示素子である発光素子4513は、画素部4002に設けられたトランジスタ4010と電気的に接続している。なお発光素子4513の構成は、第1の電極層4030、電界発光層4511、第2の電極層4031の積層構造であるが、示した構成に限定されない。発光素子4513から取り出す光の方向などに合わせて、発光素子4513の構成は適宜変えることができる。

【0555】

隔壁4510、507は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第1の電極層4030、541上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

20

【0556】

電界発光層4511、542は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。

【0557】

発光素子4513、540に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層4031、543及び隔壁4510、507上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、DLC膜等を形成することができる。

【0558】

また、発光素子4513、540に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素子4513、540を覆う有機化合物を含む層を蒸着法により形成してもよい。

30

【0559】

また、第1の基板4001、第2の基板4006、及びシール材4005によって封止された空間には充填材4514が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。

【0560】

充填材4514としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は熱硬化樹脂を用いることができ、PVC（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB（ポリビニルブチラル）又はEVA（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。

40

【0561】

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（ $\lambda/4$ 板、 $\lambda/2$ 板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

【0562】

また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙

50

と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。

【0563】

電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒又は溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第1の粒子又は第2の粒子は染料を含み、電界がない場合において移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む)とする。

10

【0564】

このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。

【0565】

上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。

【0566】

なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、又はこれらの複合材料を用いればよい。

20

【0567】

また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を、表示素子に用いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。

【0568】

なお、図18乃至図20において、第1の基板4001、500、第2の基板4006としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、FRP(Fiberglass-Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、ポリエステルフィルム又はアクリル樹脂フィルムを用いることができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板(金属フィルム)を用いてもよい。例えば、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。

30

【0569】

本実施の形態では、絶縁膜4020として酸化アルミニウム膜を用いる。絶縁膜4020はスパッタリング法やプラズマCVD法によって形成することができる。

40

【0570】

酸化物半導体膜上に絶縁膜4020として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果(ブロック効果)が高い。

【0571】

従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。

【0572】

また、平坦化絶縁膜として機能する絶縁膜4021、506は、アクリル系樹脂、ポリイ

50

ミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（low-k材料）、シロキサン系樹脂、PSG（リンガラス）、BPSG（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。

【0573】

絶縁膜4021、506の形成法は、特に限定されず、その材料に応じて、スパッタリング法、SOG法、スピコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。

10

【0574】

表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。

【0575】

表示素子に電圧を印加する第1の電極層及び第2の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。

【0576】

第1の電極層4030、541、第2の電極層4031、543は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ITOと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。

20

【0577】

また、第1の電極層4030、541、第2の電極層4031、543はタングステン（W）、モリブデン（Mo）、ジルコニウム（Zr）、ハフニウム（Hf）、バナジウム（V）、ニオブ（Nb）、タンタル（Ta）、クロム（Cr）、コバルト（Co）、ニッケル（Ni）、チタン（Ti）、白金（Pt）、アルミニウム（Al）、銅（Cu）、銀（Ag）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。

30

【0578】

本実施の形態においては、図19に示す発光装置は下面射出型なので、第1の電極層541は透光性、第2の電極層543は反射性を有する。よって、第1の電極層541に金属膜を用いる場合は透光性を保てる程度膜厚を薄く、第2の電極層543に透光性を有する導電膜を用いる場合は、反射性を有する導電膜を積層するとよい。

【0579】

また、第1の電極層4030、541、第2の電極層4031、543として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆる電子共役系導電性高分子が用いることができる。例えば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその誘導体、若しくはアニリン、ピロールおよびチオフェンの2種以上からなる共重合体若しくはその誘導体などがあげられる。

40

【0580】

また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。

【0581】

以上のように実施の形態1又は実施の形態2で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。

【0582】

50

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせる用いることができる。

【0583】

(実施の形態13)

実施の形態1又は実施の形態2に示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。

【0584】

図21(A)に、イメージセンサ機能を有する半導体装置の一例を示す。図21(A)はフォトセンサの等価回路であり、図21(B)はフォトセンサの一部を示す断面図である。

10

【0585】

フォトダイオード602は、一方の電極がフォトダイオードリセット信号線658に、他方の電極がトランジスタ640のゲートに電氣的に接続されている。トランジスタ640は、ソース又はドレインの一方がフォトセンサ基準信号線672に、ソース又はドレインの他方がトランジスタ656のソース又はドレインの一方に電氣的に接続されている。トランジスタ656は、ゲートがゲート信号線659に、ソース又はドレインの他方がフォトセンサ出力信号線671に電氣的に接続されている。

【0586】

なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「OS」と記載している。図21(A)において、トランジスタ640、トランジスタ656は先の実施の形態に示したトランジスタが適用でき、酸化物半導体膜を用いるトランジスタである。本実施の形態では、実施の形態1で示したトランジスタ410と同様な構造及び作製方法で得られるトランジスタを適用する例を示す。

20

【0587】

図21(B)は、フォトセンサにおけるフォトダイオード602及びトランジスタ640を示す断面図であり、絶縁表面を有する基板601(TFT基板)上に、センサとして機能するフォトダイオード602及びトランジスタ640が設けられている。フォトダイオード602、トランジスタ640の上には接着層608を用いて基板613が設けられている。

30

【0588】

トランジスタ640上には絶縁膜631、層間絶縁膜633、層間絶縁膜634が設けられている。フォトダイオード602は、層間絶縁膜633上に設けられ、層間絶縁膜633上に形成した電極層641a、641bと、層間絶縁膜634上に設けられた電極層642との間に、層間絶縁膜633側から順に第1半導体膜606a、第2半導体膜606b、及び第3半導体膜606cを積層した構造を有している。

【0589】

電極層641bは、層間絶縁膜634に形成された導電層643と電氣的に接続し、電極層642は電極層641aを介して導電層645と電氣的に接続している。導電層645は、トランジスタ640のゲート電極層と電氣的に接続しており、フォトダイオード602はトランジスタ640と電氣的に接続している。

40

【0590】

ここでは、第1半導体膜606aとしてp型の導電性を有する半導体膜と、第2半導体膜606bとして高抵抗な半導体膜(i型半導体膜)、第3半導体膜606cとしてn型の導電性を有する半導体膜を積層するpin型のフォトダイオードを例示している。

【0591】

第1半導体膜606aはp型半導体膜であり、p型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第1半導体膜606aの形成には13族の不純物元素(例えばボロン(B))を含む半導体材料ガスを用いて、プラズマCVD法により形成する。半導体材料ガスとしてはシラン(SiH<sub>4</sub>)を用いればよい。または、S

50

$\text{Si}_2\text{H}_6$ 、 $\text{SiH}_2\text{Cl}_2$ 、 $\text{SiHCl}_3$ 、 $\text{SiCl}_4$ 、 $\text{SiF}_4$ 等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、又はスパッタリング法等を用いればよい。第1半導体膜606aの膜厚は10nm以上50nm以下となるよう形成することが好ましい。

【0592】

第2半導体膜606bは、i型半導体膜（真性半導体膜）であり、アモルファスシリコン膜により形成する。第2半導体膜606bの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマCVD法により形成する。半導体材料ガスとしては、シラン（ $\text{SiH}_4$ ）を用いればよい。または、 $\text{Si}_2\text{H}_6$ 、 $\text{SiH}_2\text{Cl}_2$ 、 $\text{SiHCl}_3$ 、 $\text{SiCl}_4$ 、 $\text{SiF}_4$ 等を用いてもよい。第2半導体膜606bの形成は、LPCVD法、気相成長法、スパッタリング法等により行ってもよい。第2半導体膜606bの膜厚は200nm以上1000nm以下となるように形成することが好ましい。

【0593】

第3半導体膜606cは、n型半導体膜であり、n型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第3半導体膜606cの形成には、15族の不純物元素（例えばリン（P））を含む半導体材料ガスを用いて、プラズマCVD法により形成する。半導体材料ガスとしてはシラン（ $\text{SiH}_4$ ）を用いればよい。または、 $\text{Si}_2\text{H}_6$ 、 $\text{SiH}_2\text{Cl}_2$ 、 $\text{SiHCl}_3$ 、 $\text{SiCl}_4$ 、 $\text{SiF}_4$ 等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、又はスパッタリング法等を用いればよい。第3半導体膜606cの膜厚は20nm以上200nm以下となるよう形成することが好ましい。

【0594】

また、第1半導体膜606a、第2半導体膜606b、及び第3半導体膜606cは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（Semiamorphous Semiconductor：SAS））半導体を用いて形成してもよい。

【0595】

また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、pin型のフォトダイオードはp型の半導体膜側を受光面とする方がよい特性を示す。ここでは、pin型のフォトダイオードが形成されている基板601の面からフォトダイオード602が受ける光622を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電性を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いるとよい。また、n型の半導体膜側を受光面として用いることもできる。

【0596】

絶縁膜631、層間絶縁膜633、層間絶縁膜634としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマCVD法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）等を用いて形成することができる。

【0597】

絶縁膜631としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶縁膜の単層、又は積層を用いることができる。

【0598】

本実施の形態では、絶縁膜 631 として酸化アルミニウム膜を用いる。絶縁膜 631 はスパッタリング法やプラズマ CVD 法によって形成することができる。

【0599】

酸化物半導体膜上に絶縁膜 631 として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。

【0600】

従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。

10

【0601】

層間絶縁膜 633、634 としては、表面凹凸を低減するため平坦化絶縁膜として機能する絶縁膜が好ましい。層間絶縁膜 633、634 としては、例えばポリイミド系樹脂、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（low-k 材料）、シロキサン系樹脂、PSG（リンガラス）、BPSG（リンボロンガラス）等の単層、又は積層を用いることができる。

【0602】

フォトダイオード 602 に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。

20

【0603】

実施の形態 1 で示したトランジスタ 410 と同様な構造及び作製方法で得られるトランジスタ 640 は、酸化物半導体膜上に、酸化物半導体よりも還元性が高い金属酸化物膜及び導電膜を成膜した後、加熱処理を行うことにより、金属酸化物膜を還元して金属膜としている。このとき、酸化物半導体よりも還元性が高い金属酸化物膜から酸素が放出され、酸化物半導体膜に供給することができる。これにより、ソース電極層及びドレイン電極層と酸化物半導体膜との界面における酸素欠損を低減し、トランジスタ 640 のしきい値電圧がマイナス方向にシフトすることを抑制することができる。

【0604】

また、金属膜中に高抵抗成分が形成されることを防止できるため、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することができる。これにより、トランジスタ 640 のオン電流の低下を抑制することができる。

30

【0605】

従って、本実施の形態の酸化物半導体膜を用いた安定した電気特性を有するトランジスタ 640 を含む信頼性の高い半導体装置を提供することができる。

【0606】

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせ用いることができる。

【0607】

（実施の形態 14）  
本実施の形態では、本発明の一態様に係るトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。

40

【0608】

図 22 は、半導体装置の構成の一例である。図 22 (A) に、半導体装置の断面図を、図 22 (B) に半導体装置の平面図を、図 22 (C) に半導体装置の回路図をそれぞれ示す。ここで、図 22 (A) は、図 22 (B) の E1 - E2 における断面に相当する。

【0609】

図 22 (A) 及び図 22 (B) に示す半導体装置（メモリセル 514）は、下部に第 1 の

50



半導体材料を用いたトランジスタ210を有し、上部に第2の半導体材料を用いたトランジスタ550を有する。トランジスタ550として、実施の形態6で示したトランジスタ110の構造を適用している。

【0610】

ここで、第1の半導体材料と第2の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第1の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第2の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。

【0611】

トランジスタ210に用いる半導体材料として、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。

【0612】

なお、上記トランジスタ210及びトランジスタ550は、いずれもnチャネル型トランジスタであるものとして説明するが、pチャネル型トランジスタを用いることができるのはいうまでもない。また、情報を保持するために酸化物半導体を用いた実施の形態6に示すトランジスタ110を、トランジスタ210として用いる他、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。

【0613】

図22(A)におけるトランジスタ210は、半導体材料（例えば、シリコンなど）を含む基板200に設けられたチャネル形成領域216と、チャネル形成領域216を挟むように設けられた不純物領域220a、220bと、不純物領域220a、220bに接する金属間化合物領域224a、224bと、チャネル形成領域216上に設けられたゲート絶縁膜208と、ゲート絶縁膜208上に設けられたゲート電極層209と、を有する。なお、図において、明示的にはソース電極層やドレイン電極層を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極層やドレイン電極層と表現することがある。つまり、本明細書において、ソース電極層との記載には、ソース領域が含まれうる。

【0614】

基板200上にはトランジスタ210を囲むように素子分離絶縁膜206が設けられており、トランジスタ210と接する絶縁膜228と、絶縁膜228と接する絶縁膜230とが設けられている。なお、トランジスタ210において、ゲート電極層209の側面にサイドウォール絶縁膜（側壁絶縁膜）を設け、不純物濃度が異なる領域を含む不純物領域220a、220bとしてもよい。

【0615】

単結晶半導体基板を用いたトランジスタ210は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。本実施の形態では、トランジスタ210と接する絶縁膜として、絶縁膜228と、絶縁膜228と接する絶縁膜230との2層構造としている。但し、トランジスタ210と接する絶縁膜は、単層としてもよいし、3層以上の積層としてもよい。トランジスタ550および容量素子551の形成前の処理として、トランジスタ210上に形成された絶縁膜にCMP処理を施して、平坦化した絶縁膜228、絶縁膜230を形成し、同時にゲート電極層209の上面を露出させる。

【0616】

絶縁膜228、絶縁膜230はそれぞれ、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸

10

20

30

40

50

化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁膜 228、絶縁膜 230 は、プラズマ CVD 法又はスパッタリング法等を用いて形成することができる。

【0617】

また、ポリイミド系樹脂、アクリル系樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料 (low-k 材料) 等を用いることができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁膜 228、絶縁膜 230 を形成してもよい。

【0618】

なお、本実施の形態において、絶縁膜 228 として窒化シリコン膜、絶縁膜 230 として酸化シリコン膜を用いる。

10

【0619】

絶縁膜 230 表面において、酸化物半導体膜 103 形成領域に、平坦化処理を行うことが好ましい。本実施の形態では、研磨処理 (例えば CMP 処理) により十分に平坦化した (好ましくは絶縁膜 230 表面の平均面粗さは 0.15 nm 以下) 絶縁膜 230 上に酸化物半導体膜 103 を形成する。

【0620】

トランジスタ 550 は、絶縁膜 230 上に設けられた酸化物半導体膜 103 と、酸化物半導体膜 103 上に設けられたゲート絶縁膜 111 と、ゲート絶縁膜 111 上に設けられたゲート電極層 105 と、ゲート電極層 105 上に設けられた絶縁膜 106 と、ゲート電極層 105 及び絶縁膜 106 の側面を覆うように設けられたサイドウォール絶縁膜 109a、109b と、酸化物半導体膜 103、ゲート絶縁膜 111 及びサイドウォール絶縁膜 109a、109b に接するソース電極層 116a 及びドレイン電極層 116b と、を有する。また、トランジスタ 550 を覆う絶縁膜 117 及び層間絶縁膜 115 が設けられている。

20

【0621】

酸化物半導体膜 103 は、チャネル形成領域 108、及びチャネル形成領域 108 を挟んで形成されたドーパントを含む領域 107a、107b を含む。ドーパントを含む領域 107a、107b は、チャネル形成領域 108 よりも低抵抗な領域である。

【0622】

トランジスタ 550 は、酸化物半導体膜 103 と接するソース電極層 116a 及びドレイン電極層 116b が積層構造で構成されている。ソース電極層 116a は、金属膜 114a と導電膜 113a の積層構造、ドレイン電極層 116b は、金属膜 114b と導電膜 113b の積層構造である。

30

【0623】

酸化物半導体膜 103 に接する金属膜 114a、114b として、酸化物半導体膜 103 に含まれる金属元素よりも耐酸化性を有する (少なくともインジウム、ガリウム、及び亜鉛の酸化反応のギブズ自由エネルギーよりも高い) 金属を用いることにより、酸化物半導体膜 103 から酸素を引き抜くことを防止することができる。これにより、ソース電極層 116a 及びドレイン電極層 116b と酸化物半導体膜 103 との界面における酸素欠損が増大することを抑制し、トランジスタのしきい値電圧がマイナス方向にシフトすることを抑制することができる。

40

【0624】

また、金属膜 114a、114b は、酸化物半導体膜 103 よりも酸化しにくく、金属膜 114a、114b 中に酸素が拡散することを抑制できるため、金属膜 114a、114b 中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜 103、ソース電極層 116a、及びドレイン電極層 116b に起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。

【0625】

また、トランジスタ 550 は、酸化物半導体をチャネル形成領域に用いたトランジスタで

50

ある。ここで、トランジスタ550に含まれる酸化物半導体膜103は、水素や水などの不純物が低減され、酸素欠損が低減されたものである。このような酸化物半導体を用いることで、極めて優れたオフ特性のトランジスタ550を得ることができる。

【0626】

トランジスタ550は、オフ電流が極めて小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。

【0627】

また、トランジスタ210を覆うように、絶縁膜117、層間絶縁膜115、絶縁膜118が設けられている。絶縁膜117及び絶縁膜118は、層間絶縁膜115と同様の材料及び方法で形成することができる。また、層間絶縁膜115、絶縁膜117、絶縁膜118は、単層構造または積層構造で形成される。絶縁膜117及び層間絶縁膜115は、トランジスタ550を覆うように、絶縁膜117及び層間絶縁膜115を形成した後、絶縁膜106の表面が露出するまで、絶縁膜117及び層間絶縁膜115に研磨処理を行うことで、表面の平坦化が行われている。平坦化が行われた絶縁膜117及び層間絶縁膜115上に、絶縁膜118が形成されている。

10

【0628】

本実施の形態では、絶縁膜117として、スパッタリング法により形成された酸化アルミニウム膜、層間絶縁膜115として、プラズマCVD法により形成された酸化窒化シリコン膜、絶縁膜118として、プラズマCVD法により形成された酸化窒化シリコン膜が用いられている。

20

【0629】

絶縁膜117は、緻密性の高い無機絶縁膜を用いることが好ましく、例えば、トランジスタ550を覆うようにスパッタリング法により酸化アルミニウム膜を形成する。酸化アルミニウム膜を高密度（膜密度 $3.2\text{ g/cm}^3$ 以上、好ましくは $3.6\text{ g/cm}^3$ 以上）とすることによって、トランジスタ550に安定な電気特性を付与することができる。膜密度はラザフォード後方散乱法（RBS: Rutherford Backscattering Spectrometry）や、X線反射率測定法（XRR: X-Ray Reflectometry）によって測定することができる。

30

【0630】

トランジスタ550上に設けられる無機絶縁膜として用いることのできる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。

【0631】

従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜103への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜103からの放出を防止する保護膜として機能する。

【0632】

絶縁膜118上にはトランジスタ210と、他のトランジスタを接続するための配線層119a、119bが設けられている。配線層119aは、絶縁膜118、層間絶縁膜115、及び絶縁膜117に形成された開口を介してソース電極層116aと電気的に接続される。また、配線層119bは、絶縁膜118、層間絶縁膜115、及び絶縁膜117に形成された開口を介してドレイン電極層116bと電気的に接続される。

40

【0633】

配線層119a及び配線層119bはゲート電極層105と同様の材料及び方法を用いて形成することができる。例えば、配線層119a及び配線層119bは、アルミニウム（Al）、クロム（Cr）、銅（Cu）、タンタル（Ta）、チタン（Ti）、モリブデン（Mo）、タングステン（W）から選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）などを

50

用いて形成することができる。また、アルミニウム、銅などの金属膜の下側及び上側の少なくとも一方に、チタン、モリブデン、タングステンなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としてもよい。

【0634】

また、配線層119a及び配線層119bの材料として、導電性の金属酸化物を用いることもできる。導電性の金属酸化物として、酸化インジウム( $\text{In}_2\text{O}_3$ )、酸化スズ( $\text{SnO}_2$ )、酸化亜鉛( $\text{ZnO}$ )、酸化インジウムスズ( $\text{In}_2\text{O}_3 - \text{SnO}_2$ 、ITOと略記する)、酸化インジウム酸化亜鉛( $\text{In}_2\text{O}_3 - \text{ZnO}$ )又はこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。また、上記導電性材料と、上記金属酸化物材料の積層構造とすることもできる。

10

【0635】

例えば、配線層119a及び配線層119bとして、モリブデン膜の単層、窒化タンタル膜と銅膜との積層、又は窒化タンタル膜とタングステン膜との積層などを用いることができる。

【0636】

また、配線層119a、119bを覆うように、絶縁膜121が形成されており、絶縁膜121上の配線層119bと重畳する領域に電極層122が形成されている。配線層119b、絶縁膜121、及び電極層122は、容量素子551として機能する。

【0637】

絶縁膜121は、層間絶縁膜115などと同様の材料及び方法を用いて形成することができる。

20

【0638】

図22(A)及び図22(B)において、トランジスタ210と、トランジスタ550とは、少なくとも一部が重畳するように設けられており、トランジスタ210のソース領域またはドレイン領域と、酸化物半導体膜103の一部が重畳するように設けられていることが好ましい。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。

【0639】

次に、図22(A)及び図22(B)に対応する回路構成の一例を図22(C)に示す。

30

【0640】

図22(C)において、第1の配線(1st Line)とトランジスタ210のソース電極層とは、電氣的に接続され、第2の配線(2nd Line)とトランジスタ210のドレイン電極層とは、電氣的に接続されている。また、第3の配線(3rd Line)とトランジスタ550のソース電極層またはドレイン電極層とは、電氣的に接続され、第4の配線(4th Line)と、トランジスタ550のゲート電極層とは、電氣的に接続されている。そして、トランジスタ210のゲート電極層と、トランジスタ550のソース電極層またはドレイン電極層は、容量素子551の電極の一方と電氣的に接続され、第5の配線(5th Line)と、容量素子551の電極の他方は電氣的に接続されている。

40

【0641】

図22(C)に示す半導体装置では、トランジスタ210のゲート電極層の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。

【0642】

情報の書き込みおよび保持について説明する。まず、第4の配線の電位を、トランジスタ550がオン状態となる電位にして、トランジスタ550をオン状態とする。これにより、第3の配線の電位が、トランジスタ210のゲート電極層、および容量素子551に与えられる。すなわち、トランジスタ210のゲート電極層には、所定の電荷が与えられる(書き込み)。ここでは、異なる二つの電位レベルを与える電荷(以下Lowレベル電荷

50

、Highレベル電荷という)のいずれかが与えられるものとする。その後、第4の配線の電位を、トランジスタ550がオフ状態となる電位にして、トランジスタ550をオフ状態とすることにより、トランジスタ210のゲート電極層に与えられた電荷が保持される(保持)。

【0643】

トランジスタ550のオフ電流は極めて小さいため、トランジスタ210のゲート電極層の電荷は長時間にわたって保持される。

【0644】

次に情報の読み出しについて説明する。第1の配線に所定の電位(定電位)を与えた状態で、第5の配線に適切な電位(読み出し電位)を与えると、トランジスタ210のゲート電極層に保持された電荷量に応じて、第2の配線は異なる電位をとる。一般に、トランジスタ210をnチャネル型とすると、トランジスタ210のゲート電極層にHighレベル電荷が与えられている場合の見かけのしきい値 $V_{th\_H}$ は、トランジスタ210のゲート電極層にLowレベル電荷が与えられている場合の見かけのしきい値 $V_{th\_L}$ より低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ210を「オン状態」とするために必要な第5の配線の電位をいうものとする。したがって、第5の配線の電位を $V_{th\_H}$ と $V_{th\_L}$ の間の電位 $V_0$ とすることにより、トランジスタ210のゲート電極層に与えられた電荷を判別できる。例えば、書き込みにおいて、Highレベル電荷が与えられていた場合には、第5の配線の電位が $V_0 (> V_{th\_H})$ となれば、トランジスタ210は「オン状態」となる。Lowレベル電荷が与えられていた場合には、第5の配線の電位が $V_0 (< V_{th\_L})$ となっても、トランジスタ210は「オフ状態」のままである。このため、第2の配線の電位を見ることで、保持されている情報を読み出すことができる。

【0645】

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極層の状態にかかわらずトランジスタ210が「オフ状態」となるような電位、つまり、 $V_{th\_H}$ より小さい電位を第5の配線に与えればよい。または、ゲート電極層の状態にかかわらずトランジスタ210が「オン状態」となるような電位、つまり、 $V_{th\_L}$ より大きい電位を第5の配線に与えればよい。

【0646】

本実施の形態に示す半導体装置では、チャンネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合(ただし、電位は固定されていることが望ましい)であっても、長期にわたって記憶内容を保持することが可能である。

【0647】

また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、本発明の一態様に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。

【0648】

以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。

【0649】

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適

10

20

30

40

50

宜組み合わせ用いることができる。

【0650】

(実施の形態15)

本実施の形態においては、実施の形態6に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態14に示した構成と異なる構成について、図23及び図24を用いて説明を行う。

【0651】

図23(A)は、半導体装置の回路構成の一例を示し、図23(B)は半導体装置の一例を示す概念図である。まず、図23(A)に示す半導体装置について説明を行い、続けて

10

【0652】

図23(A)に示す半導体装置において、ビット線BLとトランジスタ560のソース電極層又はドレイン電極層とは電氣的に接続され、ワード線WLとトランジスタ560のゲート電極層とは電氣的に接続され、トランジスタ560のソース電極層又はドレイン電極層と容量素子561の第1の端子とは電氣的に接続されている。

【0653】

次に、図23(A)に示す半導体装置(メモリセル562)に、情報の書き込みおよび保持を行う場合について説明する。

【0654】

20

まず、ワード線WLの電位を、トランジスタ560がオン状態となる電位として、トランジスタ560をオン状態とする。これにより、ビット線BLの電位が、容量素子561の第1の端子に与えられる(書き込み)。その後、ワード線WLの電位を、トランジスタ560がオフ状態となる電位として、トランジスタ560をオフ状態とすることにより、容量素子561の第1の端子の電位が保持される(保持)。

【0655】

酸化物半導体を用いたトランジスタ560は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ560をオフ状態とすることで、容量素子561の第1の端子の電位(あるいは、容量素子561に蓄積された電荷)を極めて長時間にわたって保持することが可能である。

30

【0656】

次に、情報の読み出しについて説明する。トランジスタ560がオン状態となると、浮遊状態であるビット線BLと容量素子561とが導通し、ビット線BLと容量素子561の間で電荷が再分配される。その結果、ビット線BLの電位が変化する。ビット線BLの電位の変化量は、容量素子561の第1の端子の電位(あるいは容量素子561に蓄積された電荷)によって、異なる値をとる。

【0657】

例えば、容量素子561の第1の端子の電位をV、容量素子561の容量をC、ビット線BLが有する容量成分(以下、ビット線容量とも呼ぶ)をCB、電荷が再分配される前のビット線BLの電位をVB0とすると、電荷が再分配された後のビット線BLの電位は、

40

【0658】

そして、ビット線BLの電位を所定の電位と比較することで、情報を読み出すことができる。

【0659】

このように、図23(A)に示す半導体装置は、トランジスタ560のオフ電流が極めて

50

小さいという特徴から、容量素子561に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。

【0660】

次に、図23(B)に示す半導体装置について、説明を行う。

【0661】

図23(B)に示す半導体装置は、上部に記憶回路として図23(A)に示したメモリセル562を複数有するメモリセルアレイ301a及び301bを有し、下部に、メモリセルアレイ310(メモリセルアレイ301a及び301b)を動作させるために必要な周辺回路320を有する。なお、周辺回路320は、メモリセルアレイ301a、メモリセルアレイ301bとそれぞれ電氣的に接続されている。

10

【0662】

図23(B)に示した構成とすることにより、周辺回路320をメモリセルアレイ310(メモリセルアレイ301a及び301b)の真下に設けることができるため半導体装置の小型化を図ることができる。

【0663】

周辺回路320に設けられるトランジスタは、トランジスタ560とは異なる半導体材料を用いることがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路(論理回路、駆動回路など)を好適に実現することが可能である。

20

【0664】

なお、図23(B)に示した半導体装置では、2つのメモリセルアレイ310(メモリセルアレイ301aと、メモリセルアレイ301b)が積層された構成を例示したが、積層するメモリセルの数はこれに限定されない。3つ以上のメモリセルを積層する構成としても良い。

30

【0665】

次に、図23(A)に示したメモリセル562の具体的な構成について図24を用いて説明を行う。

【0666】

図24は、メモリセル562の構成の一例である。図24(A)に、メモリセル562の断面図を、図24(B)にメモリセル562の平面図をそれぞれ示す。ここで、図24(A)は、図24(B)のF1-F2における断面に相当する。

【0667】

図24(A)及び図24(B)に示すトランジスタ570は、実施の形態14で示したトランジスタ550と同様の構成とすることができるため、詳細な説明は省略する。また、図24(A)及び図24(B)に示す容量素子571も、実施の形態14で示した容量素子551と同様の構成とすることができるため、詳細な説明は省略する。

40

【0668】

なお、メモリセルアレイを積層構造とする場合には、絶縁膜421及び電極層422上にさらに絶縁膜を形成し、該絶縁膜上にトランジスタ570と同様の酸化物半導体を用いたトランジスタを形成すればよい。

【0669】

また、図24(A)に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。

【0670】

50

以上のように、多層に形成された複数のメモリセルは、酸化物半導体を用いたトランジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。

【0671】

このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。

10

【0672】

以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。

【0673】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせることで実施することが可能である。

【0674】

（実施の形態16）

本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電子書籍などの携帯機器に応用した場合の例を図25乃至図28を用いて説明する。

20

【0675】

携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶などにSRAMまたはDRAMが使用されている。SRAMまたはDRAMが使用される理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。一方で、SRAMまたはDRAMを画像データの一時記憶に用いた場合、以下の特徴がある。

【0676】

通常のSRAMは、図25(A)に示すように1つのメモリセルがトランジスタ801～806の6個のトランジスタで構成されており、それをXデコーダ807、Yデコーダ808にて駆動している。トランジスタ803とトランジスタ805、トランジスタ804とトランジスタ806はインバータを構成し、高速駆動を可能としている。しかし1つのメモリセルが6トランジスタで構成されているため、セル面積が大きいという欠点がある。デザインルールの最小寸法をFとしたときにSRAMのメモリセル面積は通常 $100 \sim 150F^2$ である。このため、SRAMはビットあたりの単価が各種メモリの中で最も高い。

30

【0677】

それに対して、DRAMはメモリセルが図25(B)に示すようにトランジスタ811、保持容量812によって構成され、それをXデコーダ813、Yデコーダ814にて駆動している。1つのセルが1トランジスタ、1容量の構成になっており、面積が小さい。DRAMのメモリセル面積は通常 $10F^2$ 以下である。ただし、DRAMは常にリフレッシュが必要であり、書き換えをおこなわない場合でも電力を消費する。

40

【0678】

しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、 $10F^2$ 前後であり、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ消費電力を低減することができる。

【0679】

図26に携帯機器のブロック図を示す。図26に示す携帯機器はRF回路901、アナログベースバンド回路902、デジタルベースバンド回路903、バッテリー904、電源回路905、アプリケーションプロセッサ906、フラッシュメモリ910、ディスプレ

50



イコントローラ 911、メモリ回路 912、ディスプレイ 913、タッチセンサ 919、音声回路 917、キーボード 918 などより構成されている。ディスプレイ 913 は表示部 914、ソースドライバ 915、ゲートドライバ 916 によって構成されている。アプリケーションプロセッサ 906 は CPU 907、DSP 908、インターフェイス 909 (IF 909) を有している。一般にメモリ回路 912 は SRAM または DRAM で構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。

#### 【0680】

図 27 に、ディスプレイのメモリ回路 950 に先の実施の形態で説明した半導体装置を使用した例を示す。図 27 に示すメモリ回路 950 は、メモリ 952、メモリ 953、スイッチ 954、スイッチ 955 およびメモリコントローラ 951 により構成されている。また、メモリ回路 950 は、信号線から入力された画像データ (入力画像データ)、メモリ 952、及びメモリ 953 に記憶されたデータ (記憶画像データ) を読み出し、及び制御を行うディスプレイコントローラ 956 と、ディスプレイコントローラ 956 からの信号により表示するディスプレイ 957 が接続されている。

10

#### 【0681】

まず、ある画像データがアプリケーションプロセッサ (図示しない) によって、形成される (入力画像データ A)。入力画像データ A は、スイッチ 954 を介してメモリ 952 に記憶される。そしてメモリ 952 に記憶された画像データ (記憶画像データ A) は、スイッチ 955、及びディスプレイコントローラ 956 を介してディスプレイ 957 に送られ、表示される。

20

#### 【0682】

入力画像データ A に変更が無い場合、記憶画像データ A は、通常 30 ~ 60 Hz 程度の周期でメモリ 952 からスイッチ 955 を介して、ディスプレイコントローラ 956 から読み出される。

#### 【0683】

次に、例えばユーザーが画面を書き換える操作をしたとき (すなわち、入力画像データ A に変更が有る場合)、アプリケーションプロセッサは新たな画像データ (入力画像データ B) を形成する。入力画像データ B はスイッチ 954 を介してメモリ 953 に記憶される。この間も定期的にメモリ 952 からスイッチ 955 を介して記憶画像データ A は読み出されている。メモリ 953 に新たな画像データ (記憶画像データ B) を記憶し終わると、ディスプレイ 957 の次のフレームより、記憶画像データ B は読み出され、スイッチ 955、及びディスプレイコントローラ 956 を介して、ディスプレイ 957 に記憶画像データ B が送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモリ 952 に記憶されるまで継続される。

30

#### 【0684】

このようにメモリ 952 及びメモリ 953 は交互に画像データの書き込みと、画像データの読み出しを行うことによって、ディスプレイ 957 の表示をおこなう。なお、メモリ 952 及びメモリ 953 はそれぞれ別のメモリには限定されず、1つのメモリを分割して使用してもよい。先の実施の形態で説明した半導体装置をメモリ 952 及びメモリ 953 に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を十分に低減することができる。

40

#### 【0685】

図 28 に電子書籍のブロック図を示す。図 28 はバッテリー 1001、電源回路 1002、マイクロプロセッサ 1003、フラッシュメモリ 1004、音声回路 1005、キーボード 1006、メモリ回路 1007、タッチパネル 1008、ディスプレイ 1009、ディスプレイコントローラ 1010 によって構成される。

#### 【0686】

ここでは、図 28 のメモリ回路 1007 に先の実施の形態で説明した半導体装置を使用す

50

ることができる。メモリ回路1007の役割は書籍の内容を一時的に保持する機能を持つ。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマーキング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザーが指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合にはフラッシュメモリ1004にコピーしても良い。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を十分に低減することができる。

【0687】

以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯機器が実現される。

【0688】

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせ用いることができる。

【0689】

(実施の形態17)

本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、テレビジョン装置(テレビ、又はテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機(パチンコ機、スロットマシン等)、ゲーム筐体が挙げられる。これらの電子機器の具体例を図29に示す。

【0690】

図29(A)は、表示部を有するテーブル9000を示している。テーブル9000は、筐体9001に表示部9003が組み込まれており、表示部9003により映像を表示することが可能である。なお、4本の脚部9002により筐体9001を支持した構成を示している。また、電力供給のための電源コード9005を筐体9001に有している。

【0691】

先の実施の形態のいずれかに示す半導体装置は、表示部9003に用いることが可能であり、電子機器に高い信頼性を付与することができる。

【0692】

表示部9003は、タッチ入力機能を有しており、テーブル9000の表示部9003に表示された表示ボタン9004を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態13に示したイメージセンサ機能を有する半導体装置を用いれば、表示部9003にタッチ入力機能を持たせることができる。

【0693】

また、筐体9001に設けられたヒンジによって、表示部9003の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。

【0694】

図29(B)は、テレビジョン装置9100を示している。テレビジョン装置9100は、筐体9101に表示部9103が組み込まれており、表示部9103により映像を表示することが可能である。なお、ここではスタンド9105により筐体9101を支持した構成を示している。

【0695】

10

20

30

40

50

テレビジョン装置 9 1 0 0 の操作は、筐体 9 1 0 1 が備える操作スイッチや、別体のリモコン操作機 9 1 1 0 により行うことができる。リモコン操作機 9 1 1 0 が備える操作キー 9 1 0 9 により、チャンネルや音量の操作を行うことができ、表示部 9 1 0 3 に表示される映像を操作することができる。また、リモコン操作機 9 1 1 0 に、当該リモコン操作機 9 1 1 0 から出力する情報を表示する表示部 9 1 0 7 を設ける構成としてもよい。

【 0 6 9 6 】

図 2 9 ( B ) に示すテレビジョン装置 9 1 0 0 は、受信機やモデムなどを備えている。テレビジョン装置 9 1 0 0 は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

10

【 0 6 9 7 】

先の実施の形態のいずれかに示す半導体装置は、表示部 9 1 0 3、9 1 0 7 に用いることが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与することができる。

【 0 6 9 8 】

図 2 9 ( C ) はコンピュータであり、本体 9 2 0 1、筐体 9 2 0 2、表示部 9 2 0 3、キーボード 9 2 0 4、外部接続ポート 9 2 0 5、ポインティングデバイス 9 2 0 6 等を含む。

【 0 6 9 9 】

先の実施の形態のいずれかに示す半導体装置は、表示部 9 2 0 3 に用いることが可能であり、信頼性の高いコンピュータとすることが可能となる。

20

【 0 7 0 0 】

図 3 0 ( A ) 及び図 3 0 ( B ) は 2 つ折り可能なタブレット型端末である。図 3 0 ( A ) は、開いた状態であり、タブレット型端末は、筐体 9 6 3 0、表示部 9 6 3 1 a、表示部 9 6 3 1 b、表示モード切り替えスイッチ 9 0 3 4、電源スイッチ 9 0 3 5、省電力モード切り替えスイッチ 9 0 3 6、留め具 9 0 3 3、操作スイッチ 9 0 3 8、を有する。

【 0 7 0 1 】

先の実施の形態のいずれかに示す半導体装置は、表示部 9 6 3 1 a、表示部 9 6 3 1 b に用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。

30

【 0 7 0 2 】

表示部 9 6 3 1 a は、一部をタッチパネルの領域 9 6 3 2 a とすることができ、表示された操作キー 9 6 3 8 にふれることでデータ入力を行うことができる。なお、表示部 9 6 3 1 a においては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部 9 6 3 1 a の全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部 9 6 3 1 a の全面をキーボードボタン表示させてタッチパネルとし、表示部 9 6 3 1 b を表示画面として用いることができる。

【 0 7 0 3 】

また、表示部 9 6 3 1 b においても表示部 9 6 3 1 a と同様に、表示部 9 6 3 1 b の一部をタッチパネルの領域 9 6 3 2 b とすることができ、また、タッチパネルのキーボード表示切り替えボタン 9 6 3 9 が表示されている位置に指やスタイラスなどでふれることで表示部 9 6 3 1 b にキーボードボタン表示することができる。

40

【 0 7 0 4 】

また、タッチパネルの領域 9 6 3 2 a とタッチパネルの領域 9 6 3 2 b に対して同時にタッチ入力することもできる。

【 0 7 0 5 】

また、表示モード切り替えスイッチ 9 0 3 4 は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ 9 0 3 6 は、タブレット型端末に内蔵している光センサで検出される使用時の外光の

50

光量に応じて表示の輝度を最適なものとするができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。

【0706】

また、図30(A)では表示部9631bと表示部9631aの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なってもよく、表示の品質も異なってもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。

【0707】

図30(B)は、閉じた状態であり、タブレット型端末は、筐体9630、太陽電池9633、充放電制御回路9634、バッテリー9635、DCDCコンバータ9636を有する。なお、図30(B)では充放電制御回路9634の一例としてバッテリー9635、DCDCコンバータ9636を有する構成について示している。

【0708】

なお、タブレット型端末は2つ折り可能なため、未使用時に筐体9630を閉じた状態にすることができる。従って、表示部9631a、表示部9631bを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。

【0709】

また、この他にも図30(A)及び図30(B)に示したタブレット型端末は、様々な情報(静止画、動画、テキスト画像など)を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有することができる。

【0710】

タブレット型端末の表面に装着された太陽電池9633によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池9633は、筐体9630の片面又は両面に設けることができ、バッテリー9635の充電を効率的に行う構成とすることができる。なお、バッテリー9635としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。

【0711】

また、図30(B)に示す充放電制御回路9634の構成、及び動作について図30(C)にブロック図を示し説明する。図30(C)には、太陽電池9633、バッテリー9635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3、表示部9631について示しており、バッテリー9635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3が、図30(B)に示す充放電制御回路9634に対応する箇所となる。

【0712】

まず、外光により太陽電池9633により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー9635を充電するための電圧となるようDCDCコンバータ9636で昇圧又は降圧がなされる。そして、表示部9631の動作に太陽電池9633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9637で表示部9631に必要な電圧に昇圧又は降圧をすることとなる。また、表示部9631での表示を行わない際には、SW1をオフにし、SW2をオンにしてバッテリー9635の充電を行う構成とすればよい。

【0713】

なお、太陽電池9633については、発電手段の一例として示したが、特に限定されず、圧電素子(ピエゾ素子)や熱電変換素子(ペルティエ素子)などの他の発電手段によるバッテリー9635の充電を行う構成であってもよい。例えば、無線(非接触)で電力を送受信して充電する無接点電力電送モジュールや、また他の充電手段を組み合わせる構成としてもよい。

10

20

30

40

50

## 【 0 7 1 4 】

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせる用いることができる。

## 【 0 7 1 5 】

(実施の形態 1 8 )

本発明の一態様に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説明する。

10

## 【 0 7 1 6 】

図 3 1 ( A ) は、ノート型のパーソナルコンピュータであり、本体 3 0 0 1、筐体 3 0 0 2、表示部 3 0 0 3、キーボード 3 0 0 4 などによって構成されている。実施の形態 1 2 に示す表示装置は、表示部 3 0 0 3 に適用することができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として先の実施の形態に係る記憶装置を適用することができる。先の実施の形態に係る半導体装置を適用することにより、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減したノート型のパーソナルコンピュータとすることができる。

20

## 【 0 7 1 7 】

図 3 1 ( B ) は、携帯情報端末 ( P D A ) であり、本体 3 0 2 1 には表示部 3 0 2 3 と、外部インターフェイス 3 0 2 5 と、操作ボタン 3 0 2 4 等が設けられている。また操作用の付属品としてスタイラス 3 0 2 2 がある。実施の形態 1 2 に示す表示装置は、表示部 3 0 2 3 に適用することができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として先の実施の形態に係る記憶装置を適用することもできる。先の実施の形態に係る半導体装置を適用することにより、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯情報端末 ( P D A ) とすることができる。

30

## 【 0 7 1 8 】

図 3 1 ( C ) は、電子書籍の一例を示している。例えば、電子書籍 2 7 0 0 は、筐体 2 7 0 1 および筐体 2 7 0 3 の 2 つの筐体で構成されている。筐体 2 7 0 1 および筐体 2 7 0 3 は、軸部 2 7 1 1 により一体とされており、該軸部 2 7 1 1 を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。

## 【 0 7 1 9 】

筐体 2 7 0 1 には表示部 2 7 0 5 が組み込まれ、筐体 2 7 0 3 には表示部 2 7 0 7 が組み込まれている。表示部 2 7 0 5 および表示部 2 7 0 7 は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部 ( 図 3 1 ( C ) では表示部 2 7 0 5 ) に文章を表示し、左側の表示部 ( 図 3 1 ( C ) では表示部 2 7 0 7 ) に画像を表示することができる。実施の形態 1 2 に示す表示装置は、表示部 2 7 0 5 及び表示部 2 7 0 7 に適用することができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として先の実施の形態に係る記憶装置を適用することもできる。先の実施の形態に係る半導体装置を適用することにより、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した電子書籍 2 7 0 0 とすることができる。

40

## 【 0 7 2 0 】

また、図 3 1 ( C ) では、筐体 2 7 0 1 に操作部などを備えた例を示している。例えば、筐体 2 7 0 1 において、電源 2 7 2 1、操作キー 2 7 2 3、スピーカー 2 7 2 5などを備えている。操作キー 2 7 2 3 により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の

50

裏面や側面に、外部接続用端子（イヤホン端子、USB端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成としてもよい。

【0721】

また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

【0722】

図31(D)は、スマートフォンであり、筐体2800と、ボタン2801と、マイクロフォン2802と、タッチパネルを備えた表示部2803と、スピーカー2804と、カメラ用レンズ2805と、を具備し、携帯型電話機としての機能を有する。実施の形態12に示す表示装置は、表示部2803に適用することができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として先の実施の形態に係る記憶装置を適用することもできる。先の実施の形態に係る半導体装置を適用することにより、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減したスマートフォンとすることができる。

10

【0723】

表示部2803は、使用形態に応じて表示の方向が適宜変化する。また、表示部2803と同一面上にカメラ用レンズ2805を備えているため、テレビ電話が可能である。スピーカー2804及びマイクロフォン2802は音声通話に限らず、テレビ電話、録音、再生などが可能である。

20

【0724】

また、外部接続端子2806はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット（図示せず）に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。

【0725】

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。

【0726】

図31(E)は、デジタルビデオカメラであり、本体3051、表示部(A)3057、接眼部3053、操作スイッチ3054、表示部(B)3055、バッテリー3056などによって構成されている。実施の形態12に示す表示装置は、表示部(A)3057及び表示部(B)3055に適用することができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として先の実施の形態に係る記憶装置を適用することもできる。先の実施の形態に係る半導体装置を適用することにより、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減したデジタルビデオカメラとすることができる。

30

【0727】

図31(F)は、テレビジョン装置の一例を示している。テレビジョン装置9600は、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、スタンド9605により筐体9601を支持した構成を示している。実施の形態12に示す表示装置は、表示部9603に適用することができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として先の実施の形態に係る記憶装置を適用することもできる。先の実施の形態に係る半導体装置を適用することにより、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減したテレビジョン装置9600とすることができる。

40

【0728】

テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から

50

出力する情報を表示する表示部を設ける構成としてもよい。

【0729】

なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

【0730】

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせ用いることができる。

【実施例1】

【0731】

本実施例では、昇温脱離分析（TDS分析）により、酸化ルテニウムに含まれる酸素の脱離に関して調査した結果について説明する。

【0732】

昇温脱離分析とは、高真空で試料を赤外線加熱しながら放出されるガス分子を質量分析することにより、温度毎に試料からの脱離成分の質量スペクトルを得るものである。測定装置のバックグラウンド真空度は、 $1.33 \times 10^{-7}$  Pa ( $10^{-9}$  Torr) であるため、極微量成分についての分析が可能である。本実施例では、ESCO社のEMD-WA1000Sを使用した。

【0733】

また、TDS分析の結果を示す曲線におけるピークは、分析した試料に含まれる原子または分子が外部に放出されることで現れるピークである。なお、外部に放出される原子または分子の総量は、当該ピークの積分値に相当する。それゆえ、当該ピーク強度の高低によって、酸化ルテニウム膜に含まれる原子または分子の総量を評価することができる。

【0734】

本実施例では、シリコンウェハ上に、スパッタリング法を用いて酸化ルテニウム膜を成膜した。酸化ルテニウムの成膜条件は、酸素流量を20 sccm、処理室内の圧力を0.4 Pa、100 W (DC)、ターゲット-基板間距離を60 mm、基板温度を150 とした。なお、酸化ルテニウムの膜厚を、10 nm、30 nm、50 nm、100 nm、200 nmの5条件とした。ここで、膜厚が10 nmの酸化ルテニウムを試料Aとし、30 nmの酸化ルテニウムを試料Bとし、50 nmの酸化ルテニウムを試料Cとし、100 nmの酸化ルテニウムを試料Dとし、200 nmの酸化ルテニウムを試料Eとする。

【0735】

次に、試料A乃至試料Eに対して、TDS分析を行った結果を、図33に示す。図33は、基板温度に対する酸素分子放出量を示したグラフである。

【0736】

図33に示すTDS分析結果より、酸化ルテニウムが10 nmの場合であっても、酸素分子の放出が確認された。また、酸化ルテニウムの膜厚が増加するにつれ、酸素分子の放出量が増加することが確認された。

【0737】

以上の結果から、酸化ルテニウムは、加熱によって、酸素を脱離させることが可能な膜であることが確認された。

【実施例2】

【0738】

本実施例では、酸化物半導体膜に接して設けられた導電膜の加熱処理前後における酸素濃度について説明する。本実施例では、SIMSを用いて、酸素( $^{18}\text{O}$ )の濃度を測定することで、加熱処理による酸素の移動について説明する。

【0739】

はじめに、本実施例で作製した試料について説明する。

【0740】

シリコンウエハ上に、スパッタリング法により、膜厚100nmのIGZO膜を成膜した。IGZO膜の成膜条件は、スパッタリングターゲットとして、原子比がIn:Ga:Zn=3:1:2を用い、スパッタリングガスとして、30sccmのアルゴンと、15sccmの酸素をスパッタリング装置の処理室内に供給し、処理室内の圧力を0.4Paに制御して、0.5kWの直流電力を供給し、基板温度を200とした。なお、スパッタリングガスとして用いた酸素は、酸素( $^{18}\text{O}$ )である。

【0741】

次に、IGZO膜上に、スパッタリング法により、膜厚100nmのルテニウム膜を成膜した。ルテニウムの成膜条件は、スパッタリングガスとして、50sccmのアルゴンガスをスパッタリング装置の処理室内に供給し、処理室内の圧力0.4Paに制御して、50Wの直流電力を供給し、基板温度を25とした。

10

【0742】

次に、ルテニウム膜まで成膜された基板を複数に分割し、分割された基板の一つに加熱処理を行った。加熱処理の条件は、加熱温度を、400として、窒素雰囲気にて、1時間行った。ここで、加熱処理が行われていない基板を、試料L、加熱処理が行われた基板を、試料Mとする。

【0743】

次に、比較例として作製した試料について説明する。

【0744】

まず、ガラス基板上に、スパッタリング法により、膜厚100nmのIGZO膜を成膜した。IGZO膜の成膜条件は、スパッタリングターゲットとして、原子比がIn:Ga:Zn=3:1:2を用い、スパッタリングガスとして、30sccmのアルゴンと、15sccmの酸素をスパッタリング装置の処理室内に供給し、処理室内の圧力を0.44Paに制御して、0.5kWの直流電力を供給し、基板温度を200とした。なお、スパッタリングガスとして用いた酸素は、酸素( $^{18}\text{O}$ )である。

20

【0745】

次に、IGZO膜上に、スパッタリング法により、膜厚100nmのタングステン膜を成膜した。タングステン膜の成膜条件は、スパッタリングガスとして、80sccmのアルゴンと、処理室内の圧力を0.8Paに制御して、1kWの直流電力を供給し、処理室内の温度を230とした。

30

【0746】

次に、タングステン膜まで成膜された基板を複数に分割し、分割された基板の一つに加熱処理を行った。加熱処理の条件は、加熱温度を、400として、窒素雰囲気にて、1時間行った。ここで、加熱処理が行われていない基板を、比較試料N、加熱処理が行われた基板を、比較試料Oとする。

【0747】

次に、試料L、試料M、比較試料N、及び比較試料Oについて、SIMS測定を行った。

【0748】

図34に、SIMS測定により得られた試料L、試料M、比較試料N、及び比較試料Oにおける酸素( $^{18}\text{O}$ )の濃度プロファイルである。図34において、試料Lは、白い四角形のドット、試料Mは、白い三角形のドット、比較試料Nは、黒い四角形のドット、比較試料Oは、黒い三角形のドットで示している。

40

【0749】

図34の結果から、IGZO膜上にタングステン膜が形成された比較試料Nと比較試料Oとを比較すると、加熱処理の前後で、酸素が移動していることがわかる。これに対し、IGZO膜に、ルテニウム膜が形成された試料Lと試料Mは、膜に含まれる酸素の量は、タングステン膜よりも少なく、また加熱処理前後においても酸素の移動は少ないことがわかる。

【0750】

以上の結果から、IGZO膜に接して設けられた導電膜として、ルテニウム膜を形成する

50



場合、タングステン膜と比較して、酸素の拡散が確認されなかった。よって、ルテニウム膜は、IGZO膜と接して設ける場合、IGZO膜から酸素を引き抜き、IGZO膜を還元させてしまうことを抑制できることが示唆された。

【符号の説明】

【0751】

100	基板	
101	絶縁膜	
102	酸化物半導体膜	
103	酸化物半導体膜	
104	絶縁膜	10
105	ゲート電極層	
106	絶縁膜	
107 a	領域	
107 b	領域	
108	チャンネル形成領域	
109 a	サイドウォール絶縁膜	
109 b	サイドウォール絶縁膜	
110	トランジスタ	
111	ゲート絶縁膜	
112	金属酸化物膜	20
112 a	金属酸化物膜	
112 b	金属酸化物膜	
113	導電膜	
113 a	導電膜	
113 b	導電膜	
114	金属膜	
114 a	金属膜	
114 b	金属膜	
115	層間絶縁膜	
116 a	ソース電極層	30
116 b	ドレイン電極層	
117	絶縁膜	
118	絶縁膜	
119 a	配線層	
119 b	配線層	
120	トランジスタ	
121	絶縁膜	
122	電極層	
130	トランジスタ	
140	トランジスタ	40
200	基板	
206	素子分離絶縁膜	
208	ゲート絶縁膜	
209	ゲート電極層	
210	トランジスタ	
216	チャンネル形成領域	
220 a	不純物領域	
220 b	不純物領域	
224 a	金属間化合物領域	
224 b	金属間化合物領域	50

2 2 8	絶縁膜	
2 3 0	絶縁膜	
3 0 1 a	メモリセルアレイ	
3 0 1 b	メモリセルアレイ	
3 1 0	メモリセルアレイ	
3 2 0	周辺回路	
4 0 0	基板	
4 0 1	ゲート電極層	
4 0 2	ゲート絶縁膜	
4 0 3	酸化物半導体膜	10
4 0 4	金属酸化物膜	
4 0 4 a	金属酸化物膜	
4 0 4 b	金属酸化物膜	
4 0 5	導電膜	
4 0 5 a	導電膜	
4 0 5 b	導電膜	
4 0 6	金属膜	
4 0 6 a	金属膜	
4 0 6 b	金属膜	
4 0 7 a	ソース電極層	20
4 0 7 b	ドレイン電極層	
4 0 8	絶縁膜	
4 0 9	平坦化絶縁膜	
4 1 0	トランジスタ	
4 1 1	絶縁膜	
4 1 3	酸化物半導体膜	
4 1 5 a	導電膜	
4 1 5 b	導電膜	
4 1 7 a	ソース電極層	
4 1 7 b	ドレイン電極層	30
4 2 0	トランジスタ	
4 2 1	絶縁膜	
4 2 2	電極層	
4 3 0	トランジスタ	
4 4 0	トランジスタ	
4 5 0	トランジスタ	
4 6 0	トランジスタ	
5 0 0	基板	
5 0 2	ゲート絶縁膜	
5 0 4	層間絶縁膜	40
5 0 5	カラーフィルタ層	
5 0 6	絶縁膜	
5 0 7	隔壁	
5 1 0	トランジスタ	
5 1 1 a	ゲート電極層	
5 1 1 b	ゲート電極層	
5 1 2	酸化物半導体膜	
5 1 3 a	導電層	
5 1 3 b	導電層	
5 1 4	メモリセル	50


5 2 0	容量素子	
5 2 1 a	導電層	
5 2 1 b	導電層	
5 2 2	酸化物半導体膜	
5 2 3	導電層	
5 3 0	配線層交差部	
5 3 3	導電層	
5 4 0	発光素子	
5 4 1	電極層	
5 4 2	電界発光層	10
5 4 3	電極層	
5 5 0	トランジスタ	
5 5 1	容量素子	
5 6 0	トランジスタ	
5 6 1	容量素子	
5 6 2	メモリセル	
5 7 0	トランジスタ	
5 7 1	容量素子	
6 0 1	基板	
6 0 2	フォトダイオード	20
6 0 6 a	半導体膜	
6 0 6 b	半導体膜	
6 0 6 c	半導体膜	
6 0 8	接着層	
6 1 3	基板	
6 3 1	絶縁膜	
6 3 3	層間絶縁膜	
6 3 4	層間絶縁膜	
6 4 0	トランジスタ	
6 4 1 a	電極層	30
6 4 1 b	電極層	
6 4 2	電極層	
6 4 3	導電層	
6 4 5	導電層	
6 5 6	トランジスタ	
6 5 8	フォトダイオードリセット信号線	
6 5 9	ゲート信号線	
6 7 1	フォトセンサ出力信号線	
6 7 2	フォトセンサ基準信号線	
7 0 0	基板	40
7 0 2	絶縁膜	
7 0 4	ゲート電極層	
7 0 6	酸化物半導体膜	
7 1 2	ゲート絶縁膜	
7 1 6	電極層	
7 1 8	保護絶縁膜	
8 0 1	トランジスタ	
8 0 3	トランジスタ	
8 0 4	トランジスタ	
8 0 5	トランジスタ	50

8 0 6	トランジスタ	
8 0 7	Xデコーダー	
8 0 8	Yデコーダー	
8 1 1	トランジスタ	
8 1 2	保持容量	
8 1 3	Xデコーダー	
8 1 4	Yデコーダー	
9 0 1	R F回路	
9 0 2	アナログベースバンド回路	
9 0 3	デジタルベースバンド回路	10
9 0 4	バッテリー	
9 0 5	電源回路	
9 0 6	アプリケーションプロセッサ	
9 0 7	C P U	
9 0 8	D S P	
9 0 9	インターフェイス	
9 1 0	フラッシュメモリ	
9 1 1	ディスプレイコントローラ	
9 1 2	メモリ回路	
9 1 3	ディスプレイ	20
9 1 4	表示部	
9 1 5	ソースドライバ	
9 1 6	ゲートドライバ	
9 1 7	音声回路	
9 1 8	キーボード	
9 1 9	タッチセンサ	
9 5 0	メモリ回路	
9 5 1	メモリコントローラ	
9 5 2	メモリ	
9 5 3	メモリ	30
9 5 4	スイッチ	
9 5 5	スイッチ	
9 5 6	ディスプレイコントローラ	
9 5 7	ディスプレイ	
1 0 0 1	バッテリー	
1 0 0 2	電源回路	
1 0 0 3	マイクロプロセッサ	
1 0 0 4	フラッシュメモリ	
1 0 0 5	音声回路	
1 0 0 6	キーボード	40
1 0 0 7	メモリ回路	
1 0 0 8	タッチパネル	
1 0 0 9	ディスプレイ	
1 0 1 0	ディスプレイコントローラ	
2 7 0 0	電子書籍	
2 7 0 1	筐体	
2 7 0 3	筐体	
2 7 0 5	表示部	
2 7 0 7	表示部	
2 7 1 1	軸部	50


2 7 2 1	電源	
2 7 2 3	操作キー	
2 7 2 5	スピーカー	
2 8 0 0	筐体	
2 8 0 1	ボタン	
2 8 0 2	マイクロフォン	
2 8 0 3	表示部	
2 8 0 4	スピーカー	
2 8 0 5	カメラ用レンズ	
2 8 0 6	外部接続端子	10
3 0 0 1	本体	
3 0 0 2	筐体	
3 0 0 3	表示部	
3 0 0 4	キーボード	
3 0 2 1	本体	
3 0 2 2	スタイラス	
3 0 2 3	表示部	
3 0 2 4	操作ボタン	
3 0 2 5	外部インターフェイス	
3 0 5 1	本体	20
3 0 5 3	接眼部	
3 0 5 4	操作スイッチ	
3 0 5 6	バッテリー	
4 0 0 1	基板	
4 0 0 2	画素部	
4 0 0 3	信号線駆動回路	
4 0 0 4	走査線駆動回路	
4 0 0 5	シール材	
4 0 0 6	基板	
4 0 0 8	液晶層	30
4 0 1 0	トランジスタ	
4 0 1 1	トランジスタ	
4 0 1 3	液晶素子	
4 0 1 5	接続端子電極	
4 0 1 6	端子電極	
4 0 1 8	F P C	
4 0 1 9	異方性導電膜	
4 0 2 0	絶縁膜	
4 0 2 1	絶縁膜	
4 0 3 0	電極層	40
4 0 3 1	電極層	
4 0 3 2	絶縁膜	
4 0 3 3	絶縁膜	
4 0 3 5	スペーサ	
4 0 4 0	トランジスタ	
4 5 1 0	隔壁	
4 5 1 1	電界発光層	
4 5 1 3	発光素子	
4 5 1 4	充填材	
9 0 0 0	テーブル	50

9 0 0 1	筐体	
9 0 0 2	脚部	
9 0 0 3	表示部	
9 0 0 4	表示ボタン	
9 0 0 5	電源コード	
9 0 3 3	具	
9 0 3 4	スイッチ	
9 0 3 5	電源スイッチ	
9 0 3 6	スイッチ	
9 0 3 8	操作スイッチ	10
9 1 0 0	テレビジョン装置	
9 1 0 1	筐体	
9 1 0 3	表示部	
9 1 0 5	スタンド	
9 1 0 7	表示部	
9 1 0 9	操作キー	
9 1 1 0	リモコン操作機	
9 2 0 1	本体	
9 2 0 2	筐体	
9 2 0 3	表示部	20
9 2 0 4	キーボード	
9 2 0 5	外部接続ポート	
9 2 0 6	ポインティングデバイス	
9 6 0 0	テレビジョン装置	
9 6 0 1	筐体	
9 6 0 3	表示部	
9 6 0 5	スタンド	
9 6 3 0	筐体	
9 6 3 1	表示部	
9 6 3 1 a	表示部	30
9 6 3 1 b	表示部	
9 6 3 2 a	領域	
9 6 3 2 b	領域	
9 6 3 3	太陽電池	
9 6 3 4	充放電制御回路	
9 6 3 5	バッテリー	
9 6 3 6	D C D Cコンバータ	
9 6 3 7	コンバータ	
9 6 3 8	操作キー	
9 6 3 9	ボタン	40


【図1】




【図2】




【図3】




【図4】




【 図 5 】




【 図 6 】



【 図 7 】




【 図 8 】







【 図 9 】




【 図 10 】




【 図 11 】




【 図 12 】




【 13 】




【 14 】



【 15 】




【 16 】







【図 2 1】




【図 2 2】



【図 2 3】




【図 2 4】




【図25】


(A)




(B)




【図26】




【図27】




【図28】




【図 29】




【図 30】




【図 31】




【図 32】



【 図 3 3 】



【 図 3 4 】



## フロントページの続き

(51)Int.Cl.		F I		
H 0 1 L	21/8244 (2006.01)	H 0 1 L	21/28	3 0 1 R
H 0 1 L	27/11 (2006.01)	H 0 1 L	27/10	3 2 1
H 0 1 L	27/115 (2017.01)	H 0 1 L	27/10	3 8 1
H 0 1 L	27/105 (2006.01)	H 0 1 L	27/10	4 3 4
H 0 1 L	29/417 (2006.01)	H 0 1 L	27/10	4 4 1
H 0 1 L	29/788 (2006.01)	H 0 1 L	27/10	6 1 5
H 0 1 L	29/792 (2006.01)	H 0 1 L	27/10	6 7 1 C
		H 0 1 L	27/10	6 7 1 Z
		H 0 1 L	29/50	M
		H 0 1 L	29/78	3 7 1

- (56)参考文献 特開2011-086955(JP,A)  
 特開2011-014796(JP,A)  
 特開2010-109145(JP,A)  
 特開2010-171415(JP,A)  
 特開2011-142309(JP,A)

## (58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 1 / 2 8  
 H 0 1 L 2 1 / 3 3 6  
 H 0 1 L 2 1 / 8 2 4 2  
 H 0 1 L 2 1 / 8 2 4 4  
 H 0 1 L 2 1 / 8 2 4 7  
 H 0 1 L 2 7 / 1 0 5  
 H 0 1 L 2 7 / 1 0 8  
 H 0 1 L 2 7 / 1 1  
 H 0 1 L 2 7 / 1 1 5  
 H 0 1 L 2 9 / 4 1 7  
 H 0 1 L 2 9 / 7 8 6  
 H 0 1 L 2 9 / 7 8 8  
 H 0 1 L 2 9 / 7 9 2