

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号
特許第7492830号
(P7492830)

(45)発行日 令和6年5月30日(2024.5.30)

(24)登録日 令和6年5月22日(2024.5.22)

(51)国際特許分類

F I

G 0 6 F 9/308(2018.01) G 0 6 F 9/308 B

G 0 6 F 9/345(2018.01) G 0 6 F 9/345 A

請求項の数 1 (全13頁)

(21)出願番号	特願2019-572555(P2019-572555)	(73)特許権者	500395107
(86)(22)出願日	平成30年6月27日(2018.6.27)		アーム・リミテッド
(65)公表番号	特表2020-526825(P2020-526825 A)		グレート・ブリテン及び北部アイルランド連合王国、イングランド、シー・ピー1、9エヌ・ジェイ、ケンブリッジ、フルボーン・ロード 110
(43)公表日	令和2年8月31日(2020.8.31)	(74)代理人	110000855
(86)国際出願番号	PCT/EP2018/067234		弁理士法人浅村特許事務所
(87)国際公開番号	WO2019/011653	(72)発明者	マグクリス、グリゴリオス
(87)国際公開日	平成31年1月17日(2019.1.17)		英国、ケンブリッジシャー、ケンブリッジ、チェリー ヒントン、フルボーン ロード 110、エイアールエム リミテッド 気付
審査請求日	令和3年6月18日(2021.6.18)	(72)発明者	スティーブンス、ナイジェル ジョン
審判番号	不服2023-4398(P2023-4398/J1)		英国、ケンブリッジシャー、ケンブリッジ
審判請求日	令和5年3月15日(2023.3.15)		最終頁に続く
(31)優先権主張番号	17386023.0		
(32)優先日	平成29年7月10日(2017.7.10)		
(33)優先権主張国・地域又は機関	欧州特許庁(EP)		

(54)【発明の名称】 ベクトル要素内のビット値のテスト

(57)【特許請求の範囲】

【請求項1】

命令をデコードし、前記命令に応じた制御信号を生成する命令デコード回路と、
前記命令デコード回路によって生成された前記制御信号に応じてデータ処理動作を実行するデータ処理回路と、

を備える装置であって、
前記命令デコード回路は、

ソースベクトルレジスタおよびインデックスを指定するビットテスト命令に応答し、前記データ処理回路が複数の結果ビットを生成するためにソースベクトルレジスタ内に格納された複数の要素に対してビットテスト手順を実行させようとし、

ここで、前記ビットテスト手順は、前記複数の要素の各要素について、前記インデックスによって示される前記ソースベクトルレジスタの前記要素内のビット位置のテストビットの値に応じて前記複数の結果ビットのそれぞれの結果ビットを設定することを含み、

前記ビットテスト手順では、前記複数の要素のうち、支配述語ビット値のセットのうちの第1所定値を有する述語ビットに対応する要素が前記ビットテスト手順のビットテストを受け、

前記ビットテスト手順では、前記複数の要素のうち、前記支配述語ビット値のセットのうちの第1所定値を有さない述語ビットに対応する要素に対する結果ビットが第2所定値に設定される、

装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、データ処理装置に関する。より具体的には、データ処理装置によって処理されたベクトル要素内のビット値のテストに関する。

【背景技術】

【0002】

データ処理装置がデータ処理を実行しているとき、入力値の指定されたビットが設定されているか否かをデータ処理装置がテストすることは有用であり得る。このように、たとえば特定の機能をオンまたはオフに切り替えるように、特定のデータ処理挙動を修正するように、処理のために特定の指定された入力データを包含または除外するようになど、データ処理装置の動作を制御するために、入力値の当該ビットはプログラマによって使用され得る。

10

【発明の概要】

【0003】

例示的な一実施形態では、命令をデコードし、命令に応じた制御信号を生成する命令デコード回路と、命令デコード回路によって生成された制御信号に応じてデータ処理動作を実行するデータ処理回路とを備える装置であって、命令デコード回路は、複数の結果ビットを生成するためにソースベクトルレジスタ内に格納された複数の要素に対してデータ処理回路にビットテスト手順を実行させるため、ソースベクトルレジスタおよびインデックスを指定するビットテスト命令に応答し、ビットテスト手順は、複数の要素の各処理済み要素について、インデックスによって示されるソースベクトルレジスタの処理済み要素内のビット位置のテストビットの値に応じて複数の結果ビットのそれぞれの結果ビットを設定することを含む、装置がある。

20

【0004】

別の例示的实施形態では、データ処理装置を動作させる方法であって、命令をデコードし、命令に応じた制御信号を生成するステップと、生成された制御信号に応じてデータ処理動作を実行するステップと、ソースベクトルレジスタおよびインデックスを指定するビットテスト命令に応じて、複数の結果ビットを生成するためにソースベクトルレジスタ内に格納された複数の要素に対するビットテスト手順の実行を行わせるステップと、を備え、ビットテスト手順は、複数の要素の各処理済み要素について、インデックスによって示されるソースベクトルレジスタの処理済み要素内のビット位置のテストビットの値に応じて複数の結果ビットのそれぞれの結果ビットを設定することを備える、方法がある。

30

【0005】

別の例示的实施形態では、命令をデコードし、命令に応じた制御信号を生成する手段と、生成された制御信号に応じてデータ処理動作を実行する手段と、ソースベクトルレジスタおよびインデックスを指定するビットテスト命令に応じて、複数の結果ビットを生成するためにソースベクトルレジスタ内に格納された複数の要素に対するビットテスト手順の実行を行わせる手段と、を備える装置であって、ビットテスト手順は、複数の要素の各処理済み要素について、インデックスによって示されるソースベクトルレジスタの処理済み要素内のビット位置のテストビットの値に応じて複数の結果ビットのそれぞれの結果ビットを設定することを備える、装置がある。

40

【0006】

別の例示的实施形態では、命令をデコードし、命令に応じた制御信号を生成するための命令デコードプログラムロジックと、命令デコードプログラムロジックによって生成された制御信号に応じてデータ処理動作を実行するためのデータ処理プログラムロジックと、を備える命令実行環境を提供するようにホストデータ処理装置を制御するためのコンピュータプログラムであって、命令デコードプログラムロジックは、データ処理プログラムロジックに、複数の結果ビットを生成するためにソースベクトルデータ構造内に格納された複数の要素に対してビットテスト手順を実行させるため、ソースベクトルデータ構造およ

50

びインデックスを指定するビットテスト命令に応答し、ビットテスト手順は、複数の要素の各処理済み要素について、インデックスによって示されるソースベクトルデータ構造の処理済み要素内のビット位置のテストビットの値に応じて複数の結果ビットのそれぞれの結果ビットを設定することを含む、コンピュータプログラムがある。

【 0 0 0 7 】

本技術は、以下の添付図面に示されるようなその実施形態を参照して、単なる例示によって、さらに説明される。

【図面の簡単な説明】

【 0 0 0 8 】

【図 1】一実施形態のデータ処理装置を概略的に示す図である。

10

【図 2】一実施形態のソースベクトルの要素に対してビットテスト手順を実行するデータ処理回路を概略的に示す図である。

【図 3 A】一実施形態の支配述語値を参照してソースベクトルの要素に対してビットテスト手順を実行するデータ処理回路を概略的に示す図である。

【図 3 B】図 3 A に示される実施形態に対応する 2 つの例示的なビットテスト命令を示す図である。

【図 4 A】一実施形態のスカラーインデックス値を参照してビットテスト手順を実行するための例示的なビットテスト命令および対応するデータ処理回路を示す図である。

【図 4 B】一実施形態のインデックスベクトルによって与えられた各要素について特定のインデックス値を参照してソースベクトルの要素に対してビットテスト手順を実行するための、例示的なビットテスト命令および対応するデータ処理回路を示す図である。

20

【図 5】一実施形態の方法を実行するときに取りられる一連のステップを示す図である。

【図 6】一実施形態のシミュレータ実装を提供するシステムのコンポーネントを概略的に示す図である。

【発明を実施するための形態】

【 0 0 0 9 】

少なくともいくつかの実施形態は、命令をデコードし、命令に応じた制御信号を生成する命令デコード回路と、命令デコード回路によって生成された制御信号に応じてデータ処理動作を実行するデータ処理回路とを備える装置であって、命令デコード回路は、複数の結果ビットを生成するためにソースベクトルレジスタ内に格納された複数の要素に対してデータ処理回路にビットテスト手順を実行させるため、ソースベクトルレジスタおよびインデックスを指定するビットテスト命令に응答し、ビットテスト手順は、複数の要素の各処理済み要素について、インデックスによって示されるソースベクトルレジスタの処理済み要素内のビット位置のテストビットの値に応じて複数の結果ビットのそれぞれの結果ビットを設定することを含む、装置を提供する。

30

【 0 0 1 0 】

したがって、ビットテスト命令、およびこれを実行するための対応するサポート回路は、テストすべきそれぞれのビットがソースベクトルのそれぞれの要素内で見つかるアプローチによって、複数のビットに対して平行してビットテストを実行する能力をプログラマに提供する。これを保持するベクトルレジスタを参照して指定されたソースベクトルは、こうしてビットテスト手順への 1 つの入力を形成し、ビットテスト命令で指定されたインデックスにより、プログラマは、ソースベクトル内の要素のどのビットがビットテストを受けるかを定義することができる。ビットテスト命令に応じて実行されるビットテスト手順の結果は、結果ビットのセットであり（1 つの結果ビットは、ビットテスト手順を受けるソースベクトルの複数の要素の各処理済み要素に対応する）、複数の結果ビットの各結果ビットは、対応するテストビットの値に応じて設定される。したがって、ビットテストの文脈では、結果ビットはテストビットと一致するように設定されることが可能であり、または反対に、結果ビットはテストビットの補数（逆数）になるように設定されることが可能であることが理解され、これは本質的に実装の選択である。したがって、このビットテスト命令の提供により、複数のビットテストを実行するために必要とされ、ベクトル化

40

50

された形式に適切に定式化され得る、任意のプログラムコードの性能を向上させることができる。基本的に、線形アプローチの代わりに並列化アプローチが提供される。

【 0 0 1 1 】

データ処理回路の能力および構成によっては、ソースベクトルレジスタの要素の全てがビットテスト手順を受けなくてもよい。言い換えると、ソースベクトルレジスタの要素の厳密なサブセットのみがビットテスト手順を受けてもよい。しかしながら、いくつかの実施形態では、ビットテスト手順を受ける複数の要素は、ソースベクトルレジスタの全ての要素を含む。

【 0 0 1 2 】

プログラマには、ソースベクトルレジスタのどの要素がビットテスト手順を受けるかを指定する能力が提供されてもよい。したがって、ビットテスト手順のいくつかの実施形態では、支配述語ビット値のセットのそれぞれの述語ビットが第1所定値を有するとき、複数の要素のうちの1つの要素は処理済み要素としてビットテスト手順を受ける。言い換えると、プログラマは、ソースベクトルの対応する要素に対してビットテスト手順を実行させるために、対応する述語ビットを第1所定値（たとえば1）に設定する。

10

【 0 0 1 3 】

データ処理回路の構成および能力に応じて、支配述語ビット値のセットは、たとえばソースベクトルレジスタの要素の厳密なサブセットにのみ対応する、ソースベクトルレジスタ内の要素の数に関連して長さが異なる可能性があるが、いくつかの実施形態では、支配述語ビット値のセット内のいくつかの値は、ソースベクトルレジスタ内のいくつかの要素と一致する。

20

【 0 0 1 4 】

支配述語ビット値のセットは様々な方法で提供され得るが、いくつかの実施形態では、ビットテスト命令は支配述語ビット値のセットを指定し、さらにいくつかの実施形態では、ビットテスト命令は支配述語ビット値のセットを保持するレジスタを指定する。したがって、たとえば指定されたレジスタに支配述語ビット値を設定することによって、プログラマは、ソースベクトルの要素のうちのどれがビットテスト手順を受けるかを決定できる。

【 0 0 1 5 】

ビットテスト手順は、このような支配述語ビット値のセットが提供されるときに様々な構成され得るが、ビットテスト手順のいくつかの実施形態では、支配述語ビット値のセットのそれぞれの述語ビットが第1所定値を有していないとき、複数の結果ビットのそれぞれの結果ビットが第2所定値に設定される。第1所定値および第2所定値の選択が任意の実装選択であることは明確に理解されるが、いくつかの実施形態では、支配述語ビット値が0であるとき、対応するそれぞれの結果ビットもまた0に設定される。したがって、反対に述語ビットが1に設定されるとき、ソースベクトルレジスタの対応する要素はビットテスト手順の一部として処理され、インデックスによって示されるビット位置における処理済み要素のテストビットは、対応する結果ビットを決定する。

30

【 0 0 1 6 】

データ処理回路は、様々な方法で複数の結果ビットを利用し得るが、いくつかの実施形態では、データ処理回路は、複数の結果ビットを結果レジスタに格納するように配置される。この結果レジスタは、デフォルトで既知であってもよく、またはいくつかの実施形態では、結果レジスタはビットテスト命令において指定される。したがって、プログラマには、複数の結果ビットが格納されるべきレジスタを指定する能力が与えられる。

40

【 0 0 1 7 】

一般に、複数の結果ビットの数は、ソースベクトルの複数の要素に関連して、たとえばデータ処理回路の能力および構成に応じて異なってもよく、複数の結果ビットの数はソースベクトルレジスタ内の要素の数よりも少なくてもよいが、いくつかの実施形態では、複数の結果ビットのカウントは、ソースベクトルレジスタに格納された複数の要素のカウントと一致する。

【 0 0 1 8 】

50

複数の結果ビットのそれぞれの結果ビットは、インデックスによって示されるソースベクトルレジスタの処理済み要素内のビット位置におけるテストビットの値に応じて設定され、装置がこの設定を補完的に行うために設定され得ることは、理解されるだろう。言い換えると、ビットテスト手順のいくつかの実施形態では、複数の結果ビットのそれぞれの結果ビットは、テストビットの値と一致するように設定される。反対に、ビットテスト手順の別の実施形態では、複数の結果ビットのそれぞれの結果ビットは、テストビットの値と一致しないように設定される。実際、これら2つの変形は2つの異なるビットテスト命令として提供され得、これらは本明細書において、T S T Z (「テストゼロ(test zero)」)およびT S T N Z (「テスト非ゼロ(test non-zero)」)と呼ばれる。

【0019】

10

また、両方のタイプのビットテスト命令に回答し得る本技術による装置が提供されてもよく、こうしてプログラマに、ゼロ設定ビットでテストするか非ゼロ設定ビットでテストするかの選択肢を与え、したがっていくつかの実施形態では、命令デコード回路はさらなるビットテスト命令に回答し、これによってデータ処理回路は、さらなるテストビットの値と一致しないようにさらなる複数の結果ビットのさらなるそれぞれの結果ビットを設定することを含む、さらなるビットテスト手順を実行することができる。言い換えると、プログラマは、結果ビットがテストビットの値と一致するように設定されるビットテスト命令を使用し、その後、結果ビットがテストビットと一致するように設定されないさらなるビットテスト命令を使用することができる。

【0020】

20

反対に、いくつかの実施形態では、命令デコード回路はさらなるビットテスト命令に回答し、これによってデータ処理回路は、さらなるテストビットの値と一致するようにさらなる複数の結果ビットのさらなるそれぞれの結果ビットを設定することを含む、さらなるビットテスト手順を実行する。したがって、プログラマは、結果ビットをテストビットの値と一致しないように設定させるビットテスト命令を使用し、その後、結果ビットをテストビットと一致させるさらなるビットテスト命令を使用することができる。本明細書で論じられる特定の実施形態の言語では、プログラマは、T S T Z 命令およびT S T N Z 命令の両方を、どのような定義でも、どちらの順序でも、使用することができる。

【0021】

30

インデックスは、様々に定義され得るが、いくつかの実施形態では、インデックスは、ビットテスト命令で指定された即値である。あるいは、ビットテスト命令はスカラーインデックスレジスタを指定してもよく、このような実施形態では、インデックスは、ビットテスト命令で指定されたスカラーインデックスレジスタに格納されたスカラー値である。さらに別の実施形態では、ビットテスト命令は、複数のインデックス値を保持するベクトルインデックスレジスタを指定してもよく、ビットテスト手順において、複数の要素の各処理済み要素では、インデックスは、複数のインデックス値のそれぞれのインデックス値によって与えられる。これは、スカラーの例とは異なり、プログラマが、ソースベクトルの複数の要素の各処理済み要素について異なるインデックス値を使用し、こうして所与の要素のいずれのビットもビットテストできることを意味する。

【0022】

40

少なくともいくつかの実施形態は、命令をデコードして命令に応じた制御信号を生成し、生成された制御信号に応じてデータ処理動作を実行し、ソースベクトルレジスタおよびインデックスを指定するビットテスト命令に応じて、複数の結果ビットを生成するためにソースベクトルレジスタ内に格納された複数の要素に対するビットテスト手順の実行を行わせる方法であって、ビットテスト手順は、複数の要素の各処理済み要素について、インデックスによって示されるソースベクトルレジスタの処理済み要素内のビット位置のテストビットの値に応じて複数の結果ビットのそれぞれの結果ビットを設定することを備える、方法を提供する。

【0023】

少なくともいくつかの実施形態は、命令をデコードし、命令に応じた制御信号を生成す

50

る手段と、生成された制御信号に応じてデータ処理動作を実行する手段と、ソースベクトルレジスタおよびインデックスを指定するビットテスト命令に応じて、複数の結果ビットを生成するためにソースベクトルレジスタ内に格納された複数の要素に対するビットテスト手順の実行を行わせる手段と、を備える装置であって、ビットテスト手順は、複数の要素の各処理済み要素について、インデックスによって示されるソースベクトルレジスタの処理済み要素内のビット位置のテストビットの値に応じて複数の結果ビットのそれぞれの結果ビットを設定することを備える、装置を提供する。

【 0 0 2 4 】

別の例示的实施形態では、命令をデコードし、命令に応じた制御信号を生成するための命令デコードプログラムロジックと、命令デコードプログラムロジックによって生成された制御信号に応じてデータ処理動作を実行するためのデータ処理プログラムロジックと、を備える命令実行環境を提供するようにホストデータ処理装置を制御するためのコンピュータプログラムであって、命令デコードプログラムロジックは、データ処理プログラムロジックに、複数の結果ビットを生成するためにソースベクトルデータ構造内に格納された複数の要素に対してビットテスト手順を実行させるため、ソースベクトルデータ構造およびインデックスを指定するビットテスト命令に応答し、ビットテスト手順は、複数の要素の各処理済み要素について、インデックスによって示されるソースベクトルデータ構造の処理済み要素内のビット位置のテストビットの値に応じて複数の結果ビットのそれぞれの結果ビットを設定することを含む、コンピュータプログラムがある。

【 0 0 2 5 】

少なくともいくつかの実施形態は、上述の実施形態によるコンピュータプログラムを格納するコンピュータ可読記憶媒体を提供する。プログラムは、非一時的に格納されてもよい。

【 0 0 2 6 】

ここで、いくつかの具体的な実施形態が、図面を参照して説明される。

【 0 0 2 7 】

図 1 は、一実施形態のデータ処理装置を概略的に示す。データ処理装置 10 の一般的な構成は、当業者によく知られており、本技術に特に関連しないコンポーネントの詳細な説明は、簡潔にするために本明細書では省略される。概略的に、図 1 に示されるように、データ処理装置 10 は、関連するシステムレジスタ 14、汎用レジスタ 16、およびベクトルレジスタ 18 を有する実行回路 12 を備える。実行回路 12 は、そのデータ処理動作を実行する際に、これらのレジスタを利用する。実行回路 12 が実行するデータ処理動作は、フェッチ回路 22 の動作によってメモリ 20 から取得された一連の命令によって定義される。メモリ 20 から命令を取得する際に、命令は、レベル 1 命令キャッシュ 24 および統合レベル 2 キャッシュ 26 の一方または両方に一時的にキャッシュされてもよい。このようにしてフェッチ回路 22 によってフェッチされた命令は、取得された命令およびこれらが担持する特定の命令パラメータに基づいて実行回路 12 の制御信号を生成する、デコード回路 28 に渡される。実行回路 12 は、上述のように、レジスタ 14、16、および 18 に関して、また必要に応じて、メモリ 20 からデータ項目を取得し、処理したデータ項目をメモリ 20 に書き戻すことによって、データ処理動作を実行する。命令の場合のように、実行回路 12 によってメモリ 20 内でアクセスされたデータ項目は、キャッシュ階層、すなわちレベル 1 データキャッシュ 30 および統合レベル 2 キャッシュ 26 によって、同様にアクセスされる。実行回路 12 のさらなる詳細は、以下の図面を参照して、様々な実施形態に関連してここで与えられる。

【 0 0 2 8 】

図 2 は、ビットテスト命令によって開始されるビットテスト手順を実行するために提供された一実施形態における実行回路 12 の一部の構成を概略的に示す。ビットテスト命令は、2 つの変形、すなわち T S T Z および T S T N Z で、図 2 の上部に示される。図示されるように、これらの命令は、ソースベクトル（レジスタ）およびインデックス値を指定する。この例では、インデックス値は即値である。図示される例では 2 の即値を有するイ

10

20

30

40

50

ンデックス値により、データ処理回路は、ソースベクトルの各要素内のビット位置 2 におけるそれぞれのビットにアクセスできる。したがって、ソースベクトルが、各々 8 ビットを含む 4 つの要素を備える図示の例では、これによってデータ処理回路は、(ビット位置 2 において) 各要素の 3 つ目のビットにアクセスできる。これらのビットは、コンパレータ 40、42、44、および 46 に渡される。これらのコンパレータの各々は、ビットテスト命令が T S T Z か T S T N Z かを示すバイナリ入力である、第 2 の入力を有する。このバイナリ入力は、T S T Z 命令では、コンパレータが、ソースベクトルの対応する要素内のインデックスされたビット位置におけるテストビットの補数を生成し、その一方で命令が T S T N Z であるときにはそれぞれのコンパレータにより、結果ビットがソースベクトルの対応する要素内のインデックスされたビット位置におけるテストビットと一致するように、各コンパレータによって実行されるビットテストを反転させる。図 2 に示される例示的な値は T S T Z 命令を受け、したがってコンパレータは、結果ビットのセットを作成するために、ソースベクトルからの 4 つのテストビットのセットを反転させる。

【 0 0 2 9 】

図 3 A は、ここではビットテスト手順が支配述語ビット値のセットの内容にさらにしたがって実行される、さらなる例示的实施形態におけるデータ処理回路の関連コンポーネントを概略的に示す。T S T Z および T S T N Z と呼ばれる、ビットテスト命令の対応する対が、図 3 B に示される。図 3 A の項目 60 として示される、支配述語ビット値のセットのそれぞれのビットは、ソースベクトルの特定の要素がビットテスト手順のビットテストを受けるか否かを決定する。図示される例では、支配述語ビット値のセットの対応するビットが 1 に設定されるソースベクトルの要素のみが、このビットテストを受ける。これを実施するために、ビットテスト制御回路 62 は、支配述語ビット値 60 のセットを受け取り、ビットテストコンパレータ 64、66、68、および 70 の動作を制御するオーバーライド信号のセットを生成する。図 2 の例のように、これらのコンパレータは、ソースベクトルの各要素からのインデックス値によって識別された対応するテスト対象ビットを受け取り、バイナリ T S T Z / T S T N Z 入力によっても制御される。結果ビット 72 のセットは、こうしてコンパレータによって生成される。したがって、支配述語 60 の 2 つの最下位ビットのみが設定される図 3 A の例では、結果ビットのセットの 2 つの最上位ビットが自動的に 0 に設定され、その一方で、結果ビット 72 のセットの 2 つの最下位ビットは、これらがテストとしたそれぞれのビットに応じて、コンパレータ 68 および 70 によって設定される。これは、図 3 A の例で実行されている T S T Z 命令であり、したがってテストビットは、結果ビット 72 のセットの 2 つの最下位ビットを「0」および「1」として生成するために反転される。図 3 B に示される例に見られるように、この例の T S T Z および T S T N Z 命令は、図 2 の例としてソースベクトルレジスタおよびインデックス即値として指定するが、ここでは支配述語レジスタおよび宛先レジスタをさらに指定する。したがって、支配述語ビット値 60 のセットは指定された支配述語レジスタから取得され、一方で結果ビット 72 のセットは指定された宛先レジスタに書き込まれる。図 3 B の命令は図 2 の例に関して宛先レジスタおよび支配述語レジスタの両方を追加で指定するという事実には意味はなく、別の例示的实施形態では、ビットテスト命令は、ソースレジスタおよびインデックスに加えてこれらのうちの 1 つのみを指定してもよいことは、理解されるだろう。

【 0 0 3 0 】

図 4 A は、T S T Z 命令が、宛先レジスタ、支配述語レジスタ、ソースベクトルレジスタ、インデックス(スカラー)レジスタを指定する例を示す。したがって、対応するビットテスト手順を実行するデータ処理回路は、指定されたレジスタ P g から支配述語ビット値 80 のセットを、指定されたインデックスレジスタからインデックス値 82 を、取得する(この例では、インデックス値は 7)。したがって、ソースベクトル Z s のそれぞれの要素において、支配述語 80 の対応するビットが設定されると、各(i = 7)の 8 番目のビットがアクセスされてテストされる。説明を簡単にするために、簡略化された構成が図 4 A に示されており、ソースベクトル Z s のテストビットから宛先述語 84 のそれぞれの

10

20

30

40

50

結果ビットまで矢印が直接延びている。実際には、これらの矢印は、図 3 A の例に示されるもののようなコンパレータのセットを介して実施され、これらは支配述語 8 0 のそれぞれのセットによって、ならびに命令が T S T Z か T S T N Z かを示すバイナリ値によっても制御される。命令が T S T Z である図 4 A の例では、テストビットは、宛先述語 8 4 の対応するビットを提供するために反転される（これは表記によって図 4 A に示されている：ソースビット（0 / 1）は結果ビット（1 / 0）へ）。

【 0 0 3 1 】

図 4 B を見ると、やはり宛先結果レジスタ、支配述語レジスタ、およびソースベクトルレジスタを指定し、この例ではインデックスベクトルレジスタも指定する、T S T N Z 命令の例が示されている。したがって、支配述語 8 6 は、ビットテスト手順を受けるべきソースベクトル Z s の要素を再び選択する一方で、各テスト済み要素のうちどのビットがテストされるかは、インデックスベクトル 8 8 の対応する要素において与えられたインデックスによって個別に指定される。このように、図 4 B で与えられる例では、ビット位置 4 は要素 0 でテストされ、ビット位置 2 は要素 2 でテストされ、ビット位置 7 は要素 4 でテストされ、ビット位置 0 は要素 6 でテストされることがわかる。支配述語 8 6 の対応するビットは 0 に設定され、したがって述語 9 0 の宛先の対応するビットも 0 に設定されるので、要素 1、3、5、および 7 ではビットはテストされない。

【 0 0 3 2 】

図 4 B に示される例は T S T N Z 命令の例であり、したがってソースベクトルのテストビットは宛先述語 9 0 の対応するビット内に効率的に複製される（これは表記によって図 4 B に示されている：ソースビット（0 / 1）は結果ビット（0 / 1）へ）。図 4 A の場合のように、図 4 B の説明は、説明を簡単にするために、ソースベクトル Z s のそれぞれの要素のテストビットから宛先述語 9 0 の対応するビット位置まで単に矢印が延びている、簡略化された形態で示されている。以前のように、実際には、これらは、テスト対象入力ビットを受け取り、命令が T S T Z か T S T N Z かを示すバイナリ入力によって制御される、コンパレータのセットを介して実施される。

【 0 0 3 3 】

さらなる変形例は、上記で説明された例示的实施形態のいずれにも適用可能であり、すなわちビットテスト命令が、そのレジスタの内容のサイズ解釈を示すサイズ指定子を用いてその指定されたレジスタのいずれかをさらに修整し得るものである。これは、たとえば T S T Z < P d > . < T > , < P g > . < T > , < Z s > . < T > , インデックスなどのように記述され得る。このサイズ指定子は、たとえば 0 0 = バイト長（B）；0 1 = 半語長（H）；1 0 = 1 倍長（S）；および 1 1 = 2 倍長（D）などの命令において、コンパクトに符号化され得る。

【 0 0 3 4 】

サイズ指定子 < T > の使用により、プログラマは、要素のそれぞれのベクトルの各要素においてデータ値のサイズを指定することができる。したがって、このサイズ指定子がない場合、または実際にサイズ指定子がデフォルトと一致する値を有する場合には、たとえば「S」、1 倍長など、レジスタの要素のデフォルト解釈が使用され得る。しかしながら、< T > の値が命令で指定された場合には、各ベクトル要素の指定されたサイズが使用される。サイズ指定子自体がレジスタによって与えられ、必要なサイズ値を抽出するためにデータ処理回路がその指定されたサイズ指定レジスタにアクセスする、この機能に関するさらなる変形例もまた、上記の例示的实施形態のいずれでも可能である。

【 0 0 3 5 】

図 5 は、一実施形態の方法にしたがって実行される一連のステップを示す。フローはステップ 1 0 0 で開始されると見なされ、命令デコード回路が、装置に提供された一連の命令における次の命令をデコードする。この図を簡単にするために、デコードすべき次の命令が常にあると想定される。ステップ 1 0 2 において、これがビットテスト命令であるか否かが判断され、そうでない場合には、この命令は、この命令にとって通常の方法でステップ 1 0 4 において単に実行され、フローはステップ 1 0 0 に戻る（ここでは新規なビッ

10

20

30

40

50

トテスト命令のみが対象となるため)。ビットテスト命令では、フローはステップ102からステップ104に進み、そこで支配述語のいずれかのビットが0に設定されているか否かが判断される。これは、結果述語の対応する1つまたは複数のビットもまた0に設定されるステップ106を介してフローが進む場合である。次にステップ108において、ビットテスト命令がベクトル(定義された即値またはスカラーレジスタの対語として)インデックスを指定したか否かが判断される。そうである場合には、ベクトルインデックスの対応する要素から取得された、ソースベクトルの各処理済み要素に一意のインデックスが使用される、ステップ110を介してフローが進む。そうでなければ、ステップ112において、インデックスのスカラー値(スカラーレジスタ内で、または命令内の即値として提供される)は、ソースベクトルの全ての処理済み要素に使用される。次にステップ114において、これがTSTZ命令かTSTNZ命令かが判断される。TSTNZ命令では、フローはステップ116に進み、そこでソースベクトルの各処理済み要素のインデックスビットが、結果述語のそれぞれのビットに複製される。あるいは、これがTSTZ命令である場合、フローは、ソースベクトルの各処理済み要素の反転インデックスビットが結果述語のそれぞれのビットに複製される、ステップ118を介して進む。その後、このビットテスト命令の実行が完了し、フローはステップ100に戻る。

【0036】

図6は、使用され得るシミュレータ実装を示す。先に説明された実施形態は、関連する技術をサポートする特定の処理ハードウェアを動作させる装置および方法に関して本発明を実施したが、コンピュータプログラムの使用を通じて実施される本明細書に記載の実施形態による命令実行環境を提供することも、可能である。このようなコンピュータプログラムは、ハードウェアアーキテクチャのソフトウェアベースの実装を提供する限りににおいて、しばしばシミュレータと呼ばれる。様々なシミュレータコンピュータプログラムは、エミュレータ、仮想マシン、モデル、および動的バイナリトランスレータを含むバイナリトランスレータを含む。通常、シミュレータ実装はホストプロセッサ730上で実行されてもよく、任意選択的に、ホストオペレーティングシステム720を実行し、シミュレータプログラム710をサポートする。いくつかの配置では、ハードウェアと提供された命令実行環境との間、および/または同じホストプロセッサ上に提供された複数の異なる命令実行環境の間に、複数のシミュレーションの層があってもよい。歴史的には、合理的な速度で実行するシミュレータ実装を提供するために強力なプロセッサが必要とされてきたが、このようなアプローチは、互換性または再利用の理由で別のプロセッサにネイティブなコードを実行したいときなど、特定の状況において正当化され得る。たとえば、シミュレータ実装は、ホストプロセッサハードウェアによってサポートされない追加機能を有する命令実行環境を提供してもよく、または通常は異なるハードウェアアーキテクチャに関連付けられた命令実行環境を提供してもよい。シミュレーションの概要は、“Some Efficient Architecture Simulation Techniques”, Robert Bedichek, Winter 1990 USENIX Conference、53~63ページに記載されている。

【0037】

特定のハードウェア構造または機能を参照して実施形態が以前に説明された限りににおいて、シミュレートされた実施形態では、適切なソフトウェア構造または機能によって同等の機能が提供され得る。たとえば、特定の回路が、コンピュータプログラムロジックとしてシミュレートされた実施形態で実装されてもよい。同様に、レジスタまたはキャッシュなどのメモリハードウェアが、ソフトウェアデータ構造としてシミュレートされた実施形態に実装されてもよい。先に記載された実施形態で言及されたハードウェア要素の1つ以上がホストハードウェア(たとえば、ホストプロセッサ730)上に存在する配置では、適切であれば、いくつかのシミュレートされた実施形態は、ホストハードウェアを利用してもよい。

【0038】

シミュレータプログラム710は、コンピュータ可読記憶媒体(非一時的媒体であって

10

20

30

40

50

もよい)上に格納されてもよく、シミュレータプログラム710によってモデリングされているハードウェアアーキテクチャのアプリケーションプログラムインターフェースと同じであるターゲットコード700にプログラムインターフェース(命令実行環境)を提供する。したがって、上記のビットテスト命令を含む、ターゲットコード700のプログラム命令は、上記で論じられた装置のハードウェア機能を実際には有していないホストコンピュータ730がこれらの機能をエミュレートできるように、シミュレータプログラム710を使用して、命令実行環境内から実行され得る。

【0039】

簡単な全体的要約では、装置および装置を動作させる方法が提供される。装置は、複数の結果ビットを生成するためにソースベクトルレジスタに格納された複数の要素に対してビットテスト手順を実行するため、ソースベクトルレジスタおよびインデックスを指定するビットテスト命令に応答する。ビットテスト手順は、複数の要素の各処理済み要素について、インデックスによって示されるソースベクトルレジスタの処理済み要素内のビット位置のテストビットの値に応じて複数の結果ビットのそれぞれの結果ビットを設定することを含む。したがって、このビットテスト命令により、複数のビットテストを実行するために必要とされ、ベクトル化された形式に適切に定式化され得る、プログラムコードの性能を向上させることができる。

【0040】

本出願において、「～するように構成された」という用語は、装置の要素が定義された動作を実行できる構成を有することを意味するために使用される。この文脈で、「構成」は、ハードウェアまたはソフトウェアの配置、または相互接続の方法を意味する。たとえば、装置は、所定の動作を提供する専用ハードウェアを有してもよく、あるいはプロセッサまたは他の処理装置が機能を実行するようにプログラムされてもよい。「構成された」は、所定の動作を提供するために装置要素が多少なりとも変更されなければならないことを示唆するものではない。

【0041】

以上、添付図面を参照して例示的な実施形態を本明細書で詳細に説明したが、本発明はこれらの厳密な実施形態に限定されるものではなく、添付の特許請求によって規定される本発明の範囲および趣旨から逸脱することなく、様々な変更、追加、および修正が当業者によって実施され得ることが、理解されるべきである。たとえば、従属請求項の特徴の様々な組み合わせは、本発明の範囲から逸脱することなく、独立請求項の特徴と一緒になされ得る。

10

20


30

40


50

【図面】


【図 1】



【図 2】



【図 3 A】



【図 3 B】

TSTZ (TSTNZ) < 宛先レジスタ >, < 支配述語レジスタ >, < ソースベクトルレジスタ >, インデックス

10


20

30


40

50


【図 4 A】



【図 4 B】




【図 5】



【図 6】

シミュレータ実装



10

20

30

40

50

フロントページの続き

ジ、チェリー ヒントン、フルボーン ロード 110、エイアールエム リミテッド 気付

合議体

審判長 林 毅

審判官 脇岡 剛

審判官 山崎 慎一

(56)参考文献 欧州特許出願公開第02889756号明細書(E P, A 1)

特開昭53-053237号公報(J P, A)

特開2014-182802号公報(J P, A)

米国特許出願公開第2008/0253668号明細書(U S, A 1)

特開2005-174298号公報(J P, A)

(58)調査した分野 (Int.Cl., D B名)

G 0 6 F 9 / 3 0 8

G 0 6 F 9 / 3 4 5