

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5448496号
(P5448496)

(45) 発行日 平成26年3月19日(2014.3.19)

(24) 登録日 平成26年1月10日(2014.1.10)

(51) Int.Cl.

F I

G O 6 F 12/10 (2006.01)

H O 4 N 1/00 (2006.01)

G O 6 F 3/12 (2006.01)

G O 6 F 12/10 5 5 7

H O 4 N 1/00 C

G O 6 F 3/12 B

G O 6 F 12/10 5 5 9

G O 6 F 12/10 5 0 9 Z

請求項の数 4 (全 17 頁) 最終頁に続く

(21) 出願番号 特願2009-37056 (P2009-37056)
 (22) 出願日 平成21年2月19日(2009.2.19)
 (65) 公開番号 特開2010-191818 (P2010-191818A)
 (43) 公開日 平成22年9月2日(2010.9.2)
 審査請求日 平成24年2月20日(2012.2.20)

(73) 特許権者 000001007
 キヤノン株式会社
 東京都大田区下丸子3丁目30番2号
 (74) 代理人 100076428
 弁理士 大塚 康徳
 (74) 代理人 100112508
 弁理士 高柳 司郎
 (74) 代理人 100115071
 弁理士 大塚 康弘
 (74) 代理人 100116894
 弁理士 木村 秀二
 (74) 代理人 100130409
 弁理士 下山 治
 (74) 代理人 100134175
 弁理士 永川 行光

最終頁に続く

(54) 【発明の名称】 情報処理装置及びその制御方法

(57) 【特許請求の範囲】

【請求項 1】

第1ボードと、第2ボードとを有する情報処理装置であって、
 前記第1ボードは、
 第1制御手段と、
 前記第1制御手段のワークメモリとして使用される第1記憶手段とを有し、
 前記第2ボードは、
 第2制御手段と、
 不揮発性の第2記憶手段とを有し、
 前記第1制御手段は、オペレーティングシステムが管理する仮想メモリ空間を介して前
 記第2記憶手段に記憶されたデータにアクセスし、
 前記第1制御手段は、前記仮想メモリ空間のアドレスと、前記第1記憶手段の物理アド
 レスと、前記第2記憶手段の物理アドレスとの対応関係を示す情報を作成して当該情報を
 前記第2制御手段へ転送し、
 前記第2制御手段は、前記情報に基づいて、前記第2記憶手段に記憶されたデータを前
 記第1記憶手段へ転送することを特徴とする情報処理装置。

【請求項 2】

前記第1制御手段は、前記オペレーティングシステムの起動が完了し、前記第2制御手
 段による前記第1記憶手段へのデータの転送が完了した場合に、アプリケーションの実行
 を開始することを特徴とする請求項1に記載の情報処理装置。

10

20

【請求項 3】

前記第 2 制御手段は、前記第 1 記憶手段に記憶されるキャッシュデータと前記第 2 記憶手段に記憶されるデータを同期させる同期イベントの発行に伴って前記第 1 記憶手段へのデータの転送を実行することを特徴とする請求項 1 に記載の情報処理装置。

【請求項 4】

第 1 制御手段と、前記第 1 制御手段のワークメモリとして使用される第 1 記憶手段とを有する第 1 ボードと、第 2 制御手段と、不揮発性の第 2 記憶手段とを有する第 2 ボードとを有する情報処理装置を制御する制御方法であって、

前記第 1 制御手段が、オペレーティングシステムが管理する仮想メモリ空間を介して前記第 2 記憶手段に記憶されたデータにアクセスするアクセス工程と、

10

前記第 1 制御手段が、前記仮想メモリ空間のアドレスと、前記第 1 記憶手段の物理アドレスと、前記第 2 記憶手段の物理アドレスとの対応関係を示す情報を作成して当該情報を前記第 2 制御手段へ転送する第 1 転送工程と、

前記第 2 制御手段が、前記情報に基づいて、前記第 2 記憶手段に記憶されたデータを前記第 1 記憶手段へ転送する第 2 転送工程とを有することを特徴とする情報処理装置の制御方法。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、複数の CPU を搭載した情報処理装置及びその制御方法に関するものである。

20

【背景技術】**【0002】**

情報処理装置に用いられる記憶装置としてフラッシュメモリ等に代表される不揮発メモリがある。不揮発メモリは、電源供給が遮断されても記憶しているデータを保持できるため、組み込み機器等において不意な電源断等に対処するように使用される。

【0003】

特許文献 1 には、主メモリ上へキャッシュを応用した発明が記載されている。また特許文献 2 には、アクセス速度が高速なバッファと低速な不揮発メモリと制御コントローラとを有するユニットで、アクセス速度が低速な不揮発メモリに記憶されたデータをアクセス速度が高速なバッファにキャッシュすることで、高速に不揮発メモリに記憶されたデータを読み出す技術が開示されている。

30

【先行技術文献】**【特許文献】****【0004】**

【特許文献 1】特開 2001 - 147855 号公報

【特許文献 2】特開平 7 - 244614 号公報

【発明の概要】**【発明が解決しようとする課題】****【0005】**

40

しかし、第 1 制御手段と第 2 制御手段とを有し、第 1 制御手段が仮想メモリ領域を管理するオペレーティングシステムで制御されている場合、第 2 制御手段は仮想メモリ領域に直接アクセスすることができない。このため、第 1 制御手段により実行されるオペレーティングシステムが、仮想メモリ領域を使用する場合には、第 2 制御手段が第 1 制御手段が定義したキャッシュ領域へデータを転送することができない事態が発生する。

【0006】

本発明は、上述した従来技術の問題点を解決するためになされたものである。

【0007】

本発明の目的は、仮想メモリ領域を管理するオペレーティングシステムを実行する第 1 制御手段と第 1 制御手段と通信可能な第 2 制御手段を有する情報処理装置において、オペ

50

レーティングシステムにより管理される仮想メモリ領域の管理外の記憶手段に記憶されたデータに対して、第1制御手段が高速にアクセスできる技術を提供することにある。

【課題を解決するための手段】

【0008】

上記目的を達成するために本発明の一態様に係る情報処理装置は以下のような構成を備える。即ち、

第1ボードと、第2ボードとを有する情報処理装置であって、

前記第1ボードは、

第1制御手段と、

前記第1制御手段のワークメモリとして使用される第1記憶手段とを有し、

前記第2ボードは、

第2制御手段と、

不揮発性の第2記憶手段とを有し、

前記第1制御手段は、オペレーティングシステムが管理する仮想メモリ空間を介して前記第2記憶手段に記憶されたデータにアクセスし、

前記第1制御手段は、前記仮想メモリ空間のアドレスと、前記第1記憶手段の物理アドレスと、前記第2記憶手段の物理アドレスとの対応関係を示す情報を作成して当該情報を前記第2制御手段へ転送し、

前記第2制御手段は、前記情報に基づいて、前記第2記憶手段に記憶されたデータを前記第1記憶手段へ転送することを特徴とする。

【発明の効果】

【0009】

本発明によれば、第1制御手段と、前記第1制御手段のワークメモリとして使用される第1記憶手段とを有する第1ボードと、第2制御手段と、不揮発性の第2記憶手段とを有する第2ボードとを有する情報処理装置において、オペレーティングシステムにより管理される仮想メモリ領域の管理外の第2記憶手段に記憶されたデータに対して、第1制御手段が高速にアクセスできる技術を提供することができる。

【図面の簡単な説明】

【0010】

【図1】本発明の実施形態に係るコントローラが搭載された画像入出力装置（情報処理装置）の機能構成を示すブロック図である。

【図2】本実施形態に係る画像入出力装置のコントローラ3のハードウェア構成を説明するブロック図である。

【図3】本実施形態に係る画像入出力装置の2つのCPUのブートシーケンスを説明するフローチャートである。

【図4】本実施形態に係る画像入出力装置の記憶部に格納されているデータのイメージを示す図である。

【図5】本実施形態に係る画像入出力装置のメインCPUのメモリアクセス速度を説明するための図である。

【図6】本実施形態に係るメインCPUが不揮発メモリをハンドリングする方法を説明する図である。

【図7】本実施形態に係るバスコントローラが管理するメモリ空間を説明する図である。

【図8】本実施形態に係る物理メモリのブロック仕様の一例を示す図である。

【図9】本実施形態に係る画像入出力装置の2つのCPUによるブート処理を説明するフローチャートである。

【図10】本実施形態に係る画像入出力装置の2つのCPUによる不揮発メモリの書き換え処理を説明するフローチャートである。

【図11】本実施形態に係る2つのCPUの動作を説明するタイミング図である。

【発明を実施するための形態】

【0011】

10

20

30

40

50

以下、添付図面を参照して本発明の実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。

【0012】

図1は、本発明の実施形態に係るコントローラが搭載された画像入出力装置（情報処理装置）100の機能構成を示すブロック図である。尚、この実施例では、この画像入出力装置は、コピー機能、ファクシミリ機能、プリンタ機能等を有する複合機の場合で説明するが、本発明はこれに限定されるものではない。

【0013】

この画像入出力装置100は、イーサネット（登録商標）等のLAN8を介してホストコンピュータ9に接続されている。この画像入出力装置100は、画像データの読取処理を行うリーダ装置（リーダ部）2と、画像データの印刷処理を行うプリンタ装置（プリンタ部）4、操作部5、画像記憶部（ハードディスク）6及びこれらを制御するコントローラ（制御装置）3とを有している。操作部5は、画像データの入出力操作を行うキーボード及び画像データや各種機能の表示／設定などを行う液晶パネルとを備える。記憶部（HDD）6は、リーダ部2を制御して読み込んだ画像データや、LAN8を介してホストコンピュータ9より受信したコードデータから生成される画像データを格納する。コントローラ3は、これら各構成要素に接続され、これら構成要素を制御する。

【0014】

リーダ部2は、原稿を搬送する原稿給紙ユニット21と、その原稿を光学的に読み取って電気信号としての画像データに変換するスキャナユニット22とを有している。FAXユニット7は、電話回線10を介してファクシミリデータを送受信する。またプリンタ部4は、シートを収容する複数段の給紙カセットを備えた給紙ユニット42と、画像データをシートに転写して定着するマーキングユニット41を有している。更に、印刷されたシートにソート処理やステイブル処理を施して外部に排出する排紙ユニット43を有している。

【0015】

コントローラ3は、リーダ部2を制御して原稿の画像データを読み込み、プリンタ部4を制御して、その画像データをシートに印刷するコピー機能を提供する。また、リーダ部2で読取った画像データをコードデータに変換し、ネットワーク8を介してホストコンピュータ9へ送信するスキャナ機能を有している。またホストコンピュータ9からネットワーク8を介して受信したコードデータを画像データに変換し、プリンタ部4に出力して印刷するプリンタ機能やその他の機能ブロックを有している。

【0016】

以上の構成を有する画像入出力装置100は、大きく分けて複写機能、画像送信機能、画像保存機能及び画像印刷機能を有している。複写機能は、リーダ部2から入力した画像データを記憶部6に記憶するとともに、プリンタ部4により印刷するものである。画像送信機能は、リーダ部2から入力した画像データをLAN8を介してコンピュータ9に送信する機能である。画像保存機能は、リーダ部2から入力した画像データを記憶部6に記憶し、必要に応じて画像データの送信や印刷を行なう機能である。また画像印刷機能は、コンピュータ9から送信された例えばページ記述言語を解析し、プリンタ部4で印刷する機能である。

【0017】

図2は、本実施形態に係る画像入出力装置100のコントローラ3のハードウェア構成を説明するブロック図である。尚、図1と共通する部分は同じ記号で示している。

【0018】

このコントローラ3は、メインボード200と、サブボード220とを具備している。メインボード200は所謂汎用のCPUシステムで、ボード200全体を制御するメインCPU201（第1制御手段）、ブートプログラムが含まれるブートルーム202、CPU201がワークメモリとして使用するメモリ203（第1記憶手段）を有している。また

、外部バスとのブリッジ機能を持つバスコントローラ204、不揮発メモリ205（バッテリー等によりバックアップされたメモリであっても良い）を含む。更に、記憶部6を制御するディスクコントローラ206と、半導体デバイスで構成された比較的小容量なストレージ装置であるフラッシュディスク（SSD等）207、USBメモリ209を制御するUSBコントローラ208等を含む。このメインボード200は、USBメモリ209、操作部5、記憶部6を接続している。

【0019】

サブボード220は、比較的小さな汎用CPUシステムと、画像処理用のハードウェアで構成される。サブボード220はCPU221（第2制御手段）、CPU221がワークメモリとして使用するメモリ223、外部バスとのブリッジ機能を持つバスコントローラ224、不揮発メモリ225（第2記憶手段）を有している。更に、リアルタイムでデジタル画像処理を行なう画像処理部227とデバイスコントローラ226を有する。前述したリーダ部2とプリンタ部4は、デバイスコントローラ226を介して画像処理部227との間でデジタル画像データの受け渡しを行なう。FAXユニット7は、CPU221が直接制御する。

【0020】

尚、図2は簡略化して示している。例えばCPU201、CPU221等にはチップセット、バスブリッジ、クロックジェネレータ等のCPU周辺ハードウェアが多数含まれているが、簡略化のためにこれらを省略して記述している。

【0021】

次に複写機能を例にして、コントローラ3の動作を説明する。

【0022】

ユーザが操作部5から複写を指示すると、CPU201がCPU221を介してリーダ部2に画像読み取り命令を送る。これによりリーダ部2は、原稿を光学的にスキャンしてデジタル画像データに変換してデバイスコントローラ226を介して画像処理部227に入力する。画像処理部227はCPU221を介してメモリ223にDMAにより画像データを保存する。

【0023】

CPU201はデジタル画像データがメモリ223に一定量もしくは全て記憶されたことが確認すると、CPU221を介してプリンタ部4に印刷指示を出す。CPU221は画像処理部227にメモリ223の画像データの位置を教える。そしてプリンタ部4からの同期信号に従ってメモリ223上の画像データは、画像処理部227とデバイスコントローラ226を介してプリンタ部4に送信され、プリンタ部4によりシート上に印刷される。

【0024】

複数部の印刷を行なう場合、CPU201がメモリ223の画像データを記憶部6に対して保存する。これにより2部目以降は、その記憶部6から画像データを読み出してプリンタ部4に出力して印刷する。

【0025】

図3は、本実施形態に係る画像入出力装置100の2つのCPUのブートシーケンスを説明するフローチャートである。本実施形態に係る画像入出力装置100はマルチコアシステムを採用しているため、ブートシーケンスは各CPUの制御プログラムで実行される。このフローチャートは、CPU201が図4のCPU201制御プログラム406を実行するまで、またCPU221が図4のCPU221制御プログラム407を実行するまでの処理を示している。一般的には、このような複数のボード構成におけるブートシーケンスは、各CPUがブートのためのROMを持っている。しかしそのように構成すると、制御プログラムは複数のCPU間で同一バージョンのものを利用する必要があり、またストレージ装置を2つ持つことによりコストアップの原因となる。そのため本実施形態では、マスタ側（メインボード200）が最初に起動し、次にメインボード200がスレーブ側（サブボード220）を起動するというシーケンスを採用している。

10

20

30

40

50

【 0 0 2 6 】

この処理は、メインボード 2 0 0 に電源が供給されることにより開始される。電源オンでリセット回路が動作し C P U の周辺 I C の初期化を行う。この初期化が完了すると C P U 2 0 1 のリセットが解除されて C P U 2 0 1 が起動する。これによりステップ S 3 0 1 で、C P U 2 0 1 のブートシーケンスを開始する。ここでは C P U 2 0 1 は一般的な X 8 6 アーキテクチャによるものと仮定して説明し、ここでのブートデバイスは、H D D である記憶部 6 とする。この時の記憶部 6 データを図 4 に示す。

【 0 0 2 7 】

図 4 は、本実施形態に係る画像入出力装置 1 0 0 の記憶部 6 に格納されているデータのイメージを示す図である。以下の説明では、この図 4 のプログラムが参照されている。

10

【 0 0 2 8 】

次にステップ S 3 0 2 に進み、C P U 2 0 1 はリセット例外における例外実行が発生しブートロム 2 0 2 (例えば B I O S) のプログラムコードを実行する。このブートプログラムは、C P U 2 0 1 のチップセット等の周辺デバイスを逐次初期化し、起動デバイスである記憶部 6 の M B R 4 0 1 をディスクコントローラ 2 0 6 を介して読み込んで実行する。この M B R (Master Boot record) 4 0 1 (図 4) に記述可能なプログラムは非常に短いものであり、カーネルローダ 1 (KernelLoader1) 4 0 2 を記憶部 6 から読んで実行に移すだけである。次にステップ S 3 0 4 に進み、KernelLoader1 (4 0 2) に制御が移る。本実施形態に係る X 8 6 はレガシー互換モードを持っており、メモリアクセス制限や C P U の命令実行制限等がある。従って、ここでは最低限のデバイス周りの初期化を行い、レガシー互換で動作している C P U 2 0 1 のモードを高性能の出る最新のモードへと切り替える。そしてステップ S 3 0 5 で、カーネルローダ 2 (KernelLoader2) 4 0 3 を記憶部 6 から読み込みジャンプする。次にステップ S 3 0 6 に進み、KernelLoader2 (4 0 3) は、カーネル(kernel) 4 0 4 を記憶部 6 から読み込んで、そのKernelの実行ルーチンにジャンプする。

20

【 0 0 2 9 】

ここまでの処理は、カーネルが起動する前の状態である。記憶部 6 等の現在主流とされているストレージ装置は、L B A (Logical Block Addressing) と呼ばれる論理アドレスを指定して、セクタ単位でデータの入出力を行なう。しかしプログラムは、膨大な論理アドレスを指定して管理や制御をできないため、カーネル上でファイルという概念を作り出し、そのファイルに対する操作から L B A を求めて所定のデータにアクセスする、という手法を取る。

30

【 0 0 3 0 】

一般的にストレージ装置に対するアクセスは、全てカーネルのファイルシステムを介して行なわれているといっても良い。また、カーネル上で動作するアプリケーションはファイルシステムで管理されたファイルシステム領域 4 0 5 (図 4) にしかアクセスできないと考えてよい。

【 0 0 3 1 】

また、ディスクコントローラ 2 0 6 では、例えば A T A P I や S A T A 等の規定の標準インターフェースが定義されており、フラッシュディスク 2 0 7 や記憶部 6 は C P U 2 0 1 が意識することなくアクセスできる。また非互換のインターフェースの場合でも、カーネルが起動してしまえば共通のインターフェースとなるようにソフトウェアで対応することが容易に可能となる。こうしてステップ S 3 0 6 でカーネルが起動すると、C P U 2 0 1 はファイルシステムを使用できるようになる。そしてカーネルの起動時に各デバイスに対するデバイスドライバが組み込まれる。これにより C P U 2 0 1 に接続されているほぼ全てのデバイスはアクセス可能な状態となる。

40

【 0 0 3 2 】

次にステップ S 3 0 7 に進み、バスコントローラ 2 0 4 を介して C P U 2 2 1 内のメモリコントローラを設定する。これにより C P U 2 0 1 は、メモリ 2 2 3 に対してアクセス可能な状態を作り出す。次に C P U 2 2 1 の制御プログラム 4 0 7 (図 4) をファイルシ

50

システムを介して記憶部 6 からメモリ 2 2 3 にロードする。ここで CPU 2 2 1 の制御プログラム 4 0 7 は、CPU 2 2 1 のリセット例外からのプログラムを含むようにしておく。そして CPU 2 0 1 が CPU 2 2 1 のリセット解除を行なうと、CPU 2 2 1 にリセット例外が発生し、リセットベクタからプログラムを実行する。CPU 2 2 1 の起動の説明は後述する。

【 0 0 3 3 】

次にステップ S 3 0 8 に進み、CPU 2 0 1 は、自分の制御プログラムである CPU 2 0 1 の制御プログラム 4 0 6 を記憶部 6 からメモリ 2 0 3 にロードして、そこにジャンプする。次にステップ S 3 0 9 に進み、その制御プログラムに実行が移ってアプリケーションの初期化を行ない、ステップ S 3 1 0 でアイドル状態となる。

10

【 0 0 3 4 】

次にリセットが解除されてステップ S 3 2 1 で開始する CPU 2 2 1 の処理を説明する。このような 2 つの独立した CPU を具備する装置では、一般的には、小規模なリアルタイムシステムを想定している。X 8 6 が過去互換を保つために持つ特別なブートシーケンスと異なり、通常の組み込み用途の CPU は非常にシンプルな起動シーケンスを持つ。

【 0 0 3 5 】

まずステップ S 3 2 2 で、CPU 2 2 1 はリセットベクタのプログラムを実行する。リセットベクタでは、最低限のハードウェアの初期化を行いカーネルのアドレスへジャンプする。こうしてカーネルの起動が完了すると、ステップ S 3 2 3 に進んで制御プログラム 4 0 7 の初期化を行う。そしてステップ S 3 2 4 でアイドル状態となる。

20

【 0 0 3 6 】

以上説明したように、2 つの CPU がそれぞれ異なる制御プログラムを実行することが可能となってコントローラ 3 が起動される。

【 0 0 3 7 】

図 5 は、本実施形態に係る画像入出力装置 1 0 0 のメイン CPU 2 0 1 のメモリアクセス速度を説明するための図である。

【 0 0 3 8 】

年々 CPU の性能が向上し、CPU コア内のクロックは主メモリバスの 1 0 倍以上の周波数である CPU も存在する。これは主メモリにアクセスせずに CPU 内のキャッシュだけで動作すれば約 1 0 倍の速度で動作できることを示す。そのため各 CPU はキャッシュを多く搭載し、CPU の処理能力の向上を図っている。

30

【 0 0 3 9 】

また、プログラムはシーケンシャルに実行する必要があるため、CPU キャッシュと比べて遅い主メモリのデータアクセスに際して、CPU 内部の実行パイプラインにより、遅い主メモリへのアクセス中であっても近傍の他命令を並行して実行している。これにより、より CPU の処理能力を向上させている。このように主メモリの遅さをカバーするように最適化された設計をチップセットと CPU で実現している。

【 0 0 4 0 】

一方で、例えば P C I バスに代表される汎用バスが存在し、バス拡張することで、CPU が様々なデバイスにアクセスできるようになっている。しかしながら、これらバスは主メモリの速度とは比較にならないほど遅い。このように主メモリに最適化することで CPU の総合的な処理能力を向上させているにも拘らず、拡張されたバスに対する遅いデバイスに CPU がアクセスすることで、CPU のパイプラインでは吸収できない現象が発生する。この場合 CPU はストールし、何も行なえない状態となる。組み込み等の機器では、拡張バスに対して独自のデバイスを拡張する場合がある。その場合、その拡張バスに対して高頻度で CPU がアクセスしている間、CPU の能力の 1 % も使用できないような状況となる場合もある。

40

【 0 0 4 1 】

次に図 2 のブロック図の一部と図 5 とを用いて説明する。

【 0 0 4 2 】

50

図5において、CPU201は、内部にCPUコア5004、一次キャッシュ5002、二次キャッシュ5003、バスブリッジ5001を有している。CPU201は、システムバス5014（第1バス）を介してメモリ203と接続されている。CPUコア5004がバスアクセスによるデータの読み込みが必要となったとき、おおよそ5010～5013で示すようなアクセスパターンが考えられる。尚、図5の下部に各々の読み込み時間の概略をグラフで記載する。

【0043】

5010は最も高速なアクセスを示し、一次キャッシュ5002にデータが存在した場合を示す。5011は、その次に高速なアクセスを示し、二次キャッシュ5003にデータが存在した場合を示す。ここ数年、半導体プロセスの高密度化に伴って二次キャッシュの容量は、4KB～6MBまでの変化を遂げてきている。5012はメインメモリであるメモリ203へのバスアクセスを示し、CPU内のキャッシュにヒットしなかった場合のアクセスである。この場合は、CPUコア5004のクロックでは動作できず、メモリバスのクロックに応じて処理速度が低下することになる。厳密には、メモリ203から一次キャッシュ5002、二次キャッシュ5003へバーストリードした後にCPU201がそれを参照する。

【0044】

本実施形態が対象としているのは、5013で示す外部バス経由の遅いアクセスである。本実施形態では、CPU201が、PCIバスを介してCPU221のバスブリッジ（本実施形態ではCPU221内に実装）経由で、例えば不揮発メモリ225等の遅い記録デバイスにアクセスする場合の対処方法を説明する。5013で示す遅いアクセスは、バスブリッジ5001、PCIバス（204/224）を介してCPU221が不揮発メモリ225からデータを読み込み、同一の経路を通してCPU201へ届けられるバスを示す。なお、CPU221は、システムバス5015（第2バス）を介して不揮発メモリ225と接続されている。

【0045】

5012で示すデータのリードが連続した場合、CPU201のクロックとパイプラインの構成にもよるが、CPUコア5004では、メモリリード待ちの多少のストールが発生する。これに対して、5013で示す外部バスアクセスは、5010～5013で示すようなコア内及びローカルバスのアクセスとは比較にならない程の読み込み時間が必要となる。よって、CPU201のパイプラインがどんなに大きくなったとしても、同一アドレスに対するメモリリードとメモリライトの命令が連続した場合、データの読み込みが完了しない限り次の書き込み処理が行えない。このためパイプラインはロックし、ほぼ、図5の5014で示すようなアクセス時間と等価なCPU201のストールが発生すると考えられる。

【0046】

従って、高性能なCPUを採用しても、このような遅いバスに接続された、デバイスに対するバスアクセスによるCPUアクセスは、マルチタスク、マルチプロセス環境においてCPUの平均処理能力を大きく低下させる結果となる。

【0047】

以下にこの問題を解決する手法を説明する。

【0048】

本実施形態では、複合機などの画像入出力装置を例に挙げて、遅いデバイスとして不揮発メモリを利用した場合で説明する。

【0049】

図2において、CPU201が高性能なCPUであり、例えばLinux等の仮想メモリをサポートするカーネルを動作させるシステムとし、CPU221がRTOS等のカーネルを動作させリアルタイム性に特化したシステムとする。このときCPU201は高性能であるため、メモリ203に対して高速にアクセスできる。しかし、不揮発メモリ225に対してはバスコントローラ204、224と、CPU221内のバスブリッジを経由

10

20

30

40

50

してアクセスする必要があるため、不揮発メモリ 225 は、CPU 201 にとって十分低速なデバイスとなる。

【0050】

図 6 は、本実施形態に係るメイン CPU 201 が不揮発メモリ 225 をハンドリングする方法を説明する図である。

【0051】

図において、6001 は CPU 201 のソフトウェアイメージを示す。メモリ 203 は CPU 201 のメインメモリである。6002 は CPU 201 の仮想メモリ空間（領域）を示し、仮想メモリをサポートする OS（オペレーティングシステム）が CPU 201 のハードウェア上でソフトウェア的に構築している。この仮想メモリ空間は、物理的なメモリ 203 の領域よりもより多くのメモリを仮想的に搭載している如く動作させる技術であり、そのとき本当に必要なメモリだけを物理メモリ上を使用し、必要の無いメモリは記憶部 6 等に待避する。これによりソフトウェアに対して実際に搭載しているメモリ（物理メモリサイズ）以上のメモリをサービスする仕組みである。ここでは、カーネルは例えば 4 KB 等のページ単位に物理メモリを分割して管理し、それを CPU 201 の機能である例えば MMU を利用して、必要な物理メモリをページ単位で仮想メモリ空間上に貼り付けることで再利用している。この結果、仮想メモリ空間 6002 のメモリアドレスと、物理メモリ空間上のアドレスが一致しなくなるが、通常ソフトウェアはこれを意識しなくても良い構成になっている。

【0052】

不揮発メモリ 225 は通常アクセスが遅いため、このような遅いデバイスに対しては CPU 201 に近い位置にバッファを持つのが通常の使用方法となる。そのためこのバッファを管理するための不揮発ドライバ 6004 が必要となる。不揮発ドライバ 6004 は、カーネルに対して、例えば malloc() 等のシステムコールを発行し、メモリ 203 に不揮発メモリバッファを要求する。その結果、カーネルは仮想メモリ空間 6002 上に不揮発メモリバッファ 6003 を作成し、そのアドレスポインタを返す。不揮発ドライバ 6004 は、不揮発メモリ 225 から経路 6011 を介してデータをロードし、経路 6012 で不揮発メモリバッファ 6003 にコピーする。これにより不揮発メモリバッファ 6003 には不揮発メモリ 225 のデータが記憶されているため、不揮発メモリ 225 のリード要求に対しては不揮発メモリバッファ 6003 にキャッシュしてあるデータを読めば良い。また不揮発メモリ 225 へのデータの書き込み要求が発生した場合、不揮発メモリ 225 のデータを更新した後、その更新したデータを不揮発メモリ 225 に転送すれば良い。これらは一般的なキャッシュ技術であり、遅いデバイスに対して、通常、このようなキャッシュシステムを構築して CPU のストールを防いでいる。

【0053】

本実施形態で着目するのは、図 6 において、不揮発ドライバ 6004 が行なう経路 6011 で示す CPU アクセスであり、不揮発メモリ 225 に対する CPU 201 のアクセスのストールを改善するのが目的となる。この解決方法として、CPU 201 が高速であるため効率が大きく落ちるため、他のデバイスによる転送を行なうことが考えられる。一般的には DMA が考えられる。HDD 等のストレージデバイスは高速な DMA が搭載されており、CPU とバス権を取り合いながら低速なデバイスとメモリ 203 との間でデータの転送を行う。この際に CPU 201 のストールは発生しない（厳密にはメモリバスが混めば若干のメモリ待ちが発生する場合もある）。

【0054】

図 2 のような 2 つの CPU 201, 221 を有する構成では、CPU 221 による代理転送が考えられる。しかし、CPU 201 が仮想メモリ空間をサポートしている場合、6001 で示す CPU 201 のソフトウェア空間でカーネルが構築する仮想メモリ空間 6002 のページ配置はカーネルが管理している。このため、他のシステムからこの仮想のメモリ空間 6002 にアクセスする手段が無い。つまり CPU 221 は、仮想メモリ空間 6002 にアクセスする手段を持っておらず、不揮発メモリバッファ 6003 に対して代理転

送を行なうことができないことになる。

【 0 0 5 5 】

一方、CPU 221は、不揮発メモリ 225にアクセスが可能であり、バスコントローラ 204, 224を経由してメモリ 203にアクセスできる。

【 0 0 5 6 】

図7は、本実施形態に係るバスコントローラが管理するメモリ空間を説明する図である。

【 0 0 5 7 】

仮想メモリ空間 6002は、CPU 201により実行されるOSのカーネルが管理している仮想メモリ空間である。メモリ 203のメモリ空間は6005で示している。ここで、仮想メモリ空間 6002にはメモリ 203の物理メモリ空間(6005~6009)が含まれている。また1203は、バスコントローラ 204, 224上のメモリ空間である。本実施形態では、汎用バスとして一般的なPCIバスを例に説明する。1204は、CPU 221のメモリ空間を示している。PCIメモリ空間 1203は、設定を行なうことで用途ごとに複数のウィンドウを作成することが可能であり、このウィンドウを介して各CPUは異なるバスシステムに対してアクセスが可能となる。例えば、メモリ空間 1204にマップされている領域 1206は、バスコントローラ 204, 224のメモリ空間 1203を介して物理メモリ空間 6005にアクセス可能となる。同様にCPU 201は、領域 1208を介してCPU 221のバスシステムに接続されている不揮発メモリ 225に、ローカルバスに接続されているようにアクセスすることができる。但し、この経路が長くなればバスウエイトが入ることになる。

【 0 0 5 8 】

このように、CPU 221は仮想メモリ空間 6002にアクセスできないが、物理メモリ空間 6005にはアクセスできる。本実施形態では、この特徴を利用している。

【 0 0 5 9 】

仮想メモリ空間上に連続した領域を確保する方法として一般的なものにmalloc()がある。カーネルの種類によって制御が異なるが、例えば一般的なLinuxの場合、カーネルmalloc()した時点では仮想メモリ空間上に領域を作成するだけである。そして実際にアクセスが発生した際に、そのとき利用可能な物理空間を動的に割り当て、ゼロ初期化した状態で関連付ける。一度関連付けられた物理メモリは、free()されない限りその値を保持しなければならないので物理メモリ空間上に存在することになる。しかし使用頻度が低い場合や、他の処理により物理メモリが必要になった場合にスワップアウトされ外部記憶装置上に一時待避される。この待避された状態で再度仮想メモリ空間へのアクセスが発生した場合、ページ例外が発行され、ページ例外処理で空き物理メモリを探し、外部記憶装置から確保した新しい物理メモリへ復元し、これを仮想メモリに接続する。このような仮想メモリの仕組みにより、ユーザプロセスは常に同じ仮想メモリ領域にアクセスすることで、常にそこで自分のデータにアクセスすることが可能となる。

【 0 0 6 0 】

再び、図6を参照して説明する。

【 0 0 6 1 】

仮想メモリ空間 6002の連続したメモリブロックは、カーネルがページングを行って物理メモリ上のバッファ 6005~6009等の分割されたブロックで確保されている。仮想メモリ空間と物理メモリ空間のメモリブロックの関連は、カーネルのシステムコールを利用することで知ることができる。またシステムコールを発行することで、スワップ非対象とすることも可能である。スワップ非対象とした場合、カーネルが再起動しない限り仮想メモリ空間 6002と物理メモリ空間 6005のバッファ 6006~6009とは普遍的に関連付けられることになる。

【 0 0 6 2 】

本実施形態では、他のバスに接続された異なるカーネルを持つCPU 221が、高速なCPU 201に変わってデータを転送することを特徴とする。CPU 221は、メモリ 2

10

20

30

40

50

03の物理メモリ空間にはバスのな接続があればアクセスできる。しかし前述したように、仮想メモリシステムを用いたカーネルでは、仮想メモリ空間に対応する物理メモリのデータの配置がシステムの起動毎に異なる。このため、CPU221が代替して、その仮想メモリ空間に対応する物理メモリ空間に代替送信することができない。

【0063】

本実施形態では、仮想メモリ空間6002の不揮発メモリバッファ6003のA, B, C, Dの領域(第1キャッシュ領域)と、物理メモリ空間6005のバッファ6006~6009(第2キャッシュ領域)を対応付ける情報により物理メモリブロック仕様を作成する。

【0064】

図8は、本実施形態に係る物理メモリのブロック仕様の一例を示す図である。

【0065】

図において、800は、不揮発メモリバッファ6003の領域A, B, C, Dの情報である仮想メモリアドレスを示す。801は、領域A, B, C, Dに対応した物理メモリ203のバッファ6006、6007、6008、6009のアドレスを示す。802は、バッファA, B, C, Dに対応する不揮発メモリ225の各記録領域(ブロック)のアドレスa, b, c, dを示す。803は、バッファA, B, C, Dのサイズ(メモリ容量)である。これら情報は、不揮発ドライバ6004がカーネルの情報を収集して作成可能な仕様情報であり、不揮発メモリバッファ6003を確保した直後に生成される。

【0066】

この物理メモリブロック仕様に基づいてCPU221が先に述べたようなバスアクセスにより、メモリ203のバッファ6006~6009にアクセスできる。これにより、図6に示す経路6011による不揮発メモリ225へのアクセスをなくすことができ、高性能なCPU201を効率的に使用することが可能となる。

【0067】

図9は、本実施形態に係る画像入出力装置100の2つのCPU201, 221によるブート処理を説明するフローチャートである。尚、前述の図3と共通する部分は同じ記号で示している。

【0068】

前述ステップS307で、CPU201がCPU221を起動した後、ステップS901に進む。ステップS901で、CPU201はオペレーティングシステムのカーネルを起動する。これによりCPU221は、ステップS322でオペレーティングシステムのカーネルを初期化する。そしてステップS910に進んで、CPU201から指示される物理メモリブロックの仕様情報の受信を待つ。

【0069】

一方、CPU201は、ステップS901に続いてステップS902に進み、仮想メモリ空間6002に不揮発メモリバッファ6003を獲得する。このときメモリ203の物理メモリ空間6005で実メモリエリアを確保し、そのエリアをロックすることでロック解除が行なわれるまで、その実メモリエリアが利用されないようにする。次にステップS903に進み、図8に示すような物理メモリブロックの仕様情報を作成する(仕様作成)。そしてステップS904に進み、その物理メモリブロックの仕様情報をCPU221へ転送する(仕様データ転送)。そしてステップS905に進み、デバイスドライバの初期化を行なう。

【0070】

これによりCPU221は、ステップS910で、CPU201から受信した物理メモリブロックの仕様情報を解析する。そして、その仕様情報に従って、不揮発メモリ225の各ブロックの内容をメモリ203のバッファ(6006乃至6009)にコピーする(デバイスデータ転送)。そしてステップS911で、不揮発メモリ225の全てのブロックa~dをメモリ203のバッファ6006~6009にコピーするとステップS912に進み、CPU201に不揮発メモリ225のデータのコピーが完了したことを通知する

10

20

30

40

50

。そしてステップS 9 1 3に進み、アプリケーションの初期化を実行してアイドル状態となる。つまり、アプリケーションの実行は、OSのカーネルの起動が完了し、不揮発メモリ2 2 5の全てのブロックa ~ dをメモリ2 0 3のバッファ6 0 0 6 ~ 6 0 0 9にコピーした場合に開始される。

【0 0 7 1】

これによりCPU 2 0 1は、ステップS 9 0 6でCPU 2 2 1からの処理の完了を待ちを抜けて、ステップS 9 0 7に進み、CPU 2 0 1はアプリケーションの初期化を行ってアイドル状態となる。これによりCPU 2 0 1は、仮想メモリ空間6 0 0 2で不揮発メモリ2 2 5にアクセスできるため、不揮発メモリ2 2 5へのアクセスを高速にできるようになる。

10

【0 0 7 2】

次に本実施形態において、不揮発メモリ2 2 5の内容を変更する際の処理について説明する。

【0 0 7 3】

前述の説明では、遅い不揮発メモリ2 2 5のためにメモリ2 0 3のメモリ空間6 0 0 2に不揮発メモリバッファ6 0 0 3を作成する例を説明した。この場合は、不揮発メモリ2 2 5からのデータの読み込みに対してはキャッシュ（不揮発メモリバッファ6 0 0 3）を参照すれば良い。しかし不揮発メモリ2 2 5への書き込みイベント（同期イベント）が発生した場合は、不揮発メモリバッファ6 0 0 3を書き換えて、不揮発メモリ2 2 5も書き換える必要がある。この場合は、例えばブロック毎に行なう、或いは一定時間ごとに行なう等、様々な手法が考えられている。

20

【0 0 7 4】

図1 0は、本実施形態に係る画像入出力装置1 0 0の2つのCPUによる不揮発メモリ2 2 5の書き換え処理を説明するフローチャートである。

【0 0 7 5】

まずステップS 1 0 1 1で、不揮発メモリ2 2 5へのデータ書き込みのイベントの発生を待ち、イベントが発生するとステップS 1 0 1 2に進む。ステップS 1 0 1 2では、CPU 2 0 1は、そのデータをメモリ2 0 3の対応するバッファに書き込み、前述の物理メモリブロックの仕様情報をCPU 2 2 1に通知してCPU 2 2 1に不揮発メモリ2 2 5の更新を依頼する。尚、ここでは、仕様情報をCPU 2 2 1に通知する前に、メモリ2 0 3のバッファ6 0 0 6 ~ 6 0 0 9をロックしてカーネルが再利用されないようにする必要がある。尚、ここでは、ロックしたまま運用しても良いし、CPU 2 2 1に転送を依頼している間だけロックしても良い。これによりCPU 2 2 1は、ステップS 1 0 2 1の処理に進み、CPU 2 0 1により送られた物理メモリブロックの仕様情報に基づき、メモリ2 0 3のデータを読み出して不揮発メモリ2 2 5にデータを書き込む。

30

【0 0 7 6】

図1 1は、本実施形態に係る2つのCPUの動作を説明するタイミング図である。尚、図1 1では、図9のフローチャートの処理と共通する個所には同じ記号を付している。

【0 0 7 7】

図1 1に示すように、CPU 2 2 1は、CPU 2 0 1から仕様情報を受信すると不揮発メモリ2 2 5の内容をブロック単位にメモリ2 0 3に転送して格納する（S 9 1 0, S 9 1 1）。これによりCPU 2 0 1は、図1 1の1 1 0 0以降の処理で、仮想メモリ空間6 0 0 2で不揮発メモリ2 2 5にアクセスすることができる。1 1 0 1, 1 1 0 2は、図1 0で説明したように、不揮発メモリ2 2 5へのデータの書き込み要求が発生した場合を示す。これによりCPU 2 2 1は、その書き込まれたデータを不揮発メモリ2 2 5のブロックに格納することができる。

40

【0 0 7 8】

尚、本実施形態では、不揮発メモリ2 2 5を例に説明したが、図2ではメモリ2 2 3も外部バス先に接続されており、CPU 2 2 1からは高速にアクセスできても、CPU 2 0 1からは遅いデバイスとなる。

50

【 0 0 7 9 】

従って上述した実施形態のように、アクセスの遅いデバイスを不揮発メモリに限定するものではなく、外部バス先に接続されたCPU 221がバスアクセス可能なデバイスであれば、前述の実施形態と同様に動作できる。

【 0 0 8 0 】

以上説明したように本実施形態によれば、高性能なCPUが、異なるバスに接続されたアクセスの遅いデバイスに対するアクセス時間を短縮できる。また仮想メモリをサポートしたカーネルにおいて、仮想メモリを有効にしながらも、CPUの駆動効率を上げることができる。

【 0 0 8 1 】

(他の実施形態)


以上、本発明の実施形態について詳述したが、本発明は、複数の機器から構成されるシステムに適用しても良いし、また一つの機器からなる装置に適用しても良い。

【 0 0 8 2 】


なお、本発明は、前述した実施形態の機能を実現するソフトウェアのプログラムを、システム或いは装置に各種記憶媒体を介して或いは遠隔から供給し、そのシステム或いは装置のコンピュータが該供給されたプログラムを読み出して実行することによっても達成され得る。その場合、プログラムの機能を有していれば、形態は、プログラムである必要はない。

10


【 図 1 】




【 図 2 】




【図3】




【図4】




【図5】



【図6】




【図 7】




【図 8】

800	801	802	803
仮想メモリアドレス	物理メモリアドレス	デバイスアドレス	サイズ
6003のアドレスA	6006のアドレスA	225のアドレスa	一のサイズ
6003のアドレスB	6007のアドレスB	225のアドレスb	一のサイズ
6003のアドレスC	6008のアドレスC	225のアドレスc	一のサイズ
6003のアドレスD	6009のアドレスD	225のアドレスd	一のサイズ


【図 9】



【図 10】



【図 11】



フロントページの続き

(51)Int.Cl. F I
G 0 6 F 12/10 5 5 5
G 0 6 F 12/10 5 0 3

(72)発明者 原 健二
東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

審査官 桜井 茂行

(56)参考文献 特開昭53-038937(JP,A)
特開2005-157830(JP,A)
特開昭57-162164(JP,A)
特開2008-102850(JP,A)

(58)調査した分野(Int.Cl., DB名)
G 0 6 F 1 2 / 0 8 - 1 2 / 1 0
G 0 6 F 3 / 1 2
H 0 4 N 1 / 0 0