



(21)申請案號：097121812

(22)申請日：中華民國 97 (2008) 年 06 月 11 日

(51)Int. Cl. : **H01L29/786 (2006.01)****H01L21/336 (2006.01)**

(30)優先權：2007/06/13 南韓

10-2007-0057900

(71)申請人：三星顯示器有限公司 (南韓) SAMSUNG DISPLAY CO., LTD. (KR)
南韓

(72)發明人：梁泰勳 TAE-HOON YANG (KR)；李基龍 KI-YONG LEE (KR)；徐晉旭 JIN-WOOK SEO (KR)；朴炳建 BYOUNG-KEON PARK (KR)

(74)代理人：李國光；張仲謙

(56)參考文獻：

TW 238415

TW I239648

TW 200507150

US 20070284627A1

審查人員：翁佑菱

申請專利範圍項數：29 項 圖式數：19 共 0 頁

(54)名稱

薄膜電晶體、薄膜電晶體製造方法、含該薄膜電晶體之顯示裝置


THIN FILM TRANSISTOR, METHOD OF FABRICATING THE THIN FILM TRANSISTOR, AND
DISPLAY DEVICE INCLUDING THE THIN FILM TRANSISTOR

(57)摘要

提供一種薄膜電晶體(TFT)、TFT 製造方法、及含該 TFT 之顯示裝置，該 TFT 係包含具通道區域的半導體層及源極與汲極區域係使用結晶誘發金屬結晶。該結晶誘發金屬係由非結晶誘發金屬的金屬及或非結晶誘發金屬的金屬之矽化物所吸雜。該半導體層通道區域的長度及寬度與該半導體層的漏電流係滿足下列方程式： $I_{off}/W = 3.4E-15L^2 + 2.4E-12L + c$ ，其中 I_{off} (安培)為該半導體層的漏電流， W (毫米)為通道區域的寬度， L (微米)為通道區域的長度，及“ c ”為範圍自 $2.5E-13$ 至 $6.8E-13$ 的常數。

A thin film transistor (TFT), a method of fabricating the TFT, and a display device including the TFT are provided. The TFT includes a semiconductor layer having a channel region and source and drain regions is crystallized using a crystallization-inducing metal. The crystallization-inducing metal is gettered by either a metal other than the crystallization-inducing metal or a metal silicide of a metal other than the crystallization-inducing metal. A length and width of the channel region of the semiconductor layer and a leakage current of the semiconductor layer satisfy the following equation: $I_{off}/W = 3.4E-15L^2 + 2.4E-12L + c$, wherein I_{off} (A) is the leakage current of the semiconductor layer, W (mm) is the width of the channel region, L (pm) is the length of the channel region, and “ c ” is a constant ranging from $2.5E-13$ to $6.8E-13$.

- 100 . . . 基板
- 105 . . . 緩衝層
- 135 . . . 基地台
- 136 . . . 通道區域
- 137 . . . 源極區域
- 138 . . . 汲極區域
- 145a . . . 區域
- 150 . . . 閘極絕緣層
- 155 . . . 閘極電極
- 160 . . . 層間絕緣層
- 167 . . . 源極電極
- 168 . . . 汲極電極
- L . . . 長度



六、發明說明：

【發明所屬之技術領域】

本發明方面係關於一種薄膜電晶體(TFT)、TFT 製造方法、及含該 TFT 之顯示裝置，及更特定言之，係關於一種 TFT 其中半導體層的通道區域之長度 L (微米)及漏電流每 1 毫米半導體層通道區域的寬度 W I_{off}/W (安培/毫米)滿足函數 $I_{off}/W=3.4E-15L^2+2.4E-12L+c$ ，其中“ c ”為範圍自 $2.5E-13$ 至 $6.8E-13$ 的常數，TFT 製造方法、及含該 TFT 之顯示裝置。

【先前技術】

一般，薄膜電晶體(TFTs)係用做主動陣列液晶顯示器(AMIs)的主動裝置及有機發光二極體(OLED)顯示裝置的切換裝置及驅動裝置，必須根據每一個裝置的特性控制 TFT 的特性。在此情況，漏電流顯著影響 TFT 的特性。

傳統上，在使用多晶矽(多-Si)層的 TFT，乃使用一種不含金屬結晶技術結晶，做為半導體層，漏電流係正比於通道區域的寬度及反比於通道區域的長度。然而，即使增加通道區域的長度以減少漏電流，產生所欲效果仍為困難的。而且，在顯示裝置，當通道區域的長度增加，顯示裝置的尺寸亦增加及孔徑比減少，所以，增加通道區域長度存在特定技術限制。

同時，於金屬誘發結晶(MIC)技術的大量研究已在進行因為 MIC 技術可在較固相結晶(SPC)技術或是準分子雷射退火(ELA)技術為短的時間為低的溫度結晶非晶形矽(a-Si)

層。然而，在使用以 MIC 技術所結晶的多-Si 層做為半導體層的 TFT，TFT 的漏電流與通道區域的長度或寬度無關地變化，不像在典型 TFTs 的情況。

所以，在使用以 MIC 技術所結晶的多-Si 層做為半導體層的 TFT，不可能相關於半導體層通道區域的尺寸來預期漏電流，而且，決定通道區域的尺寸來得到所欲漏電流為困難的。

【發明內容】

本發明方面係提供一種使用金屬誘發結晶(MIC)技術所結晶的半導體層的薄膜電晶體(TFT)、TFT 製造方法、及含該 TFT 之顯示裝置。在使用 MIC 技術所結晶的半導體層的 TFT 中，漏電流可由自半導體層通道區域消除結晶誘發金屬而減少，亦可根據半導體層通道區域的寬度及長度來預期漏電流。相反地，可考慮控制漏電流來決定半導體層通道區域的寬度及長度。

根據本發明一個方面，TFT 係包含：基板；放置於該基板的半導體層，該半導體層包含通道區域及源極與汲極區域，及該半導體層係使用結晶誘發金屬結晶；放置以對應該半導體層的預先決定區域的閘極電極；放置於該閘極電極與該半導體層之間以自該閘極電極絕緣該半導體層的閘極絕緣層；及分別電連接至該半導體層的源極與汲極區域的源極及汲極電極，非結晶誘發金屬的金屬或是與結晶誘發金屬不同的金屬之矽化物係放置於在半導體層通道區域相距一距離的區域與該半導體層表面相距一預先決定深

度處，且該半導體層通道區域的長度及寬度與該半導體層的漏電流滿足下列方程式： $I_{off}/W=3.4E-15L^2+2.4E-12L+c$ ，其中 I_{off} (安培)為該半導體層的漏電流， W (毫米)為通道區域的寬度， L (微米)為通道區域的長度，及“ c ”為範圍自 $2.5E-13$ 至 $6.8E-13$ 的常數。

根據本發明另一方面，一種 TFT 製造方法係包含：提供基板；形成非晶形矽(a-Si)層於該基板上；使用結晶誘發金屬結晶該 a-Si 層為多晶矽(多-Si)層；根據漏電流要被控制使用下列方程式： $I_{off}/W=3.4E-15L^2+2.4E-12L+c$ ，其中 I_{off} 為該半導體層的漏電流(安培)， W 為通道區域的寬度(毫米)， L 為通道區域的長度(微米)，及“ c ”為範圍自 $2.5E-13$ 至 $6.8E-13$ 的常數，決定該半導體層通道區域的長度及寬度；圖樣化該多-Si 層以形成擁有具所決定長度及寬度的通道區域的半導體層；於與通道區域相距一預先決定距離處形成金屬層圖樣或是金屬矽化物層圖樣以接觸該半導體層的一個區域而非通道區域，該金屬與結晶誘發金屬不同，及該金屬矽化物為與結晶誘發金屬不同的金屬之矽化物；退火該基板以使自該半導體層的通道區域吸雜該結晶誘發金屬進入對應於金屬層圖樣或是金屬矽化物層圖樣的該半導體層的一個區域；移除該金屬層圖樣或是金屬矽化物層圖樣，形成閘極電極以對應於該半導體層的一個預先決定區域，形成閘極絕緣層於該閘極電極及該半導體層之間以自該閘極電極絕緣該半導體層；及形成分別電連接至該半導體層的源極與汲極區域之源極與汲極電極。

根據本發明另一方面，一種顯示裝置係包含：放置於基板上的半導體層，該半導體層包含通道區域及源極與汲極區域，及該半導體層係使用結晶誘發金屬結晶化；放置以對應於該半導體層的一個預先決定區域的閘極電極；放置於該閘極電極及該半導體層之間以自該閘極電極絕緣該半導體層的閘極絕緣層；分別電連接至該半導體層的源極與汲極區域之源極與汲極電極；電連接至源極與汲極電極其中一個的第一電極；非結晶誘發金屬的金屬或是非結晶誘發金屬的金屬的矽化物係放置於在與半導體層通道區域相距一距離的區域與該半導體層表面相距一預先決定深度處，及該半導體層通道區域的長度及寬度與該半導體層的漏電流滿足下列方程式： $I_{off}/W=3.4E-15L^2+2.4E-12L+c$ ，其中 I_{off} (安培)為該半導體層的漏電流， W (毫米)為通道區域的寬度， L (微米)為通道區域的長度，及“ c ”為範圍自 $2.5E-13$ 至 $6.8E-13$ 的常數。

本發明額外方面及/或優點將一部分說明於下文敘述及，一部分為可由該敘述明顯可知，或是可由本發明實務得知。

【實施方式】

現在詳細參考本發明具體實施例，其實例係說明於相關圖示，其中類似參考數字係表示類似元件。具體實施例係揭示於下文以藉由參考圖式說明本發明各方面。

第 1 圖為根據本發明示例具體實施例薄膜電晶體(TFT)的截面視圖，及第 2 圖為第 1 圖所示 TFT 的半導體層的截

面視圖。

參考第 1 圖，提供一種基板 100，基板 100 可為玻璃基板或塑膠基板。緩衝層 105 可放置於基板 100 上，緩衝層 105 可防止在基板 100 所產生的濕氣或不純物之擴散或是控制在結晶方法期間熱量的傳輸速率以促進非晶形矽(a-Si)層的結晶。緩衝層 105 可由單或多層絕緣層，例如氧化矽層或是氮化矽層而形成。

圖樣化半導體層 135 係放置於緩衝層 105 上，半導體層 135 可經由使用結晶誘發金屬的結晶技術例如金屬誘發結晶(MIC)技術、金屬誘發橫向結晶(MILC)技術、或是超級顆粒矽(SGS)技術的結晶技術而得到。半導體層 135 包含通道區域 136 及源極與汲極區域 137 及 138。在此情況，SGS 技術較 MIC 技術或 MILC 技術於形成半導體層 135 更為適當的因為 SGS 技術可保留低濃度的結晶誘發金屬。

參考第 2 圖，半導體層 135 的通道區域 136 具長度 L 及寬度 W，於此，通道區域 136 的長度 L 係對應於半導體層 135 的源極及汲極區域 137 及 138 之間的距離，及通道區域 136 的寬度 W 係對應於垂直於源極及汲極區域 137 及 138 之間距離的通道區域 136 的寬度。

半導體層 135 的通道區域 136 的長度 L(微米)及每 1 毫米的半導體層 135 的通道區域 136 的寬度 W 的漏電流 I_{off} (安培)，亦即漏電流 I_{off}/W 為長度 L 的函數，可如方程式 1 所表示：

$$I_{off}/W = 3.4E-15L^2 + 2.4E-12L + c \quad (1),$$

其中“c”為範圍自 $2.5E-13$ 至 $6.8E-13$ 的常數。

根據方程式 1，因為漏電流可根據半導體層 135 的通道區域 136 的尺寸預估，漏電流可使用半導體層 135 的通道區域 136 的寬度 W 或長度 L 控制。相反地，因為漏電流可被預估，考慮漏電流要被控制，可決定半導體層 135 的通道區域 136 的寬度 W 或長度 L 。

參考第 9 圖，當半導體層 135 的通道區域 136 的寬度 W 為固定的，當通道區域 136 的長度 L 減少時，每 1 毫米通道區域 136 的寬度 W 的漏電流亦減少因為使用一種區域（其中非結晶誘發金屬的金屬或是其金屬矽化物於此形成）的自通道區域 136 的結晶誘發金屬之更有效移除。值得注意的是，當通道區域 136 的長度 L 大於 0 及 15 微米或更少，值 I_{off}/W 可為 $1.0E-12A$ 或更少因為高吸雜效果，使得 TFT 可於顯示裝置顯現良好特性。

回去參考第 1 圖，一種其中金屬、非結晶誘發金屬的金屬或是其金屬矽化物形成的區域 145a 係放置於半導體層 135 於自半導體層 135 表面的預先決定深度及與通道區域 136 間隔一距離。在此情況，金屬或是金屬矽化物係用於吸雜方法。在本具體實施例，吸雜方法係使用金屬或是金屬矽化物形成的區域 145a 執行，由此自半導體層 135 的通道區域 136 移除結晶誘發金屬。結果，可減少漏電流且半導體層 135 的通道區域 136 的長度 L (微米)及每 1 毫米的半導體層 135 的通道區域 136 的寬度 W 的漏電流 I_{off}/W (安培/毫米)滿足方程式 1。

通道區域 136 及區域 145a(非結晶誘發金屬的金屬或是其金屬矽化物於此形成)之間的距離可與通道區域 136 的長度 L 無關而為固定的，換言之，通道區域 136 的長度 L 可變化，及通道區域 136 及區域 145a 之間的距離可與通道區域 136 的長度 L 無關而為固定的。

用於吸雜方法的金屬或是金屬矽化物可能具較在半導體層 135 的結晶誘發金屬為低的擴散係數。特定言之，用於吸雜方法的金屬或是金屬矽化物的擴散係數可為在半導體層 135 的結晶誘發金屬擴散係數的 1%或更低。在此情況，可防止用於吸雜方法的金屬或是金屬矽化物自區域 145a 擴散至半導體層 135 的其餘區域。

一般，鎳(Ni)可用做用於半導體層 135 結晶的結晶誘發金屬，在半導體層 135Ni 具擴散係數約 10^{-5} 公分²/秒或更少，所以，當 Ni 用做結晶誘發金屬時，用於吸雜方法的金屬或是金屬矽化物的擴散係數可為 Ni 的擴散係數的 1%或更低。特定言之，金屬或是金屬矽化物具擴散係數 10^{-7} 公分²/秒或更少。在此情況，用於吸雜方法的金屬或是金屬矽化物可為自 Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Ru、Os、Co、Rh、Ir、Pt、Y、Ta、La、Ce、Pr、Nd、Dy、Ho、TiN、TaN、其合金、及其金屬矽化物所組成族群選出。

持續第 1 圖，閘極絕緣層 150 係放置於包含半導體層 135 的基板 100 表面，閘極絕緣層 150 可為氧化矽層、氮化矽層、或是其雙層。閘極電極 155 係放置於對應於半導體

層 135 的通道區域 136 的閘極絕緣層 150 區域，閘極電極 155 可為由鋁(Al)或 Al 合金，例如鋁-釹(Al-Nd)所形成的單層，或是由堆疊 Al 合金層於鉻(Cr)合金層或鉬(Mo)合金層而得到的多層。

層間絕緣層 160 係放置於包含閘極電極 155 的基板 100 表面，層間絕緣層 160 可為氮化矽層，氧化矽層，或是包含其雙層。

源極與汲極電極 167 與 168 係放置於層間絕緣層 160 及分別電連接至半導體層 135 的源極與汲極區域 137 與 138，於是，根據本發明的 TFT 完成。

第 3A 至 3G 圖為說明第 1 圖所示 TFT 的製造方法之截面視圖。參考第 3A 圖，緩衝層 105 係形成於由玻璃、不鏽鋼、或塑膠所形成的基板 100，緩衝層 105 可為單層或由使用化學氣相沉積(CVD)技術或是物理氣相沉積(PVD)技術沉積絕緣層，例如氧化矽層或氮化矽層而得到的多層。在此情況，緩衝層 105 可防止在基板 100 所產生的濕氣或不純物之擴散或是控制在結晶方法期間熱量的傳輸速率以促進非晶形矽(a-Si)層的結晶。雖然所敘述為包含緩衝層 105，在所有觀點不必要一定包含緩衝層 105。

之後，a-Si 層 110 係形成於緩衝層 105。在此情況，a-Si 層 110 可使用 CVD 技術或 PVD 技術形成，脫氫方法亦可在 a-Si 層 110 形成期間或之後執行，由此降低其中氫的濃度。

接著，將 a-Si 層 110 結晶為(第 3D 圖)的多晶矽(多-Si)

層 130，在本具體實施例，a-Si 層 110 成為多-Si 層 130 的結晶可由使用結晶誘發金屬，例如金屬誘發結晶(MIC)技術、金屬誘發橫向結晶(MILC)技術、或是超級顆粒矽(SGS)技術的方法執行。

在 MIC 技術，結晶誘發金屬，例如鎳(Ni)、鈀(Pd)、或鋁(Al)，與 a-Si 層 110 接觸或是注入 a-Si 層 110 使得 a-Si 層 110 因為結晶誘發金屬而結晶為多-Si 層 130。在 MILC 技術，由結晶誘發金屬及矽之間的反應所得到的金屬矽化物持續於橫向方向擴散使得 a-Si 層 110 藉由循序誘發 a-Si 層 110 中矽的結晶而結晶為多-Si 層 130。

與 MIC 技術或 MILC 技術相較 SGS 技術維持較低濃度的結晶誘發金屬擴散進入 a-Si 層 110，使得晶粒可被控制在數微米至數百微米的範圍。在本發明一個示例具體實施例，為降低結晶誘發金屬擴散進入 a-Si 層 110 的濃度，(第 3B 圖)的覆蓋層可形成於 a-Si 層 110 上，及結晶誘發金屬層可形成於覆蓋層上及退火之以擴散結晶誘發金屬。然而，覆蓋層 115 可被省略及低濃度結晶誘發金屬層可形成使得擴散進入 a-Si 層 110 的結晶誘發金屬之濃度可降低。

在本具體實施例，將敘述使用 SGS 技術形成多-Si 層的方法。第 3B 圖為形成覆蓋層 115 及結晶誘發金屬於 a-Si 層 110 上的方法之截面視圖，參考第 3B 圖，覆蓋層 115 係形成於 a-Si 層 110 上，覆蓋層 115 可為氮化矽層，在此情況易於在退火方法期間控制後續形成的結晶誘發金屬之擴散，然而，覆蓋層 115 可為氮化矽層及氧化矽層的雙層，

覆蓋層 115 可使用 CVD 技術或是 PVD 技術形成，在此情況，覆蓋層 115 可形成至約 1 至 2000 埃的厚度。當覆蓋層 115 小於 1 埃時，覆蓋層 115 可能無法控制結晶誘發金屬擴散進入 a-Si 層 110 的量。當覆蓋層 115 大於 2000 埃時，僅少量的結晶誘發金屬擴散進入 a-Si 層 110，由此防止 a-Si 層 110 成為多-Si 層 130 的結晶。

之後，將結晶誘發金屬沉積於覆蓋層 115，由此形成結晶誘發金屬層 120，結晶誘發金屬可由 Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tb、及 Cd 所組成族群選出的一個，較佳為使用 Ni 做為結晶誘發金屬，結晶誘發金屬層 120 可在覆蓋層 115 形成至 10^{11} 至 10^{15} 原子/公分² 的面密度，當結晶誘發金屬層 120 形成至低於 10^{11} 至 10^{15} 原子/公分² 的面密度時，因為小數目的結晶核(亦即，晶種)，結晶 a-Si 層 110 為多-Si 層為困難的。相反地，當結晶誘發金屬層 120 形成至高於 10^{11} 至 10^{15} 原子/公分² 的面密度時，過度大量的結晶誘發金屬擴散至 a-Si 層 110，由此減少多-Si 層的晶粒大小及增加剩餘結晶化誘發金屬的量。結果，由圖樣化多-Si 層所得到的半導體層可能具衰減特性。

第 3C 圖為退火基板 100 以擴散結晶誘發金屬經過覆蓋層 115 至覆蓋層 115 與 a-Si 層 110 之間的介面的方法之截面視圖，參考第 3C 圖，將緩衝層 105、a-Si 層 110、覆蓋層 115、及結晶誘發金屬層 120 形成於其上的基板 100 退火(如由參考數字 125 所標示)以擴散結晶誘發金屬層 120 一部份的結晶誘發金屬至 a-Si 層 110 的表面，特定言之，因為

退火方法而擴散的結晶誘發金屬層 120a 及 120b 中，僅小部分結晶誘發金屬層 120b 擴散進入 a-Si 層 110，及大部分結晶誘發金屬層 120a 無法到達 a-Si 層也不會通過覆蓋層 115。

所以，到達 a-Si 層 110 表面的結晶誘發金屬層 120b 的量係依據覆蓋層 115 的擴散阻擋能力而定，其係與覆蓋層 115 的厚度及密度密切相關，特定言之，當覆蓋層 115 的厚度或密度增加時，擴散進入 a-Si 層 110 的結晶誘發金屬層 120b 的量減少，及於是多-Si 層 130 的晶粒大小增加。相反地，當覆蓋層 115 的厚度或密度減少時，擴散進入 a-Si 層 110 的結晶誘發金屬層 120b 量增加，及於是多-Si 層 130 的晶粒大小減少。

為防止基板 100 的變形，擴散結晶誘發金屬的退火方法係在約 200 至 900°C 的溫度執行數秒至數小時以考慮製造成本及產率。退火方法可為爐管退火方法、快速熱退火 (RTA) 方法、紫外光(UV)方法、及雷射方法的其中一種。

第 3D 圖為因為經擴散結晶誘發金屬而結晶 a-Si 層 110 為多-Si 層 130 的方法之截面視圖，參考第 3D 圖，a-Si 層 110 係因為通過覆蓋層 115 及擴散至 a-Si 層 110 的表面之結晶誘發金屬層 120b 而結晶為多-Si 層 130。特定言之，經擴散結晶化誘發金屬 120b 與 a-Si 層 110 的矽(Si)合併以形成金屬矽化物做為結晶核(亦即，晶種)，於是，a-Si 層 110 係使用該晶種結晶為多-Si 層 130。

同時，雖然第 3D 圖說明退火方法係於所得結構執行，

覆蓋層 115 及結晶誘發金屬層 120 未自此結構移除，本發明方面並不限於此。亦即，在結晶誘發金屬擴散進入 a-Si 層 110 以形成金屬矽化物之後，可移除覆蓋層 115 及結晶誘發金屬層 120 及可退火所得結構以形成多-Si 層 130。

參考第 3E 圖，移除覆蓋層 115 及結晶誘發金屬層 120，及圖樣化多-Si 層 130 以形成半導體層 135。不像在本具體實施例，多-Si 層 130 可在後續方法期間圖樣化。

此處，半導體層 135 的長度及寬度可考慮方程式 1 決定：

$$I_{off}/W = 3.4E-15L^2 + 2.4E-12L + c \quad (1),$$

其中“c”為範圍自 $2.5E-13$ 至 $6.8E-13$ 的常數。特定言之，半導體層 135 通道區域 136 的長度 L 及寬度 W 係根據要被控制的漏電流決定，及半導體層 135 的長度及寬度係考慮通道區域 136 的長度 L 及寬度 W 決定。

參考第 9 圖，當半導體層 135 通道區域的寬度 W 為固定的時，當通道區域 136 的長度 L 減少，每 1 毫米通道區域的寬度 W 的漏電流亦減少因為使用用於吸雜方法的後續金屬層或是金屬矽化物層自通道區域的結晶誘發金屬之更有效移除。值得注意的是，當通道區域 136 的長度 L 大於 0 及 15 微米或更少，值 I_{off}/W 可為 $1.0E-12A$ 或更少因為高吸雜效果，使得所得 TFT 可顯現做為顯示裝置的良好特性。

之後，光致抗蝕劑圖樣 140 係形成於會定義通道區域 136 的半導體層 135 區域，導電不純物離子係使用光致抗蝕劑圖樣 140 做為遮罩摻雜進入半導體層 135，由此形成源極

區域 137、汲極區域 138、及具長度 L 及寬度 W 的通道區域 136。在此情況，不純物離子可為 p-形式不純物離子或是 n-形式不純物離子。p-形式不純物離子可為選自硼(B)、鋁(Al)、鎵(Ga)、及銦(In)所組成族群選出的其中一個之離子，及 n-形式不純物離子可為選自磷(P)、砷(Ar)、及銻(Sb)所組成族群選出的其中一個之離子。

參考第 3F 圖，光致抗蝕劑圖樣 140 移除，及金屬層圖樣或金屬矽化物層圖樣 145 在與通道區域 136 相距一預先決定距離處形成，金屬層圖樣或金屬矽化物層圖樣 145 係與半導體層 135 的一個區域接觸，而非與通道區域 136 接觸。在本具體實施例，沉積金屬層圖樣或金屬矽化物層圖樣 145 接著為執行退火方法以形成區域 145a 於半導體層 135，及吸雜方法係使用區域 145a 執行。於是，結晶誘發金屬係自半導體層 135 的通道區域 136 移除使得漏電流可減少且半導體層 135 的通道區域 136 的長度 L 及每 1 毫米的半導體層 135 的通道區域 136 的寬度 W 的漏電流 I_{off}/W (安培/毫米)滿足方程式 1。

金屬層圖樣或金屬矽化物層圖樣 145 的位置可為固定的而與通道區域 136 的長度 L 無關。換言之，通道區域 136 的長度 L 可變化，及金屬層圖樣或金屬矽化物層圖樣 145 可形成使得在通道區域 136 與金屬層圖樣或金屬矽化物層圖樣 145 之間的距離相關於通道區域 136 的長度 L 為固定的。

用於在半導體層 135 吸雜的金屬層圖樣或金屬矽化物

層圖樣 145 可為包含其金屬或合金的金屬層圖樣或金屬矽化物層圖樣，擴散係數小於結晶誘發金屬 120a 及 120b。

在半導體層 135 的金屬層圖樣或金屬矽化物層圖樣 145 的金屬或金屬矽化物之擴散係數可為結晶誘發金屬 120a 及 120b 擴散係數的 1% 或更低。在此情況，可防止金屬層圖樣或金屬矽化物層圖樣 145 的金屬或金屬矽化物自區域 145a 擴散進入半導體層 135 的其餘區域。

一般，Ni 可用做用於半導體層 135 結晶的結晶誘發金屬 120a 及 120b，在半導體層 135 Ni 具擴散係數約 10^{-5} 公分²/秒或更少，所以，當 Ni 用做結晶誘發金屬 120a 及 120b 時，用於在半導體層 135 吸雜的金屬層圖樣或金屬矽化物層圖樣 145 的金屬或金屬矽化物之擴散係數可為 Ni 的擴散係數的 1% 或更低。特定言之，金屬或是金屬矽化物可具 10^{-7} 公分²/秒或更少的擴散係數，在此情況，金屬或是金屬矽化物可為自 Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Ru、Os、Co、Rh、Ir、Pt、Y、Ta、La、Ce、Pr、Nd、Dy、Ho、TiN、TaN、其合金、及其金屬矽化物所組成族群選出。

金屬層圖樣或金屬矽化物層圖樣 145 亦可形成至約 30 至 10000 埃的厚度。當金屬層圖樣或金屬矽化物層圖樣 145 形成至少於約 30 埃的厚度時，結晶誘發金屬會不有效地吸雜進入與金屬層圖樣或金屬矽化物層圖樣 145 接觸的半導體層 135 區域 145a。當金屬層圖樣或金屬矽化物層圖樣 145 形成超過於約 10000 埃的厚度時，在後續退火方法期間金

屬層圖樣或金屬矽化物層圖樣 145 會因熱應力而層離。

之後，執行退火方法以自半導體層 135，特別是，半導體層 135 的通道區域 136 移除結晶誘發金屬 120b。結果，金屬層圖樣的金屬可自與金屬層圖樣或金屬矽化物層圖樣 145 接觸的半導體層 135 表面擴散進入半導體層 135 或是與半導體層 135 合併以形成金屬矽化物。或者，金屬矽化物層圖樣的金屬矽化物擴散進入半導體層 135，於是，包含非結晶誘發金屬或是其金屬矽化物的區域 145a 係形成於與金屬層圖樣或金屬矽化物層圖樣 145 接觸的半導體層 135 區域。

當留在半導體層 135 的通道區域 136 中的結晶誘發金屬因退火方法而擴散進入接觸金屬層圖樣或金屬矽化物層圖樣 145 的半導體層 135 區域 145a，結晶誘發金屬 120b 係沉澱於區域 145a 及不再擴散，此是因為結晶誘發金屬 120b 在包含其他金屬或是其金屬矽化物的區域 145a 較在矽中更為熱力穩定的。基於此原則，結晶化誘發金屬 120b 可自半導體層 135 的通道區域 136 移除。

在此情況，退火方法可在約 500 至 993°C 的溫度執行 10 分鐘至 10 小時，當退火方法在低於 500°C 的溫度執行時，結晶誘發金屬進入半導體層 135 的擴散不會發生使得結晶誘發金屬 120b 不會移動至半導體層 135 的區域 145a。當退火方法在高於 993°C 的溫度執行及 Ni 用做結晶誘發金屬 120a 及 120b，Ni 可被液化因為 Ni 具 993°C 的低共熔點，及基板 100 會因高熱量而變形。

而且，當退火方法執行較 10 秒為短的時間，自半導體層 135 的通道區域 136 有效移除結晶誘發金屬 120b 為困難的。當退火方法執行較 10 小時為長的時間，長時間退火方法產生基板 100 的變形，增加製造成本，及會減少產率。同時，當退火方法在足夠高的溫度執行時，可能在短時間移除結晶誘發金屬 120b。

參考第 3G 圖，金屬層圖樣或金屬矽化物層圖樣 145 移除，及閘極絕緣層 150 係形成於具半導體層 135 的基板 100 表面，閘極絕緣層 150 可為氧化矽層、氮化矽層、或是其多層。

之後，形成閘極電極的金屬層(未示出)，金屬層可為由 Al 或 Al 合金，例如 Al-Nd，所形成的單層，或是由堆疊 Al 合金於 Cr 合金或 Mo 合金上而形成的多層。光微影及蝕刻方法於閘極電極的金屬層上執行，由此形成閘極電極 155 以對應於半導體層 135 的通道區域 136。

接著，層間絕緣層 160 係形成於具閘極電極 155 的基板 100 表面，層間絕緣層 160 可為氮化矽層，氧化矽層，或是包含其的多層。

層間絕緣層 160 及閘極絕緣層 150 可被蝕刻以形成接觸孔以露出半導體層 135 的源極及汲極區域 137 及 138，源極與汲極電極 167 與 168 係形成以經由接觸孔連接至源極與汲極區域 137 與 138。源極與汲極電極 167 與 168 可由鉬(Mo)、鉻(Cr)、鎢(W)、鉬鎢(MoW)、鋁(Al)、鋁-鈹(Al-Nd)、鈦(Ti)、一氮化鈦(TiN)、銅(Cu)、Mo 合金、Al 合金、及

Cu 合金所組成族群選出的材料形成。結果，包含半導體層 135、閘極電極 155、及源極與汲極電極 167 與 168 的 TFT 完成。

第 4 圖為根據本發明另一示例具體實施例的 TFT 之截面視圖，示於第 4 圖的 TFT 一般與第 1 及 2 圖所示 TFT 相同，除了下列敘述。

參考第 4 圖，基板 400 製備，緩衝層 410 係放置於基板 400，閘極電極 420 係放置於緩衝層 410，閘極絕緣層 430 係放置於閘極電極 420。

圖樣化半導體層 440 係放置於閘極絕緣層 430 上，半導體層 440 為一種由使用結晶誘發金屬的方法，例如 MIC 技術、MILC 技術、或是 SGS 技術所結晶化的半導體層。半導體層 440 包含通道區域 441 及源極與汲極區域 442 及 443。在此情況，SGS 技術較 MIC 技術或 MILC 技術於形成半導體層 440 為更適當的因為 SGS 技術可維持低濃度的結晶誘發金屬擴散進入 a-Si 層。

半導體層 440 的通道區域 441 的長度 L(微米)及每 1 毫米的半導體層 440 的通道區域 441 的寬度 W 的漏電流 I_{off} (安培)滿足方程式 1：

$$I_{off}/W = 3.4E-15L^2 + 2.4E-12L + c \quad (1),$$

其中“c”為範圍自 $2.5E-13$ 至 $6.8E-13$ 的常數。

基於方程式 1，因為漏電流可根據半導體層 440 的通道區域 441 的大小來預期，漏電流可使用半導體層 440 的通道區域 441 的寬度 W 或長度 L 控制。相反地，因為漏電流

可預期，可考慮漏電流可被控制來決定半導體層 440 的通道區域 441 的長度 L 或寬度 W 。

參考第 9 圖，當半導體層 440 的通道區域 441 的寬度 W 為固定的，當通道區域 441 的長度 L 減少時，每 1 毫米通道區域 441 的寬度 W 的漏電流亦減少因為使用一種區域(其中非結晶誘發金屬的金屬或是其金屬矽化物形成)的自通道區域 441 的結晶誘發金屬之更有效移除。值得注意的是，當通道區域 441 的長度 L 大於 0 及 15 微米或更少，值 I_{off}/W 可為 $1.0E-12A$ 或更少因為高吸雜效果，使得 TFT 可於顯示裝置顯現良好特性。

非結晶誘發金屬的金屬或是其金屬矽化物所形成的一個區域 460a 係放置於在半導體層 440 與該半導體層 135 表面相距一預先決定深度處及與通道區域 441 相距一距離的區域。在此情況，金屬或是金屬矽化物係用於吸雜方法。在本具體實施例，吸雜方法係使用金屬或是金屬矽化物形成於其中的區域 460a 執行，由此自半導體層 440 的通道區域 441 移除結晶誘發金屬。結果，可減少漏電流且半導體層 440 的通道區域 441 的長度 L (微米)及每 1 毫米的半導體層 440 的通道區域 441 的寬度 W 的漏電流 I_{off} (安培)滿足方程式 1。

通道區域 441 及區域 460a(非結晶誘發金屬的金屬或是其金屬矽化物於此形成)之間的距離可為固定的，與通道區域 441 的長度 L 無關。

源極與汲極電極 472 與 473 係放置於半導體層 440 上

及分別電連接至半導體層 440 的源極與汲極區域 442 與 443，於是，根據本具體實施例的 TFT 完成。

第 5A 至 5D 圖為第 4 圖所示 TFT 的製造方法之截面視圖。在第 5A 至 5D 圖所示的方法一般與第 3A 至 3G 圖所示的方法相同，除了下列敘述。

參考第 5A 圖，緩衝層 410 係形成於基板 400 上，用於閘極電極的金屬層(未示出)係形成於緩衝層 410 及使用光微影及蝕刻方法蝕刻，由此形成閘極電極 420，閘極絕緣層 430 係形成於具閘極電極 420 的基板 400 上。

參考第 5B 圖，a-Si 層係形成於閘極絕緣層 430 及如在先前具體實施例使用結晶誘發金屬結晶為多-Si 層。多-Si 層係圖樣化以形成半導體層 440，在後續方法期間多-Si 層可圖樣化。

於此，半導體層 135 的長度及寬度可考慮方程式 1 決定：

$$I_{off}/W = 3.4E-15L^2 + 2.4E-12L + c \quad (1),$$

其中“c”為範圍自 $2.5E-13$ 至 $6.8E-13$ 的常數。特定言之，半導體層 440 的通道區域的長度 L 及寬度 W 係根據要控制的漏電流決定，及半導體層 440 的長度及寬度係考慮通道區域的長度 L 及寬度 W 決定。

參考第 9 圖，當半導體層 440 通道區域的寬度 W 為固定時，當通道區域的長度 L 減少，每 1 毫米通道區域的寬度 W 的漏電流亦減少因為使用用於吸雜方法的後續金屬層或是金屬矽化物層自通道區域的結晶誘發金屬之更有效移

除。值得注意的是，當通道區域的長度 L 大於 0 及 15 微米或更少，值 I_{off}/W 可為 $1.0E-12A$ 或更少因為高吸雜效果，使得所得 TFT 可顯現做為顯示裝置的良好特性。

之後，光致抗蝕劑圖樣 450 係形成於會定義通道區域的半導體層 440 區域，導電不純物離子係使用光致抗蝕劑圖樣 450 做為遮罩摻雜進入半導體層 440，由此形成源極區域 442、汲極區域 443、及具長度 L 及寬度 W 的通道區域 441。

參考第 5C 圖，光致抗蝕劑圖樣 450 移除，及金屬層圖樣或金屬矽化物層圖樣 460 在與通道區域 441 相距一預先決定距離處形成，金屬層圖樣或金屬矽化物層圖樣 460 係與半導體層 440 的一個區域接觸，而非與通道區域 441 接觸。

在本具體實施例，沉積金屬層圖樣或金屬矽化物層圖樣 460 接著為執行退火方法以形成區域 460a 於半導體層 440，及吸雜方法係使用區域 460a 執行。於是，結晶誘發金屬係自半導體層 135 的通道區域 136 移除使得漏電流可減少且半導體層 135 的通道區域 136 的長度 L 及每 1 毫米的半導體層 135 的通道區域 136 的寬度 W 的漏電流 I_{off} (安培)滿足方程式 1。

金屬層圖樣或金屬矽化物層圖樣 460 的位置可為固定的而與通道區域 441 的長度 L 無關，換言之，通道區域 441 的長度 L 可變化，及金屬層圖樣或金屬矽化物層圖樣 460 可形成使得在通道區域 441 及金屬層圖樣或金屬矽化物層

圖樣 460 之間的距離相關於通道區域 441 的長度 L 為固定的。

之後，執行退火方法以自半導體層 440，特別是，半導體層 440 的通道區域 441 移除結晶誘發金屬。結果，包含非結晶誘發金屬的金屬或是其金屬矽化物之區域 460a 係形成於與金屬層圖樣或金屬矽化物層圖樣 460 接觸的半導體層 440 區域。區域 460a 係形成於半導體層 440 表面至預先決定深度，存在於半導體層 440 的通道區域 441 的結晶誘發金屬係由擴散至區域 460a 而吸雜。退火方法係以如上文所敘述類似方式執行。

參考第 5D 圖，金屬層圖樣或金屬矽化物層圖樣 460 移除，及源極/汲極導電層形成於半導體層 440 及圖樣化，由此形成源極及汲極電極 472 及 473。結果，包含閘極電極 420、半導體層 440、及源極與汲極電極 472 及 473 的 TFT 完成。

第 6 圖為具使用結晶誘發金屬所結晶化的半導體層的習知 TFT 之漏電流 I_{off} (安培)比通道比值(亦即，通道寬度 W (毫米)/通道長度 L (微米))的圖。在第 6 圖，橫座標表示通道比值(亦即，通道寬度 W (毫米)/通道長度 L (微米))，及縱座標表示漏電流 I_{off} (安培)。

參考第 6 圖，可見到當通道寬度 W 分別為 4、10、及 50 毫米時，或是當通道長度 L 範圍自 3 至 20 微米時，具使用結晶誘發金屬所結晶化的半導體層的習知 TFT 之漏電流 I_{off} (安培)未顯示任何傾向而是不規則地增加或減少。即使

通道比值變化，漏電流 I_{off} (安培)僅在自 $2.0E-12$ 至 $4.0E-12$ 安培的小範圍內變化，其不會造成任何顯著不同。所以，可見在習知 TFT，漏電流 I_{off} (安培)並未由改變通道比值而有效控制，於是，與根據本發明示例具體實施例的 TFT 不同，在具使用結晶誘發金屬所結晶化的半導體層的習知 TFT，根據通道比值預期在漏電流 I_{off} (安培)的變化，或是藉由改變通道比值精確控制漏電流為困難的。相反地，通道區域大小無法考慮漏電流 I_{off} (安培)被控制而決定。

第 7 圖為根據本發明示例具體實施例的 TFT 之漏電流 I_{off} (安培)比通道比值的圖其中用於吸雜方法的金屬層圖樣或是金屬矽化物層圖樣形成及退火。在第 7 圖，橫座標表示通道比值(=通道寬度 W (毫米)/通道長度 L (微米))，及縱座標表示漏電流 I_{off} (安培)。

參考第 7 圖，即使根據本發明示例具體實施例的 TFT 具與參考第 6 圖所敘述的習知 TFT 相同的通道比值，漏電流 I_{off} (安培)大大地減少至約 $5.0E-13$ 安培，亦即，當用於吸雜方法的金屬層圖樣或是金屬矽化物層圖樣形成及退火，可確認存在於通道區域的結晶誘發金屬被吸雜。

第 8 圖為根據本發明示例具體實施例的 TFT 之漏電流 I_{off} (安培)每 1 毫米半導體層通道寬度 W 比通道長度 L (微米)的圖。在第 8A 圖，橫座標表示通道長度 L (微米)，及縱座標表示漏電流 I_{off} (安培)每 1 毫米通道寬度 W 。

為了解根據本發明示例具體實施例的 TFT 的通道長度 L 與漏電流 I_{off} (安培)之間的關連，將示於第 7 圖的漏電流

I_{off} 除以通道寬度 W ，及第 8 圖顯示除以通道寬度 W 的漏電流 I_{off}/W 比通道長度 L 。結果，可見根據第 8 圖所示曲線當通道長度 L 增加，值 I_{off}/W 增加，亦即，當通道寬度 W 固定時，根據第 8 圖曲線當通道長度 L 增加，漏電流 I_{off} 增加，其為一種二次函數。

第 9 圖為漏電流 I_{off} (安培)每 1 毫米半導體層通道寬度 W 及 TFT 通道長度 L (微米)的函數的圖，其係基於第 8 圖所示數據使用迴歸分析而得到。在第 9 圖，橫座標表示通道長度 L (微米)，及縱座標表示漏電流 I_{off} (安培)每 1 毫米通道寬度 W 。

參考第 9 圖， $I_{off}/W=3.4E-15L^2+2.4E-12L+2.5E-13$ 至 $6.8E-13$ 係使用迴歸分析而得到及為關聯漏電流 I_{off}/W 及基於第 8 圖所示數據的通道長度 L 之函數。此處，漏電流 I_{off} 、通道寬度 W 、及通道長度 L 係分別以安培、毫米、及微米的單位表示。

於是，在根據本發明示例具體實施例的 TFT，結晶誘發金屬可自半導體層的通道區域移除，由此減少漏電流，而且，因為漏電流可根據半導體層通道區域的大小預估，漏電流可由控制半導體層通道區域的寬度 W 或長度 L 而決定。相反地，半導體層通道區域的長度 L 或寬度 W 可考慮漏電流要被控制而決定。

而且，參考第 9 圖，在根據本發明示例具體實施例的 TFT，當半導體層通道區域的寬度 W 為固定的，根據第二功能曲線當通道區域的長度 L 減少，漏電流每 1 毫米通道

區域寬度 W 亦減少，因為使用用於吸雜方法的金屬層圖樣或是金屬矽化物層圖樣自通道區域的結晶誘發金屬之更有效移除。特別是，當通道區域的長度 L 大於 0 及 15 微米或更少，值 I_{off}/W 可為 $1.0E-12$ 安培或更少因為高吸雜效果，使得所得 TFT 可顯現做為顯示裝置的良好特性。

第 10 圖為包含第 1 圖所示 TFT 的有機發光二極體 (OLED) 的顯示裝置之截面視圖。雖然本發明方面係參考 OLED 敘述，本發明方面並不限於此使得根據本發明方面的 TFT 可用於其他顯示裝置，例如液晶顯示器或電漿顯示板。參考第 10 圖，根據本示例具體實施例，絕緣層 170 係形成於具第 3G 圖所示 TFT 的基板 100 表面，絕緣層 170 可為自氧化矽層、氮化矽層、及玻璃上矽酸鹽(SOG)層所組成族群選出的無機層，由聚醯亞胺、苯並環丁烯(BCB)系列樹脂、及丙烯酸酯所組成族群選出一個所形成的有機層，或是無機層與有機層的堆疊層。

絕緣層 170 可蝕刻以形成暴露源極與汲極電極 167 與 168 其中一個的通孔，第一電極 175 形成及經由通孔連接至源極與汲極電極 167 與 168 的其中一個，第一電極 175 可為陽極或陰極。當第一電極 175 為陽極時，陽極可由自氧化銦錫(ITO)、氧化銦鋅(IZO)、及氧化銦錫鋅(ITZO)所組成族群選出的透明傳導材料形成。當第一電極 175 為陰極時，陰極可由自 Mg、Ca、Al、Ag、Ba、及其合金所組成族群選出的材料形成。

之後，像素定義層 180 形成於第一電極 175 以具露出

一部份第一電極 175 的開孔，包含發光層(EML)的有機層 185 係形成於第一電極 175 的露出部份，有機層 185 可進一步包含電洞注入層(HIL)、電洞傳送層(HTL)、電洞阻擋層(HBL)、電子阻擋層(EBL)、電子注入層(EIL)、及電子傳送層(ETL)。之後，第二電極 190 係形成於有機層 185，結果，完成根據本具體實施例的 OLED 之製造。

在根據本發明示例具體實施例的 TFT，一種非結晶誘發金屬的金屬或是其金屬矽化物形成於其中的區域係放置於使用結晶誘發金屬所結晶的半導體層，金屬或金屬矽化物形成於其中的區域係放置於距半導體層通道區域間隔一距離及自半導體層層表面延伸至預定深度。在本具體實施例，使用金屬或金屬矽化物形成於其中的區域執行吸雜方法，由此自半導體層通道區域移除結晶誘發金屬。結果，漏電流減少，而且，因為漏電流可根據半導體層通道區域的大小預期，漏電流可由控制半導體層通道區域的寬度 W 或長度 L 來決定。相反地，可考慮控制漏電流來決定半導體層通道區域的寬度 W 或長度 L 。

根據上文所敘述本發明方面，在包含使用結晶誘發金屬所結晶的半導體層的 TFT 中，結晶誘發金屬可自半導體層通道區域移除。結果，漏電流減少，而且，漏電流可根據半導體層通道區域的寬度或長度預期。而且，可考慮控制漏電流來決定半導體層通道區域的寬度或長度。

而且，雖然本發明方面係相關於有機發光二極體顯示裝置敘述，本發明方面不限於此使得根據本發明方面薄膜

電晶體可隨其他顯示裝置，例如液晶顯示器及電漿顯示板使用。

雖然少數本發明具體實施例已顯示及敘述，熟知該技藝者要了解可在此具體實施例進行變更而不偏離本發明原則及意旨，其範圍係定義於申請專利範圍及其相當敘述。

【圖式簡單說明】

本發明這些及/或其他方面及優點可由下列具體實施例敘述，參考其相關圖式，變為明顯及更容易了解，其中：

第 1 圖為根據本發明示例具體實施例薄膜電晶體(TFT)的截面視圖；

第 2 圖為第 1 圖所示 TFT 的半導體層的截面視圖；

第 3A 至 3G 圖為說明第 1 圖所示 TFT 的製造方法之截面視圖；

第 4 圖為根據本發明另一示例具體實施例 TFT 的截面視圖；

第 5A 至 5D 圖為說明第 4 圖所示 TFT 的製造方法之截面視圖；

第 6 圖為具使用結晶誘發金屬所結晶化的半導體層的習知 TFT 之漏電流 I_{off} (安培)比通道比值(=通道寬度 W (毫米)/通道長度 L (微米))的圖；

第 7 圖為根據本發明示例具體實施例的 TFT 之漏電流比通道比值的圖；

第 8 圖為根據本發明示例具體實施例的 TFT 之漏電流 I_{off}/W (安培/毫米)每 1 毫米半導體層通道寬度 W 比通道長度 L (微米)的圖；

第 9 圖為漏電流 I_{off}/W (安培/毫米)每 1 毫米半導體層通道寬度 W 及 TFT 通道長度 L (微米)的函數的圖，其係基於第 8 圖所示數據使用迴歸分析而得到；及

第 10 圖為包含第 1 圖所示 TFT 的有機發光二極體(OLED)

的顯示裝置之截面視圖。

【主要元件符號說明】

100	基板
105	緩衝層
110	a-Si 層
115	覆蓋層
120、120a、120b	結晶誘發金屬層
130	多-Si 層
135	半導體層
136、441	通道區域
137、442	源極區域
138、443	汲極區域
140、450	光致抗蝕劑圖樣
145、460	金屬矽化物層圖樣
150	閘極絕緣層
155、420	閘極電極
160	層間絕緣層
167、472	源極電極
168、473	汲極電極
170	絕緣層
175	第一電極
180	像素定義層
185	有機層
190	第二電極

145a、460a

區域

L

長度

發明專利說明書

公告本

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：097121812

※ 申請日期：97 年 6 月 11 日

※IPC 分類：H01L 29/786 (2006.01)

H01L 21/336 (2006.01)

一、發明名稱：(中文/英文)

薄膜電晶體、薄膜電晶體製造方法、含該薄膜電晶體之顯示裝置/Thin Film Transistor, Method of Fabricating The Thin Film Transistor, And Display Device Including The Thin Film Transistor

二、中文發明摘要：


提供一種薄膜電晶體(TFT)、TFT 製造方法、及含該 TFT 之顯示裝置，該 TFT 係包含具通道區域的半導體層及源極與汲極區域係使用結晶誘發金屬結晶。該結晶誘發金屬係由非結晶誘發金屬的金屬及或非結晶誘發金屬的金屬之矽化物所吸雜。該半導體層通道區域的長度及寬度與該半導體層的漏電流係滿足下列方程式： $I_{off}/W=3.4E-15L^2+2.4E-12L+c$ ，其中 I_{off} (安培)為該半導體層的漏電流， W (毫米)為通道區域的寬度， L (微米)為通道區域的長度，及“ c ”為範圍自 $2.5E-13$ 至 $6.8E-13$ 的常數。

三、英文發明摘要：


A thin film transistor (TFT), a method of fabricating the TFT, and a display device including the TFT are provided. The TFT includes a semiconductor layer having a channel region and source and drain regions is crystallized using a crystallization-inducing metal. The crystallization-inducing metal is gettered by either a metal other than the crystallization-inducing metal or a metal silicide of a metal other than the crystallization-inducing metal. A length and width of the channel region of the semiconductor layer and a leakage current of the semiconductor layer satisfy the following equation: $I_{\text{off}}/W = 3.4E-15L^2 + 2.4E-12L + c$, wherein I_{off} (A) is the leakage current of the semiconductor layer, W (mm) is the width of the channel region, L (pm) is the length of the channel region, and "c" is a constant ranging from $2.5E-13$ to $6.8E-13$.

八、圖式：


第 1 圖




第 2 圖




第 3A 圖




第 3B 圖




第 3C 圖




第 3D 圖




第 3E 圖




第 3F 圖




第 3G 圖




第 4 圖




第 5A 圖




第 5B 圖




第 5C 圖



第 5D 圖




第 6 圖




通道比 W/L

第 7 圖




通道比 W/L


第 8 圖



第 9 圖



第 10 圖



四、指定代表圖：

(一)本案指定代表圖為：第 (1) 圖。

(二)本代表圖之元件符號簡單說明：

100	基板
105	緩衝層
135	基地台
136	通道區域
137	源極區域
138	汲極區域
145a	區域
150	閘極絕緣層
155	閘極電極
160	層間絕緣層
167	源極電極
168	汲極電極
L	長度

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

七、申請專利範圍：

101年4月12日修正本

1. 一種薄膜電晶體，其包含：

一基板；

放置於該基板上的一半導體層，該半導體層包含一通道區域及源極與汲極區域，及該半導體層係使用一結晶誘發金屬結晶；

放置以對應該半導體層的一預先決定區域的一閘極電極；

放置於該閘極電極與該半導體層之間以自該閘極電極絕緣該半導體層的一閘極絕緣層；

分別電連接至該半導體層的源極與汲極區域的源極與汲極電極；

非該結晶誘發金屬的一金屬或是非結晶誘發一金屬的金屬之矽化物係放置於在與該半導體層的通道區域相距一距離的一區域中與該半導體的層表面相距一預先決定深度處，及

該半導體層的通道區域的一長度及一寬度與該半導體層的漏電流滿足下列方程式：

$$I_{off}/W = 3.4E-15L^2 + 2.4E-12L + c,$$

其中 I_{off} (安培)為該半導體層的漏電流， W (毫米)為該通道區域的寬度， L (微米)為該通道區域的長度，及" c "為範圍自 $2.5E-13$ 至 $6.8E-13$ 的一常數。

2.如申請專利範圍第 1 項所述的薄膜電晶體，其中該半導體層通道區域的長度係超過 0 及 15 微米或更少。

3.如申請專利範圍第 1 項所述的薄膜電晶體，其中非該結晶誘發金屬的該金屬或是該金屬矽化物係具較在該半導體層中結晶誘發金屬為低的一擴散係數。

4.如申請專利範圍第 3 項所述的薄膜電晶體，其中非該結晶誘發金屬的該金屬或是該金屬矽化物的該擴散係數係為在該半導體層中該結晶誘發金屬的擴散係數的 1%或更低。

5.如申請專利範圍第 4 項所述的薄膜電晶體，其中該結晶誘發金屬係包含鎳(Ni)，及非 Ni 的該金屬或是該金屬矽化物具一擴散係數高於 0 及等於或低於 10^{-7} 平方公分/秒。

6.如申請專利範圍第 4 項所述的薄膜電晶體，其中非該結晶誘發金屬的該金屬或是該金屬矽化物係包含

由 Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、
Re、Ru、Os、Co、Rh、Ir、Pt、Y、Ta、La、Ce、
Pr、Nd、Dy、Ho、TiN、TaN、其合金、及其金屬
矽化物所組成族群中選出。

7.如申請專利範圍第 1 項所述的薄膜電晶體，其中該
半導體層係使用一超級顆粒矽(SGS)技術結晶。

8.一種薄膜電晶體製造方法，其係包含：

提供一基板；

形成一非晶形矽(a-Si)層於該基板上；

使用一結晶誘發金屬結晶該 a-Si 層為一多晶矽(多
-Si)層；

根據要控制的一漏電流使用下列方程式決定一半導
體層的一通道區域的一長度及一寬度：

$$I_{\text{off}}/W = 3.4E-15L^2 + 2.4E-12L + c,$$

其中 I_{off} 為該半導體層的漏電流(安培)， W 為該通
道區域的寬度(毫米)， L 為該通道區域的長度(微
米)，及 "c" 為範圍自 $2.5E-13$ 至 $6.8E-13$ 的一常數；

圖樣化該多-Si 層以形成擁有具該所決定長度及寬
度的通道區域的該半導體層；於與該通道區域相距

一預先決定距離處形成一金屬層圖樣或是一金屬矽化物層圖樣，以接觸該半導體層的一區域而非該通道區域，該金屬層係為與該結晶誘發金屬不同的金屬，及該金屬矽化物係為與該結晶誘發金屬不同的一金屬之矽化物；

退火該基板以自該半導體層的該通道區域吸雜該結晶誘發金屬進入對應於該金屬層圖樣或是該金屬矽化物層圖樣的該半導體層的一區域；

移除該金屬層圖樣或是該金屬矽化物層圖樣；

形成一閘極電極以對應於該半導體層的一預先決定區域；

形成一閘極絕緣層於該閘極電極及該半導體層之間，以絕緣該半導體層與該閘極電極；及

形成分別電連接至該半導體層的源極與汲極區域之源極與汲極電極。

- 9.如申請專利範圍第 8 項所述的方法，其中該金屬層圖樣或是該金屬矽化物層圖樣係由具較該結晶誘發金屬為低的一擴散係數之一金屬、其合金、及其金屬矽化物所組成族群選出的一個所形成。

- 10.如申請專利範圍第 9 項所述的方法，其中該金屬層圖樣或是金屬矽化物層圖樣的該擴散係數係為該結晶誘發金屬的擴散係數的 1%或更低。
- 11.如申請專利範圍第 10 項所述的方法，其中該結晶誘發金屬包含鎳(Ni)，及該金屬層圖樣或是該金屬矽化物層圖樣具一擴散係數高於 0 及等於或低於 10^{-7} 平方公分/秒。
- 12.如申請專利範圍第 10 項所述的方法，其中該金屬層圖樣或是該金屬矽化物層圖樣包含由 Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Ru、Os、Co、Rh、Ir、Pt、Y、Ta、La、Ce、Pr、Nd、Dy、Ho、TiN、TaN、其合金、及其金屬矽化物所組成族群選出的一個。
- 13.如申請專利範圍第 8 項所述的方法，其中退火該基板係在約 500 至 993°C 的溫度執行 10 秒至 10 小時。
- 14.如申請專利範圍第 8 項所述的方法，其中結晶該 a-Si 層為該多-Si 層係使用一超級顆粒矽(SGS)技術執行。
- 15.如申請專利範圍第 8 項所述的方法，其中該金屬層

圖樣或該金屬矽化物層圖樣係形成至約 30 至 10000

埃的一厚度。

16.如申請專利範圍第 8 項所述的方法，其中該半導體層的通道區域係形成為具有大於 0 及等於或小於 15 微米的一長度。

17.一種顯示裝置，其包含：

一基板；

放置於該基板上的一半導體層，該半導體層係包含一通道區域及源極與汲極區域，及該半導體層係使用一結晶誘發金屬結晶；

放置以對應該半導體層的一預先決定區域的一閘極電極；

放置於該閘極電極與該半導體層之間以絕緣該半導體層與該閘極電極的一閘極絕緣層；

分別電連接至該半導體層的該源極與汲極區域的源極與汲極電極；

電連接至該源極及汲極電極其中一個的一第一電極；

非該結晶誘發金屬的一金屬或是非該結晶誘發金屬

的一金屬之矽化物係放置於在與該半導體層的通道區域相距一距離的一區域中與該半導體層的表面相距一預先決定深度處，及該半導體層的通道區域的一長度及一寬度與該半導體層的一漏電流係滿足下列方程式：

$$I_{off}/W = 3.4E-15L^2 + 2.4E-12L + c,$$

其中 I_{off} (安培)為該半導體層的漏電流， W (毫米)為該通道區域的寬度， L (微米)為該通道區域的長度，及" c "為範圍自 $2.5E-13$ 至 $6.8E-13$ 的一常數。

18.如申請專利範圍第 17 項所述的顯示裝置，其中該顯示裝置進一步包含：

放置於該第一電極上且包含一發光層的一有機層；

及

放置於該有機層上的一第二電極。

19.如申請專利範圍第 17 項所述的顯示裝置，其中該半導體層的通道區域的長度係為大於 0 及 15 微米或更小。

20.如申請專利範圍第 17 項所述的顯示裝置，其中非該結晶誘發金屬的該金屬或是該金屬矽化物具較該

半導體層中的該結晶誘發金屬為低的一擴散係數。

21.如申請專利範圍第 20 項所述的顯示裝置，其中非該結晶誘發金屬的該金屬或是該金屬矽化物的該擴散係數係為該半導體層中的該結晶誘發金屬的擴散係數的 1% 或更低。

22.如申請專利範圍第 21 項所述的顯示裝置，其中該結晶誘發金屬包含鎳(Ni)，及非 Ni 的該金屬或是該金屬矽化物具有一擴散係數高於 0 及等於或低於 10^{-7} 平方公分/秒。

23.如申請專利範圍第 21 項所述的顯示裝置，其中非該結晶誘發金屬的該金屬或是該金屬矽化物包含由 Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Ru、Os、Co、Rh、Ir、Pt、Y、Ta、La、Ce、Pr、Nd、Dy、Ho、TiN、TaN、其合金、及其金屬矽化物所組成族群選出的一個。

24.如申請專利範圍第 17 項所述的顯示裝置，其中該半導體層使用一超級顆粒矽(SGS)技術結晶。

25.一種薄膜電晶體，其包含：

具一經吸雜通道區域及源極與汲極區域的一半導體

層，及

該半導體層使用一結晶誘發金屬結晶，及該經吸雜通道區域具一長度及一寬度與由下列方程式所敘述的該半導體層的一漏電流相關：

$$I_{off}/W = 3.4E-15L^2 + 2.4E-12L + c,$$

其中 I_{off} (安培)為該半導體層的漏電流， W (毫米)為該通道區域的寬度， L (微米)為該通道區域的長度，及" c "為範圍自 $2.5E-13$ 至 $6.8E-13$ 的一常數。

26.一種用以製造一薄膜電晶體的方法，其包含：

使用一結晶誘發金屬結晶一非晶形矽(a-Si)層為一多晶矽(多-Si)層；

根據所要控制的漏電流使用下列方程式決定一半導體層的一通道區域的一長度及一寬度：

$$I_{off}/W = 3.4E-15L^2 + 2.4E-12L + c,$$

其中 I_{off} 為該半導體層的漏電流(安培)， W 為該通道區域的寬度(毫米)， L 為該通道區域的長度(微米)，及" c "為範圍自 $2.5E-13$ 至 $6.8E-13$ 的一常數；
圖樣化該多-Si層以形成擁有具該所決定長度及所決定寬度的通道區域的該半導體層；及

使用非該結晶誘發金屬的一金屬或是非該結晶誘發金屬的一金屬之矽化物自該通道區域吸雜該結晶誘發金屬。

27.一種用以製造薄膜電晶體的方法，其包含：

使用一結晶誘發金屬結晶一非晶形矽(a-Si)層為一多晶矽(多-Si)層；

根據一預先決定漏電流決定一半導體層的通道區域的一長度及一寬度；

圖樣化該多-Si層以形成擁有具該所決定長度及所決定寬度的該通道區域的該半導體層；

使用非該結晶誘發金屬的一金屬或是非該結晶金屬的一金屬之矽化物自該通道區域吸雜該結晶誘發金屬。

28.一種用以製造薄膜電晶體的方法，其包含：

使用一結晶誘發金屬結晶一非晶形矽(a-Si)層為一多晶矽(多-Si)層；

根據一預先決定寬度及一預先決定漏電流決定一半導體層的一通道區域的一長度；

圖樣化該多-Si層以形成擁有具該所決定長度及所

決定寬度的該通道區域的該半導體層；及
使用非該結晶誘發金屬的一金屬或是非該結晶金屬
的一金屬之矽化物自該通道區域吸雜該結晶誘發金
屬。

29. 一種用以製造薄膜電晶體的方法，其包含：

使用一結晶誘發金屬結晶一非晶形矽(a-Si)層為一
多晶矽(多-Si)層；

根據一預先決定長度及一預先決定漏電流決定一半
導體層的一通道區域的一寬度；

圖樣化該多-Si層以形成擁有具該所決定長度及所
決定寬度的該通道區域的該半導體層；及
使用非該結晶誘發金屬的一金屬或是非該結晶金屬
的一金屬之矽化物自該通道區域吸雜該結晶誘發金
屬。