

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2014 年 9 月 25 日 (25.09.2014)



(10) 国际公布号
WO 2014/146349 A1

- (51) 国际专利分类号:
G02F 1/1362 (2006.01)
- (21) 国际申请号: PCT/CN2013/076283
- (22) 国际申请日: 2013 年 5 月 27 日 (27.05.2013)
- (25) 申请语言: 中文
- (26) 公布语言: 中文
- (30) 优先权:
201310090474.5 2013 年 3 月 20 日 (20.03.2013) CN
- (71) 申请人: 合肥京东方光电科技有限公司 (HEFEI BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.) [CN/CN]; 中国安徽省合肥市铜陵北路 2177 号, Anhui 230012 (CN)。京东方科技集团股份有限公司 (BOE TECHNOLOGY GROUP CO., LTD.) [CN/CN]; 中国北京市朝阳区酒仙桥路 10 号, Beijing 100015 (CN)。
- (72) 发明人: 刘金良 (LIU, Jinliang); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。田广彦 (TIAN, Guangyan); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。
- (74) 代理人: 北京市柳沈律师事务所 (LIU, SHEN & ASSOCIATES); 中国北京市朝阳区北辰东路 8 号汇宾大厦 A0601, Beijing 100101 (CN)。

- (81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。
- (84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

- 包括国际检索报告(条约第 21 条(3))。

(54) Title: ARRAY SUBSTRATE AND DISPLAY APPARATUS

(54) 发明名称: 阵列基板及显示装置




图 5 / Fig. 5

(57) Abstract: Provided are an array substrate and a display apparatus. The array substrate comprises a transparent substrate (6) comprising display pixel areas and peripheral non-display pixel areas. Gate lines (1) and data lines (2) are disposed on the transparent substrate (6) in a mutually crossed manner, and the gate lines (1) and the data lines (2) disposed in a mutually crossed manner divide each pixel area and each peripheral non-display pixel area into multiple pixel element. Each pixel unit comprises a driving thin film transistor (3), pixel electrodes, and common electrodes. The driving thin film transistor (3) comprises a gate (31) connected to the gate line (1), a source (32) connected to the data line (2), and a drain (33). The common electrode is disposed above the pixel electrode, and a passivation layer separates the common electrode from the pixel electrode. Pixel electrodes of each pixel unit are not electrically connected from each other. Common electrodes of the display pixel area are electrically connected to each other. Common electrodes of the peripheral non-display pixel area are electrically insulated mutually from common electrodes of the display pixel area. A via hole is disposed in a passivation layer (8) of each pixel unit of the peripheral non-display pixel area, so that a common electrode corresponding to each pixel unit of the peripheral non-display pixel area is electrically connected to the drain (33) of the driving thin film transistor (3) of a corresponding pixel unit through the via hole.

(57) 摘要:

[见续页]



提供了一种阵列基板及显示装置；该阵列基板包括：透明基板（6），包括显示像素区域和周边非显示像素区域；栅线（1）和数据线（2）相互交叉设置在透明基板（6）上，彼此交叉设置的栅线（1）和数据线（2）将显示像素区域和周边非显示像素区域的每一个划分为多个像素单元；其中每个像素单元包括：驱动薄膜晶体管（3），包括与栅线（1）相连的栅极（31）、与数据线（2）相连的源极（32）以及漏极（33）；像素电极；公共电极，隔着钝化层设置于像素电极上方；每个像素单元的像素电极互不电连接，显示像素区域的公共电极彼此电连接，周边非显示像素区域的公共电极与显示像素区域的公共电极彼此电绝缘；其中周边非显示像素区域的每个像素单元的钝化层（8）中设置有过孔，使得与周边非显示区域的每个像素单元对应的公共电极通过过孔与对应像素单元的驱动薄膜晶体管（3）的漏极（33）电连接。

阵列基板及显示装置

技术领域

5 本发明的实施例涉及一种阵列基板及显示装置。

背景技术

高级超维场开关型液晶显示装置是一种水平电场驱动型液晶显示装置，其是在阵列基板上设置公共电极和像素电极以形成水平电场。如图 1、图 2 所示，高开口率高级超维场开关型液晶显示装置是将阵列基板上的公共电极 5 设置在像素电极 4 的上面，公共电极为一个整体，在对应像素区域内设置有狭缝。在公共电极 5 和像素电极 4 之间设置有钝化层 8，用于使公共电极 5 和像素电极 4 电绝缘，形成存储电容。具体地，高开口率高级超维场开关型液晶显示装置的阵列基板包括：栅线 1、数据线 2、驱动薄膜晶体管 3、像素 10 电极 4、公共电极 5 以及位于像素电极 4 和公共电极 5 之间的钝化层 8；其中，驱动薄膜晶体管 3 包括栅极 31、源极 32 和漏极 33，其中，栅极 31 和栅线 1 相连，源极 32 和数据线 2 相连，漏极 33 和像素电极 4 相连。 15

如图 3 所示，现有的高开口率高级超维场开关型液晶显示装置的阵列基板 100，包括显示像素区域 101、周边非显示像素区域 102 和走线区域 103。 20 显示像素区域 101 和周边非显示像素区域 102 分别包括多个由交错设置的栅线和数据线形成的像素单元，如图 1 所示，且每一像素单元对应一个驱动薄膜晶体管 3。显示像素区域主要用于图像显示，周边非显示像素区域不显示图像。高开口率高级超维场开关型液晶显示装置的阵列基板的公共电极位于基板表面，显示像素区域无公共电极线，公共电极通过接触孔与走线区域 103 25 处的公共电极线电连接，这样可以提高显示像素区域的像素的开口率。阵列基板在生产过程中在所述基板的周边区域还设置有测试区 104，所述测试区 104 设置有驱动薄膜晶体管，用于检测基板上驱动薄膜晶体管的特性。当阵列基板与彩膜基板贴合，形成显示面板后，该区域一般会被切掉。然而，由于测试区设置在基板显示像素区域的外围，尽管测试区的驱动薄膜晶体管与 30 显示区域的驱动薄膜晶体管的结构和形状参数相同，但由于工艺制作过程中

微观环境的差异可能会使测试区的驱动薄膜晶体管特性与显示像素区域的驱动薄膜晶体管特性存在较大差异。另外，在产品画质检查过程中出现残像或对比度不足等不良而需要检测驱动薄膜晶体管的特性时，由于周边测试区已被切掉，而显示像素区域和周边非显示像素区域的驱动薄膜晶体管均被钝化层覆盖，阵列基板上驱动薄膜晶体管的特性无法检测，会对后期的产品解析造成困扰。

发明内容

本发明的实施例提供一种阵列基板及显示装置，所述阵列基板可在像素周边的测试区域被切掉后对驱动薄膜晶体管的特性进行检测，且检测结果相比周边测试区的测试结果更接近显示像素区驱动薄膜晶体管的实际状况。

本发明的实施例提供了一种阵列基板，包括：透明基板，包括显示像素区域和周边非显示像素区域；以及栅线和数据线，相互交叉设置在所述透明基板上，彼此交叉设置的所述栅线和数据线将所述显示像素区域和周边非显示像素区域的每一个划分为多个像素单元，其中每个所述像素单元包括：驱动薄膜晶体管，包括与所述栅线相连的栅极、与所述数据线相连的源极、以及漏极；像素电极；以及公共电极，隔着钝化层设置于所述像素电极上方，其中每个所述像素单元的像素电极互不电连接，所述显示像素区域的公共电极彼此电连接，且所述周边非显示像素区域的公共电极与所述显示像素区域的公共电极彼此电绝缘，其中所述周边非显示像素区域的每个所述像素单元的所述钝化层中设置有过孔，使得与所述周边非显示像素区域的每个所述像素单元对应的公共电极通过所述过孔与对应所述像素单元的驱动薄膜晶体管的漏极电连接。

可选的，周边非显示像素区域的各像素单元分别对应的公共电极彼此电绝缘。

可选的，所述周边非显示像素区域的每个所述像素单元的所述钝化层中均设置有过孔，使得与所述周边非显示像素区域的每个所述像素单元对应的公共电极通过所述过孔与对应所述像素单元的驱动薄膜晶体管的漏极电连接。

可选的，在所述像素电极与所述漏极相连接的位置处，所述像素电极位

于所述漏极上方。

可选的，在所述像素电极与所述漏极相连接的位置处，所述像素电极位于所述漏极下方。

可选的，所述过孔设置在像素单元的对应漏极的位置处，该像素单元对应的公共电极通过所述过孔与该像素单元的漏极直接电连接。

可选的，所述像素电极与所述公共电极之间还设置有彩色滤光层，所述过孔贯穿所述彩色滤光层。

可选的，周边非显示像素区域的栅线和数据线分别设置有助于施加栅线信号和数据线信号的栅线测试点和数据线测试点。

可选的，所述栅线测试点和数据线测试点设置在阵列基板的周边区域。

本发明实施例还提供了一种显示装置，包括本发明实施例提供的任一所述的阵列基板。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。

图 1 为现有技术中周边非显示像素区域的像素单元俯视结构示意图；

图 2 为图 1 所示的现有技术的周边非显示像素区域的像素单元沿 a-a' 剖面示意图；

图 3 为现有技术中阵列基板的俯视结构示意图；

图 4 为本发明实施例提供的周边非显示像素区域的像素单元俯视结构示意图；

图 5 为根据本发明一个实施例的图 4 所示的周边非显示像素区域的像素单元沿 a-a' 的剖面示意图；

图 6 为根据本发明另一实施例的图 4 所示的周边非显示像素区域的像素单元沿 a-a' 的剖面示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发

明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

5 本发明的实施例提供了一种阵列基板，如图 4、图 5 和图 6 所示包括：透明基板 6 和相互交叉设置的栅线 1 和数据线 2，所述透明基板进一步包括显示像素区域和周边非显示像素区域，所述栅线 1 和数据线 2 将所述显示像素区域和周边非显示像素区域划分为多个像素单元，每个所述像素单元进一步包括驱动薄膜晶体管 3、像素电极以及隔着钝化层设置于所述像素电极上方
10 的公共电极，其中，所述驱动薄膜晶体管 3 包括与所述栅线 1 相连的栅极 31、与所述数据线 2 相连的源极 32 和与所述像素电极相连的漏极 33，各像素单元的像素电极互不接触。

 在本发明的实施例中，显示像素区域的各像素单元所包括的公共电极彼此相连，而周边非显示像素区域的各像素单元所包括的公共电极彼此不相连
15 且位于周边非显示像素区域的公共电极与位于显示像素区域的公共电极未电连接，也就是，位于周边非显示像素区域的公共电极与位于显示像素区域的公共电极电绝缘。而且，在周边非显示像素区域的每个像素单元的钝化层 8 中设置有过孔，使得与所述像素单元对应的公共电极通过所述过孔与该像素单元的驱动薄膜晶体管 3 的漏极 33 电连接。

20 需要说明的是，本发明的实施例中所述公共电极设置在所述像素电极的上面，其中，所述“上”、“下”以制作各电极薄膜的顺序为依据，例如在“下”的像素电极为相对在先制作的电极，在“上”的公共电极为相对在后制作的电极。且阵列基板上还包括其他薄膜或层结构，如图 5、图 6 所示，阵列基板还包括位于栅极 31 上面的栅绝缘层 7、有源层 11 以及欧姆接触层
25 等，在本发明的实施例中，栅绝缘层 7、有源层 11 以及欧姆接触层等的材料、厚度、形成方法等可采用本领域常用的参数及方法，例如，通过掩模构图工艺形成有源层 11，这里，对其不做具体描述。

 需要说明的是，液晶显示装置按照驱动液晶的方式分为水平电场驱动型液晶显示装置和垂直电场驱动型液晶显示装置，其中，水平电场驱动型液晶
30 显示装置在阵列基板上形成有公共电极和像素电极，通过公共电极和像素电

极形成水平电场以驱动液晶。例如 ADS (Advanced-Super Dimensional Switching, 高级超维场开关) 型液晶显示装置。其中, 阵列基板上公共电极设置在像素电极的上面的液晶显示装置称之为 HADS (High aperture Advanced-Super Dimensional Switching, 高开口率高级超维场开关) 型液晶显示装置。本发明实施例提供的阵列基板可适用于上述 HADS 型液晶显示装置。

具体地, 在周边非显示像素区域的每个像素单元的钝化层 8 中设置有过孔, 使得与所述像素单元对应的公共电极通过所述过孔与该像素单元的驱动薄膜晶体管的漏极电连接, 即当周边非显示像素区域的所述像素单元对应的公共电极和像素电极之间隔着钝化层, 则在所述钝化层中设置过孔。若在所述像素单元对应的公共电极和像素电极之间还设置有其他层结构, 则所述过孔同时设置在第一公共电极和像素电极之间的各层结构中。

需要说明的是, 与周边非显示像素区域的每个像素单元对应的公共电极通过过孔与该像素单元的漏极电连接, 可以是与像素单元对应的公共电极通过所述过孔与该像素单元的漏极直接电连接, 还可以是与像素单元对应的公共电极通过所述过孔以及其他导电层与该像素单元的漏极电连接。例如, 由于漏极与像素电极电连接, 与像素单元对应的公共电极可以通过所述过孔与该像素单元的像素电极电连接, 进而实现与该像素单元的漏极的电连接。

另外, 在对驱动薄膜晶体管进行特性检测时, 一般通过在与该驱动薄膜晶体管对应的栅线和数据线上分别通过探针施加栅线信号和数据线信号, 通过检测漏极来评估该驱动薄膜晶体管的特性。

本发明实施例提供了一种阵列基板, 在周边非显示像素区域的每个像素单元的所述钝化层中设置有过孔, 使得与像素单元对应的公共电极通过所述过孔与该像素单元的驱动薄膜晶体管的漏极电连接。而且, 周边非显示像素区域的每个像素单元的公共电极与位于显示像素区域的公共电极电绝缘。所述阵列基板上的周边非显示像素区域的公共电极与漏极电连接, 可通过所述公共电极来检测所述驱动薄膜晶体管的特性。而且, 周边非显示像素区域的驱动薄膜晶体管和显示像素区域的驱动薄膜晶体管的形状和结构相同, 相对于检测测试区的驱动薄膜晶体管, 其检测结果更接近显示像素区驱动薄膜晶体管特性。且所述阵列基板的周边非显示像素区域不会被切掉, 可方便对显示像素区域的驱动薄膜晶体管的特性进行评估。

备选地，周边非显示像素区域的各像素单元分别对应的公共电极彼此电绝缘。周边非显示像素区域的各像素单元分别对应一个公共电极，即每一所述像素单元分别与位于其像素单元位置处的公共电极一一对应，则各所述第一公共电极和所述第二公共电极电绝缘。

- 5 进一步的，在周边非显示像素区域的每个像素单元的所述钝化层中均设置有过孔，使得各像素单元对应的公共电极通过所述过孔与该像素单元对应的漏极电连接。具体地，周边非显示像素区域包括多个像素单元，每一像素单元分别对应一个公共电极，每一个像素单元中的所述钝化层中均设置过孔，则各公共电极分别与对应的像素单元的漏极电连接。则可根据需要对固定位置
- 10 的驱动薄膜晶体管进行特性检测。还可以检测多个驱动薄膜晶体管的特性，整体评估阵列基板上驱动薄膜晶体管的特性是否良好。

- 可选的，在所述像素电极与所述漏极相连接的位置处，所述像素电极位于所述漏极下方。具体地，如图 5 所示，像素电极 4 位于漏极 33 的下面。在漏极和公共电极 51 之间设置有钝化层 8，则所述钝化层 8 中设置过孔，使得
- 15 公共电极 51 通过所述过孔与漏极 33 电连接。

- 备选地，所述过孔设置在像素单元的对应漏极的位置处，该像素单元对应的公共电极通过所述过孔与该像素单元的漏极直接电连接。如图 5 所示，钝化层在对应漏极的区域设置有过孔。这样，相同过孔尺寸条件下，公共电极通过所述过孔直接与所述漏极电连接，相对于通过像素电极与漏极电连接，
- 20 减小了接触电阻，使驱动薄膜晶体管的特性检测结果相对更加准确。

- 可选的，在所述像素电极与所述漏极相连接的位置处，所述像素电极位于所述漏极上方。具体地，如图 6 所示，像素电极 4 位于漏极 33 的上面，且位于公共电极 51 的下面。若在所述钝化层中设置有过孔，可以使得对应的公共电极与所述像素电极电连接，进而通过所述像素电极与所述漏极电连接。

- 25 可选地，所述过孔设置在像素单元的对应漏极的位置处，该像素单元对应的公共电极通过所述过孔与该像素单元的漏极直接电连接。如图 6 所示，钝化层和像素电极对应漏极上方的区域均设置有过孔，所述公共电极通过所述过孔直接与所述漏极电连接。由于相同过孔尺寸条件下，公共电极通过所述像素电极和钝化层中的过孔直接与漏极电连接相对于通过像素电极与漏极
- 30 电连接减小了接触电阻，使得驱动薄膜晶体管的特性检测更加准确。

可选的，所述像素电极与所述公共电极之间还设置有彩色滤光层，所述过孔贯穿所述彩色滤光层。具体地，阵列基板在公共电极和像素电极之间设置有钝化层以及彩色滤光层，则在所述钝化层和彩色滤光层中均设置过孔，以使得公共电极与漏极电连接。

- 5 可选的，周边非显示像素区域的栅线和数据线分别设置有用输入栅线信号和数据线信号的栅线测试点和数据线测试点。

需要说明的是，在对驱动薄膜晶体管进行特性检测时，一般是在驱动薄膜晶体管的栅极和源极添加电压信号，通过检测漏极信号评估该驱动薄膜晶体管的特性是否良好。又由于栅极和栅线相连、源极和数据线相连，因此一般通过利用探针向与该驱动薄膜晶体管对应的栅线和数据线分别施加栅线信号和数据线信号。对应的探针与栅线和数据线接触的部分为栅线测试点和数据线测试点。且为了更方便的对驱动薄膜晶体管的特性进行测试，在所述驱动薄膜晶体管对应的栅线和数据线上分别设置一个栅线测试点和数据线测试点。所述栅线测试点和数据线测试点可以是与栅线或数据线电连接的部分，
10 也可以是固定设置的引线。例如，所述栅线测试点和数据线测试点可以直接是栅线和数据线裸漏在基板表面上的部分。

可选的，所述栅线测试点和数据线测试点可单独设置在阵列基板的周边区域。具体地，如图3所示，所述栅线测试点和数据线测试点可以设置在阵列基板的走线区域103，方便对驱动薄膜晶体管的特性进行检测。

- 20 本发明的实施例还提供了一种显示装置，其包括上述任一实施例的阵列基板。

该显示装置的一个示例为液晶显示装置，其中，阵列基板与对置基板彼此对置以形成液晶盒，在液晶盒中填充有液晶材料。该对置基板例如为彩膜基板。阵列基板的显示像素区域的每个像素单元的像素电极用于施加电场对液晶材料的旋转的程度进行控制从而进行显示操作。在一些示例中，该液晶显示器还包括为阵列基板提供背光的背光源。
25

所述液晶显示装置可以为液晶显示器以及包括液晶显示器的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。

- 30 该显示装置的另一个示例为有机电致发光显示装置，其中，阵列基板的显示像素区域的每个像素单元的像素电极作为阳极或阴极用于驱动有机发光

材料发光以进行显示操作。

本发明实施例提供的阵列基板及显示装置，在周边非显示像素区域的每个像素单元的所述钝化层中均设置有过孔，使得与周边非显示像素区域的所述像素单元对应的公共电极通过所述过孔与该像素单元的驱动薄膜晶体管的漏极电连接。而且，周边非显示像素区域的公共电极与显示像素区域的公共电极电绝缘。可通过所述周边非显示像素区域的公共电极来检测所述驱动薄膜晶体管的特性，相对于现有技术其检测结果更加接近显示像素区域的驱动薄膜晶体管的实际状况，且可方便在阵列基板周边测试区域被切掉后进行检测。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

权利要求书

1、一种阵列基板，包括：

透明基板，包括显示像素区域和周边非显示像素区域；以及

5 栅线和数据线，相互交叉设置在所述透明基板上，彼此交叉设置的所述栅线和数据线将所述显示像素区域和周边非显示像素区域的每一个划分为多个像素单元，其中每个所述像素单元包括：

驱动薄膜晶体管，包括与所述栅线相连的栅极、与所述数据线相连的源极、以及漏极；

10 像素电极；以及

公共电极，隔着钝化层设置于所述像素电极上方，

其中每个所述像素单元的像素电极互不电连接，所述显示像素区域的公共电极彼此电连接，且所述周边非显示像素区域的公共电极与所述显示像素区域的公共电极彼此电绝缘，

15 其中所述周边非显示像素区域的每个所述像素单元的所述钝化层中设置有过孔，使得与所述周边非显示像素区域的每个所述像素单元对应的公共电极通过所述过孔与对应所述像素单元的驱动薄膜晶体管的漏极电连接。

2、根据权利要求 1 所述的阵列基板，其中所述周边非显示像素区域的各像素单元分别对应的公共电极彼此电绝缘。

20 3、根据权利要求 1 所述的阵列基板，其中在所述像素电极与所述漏极相连接的位置处，所述像素电极位于所述漏极上方。

4、根据权利要求 1 所述的阵列基板，其中在所述像素电极与所述漏极相连接的位置处，所述像素电极位于所述漏极下方。

25 5、根据权利要求 4 所述的阵列基板，其中在每个所述像素单元中，每个所述像素单元对应的公共电极通过在对应于漏极的位置处设置在所述钝化层中的所述过孔与该像素单元的漏极直接电连接。

30 6、根据权利要求 3 所述的阵列基板，其中在每个所述像素单元中，每个所述像素单元对应的公共电极通过在对应于漏极的位置处设置在所述钝化层中的所述过孔以及设置在所述像素电极中的过孔与该像素单元的漏极直接电连接。

7、根据权利要求 3 所述的阵列基板，其中在每个所述像素单元中，所述每个所述像素单元对应的公共电极通过在对应于漏极的位置处设置在所述钝化层中的所述过孔与该像素单元的像素电极电连接，从而与该像素单元的漏极电连接。

5 8、根据权利要求 1 所述的阵列基板，其中所述像素电极与所述公共电极之间还设置有彩色滤光层，所述过孔贯穿所述彩色滤光层。

9、根据权利要求 1 所述的阵列基板，其中所述周边非显示像素区域的栅线 and 数据线分别设置有用于施加栅线信号和数据线信号的栅线测试点和数据线测试点。

10 10、根据权利要求 9 所述的阵列基板，其中所述栅线测试点和数据线测试点设置在阵列基板的周边区域。

11、一种显示装置，包括：

权利要求 1-10 任一项所述的阵列基板；以及

对置基板，与所述阵列基板对盒而形成所述显示装置。

15 12、根据权利要求 11 所述的显示装置，其中所述显示装置为液晶显示装置。

13、根据权利要求 12 所述的显示装置，其中所述液晶显示装置还包括位于所述阵列基板与所述对置基板直接的液晶层，且所述对置基板是彩膜基板。




图 1




图 2




图 3




图 4




图 5




图 6

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2013/076283

A. CLASSIFICATION OF SUBJECT MATTER

G02F 1/1362 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC: G09G, G02F

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNABS, CNTXT, CNKI, VEN: non-display, common electrode, display, show, non, passivation, hole, cavity, hollow, groove, electrode, pole, common, share, public, together

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	CN 1877402 A (LG PHILIPS LCD CO., LTD.), 13 December 2006 (13.12.2006), description, page 4, line 19 to page 9, line 18, and figures 3-7	1-13
A	CN 101826488 A (BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.), 08 September 2010 (08.09.2010), the whole document	1-13
A	JP 2005128424 A (TOSHIBA MATSUSHITA DISPLAY TEC), 19 May 2005 (19.05.2005), the whole document	1-13
A	US 2009001895 A1 (SAMSUNG ELECTRONICS CO., LTD.), 01 January 2009 (01.01.2009), the whole document	1-13

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“A” document defining the general state of the art which is not considered to be of particular relevance	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“E” earlier application or patent but published on or after the international filing date	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“&” document member of the same patent family
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 16 December 2013 (16.12.2013)	Date of mailing of the international search report 02 January 2014 (02.01.2014)
Name and mailing address of the ISA/CN: State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No.: (86-10) 62019451	Authorized officer NIE, Yingying Telephone No.: (86-10) 62085738

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2013/076283

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 1877402 A	13.12.2006	KR 20060128272 A	14.12.2006
		US 7701526 B2	20.04.2010
		US 2006279207 A1	14.12.2006
		KR 1189145 B1	10.10.2012
		CN 100406981 C	30.07.2008
CN 101826488 A	08.09.2010	CN 101826488 B	30.05.2012
JP 2005128424 A	19.05.2005	None	
US 2009001895 A1	01.01.2009	KR 20080056030 A	20.06.2008
		US 7812527 B2	12.10.2010
		CN 101221974 B	03.08.2011
		EP 1933399 A3	25.05.2011
		EP 1933399 A2	18.06.2008
		EP 1933399 B1	13.06.2012
		CN 101221974 A	16.07.2008

国际检索报告

国际申请号

PCT/CN2013/076283

A. 主题的分类

G02F 1/1362 (2006.01) i

按照国际专利分类(IPC)或者同时按照国家分类和 IPC 两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

IPC: G09G, G02F

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

CNABS,CNTEXT,CNKI,VEN:显示、非显示、不显示、钝化、孔、洞、眼、口、槽、公共电极、共用电极、公用电极、共同电极 display,show,non,passivation,hole,cavity,hollow,groove,electrode,pole,common,share,public,together

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
A	CN1877402A (LG.飞利浦 LCD 株式会社) 13.12 月 2006 (13.12.2006) 说明书第 4 页第 19 行-第 9 页第 18 行、图 3-7	1-13
A	CN101826488A (北京京东方光电科技有限公司) 08.9 月 2010 (08.09.2010) 全文	1-13
A	JP2005128424A (TOSHIBA MATSUSHITA DISPLAY TEC) 19.5 月 2005 (19.05.2005) 全文	1-13
A	US2009001895A1 (SAMSUNG ELECTRONICS CO LTD) 01.1 月 2009 (01.01.2009) 全文	1-13

☐ 其余文件在 C 栏的续页中列出。☒ 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇
引用文件的公布日而引用的或者因其他特殊理由而引
用的文件(如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了
理解发明之理论或原理的在后文件“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的
发明不是新颖的或不具有创造性“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件
结合并且这种结合对于本领域技术人员为显而易见时,
要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期

16.12 月 2013(16.12.2013)

国际检索报告邮寄日期

02.1 月 2014 (02.01.2014)

ISA/CN 的名称和邮寄地址:

中华人民共和国国家知识产权局

中国北京市海淀区蓟门桥西土城路 6 号 100088

传真号: (86-10)62019451

受权官员

聂莹莹

电话号码: (86-10) 62085738

国际检索报告
关于同族专利的信息

国际申请号
PCT/CN2013/076283

检索报告中引用的 专利文件	公布日期	同族专利	公布日期
CN1877402A	13.12.2006	KR20060128272A	14.12.2006
		US7701526B2	20.04.2010
		US2006279207A1	14.12.2006
		KR1189145B1	10.10.2012
		CN100406981C	30.07.2008
CN101826488A	08.09.2010	CN101826488B	30.05.2012
JP2005128424A	19.05.2005	无	
US2009001895A1	01.01.2009	KR20080056030A	20.06.2008
		US7812527B2	12.10.2010
		CN101221974B	03.08.2011
		EP1933399A3	25.05.2011
		EP1933399A2	18.06.2008
		EP1933399B1	13.06.2012
		CN101221974A	16.07.2008