

## (12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织  
国际局

(43) 国际公布日  
2019年3月7日 (07.03.2019)



(10) 国际公布号  
**WO 2019/041663 A1**


- (51) 国际专利分类号:  
**G01R 31/28** (2006.01)
- (21) 国际申请号: PCT/CN2017/117227
- (22) 国际申请日: 2017年12月19日 (19.12.2017)
- (25) 申请语言: 中文
- (26) 公布语言: 中文
- (30) 优先权:  
201710754524.3 2017年8月29日 (29.08.2017) CN
- (71) 申请人: 深圳市江波龙电子有限公司 (SHENZHEN LONGSYS ELECTRONICS CO., LIMITED) [CN/CN]; 中国广东省深圳市南山区科发路8号金融服务技术创新基地1栋8楼A、B、C、D、E、F1, Guangdong 518000 (CN)。
- (72) 发明人: 龙红卫 (LONG, Hongwei); 中国广东省深圳市南山区科发路8号金融服务技术创新基地1栋8楼A、B、C、D、E、F1, Guangdong 518000 (CN)。 卢浩 (LU, Hao); 中国广东省深圳市南山区科发路8号金融服务技术创新基地1栋8楼A、

B、C、D、E、F1, Guangdong 518000 (CN)。李志雄 (LI, Zhixiong); 中国广东省深圳市南山区科发路8号金融服务技术创新基地1栋8楼A、B、C、D、E、F1, Guangdong 518000 (CN)。肖浩 (XIAO, Hao); 中国广东省深圳市南山区科发路8号金融服务技术创新基地1栋8楼A、B、C、D、E、F1, Guangdong 518000 (CN)。吴方 (WU, Fang); 中国广东省深圳市南山区科发路8号金融服务技术创新基地1栋8楼A、B、C、D、E、F1, Guangdong 518000 (CN)。胡宏辉 (HU, Honghui); 中国广东省深圳市南山区科发路8号金融服务技术创新基地1栋8楼A、B、C、D、E、F1, Guangdong 518000 (CN)。邓恩华 (DENG, Enhua); 中国广东省深圳市南山区科发路8号金融服务技术创新基地1栋8楼A、B、C、D、E、F1, Guangdong 518000 (CN)。谭康强 (TAN, Kangqiang); 中国广东省深圳市南山区科发路8号金融服务技术创新基地1栋8楼A、B、C、D、E、F1, Guangdong 518000 (CN)。

(74) 代理人: 深圳市六加知识产权代理有限公司 (LIUJIA CHINA IP LAW OFFICE); 中国广东省

(54) Title: DIE TEST DEVICE AND METHOD

(54) 发明名称: Die测试装置及方法



- 101 Probe card module
- 102 Program storage module
- 103 Current test module
- 104 Test control module
- 105 Serial port module
- 106 Switch control module
- 200 Upper computer

图 1

(57) Abstract: A Die test device, comprising a probe card module (101) for placing a Die to be tested, a program storage module (102) for storing a test program, a current test module (103) and a test control module (104). The test control module (104) receives a test switch command of carrying out a current test and a function test on the Die to be tested and uploading the test result. By setting the test control module (104), a pre-stored test program is read to complete the function test of the Die, and the current test module (103) can also be controlled to carry out the current test on a Die loading voltage. By setting a low-cost independent module, a wafer before packaging is tested, defective products are selected and maximum usage efficiency is achieved.

(57) 摘要: 一种Die测试装置, 包括用于放置待测试Die的针卡模块 (101)、用于存储测试程序的程序储存模块 (102)、电流测试模块 (103) 以及测试控制模块 (104), 所述测试控制模块 (104) 接收测试开关命令对待测试Die进行电流测试和功能测试并上传测试结果, 通过设置测试控制模块 (104), 读取预存的测试程序对Die完成功能测试, 也可以控制电流测试模块 (103) 对Die加载电压进行电流测试, 通过设置低成本的独立模块对封装前的晶圆进行测试, 将不良品挑选出来, 达到最大的使用效率。

深圳市南山区南海大道4050号上汽大厦  
207室, Guangdong 518057 (CN)。

- (81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。
- (84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

- 包括国际检索报告 (条约第21条(3))。

# 说明书

## 发明名称: **Die**测试装置及方法

### 技术领域

[0001] 本申请属于半导体器件测试领域，尤其涉及一种Die测试装置及方法。

[0002]

### 背景技术

[0003] 目前，随着DRAM（Dynamic Random Access Memory，动态随机存取存储器）技术的制程转换越来越快，从30nm、25nm、20nm甚至更小的制程的发展，在每次制程转换过程中都会存在一定的问题，从而出现一些良率偏低的产品，这些良率偏低的产品如果采取直接封装的形式，那较多的不良品也会一起封装出来，当良率低到无法弥补封装产生的费用时，将会产生亏损现象。

[0004] 目前市场上主要是通过FPGA（Field Programmable Gate Array，现场可编程门阵列）的方式和DRAM进行通信，模拟读写操作，且测试频率一般在50Mhz左右来对DRAM Die进行测试，其中，Die在半导体行业指的是没有经过封装的集成电路芯片，即为裸芯片、晶片等。或者原厂通过自己内部的测试装置进行测试。

[0005] 传统是以FPGA芯片为平台的测试方法，该测试方法包括几个模块，系统模块、FPGA模块、针卡模块及一些电源模块，通过这些模块组成一个DIE TEST（晶粒测试）针卡。再通过模拟和DRAM通信进行读写操作，从而达到测试的目的；存在FPGA的测试方法存在成本高，测试频率低等缺点，成本高主要体现在适配DRAM通信的FPGA芯片价格昂贵等缺点。

[0006] 发明内容

[0007] 本申请的目的在于提供一种Die测试装置及方法，旨在解决传统的技术方案中存在的测试方法存在成本高的问题。

[0008] 一种Die测试装置，包括用于放置待测试Die的针卡模块、用于存储测试程序的程序储存模块、与所述针卡模块连接电流测试模块以及测试控制模块，所述测试控制模块与所述针卡模块、所述程序储存模块和所述电流测试模块连接；所

述测试控制模块接收测试开关命令对待测试Die进行电流测试和功能测试并上传测试结果，其中：

[0009] 所述电流测试包括：控制所述电流测试模块向待测试Die提供电压同时检测待测试Die的工作电流；

[0010] 所述功能测试包括：根据所述程序存储模块的测试程序对待测试Die进行写读程序，对比读与写的程序是否一致并得出对比结果。

[0011] 此外，还提供了一种Die测试方法，包括：

[0012] 预存储测试程序；

[0013] 接收测试开关命令对待测试Die进行电流测试和功能测试并上传测试结果，其中：

[0014] 所述电流测试包括：向待测试Die提供电压同时检测待测试Die的工作电流；

[0015] 所述功能测试包括：根据所述程序存储模块的测试程序对待测试Die进行写读程序，对比读与写的程序是否一致并得出对比结果。

[0016] 此外，本申请实施例提供一种电子设备，所述电子设备包括：

[0017] 至少一个处理器；以及，

[0018] 与所述至少一个处理器通信连接的存储器；其中，

[0019] 所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行上述方法。

[0020] 此外，本申请实施例提供一种非易失性计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行指令，当所述计算机可执行指令被电子设备执行时，使所述电子设备执行上述方法。

[0021] 上述的Die测试装置及方法通过设置测试控制模块，读取预存的测试程序对Die完成功能测试，也可以控制电流测试模块对Die加载电压进行电流测试，通过设置低成本的独立模块对封装前的晶元进行测试，将不良品挑选出来，达到最大的使用效率。

[0022]

发明概述

对附图的简要说明

## 附图说明

- [0023] 一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
- [0024] 图1为本申请较佳实施例提供的Die测试装置结构示意图；
- [0025] 图2为图1所示的电流测试模块中主控模器的示例电路原理图；
- [0026] 图3为图1所示的电流测试模块中第一电压输出单元的示例电路原理图；
- [0027] 图4为图1所示的电流测试模块中第二电压输出单元的示例电路原理图；
- [0028] 图5为图1所示的电流测试模块中电平转换单元的示例电路原理图；
- [0029] 图6为图1所示的电流测试模块中采样单元的示例电路原理图；
- [0030] 图7为本申请较佳实施例提供的Die测试方法的具体流程图；
- [0031] 图8是本申请实施例提供的Die测试方法的电子设备的硬件结构示意图。
- [0032] 具体实施方式
- [0033] 为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
- [0034] 请参阅图1。本申请较佳实施例提供的Die测试装置包括用于放置待测试Die的针卡模块101、用于存储测试程序的程序储存模块102、与针卡模块101连接电流测试模块103以及测试控制模块104，测试控制模块104与针卡模块101、程序储存模块102和电流测试模块103连接；测试控制模块104接收测试开关命令对待测试Die进行电流测试和功能测试并上传测试结果，其中：电流测试包括：控制电流测试模块103向待测试Die提供电压同时检测待测试Die的工作电流；功能测试包括：根据程序存储模块的测试程序对待测试Die进行写读程序，对比读与写的程序是否一致并得出对比结果。进一步地，还包括串口模块105，串口模块105用于与上位机200（如个人计算机）通讯，上传测试结果。
- [0035] 其中，针卡模块101具有针卡座，Die通过机器/人工顶在针卡的针上。且Die上的Pad（焊盘）和针卡端的针一一对应，通过针卡座的针尖和Die接触。测试开始时，Die通过和针卡的接触使之成为系统的一部分，再进行握手通信，当测试结

束后，机器再将测试完的Die移开进行分类。程序储存模块102包括EMMC（Embedded Multi Media Card，内嵌式存储器），或设置独立的存储卡槽，用以安装可拔插存储卡。测试控制模块104的平台芯片为低成本的MTK芯片。

[0036] 电流测试模块103包括主控制器（参阅图2）、提供1.8V电压的第一电压输出单元（参阅图3）、提供1.2V电压的第二输出单元（参阅图4）、用于电平转换的电平转换单元（参阅图5）和对Die工作电流进行采样的采样单元（参阅图6）。

[0037] 读写电流及待机电流测试：待机电流的大小对整机的待机时间起到非常重要的影响。读写电流大小对整机在使用过程中的耗电量也起到很重要的影响。在封装前测试Die的电流大小，能更有效的区分产品使用等级，通过电流测试模块103外供电源，对DRAM Die加载1.2V电压和1.8V电压进行外部供电，再通过软件指令分别对DRAM Die进行读、写及待机状态的电流进行测试。在这些状态的过程中去检测其电流的大小，具体包括向DRAM Die写数据、读数据及待机时的电流。然后再通过串口模块105将测试出来的电流值反馈到上位机200。

[0038] 功能测试：为保障Die的正常使用，就需对Die进行功能测试，把坏的Die挑选出来。通过将EMMC中事先烧录好的程序加载到DRAM Die后，对在针卡端的DRAM die进行扫描测试。再通过串口模块105反馈到上位机200进行分类。此功能测试是对DRAM Die内部全部地址进行写和读操作，然后再进行对比写进去的和读出来的是否一致，从而检查内部阵列是否存在信号不好、是否存在坏块等问题。

[0039] 区别于成品芯片测试，此Die测试装置在信号线较长的情况下跑200MHZ的频率，且为了节省时间，程序尽可能的进行了简化。另外，为了实现在较远距离情况下实现高速测试。当高速信号在远距离传输的时候会产生较大的信号衰减，导致速率降低，因此采用严格控制阻抗、线宽线距，减少信号衰减带来的影响，从而实现高速传输。

[0040] 在进一步的实施方式中，Die测试装置包括开关控制模块106，开关控制模块106与测试控制模块104连接，用于接收外部控制向测试控制模块104发送控制启停和切换测试模式的测试开关命令。具体地，开关控制模块106包括多个触发开关按键；在其他实施方式中，开关控制模块106可以使用上位机200通过串口模块1

05发出测试开关命令。

[0041] Die测试装置对一些良率较低的批次产品可先进行DIE测试再封装，提高使用率，降低封装成本和测试成本，基于平台的芯片价格较为便宜，且测试频率可达到200Mhz，测试出来的芯片良率较高。

[0042] 此外，请参阅图7，还公开了一种Die测试方法，包括：

[0043] 步骤S110，预存储测试程序；

[0044] 步骤S120，接收测试开关命令对待测试Die进行电流测试和功能测试并上传测试结果。

[0045] 其中：电流测试包括：向待测试Die提供电压同时检测待测试Die的工作电流；功能测试包括：根据程序存储模块的测试程序对待测试Die进行写读程序，对比读与写的程序是否一致并得出对比结果。

[0046] 具体地，测试开关命令包括控制测试启停和测试模式切换。

[0047] 具体地，工作电流包括向待测试Die写数据、读数据及待机时的电流。通过串口上传测试结果至上位机。

[0048] 具体地，在功能测试中读写数据的信号频率为200MHz。实现在较远距离情况下实现高速测试。

[0049] 图8是本申请实施例提供的Die测试方法的电子设备的硬件结构示意图，如图8所示，该电子设备800包括：

[0050] 一个或多个处理器81以及存储器82，图8中以一个处理器81为例。

[0051] 处理器81和存储器82可以通过总线或者其他方式连接，图8中以通过总线连接为例。

[0052] 存储器82作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的Die测试方法对应的程序指令/模块/单元。处理器81通过运行存储在存储器82中的非易失性软件程序、指令以及模块，从而执行各种功能应用以及数据处理，即实现上述方法实施例Die测试方法。

[0053] 存储器82可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据Die测试方法的使

用所创建的数据等。此外，存储器82可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器82可选包括相对于处理器81远程设置的存储器，这些远程存储器可以通过网络连接至电子设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

[0054] 所述一个或者多个模块或单元存储在所述存储器82中，当被所述一个或者多个处理器81执行时，执行上述任意方法实施例中的Die测试方法。

[0055] 上述产品可执行本申请实施例所提供的方法，具备执行方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节，可参见本申请实施例所提供的方法。

[0056] 本申请实施例提供了一种非易失性计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被一个或多个处理器执行，例如图8中的一个处理器81，可使得上述一个或多个处理器可执行上述任意方法实施例中的Die测试方法。

[0057] 以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

[0058] 通过以上的实施方式的描述，本领域普通技术人员可以清楚地了解到各实施方式可借助软件加通用硬件平台的方式来实现，当然也可以通过硬件。本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory, ROM)或随机存储记忆体(Random Access Memory, RAM)等。

[0059] 以上仅所述为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

## 权利要求书

- [权利要求 1] 一种Die测试装置，其特征在于，包括用于放置待测试Die的针卡模块、用于存储测试程序的程序储存模块、与所述针卡模块连接电流测试模块以及测试控制模块，所述测试控制模块与所述针卡模块、所述程序储存模块和所述电流测试模块连接；所述测试控制模块接收测试开关命令对待测试Die进行电流测试和功能测试并上传测试结果，其中：
- 所述电流测试包括：控制所述电流测试模块向待测试Die提供电压同时检测待测试Die的工作电流；
- 所述功能测试包括：根据所述程序存储模块的测试程序对待测试Die进行写读程序，对比读与写的程序是否一致并得出对比结果。
- [权利要求 2] 如权利要求1所述的Die测试装置，其特征在于，还包括开关控制模块，所述开关控制模块与所述测试控制模块连接，用于接收外部控制向所述测试控制模块发送控制启停和切换测试模式的测试开关命令。
- [权利要求 3] 如权利要求1所述的Die测试装置，其特征在于，所述工作电流包括向待测试Die写数据、读数据及待机时的电流。
- [权利要求 4] 如权利要求1所述的Die测试装置，其特征在于，在所述功能测试中读写数据的信号频率为200MHz。
- [权利要求 5] 如权利要求1所述的Die测试装置，其特征在于，还包括串口模块，所述串口模块用于与上位机通讯，上传所述测试结果。
- [权利要求 6] 一种Die测试方法，其特征在于，包括：
- 预存储测试程序；
- 接收测试开关命令对待测试Die进行电流测试和功能测试并上传测试结果，其中：
- 所述电流测试包括：向待测试Die提供电压同时检测待测试Die的工作电流；
- 所述功能测试包括：根据所述程序存储模块的测试程序对待测试Die进行写读程序，对比读与写的程序是否一致并得出对比结果。

- [权利要求 7] 如权利要求6所述的Die测试方法，其特征在于，所述测试开关命令包括控制测试启停和测试模式切换。
- [权利要求 8] 如权利要求1所述的Die测试方法，其特征在于，所述工作电流包括向待测试Die写数据、读数据及待机时的电流。
- [权利要求 9] 如权利要求1所述的Die测试方法，其特征在于，在所述功能测试中读写数据的信号频率为200MHz。
- [权利要求 10] 如权利要求1所述的Die测试方法，其特征在于，通过串口上传所述测试结果至上位机。
- [权利要求 11] 一种电子设备，所述电子设备包括：  
至少一个处理器；以及，  
与所述至少一个处理器通信连接的存储器；其中，  
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求6至10任一项所述的Die测试方法。
- [权利要求 12] 一种非易失性计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机可执行指令，当所述计算机可执行指令被电子设备执行时，使所述电子设备执行权利要求6至10任一项所述的Die测试方法。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8

# INTERNATIONAL SEARCH REPORT

International application No.  
PCT/CN2017/117227

## A. CLASSIFICATION OF SUBJECT MATTER

G01R 31/28 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G01R; G11C

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

WPI, EPODOC, CNPAT, CNKI, IEEE: 探针, 针卡, 晶圆, 存储, 芯片, 电压, 电流, 功能, 测试, 读, 写, Die, IC, chip, wafer, testing, socket, pin, voltage, power, current, function test, read, write

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	CN 201514460 U (SHENZHEN ABLE ELECTRONICS CO., LTD.) 23 June 2010 (23.06.2010), description, paragraphs [0024]-[0034], and figure 1	1-12
Y	US 2008229162 A1 (ADVANTEST CORPORATION) 18 September 2008 (18.09.2008), description, paragraph [0018]	1-12
Y	US 2003043662 A1 (LAY, SHYAN-JER) 06 March 2003 (06.03.2003), description, paragraphs [0019] and [0021]-[0023], and figure 3	1-12
A	CN 106887253 A (XI'AN UNIIC SEMICONDUCTORS CO., LTD.) 23 June 2017 (23.06.2017), entire document	1-12
A	US 2009089633 A1 (OKI ELECTRIC INDUSTRY CO., LTD.) 02 April 2009 (02.04.2009), entire document	1-12

Further documents are listed in the continuation of Box C.       See patent family annex.

<p>* Special categories of cited documents:</p> <p>“A” document defining the general state of the art which is not considered to be of particular relevance</p> <p>“E” earlier application or patent but published on or after the international filing date</p> <p>“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)</p> <p>“O” document referring to an oral disclosure, use, exhibition or other means</p> <p>“P” document published prior to the international filing date but later than the priority date claimed</p>	<p>“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention</p> <p>“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone</p> <p>“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art</p> <p>“&amp;” document member of the same patent family</p>
---	---

Date of the actual completion of the international search  
22 May 2018

Date of mailing of the international search report  
30 May 2018

Name and mailing address of the ISA  
State Intellectual Property Office of the P. R. China  
No. 6, Xitucheng Road, Jimenqiao  
Haidian District, Beijing 100088, China  
Facsimile No. (86-10) 62019451

Authorized officer  
ZENG, Xuan  
Telephone No. (86-10) 53961373

**INTERNATIONAL SEARCH REPORT**  
**Information on patent family members**

International application No.  
PCT/CN2017/117227

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 201514460 U	23 June 2010	None	
US 2008229162 A1	18 September 2008	JP 2006318577 A	24 November 2006
		TW 200639868 A	16 November 2006
		WO 2006120951 A1	16 November 2006
US 2003043662 A1	06 March 2003	TW 498476 B	11 August 2002
CN 106887253 A	23 June 2017	None	
US 2009089633 A1	02 April 2009	JP 2009087430 A	23 April 2009
		US 2011185239 A1	28 July 2011

国际检索报告

国际申请号

PCT/CN2017/117227

<p><b>A. 主题的分类</b></p> <p>G01R 31/28 (2006.01) i</p> <p>按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类</p>																				
<p><b>B. 检索领域</b></p> <p>检索的最低限度文献(标明分类系统和分类号)</p> <p>G01R; G11C</p> <p>包含在检索领域中的除最低限度文献以外的检索文献</p> <p>在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))</p> <p>WPI, EPODOC, CNPAT, CNKI, IEEE: 探针, 针卡, 晶圆, 存储, 芯片, 电压, 电流, 功能, 测试, 读, 写, Die, IC, chip, wafer, testing, socket, pin, voltage, power, current, function test, read, write</p>																				
<p><b>C. 相关文件</b></p> <table border="1"> <thead> <tr> <th>类型*</th> <th>引用文件, 必要时, 指明相关段落</th> <th>相关的权利要求</th> </tr> </thead> <tbody> <tr> <td>Y</td> <td>CN 201514460 U (深圳安博电子有限公司) 2010年 6月 23日 (2010 - 06 - 23) 说明书第[0024]-[0034]段, 图1</td> <td>1-12</td> </tr> <tr> <td>Y</td> <td>US 2008229162 A1 (ADVANTEST CORPORATION) 2008年 9月 18日 (2008 - 09 - 18) 说明书第[0018]段</td> <td>1-12</td> </tr> <tr> <td>Y</td> <td>US 2003043662 A1 (LAY, SHYAN-JER) 2003年 3月 6日 (2003 - 03 - 06) 说明书第[0019]段, 第[0021]-[0023]段, 图3</td> <td>1-12</td> </tr> <tr> <td>A</td> <td>CN 106887253 A (西安紫光国芯半导体有限公司) 2017年 6月 23日 (2017 - 06 - 23) 全文</td> <td>1-12</td> </tr> <tr> <td>A</td> <td>US 2009089633 A1 (OKI ELECTRIC INDUSTRY CO., LTD.) 2009年 4月 2日 (2009 - 04 - 02) 全文</td> <td>1-12</td> </tr> </tbody> </table>			类型*	引用文件, 必要时, 指明相关段落	相关的权利要求	Y	CN 201514460 U (深圳安博电子有限公司) 2010年 6月 23日 (2010 - 06 - 23) 说明书第[0024]-[0034]段, 图1	1-12	Y	US 2008229162 A1 (ADVANTEST CORPORATION) 2008年 9月 18日 (2008 - 09 - 18) 说明书第[0018]段	1-12	Y	US 2003043662 A1 (LAY, SHYAN-JER) 2003年 3月 6日 (2003 - 03 - 06) 说明书第[0019]段, 第[0021]-[0023]段, 图3	1-12	A	CN 106887253 A (西安紫光国芯半导体有限公司) 2017年 6月 23日 (2017 - 06 - 23) 全文	1-12	A	US 2009089633 A1 (OKI ELECTRIC INDUSTRY CO., LTD.) 2009年 4月 2日 (2009 - 04 - 02) 全文	1-12
类型*	引用文件, 必要时, 指明相关段落	相关的权利要求																		
Y	CN 201514460 U (深圳安博电子有限公司) 2010年 6月 23日 (2010 - 06 - 23) 说明书第[0024]-[0034]段, 图1	1-12																		
Y	US 2008229162 A1 (ADVANTEST CORPORATION) 2008年 9月 18日 (2008 - 09 - 18) 说明书第[0018]段	1-12																		
Y	US 2003043662 A1 (LAY, SHYAN-JER) 2003年 3月 6日 (2003 - 03 - 06) 说明书第[0019]段, 第[0021]-[0023]段, 图3	1-12																		
A	CN 106887253 A (西安紫光国芯半导体有限公司) 2017年 6月 23日 (2017 - 06 - 23) 全文	1-12																		
A	US 2009089633 A1 (OKI ELECTRIC INDUSTRY CO., LTD.) 2009年 4月 2日 (2009 - 04 - 02) 全文	1-12																		
<p><input type="checkbox"/> 其余文件在C栏的续页中列出。</p> <p><input checked="" type="checkbox"/> 见同族专利附件。</p>																				
<p>* 引用文件的具体类型:</p> <p>“A” 认为不特别相关的表示了现有技术一般状态的文件</p> <p>“E” 在国际申请日的当天或之后公布的在先申请或专利</p> <p>“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的)</p> <p>“O” 涉及口头公开、使用、展览或其他方式公开的文件</p> <p>“P” 公布日先于国际申请日但迟于所要求的优先权日的文件</p> <p>“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件</p> <p>“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性</p> <p>“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性</p> <p>“&amp;” 同族专利的文件</p>																				
国际检索实际完成的日期	国际检索报告邮寄日期																			
2018年 5月 22日	2018年 5月 30日																			
ISA/CN的名称和邮寄地址	授权官员																			
中华人民共和国国家知识产权局 (ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088	曾璇																			
传真号 (86-10) 62019451	电话号码 86-(10)-53961373																			

国际检索报告  
关于同族专利的信息

国际申请号

PCT/CN2017/117227

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	201514460	U	2010年 6月 23日	无			
US	2008229162	A1	2008年 9月 18日	JP	2006318577	A	2006年 11月 24日
				TW	200639868	A	2006年 11月 16日
				WO	2006120951	A1	2006年 11月 16日
US	2003043662	A1	2003年 3月 6日	TW	498476	B	2002年 8月 11日
CN	106887253	A	2017年 6月 23日	无			
US	2009089633	A1	2009年 4月 2日	JP	2009087430	A	2009年 4月 23日
				US	2011185239	A1	2011年 7月 28日