

發明專利說明書

101年10月23日修正替換頁

中文說明書替換頁(101年10月)

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：097125476

※ 申請日期：97.7.4

※IPC 分類：G09G 3/20 (2006.01)

G09G 3/36 (2006.01)

一、發明名稱：(中文/英文)

顯示裝置及其驅動方法

DISPLAY APPARATUS AND DRIVING METHOD THEREOF

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

韓商三星顯示器有限公司

SAMSUNG DISPLAY CO., LTD.

代表人：(中文/英文)

申相澈

SHIN, SANG CHEOL

住居所或營業所地址：(中文/英文)

韓國京畿道龍仁市器興區三星二路95號

95, SAMSUNG 2 RO, GIHEUNG-GU, YONGIN-CITY, GYEONGGI-DO,

446-711 KOREA

國籍：(中文/英文)

韓國 REPUBLIC OF KOREA

三、發明人：(共 4 人)

姓 名：(中文/英文)

1. 白承洙
BAEK, SEUNG-SOO
2. 李龍淳
LEE, YONG-SOON
3. 李旻哲
LEE, MIN-CHEOL
4. 李成榮
LEE, SEONG-YOUNG

國 籍：(中文/英文)

1. 韓國 REPUBLIC OF KOREA
2. 韓國 REPUBLIC OF KOREA
3. 韓國 REPUBLIC OF KOREA
4. 韓國 REPUBLIC OF KOREA

四、聲明事項：

☐ 主張專利法第二十二條第二項 ☐ 第一款或 ☐ 第二款規定之事實，其事實發生日期為： 年 月 日。

☒ 申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

☒ 有主張專利法第二十七條第一項國際優先權：

1. 韓國；2007年08月07日；10-2007-0079099

2.

☐ 無主張專利法第二十七條第一項國際優先權：

1.

2.

☐ 主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

☐ 主張專利法第三十條生物材料：

☐ 須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

☐ 不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

五、中文發明摘要：

本發明揭示一種顯示裝置，其包括：一面板部分，其具有複數個閘極線、複數個資料線、複數個像素；一資料驅動器；及一閘極驅動器部分。該複數個像素之每一像素包括一第一子像素及一第二子像素。該第一子像素連接至該複數個閘極線之一第一閘極線，且該第二子像素連接至該複數個閘極線之一第二閘極線。該第一子像素及該第二子像素各自共同地連接至該複數個資料線之一個資料線。該閘極驅動器部分安置於該面板部分上且將複數個閘極信號施加至該複數個閘極線。該複數個閘極信號之一當前閘極信號暫時地重疊於一先前閘極信號達一預定時間間隔。

六、英文發明摘要：

A display apparatus includes a panel part having a plurality of gate lines, a plurality of data lines, a plurality of pixels, a data driver and a gate driver part. Each pixel of the plurality of pixels includes a first sub-pixel and a second sub-pixel. The first sub-pixel is connected to a first gate line of the plurality of gate lines and the second sub-pixel is connected to a second gate line of the plurality of gate lines. The first sub-pixel and the second sub-pixel are each commonly connected to one data line of the plurality of data lines. The gate driver part is disposed on the panel part and applies a plurality of gate signals to the plurality of gate lines. A current gate signal of the plurality of gate signals is temporally overlapped with a previous gate signal for a predetermined time interval.

七、指定代表圖：

(一)本案指定代表圖為：第(1)圖。

(二)本代表圖之元件符號簡單說明：

100	顯示面板
110	閘極驅動器
120	資料驅動器
130	灰度階電壓產生器
140	時序控制器
150	電壓源
160	液晶顯示器 (LCD)
AVDD	第一驅動電壓
CON1	第一控制信號
CON2	第二控制信號
CON3	第三控制信號
CT	時序控制信號
DAT	影像信號
DL1	資料線
DLm	第m個資料線
GL _{1-even}	第一偶數閘極線
GL _{1-odd}	第一奇數閘極線
GL _{n-even}	第n個偶數閘極線
GL _{n-odd}	第n個奇數閘極線
R, G, B	影像信號
V _{GMMA}	灰度階電壓

V_p	電源電壓
VSS	第二驅動電壓

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

(無)

九、發明說明：

【發明所屬之技術領域】

本發明係關於顯示裝置且更特定地，係關於具有在顯示裝置上顯示之影像之大量減少的失真之顯示裝置。

本申請案主張2007年8月7日申請之韓國專利申請案第2007-79099號之優先權，及在35 U.S.C. §119下自其中產生之所有利益，其內容以其全文引用的方式併入本文中。

【先前技術】

一般而言，液晶顯示器廣泛使用作影像顯示器件中陰極射線管之替代選擇。液晶顯示器包括彼此以一預定距離間隔分離且其間安置有液晶之兩個基板。在液晶顯示器中，向液晶施加電場以控制兩個基板之間電場的強度以調整從其處通過之光的量，藉此顯示合意之影像。

必須增大液晶顯示器之尺寸以顯示增大量之影像資訊。然而，隨著液晶顯示器之尺寸增大，在其上顯示之影像在不同視角上失真。

【發明內容】

本發明提供具有在顯示裝置上顯示之影像之被大量地減少或有效地防止的失真之顯示裝置。

根據本發明之例示性實施例之顯示裝置包括面板部分、資料驅動器及閘極驅動器部分。

面板部分包括複數個閘極線、複數個資料線及複數個像素。複數個像素之每一像素包括第一子像素及第二子像素。第一子像素連接至複數個閘極線之第一閘極線，第二

子像素連接至複數個閘極線之第二閘極線，且第一子像素及第二子像素各自共同地連接至複數個資料線之一個資料線。

資料驅動器接收影像資料且將資料信號輸出至複數個資料線。

閘極驅動器部分安置於面板部分上且將複數個閘極信號施加至複數個閘極線。複數個閘極信號之當前閘極信號暫時地重疊於先前閘極信號達預定時間間隔。

閘極驅動器部分包括複數個級，其每一者連接至複數個閘極線之對應閘極線。閘極驅動器進一步包括將第一閘極信號施加至第一子像素之第一閘極驅動器及將第二閘極信號施加至第二子像素之第二閘極驅動器。

第一閘極驅動器及第二閘極驅動器在水平掃描週期之第一時間間隔期間分別輸出處於邏輯高狀態之第一閘極信號及第二閘極信號以分別驅動第一子像素及第二子像素，且第二閘極驅動器在水平掃描週期之第二時間間隔期間輸出處於邏輯高狀態之第二閘極信號以驅動第二子像素。

資料驅動器在水平掃描週期之第一時間間隔期間將具有第一電壓位準之資料信號輸出至第一子像素及第二子像素，且在水平掃描週期之第二時間間隔期間將具有低於第一電壓位準之第二電壓位準之資料信號輸出至第二子像素。

針對每一連續圖框及每一連續列反轉資料信號之極性。

當前像素之第一子像素以具有第二電壓位準之資料信號

進行預先充電且同時鄰近之先前像素之第二子像素以具有第二電壓位準之資料信號進行充電。

第一子像素連接至複數個閘極線之奇數閘極線且第二子像素連接至複數個閘極線之偶數閘極線。

第一閘極驅動器包括連接至複數個閘極線之對應奇數閘極線之奇數級，且第二閘極驅動器包括連接至閘極線之對應偶數閘極線之偶數級。

奇數級之第一級接收掃描開始信號且奇數級之其餘級接收第一時脈信號及第二時脈信號。偶數級之第一級接收掃描開始信號且其餘偶數級接收第三時脈信號及第四時脈信號。

第一時脈信號與第二時脈信號之間之相位差為約180度且第三時脈信號與第四時脈信號之間之相位差為約180度。

第一時脈信號與第三時脈信號之間之相位差為約90度且第二時脈信號與第四時脈信號之間之相位差為約90度。

第一時脈信號、第二時脈信號、第三時脈信號及第四時脈信號之週期實質上相等。

當前閘極信號與先前閘極信號暫時地彼此重疊達第一時脈信號、第二時脈信號、第三時脈信號及第四時脈信號之週期的一個週期之四分之一。

自第一閘極驅動器輸出之第一閘極信號之振幅不同於自第二閘極驅動器輸出之第二閘極信號之振幅。

第一時脈信號及第二時脈信號之振幅不同於第三時脈信

號及第四時脈信號之振幅。

根據本發明之例示性實施例之顯示裝置可進一步包括自外部接收影像資料且將影像資料輸出至資料驅動器的時序控制器及將灰度階電壓提供至資料驅動器以產生輸出至複數個資料線之資料信號的灰度階電壓產生器。

在本發明之替代例示性實施例中，驅動具有包括第一子像素及第二子像素之像素的顯示裝置之方法包括：在水平掃描週期之第一時間間隔期間將處於高邏輯狀態之第一閘極信號及處於第一電壓位準之資料信號施加至第一子像素；在水平掃描週期之第一時間間隔期間將處於高邏輯狀態之第二閘極信號及處於第一電壓位準之資料信號施加至第二子像素；及在水平掃描週期之第二時間間隔期間將處於高邏輯狀態之第二閘極信號及處於第二電壓位準之資料信號施加至第二子像素。

第二電壓位準低於第一電壓位準且先前第一閘極信號及先前第二閘極信號之至少一者分別暫時地重疊於當前第一閘極信號及當前第二閘極信號之至少一者。

第一閘極信號之振幅不同於第二閘極信號之振幅。

【實施方式】

本發明之上文及其他態樣、特徵及優點將藉由參考隨附圖式更詳細地描述本發明之例示性實施例而變得顯而易見。

現將在下文中參考其中展示本發明之例示性實施例的隨附圖式更充分地描述本發明。然而，本發明可以許多不同

形式實施且不應解釋為限於本文所闡述之該等實施例。相反，提供此等實施例以使得此揭示內容徹底且完整且以使得完全傳達本發明之範疇至彼等熟習此項技術者。全文中相似參考符號指示相似元件。

應理解當一元件稱為在另一元件"上"時，其可直接在另一元件上，或其間可存在介入元件。反言之，當一元件稱作"直接在另一元件上"時，不存在介入元件。如本文所使用，術語"及/或"包括相關列出項中之一或多者之任何及所有組合。

將理解，儘管可在本文中使用術語"第一"、"第二"、"第三"等等來描述各種元件、組件、區域、層及/或區，但此等元件、組件、區域、層及/或區不應受此等術語的限制。此等術語僅用來區別一元件、組件、區域、層或區與另一元件、組件、區域、層或區。因此，以下所論述之第一元件、組件、區域、層或區可在不背離本發明之教示的情況下稱為第二元件、組件、區域、層或區。

本文中所用之術語僅為達成描述特定實施例之目的且並不意欲限制本發明。如本文所使用，單數形式"一"及"該"意欲亦包括複數形式，除非上下文另有清楚指示。將進一步理解當在本說明書中使用術語"包含"及/或"包括"時，指定存在所述之特徵、區域、整體、步驟、操作、元件及/或組件，但不排除存在或添加一或多個其他特徵、區域、整體、步驟、操作、元件、組件及/或其群組。

此外，諸如"下部"或"底部"及"上部"或"頂部"之相對術

語可在本文中用以描述如圖中所說明之一個元件與其他元件之關係。將理解，除了圖中所描繪之方位，相對術語意欲涵蓋器件之不同方位。舉例而言，若翻轉圖之一者中之器件，則描述為在其他元件之"下"側之元件可定位為在其他元件之"上"側。因此例示性術語"下部"可取決於圖之特定方位而涵蓋"下部"及"上部"方位兩者。類似地，若倒轉圖之一者中之器件，則描述為在其他元件"下方"或"以下"之元件將定位於其他元件之"上方"。例示性術語"在……下方"或"在……以下"可因此涵蓋上方及下方兩者之方位。

除非另有界定，否則本文所使用之所有術語(包括技術性及科技性術語)具有與一般熟習本發明所屬領域之技術者通常所理解之意義相同的意義。應進一步理解，諸如普遍使用的辭典中所界定之彼等術語之術語應解釋為具有與其在相關技術及本揭示案之上下文中之意義一致的意義，且將不以理想化或過於正式的意義來加以解釋，除非本文中明確地如此界定。

本文參考本發明之理想化實施例之圖解說明的橫截面說明來描述本發明之例示性實施例。因而，由(例如)製造技術及/或容許度引起之圖解形狀之變化係可預期的。因此，本發明之實施例不應被理解為限於本文中所說明之區域之特定形狀而應包括由(例如)製造引起之形狀之偏差。舉例而言，說明或描述為平坦之區域通常可具有粗糙及/或非線性特徵。此外，所說明之銳角亦可為圓角。因此，

圖中所說明之區域本質上為示意圖，且其形狀並不意欲說明區域之精確形狀且並不意欲限制本發明之範疇。

下文將參考隨附圖式更加詳細地說明本發明之例示性實施例。

圖1為根據本發明之例示性實施例的液晶顯示器之方塊圖。

參看圖1，液晶顯示器(LCD)160包括顯示面板100、閘極驅動器110、資料驅動器120、灰度階電壓產生器130、時序控制器140及電壓源150。

顯示面板100包括包括閘極線 GL_{1-odd} 、 GL_{1-even} 、 $\dots$ 、 GL_{n-odd} 及 GL_{n-even} 之複數個閘極線，包括資料線 DL_1-DL_m 之複數個資料線及複數個像素(未圖示)。複數個像素之每一像素包括各自連接至不同閘極線且各自連接至相同資料線之兩個子像素，如下文關於圖2更詳細地進行描述。

時序控制器140自圖形控制器(未圖示)接收影像信號R、G及B且基於時序控制信號CT輸出第一控制信號CON1、第二控制信號CON2、第三控制信號CON3及影像信號DAT。電壓源150自外部源接收電源電壓 V_p (未圖示)且基於第一控制信號CON1輸出第一驅動電壓AVDD及第二驅動電壓VSS。如圖1中所展示，第一驅動電壓AVDD經施加至灰度階電壓產生器130，且第二驅動電壓VSS經施加至灰度階電壓產生器130及閘極驅動器110。

閘極驅動器110自電壓源150接收第二驅動電壓VSS且自時序控制器140接收第二控制信號CON2以順序地輸出複數

個閘極信號。在例示性實施例中，閘極驅動器110經由薄膜製程直接地形成於顯示面板100之末端部分且電性連接至安置於顯示面板100上之閘極線 GL_{1-odd} 、 GL_{1-even} 、 $\dots$ 、 GL_{n-odd} 及 GL_{n-even} 。因此，閘極驅動器110將閘極信號順序地施加至閘極線 GL_{1-odd} 、 GL_{1-even} 、 $\dots$ 、 GL_{n-odd} 及 GL_{n-even} ，如下文更詳細地進行描述。

灰度階電壓產生器130具有電阻器串結構，其中複數個電阻器之個別電阻器以串連接，例如，彼此電串連地。電阻器串結構中之每一個別電阻器具有相同電阻。來自電壓源150之第一驅動電壓AVDD及第二驅動電壓VSS經施加至電阻器串結構之相對末端之端子。在例示性實施例中，第二驅動電壓VSS為接地電壓，且替代例示性實施例不限制於此。灰度階電壓產生器130經由輸出端子輸出複數個灰度階電壓 V_{GMMA} 之灰度階電壓 V_{GMMA} ，其每一者連接至電阻器串結構之個別電阻器之間的對應連接節點。灰度階電壓產生器130不限制於上文描述之組態。相反，本發明之替代例示性實施例可包括輸出複數個灰度階電壓 V_{GMMA} 之灰度階電壓 V_{GMMA} 之各種組態。

仍參看圖1，資料驅動器120自時序控制器140接收影像信號DAT及第三控制信號CON3且自灰度階電壓產生器130接收灰度階電壓 V_{GMMA} 。基於第三控制信號CON3，資料驅動器120將為數位信號之影像信號DAT轉換為基於灰度階電壓 V_{GMMA} 之類比資料電壓。資料驅動器120電性連接至安置於顯示面板100上之資料線 DL_1 - DL_m 。因此，將自資料

驅動器120輸出之類比資料電壓施加至資料線 DL_1 - DL_m 。

圖2為圖1中展示之根據本發明的例示性實施例之LCD的像素之等效示意性電路圖。

參看圖2，像素包括第一子像素200及第二子像素210。第一子像素200包括第一開關器件SW1，第一儲存電容器 C_{st1} 及第一液晶電容器 C_{LC1} 。第一開關器件SW1包括連接至第 n 個奇數閘極線 GL_{n-odd} 之控制端子，連接至第 m 個資料線 DL_m 之輸入端子，及連接至第一液晶電容器 C_{LC1} 及第一儲存電容器 C_{st1} 之輸出端子。第一儲存電容器 C_{st1} 維持充電入第一液晶電容器 C_{LC1} 之電荷。詳言之，當將閘極信號施加至連接至第一開關器件SW1之控制端子之第 n 個奇數閘極線 GL_{n-odd} 時，第一液晶電容器 C_{LC1} 以施加至連接至第一開關器件SW1之輸入端子的第 m 個資料線 DL_m 之資料電壓進行充電。在例示性實施例中，閘極信號經界定為具有足以開啟第一開關器件SW1之電壓位準之信號。充電入第一液晶電容器 C_{LC1} 之資料電壓在一個圖框期間由第一儲存電容器 C_{st1} 維持。

第二子像素210包括第二開關器件SW2、第二液晶電容器 C_{LC2} 及第二儲存電容器 C_{st2} 。由於第二子像素210具有實質上與第一子像素200相同之結構及功能，故將省略第二子像素210之重複詳細描述。在例示性實施例中，將連接至第二開關器件SW2之第 n 個偶數閘極線 GL_{n-even} 安置為鄰近於(例如，在第 n 個奇數閘極線 GL_{n-odd} 之後)連接至第一開關器件SW1之第 n 個奇數閘極線 GL_{n-odd} ，如圖2中所展示。

在本發明之例示性實施例中，第一子像素200之第一液晶電容器 C_{LC1} 及第二子像素210之第二液晶電容器 C_{LC2} 以在一個圖框期間不同時間處彼此不同之電壓進行充電，如下文參考圖3更詳細地進行描述。由於充電入於第一子像素200之電壓不同於充電入第二子像素210之電壓，故在根據本發明之例示性實施例之LCD 160中大量地減少或者有效地防止所顯示之影像在不同視角處之失真。

圖3為施加至圖2中展示之根據本發明的例示性實施例之LCD的像素之資料信號及閘極信號的波形時序圖。

如圖3中所展示，在第一時間間隔 $t1$ 期間將例如具有高值之閘極信號之閘極接通(gate-on)信號施加至分別連接至第一子像素200及第二子像素210之第 n 個奇數閘極線 GL_{n-odd} 及第 n 個偶數閘極線 GL_{n-even} 二者，且將具有關於通用電壓 V_{com} 之高正值之灰度階資料電壓 V_{data} 施加至第 m 個資料線 DL_m 。因此，第一子像素200及第二子像素210以具有高正值之灰度階資料電壓進行充電。

在第二時間間隔 $t2$ 期間，閘極接通信號未被施加至連接至第一子像素200之第 n 個奇數閘極線 GL_{n-odd} ，且同時閘極接通信號仍被施加至連接至第二子像素210之第 n 個偶數閘極線 GL_{n-even} 。另外，在第二時間間隔 $t2$ 期間，將具有小於第一時間間隔 $t1$ 中之灰度階資料電壓 V_{data} 之高正資料值但大於通用電壓 V_{com} 之值的灰度階資料電壓 V_{data} 施加至連接至第一子像素200及第二子像素210之第 m 個資料線 D_m 。因此，較低灰度階資料電壓 V_{data} ，例如，具有小於第一

時間間隔 t_1 中之灰度階資料電壓 V_{data} 之高正資料值但大於通用電壓 V_{com} 之值的灰度階資料電壓 V_{data} ，僅充電入於由閘極信號開啟之第二子像素210。結果，第一子像素200維持在第一時間間隔 t_1 期間所充電入其中之相對高正灰度階資料電壓。第一時間間隔 t_1 及第二時間間隔 t_2 界定一個水平掃描週期1H。如上文更詳細地描述，在根據例示性實施例之LCD 160之像素中，如圖3中所說明，在特定時間間隔(例如，一個水平掃描週期1H之第二時間間隔 t_2)期間，第一子像素200以具有高值之資料電壓 V_{data} 進行充電且同時第二子像素210以具有相對低值之資料電壓 V_{data} 進行充電。

仍參看圖3，在預先第一時間間隔 t_0 期間將閘極接通信號施加至第 n 個奇數閘極線 GL_{n-odd} 及先前偶數閘極線 $GL_{n-1-even}$ 。因此，在具有相對低值的灰度階資料電壓 V_{data} (例如，具有小於第一時間間隔 t_1 中之灰度階資料電壓 V_{data} 之高正資料值但大於通用電壓 V_{com} 之值的灰度階資料電壓 V_{data})被充電入鄰近及先於第一時間間隔 t_1 及第二時間間隔 t_2 期間掃描之像素(下文中稱為"當前像素")之同時掃描之像素之第二子像素210中時。結果，當前像素之第一子像素200亦以具有相對低值之灰度階資料電壓 V_{data} 予以充電。然而，在根據本發明之例示性實施例之LCD 160中，灰度階資料電壓 V_{data} 之極性每一列經反轉(稱為列反轉)。因此，充電入鄰近於及先於當前像素之像素的第二子像素210中之具有相對低值之灰度階資料電壓

Vdata具有關於通用電壓之負極性，且同時當前像素之第一子像素200及第二子像素210各自藉由具有正極性之灰度階資料電壓Vdata予以充電，如圖3中所展示。

在本發明之例示性實施例中，由於在先於及鄰近於第一時間間隔t1之預先第一時間間隔t0期間閘極接通信號經施加至第n個奇數閘極線GL_{n-odd}，故具有相對低負極性值之灰度階資料電壓Vdata經預先充電於當前像素之第一子像素200中。此外，與在鄰近於及先於圖3中之預先第一持平週期T0的時間週期(未標出)中具有負極性之高灰度階資料電壓Vdata相比，具有相對低負極性值之灰度階資料電壓Vdata具有相對較高之電壓位準，例如，更接近於通用電壓Vcom。因此，與在當前像素之第一子像素200由具有相對高負極性的灰度階資料電壓Vdata進行預先充電時之情況下相比，在當前像素之第一子像素200由具有相對低負極性值之灰度階資料電壓Vdata進行預先充電時，當前像素之第一子像素200在第一時間間隔t1中更快地到達具有相對高正極性值之灰度階資料電壓Vdata。

因此，如上文所描述，在根據本發明之例示性實施例之LCD 160中，當對應於相鄰閘極線閘極信號重疊時，具有相對高值之灰度階資料電壓Vdata及具有相對低值之灰度階電壓Vdata分別經施加至第一子像素200及第二子像素210，藉此大量地減少或有效地消除所顯示之影像在不同視角處之失真，藉此實質上改良LCD 160之視角之範圍。此外，由於當前像素之第一子像素200經預先充電，減少

當前像素之第一子像素200之充電時間，藉此改良LCD 160之回應時間。

圖4為圖1中展示之根據本發明的例示性實施例之LCD的閘極驅動器之方塊圖。

根據例示性實施例之閘極驅動器110(圖1)包括複數個級，如圖4中所展示，該複數個級包括第一級ST1、第二級ST2、第三級ST3及第四級ST4。閘極驅動器110被分為第一閘極驅動器部分400及第二閘極驅動器部分410。詳言之，第一閘極驅動器部分400包括奇數第一級ST1及第三級ST3，且同時第二閘極驅動器部分410包括偶數第二級ST2及第四級ST4。因此，第一閘極驅動器部分400將閘極信號提供至奇數閘極線 GL_{1-odd} 及 GL_{2-odd} ，且第二閘極驅動器410將閘極信號提供至偶數閘極線 GL_{1-even} 及 GL_{2-even} 。

第一級ST1、第二級ST2、第三級ST3及第四級ST4之每一者包括設定端子、閘極電壓端子 V_{in} 、第一時脈端子CK、第二時脈端子CKB、重設端子R、閘極輸出端子OUT及載運輸出端子CR。

例如第一級ST1及第三級ST3之奇數級的每一者經由其設定端子S接收自相鄰先前奇數級之載運輸出端子CR輸出之載運信號且經由其重設端子R接收自相鄰隨後之奇數級的閘極輸出端子OUT輸出之閘極信號。然而，第一閘極驅動器部分400之第一級ST1經由其設定端子S接收掃描開始信號STV(代替來自先前奇數級之載運信號)。又，例如第一級ST1及第三級ST3之每一奇數級接收分別選擇地施加

至第一時脈端子CK及第二時脈端子CKB之第一時脈信號CK_ODD及第二時脈信號CKB_ODD，且經由其閘極電壓端子Vin接收閘極關閉(gate-off)電壓VSS。詳言之，當第一時脈信號CK_ODD經施加至第一時脈端子CK時，第二時脈信號CKB_ODD經施加至給定奇數級之第二時脈端子CKB。此外，第一時脈信號CK_ODD及第二時脈信號CKB_ODD經交替地施加至每一連續奇數級之第一時脈端子CK及第二時脈端子CKB，如圖4中所展示。

類似地，例如圖4之第二級ST2及第四級ST4之每一偶數級經由其設定端子S接收自相鄰先前偶數級之載運輸出端子CR輸出之載運信號且經由其重設端子R接收自相鄰隨後偶數級之閘極輸出端子OUT輸出之閘極信號。然而，第二閘極驅動器部分400之第二級ST2經由其設定端子S接收掃描開始信號STV(代替來自先前偶數級之載運信號)。又，例如第二級ST2及第四級ST4之每一偶數級接收分別選擇地施加至第一時脈端子CK及第二時脈端子CKB之第三時脈信號CK_EVEN及第四時脈信號CKB_EVEN，且經由其閘極電壓端子Vin接收閘極關閉電壓VSS。詳言之，當第三時脈信號CK_EVEN經施加至第一時脈端子CK時，第四時脈信號CKB_EVEN經施加至給定偶數級之第二時脈端子CKB。因此第三時脈信號CK_EVEN及第四時脈信號CKB_EVEN經交替地分別施加至每一偶數級之第一時脈端子CK及第二時脈端子CKB。

第一時脈信號CK_ODD、第二時脈信號CKB_ODD、第

三時脈信號CK_EVEN及第四時脈信號CKB_EVEN分別具有與開啟LCD 160之像素的開關器件之電壓位準實質上相等的高電壓位準，以及與關閉其開關器件之電壓位準實質上相等之低電壓位準。掃描開始信號STV，及第一時脈信號CK_ODD、第二時脈信號CKB_ODD、第三時脈信號CK_EVEN及第四時脈信號CKB_EVEN，分別包括於自時序控制器140輸出至閘極驅動器110(圖1)之第二控制信號CN2中，但替代例示性實施例並不受限於此。

圖5為閘極驅動器圖4中展示之根據本發明的例示性實施例之第一至第四時脈信號及第一至第四閘極信號的波形時序圖。

參看圖5，第一時脈信號CK_ODD、第二時脈信號CKB_ODD、第三時脈信號CK_EVEN及第四時脈信號CKB_EVEN分別具有實質上相等之週期。第一時脈信號CK_ODD與第二時脈信號CKB_ODD之間之相位差實質上為180度，例如，一個週期之一半，且第三時脈信號CK_EVEN與第四時脈信號CKB_EVEN之間之相位差實質上為180度。此外，第一時脈信號CK_ODD與第三時脈信號CK_EVEN之間之相位差 Δt 實質上為90度，例如，實質上一個週期之一半，且第二時脈信號CKB_ODD與第四時脈信號CKB_EVEN之間之相位差 Δt 實質上為90度。第一時脈信號CK_ODD、第二時脈信號CKB_ODD、第三時脈信號CK_EVEN及第四時脈信號CKB_EVEN之每一者分別在一個週期之一半期間維持高位準且在一個週期之剩餘一半

期間維持低位準。

第一閘極驅動器部分400分別將對應於第一時脈信號CK_ODD及第二時脈信號CKB_ODD之高週期之閘極信號提供至第一奇數閘極線GL_{1-odd}及第一偶數閘極線GL_{2-odd}。如圖5中所展示，第二閘極驅動器部分410分別將對應於第三時脈信號CK_EVEN及第四時脈信號CKB_EVEN之高週期之閘極信號提供至第一偶數閘極線GL_{1-even}及第一偶數閘極線GL_{2-even}。如圖5中所展示，由於在第一時脈信號CK_ODD與第三時脈信號CK_EVEN之間存在實質上90度之相位差，故施加至第一奇數閘極線GL_{1-odd}之閘極信號在特定時間間隔(例如，一個週期之四分之一)期間重疊於施加至第一偶數閘極線GL_{1-even}之閘極信號。此外，由於在第二時脈信號CKB_ODD與第四時脈信號CKB_EVEN之間存在實質上90度之相位差，施加至第二奇數閘極線GL_{2-odd}之閘極信號在特定時間間隔(例如，一個週期之四分之一)期間重疊於施加至第二偶數閘極線GL_{2-even}之閘極信號。

如上文更詳細地描述，在反轉驅動方法中施加至給定像素之資料電壓之極性每圖框經反轉且與施加至相鄰像素之資料電壓之極性相反以防止液晶之惡化。此外，給定閘極信號重疊於施加至相鄰閘極線之閘極信號，藉此達成預先充電效應。詳言之，在重疊時間間隔(其中奇數閘極信號重疊於先前偶數閘極信號)期間達成預先充電效應，且維持對應像素中之電荷直至在達成相關之預先充電效應之後各別閘極信號經關閉。

如上文亦更詳細地描述，如圖2中所展示，根據例示性實施例之LCD 160之像素包括第一子像素200及第二子像素210，其中第一子像素200經連接至奇數閘極線且第二子像素210經連接至偶數閘極線。因此，當具有相對高正極性值之灰度階資料電壓Vdata(圖3)經施加至第一子像素200且具有相對低正極性值之灰度階資料電壓Vdata經施加至第二子像素210時，相鄰隨後像素之第一子像素200以在具有相對低負極性值之灰度階資料電壓Vdata經施加至相鄰先前像素之第二子像素210時具有相對低負極性值之灰度階資料電壓Vdata進行預先充電。由於相鄰隨後像素以在先前圖框期間具有相對高負極性值之灰度階資料電壓Vdata進行充電，當下一像素以具有相對低負極性值之灰度階資料電壓Vdata進行充電時達成預先充電。隨後，當第一子像素200以具有相對高正極性值之灰度階資料電壓Vdata進行充電時，在先前圖框中以具有相對低負極性值之灰度階資料電壓Vdata進行充電之第二子像素210以具有相對高正極性值之灰度階資料電壓Vdata進行預先充電。

再次參看圖5，在例示性實施例中，第一時脈信號CK_ODD及第三時脈信號CK_EVEN具有其間實質上90度之相位差且第二時脈信號CKB_ODD與第四時脈信號CKB_EVEN亦具有其間實質上90度之相位差，但替代例示性實施例不受限於此。舉例而言，第一時脈信號CK_ODD與第三時脈信號CK_EVEN之間之相位差及/或第二時脈信號CKB_ODD與第四時脈信號CKB_EVEN之間之相位差可

基於合意之預先充電時間而經設定為不同及各種值。此外，沒有替代例示性實施例，自第一閘極驅動器部分400輸出之閘極信號可具有與自第二驅動器部分410輸出之閘極信號之電壓振幅不同之電壓振幅以防止反衝電壓，例如，可在以高灰度階資料電壓進行充電之第一子像素200與以低灰度階資料電壓進行充電之第二子像素210之間產生的在像素電壓中之移位，如現將參考圖6更詳細地進行描述。

圖6為根據本發明之替代例示性實施例的LCD之閘極驅動器的第一至第四時脈信號及第一至第四閘極信號之波形時序圖。

參看圖6，第一時脈信號CK_ODD及第二時脈信號CKB_ODD具有第一時脈振幅A1，且同時第三時脈信號CK_EVEN及第四時脈信號CKB_EVEN具有小於第一時脈振幅A1之第二時脈振幅A2。此外，如圖6中所展示，第一時脈信號CK_ODD與第二時脈信號CKB_ODD之間之相位差實質上為180度，且同時第三時脈信號CK_EVEN與第四時脈信號CKB_EVEN之間之相位差實質上為180度。又，第一時脈信號CK_ODD及第三時脈信號CK_EVEN具有其間實質上90度之相位差，且第二時脈信號CKB_ODD及第四時脈信號CKB_EVEN亦具有其間實質上90度之相位差。結果，自第一閘極驅動器部分400輸出且經施加至奇數閘極線GL_{1-odd}及GL_{2-odd}之閘極信號基於第一時脈信號CK_ODD及第二時脈信號CKB_ODD具有第一閘極電壓振幅V1，且

同時自第二閘極驅動器部分410輸出且施加至偶數閘極線GL_{1-even}及GL_{2-even}之閘極信號具有不同於第一閘極電壓振幅V1之第二閘極電壓振幅V2。詳言之，如圖6中所展示，在第一時脈信號CK_ODD及第二時脈信號CKB_ODD之第一時脈振幅A1大於第三時脈信號CK_EVEN及第四時脈信號CKB_EVEN之第二時脈振幅A2的情況下，自第一閘極驅動器部分400輸出之閘極信號的第一閘極電壓振幅V1大於自第二閘極驅動器部分410輸出之閘極信號的第二閘極電壓振幅V2。

在本發明之替代例示性實施例中第一時脈信號CK_ODD、第二時脈信號CKB_ODD、第三時脈信號CK_EVEN及第四時脈信號CKB_EVEN之分別振幅的關係及值不限制於圖6中展示之彼等。相反，第一時脈信號CK_ODD、第二時脈信號CKB_ODD、第三時脈信號CK_EVEN及第四時脈信號CKB_EVEN之振幅分別可設定為不同及各種之值。結果，例如第一子像素200及/或第二子像素210之子像素的電壓振幅在根據本發明之例示性實施例的LCD 160之操作期間經充分地充電。詳言之，施加至可經充分地充電之子像素(例如，第一子像素200)的閘極信號之電壓振幅經設定為關於施加至其他子像素(例如，第二子像素210)的閘極信號之電壓振幅的相對高值，藉此減少第一子像素200與第二子像素210之間之反衝電壓差。

圖7為圖4中展示之根據本發明的例示性實施例之閘極驅動器的單個級之示意性電路圖。如上文更詳細地描述，閘

極驅動器 110(圖 1)之級(例如第一級 ST1、第二級 ST2、第三級 ST3 及第四級 ST4(圖 4))各自具有實質上相同之組態及功能。因此圖 7 中僅更加詳細地說明一個級，且現僅將更詳細地描述一個級，以避免冗餘。

參看圖 7，單個級包括輸入部分 620、上拉(pull-up)驅動部分 630、下拉(pull-down)驅動部分 640 及輸出部分 650。單個級進一步分別包括第一至第十四電晶體 T1 至 T14，分別包括第一至第三電容器 C1 至 C3，且分別包括第一至第四節點 J1 至 J4。

詳言之，輸入部分 620 分別包括在單個級之設定端子 S 與單個級之閘極電壓端子 Vin 之間彼此串聯連接的第五電晶體 T5、第十電晶體 T10 及第十一電晶體 T11。第五電晶體 T5 及第十一電晶體 T11 之閘極分別連接至單個級之第二時脈端子 CKB，且第十電晶體 T10 之閘極經連接至單個級之第一時脈端子 CK。如圖 7 中所展示，第十一電晶體 T11 與第十電晶體 T10 之間之接觸點經連接至第一節點 J1，且第十電晶體 T10 與第五電晶體 T5 之間之接觸點經連接至第二節點 J2。

上拉驅動部分 630 包括連接於單個級之設定端子 S 與第一節點 J1 之間的第四電晶體 T4，連接於第一時脈端子 CK 與第三節點 J3 之間的第十二電晶體 T12 及連接於第一時脈端子 CK 與第四節點 J4 之間的第七電晶體 T7。第四電晶體 T4 包括共同地連接至設定端子 S 之閘極及汲極，及連接至第一節點 J1 之源極。第十二電晶體 T12 包括共同地連接至第

一時脈端子CK(例如，第五節點J5)之閘極及汲極，及連接至第三節點J3之源極。第七電晶體T7包括連接至第三節點J3且經由第一電容器C1連接至第一時脈端子CK(例如，第五節點J5)之閘極，連接至第一時脈端子CK之汲極，及連接至第四節點J4之源極。上拉驅動部分630進一步包括連接於第三節點J3與第四節點J4之間之第二電容器C2。

下拉驅動部分640包括分別之第六電晶體T6、第九電晶體T9、第十三電晶體T13、第八電晶體T8、第三電晶體T3及第二電晶體T2，各自經由單個級之閘極電壓端子Vin將閘極關閉電壓VSS接收至其源。第六電晶體T6及第九電晶體T9經由其汲極將閘極關閉電壓Vss輸出至第一節點J1，第十三電晶體T13經由其汲極將閘極關閉電壓Vss輸出至第三節點J3，第八電晶體T8經由其汲極將閘極關閉電壓Vss輸出至第四節點J4，且第三電晶體T3及第二電晶體T2經由其汲極將閘極關閉電壓Vss輸出至第二節點J2。此外，第六電晶體T6包括連接至單個級之圖框重設端子FR之閘極及連接至第一節點J1之汲極，且第九電晶體T9包括連接至單個級之重設端子R之閘極及連接至第一節點J1之汲極。第十三電晶體T13及第八電晶體T8之閘極分別共同地連接至第二節點J2，且第十三電晶體T13及第八電晶體T8分別之汲極分別地連接至第三節點J3及第四節點J4。第三電晶體T3包括連接至第四節點J4之閘極及連接至第二節點J2之汲極。第二電晶體T2包括連接至單個級之重設端子R之閘極及連接至第二節點J2之汲極。

輸出部分650分別包括第一電晶體T1及第十四電晶體T14。第一電晶體T1包括連接至第一節點J1之閘極，連接至單個級之第一時脈端子CK之汲極，及連接至單個級之輸出閘極信號Gout所經由的輸出端子OUT且連接至第二節點J2之源極。第十四電晶體T14包括連接至第一節點J1之閘極，連接至單個級之第一時脈端子CK之汲極，及連接至單個級之輸出載運信號Cout所經由之載運端子CR之源極。輸出部分650進一步包括連接於第一節點J1與第二節點J2之間之第三電容器C3。

在例示性實施例中，如圖7中所展示，第一至第十四電晶體T1至T14之每一者分別為NMOS電晶體，但替代例示性實施例不受限於此。舉例而言，第一至第十四電晶體T1至T14之任何或全部可分別為PMOS電晶體。此外，第一電容器C1、第二電容器C2及第三電容器C3可分別實施為分別在第一至第十四電晶體T1至T14之一或多者的閘極、汲極及/或源極之間形成的寄生電容，但替代例示性實施例不受限於前文描述。

現將關於圖7更詳細地描述單個級之操作。為描述之目的，對應於施加至單個級之第一時脈端子CK之時脈信號(例如，第一時脈信號CK_ODD(圖4))的高位準之電壓，具有與開啟LCD 160之開關器件的電壓之位準實質上相同之位準，且下文中將被稱為高電壓。此外，對應於施加至單個級之第二時脈端子CKB之時脈信號(例如，第二時脈信號CKB_ODD(圖4))的低位準之電壓，具有與閘極關閉電壓

VSS之位準實質上相等之位準，且下文中將被稱為低電壓。

當將先前載運信號 Cout 施加至當前單個級之設定端子 S 且施加至當前單個級之第二時脈端子 CKB 之時脈信號處於邏輯高狀態時，第十一電晶體 T11、第五電晶體 T5 及第四電晶體 T4 分別經開啟。結果，第十一電晶體 T11 及第四電晶體 T4 分別將高電壓提供至第一節點 J1，且同時第五電晶體 T5 將低電壓提供至第二節點 J2。因此，第一電晶體 T1 及第十四電晶體 T14 分別經開啟，且施加至第一時脈端子 CK 之時脈信號藉此經由當前單個級之載運端子 CR 及輸出端子 OUT 而輸出。由於在第二節點 J2 處之電壓及時脈信號處於低電壓位準，故分別經由輸出端子 OUT 及載運端子 CR 輸出之閘極信號 Gout 及載運信號 Cout 處於低電壓位準。此外，將第三電容器 C3 充電至實質上對應於高電壓與低電壓之間的差之電壓。

在此時，由於施加至當前單個級之第一時脈信號 CK 之時脈信號及隨後相鄰單個級之閘極信號 Gout 處於邏輯低狀態，故第二節點 J2 保持於邏輯低狀態，且第十電晶體 T10、第九電晶體 T9、第十二電晶體 T12、第十三電晶體 T13、第八電晶體 T8、及第二電晶體 T2 分別被關閉。

當施加至當前單個級之第二時脈端子 CKB 之時脈信號轉變為邏輯低狀態時，第十一電晶體 T11 及第五電晶體及 T5 分別被關閉。在實質上相同之時間處，施加至當前單個級之第一時脈端子 CK 之時脈信號轉變為邏輯高狀態，且第

一電晶體T1之輸出電壓及第二節點J2之電壓因此轉變為高電壓。儘管將高電壓施加至第十電晶體T10之閘極，但由於連接至第二節點J2之第十電晶體T10之源極處於高電壓，故第十電晶體T10之閘極與源極之間的電位差實質上為零。結果，第十電晶體T10保持為被關閉狀態。因此，第一節點J1處於浮動狀態且第一節點J1之電位增大至充電入第三電容器C3的實質上之高電壓。

施加至當前單個級之第一時脈端子CK及第二節點J2之時脈信號具有高電壓，且第十二電晶體T12、第十三電晶體T13及第八電晶體T8分別藉此被開啟。此外，由於第十二電晶體T12及第十三電晶體T13彼此串聯地連接於高電壓與低電壓之間(例如，第一時脈端子CK與當前單個級之閘極電壓端子Vin之間)，故第三節點J3處於實質上對應於與由第十二電晶體T12及第十三電晶體T13之開啟電阻值分別判定的值(例如，在分別之第十二電晶體T12與第十三電晶體T13之間分壓之值)實質上相等之電壓值的電位。在例示性實施例中，第十三電晶體T13之開啟電阻值比第十二電晶體T12之開啟電阻值大約一萬倍，且第三節點J3之電壓值因此與高電壓實質上相等。因此，第七電晶體T7經開啟。由於第七電晶體T7經由第四節點J4與第八電晶體T8電性串聯地連接，故第四節點J4具有實質上對應於分別由第七電晶體T7及第八電晶體T8之開啟電阻值分壓的電壓值之電位。在例示性實施例中，第七電晶體T7及第八電晶體T8之開啟電阻值實質上為相同之值，且第四節點J4因此具有

對應於實質上在高電壓與低電壓之間的中間電壓值之電位。結果，第三電晶體T3經維持於關閉之狀態。因此，經由當前單個級之重設端子R施加的隨後單個級之閘極信號Gout處於邏輯低位準，且第九電晶體T9及第二電晶體T2分別經維持於關閉之狀態。因此，具有高電壓之閘極信號Gout及載運信號Cout分別經由當前單個級之輸出端子OUT及載運端子CR輸出。

將第一電容器C1充電至實質上對應於第三節點J3與第五節點J5之間的電位差之電壓，且同時將第二電容器C2充電至實質上對應於第四節點J4與第五節點J5之間的電位差之電壓。此外，由於施加至當前單個級之第一時脈端子CK(例如，至第五節點J5)之時脈信號處於邏輯高位準，故在第三節點J3處之電壓低於在第五節點J5處之電壓。

當隨後單個級之閘極信號Gout及施加至當前單個級的第二時脈端子CKB之時脈信號轉變為邏輯高位準且施加至當前單個級之第一時脈端子CK之時脈信號轉變為邏輯低位準時，第九電晶體T9及第二電晶體T2分別被開啟，藉此分別將低電壓施加至第一節點J1及第二節點J2。因此，在第一節點J1處之電壓降至低電壓位準且同時第三電容器C3放電。歸因於第三電容器C3之放電時間，在第一節點J1處之電壓轉變為低電壓位準之前，歷時預定時間。因此，在單個級之閘極信號Gout轉變為邏輯高位準之後的預定時間之一部分期間(例如，當前單個級之閘極信號Gout及載運信號Cout不轉變為低電壓位準直至歷時預定時間)第一電晶

體T1及第十四電晶體T14分別被維持於開啟狀態。此外，當第一節點J1轉變為低電壓位準時(例如，當第三電容器C3實質上完全放電時)，第十四電晶體T14被關閉且載運端子CR自當前單個級之第一時脈端子CK電斷接，且載運信號Cout藉此為浮動的，例如維持於實質上之低電壓位準。另外，儘管第一電晶體T1被關閉，但當前單個級之輸出端子OUT經由第二電晶體T2接收低電壓，且低電壓藉此自當前單個級之輸出端子OUT連續地輸出。

當第十二電晶體T12及第十三電晶體T13分別被關閉時，第三節點J3處於浮動狀態。在第五節點J5處之電壓藉此經降低而低於第四節點J4處之電壓且同時在第三節點J3處之電壓經降低而低於第五節點J5處之電壓，藉此關閉第七電晶體T7。實質上同時地，第三電晶體T3被關閉且在第四節點J4處之電壓經降低，且第三電晶體T3因此被維持於關閉之狀態。此外，施加至當前單個級之第一時脈端子CK之時脈信號處於低電壓且被施加至第十電晶體T10之閘極。在第二節點J2處之電壓因此轉變為邏輯低位準，以藉此將第十電晶體T10維持於關閉之狀態。

當施加至當前單個級之第一時脈端子CK之時脈信號再次轉變為邏輯高位準時，第十二電晶體T12及第七電晶體T7分別被開啟且在第四節點J4處之電壓增大以開啟第三電晶體T3，從而將低電壓施加至第二節點J2及當前單個級之輸出端子OUT以將當前單個級之閘極信號Gout維持於低電壓位準。因此，儘管隨後單個級之閘極信號Gout處於邏輯

低狀態，但第二節點J2之電壓被維持於低電壓位準。

當具有施加至當前單個級之第一時脈端子之高電壓位準之時脈信號被施加至第十電晶體T10之閘極時，第十電晶體T10被開啟且第二節點J2處之電壓位準(例如，低電壓)藉此被施加至第一節點J1。因此，第一時脈端子CK分別經連接至第十三電晶體T13及第十四電晶體T14之汲極。在例示性實施例中，第十三電晶體T13具有與其他電晶體相比一樣大之尺寸，及第十三電晶體T13之閘極與汲極之間之寄生電容藉此為相對大的，且汲極之電壓變化影響其閘極電壓。結果，當施加至當前單個級之第一時脈端子CK之時脈信號轉變為邏輯高位準時，第十三電晶體T13由增大了其閘極與汲極之間的寄生電容之閘極電壓開啟。因此，當處於第二節點J2之低電壓被傳輸至第一節點J1時，第十三電晶體T13之閘極電壓經維持於低電壓位準，藉此防止第十三電晶體T13被開啟。

因此，當施加至當前單個級之第一時脈端子CK之時脈信號處於邏輯高狀態且施加至當前單個級之第二時脈端子CKB之時脈信號處於邏輯低狀態時，在第一節點J1處之電壓被維持於低電壓位準直至來自先前單個級之載運信號Cout轉變為邏輯高位準，且第二節點J2之電壓經由第三電晶體T3而被維持於低電壓位準。此外，當施加至當前單個級之第一時脈端子CK之時脈信號轉變回為邏輯低位準且施加至當前單個級之第二級CKB之時脈信號轉變回為邏輯高位準時，在第二節點J2處之電壓經由第五電晶體T5而被

維持於低電壓。

第六電晶體T6回應經由當前單個級之圖框重設端子FR施加之初始化信號而將閘極關閉電壓VSS施加至第一節點J1，且在第一節點J1處之電壓藉此再次被設定為低電壓位準。在例示性實施例中，初始化信號為自閘極驅動器110之單個級之中最後單個級(例如，與最後奇數閘極線GL_{n-odd}或最後偶數閘極線GL_{n-even}相關聯之單個級)產生的載運信號Cout，但替代例示性實施例不受限於此。此外，第二閘極驅動器部分410可基於藉由與時脈信號(例如，第三時脈信號CK_EVEN及/或第四時脈信號CKB_EVEN)進行同步而獲得之先前載運信號及下一閘極信號分別產生載運信號Cout及閘極信號Gout，但替代例示性實施例不限制於此。

如本文所描述，在根據本發明之例示性實施例之LCD顯示裝置中，大量地減少或有效地防止所顯示之影像在不同觀察位置之失真，藉此實質上改良LCD顯示裝置之顯示品質。此外，在根據例示性實施例之LCD顯示裝置中子像素經預先充電，藉此減少子像素之充電時間且改良LCD顯示裝置之回應時間。另外，閘極驅動器直接地安置於顯示面板上，藉此改良LCD顯示裝置之製造效率。

本發明不應被解釋為受限於本文闡述之例示性實施例。相反，提供此等例示性實施例，以使得本揭示內容將為徹底且完整的，且將向彼等熟習此項技術者充分傳達本發明之概念。

舉例而言，在本發明之替代例示性實施例中，驅動具有

具有第一子像素及第二子像素之像素的顯示裝置之方法包括：在水平掃描週期之第一時間間隔期間將處於高邏輯狀態之第一閘極信號及處於第一電壓位準之資料信號施加至第一子像素；在水平掃描週期之第一時間間隔期間將處於高邏輯狀態之第二閘極信號及處於第一電壓位準之資料信號施加至第二子像素；及在水平掃描週期之第二時間間隔期間將處於高邏輯狀態之第二閘極信號及處於第二電壓位準之資料信號施加至第二子像素。第二電壓位準低於第一電壓位準，且先前第一閘極信號及先前第二閘極信號之至少一者分別暫時地重疊於當前第一閘極信號及當前第二閘極信號之至少一者。第一閘極信號之振幅不同於第二閘極信號之振幅。

儘管已參考本發明之例示性實施例特定展示且描述了本發明，但彼等一般熟習此項技術者將理解，可在不背離如藉由以下申請專利範圍界定的本發明之精神或範疇的情況下在本發明中作出形式及細節上之各種改變。

【圖式簡單說明】

圖1為根據本發明之例示性實施例的液晶顯示器(LCD)之方塊圖；

圖2為圖1中展示之根據本發明的例示性實施例之LCD的像素之等效示意性電路圖；

圖3為施加至圖2中展示之根據本發明的例示性實施例之LCD的像素之資料信號及閘極信號的波形時序圖；

圖4為圖1中展示之根據本發明的例示性實施例之LCD的

閘極驅動器之方塊圖；

圖5為圖4中展示之根據本發明的例示性實施例之閘極驅動器的第一至第四時脈信號及第一至第四閘極信號之波形時序圖；

圖6為根據本發明之替代例示性實施例的LCD之閘極驅動器的第一至第四時脈信號及第一至第四閘極信號之波形時序圖；及

圖7為圖4中展示之根據本發明的例示性實施例之閘極驅動器的單個級之示意性電路圖。

【主要元件符號說明】

1H	水平掃描週期
100	顯示面板
110	閘極驅動器
120	資料驅動器
130	灰度階電壓產生器
140	時序控制器
150	電壓源
160	液晶顯示器(LCD)
200	第一子像素
210	第二子像素
400	第一閘極驅動器部分
410	第二閘極驅動器部分
620	輸入部分
630	上拉(pull-up)驅動部分

640	下拉(pull-down)驅動部分
650	輸出部分
A1	第一時脈振幅
A2	第二時脈振幅
AVDD	第一驅動電壓
C1	第一電容器
C2	第二電容器
C3	第三電容器
CK	第一時脈端子
CK_EVEN	第三時脈信號
CK_ODD	第一時脈信號
CKB	第二時脈端子
CKB_EVEN	第四時脈信號
CKB_ODD	第二時脈信號
C _{LC1}	第一液晶電容器
C _{LC2}	第二液晶電容器
CON1	第一控制信號
CON2	第二控制信號
CON3	第三控制信號
C _{out}	輸出載運信號
CR	載運端子
C _{st1}	第一儲存電容器
C _{st2}	第二儲存電容器
CT	時序控制信號

DAT	影像信號
DL1	資料線
DLm	第m個資料線
FR	圖框重設端子
GL _{1-even}	第一偶數閘極線
GL _{1-odd}	第一奇數閘極線
GL _{2-even}	第二偶數閘極線
GL _{2-odd}	第二奇數閘極線
GL _{n-1-even}	先前偶數閘極線
GL _{n-even}	第n個偶數閘極線
GL _{n-odd}	第n個奇數閘極線
Gout	輸出閘極信號
J1	第一節點
J2	第二節點
J3	第三節點
J4	第四節點
J5	第五節點
OUT	輸出端子
R	重設端子
R, G, B	影像信號
ST1	第一級
ST2	第二級
ST3	第三級
ST4	第四級

STV	掃描開始信號
SW1	第一開關器件
SW2	第二開關器件
t0	預先第一時間間隔
t1	第一時間間隔
T1	第一電晶體
t2	第二時間間隔
T2	第二電晶體
T3	第三電晶體
T4	第四電晶體
T5	第五電晶體
T6	第六電晶體
T7	第七電晶體
T8	第八電晶體
T9	第九電晶體
T10	第十電晶體
T11	第十一電晶體
T12	第十二電晶體
T13	第十三電晶體
T14	第十四電晶體
V1	第一閘電壓振幅
V2	第二閘電壓振幅
Vcom	通用電壓
Vdata	資料電壓

$V_{GMM A}$	灰度階電壓
V_{in}	閘電壓端子
V_p	電源電壓
V_{SS}	第二驅動電壓
Δt	相位差

十、申請專利範圍：

103年5月9日修正對線頁(本)

1. 一種顯示裝置，其包含：

一面板部分，其包含：

複數個閘極線；

複數個資料線；及

複數個像素，該複數個像素之每一像素具有一第一子像素及一第二子像素，該第一子像素連接至該複數個閘極線之一第一閘極線，該第二子像素連接至該複數個閘極線之一第二閘極線，該第一子像素及該第二子像素各自共同地連接至該複數個資料線之一個資料線；

一資料驅動器，其接收影像資料且將一資料信號輸出至該複數個資料線；及

一閘極驅動器部分，其安置於該面板部分上且將複數個閘極信號施加至該複數個閘極線，該複數個閘極信號之一當前閘極信號暫時地重疊於一先前閘極信號達一預定時間間隔，

其中該第一閘極線係配置於該第一子像素與該第二子像素之間，

其中該第一子像素及該第二子像素在一水平掃描週期之一第一時間間隔期間接收具有一高灰度階電壓位準之該資料信號，且該第二子像素在該水平掃描週期之一第二時間間隔期間接收具有低於該高灰度階電壓位準之一低灰度階電壓位準之該資料信號，

其中在該水平掃描週期之該第一時間間隔之前的一預先第一時間間隔期間將具有一第三電壓位準之該資料信號施加至該第一子像素，且

其中具有該第三電壓位準之該資料信號及具有該高灰度階電壓位準之該資料信號關於一共同電壓具有彼此不同之極性。

2. 如請求項1之顯示裝置，其中該閘極驅動器部分包含複數個級，該複數個級之每一級連接至該複數個閘極線之一對應閘極線，且

該等級被分為將一第一閘極信號施加至該第一子像素之一第一閘極驅動器及將一第二閘極信號施加至該第二子像素之一第二閘極驅動器。

3. 如請求項2之顯示裝置，其中

該第一閘極驅動器及該第二閘極驅動器在一水平掃描週期之一第一時間間隔期間分別輸出處於一邏輯高狀態之該第一閘極信號及該第二閘極信號，以分別驅動該第一子像素及該第二子像素，及

該第二閘極驅動器在該水平掃描週期之一第二時間間隔期間輸出處於該邏輯高狀態之該第二閘極信號以驅動該第二子像素。

4. 如請求項3之顯示裝置，其中該資料驅動器

在該水平掃描週期之該第一時間間隔期間將具有該高灰度階電壓位準之該資料信號輸出至該第一子像素及該第二子像素，且

在該水平掃描週期之該第二時間間隔期間將具有低於該高灰度階電壓位準之該低灰度階電壓位準的該資料信號輸出至該第二子像素。

5. 如請求項4之顯示裝置，其中該資料信號之一極性針對每一連續圖框及每一連續列經反轉。
6. 如請求項5之顯示裝置，其中一當前像素之該第一子像素係以具有該低灰度階電壓位準之該資料信號予以預先充電，且同時一相鄰先前像素之該第二子像素係以具有該低灰度階電壓位準之該資料信號予以充電。
7. 如請求項2之顯示裝置，其中
該第一子像素經連接至該複數個閘極線之奇數閘極線，及
該第二子像素經連接至該複數個閘極線之偶數閘極線。
8. 如請求項7之顯示裝置，其中該第一閘極驅動器包含連接至該複數個閘極線之對應奇數閘極線之奇數級，且該第二閘極驅動器包含連接至該複數個閘極線之對應偶數閘極線之偶數級。
9. 如請求項8之顯示裝置，其中
該等奇數級接收一第一時脈信號及一第二時脈信號，
該等偶數級接收一第三時脈信號及一第四時脈信號，及
該等奇數級之一第一奇數級及該等偶數級之一第一偶數級接收一掃描開始信號。
10. 如請求項9之顯示裝置，其中

該第一時脈信號與該第二時脈信號之間之一相位差為約180度，及

該第三時脈信號與該第四時脈信號之間之一相位差為約180度。

11. 如請求項10之顯示裝置，其中

該第一時脈信號與該第三時脈信號之間之一相位差為約90度，及

該第二時脈信號與該第四時脈信號之間之一相位差為約90度。

12. 如請求項11之顯示裝置，其中該第一時脈信號、該第二時脈信號、該第三時脈信號及該第四時脈信號之週期實質上相等。

13. 如請求項12之顯示裝置，其中該當前閘極信號與該先前閘極信號暫時地彼此重疊達該第一時脈信號、該第二時脈信號、該第三時脈信號及該第四時脈信號之該等週期的一個週期之四分之一。

14. 如請求項9之顯示裝置，其中自該第一閘極驅動器輸出之該第一閘極信號的一振幅不同於自該第二閘極驅動器輸出之該第二閘極信號的一振幅。

15. 如請求項14之顯示裝置，其中該第一時脈信號及該第二時脈信號之振幅不同於該第三時脈信號及該第四時脈信號之振幅。

16. 如請求項1之顯示裝置，其進一步包含：

一時序控制器，其自外部接收該影像資料且將該影像

資料輸出至該資料驅動器；及

一灰度階電壓產生器，其將一灰度階電壓提供至該資料驅動器以產生輸出至該複數個資料線之該資料信號。

17. 一種驅動一顯示裝置之方法，該顯示裝置具有一包含一第一子像素及一第二子像素之像素，該方法包含：

在一水平掃描週期之一第一時間間隔期間將一處於一高邏輯狀態之第一閘極信號及一處於一第一電壓位準之資料信號施加至該第一子像素；

在該水平掃描週期之該第一時間間隔期間將一處於一高邏輯狀態之第二閘極信號及一處於該第一電壓位準之資料信號施加至該第二子像素；及

在該水平掃描週期之一第二時間間隔期間將該處於一高邏輯狀態之第二閘極信號及一處於一第二電壓位準之資料信號施加至該第二子像素，其中該第一電壓位準及該第二電壓位準關於一共同電壓具有彼此不同之極性，且該第一閘極信號暫時地重疊於該第二閘極信號。

18. 如請求項17之方法，其中該第一閘極信號之一振幅不同於該第二閘極信號之一振幅。

十一、圖式：




圖1




圖 2




圖 3




圖4




圖5




圖 6




圖7