

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2009年1月22日 (22.01.2009)

PCT

(10) 国際公開番号
WO 2009/011140 A1


- (51) 国際特許分類: H01L 23/02 (2006.01) H01L 27/14 (2006.01) 〒2858550 千葉県佐倉市六崎 1 4 4 0 番地 株式会社フジクラ 佐倉事業所内 Chiba (JP).
- (21) 国際出願番号: PCT/JP2008/050584 (74) 代理人: 志賀 正武, 外 (SHIGA, Masatake et al.); 〒1006620 東京都千代田区丸の内一丁目 9 番 2 号 Tokyo (JP).
- (22) 国際出願日: 2008 年 1 月 18 日 (18.01.2008)
- (25) 国際出願の言語: 日本語 (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (26) 国際公開の言語: 日本語 (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY,
- (30) 優先権データ: 特願2007-188241 2007年7月19日 (19.07.2007) JP
- (71) 出願人 (米国を除く全ての指定国について): 株式会社フジクラ (FUJIKURA LTD.) [JP/JP]; 〒1358512 東京都江東区木場 1 丁目 5 番 1 号 Tokyo (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 平船 さやか (HIRAFUNE, Sayaka) [JP/JP]; 〒2858550 千葉県佐倉市六崎 1 4 4 0 番地 株式会社フジクラ 佐倉事業所内 Chiba (JP). 末益 龍夫 (SUEMASU, Tatsuo) [JP/JP];

[続葉有]

(54) Title: SEMICONDUCTOR PACKAGE AND ITS MANUFACTURING METHOD

(54) 発明の名称: 半導体パッケージとその製造方法


[[図1A]]



(57) Abstract: A semiconductor package is provided with a workpiece that is provided with a device at least on one side, a wall part provided in a manner spaced apart along the outer periphery of the device, and a cover member that is arranged in such a manner as to form a first space at the upper part of the device and supported by the workpiece through the wall part. The first space is provided with at least one or more second spaces communicating with an external space.

(57) 要約: 半導体パッケージは、少なくとも一方の面にデバイスを備えるワークと、前記デバイスの外周に沿って離間して設けられた壁部と、前記デバイス上方に第一空間をなすように配され、前記壁部を介して前記ワークに支持されたカバー部材と、を少なくとも備え、前記第一空間は、外部空間と連通する第二空間を少なくとも1以上備える。

[[図1B]]



WO 2009/011140 A1



KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:
— 国際調査報告書

明 細 書

半導体パッケージとその製造方法

技術分野

[0001] 本発明は、半導体パッケージとその製造方法に係り、詳しくは、デバイスを保護するためにカバー部材を備えた半導体パッケージにおいて、その内部に結露が生じることを解消するようにした半導体パッケージとその製造方法に関する。

本願は、2007年7月19日に出願された特願2007-188241に対し優先権を主張し、その内容をここに援用する。

背景技術

[0002] デバイスが形成されているワークにおいては、該デバイスを保護するためにカバー部材が設けられているパッケージが多い。たとえば、CCDなどのイメージセンサを備えたデバイスをパッケージする際には、イメージエリア上にあるマイクロレンズを工程環境や使用環境から保護するために、デバイス上に一定の空間をなすように接着層を介して、保護部材としてのカバーガラスが設けられることがある。

[0003] しかしながら、このようなパッケージ構造にすると、接着層が樹脂の場合は、接着層の内側の領域と外側の領域とが完全にシールされているわけではないので、外側の僅かな水分等が樹脂からなる接着層を通して内側の空間内に入り込んで結露の原因となり、結果として、画像不良となることがある。また、接着層の内側の領域(すなわち、空間)を完全に不活性ガス雰囲気には置換することは困難であり、工程中に発生した僅かなガス成分が内側の領域にとどまり、結露等不良の原因となることもある。

[0004] そこで、パッケージ内に結露が生じることを解消するようにした手段として、絶縁性基板上に形成された半導体素子の周囲を圍繞するようにして補強リングを配し、前記半導体素子と前記絶縁性基板との間に樹脂を注入し、かつ、前記半導体素子及び前記補強リングの上部にキャップを搭載した構造の半導体装置において、前記補強リング、あるいは前記キャップと前記補強リングとの境界、あるいは前記絶縁性基板と前記補強リングとの間に通気孔を形成することにより、パッケージ外部との通気を確保するようにした方法が提案されている(特許文献1参照)。

[0005] ところが、このような手段の場合、パッケージ外部との通気を図るための通気孔を、キャップや補強リング、絶縁性基板に溝等を設けて形成しなければならず、構造的に複雑であると共に、製造的にも非常に手間が掛かる煩わしいものである。しかも、補強リングを要することから大きさが固定され、設計上の自由度が得られず、パッケージの薄型化に不利であった。

特許文献1:特開平11-126835号公報

発明の開示

発明が解決しようとする課題

[0006] 本発明は、上記事情に鑑みてなされたものであり、構造が簡単で、パッケージ内に結露が生じ難い構造を備えた半導体パッケージを提供することを目的とする。

また、本発明は、パッケージ内に結露が生じ難くするための製造上の手間を減少させた半導体パッケージの製造方法を提供することを目的とする。

課題を解決するための手段

[0007] 本発明の第1態様に係る半導体パッケージは、少なくとも一方の面にデバイスを備えるワークと、前記デバイスの外周に沿って離間して設けられた壁部と、前記デバイス上方に第一空間をなすように配され、前記壁部を介して前記ワークに支持されたカバー部材と、を少なくとも備え、前記第一空間は、外部空間と連通する第二空間を少なくとも1以上備える。

[0008] また、上記半導体パッケージにおいて、前記壁部は、樹脂からなり、前記第二空間を形成していてもよい。

[0009] また、上記半導体パッケージにおいて、前記第二空間は、非ストレート部を備えていてもよい。

[0010] また、本発明の第2態様に係る半導体パッケージの製造方法は、少なくとも一方の面にデバイスを備えるワークと、前記デバイスの外周に沿って離間して設けられた壁部と、前記デバイス上方に第一空間をなすように配され、前記壁部を介して前記ワークに支持されたカバー部材と、を少なくとも備え、前記第一空間は、外部空間と連通する第二空間を少なくとも1以上備える半導体パッケージの製造方法であって、前記ワーク上に備えられたデバイスの外周に沿って離間して壁部を設ける工程と、前記壁

部に、該壁部によって囲まれた内側領域とその外側領域とを連通する第二空間を形成する工程と、前記ワーク上に、前記第二空間によって外部空間と連通する第一空間をなすように、前記壁部を介して支持されるカバー部材を配する工程と、を備える。

発明の効果

[0011] 本発明の第1態様に係る半導体パッケージは、ワークに備えられたデバイスの外周に沿って離間して設けられた壁部を介して、前記ワークに支持されるようにカバー部材を配すことで形成された第一空間が、外部空間と連通する第二空間を少なくとも1以上備える。ゆえに、第二空間によって、第一空間内にガス等が滞留することが無いようにガス等の出入りに自由度を持たせることができる。したがって、構造が簡単で、パッケージ内にガス等が滞留することを解消し、結露が生じ難い構造を備えた半導体パッケージとすることができる。

[0012] また、本発明の第2態様に係る半導体パッケージの製造方法は、ワーク上に備えられたデバイスの外周に沿って離間して壁部を設ける。次いで、前記壁部に、該壁部によって囲まれた内側領域とその外側領域とを連通する第二空間を形成する。さらに、前記ワーク上に、前記第二空間によって外部空間と連通する第一空間をなすように、前記壁部を介して支持されるカバー部材を配する。ゆえに、第一空間内にガス等が滞留することが無いようにガス等の出入りに自由度を持たせることができる第二空間を非常に容易に設けることができる。したがって、パッケージ内に結露が生じ難くするための製造上の手間を減少させた半導体パッケージの製造を可能とすることができる。

図面の簡単な説明

[0013] [図1A]本発明に係る半導体パッケージの一例を示す断面図である。

[図1B]本発明に係る半導体パッケージの一例を示す平面図である。

[図2]図1に示す半導体パッケージを製造する第一工程の一例を示す図である。

[図3]図1に示す半導体パッケージを製造する第二工程の一例を示す図である。

[図4]図1に示す半導体パッケージを製造する第三工程の一例を示す図である。

[図5]図1に示す半導体パッケージを製造する第四工程の一例を示す図である。

[図6]本発明に係る半導体パッケージの他の例を示す図である。

[図7]本発明に係る半導体パッケージの他の例を示す図である。

[図8]本発明に係る半導体パッケージの他の例を示す図である。

符号の説明

[0014] 10, 20, 30, 40 半導体パッケージ、11 ワーク、12 デバイス、13 壁部、14 カバー部材、15 第一空間、16, 26, 36, 46 第二空間。

発明を実施するための最良の形態

[0015] 以下、最良の形態に基づき、図面を参照して本発明を説明する。

図1A, Bは、本発明に係る半導体パッケージの一例を模式的に示す断面図Aと、平面図Bであり、図1Aは図1Bに示すA-A線に沿った断面を表している。なお、後述する他の実施形態においては、本実施形態と同様の構成部分については同じ符号を用い、その説明は省略することとし、特に説明しない限り同じであるものとする。

[0016] 本実施形態における半導体パッケージ10は、図1A, Bに示すとおり、少なくとも一方の面にデバイス12を備えるワーク11と、前記デバイス12上方に配されたカバー部材14と、前記ワーク11上に前記カバー部材14を支持する壁部13と、を少なくとも備えている。

[0017] ワーク11は、少なくとも一方の面にデバイス12を備える基材であり、たとえばシリコン(Si)などの半導体ウエハや、ガラス等からなる基板を挙げることができる。また、デバイス12としては、たとえばCCD等のイメージセンサが挙げられる。

[0018] 壁部13は、たとえば、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、エポキシ・アクリレート樹脂などの樹脂からなり、保護したいデバイス12の外周に沿って離間して設けられている。この壁部13は、完全なリング状ではなく、該壁部13によって囲まれた内側領域とその外側領域とを連通する第二空間16を少なくとも1以上備えている。

壁部13は、樹脂により構成することで、第二空間16の形成がし易くなる。しかも、壁部13を接着材等の樹脂により構成することにより、その場で高さの調整が簡単に行え、設計上の自由度が高い、パッケージの薄型化が実現できる。

また、壁部13の形成方法は、たとえばUV硬化樹脂等の感光性樹脂を用いてパターンニングを行なっても良いし、印刷等で形成しても良い。さらに、均一な膜厚の樹脂シートとし、これをワーク11に貼り付けた後、周知のフォトリソグラフィ技術を用いてパ

ターン形成(パターニング)を行うことにより、第二空間16を形成するものであっても良い。

[0019] 第二空間16は、結露を生じさせる原因となるガス等が、パッケージ内(すなわち、後述する第一空間15を構成することとなる、該壁部13によって囲まれた内側領域)に滞留することが無いように、ガス等の出入りに自由度を持たせる流路であり、図示例では形成が容易でガス等の流れが生じ易いストレート状に構成されている。

この第二空間16は、少なくとも1以上備えていれば良く、たとえば1つの第二空間16内に仕切りを設け、入口と出口とを隣接して備える構成としたり、入口用及び出口用の第二空間16をそれぞれ備える構成としたりしても良い。なお、第二空間16を2つ以上配置する場合、パッケージ内に満遍なく効率良く流れが生じるように、たとえばパッケージ内の対角線上にそれぞれ第二空間16を備えるように構成すると望ましい。

[0020] カバー部材14は、ワーク11に備えられたデバイス12を保護するための部材であり、前記壁部13を介して前記ワーク11に支持され、前記デバイス12上方に第一空間15をなすように配されている。すなわち、第一空間15は、ワーク11と壁部13とカバー部材14によって囲まれた領域である。したがって、第一空間15は、上述したように、外部空間と連通する第二空間16を備えている。なお、カバー部材14は、ワーク11に備えられたデバイス12がイメージセンサであれば、ガラス等光を透過させるものが望ましいし、逆に光を遮断する必要があるデバイス12であれば、光を透過させない材質を用いることが望ましい。

半導体パッケージ10は、ウエハレベルにより作製することができ、チップ寸法に切断することで複数の半導体パッケージ10を得てもよい。

[0021] 次に、本発明における第一の構造の半導体パッケージの製造方法の一例について説明する。

図2乃至図5は、その製造工程の一例を順次示す図である。

まず、図2に示すように、少なくとも一方の面にデバイス12を備える、縦5mm×横5mm×厚さ0.2mmの大きさをしたワーク11を用意する。

[0022] 次いで、図3に示すように、前記ワーク11上に備えられたデバイス12の外周に沿っ

て離間して、高さ0.05mmをした壁部13を設ける。壁部13は、感光性エポキシ樹脂を用い、スピコート法によって形成する。

[0023] さらに、図4に示すように、前記壁部13に、該壁部13によって囲まれた内側領域とその外側領域とを連通する、幅0.05mmをした第二空間16を形成する。第二空間16は、フォトリソグラフィ法によって形成し、図示例のように、パッケージ内の対角線上(左上と右下それぞれ1つずつ計二つ)に設ける。

[0024] そして、図5に示すように、前記ワーク11上に、前記壁部13を介して支持されるカバー部材14を配すことで、第二空間16によって外部空間と連通する第一空間15をなす、図1A, Bに示す半導体パッケージ10とすることができる。

なお、本説明では、ワーク11側に壁部13を形成するものとしているが、本発明はこれに限らず、カバー部材14に壁部13を形成するものとし、壁部13が形成された後、ワーク11側に接合するものとしても良い。

[0025] したがって、第一の構造の半導体パッケージ10では、第二空間によって第一空間内にガス等が滞留することが無く、たとえば、CCDのマイクロレンズに結露が発生し、撮像が出来なくなってしまう不具合を解消することができると共に、デバイスが結露によって劣化してしまう虞も解消することができる。しかも、結露を生じ難くするための工程が簡略で、パッケージの生産効率を向上させることができる。

[0026] また、本発明は、第二空間がストレート状に形成された半導体パッケージに限らず、図6及び図7に示すように、第二空間が非ストレート部を備える半導体パッケージとすることもできる。

図6は、本発明に係る半導体パッケージの第二の構造を模式的に示す平面図である。

本実施形態における半導体パッケージ20は、図6に示すとおり、少なくとも一方の面にデバイス12を備えるワーク11と、前記デバイス12の外周に沿って離間して設けられた壁部13と、前記デバイス12上方に第一空間15をなすように配され、前記壁部13を介して前記ワーク11に支持されたカバー部材14と、を少なくとも備え、前記第一空間15が、外部空間と連通するクランク状の第二空間26を少なくとも1以上備えた構成をしている。

なお、図示例では、第二空間26が平面的にクランク状となっているが、本発明はこれに限らず、立体的(高さ方向に)クランク状となっても良い。

[0027] このように、第二空間が非ストレート部を備えたクランク状に構成されているので、ゴミ等の異物が壁部13の内側の第一空間15内に侵入するには蛇行して移動しなければならず、工程中の異物等が該第一空間15内に侵入する防止効果をより高めることができる。

[0028] また、図7は、本発明に係る半導体パッケージの第三の構造を模式的に示す平面図である。

本実施形態における半導体パッケージ30は、図7に示すとおり、少なくとも一方の面にデバイス12を備えるワーク11と、前記デバイス12の外周に沿って離間して設けられた壁部13と、前記デバイス12上方に第一空間15をなすように配され、前記壁部13を介して前記ワーク11に支持されたカバー部材14と、を少なくとも備え、前記第一空間15が、外部空間と連通する曲線状の第二空間36を少なくとも1以上備えた構成をしている。

なお、図示例では、第二空間36が平面的に曲線状となっているが、本発明はこれに限らず、立体的(高さ方向に)曲線状となっても良い。

[0029] このように、第二空間が非ストレート部を備えた曲線状に構成されているので、やはりゴミ等の異物が壁部13の内側の第一空間15内に侵入するには蛇行して移動しなければならず、工程中の異物等が該第一空間15内に侵入する防止効果をより高めることができると共に、非ストレート部によってガス等の流れが妨げられる虞の少ないものとすることができる。

[0030] また、本発明は、1つの第二空間に対し、外部空間と連通する開口部と、第一空間と連通する開口部とを複数設けた半導体パッケージとすることもできる。

図8は、本発明に係る半導体パッケージの第四構造を模式的に示す平面図である。

本実施形態における半導体パッケージ40は、図8に示すとおり、少なくとも一方の面にデバイス12を備えるワーク11と、前記デバイス12の外周に沿って離間して設けられた壁部13と、前記デバイス12上方に第一空間15をなすように配され、前記壁部

13を介して前記ワーク11に支持されたカバー部材14と、を少なくとも備え、第二空間46は、前記第一空間15及び／または外部空間と連通する開口部を複数備えた構成をしている。

なお、図示例では、第二空間46が平面的に直線状となっているが、本発明はこれに限らず、曲線状でもよく、立体的(高さ方向に)に直線状、あるいは曲線状となってもよい。

[0031] このように、第一空間15と連通する第二空間46の開口部を1箇所とし、パーティクル等の影響を受けやすい外部空間と連通する第二空間46の開口部を2箇所以上とすることにより、第二空間46の一部に作製不良、あるいは、パーティクル等による影響があつたとしても、残りの第二空間46の経路がバックアップとなって働くため、結露などに対して安定した半導体パッケージ40を得ることが可能である。また、複数のクランク部分を持つため、パーティクル等の侵入をより効果的に抑制することができる。

また、逆に第一空間15と連通する第二空間46の開口部を多くすることもできる。この場合においては、より循環効率の高い通気路として第二空間46を得ることができる。特に、第二空間46を平面的でなく、カバー部材14とワーク11との近傍にそれぞれ立体的に設けることで、カバー部材14の結露を防ぐのと同時にデバイス12の冷却作用としての働きを加えることも出来る。


産業上の利用可能性

[0032] 本発明は、デバイスを保護するためにカバー部材を備える半導体パッケージに適用できる。


請求の範囲

- [1] 少なくとも一方の面にデバイスを備えるワークと、
前記デバイスの外周に沿って離間して設けられた壁部と、
前記デバイス上方に第一空間をなすように配され、前記壁部を介して前記ワークに支持されたカバー部材と、を少なくとも備え、
前記第一空間は、外部空間と連通する第二空間を少なくとも1以上備える半導体パッケージ。
- [2] 前記壁部は、樹脂からなり、前記第二空間を形成している請求項1に記載の半導体パッケージ。
- [3] 前記第二空間は、非ストレート部を備える請求項1又は2に記載の半導体パッケージ。
- [4] 少なくとも一方の面にデバイスを備えるワークと、前記デバイスの外周に沿って離間して設けられた壁部と、前記デバイス上方に第一空間をなすように配され、前記壁部を介して前記ワークに支持されたカバー部材と、を少なくとも備え、前記第一空間は、外部空間と連通する第二空間を少なくとも1以上備える半導体パッケージの製造方法であって、
前記ワーク上に備えられたデバイスの外周に沿って離間して壁部を設ける工程と、
前記壁部に、該壁部によって囲まれた内側領域とその外側領域とを連通する第二空間を形成する工程と、
前記ワーク上に、前記第二空間によって外部空間と連通する第一空間をなすように、前記壁部を介して支持されるカバー部材を配する工程と、を備える半導体パッケージの製造方法。
- [5] 前記半導体パッケージは、ウエハレベルにより作製される請求項4に記載の半導体パッケージの製造方法。


[図1A]




[図1B]




[図2]




[図3]




[図4]




[図5]




[図6]



[図7]



[図8]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2008/050584

A. CLASSIFICATION OF SUBJECT MATTER H01L23/02(2006.01) i, H01L27/14(2006.01) i		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) H01L23/02, H01L27/14		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2008 Kokai Jitsuyo Shinan Koho 1971-2008 Toroku Jitsuyo Shinan Koho 1994-2008		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y —	JP 2005-020687 A (Matsushita Electric Industrial Co., Ltd.), 20 January, 2005 (20.01.05), Par. Nos. [0039] to [0053]; Figs. 5, 6-1, 6-2 & US 2007/0030334 A1 & EP 1631060 A1 & WO 2004/107738 A1	1-4 <u>5</u>
X Y —	JP 2004-342992 A (Seiko Epson Corp.), 02 December, 2004 (02.12.04), Par. No. [0022]; Fig. 5 (Family: none)	1-4 <u>5</u>
X Y —	JP 2002-076154 A (Kyocera Corp.), 15 March, 2002 (15.03.02), Par. No. [0021]; Fig. 2 (Family: none)	1-4 <u>5</u>
<input checked="" type="checkbox"/> Further documents are listed in the continuation of Box C. <input type="checkbox"/> See patent family annex.		
<p>* Special categories of cited documents:</p> <p>“A” document defining the general state of the art which is not considered to be of particular relevance</p> <p>“E” earlier application or patent but published on or after the international filing date</p> <p>“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)</p> <p>“O” document referring to an oral disclosure, use, exhibition or other means</p> <p>“P” document published prior to the international filing date but later than the priority date claimed</p> <p>“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention</p> <p>“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone</p> <p>“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art</p> <p>“&” document member of the same patent family</p>		
Date of the actual completion of the international search 02 April, 2008 (02.04.08)		Date of mailing of the international search report 15 April, 2008 (15.04.08)
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer
Facsimile No.		Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2008/050584

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X <u>Y</u>	JP 10-189794 A (Citizen Electronics Co., Ltd.), 21 July, 1998 (21.07.98), Par. No. [0006] (Family: none)	1-4 <u>5</u>
Y	JP 2006-147864 A (Fujikura Ltd.), 08 June, 2006 (08.06.06), Par. Nos. [0009] to [0032]; Figs. 1 to 3 (Family: none)	5

A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int.Cl. H01L23/02(2006.01)i, H01L27/14(2006.01)i		
B. 調査を行った分野 調査を行った最小限資料 (国際特許分類 (IPC)) Int.Cl. H01L23/02, H01L27/14		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2008年 日本国実用新案登録公報 1996-2008年 日本国登録実用新案公報 1994-2008年		
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X	JP 2005-020687 A (松下電器産業株式会社) 2005.01.20, 段落【0039】-【0053】、第5図、第6-1、6-2図	1-4
<u>Y</u>	& US 2007/0030334 A1 & EP 1631060 A1 & WO 2004/107738 A1	<u>5</u>
X	JP 2004-342992 A (セイコーエプソン株式会社) 2004.12.02, 段落【0022】、第5図 (ファミリーなし)	1-4
<u>Y</u>		<u>5</u>
<input checked="" type="checkbox"/> C欄の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献		
国際調査を完了した日 02.04.2008	国際調査報告の発送日 15.04.2008	
国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 長谷部 智寿 電話番号 03-3581-1101 内線 3471	4R 3339

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X <u>Y</u>	JP 2002-076154 A (京セラ株式会社) 2002.03.15, 段落【0021】、 第2図 (ファミリーなし)	1-4 <u>5</u>
X <u>Y</u>	JP 10-189794 A (株式会社シチズン電子) 1998.07.21, 段落【0006】 (ファミリーなし)	1-4 <u>5</u>
Y	JP 2006-147864 A (株式会社フジクラ) 2006.06.08, 段落【0009】 - 【0032】、第1 - 3図 (ファミリーなし)	5