

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 7 部門第 2 区分

【発行日】令和 2 年 11 月 5 日 (2020.11.5)

【公開番号】特開 2020-47789 (P2020-47789A)

【公開日】令和 2 年 3 月 26 日 (2020.3.26)

【年通号数】公開・登録公報 2020-012

【出願番号】特願 2018-175439 (P2018-175439)

【国際特許分類】

H 0 1 L 29/78 (2006.01)

H 0 1 L 29/739 (2006.01)

H 0 1 L 29/12 (2006.01)

【F I】

H 0 1 L 29/78 6 5 6 A

H 0 1 L 29/78 6 5 2 L

H 0 1 L 29/78 6 5 5 B

H 0 1 L 29/78 6 5 5 D

H 0 1 L 29/78 6 5 5 G

H 0 1 L 29/78 6 5 2 J

H 0 1 L 29/78 6 5 2 T

【手続補正書】

【提出日】令和 2 年 9 月 4 日 (2020.9.4)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

第 1 の面と、前記第 1 の面と対向する第 2 の面を有する半導体層と、
前記半導体層の前記第 1 の面の側に設けられたエミッタ電極と、
前記半導体層の前記第 2 の面の側に設けられたコレクタ電極と、
前記半導体層の前記第 1 の面の側に設けられた第 1 のゲート電極と、
前記半導体層の前記第 2 の面の側に設けられた第 2 のゲート電極と、
前記半導体層の中に設けられた第 1 導電形のドリフト領域と、
前記半導体層の中に前記ドリフト領域と前記第 2 の面との間の一部に設けられ、一部が
前記第 2 のゲート電極と対向し、一部が前記コレクタ電極と接する第 2 導電形のコレクタ
領域と、

前記半導体層の中に前記コレクタ領域と前記第 2 の面との間の一部に設けられ、一部が
前記第 2 のゲート電極と対向し、一部が前記コレクタ電極と接する第 1 導電形の領域と、
を備え、

前記コレクタ電極と前記コレクタ領域とが接する部分をコンタクト面と定義し、

前記コンタクト面に位置する第 1 の点と最も近い前記第 2 のゲート電極を結んだ前記コ
ンタクト面の中の線分上に存在し、前記第 2 のゲート電極から最も遠い点を第 2 の点と定
義し、

前記第 2 の点と、前記第 2 の点と最も近い前記第 2 のゲート電極との間の距離を前記コ
レクタ電極の実効ゲート距離と定義した場合に、

前記コレクタ電極が第 1 の実効ゲート距離と、前記第 1 の実効ゲート距離と異なる第 2
の実効ゲート距離を有する半導体装置。

【請求項 2】

前記ドリフト領域と前記第 2 の面との間に設けられ、前記ドリフト領域よりも第 1 導電形不純物濃度の高く、前記第 2 のゲート電極と前記ドリフト領域との間に位置する第 1 の領域と、前記コレクタ電極と前記ドリフト領域との間に位置する第 2 の領域と、を有し、前記第 1 の領域の第 1 導電形不純物濃度が前記第 2 の領域の第 1 導電形不純物濃度よりも高い第 1 導電形のバッファ領域を、更に備える請求項 1 記載の半導体装置。

【請求項 3】

前記第 2 の面に垂直な断面において、前記コレクタ電極と前記第 2 のゲート電極が交互に配置され、前記コレクタ電極が前記断面において異なる幅を有する請求項 1 又は請求項 2 記載の半導体装置。

【請求項 4】

前記第 1 のゲート電極に閾値電圧以上の電圧が印加されたオン状態から、前記第 1 のゲート電極に閾値電圧未満の電圧を印加してオフ状態に移行する際に、前記第 1 のゲート電極に閾値電圧未満の電圧を印加した後に、時間差を設けて前記第 2 のゲート電極に閾値電圧以上の電圧を印加する請求項 1 ないし請求項 3 いずれか一項記載の半導体装置。

【請求項 5】

第 1 の面と、前記第 1 の面と対向する第 2 の面を有する半導体層と、
前記半導体層の前記第 1 の面の側に設けられたエミッタ電極と、
前記半導体層の前記第 2 の面の側に設けられた第 1 のコレクタ電極と、
前記半導体層の前記第 2 の面の側に設けられた第 2 のコレクタ電極と、
前記半導体層の前記第 1 の面の側に設けられた第 1 のゲート電極と、
前記半導体層の前記第 2 の面の側に設けられた第 2 のゲート電極と、
前記半導体層の中に設けられた第 1 導電形のドリフト領域と、
前記半導体層の中に前記ドリフト領域と前記第 2 の面との間の一部に設けられ、一部が前記第 2 のゲート電極と対向し、一部が前記第 1 のコレクタ電極と接する第 2 導電形の第 1 のコレクタ領域と、
前記半導体層の中に前記第 1 のコレクタ領域と前記第 2 の面との間の一部に設けられ、一部が前記第 2 のゲート電極と対向し、一部が前記第 1 のコレクタ電極と接する第 1 導電形の領域と、
前記半導体層の中に前記ドリフト領域と前記第 2 の面との間の一部に設けられ、一部が前記第 2 のコレクタ電極と接する第 2 導電形の第 2 のコレクタ領域と、を備え、
前記第 2 のコレクタ電極の前記第 2 の面と接する部分は全て前記第 2 のコレクタ領域に接する半導体装置。

【請求項 6】

第 1 の面と、前記第 1 の面と対向する第 2 の面を有する半導体層と、
前記半導体層の前記第 1 の面の側に設けられたエミッタ電極と、
前記半導体層の前記第 2 の面の側に設けられたコレクタ電極と、
前記半導体層の前記第 1 の面の側に設けられたゲート電極と、
前記第 2 の面と前記コレクタ電極との間の一部に設けられた絶縁層と、
を備える半導体装置。

【請求項 7】

前記半導体層の中に設けられた第 1 導電形のドリフト領域と、
前記半導体層の中に前記ドリフト領域と前記第 2 の面との間の一部に設けられ、一部が前記コレクタ電極と接する第 2 導電形のコレクタ領域と、を更に備える請求項 6 記載の半導体装置。

【請求項 8】

前記絶縁層は、前記第 2 の面に平行な仮想面において、前記コレクタ電極の一部と、前記コレクタ電極の別の一部との間に挟まれる請求項 6 又は請求項 7 記載の半導体装置。

【請求項 9】

第 1 の面と、前記第 1 の面と対向する第 2 の面を有する半導体層と、

前記半導体層の前記第 1 の面の側に設けられたエミッタ電極と、
前記半導体層の前記第 2 の面の側に設けられたコレクタ電極と、
前記半導体層の前記第 1 の面の側に設けられた第 1 のゲート電極と、
前記半導体層の前記第 2 の面の側に設けられた第 2 のゲート電極と、
前記半導体層の中に設けられた第 1 導電形のドリフト領域と、
前記半導体層の中に前記ドリフト領域と前記第 2 の面との間の一部に設けられ、一部が
前記第 2 のゲート電極と対向し、一部が前記コレクタ電極と接する第 2 導電形のコレクタ
領域と、
前記半導体層の中に前記コレクタ領域と前記第 2 の面との間の一部に設けられ、一部が
前記第 2 のゲート電極と対向し、一部が前記コレクタ電極と接する第 1 導電形の領域と、
を備え、
前記コレクタ電極と前記コレクタ領域とが接する部分をコンタクト面と定義し、
前記コンタクト面に位置する第 1 の点と最も近い前記第 2 のゲート電極を結んだ前記コ
ンタクト面の中の線分上に存在し、前記第 2 のゲート電極から最も遠い点を第 2 の点と定
義し、
前記第 2 の点と、前記第 2 の点と最も近い前記コンタクト面の端部との間の距離を前記
コレクタ電極の実効幅と定義した場合に、
前記コレクタ電極が第 1 の実効幅と、前記第 1 の実効幅と異なる第 2 の実効幅を有する
半導体装置。