

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2016 年 10 月 27 日(27.10.2016)



(10) 国際公開番号
WO 2016/170569 A1


- (51) 国際特許分類:
H02M 7/12 (2006.01)
- (21) 国際出願番号: PCT/JP2015/061959
- (22) 国際出願日: 2015 年 4 月 20 日(20.04.2015)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人: 東芝三菱電機産業システム株式会社 (TOSHIBA MITSUBISHI-ELECTRIC INDUSTRIAL SYSTEMS CORPORATION) [JP/JP]; 〒1040031 東京都中央区京橋三丁目 1 番 1 号 Tokyo (JP). 三菱電機株式会社 (MITSUBISHI ELECTRIC CORPORATION) [JP/JP]; 〒1008310 東京都千代田区丸の内二丁目 7 番 3 号 Tokyo (JP).
- (72) 発明者: 大西 啓祐(OHNISHI, Keisuke); 〒1040031 東京都中央区京橋三丁目 1 番 1 号 東芝三菱電機産業システム株式会社内 Tokyo (JP). 木下 雅博(KINOSHITA, Masahiro); 〒1040031 東京都中央区京橋三丁目 1 番 1 号 東芝三菱電機産業システム株式会社内 Tokyo (JP). 小柳 公之(KOY-ANAGI, Kimiyuki); 〒1008310 東京都千代田区丸の内二丁目 7 番 3 号 三菱電機株式会社内 Tokyo (JP).
- (74) 代理人: 特許業務法人深見特許事務所 (FUKAMI PATENT OFFICE, P.C.); 〒5300005 大阪府大阪市北区中之島二丁目 2 番 7 号 中之島セントラルタワー Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

[続葉有]

(54) Title: CONVERTER AND POWER CONVERSION DEVICE USING SAME

(54) 発明の名称: コンバータおよびそれを用いた電力変換装置

FIG.1



(57) Abstract: A converter is provided with: a first diode (D1), the anode and cathode of which are connected to an input terminal (T0) and a first output terminal (T1), respectively; a second diode (D2), the anode and cathode of which are connected to a second output terminal (T2) and the input terminal (T0), respectively; and a bidirectional switch connected between the input terminal (T0) and a third output terminal (T3). The bidirectional switch includes third to sixth diodes (D3 to D6) and a transistor (Q1). The first diode (D1), the second diode (D2), and the transistor (Q1) are each formed of a wide bandgap semiconductor, and the third to sixth diodes (D3 to D6) are each formed of a semiconductor other than the wide bandgap semiconductor.

(57) 要約:

[続葉有]

WO 2016/170569 A1



添付公開書類:

— 国際調査報告（条約第 21 条(3)）

コンバータは、アノードおよびカソードがそれぞれ入力端子（T 0）および第 1 の出力端子（T 1）に接続された第 1 のダイオード（D 1）と、アノードおよびカソードがそれぞれ第 2 の出力端子（T 2）および入力端子（T 0）に接続された第 2 のダイオード（D 2）と、入力端子（T 0）および第 3 の出力端子（T 3）間に接続された双方向スイッチとを備える。双方向スイッチは第 3 ～第 6 のダイオード（D 3 ～D 6）およびトランジスタ（Q 1）を含む。第 1 のダイオード（D 1）、第 2 のダイオード（D 2）、およびトランジスタ（Q）の各々はワイドバンドギャップ半導体で形成され、第 3 ～第 6 のダイオード（D 3 ～D 6）の各々はワイドバンドギャップ半導体以外の半導体で形成される。

明 細 書

発明の名称： コンバータおよびそれを用いた電力変換装置

技術分野

[0001] この発明はコンバータおよびそれを用いた電力変換装置に関し、特に、交流電圧を第1～第3の直流電圧に変換するコンバータと、それを用いた電力変換装置に関する。

背景技術

[0002] 特開2011-78296号公報（特許文献1）には、4つのトランジスタと6つのダイオードを備え、交流電圧を高電圧、低電圧、および中間電圧に変換するコンバータが開示されている。このコンバータでは、6つのダイオードのうちの逆回復動作する2つのダイオードをワイドバンドギャップ半導体で形成することにより、リカバリ損失の低減化が図られている。さらに、逆回復動作しない4つのダイオードをワイドバンドギャップ半導体以外の半導体で形成することにより、低コスト化が図られている。

先行技術文献

特許文献

[0003] 特許文献1：特開2011-78296号公報

発明の概要

発明が解決しようとする課題

[0004] しかし、従来のコンバータでは、半導体素子の数が多いので、装置が大型化し、コスト高になるという問題があった。さらに、4つのトランジスタにおける損失が大きかった。

[0005] それゆえに、この発明の主たる目的は、小型で低コストで低損失のコンバータと、それを用いた電力変換装置を提供することである。

課題を解決するための手段

[0006] この発明に係るコンバータは、入力端子に与えられる交流電圧を第1～第3の直流電圧に変換してそれぞれ第1～第3の出力端子に出力するコンバー

タであって、アノードおよびカソードがそれぞれ入力端子および第1の出力端子に接続された第1のダイオードと、アノードおよびカソードがそれぞれ第2の出力端子および入力端子に接続された第2のダイオードと、入力端子および第3の出力端子間に接続された第1の双方向スイッチとを備えたものである。第1の直流電圧は第2の直流電圧よりも高く、第3の直流電圧は第1および第2の直流電圧の中間電圧である。第1の双方向スイッチは第3～第6のダイオードおよび第1のトランジスタを含む。第3および第4のダイオードのアノードはそれぞれ入力端子および第3の出力端子に接続され、それらのカソードはともに第1のトランジスタの第1の電極に接続される。第5および第6のダイオードのカソードはそれぞれ入力端子および第3の出力端子に接続され、それらのアノードはともに第1のトランジスタの第2の電極に接続される。第1のトランジスタは予め定められた周期でオンおよびオフされる。第1のダイオード、第2のダイオード、および第1のトランジスタの各々はワイドバンドギャップ半導体で形成される。第3～第6のダイオードの各々はワイドバンドギャップ半導体以外の半導体で形成されている。

発明の効果

[0007] この発明に係るコンバータは、1つのトランジスタと6つのダイオードで構成される。したがって、従来よりも半導体素子の数が少ないので、装置の小型化、低コスト化を図ることができる。さらに、逆回復動作する第1および第2のダイオードと電流をスイッチングする第1のトランジスタをワイドバンドギャップ半導体で形成したので、スイッチング損失およびリカバリ損失の低減化を図ることができる。逆回復動作しない第3～第6のダイオードをワイドバンドギャップ半導体以外の半導体で形成したので、低コスト化を図ることができる。

図面の簡単な説明

[0008] [図1]この発明の実施の形態1によるコンバータの構成を示す回路図である。
[図2]図1に示したトランジスタを制御するPWM信号の波形を示すタイムチャートである。

[図3]図 1 に示したトランジスタのスイッチング損失を説明するためのタイムチャートである。

[図4]図 1 に示したコンバータに含まれる半導体モジュールの構成を示すブロック図である。

[図5]図 1 に示したコンバータを備えた無停電電源装置の構成を示す回路ブロック図である。

[図6]この発明の実施の形態 2 による無停電電源装置に含まれるインバータの構成を示す回路図である。

[図7]図 6 に示した 4 つのトランジスタを制御する 4 つの PWM 信号の波形を示すタイムチャートである。

[図8]図 6 に示したインバータに流れる電流を説明するための回路図である。

[図9]図 6 に示したインバータに流れる電流を示すタイムチャートである。

[図10]図 6 に示したインバータに含まれる半導体モジュールの構成を示すブロック図である。

[図11]この発明の実施の形態 3 によるインバータの構成を示す回路図である。

[図12]この発明の実施の形態 4 によるインバータの構成を示す回路図である。

[図13]この発明の実施の形態 5 による無停電電源装置の構成を示す回路ブロック図である。

[図14]図 1 3 に示したコンバータおよびインバータの構成を示す回路図である。

[図15]図 1 3 に示した双方向チョッパの構成を示す回路図である。

発明を実施するための形態

[0009] [実施の形態 1]

図 1 は、この発明の実施の形態 1 によるコンバータの構成を示す回路図である。図 1 において、このコンバータは、入力端子 T 0、出力端子 T 1 ~ T 3、ダイオード D 1 ~ D 6、およびトランジスタ Q 1 を備える。

- [0010] 入力端子T 0は、たとえば商用交流電源1 0から商用周波数の交流電圧V A Cを受ける。出力端子T 1, T 3には、それぞれバッテリーB 1の正極および負極が接続される。出力端子T 3, T 2には、それぞれバッテリーB 2の正極および負極が接続される。バッテリーB 1, B 2の各々は直流電力を蓄える。バッテリーB 1とB 2は同じ値の直流電圧に充電される。
- [0011] 出力端子T 1, T 2, T 3の電圧をそれぞれ直流電圧V 1, V 2, V 3とすると、 $V 1 > V 3 > V 2$ となり、 $V 3 = (V 1 + V 2) / 2$ となる。このコンバータは、入力端子T 0に印加された交流電圧V A Cを直流電圧V 1～V 3に変換してそれぞれ出力端子T 1～T 3に出力するものである。なお、出力端子T 3を接地すれば、直流電圧V 1～V 3はそれぞれ正電圧、負電圧、および0 Vとなる。
- [0012] ダイオードD 1, D 2の各々は、ワイドバンドギャップ半導体であるS i C（シリコンカーバイド）を用いて形成されたショットキーバリアダイオードである。ダイオードD 1, D 2の各々の定格電流は、たとえば6 0 0 Aであり、ダイオードD 3～D 6およびトランジスタQ 1の各々の定格電流よりも大きい。
- [0013] ダイオードD 3～6の各々は、ワイドバンドギャップ半導体以外の半導体であるS i（シリコン）を用いて形成されている。ダイオードD 3～D 6の各々の定格電流は、たとえば4 5 0 Aである。
- [0014] トランジスタQ 1は、ワイドバンドギャップ半導体であるS i C（シリコンカーバイド）を用いて形成されたNチャネルM O Sトランジスタである。トランジスタQ 1の定格電流は、たとえば5 0 0 Aである。
- [0015] このようにダイオードD 1, D 2の仕様とダイオードD 3～D 6の仕様とトランジスタQ 1の仕様とが異なる理由については後述する。
- [0016] ダイオードD 1のアノードは入力端子T 0に接続され、そのカソードは出力端子T 1（第1の出力端子）に接続されている。ダイオードD 2のアノードは出力端子T 2（第2の出力端子）に接続され、そのカソードは入力端子T 0に接続されている。

- [0017] ダイオードD 3, D 4のアノードはそれぞれ入力端子T 0および出力端子T 3 (第3の出力端子)に接続され、それらのカソードは互いに接続される。ダイオードD 5, D 6のカソードはそれぞれ入力端子T 0および出力端子T 3に接続され、それらのカソードは互いに接続される。
- [0018] トランジスタQ 1のドレイン (第1の電極) はダイオードD 3, D 4のカソードに接続され、そのソース (第2の電極) はダイオードD 5, D 6のカソードに接続される。ダイオードD 3~D 6およびトランジスタQ 1は、入力端子T 0と出力端子T 3の間に接続された第1の双方向スイッチを構成する。
- [0019] 次に、このコンバータの動作について説明する。トランジスタQ 1のゲートには、制御装置(図示せず)からPWM (pulse width modulation; パルス幅変調) 信号 ϕ 1が与えられる。図2 (a) ~ (d) はPWM信号 ϕ 1の作成方法および波形を示す図である。特に、図2 (a) は正弦波指令値信号CM、正側三角波キャリア信号CA 1、および負側三角波キャリア信号CA 2の波形を示し、図2 (b) ~ (d) はそれぞれPWM信号 ϕ 1 A, ϕ 1 B, ϕ 1の波形を示している。
- [0020] 図2 (a) ~ (d) において、正弦波指令値信号CMの周波数は、たとえば商用周波数である。正弦波指令値信号CMの位相は、たとえば商用周波数の交流電圧V ACの位相と同じである。キャリア信号CA 1, CA 2の周期および位相は同じである。キャリア信号CA 1, CA 2の周期は、正弦波指令値信号CMの周期よりも十分に小さい。
- [0021] 正弦波指令値信号CMのレベルと正側三角波キャリア信号CA 1のレベルの高低が比較される。正弦波指令値信号CMのレベルが正側三角波キャリア信号CA 1のレベルよりも高い場合は、PWM信号 ϕ 1 Bが「L」レベルにされる。正弦波指令値信号CMのレベルが正側三角波キャリア信号CA 1のレベルよりも低い場合は、PWM信号 ϕ 1 Bが「H」レベルにされる。
- [0022] したがって、正弦波指令値信号CMのレベルが正である期間では、PWM信号 ϕ 1 Bがキャリア信号CA 1に同期して「H」レベルおよび「L」レベ

ルにされ、正弦波指令値信号CMのレベルが負である期間では、PWM信号φ1Bは「H」レベルに固定される。

[0023] 正弦波指令値信号CMのレベルと負側三角波キャリア信号CA2のレベルの高低が比較される。正弦波指令値信号CMのレベルが負側三角波キャリア信号CA2のレベルよりも高い場合は、PWM信号φ1Aが「H」レベルにされる。正弦波指令値信号CMのレベルが負側三角波キャリア信号CA2のレベルよりも低い場合は、PWM信号φ1Aが「L」レベルにされる。

[0024] したがって、正弦波指令値信号CMのレベルが正である期間では、PWM信号φ1Aは「H」レベルに固定される。正弦波指令値信号CMのレベルが負である期間では、PWM信号φ1Aはキャリア信号CA2に同期して「H」レベルおよび「L」レベルにされる。PWM信号φ1は、PWM信号φ1A、φ1Bの論理積信号となる。PWM信号φ1は、キャリア信号CA1、CA2に同期して「H」レベルおよび「L」レベルにされる。

[0025] PWM信号が1周期内において「H」レベルにされる時間と、PWM信号の1周期の時間との比はデューティ比と呼ばれる。PWM信号φ1のデューティ比は、正弦波指令値信号CMのレベルが正である期間では、正弦波指令値信号CMの正のピーク（90度）付近で最小になり、ピークから外れるに従って増大し、0度付近と180度付近で最大となる。PWM信号φ1のデューティ比は、正弦波指令値信号CMのレベルが負である期間では、正弦波指令値信号CMの負のピーク（270度）付近で最小になり、ピークから外れるに従って増大し、180度付近と360度付近で最大となる。

[0026] 次に、コンバータの動作時にダイオードD1～D6およびトランジスタQ1の各々に流れる電流について説明する。力率は1.0であり、正弦波指令値信号CMと交流電圧VACの位相は一致しているものとする。正弦波指令値信号CMのレベルが正である期間では、トランジスタQ1がオフされたときに交流電圧VACのレベルに応じたレベルの電流I1が入力端子T0からダイオードD1を介して出力端子T1に流れ、トランジスタQ1がオンされたときに入力端子T0からダイオードD3、トランジスタQ1、およびダイ

オードD 6を介して出力端子T 3に至る経路で電流I 1を補完するレベルの電流I 1 Aが流れる。

[0027] この期間では、ダイオードD 1～D 6およびトランジスタQ 1のうちでダイオードD 1に流れる電流の実効値が最も大きくなり、また、トランジスタQ 1においてスイッチング損失が発生する。トランジスタQ 1がオフ状態からオン状態に変化する毎にダイオードD 1に逆バイアス電圧が印加され、ダイオードD 1が逆回復動作をする。この期間では、ダイオードD 2, D 4, D 5に電流は流れない。

[0028] 正弦波指令値信号CMのレベルが負である期間では、トランジスタQ 1がオフされたときに交流電圧V ACのレベルに応じたレベルの電流I 2が出力端子T 2からダイオードD 2を介して入力端子T 0に流れ、トランジスタQ 1がオンされたときに出力端子T 3からダイオードD 4、トランジスタQ 1、およびダイオードD 5を介して入力端子T 0に至る経路で電流I 2を補完するレベルの電流I 2 Aが流れる。

[0029] この期間では、ダイオードD 1～D 6およびトランジスタQ 1のうちでダイオードD 2に流れる電流の実効値が最も大きくなり、また、トランジスタQ 1においてスイッチング損失が発生する。トランジスタQ 1がオフ状態からオン状態に変化する毎にダイオードD 2に逆バイアス電圧が印加され、ダイオードD 2が逆回復動作をする。この期間では、ダイオードD 1, D 3, D 6に電流は流れない。

[0030] まとめて、ダイオードD 1, D 2には大きな電流が流れ、ダイオードD 1, D 2は逆回復動作をする。ダイオードD 3～D 6にはダイオードD 1, D 2よりも小さな電流が流れ、ダイオードD 3～D 6は逆回復動作をしない。トランジスタQ 1には電流が流れ、トランジスタQ 1においてスイッチング損失が発生する。

[0031] このため上記のように、ダイオードD 1, D 2として、ワイドバンドギャップ半導体であるSiCを用いて形成され、定格電流が大きな値（たとえば600A）のショットキーバリアダイオードを使用することにより、逆回復

動作時におけるリカバリ損失の低減化を図っている。ダイオードD3～D6としては、ワイドバンドギャップ半導体以外の半導体であるSiを用いて形成され、定格電流が小さな値（たとえば450A）のダイオードを使用し、低コスト化を図っている。

[0032] さらに、トランジスタQ1として、ワイドバンドギャップ半導体であるSiCを用いて形成され、定格電流が大きな値（たとえば500A）のNチャネルMOSトランジスタを使用することにより、スイッチング損失の低減化を図っている。

[0033] 図3（a）はSiを用いて形成されたNチャネルMOSトランジスタ（Siトランジスタと称する）のスイッチング動作を示すタイムチャートであり、図3（b）はSiCを用いて形成されたNチャネルMOSトランジスタ（SiCトランジスタと称する）のスイッチング動作を示すタイムチャートである。

[0034] 図3（a）（b）において、初期状態ではゲート信号（図示せず）が「H」レベルにされてトランジスタがオンし、トランジスタに一定の電流Iが流れ、ドレインソース間電圧Vdsは0Vであるものとする。ある時刻にゲート信号を「H」レベルから「L」レベルに立ち下げてトランジスタをオフさせると、電流Iが減少し、電圧Vdsが増大する。

[0035] 図3（a）（b）から分かるように、Siトランジスタにおいて電流Iが下降を開始してから0Aになるまでの時間Taは、SiCトランジスタにおいて電流Iが下降を開始してから0Aになるまでの時間Tbよりも長くなる。Siトランジスタでは、電流Iがある値までは速く低下するが、その値から0Aになるまでの時間が長くなる。ある値から0Aになるまでに流れる電流はテール電流と呼ばれる。

[0036] これに対してSiCトランジスタでは、電流Iは速やかに低下し、若干のオーバーシュートが発生する。トランジスタのスイッチング損失は、電流Iと電圧Vdsの積であり、図中の斜線を施した部分の面積に対応する。したがって、SiCトランジスタのスイッチング損失は、Siトランジスタのス

イッチング損失よりも小さい。

[0037] 図4は、図1に示したコンバータの外観を示す図である。図4において、コンバータは、1つの半導体モジュールM1を備える。半導体モジュールM1の内部には、ダイオードD1～D4とトランジスタQ1とが設けられている。半導体モジュールM1の外部には、入力端子T0と出力端子T1～T3が設けられている。さらに、半導体モジュールM1の外部には、トランジスタQ1のゲートにPWM信号 ϕ 1を与えるための信号端子が設けられているが、図面の簡単化のため、信号端子の図示は省略されている。

[0038] 図5は、図1に示したコンバータを備えた無停電電源装置の構成を示す回路ブロック図である。図5において、無停電電源装置は、入力フィルタ1、コンバータ2、直流正母線L1、直流負母線L2、直流中性点母線L3、コンデンサC1、C2、インバータ3、出力フィルタ4、双方向チョップア5、および制御装置6を備える。

[0039] 入力フィルタ1は、低域通過フィルタであり、商用交流電源10からの商用周波数の交流電力をコンバータ2の入力端子T0に通過させるとともに、コンバータ2で発生するキャリア周波数の信号が商用交流電源10側に通過するのを防止する。

[0040] 直流正母線L1、直流負母線L2、および直流中性点母線L3の一方端はそれぞれコンバータ2の出力端子T1、T2、T3に接続され、それらの他方端はそれぞれインバータ3の3つの入力端子に接続される。コンデンサC1は母線L1、L3間に接続され、コンデンサC2は母線L3、L2間に接続される。母線L1、L3はそれぞれバッテリーB1の正極および負極に接続され、母線L3、L2はそれぞれバッテリーB2の正極および負極に接続される。

[0041] コンバータ2は、図1で示したように、入力端子T0、出力端子T1～T3、ダイオードD1～D6、およびトランジスタQ1を含み、制御装置5からのPWM信号 ϕ 1によって制御される。

[0042] コンバータ2は、商用交流電源10から交流電力が正常に供給されている

通常時は、商用交流電源 10 から入力フィルタ 1 を介して供給される交流電力を直流電力に変換し、その直流電力をバッテリー B 1, B 2 の各々に供給するとともに、インバータ 3 に供給する。バッテリー B 1, B 2 の各々は、直流電力を蓄える。

[0043] 換言すると、コンバータ 2 は、制御装置 5 から与えられる PWM 信号 $\phi 1$ によって制御され、商用交流電源 10 から入力フィルタ 1 を介して供給される交流電圧 VAC に基づいて直流電圧 V1 ~ V3 を生成し、生成した直流電圧 V1 ~ V3 をそれぞれ直流正母線 L1、直流負母線 L2、および直流中性点母線 L3 に与える。なお、出力端子 T3 を接地すれば、直流電圧 V1 ~ V3 はそれぞれ正電圧、負電圧、0V となる。直流電圧 V1 ~ V3 は、コンデンサ C1, C2 によって平滑化される。直流電圧 V1 ~ V3 は、バッテリー B1, B2 とインバータ 3 に供給される。商用交流電源 10 からの交流電力の供給が停止された停電時は、トランジスタ Q1 はオフ状態に固定されてコンバータ 2 の運転は停止される。

[0044] インバータ 3 は、商用交流電源 10 から交流電力が正常に供給されている通常時は、コンバータ 2 で生成された直流電力を交流電力に変換し、商用交流電源 10 からの交流電力の供給が停止された停電時は、バッテリー B1, B2 の直流電力を交流電力に変換する。

[0045] 換言すると、インバータ 3 は、通常時はコンバータ 2 から母線 L1 ~ L3 を介して供給される直流電圧 V1 ~ V3 に基づいて 3 レベルの交流電圧を生成し、停電時はバッテリー B1, B2 から母線 L1 ~ L3 を介して供給される直流電圧 V1 ~ V3 に基づいて 3 レベルの交流電圧を生成する。

[0046] 出力フィルタ 4 は、インバータ 3 の出力端子と負荷 11 の間に接続される。出力フィルタ 4 は、低域通過フィルタであり、インバータ 3 から出力される交流電力のうちの商用周波数の交流電力を負荷 11 に通過させるとともに、インバータ 3 で発生するキャリア周波数の信号が負荷 11 側に通過するのを防止する。換言すると、出力フィルタ 4 は、インバータ 3 の出力電圧を商用周波数の正弦波に変換して負荷 11 に供給する。

- [0047] 制御装置 5 は、商用交流電源 10 からの交流電圧、負荷 11 に出力される交流電圧、直流電圧 $V_1 \sim V_3$ などをモニタしながら、PWM 信号を供給することにより、コンバータ 2 およびインバータ 3 を制御する。
- [0048] 次に、この無停電電源装置の動作について説明する。商用交流電源 10 から交流電力が正常に供給されている通常時は、商用交流電源 10 からの交流電力が入力フィルタ 1 を介してコンバータ 2 に供給され、コンバータ 2 によって直流電力に変換される。コンバータ 2 で生成された直流電力は、バッテリー B1, B2 に蓄えられるとともにインバータ 3 に供給され、インバータ 3 によって商用周波数の交流電力に変換される。インバータ 3 で生成された交流電力は、出力フィルタ 4 を介して負荷 11 に供給され、負荷 11 が運転される。
- [0049] 商用交流電源 10 からの交流電力の供給が停止された停電時は、コンバータ 2 の運転が停止されるとともに、バッテリー B1, B2 の直流電力がインバータ 3 に供給され、インバータ 3 によって商用周波数の交流電力に変換される。インバータ 3 で生成された交流電力は、出力フィルタ 4 を介して負荷 11 に供給され、負荷 11 の運転が継続される。
- [0050] したがって、停電が発生した場合でも、バッテリー B1, B2 に直流電力が蓄えられている限りは負荷 11 の運転が継続される。商用交流電源 10 からの交流電力の供給が再開された場合は、コンバータ 2 の運転が再開され、コンバータ 2 で生成された直流電力がバッテリー B1, B2 およびインバータ 3 に供給され、元の状態に戻る。
- [0051] 以上のように、この実施の形態 1 では、1 つのトランジスタ Q1 と 6 つのダイオード D1 ~ D6 でコンバータを構成したので、従来よりも半導体素子の数を減らすことができ、装置の小型化、低コスト化を図ることができる。しかも、逆回復動作するダイオード D1, D2 と電流をスイッチングするトランジスタ Q1 をワイドバンドギャップ半導体で形成したので、リカバリ損失およびスイッチング損失の低減化を図ることができる。さらに、逆回復動作しないダイオード D3 ~ D6 をワイドバンドギャップ半導体以外の半導体

で形成したので、低コスト化を図ることができる。

[0052] なお、この実施の形態1では、ワイドバンドギャップ半導体としてSiCを使用した。これに限るものではなく、ワイドバンドギャップ半導体であれば他のどのような半導体を使用しても構わない。たとえば、ワイドバンドギャップ半導体としてGaN（ガリウム・ナイトライド）を使用してもよい。

[0053] [実施の形態2]

図6は、この発明の実施の形態2による無停電電源装置に含まれるインバータ3の構成を示す回路ブロック図である。無停電電源装置の全体構成は、図5で示した通りである。無停電電源装置に含まれるコンバータ2は、図1で示したコンバータである。図6において、このインバータ3は、入力端子T11～T13（第1～第3の出力端子）、出力端子T14（第1～第3の出力端子）、トランジスタQ11～Q14（第2～第5のトランジスタ）、およびダイオードD11～D14（第7～第10のダイオード）を備える。

[0054] 入力端子T11～T13は、それぞれ図5の直流正母線L1、直流負母線L2、直流中性点母線L3に接続されている。入力端子T11、T13には、それぞれバッテリーB1の正極および負極が接続される。入力端子T13，T12には、それぞれバッテリーB2の正極および負極が接続される。バッテリーB1，B2の各々は直流電圧を出力する。バッテリーB1の出力電圧とバッテリーB2の出力電圧は等しい。したがって、入力端子T11，T12，T13には、それぞれ直流電圧V1，V2，V3が印加され、 $V1 > V3 > V2$ となり、 $V3 = (V1 + V2) / 2$ となる。このインバータは、入力端子T11～T13に印加された直流電圧V1～V3を3レベルの交流電圧V4に変換して出力端子T14に出力するものである。なお、入力端子T13を接地すれば、直流電圧V1～V3はそれぞれ正電圧、負電圧、および0Vとなる。

[0055] トランジスタQ11，Q12の各々は、ワイドバンドギャップ半導体であるSiC（シリコンカーバイド）を用いて形成されたNチャネルMOSトラ

ンジスタである。トランジスタQ 1 1, Q 1 2の各々の定格電流は、たとえば6 0 0 Aであり、トランジスタQ 1 3, Q 1 4およびダイオードD 1 1 ~ D 1 4の各々の定格電流よりも大きい。

[0056] トランジスタQ 1 3, Q 1 4の各々は、ワイドバンドギャップ半導体以外の半導体であるS i (シリコン)を用いて形成されたI G B T (Insulated Gate Bipolar Transistor)である。トランジスタQ 1 3, Q 1 4の各々の定格電流は、たとえば4 5 0 Aである。

[0057] ダイオードD 1 1, D 1 2の各々は、ワイドバンドギャップ半導体以外の半導体であるS i (シリコン)を用いて形成されている。ダイオードD 1 1, D 1 2の各々の定格電流は、たとえば3 0 0 Aである。

[0058] ダイオードD 1 3, D 1 4の各々は、ワイドバンドギャップ半導体であるS i C (シリコンカーバイド)を用いて形成されたショットキーバリアダイオードである。ダイオードD 1 3, D 1 4の各々の定格電流は、たとえば5 0 0 Aである。トランジスタQ 1 1, Q 1 2の定格電流は、トランジスタQ 1 3, Q 1 4およびダイオードD 1 1 ~ D 1 4の各々の定格電流よりも大きい。

[0059] このようにトランジスタQ 1 1, Q 1 2の仕様とトランジスタQ 1 3, Q 1 4の仕様が異なり、ダイオードD 1 1, D 1 2の仕様とダイオードD 1 3, D 1 4の仕様が異なる理由については後述する。

[0060] トランジスタQ 1 1のドレイン (第1の電極) は入力端子T 1 1 (第1の出力端子) に接続され、そのソース (第2の電極) は出力端子T 1 4 (第4の出力端子) に接続される。ダイオードD 1 1のアノードは出力端子T 1 4に接続され、そのカソードは入力端子T 1 1に接続されている。

[0061] トランジスタQ 1 2のドレインは出力端子T 1 4に接続され、そのソースは入力端子T 1 2 (第2の出力端子) に接続される。ダイオードD 6のアノードは入力端子T 1 2に接続され、そのカソードは出力端子T 1 4に接続されている。すなわち、ダイオードD 1 1, D 1 2は、それぞれトランジスタQ 1 1, Q 1 2に逆並列に接続されている。

[0062] トランジスタQ 1 3, Q 1 4のコレクタ(第1の電極)は互いに接続され、トランジスタQ 1 3, Q 1 4のエミッタ(第2の電極)はそれぞれ入力端子T 1 3(第3の出力端子)および出力端子T 1 4に接続される。ダイオードD 1 3, D 1 4のカソードはともにトランジスタQ 1 3, Q 1 4のコレクタに接続され、それらのアノードはそれぞれ入力端子T 1 3および出力端子T 1 4に接続されている。すなわち、ダイオードD 1 3, D 1 4は、それぞれトランジスタQ 1 3, Q 1 4に逆並列に接続されている。トランジスタQ 1 3, Q 1 4およびダイオードD 1 3, D 1 4は、入力端子T 1 3と出力端子T 1 4の間に接続された第2の双方向スイッチを構成する。

[0063] 次に、このインバータの動作について説明する。トランジスタQ 1 1~Q 1 4のゲートには、制御装置5からPWM信号 ϕ 1 1~ ϕ 1 4がそれぞれ与えられる。図7(a)~(e)はPWM信号 ϕ 1 1~ ϕ 1 4の作成方法および波形を示す図である。特に、図7(a)は正弦波指令値信号CM、正側三角波キャリア信号CA 1、および負側三角波キャリア信号CA 2の波形を示し、図7(b)~(e)はそれぞれPWM信号 ϕ 1 1, ϕ 1 4, ϕ 1 3, ϕ 1 2の波形を示している。

[0064] 図7(a)~(e)において、正弦波指令値信号CMの周波数は、たとえば商用周波数である。キャリア信号CA 1, CA 2の周期および位相は同じである。キャリア信号CA 1, CA 2の周期は、正弦波指令値信号CMの周期よりも十分に小さい。

[0065] 正弦波指令値信号CMのレベルと正側三角波キャリア信号CA 1のレベルの高低が比較される。正弦波指令値信号CMのレベルが正側三角波キャリア信号CA 1のレベルよりも高い場合は、PWM信号 ϕ 1 1, ϕ 1 3がそれぞれ「H」レベルおよび「L」レベルにされる。正弦波指令値信号CMのレベルが正側三角波キャリア信号CA 1のレベルよりも低い場合は、PWM信号 ϕ 1 1, ϕ 1 3がそれぞれ「L」レベルおよび「H」レベルにされる。

[0066] したがって、正弦波指令値信号CMのレベルが正である期間では、PWM信号 ϕ 1 1と ϕ 1 3がキャリア信号CA 1に同期して交互に「H」レベルに

され、トランジスタQ 1 1 とQ 1 3 が交互にオンされる。また、正弦波指令値信号CMのレベルが負である期間では、PWM信号 ϕ 1 1, ϕ 1 3 はそれぞれ「L」レベルおよび「H」レベルに固定され、トランジスタQ 1 1 がオフ状態に固定されるとともにトランジスタQ 1 3 がオン状態に固定される。

[0067] 正弦波指令値信号CMのレベルと負側三角波キャリア信号CA 2 のレベルの高低が比較される。正弦波指令値信号CMのレベルが負側三角波キャリア信号CA 2 のレベルよりも高い場合は、PWM信号 ϕ 1 2, ϕ 1 4 がそれぞれ「L」レベルおよび「H」レベルにされる。正弦波指令値信号CMのレベルが負側三角波キャリア信号CA 2 のレベルよりも低い場合は、PWM信号 ϕ 1 2, ϕ 1 4 がそれぞれ「H」レベルおよび「L」レベルにされる。

[0068] したがって、正弦波指令値信号CMのレベルが正である期間では、PWM信号 ϕ 1 2, ϕ 1 4 はそれぞれ「L」レベルおよび「H」レベルに固定され、トランジスタQ 1 2 がオフ状態に固定されるとともにトランジスタQ 1 4 がオン状態に固定される。また、正弦波指令値信号CMのレベルが負である期間では、PWM信号 ϕ 1 2 と ϕ 1 4 がキャリア信号CA 2 に同期して交互に「H」レベルにされ、トランジスタQ 1 2 とQ 1 4 が交互にオンされる。

[0069] PWM信号が1周期内において「H」レベルにされる時間と、PWM信号の1周期の時間との比はデューティ比と呼ばれる。PWM信号 ϕ 1 1 のデューティ比は、正弦波指令値信号CMのレベルが正である期間では、正弦波指令値信号CMの正のピーク（90度）付近で最大になり、ピークから外れるに従って減少し、0度付近と180度付近で0となる。PWM信号 ϕ 1 1 のデューティ比は、正弦波指令値信号CMのレベルが負である期間では0に固定される。PWM信号 ϕ 1 3 は、PWM信号 ϕ 1 1 の相補信号である。

[0070] PWM信号 ϕ 1 2 のデューティ比は、正弦波指令値信号CMのレベルが正である期間では0に固定される。PWM信号 ϕ 1 2 のデューティ比は、正弦波指令値信号CMの負のピーク（270度）付近で最大になり、ピークから外れるに従って減少し、180度付近と360度付近で0となる。PWM信号 ϕ 1 2 のデューティ比は、正弦波指令値信号CMのレベルが正である期間

では0に固定される。PWM信号 $\phi 14$ は、PWM信号 $\phi 12$ の相補信号である。

[0071] 次に、インバータの動作時にトランジスタQ11～Q14およびダイオードD11～D14の各々に流れる電流について説明する。図8に示すように、入力端子T11から出力端子T14に流れる電流をI11とし、出力端子T14から入力端子T12に流れる電流をI12とし、入力端子T13から出力端子T14に流れる電流をI13とし、出力端子T14から入力端子T13に流れる電流をI14とする。

[0072] 図9(a)～(i)は、インバータの動作を示すタイムチャートである。特に、図9(a)は正弦波指令値信号CM、正側三角波キャリア信号CA1、および負側三角波キャリア信号CA2の波形を示し、図9(b)(d)(f)(h)はそれぞれPWM信号 $\phi 11$ 、 $\phi 14$ 、 $\phi 13$ 、 $\phi 12$ の波形を示し、図9(c)(e)(g)(i)はそれぞれ電流I11、I14、I13、I12の波形を示している。電流I11～I14のうちの正の電流はトランジスタQに流れる電流を示し、負の電流はダイオードDに流れる電流を示している。また、力率が1.0の場合が示されている。

[0073] 図9(a)～(i)において、正弦波指令値信号CMのレベルが正である期間では、PWM信号 $\phi 14$ 、 $\phi 12$ がそれぞれ「H」レベルおよび「L」レベルに固定され、PWM信号 $\phi 11$ と $\phi 13$ が交互に「H」レベルにされる。したがって、トランジスタQ14、Q12がそれぞれオン状態およびオフ状態に固定され、トランジスタQ11とQ13が交互にオンされ、出力端子T14に直流電圧V1とV3が交互に現れる。

[0074] この期間では、トランジスタQ11がオンされたときにトランジスタQ11のオン時間に応じたレベルの電流I11が流れ、トランジスタQ11がオフされたときにダイオードD13およびトランジスタQ14の経路で電流I11を補完するレベルの電流I13が流れる。

[0075] トランジスタQ12はオフ状態に固定されているので、トランジスタQ12に電流は流れず、トランジスタQ12でスイッチング損失は発生しない。

トランジスタQ 1 3はオン／オフされるが、ダイオードD 1 3に電流が流れ、トランジスタQ 1 3に電流は流れないので、トランジスタQ 1 3においてスイッチング損失は発生しない。トランジスタQ 1 4はオン状態に固定されるので、トランジスタQ 1 4に電流が流れるが、トランジスタQ 1 4でスイッチング損失は発生しない。したがって、この期間では、トランジスタQ 1 1～Q 1 4のうちでトランジスタQ 1 1に流れる電流の実効値が最も大きくなり、トランジスタQ 1 1におけるスイッチング損失が最も大きくなる。

[0076] トランジスタQ 1 1がオフ状態からオン状態に変化する毎にダイオードD 1 3に逆バイアス電圧が印加され、ダイオードD 1 3が逆回復動作をする。この期間では、他のダイオードD 1 1, D 1 2, D 1 4に電流は流れない。

[0077] 正弦波指令値信号CMのレベルが負である期間では、PWM信号 ϕ 1 3, ϕ 1 1がそれぞれ「H」レベルおよび「L」レベルに固定され、PWM信号 ϕ 1 2と ϕ 1 4が交互に「H」レベルにされる。したがって、トランジスタQ 1 3, Q 1 1がそれぞれオン状態およびオフ状態に固定され、トランジスタQ 1 2とQ 1 4が交互にオンされ、出力端子T 1 4に直流電圧V 2とV 3が交互に現れる。

[0078] この期間では、トランジスタQ 1 2がオンされたときにトランジスタQ 1 2のオン時間に応じたレベルの電流I 1 2が流れ、トランジスタQ 1 2がオフされたときにダイオードD 1 4およびトランジスタQ 1 3の経路で電流I 1 3が流れる。

[0079] トランジスタQ 1 1はオフ状態に固定されているので、トランジスタQ 1 1に電流は流れず、トランジスタQ 1 1でスイッチング損失は発生しない。トランジスタQ 1 4はオン／オフされるが、ダイオードD 1 2に電流が流れ、トランジスタQ 1 4に電流は流れないので、トランジスタQ 1 4でスイッチング損失は発生しない。トランジスタQ 1 3はオン状態に固定されるので、トランジスタQ 1 3に電流が流れるが、トランジスタQ 1 3でスイッチング損失は発生しない。したがって、この期間では、トランジスタQ 1 1～Q 1 4のうちでトランジスタQ 1 2に流れる電流の実効値が最も大きくなり、

トランジスタQ 1 2におけるスイッチング損失が最も大きくなる。

[0080] また、トランジスタQ 1 2がオフ状態からオン状態に変化する毎にダイオードD 1 4に逆バイアス電圧が印加され、ダイオードD 1 4が逆回復動作をする。また、この期間では、他のダイオードD 1 1, D 1 2, D 1 3に電流は流れない。

[0081] まとめると、トランジスタQ 1 1, Q 1 2には大きな電流が流れ、トランジスタQ 1 1, Q 1 2においてスイッチング損失が発生する。トランジスタQ 1 3, Q 1 4にはトランジスタQ 1 1, Q 1 2よりも小さな電流が流れ、トランジスタQ 1 3, Q 1 4においてスイッチング損失は発生しない。

[0082] このため上記のように、トランジスタQ 1 1, Q 1 2として、ワイドバンドギャップ半導体であるS i Cを用いて形成され、定格電流が大きな値（たとえば6 0 0 A）のNチャネルMOSトランジスタを使用することにより、スイッチング損失の低減化を図っている。また、トランジスタQ 1 3, Q 1 4としては、ワイドバンドギャップ半導体以外の半導体であるS iを用いて形成され、定格電流が小さな値（たとえば4 5 0 A）のI G B Tを使用し、低コスト化を図っている。

[0083] ダイオードD 1 3, D 1 4にはトランジスタQ 1 3, Q 1 4と同程度の電流が流れ、ダイオードD 1 3, D 1 4は逆回復動作をする。ダイオードD 1 1, D 1 2には電流は流れない。なお、ダイオードD 1 1, D 1 2は、周知のように、負荷としてインダクタが使用された場合に、インダクタで発生した電圧からトランジスタQ 1 1, Q 1 2を保護するために設けられている。

[0084] このため上記のように、ダイオードD 1 3, D 1 4として、ワイドバンドギャップ半導体であるS i Cを用いて形成され、定格電流がトランジスタQ 1 3, Q 1 4と同程度の値（たとえば5 0 0 A）のショットキーバリアダイオードを使用することにより、逆回復動作時におけるリカバリ損失の低減化を図っている。ダイオードD 1 1, D 1 2としては、ワイドバンドギャップ半導体以外の半導体であるS iを用いて形成され、定格電流が小さな値（たとえば3 0 0 A）のダイオードを使用し、低コスト化を図っている。

[0085] 図10は、図6に示したインバータ3の外観を示す図である。図10において、インバータ3は、1つの半導体モジュールM2を備える。半導体モジュールM2の内部には、トランジスタQ11～Q14とダイオードD11～D14が設けられている。半導体モジュールM2の外部には、入力端子T11～T13と出力端子T14が設けられている。さらに、半導体モジュールM2の外部には、トランジスタQ11～Q14のゲートにPWM信号 $\phi 11 \sim \phi 14$ を与えるための4つの信号端子が設けられているが、図面の簡単化のため、4つの信号端子の図示は省略されている。

[0086] 以上のように、この実施の形態2では、電流をオン／オフするトランジスタQ11、Q12としてワイドバンドギャップ半導体で形成されたNチャネルMOSトランジスタを使用し、電流をオン／オフしないトランジスタQ13、Q14としてワイドバンドギャップ半導体以外の半導体で形成されたIGBTを使用したので、スイッチング損失の低減化と低コスト化を図ることができる。

[0087] さらに、逆回復動作をするダイオードD13、D14としてワイドバンドギャップ半導体で形成されたショットキーバリアダイオードを使用し、逆回復動作をしないダイオードD11、D12としてワイドバンドギャップ半導体以外の半導体で形成されたダイオードを使用したので、リカバリ損失の低減化と低コスト化を図ることができる。

[0088] なお、この実施の形態2では、ワイドバンドギャップ半導体としてSiCを使用したか、これに限るものではなく、ワイドバンドギャップ半導体であれば他のどのような半導体を使用しても構わない。たとえば、ワイドバンドギャップ半導体としてGaN（ガリウム・ナイトライド）を使用してもよい。

[0089] [実施の形態3]

図11は、この発明の実施の形態3によるインバータの構成を示す回路図であって、図6と対比される図である。図11を参照して、このインバータが図6のインバータ3と異なる点は、トランジスタQ13およびダイオード

D 1 3 の並列接続体とトランジスタ Q 1 4 およびダイオード D 1 4 の並列接続体とが置換されている点である。

[0090] トランジスタ Q 1 3, Q 1 4 のエミッタは互いに接続され、それらのコレクタはそれぞれ入力端子 T 1 3 および出力端子 T 1 4 に接続されている。トランジスタ Q 1 1 ~ Q 1 4 は、それぞれ PWM 信号 ϕ 1 1 ~ ϕ 1 4 によって制御される。出力端子 T 1 4 に直流電圧 V 1, V 3 を交互に出力する場合は、トランジスタ Q 1 4 がオンされるとともにトランジスタ Q 1 1, Q 1 3 が交互にオンされる。また、出力端子 T 1 4 に直流電圧 V 2, V 3 を交互に出力する場合は、トランジスタ Q 1 3 がオンされるとともにトランジスタ Q 1 2, Q 1 4 が交互にオンされる。

[0091] 他の構成および動作は、実施の形態 2 と同じであるので、その説明は繰り返さない。この実施の形態 3 でも、実施の形態 2 と同じ効果が得られる。

[0092] [実施の形態 4]

図 1 2 は、この発明の実施の形態 4 によるインバータの構成を示す回路図であって、図 6 と対比される図である。図 1 2 を参照して、このインバータが図 6 のインバータ 3 と異なる点は、トランジスタ Q 1 3, Q 1 4 のコレクタとダイオード D 1 3, D 1 4 のカソードが切り離され、トランジスタ Q 1 3 のコレクタとダイオード D 1 4 のカソードが接続され、トランジスタ Q 1 4 のコレクタとダイオード D 1 3 のカソードが接続されている点である。

[0093] トランジスタ Q 1 1 ~ Q 1 4 は、それぞれ PWM 信号 ϕ 1 1 ~ ϕ 1 4 によって制御される。出力端子 T 1 4 に直流電圧 V 1, V 3 を交互に出力する場合は、トランジスタ Q 1 4 がオンされるとともにトランジスタ Q 1 1, Q 1 3 が交互にオンされる。また、出力端子 T 1 4 に直流電圧 V 2, V 3 を交互に出力する場合は、トランジスタ Q 1 3 がオンされるとともにトランジスタ Q 1 2, Q 1 4 が交互にオンされる。

[0094] 他の構成および動作は、実施の形態 2 と同じであるので、その説明は繰り返さない。この実施の形態 4 でも、実施の形態 2 と同じ効果が得られる。

[0095] [実施の形態 5]

図１３は、この発明の実施の形態５による無停電電源装置の構成を示す回路ブロック図である。図１４は、図１３に示したコンバータ２２およびインバータ２４の構成を示す回路図である。図１５は、図１３に示した双方向チョッパ２３の構成を示す回路図である。図１３～図１５において、無停電電源装置は、入力フィルタ２１、コンバータ２２、直流正母線Ｌ１、直流負母線Ｌ２、直流中性点母線Ｌ３、コンデンサＣ１、Ｃ２、双方向チョッパ２３、インバータ２４、および出力フィルタ２５を備える。図面の簡単化のため、コンバータ２２、双方向チョッパ２３、およびインバータ２４を制御する制御装置の図示は省略されている。

[0096] 入力フィルタ２１は、リアクトル３１～３３およびコンデンサ３４～３６を含む。リアクトル３１～３３の一方端子は商用交流電源２０からの三相交流電圧ＶＵ、ＶＶ、ＶＷをそれぞれ受け、それらの他方端子はコンバータ２２の入力端子Ｔ０ａ～Ｔ０ｃに接続される。コンデンサ３４～３６の一方電極はそれぞれリアクトル３１～３３の一方端子に接続され、それらの他方電極はともに中性点ＮＰに接続される。リアクトル３１～３３およびコンデンサ３４～３６は、低域通過フィルタを構成する。入力フィルタ２１は、商用交流電源２０からの商用周波数の三相交流電力をコンバータ２２に通過させるとともに、コンバータ２２で発生するキャリア周波数の信号が商用交流電源２０側に通過するのを防止する。

[0097] 直流正母線Ｌ１、直流負母線Ｌ２、および直流中性点母線Ｌ３の一方端はそれぞれコンバータ２２の出力端子Ｔ１、Ｔ２、Ｔ３に接続され、それらの他方端はそれぞれインバータ２４の入力端子Ｔ１１、Ｔ１２、Ｔ１３に接続される。コンデンサＣ１は母線Ｌ１、Ｌ３間に接続され、コンデンサＣ２は母線Ｌ３、Ｌ２間に接続される。母線Ｌ１～Ｌ３は、双方向チョッパ２３を介してバッテリーＢ１１に接続される。

[0098] コンバータ２２は、図１４に示すように、入力端子Ｔ０ａ～Ｔ０ｃ、出力端子Ｔ１～Ｔ３、ダイオードＤ１ａ～Ｄ１ｃ、Ｄ２ａ～Ｄ２ｃ、および双方向スイッチＳ１ａ～Ｓ１ｃを含む。入力端子Ｔ０ａ～Ｔ０ｃは、商用交流電

源 20 から入力フィルタ 21 を介して供給される三相交流電圧 V_U , V_V , V_W をそれぞれ受ける。ダイオード $D_{1a} \sim D_{1c}$ のアノードは、それぞれ入力端子 $T_{0a} \sim T_{0c}$ に接続され、それらのカソードはともに出力端子 T_1 に接続される。ダイオード $D_{2a} \sim D_{2c}$ のアノードはともに出力端子 T_2 に接続され、それらのカソードはそれぞれ入力端子 $T_{0a} \sim T_{0c}$ に接続される。

[0099] 双方向スイッチ $S_{1a} \sim S_{1c}$ の一方端子はそれぞれ入力端子 $T_{0a} \sim T_{0c}$ に接続され、それらの他方端子はともに出力端子 T_3 に接続される。双方向スイッチ $S_{1a} \sim S_{1c}$ の各々は、図 1 で示したように、ダイオード $D_3 \sim D_6$ および N チャネル MOS トランジスタ Q_1 を含む。

[0100] ダイオード D_3 のアノードおよびダイオード D_5 のカソードはともに入力端子 T_{0a} (または T_{0b} 、または T_{0c}) に接続される。ダイオード D_4 のアノードおよびダイオード D_6 のカソードはともに出力端子 T_3 に接続される。ダイオード D_3 , D_4 のカソードは互いに接続され、ダイオード D_5 , D_6 のアノードは互いに接続される。トランジスタ Q_1 のドレインはダイオード D_3 , D_4 のカソードに接続され、トランジスタ Q_1 のソースはダイオード D_5 , D_6 のアノードに接続される。

[0101] 双方向スイッチ $S_{1a} \sim S_{1c}$ のトランジスタ Q_1 は、制御装置(図示せず)からの PWM 信号 ϕ_{1a} , ϕ_{1b} , ϕ_{1c} によってそれぞれ制御される。PWM 信号 ϕ_{1a} , ϕ_{1b} , ϕ_{1c} の波形は、図 2 (d) で示した PWM 信号 ϕ_1 と同様である。PWM 信号 ϕ_{1a} , ϕ_{1b} , ϕ_{1c} の位相は、それぞれ三相交流電圧 V_U , V_V , V_W の位相に同期しており、120 度ずつずれている。

[0102] すなわち、入力端子 T_{0a} 、出力端子 $T_1 \sim T_3$ 、ダイオード D_{1a} , D_{2a} 、および双方向スイッチ S_{1a} は、図 1 で示したコンバータを構成しており、交流電圧 V_U を直流電圧 $V_1 \sim V_3$ に変換して出力端子 $T_1 \sim T_3$ に出力する。入力端子 T_{0b} 、出力端子 $T_1 \sim T_3$ 、ダイオード D_{1b} , D_{2b} 、および双方向スイッチ S_{1b} は、図 1 で示したコンバータを構成してお

り、交流電圧 VV を直流電圧 $V1 \sim V3$ に変換して出力端子 $T1 \sim T3$ に出力する。入力端子 $T0c$ 、出力端子 $T1 \sim T3$ 、ダイオード $D1c$ 、 $D2c$ 、および双方向スイッチ $S1c$ は、図1で示したコンバータを構成しており、交流電圧 VW を直流電圧 $V1 \sim V3$ に変換して出力端子 $T1 \sim T3$ に出力する。コンバータ22は、三相交流電圧 VU 、 VV 、 VW を直流電圧 $V1 \sim V3$ に変換して出力端子 $T1 \sim T3$ に出力する。

[0103] 実施の形態1で説明したように、ダイオード $D1a \sim D1c$ 、 $D2a \sim D2c$ と双方向スイッチ $S1a \sim S1c$ のトランジスタ $Q1$ はワイドバンドギャップ半導体で形成され、双方向スイッチ $S1a \sim S1c$ のダイオード $D3 \sim D6$ はワイドバンドギャップ半導体以外の半導体で形成される。ダイオード $D1a \sim D1c$ 、 $D2a \sim D2c$ の各々の定格電流は、ダイオード $D3 \sim D6$ およびトランジスタ $Q1$ の各々の定格電流よりも大きい。

[0104] コンバータ22は、商用交流電源20から三相交流電力が正常に供給されている通常時は、商用交流電源20から入力フィルタ21を介して供給される三相交流電力を直流電力に変換し、その直流電力を双方向チョッパ23を介してバッテリーB11に供給するとともに、インバータ24に供給する。バッテリーB11は、直流電力を蓄える。

[0105] 換言すると、コンバータ20は、制御装置(図示せず)から与えられるPWM信号 $\phi1a$ 、 $\phi1b$ 、 $\phi1c$ によって制御され、商用交流電源20から入力フィルタ21を介して供給される三相交流電圧 VU 、 VV 、 VW に基づいて直流電圧 $V1 \sim V3$ を生成し、生成した直流電圧 $V1 \sim V3$ をそれぞれ直流正母線 $L1$ 、直流負母線 $L2$ 、および直流中性点母線 $L3$ に与える。なお、出力端子 $T3$ を接地すれば、直流電圧 $V1 \sim V3$ はそれぞれ正電圧、負電圧、 $0V$ となる。直流電圧 $V1 \sim V3$ は、コンデンサ $C1$ 、 $C2$ によって平滑化される。直流電圧 $V1 \sim V3$ は、双方向チョッパ23を介してバッテリーB11に供給されるとともに、インバータ24に供給される。商用交流電源20からの交流電力の供給が停止された停電時は、トランジスタ $Q1$ はオフ状態に固定され、コンバータ22の運転は停止される。

- [0106] 双方向チョッパ23は、商用交流電源20から三相交流電力が供給されている場合は、コンデンサC1、C2からバッテリーB11に直流電力を供給し、商用交流電源20から三相交流電力の供給が停止された場合、すなわち停電時は、バッテリーB11からコンデンサC1、C2に直流電力を供給する。
- [0107] すなわち図15に示すように、双方向チョッパ23は、端子T21～T25、トランジスタQ21～Q24、ダイオードD21～D24、およびノーマルモードリアクトル（直流リアクトル）40を含む。端子T21～T23は、それぞれ直流正母線L1、直流負母線L2、および直流中性点母線L3に接続される。端子T24、T25は、それぞれバッテリーB11の正極および負極に接続される。
- [0108] トランジスタQ21、Q22は端子T21、T23間に直列接続され、トランジスタQ23、Q24は端子T23、T22間に直列接続される。ダイオードD21～D24は、それぞれトランジスタQ21～Q24に逆並列に接続される。ノーマルモードリアクトル40は、トランジスタQ21、Q22間のノードと端子T24との間に接続されたコイル41と、端子T25とトランジスタQ23、Q24間のノードとの間に接続されたコイル42とを含む。
- [0109] トランジスタQ21～Q24の各々は、ワイドバンドギャップ半導体以外の半導体であるSi（シリコン）を用いて形成されたIGBTである。ダイオードD21～D24の各々は、ワイドバンドギャップ半導体以外の半導体であるSi（シリコン）を用いて形成されている。
- [0110] 商用交流電源20から三相交流電力が供給されている場合、コンデンサC1、C2から双方向チョッパ23を介してバッテリーB11に直流電力が供給され、バッテリーB11が充電される。この場合、トランジスタQ22、Q23はオフ状態に固定され、トランジスタQ21、Q24が交互にオンにされる。
- [0111] すなわち、第1バッテリー充電モードでは、トランジスタQ22～Q24がオフするとともに、トランジスタQ21がオンする。これにより、端子T2

1 からトランジスタ Q 2 1、コイル 4 1、バッテリー B 1 1、コイル 4 2、およびダイオード D 2 3 を介して端子 T 2 3 に電流が流れ、コンデンサ C 1 が放電されてバッテリー B 1 1 が充電される。

[0112] また、第 2 バッテリー充電モードでは、トランジスタ Q 2 2、Q 2 3 がオフするとともに、トランジスタ Q 2 1、Q 2 4 がオンする。これにより、端子 T 2 1 からトランジスタ Q 2 1、コイル 4 1、バッテリー B 1 1、コイル 4 2、およびトランジスタ Q 2 4 を介して端子 T 2 2 に電流が流れ、コンデンサ C 1、C 2 が放電されてバッテリー B 1 1 が充電される。

[0113] 第 3 バッテリー充電モードでは、トランジスタ Q 2 1～Q 2 3 がオフするとともに、トランジスタ Q 2 4 がオンする。これにより、端子 T 2 3 からダイオード D 2 2、コイル 4 1、バッテリー B 1 1、コイル 4 2、およびトランジスタ Q 2 4 を介して端子 T 2 2 に電流が流れ、コンデンサ C 2 が放電されてバッテリー B 1 1 が充電される。

[0114] 第 1 バッテリー充電モードと第 3 バッテリー充電モードは、交互に行なわれる。第 1 バッテリー充電モードと第 3 バッテリー充電モードの間の期間では、コイル 4 1、4 2 に蓄えられた電磁エネルギーが放出されて、ダイオード D 2 2、コイル 4 1、バッテリー B 1 1、コイル 4 2、およびダイオード D 2 3 の経路に電流が流れ、バッテリー B 1 1 が充電される。第 2 バッテリー充電モードは、第 1 バッテリー充電モードと第 3 バッテリー充電モードが重なっているモードである。

[0115] 商用交流電源 2 0 からの三相交流電力の供給が停止されている場合、バッテリー B 1 1 から双方向チョッパ 2 3 を介してコンデンサ C 1、C 2 に直流電力が供給され、コンデンサ C 1、C 2 が充電される。この場合、トランジスタ Q 2 1、Q 2 4 はオフ状態に固定され、トランジスタ Q 2 2、Q 2 3 が交互にオンにされる。

[0116] すなわち、第 1 バッテリー放電モードでは、トランジスタ Q 2 1、Q 2 3、Q 2 4 がオフするとともに、トランジスタ Q 2 2 がオンする。これにより、バッテリー B 1 1 の正電極からコイル 4 1、トランジスタ Q 2 2、コンデンサ

C 2、ダイオードD 2 4、およびコイル4 2を介してバッテリーB 1 1の負電極に電流が流れ、バッテリーB 1 1が放電されてコンデンサC 2が充電される。

[0117] 第2バッテリー放電モードでは、トランジスタQ 2 1～Q 2 4がオフする。これにより、バッテリーB 1 1の正電極からコイル4 1、ダイオードD 2 1、コンデンサC 1、C 2、ダイオードD 2 4、およびコイル4 2を介してバッテリーB 1 1の負電極に電流が流れ、バッテリーB 1 1が放電されてコンデンサC 1、C 2が充電される。

[0118] 第3バッテリー放電モードでは、トランジスタQ 2 1、Q 2 2、Q 2 4がオフするとともに、トランジスタQ 2 3がオンする。これにより、バッテリーB 1 1の正電極からコイル4 1、ダイオードD 2 1、コンデンサC 1、トランジスタQ 2 3、およびコイル4 2を介してバッテリーB 1 1の負電極に電流が流れ、バッテリーB 1 1が放電されてコンデンサC 1が充電される。

[0119] 第1バッテリー放電モードと第3バッテリー放電モードは、交互に行なわれる。第1バッテリー放電モードと第3バッテリー放電モードの間の期間において、端子T 2 1、T 2 2間の電圧がバッテリーB 1 1の電圧よりも低下している場合は、第2バッテリー放電モードが行なわれる。

[0120] インバータ2 4は、図1 4に示すように、入力端子T 1 1～T 1 3、出力端子T 1 4 a～T 1 4 c、トランジスタQ 1 1 a～Q 1 1 c、Q 1 2 a～Q 1 2 c、ダイオードD 1 1 a～D 1 1 c、D 1 2 a～D 1 2 c、および双方向スイッチS 2 a～S 2 cを含む。入力端子T 1 1～T 1 3は、それぞれ直流正母線L 1、直流負母線L 2、および直流中性点母線L 3に接続される。

[0121] トランジスタQ 1 1 a～Q 1 1 cのドレインはともに入力端子T 1 1に接続され、それらのソースはそれぞれ出力端子T 1 4 a～T 1 4 cに接続される。トランジスタQ 1 2 a～Q 1 2 cのドレインはそれぞれ出力端子T 1 4 a～T 1 4 cに接続され、それらのソースはともに入力端子T 1 2に接続される。ダイオードD 1 1 a～D 1 1 c、D 1 2 a～D 1 2 cは、それぞれトランジスタQ 1 1 a～Q 1 1 c、Q 1 2 a～Q 1 2 cに逆並列に接続される。

- 。
- [0122] 双方向スイッチS 2 a～S 2 cの一方端子はともに入力端子T 1 3に接続され、それらの他方端子はそれぞれ出力端子T 1 4 a～T 1 4 cに接続される。双方向スイッチS 2 a～S 2 cの各々は、図6で示したように、トランジスタQ 1 3，Q 1 4およびダイオードD 1 3，D 1 4を含む。
- [0123] トランジスタQ 1 3，Q 1 4のコレクタは互いに接続され、トランジスタQ 1 3のエミッタは入力端子T 1 3に接続され、トランジスタQ 1 4のエミッタは出力端子T 1 4 a（またはT 1 4 b、またはT 1 4 c）に接続される。ダイオードD 1 3，D 1 4は、それぞれトランジスタQ 1 3，Q 1 4に逆並列に接続されている。
- [0124] トランジスタQ 1 1 a～Q 1 1 cは、制御装置(図示せず)からのPWM信号 $\phi 1 1 a$ ， $\phi 1 1 b$ ， $\phi 1 1 c$ によってそれぞれ制御される。PWM信号 $\phi 1 1 a$ ， $\phi 1 1 b$ ， $\phi 1 1 c$ の波形は、図7（b）で示したPWM信号 $\phi 1 1$ と同様である。PWM信号 $\phi 1 1 a$ ， $\phi 1 1 b$ ， $\phi 1 1 c$ の位相は、それぞれ三相交流電圧V U，V V，V Wの位相に同期しており、120度ずつずれている。
- [0125] トランジスタQ 1 2 a～Q 1 2 cは、制御装置(図示せず)からのPWM信号 $\phi 1 2 a$ ， $\phi 1 2 b$ ， $\phi 1 2 c$ によってそれぞれ制御される。PWM信号 $\phi 1 2 a$ ， $\phi 1 2 b$ ， $\phi 1 2 c$ の波形は、図7（e）で示したPWM信号 $\phi 1 2$ と同様である。PWM信号 $\phi 1 2 a$ ， $\phi 1 2 b$ ， $\phi 1 2 c$ の位相は、それぞれ三相交流電圧V U，V V，V Wの位相に同期しており、120度ずつずれている。
- [0126] 双方向スイッチS 2 a～S 2 cのトランジスタQ 1 3は、制御装置(図示せず)からのPWM信号 $\phi 1 3 a$ ， $\phi 1 3 b$ ， $\phi 1 3 c$ によってそれぞれ制御される。PWM信号 $\phi 1 3 a$ ， $\phi 1 3 b$ ， $\phi 1 3 c$ は、図7（d）で示したように、それぞれPWM信号 $\phi 1 1 a$ ， $\phi 1 1 b$ ， $\phi 1 1 c$ の相補信号である。
- 。
- [0127] 双方向スイッチS 2 a～S 2 cのトランジスタQ 1 4は、制御装置(図示せ

ず)からのPWM信号 $\phi 14a$ 、 $\phi 14b$ 、 $\phi 14c$ によってそれぞれ制御される。PWM信号 $\phi 14a$ 、 $\phi 14b$ 、 $\phi 14c$ は、図7(c)で示したように、それぞれPWM信号 $\phi 12a$ 、 $\phi 12b$ 、 $\phi 12c$ の相補信号である。

[0128] すなわち、入力端子T11～T13、出力端子T14a、トランジスタQ11a、Q12a、ダイオードD11a、D12a、および双方向スイッチS2aは、図6で示したインバータを構成しており、直流電圧V1～V3を交流電圧V4aに変換して出力端子T14aに出力する。

[0129] 入力端子T11～T13、出力端子T14b、トランジスタQ11b、Q12b、ダイオードD11b、D12b、および双方向スイッチS2bは、図6で示したインバータを構成しており、直流電圧V1～V3を交流電圧V4bに変換して出力端子T14bに出力する。

[0130] 入力端子T11～T13、出力端子T14c、トランジスタQ11c、Q12c、ダイオードD11c、D12c、および双方向スイッチS2cは、図6で示したインバータを構成しており、直流電圧V1～V3を交流電圧V4cに変換して出力端子T14cに出力する。交流電圧V4a～V4cは三相交流電圧VU、VV、VWに同期して変化し、交流電圧V4a～V4cの位相は120度ずつずれている。

[0131] 実施の形態2で説明したように、トランジスタQ11a～Q11c、Q12a～Q12cおよび双方向スイッチS2a～S2cのダイオードD13、D14はワイドバンドギャップ半導体で形成され、ダイオードD11a～D11c、D12a～D12cおよび双方向スイッチS2a～S2cのトランジスタQ13、Q14はワイドバンドギャップ半導体以外の半導体で形成される。トランジスタQ11a～Q11c、Q12a～Q12cの各々の定格電流は、トランジスタQ13、Q14およびダイオードD13、D14の各々の定格電流よりも大きい。

[0132] インバータ24は、商用交流電源20から三相交流電力が正常に供給されている通常時は、コンバータ22で生成された直流電力を三相交流電力に変

換し、商用交流電源 20 からの交流電力の供給が停止された停電時は、バッテリー B 11 から双方向チョッパ 23 を介して供給される直流電力を三相交流電力に変換する。

[0133] 換言すると、インバータ 24 は、通常時はコンバータ 22 から母線 L 1 ~ L 3 を介して供給される直流電圧 V 1 ~ V 3 に基づいて三相交流電圧 V 4 a ~ V 4 c を生成し、停電時はバッテリー B 11 から双方向チョッパ 23 および母線 L 1 ~ L 3 を介して供給される直流電圧 V 1 ~ V 3 に基づいて三相交流電圧 V 4 a ~ V 4 c を生成する。

[0134] 出力フィルタ 25 は、図 13 に示すように、リアクトル 51 ~ 53 およびコンデンサ 54 ~ 56 を含む。リアクトル 51 ~ 53 の一方端子はそれぞれインバータ 24 の出力端子 T 14 a ~ T 14 c に接続され、それらの他方端子は負荷 26 に接続される。コンデンサ 54 ~ 56 の一方電極はそれぞれリアクトル 51 ~ 53 の他方端子に接続され、それらの他方電極はともに中性点 N P に接続される。リアクトル 51 ~ 53 およびコンデンサ 54 ~ 56 は低域通過フィルタを構成する。

[0135] 出力フィルタ 25 は、インバータ 24 から出力される交流電力のうちの商用周波数の交流電力を負荷 26 に通過させるとともに、インバータ 24 で発生するキャリア周波数の信号が負荷 26 側に通過するのを防止する。換言すると、出力フィルタ 25 は、インバータ 24 の出力電圧 V 4 a ~ V 4 c を商用周波数の正弦波の三相交流電圧 V R, V S, V T に変換して負荷 26 に供給する。負荷 26 は、三相交流電圧 V R, V S, V T によって駆動される。

[0136] 制御装置(図示せず)は、商用交流電源 20 からの三相交流電圧 V U, V V, V W、負荷 26 に出力される三相交流電圧 V R, V S, V T、直流電圧 V 1 ~ V 3、バッテリー B 11 の端子間電圧などをモニタしながら、PWM 信号を供給することにより、コンバータ 22、双方向チョッパ 23、およびインバータ 24 を制御する。

[0137] 次に、この無停電電源装置の動作について説明する。商用交流電源 20 から三相交流電力が正常に供給されている通常時は、商用交流電源 20 からの

交流電力が入力フィルタ 21 を介してコンバータ 22 に供給され、コンバータ 22 によって直流電力に変換される。コンバータ 22 で生成された直流電力は、双方向チョッパ 23 を介してバッテリー B11 に蓄えられるとともにインバータ 24 に供給され、インバータ 24 によって商用周波数の三相交流電力に変換される。インバータ 24 で生成された三相交流電力は、出力フィルタ 25 を介して負荷 26 に供給され、負荷 26 が運転される。

[0138] 商用交流電源 20 からの交流電力の供給が停止された停電時は、コンバータ 22 の運転が停止されるとともに、バッテリー B11 の直流電力が双方向チョッパ 23 を介してインバータ 24 に供給され、インバータ 24 によって商用周波数の三相交流電力に変換される。インバータ 24 で生成された三相交流電力は、出力フィルタ 25 を介して負荷 26 に供給され、負荷 26 の運転が継続される。

[0139] したがって、停電が発生した場合でも、バッテリー B11 に直流電力が蓄えられている限りは負荷 26 の運転が継続される。商用交流電源 20 からの交流電力の供給が再開された場合は、コンバータ 22 の運転が再開され、コンバータ 22 で生成された直流電力が双方向チョッパ 23 を介してバッテリー B11 に供給されるとともにインバータ 24 に供給され、元の状態に戻る。この実施の形態 5 でも、実施の形態 1～4 と同じ効果が得られる。

[0140] 今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明でなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

符号の説明

[0141] T0, T0a～T0c, T11～T13 入力端子、T1～T3, T14, T14a～T14c 出力端子、T21～T25 端子、Q1, Q11～Q14, Q11a～Q11c, Q12a～Q12c, Q21～Q24 トランジスタ、D1～D6, D1a～D1c, D2a～D2c, D11～D14, D11a～D11c, D12a～D12c, D21～D24 ダイオード

、B 1, B 2, B 1 1 バッテリ、M 1, M 2 半導体モジュール、1, 2
1 入力フィルタ、2, 2 2 コンバータ、L 1 直流正母線、L 2 直流
負母線、L 3 直流中性点母線、C 1, C 2, 3 4 ~ 3 6, 5 4 ~ 5 6 コ
ンデンサ、3, 2 4 インバータ、4, 2 5 出力フィルタ、5 制御装置
、1 0, 2 0 商用交流電源、1 1, 2 6 負荷、2 3 双方向チョッパ、
3 1 ~ 3 3, 5 1 ~ 5 3 リアクトル、S 1 a ~ S 1 c, S 2 a ~ S 2 c
双方向スイッチ、4 0 ノーマルモードリアクトル、4 1, 4 2 コイル。

請求の範囲

- [請求項1] 入力端子に与えられる交流電圧を第1～第3の直流電圧に変換してそれぞれ第1～第3の出力端子に出力するコンバータであって、
- アノードおよびカソードがそれぞれ前記入力端子および前記第1の出力端子に接続された第1のダイオードと、
- アノードおよびカソードがそれぞれ前記第2の出力端子および前記入力端子に接続された第2のダイオードと、
- 前記入力端子および前記第3の出力端子間に接続された第1の双方向スイッチとを備え、
- 前記第1の直流電圧は前記第2の直流電圧よりも高く、前記第3の直流電圧は前記第1および第2の直流電圧の中間電圧であり、
- 前記第1の双方向スイッチは第3～第6のダイオードおよび第1のトランジスタを含み、
- 前記第3および第4のダイオードのアノードはそれぞれ前記入力端子および前記第3の出力端子に接続され、それらのカソードはともに前記第1のトランジスタの第1の電極に接続され、
- 前記第5および第6のダイオードのカソードはそれぞれ前記入力端子および前記第3の出力端子に接続され、それらのアノードはともに前記第1のトランジスタの第2の電極に接続され、
- 前記第1のトランジスタは予め定められた周期でオンおよびオフされ、
- 前記第1のダイオード、前記第2のダイオード、および前記第1のトランジスタの各々はワイドバンドギャップ半導体で形成され、
- 前記第3～第6のダイオードの各々はワイドバンドギャップ半導体以外の半導体で形成されている、コンバータ。
- [請求項2] 前記第1～第6のダイオードおよび前記第1のトランジスタを含む半導体モジュールを備える、請求項1に記載のコンバータ。
- [請求項3] 前記第1および第2のダイオードの各々の定格電流は、前記第3～

第6のダイオードと前記第1のトランジスタの各々の定格電流よりも大きい、請求項1に記載のコンバータ。

[請求項4] 前記ワイドバンドギャップ半導体はSiCであり、前記ワイドバンドギャップ半導体以外の半導体はSiである、請求項1に記載のコンバータ。

[請求項5] 請求項1に記載のコンバータと、
それぞれ前記第1～第3の出力端子に与えられる第1～第3の直流電圧を3レベルの交流電圧に変換して第4の出力端子に出力するインバータとを備え、

前記インバータは、

第1および第2の電極がそれぞれ前記第1および第4の出力端子に接続された第2のトランジスタと、

第1および第2の電極がそれぞれ前記第4および第2の出力端子に接続された第3のトランジスタと、

それぞれ前記第2および第3のトランジスタに逆並列に接続された第7および第8のダイオードと、

前記第3および第4の出力端子間に接続された第2の双方向スイッチとを備え、

前記第2の双方向スイッチは、第4および第5のトランジスタと第9および第10のダイオードを含み、

前記第2のトランジスタ、前記第3のトランジスタ、前記第9のダイオード、および前記第10のダイオードの各々は前記ワイドバンドギャップ半導体で形成され、

前記第4のトランジスタ、前記第5のトランジスタ、前記第7のダイオード、および前記第8のダイオードの各々は前記ワイドバンドギャップ半導体以外の半導体で形成されている、電力変換装置。

[請求項6] 前記第4および第5のトランジスタの第1の電極は互いに接続され、それらの第2の電極はそれぞれ前記第3および第4の出力端子に接

続され、

前記第9および第10のダイオードはそれぞれ前記第4および第5のトランジスタに逆並列に接続され、

前記第4の出力端子に前記第1および第3の直流電圧を交互に出力する場合は、前記第5のトランジスタがオンされるとともに前記第2および第4のトランジスタが交互にオンされ、

前記第4の出力端子に前記第2および第3の直流電圧を交互に出力する場合は、前記第4のトランジスタがオンされるとともに前記第3および第5のトランジスタが交互にオンされる、請求項5に記載の電力変換装置。

[請求項7]

前記第4および第5のトランジスタの第1の電極はそれぞれ前記第4および第3の出力端子に接続され、それらの第2の電極は互いに接続され、

前記第9および第10のダイオードはそれぞれ前記第4および第5のトランジスタに逆並列に接続され、

前記第4の出力端子に前記第1および第3の直流電圧を交互に出力する場合は、前記第5のトランジスタがオンされるとともに前記第2および第4のトランジスタが交互にオンされ、

前記第4の出力端子に前記第2および第3の直流電圧を交互に出力する場合は、前記第4のトランジスタがオンされるとともに前記第3および第5のトランジスタが交互にオンされる、請求項5に記載の電力変換装置。

[請求項8]

前記第4および第5のトランジスタの第2の電極はそれぞれ前記第3および第4の出力端子に接続され、

前記第9および第10のダイオードのアノードはそれぞれ前記第3および第4の出力端子に接続され、それらのカソードはそれぞれ前記第5および第4のトランジスタの第1の電極に接続され、

前記第4の出力端子に前記第1および第3の直流電圧を交互に出力

する場合は、前記第5のトランジスタがオンされるとともに前記第2および第4のトランジスタが交互にオンされ、

前記第4の出力端子に前記第2および第3の直流電圧を交互に出力する場合は、前記第4のトランジスタがオンされるとともに前記第3および第5のトランジスタが交互にオンされる、請求項5に記載の電力変換装置。


[請求項9] 前記インバータは、前記第2～第5のトランジスタおよび前記第7～第10のダイオードを含む半導体モジュールを備える、請求項5に記載の電力変換装置。

[請求項10] 前記第2および第3のトランジスタの各々の定格電流は、前記第4および第5のトランジスタと前記第7～第10のダイオードの各々の定格電流よりも大きい、請求項5に記載の電力変換装置。

[請求項11] 前記ワイドバンドギャップ半導体はSiCであり、前記ワイドバンドギャップ半導体以外の半導体はSiである、請求項5に記載の電力変換装置。


[図1]

FIG.1




[図2]

FIG.2




[図3]

FIG.3




[図4]

FIG.4




[図5]

FIG.5




[図6]

FIG.6




[図7]

FIG.7




[図8]

FIG.8




[図9]

FIG.9




[図10]

FIG.10




[図11]

FIG.11



[図12]

FIG.12



[図13]





FIG.13


[図14]

FIG.14



[図15]

FIG.15



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2015/061959

A. CLASSIFICATION OF SUBJECT MATTER

H02M7/12(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H02M7/12

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2015
Kokai Jitsuyo Shinan Koho	1971-2015	Toroku Jitsuyo Shinan Koho	1994-2015

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
E, A	JP 2015-107043 A (Hitachi, Ltd.), 08 June 2015 (08.06.2015), paragraphs [0001] to [0048] (Family: none)	1-11
A	EP 2802068 A2 (HAMILTON SUNDSTRAND CORP.), 12 November 2014 (12.11.2014), paragraphs [0001] to [0036] & US 2014/0334208 A1	1-11
A	JP 5664819 B1 (Fuji Electric Co., Ltd.), 04 February 2015 (04.02.2015), paragraphs [0001] to [0017] (Family: none)	1-11

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier application or patent but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search
16 June 2015 (16.06.15)

Date of mailing of the international search report
30 June 2015 (30.06.15)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2015/061959

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2012-186946 A (Fuji Electric Co., Ltd.), 27 September 2012 (27.09.2012), paragraphs [0001] to [0013] (Family: none)	1-11
A	JP 2011-78296 A (Mitsubishi Electric Corp.), 14 April 2011 (14.04.2011), paragraphs [0001] to [0004] (Family: none)	1-11

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. H02M7/12(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H02M7/12

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2015年
日本国実用新案登録公報	1996-2015年
日本国登録実用新案公報	1994-2015年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
E, A	JP 2015-107043 A（株式会社日立製作所）2015.06.08, 段落[0001]-[0048]（ファミリーなし）	1-11
A	EP 2802068 A2（HAMILTON SUNDSTRAND CORPORATION）2014.11.12, 段落[0001]-[0036] & US 2014/0334208 A1	1-11
A	JP 5664819 B1（富士電機株式会社）2015.02.04, 段落[0001]-[0017]（ファミリーなし）	1-11

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

16.06.2015

国際調査報告の発送日

30.06.2015

国際調査機関の名称及びあて先

日本国特許庁（I S A/J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

安食 泰秀

3 V

3740

電話番号 03-3581-1101 内線 3357

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2012-186946 A (富士電機株式会社) 2012. 09. 27, 段落[0001]-[0013] (ファミリーなし)	1-11
A	JP 2011-78296 A (三菱電機株式会社) 2011. 04. 14, 段落[0001]-[0004] (ファミリーなし)	1-11