



(12) 发明专利

(10) 授权公告号 CN 111245552 B

(45) 授权公告日 2022. 04. 05

(21) 申请号 202010042898.4

(22) 申请日 2020.01.15

(65) 同一申请的已公布的文献号  
申请公布号 CN 111245552 A

(43) 申请公布日 2020.06.05

(73) 专利权人 重庆邮电大学  
地址 400065 重庆市南岸区南山街道崇文  
路2号

(72) 发明人 曾凡鑫 李国军 周秀娜 叶昌荣

(74) 专利代理机构 重庆辉腾律师事务所 50215  
代理人 王海军

(51) Int. Cl.  
H04J 13/00 (2011.01)  
H04J 13/14 (2011.01)

(56) 对比文件

CN 101959289 A, 2011.01.26  
US 2016308402 A1, 2016.10.20  
Zilong Liu 等. Optimal Odd-Length  
Binary Z-Complementary Pairs. 《IEEE  
TRANSACTIONS ON INFORMATION THEORY》. 2014,  
第60卷(第9期),

审查员 周健


权利要求书2页 说明书6页 附图2页

(54) 发明名称

用删除法产生二型二元非周期Z互补序列对  
信号生成方法与装置

(57) 摘要

本发明属于通信系统技术领域,特别涉及一  
种用删除法产生二型二元非周期Z互补序列对信  
号生成方法与装置,包括任意选定偶长度为N'的  
二元戈莱互补序列对(a,b)作为种子对;任意选  
定s个正整数 $r_i$ ,其中, $1 \leq i \leq s$ ;任意选定s个正  
整数 $d_j$ ,其中, $1 \leq j \leq s$ ;将序列a的第 $r_i$ 个码元删  
除,获得的长度为 $N=N-s$ 的序列作为e;将序列b  
的第 $d_j$ 个码元删除,获得的长度为 $N=N-s$ 的序列  
作为w;本发明获得的二型二元非周期Z互补序列  
对(e,w)在序列长度、零相关区宽度可调,能产生  
达到最大零相关区宽度的奇长度二型二元非周  
期Z互补序列对。此外,一种可实现的装置被提  
供。本发明可应用于信号处理、通信系统和大规模  
集成电路测试等。



1. 用删除法产生二型二元非周期Z互补序列对信号生成方法,其特征在于,具体包括以下步骤:

S1、任意选定偶长度为 $N'$ 的二元戈莱互补序列对 $(\underline{a}, \underline{b})$ 作为种子对;

S2、任意选定 $s$ 个正整数 $r_i$ ,其中, $1 \leq s \leq N'-1$ , $1 \leq i \leq s$ ,并且 $1 < r_1 < r_2 < \dots < r_s < N'$ ;

S3、任意选定 $s$ 个正整数 $d_j$ ,其中, $1 \leq s \leq N'-1$ , $1 \leq j \leq s$ ,并且 $1 < d_1 < d_2 < \dots < d_s < N'$ ;

S4、将序列 $\underline{a}$ 的第 $r_i$ 个码元删除,其中, $1 \leq i \leq s$ ,所获得的长度为 $N=N'-s$ 的序列作为 $\underline{e}$ ;

S5、将序列 $\underline{b}$ 的第 $d_j$ 个码元删除,其中, $1 \leq j \leq s$ ,所获得的长度为 $N=N'-s$ 的序列作为 $\underline{w}$ ;

序列对 $(\underline{e}, \underline{w})$ 是长度为 $N$ 的二型二元非周期Z互补序列对,并且有零相关区宽度 $Z \geq \min\{r_1-1, d_1-1, N'-r_s, N'-d_s\}+1$ 。

2. 根据权利要求1所述的用删除法产生二型二元非周期Z互补序列对信号生成方法,其特征在于,当 $s=1$ , $r_1=N'/2$ , $d_1=N'/2$ ,或者 $r_1=N'/2+1$ , $d_1=N'/2+1$ ,或者 $r_1=N'/2$ , $d_1=N'/2+1$ ,或者 $r_1=N'/2+1$ , $d_1=N'/2$ 时,序列对 $(\underline{e}, \underline{w})$ 是有奇长度为 $N=N'-1$ 的二型二元非周期Z互补序列对,并且有最大的零相关区宽度 $Z=(N+1)/2=N'/2$ 。

3. 用删除法产生二型二元非周期Z互补序列对信号生成装置,其特征在于,包括控制电路、二元戈莱互补序列对数据库、开关电路1、移位寄存器、开关电路2、二型二元非周期Z互补序列对数据库,其中:

控制电路,用于控制开关电路1和开关电路2以及删除序列中指定位置的码元;

二元戈莱互补序列对数据库,用于生成二元戈莱互补序列对 $(\underline{a}, \underline{b})$ ;

开关电路1,用于控制二元戈莱互补序列进入移位寄存器;

移位寄存器,用于确定序列中码元位置;

开关电路2,用于控制二型二元非周期Z互补序列对进入移位寄存器;

二型二元非周期Z互补序列对数据库,用于存储生成的二型二元非周期Z互补序列对 $(\underline{e}, \underline{w})$ ;则二型二元非周期Z互补序列对中序列 $\underline{e}$ 的生成过程包括:

控制电路控制开关电路1、开关电路2处于关状态,并对移位寄存器进行清零操作;

控制电路判断二元戈莱互补序列对数据库中选定的序列 $\underline{a}$ 中的码元;

如果该码元需要删除,则控制开关电路1、开关电路2处于关状态,并删除该码元;

如果该码元不需要删除,则控制开关电路1处于开状态且开关电路2处于关状态,并将该码元输入移位寄存器中;

当序列 $\underline{a}$ 中的所有码元完成传输,移位寄存器中存储了新生成的序列 $\underline{e}$ ;

控制电路控制开关电路1处于关状态且开关电路2处于开状态,移位寄存器将序列 $\underline{e}$ 输入到二型二元非周期Z互补序列对数据库;

二型二元非周期Z互补序列对中序列 $\underline{w}$ 的生成过程包括:

控制电路控制开关电路1、开关电路2处于关状态,并对移位寄存器进行清零操作;

控制电路判断二元戈莱互补序列对数据库中选定的序列 $\underline{b}$ 中的码元;

如果该码元需要删除,则控制开关电路1、开关电路2处于关状态,并删除该码元;

如果该码元不需要删除,则控制开关电路1处于开状态且开关电路2处于关状态,并将该码元输入移位寄存器中;

当序列 $\underline{b}$ 中的所有码元完成传输,移位寄存器中存储了新生成的序列 $\underline{w}$ ;

控制电路控制开关电路1处于关状态且开关电路2处于开状态,移位寄存器将序列 $\underline{w}$ 输

入到二型二元非周期Z互补序列对数据库。

## 用删除法产生二型二元非周期Z互补序列对信号生成方法与装置

### 技术领域

[0001] 本发明属于通信系统技术领域,特别涉及一种用删除法产生二型二元非周期Z互补序列对信号生成方法与装置。

### 背景技术

[0002] 二型二元非周期Z互补序列对由两条相等长度N的序列构成,其特点在于这两条序列的非周期自相关函数的和在最大时移位置点,即时移 $\tau=N-1$ 附近有一零相关区(zero correlation zone,简称ZCZ)。例如,下面的长度 $N=11$ 的二元序列对:

[0003]  $\underline{a}=(1,-1,-1,1,-1,-1,1,-1,-1,-1,1)$

[0004]  $\underline{b}=(1,-1,-1,-1,-1,-1,-1,-1,1,1,-1)$ 的非周期自相关函数的和为:

[0005]  $(22,2,-2,6,2,-2,0,0,0,0,0)$  ( $0 \leq \text{时移} \tau \leq 10$ )。

[0006] 非常明显,在最大时移点 $\tau=10$ 附近有5个零,即这对序列有零相关区宽度为 $Z=6$ 。因此, $(\underline{a}, \underline{b})$ 是奇长度 $N=11$ 、零相关区宽度 $Z=6$ 的二型二元非周期Z互补序列对。

[0007] 特别地,当ZCZ区包含全部非零时移时,二型二元非周期Z互补序列对就退化为二元戈莱互补序列对(其概念见P.Z.Fan and M.Darnell, Sequence Design for Communications Applications, John Wiley&Sons INC., 1996第13章第1节),二元戈莱互补序列对的长度必有形式 $N'=2^{\alpha}10^{\beta}26^{\gamma}$ ,其中, $\alpha, \beta, \gamma$ 是非负整数(下同)。

[0008] 二型二元非周期Z互补序列对可应用于通信抗多径干扰。例如,在偏僻的农村通信环境中,通信收发间的视距距离远小于两者旁边的高山,因此,高山造成通信信号有很大的最小时延的多径干扰,如图2所示。明显地,如果这些时延信号全部落入ZCZ区内,那么,由于相关函数为零,所以不会对相关检测产生干扰,从而达到有效抑制多径干扰的目的。因此,零相关区的宽度越大越好。另一方面,通常零相关区较小时序列对数量会较多,反之,数量较少,因此,通信条件不好时可以增大零相关区宽度,即相当于减少在线用户数量来改善通信质量,反之,可以减小零相关区宽度来提高在线用户数量。可见,零相关区可调有利于通信系统更好工作。除此之外,二型二元非周期Z互补序列对也可作为雷达信号、声纳信号,等等。

[0009] 在2014年,二型二元非周期Z互补序列对的概念被提出并且其特性被讨论(Z.L.Liu,U.Paramalli,and Y.L.Guan,“Optimal odd-length binary Z-complementary pairs”,IEEE Trans.Inf.Theory,vol.60,no.9,pp.5768-5781,Sep.2014.),长度为偶数N的二型二元非周期Z互补序列对的最大零相关区宽度为 $N-2$ ,长度为奇数N的二型二元非周期Z互补序列对的最大零相关区宽度为 $(N+1)/2$ ,此外,基于广义布尔函数产生的长度为 $2^m$ 的二元Golay-Davis-Jedwab互补序列对(J.A.Davis and J.Jedwab,“Peak-to-mean power control in OFDM,Golay complementary sequences,and Reed-Muller codes,” IEEETrans.Inf.Theory,vol.45,no.7,pp.2397-2417,Nov.1999.),其中,整数 $m \geq 2$ (下同),使用插入法,一类奇长度为 $N=2^m+1$ 的二型二元非周期Z互补序列对被构造,使用删除法,另

一类奇长度为 $N=2^m-1$ 的二型二元非周期Z互补序列对被构造,且两类获得序列对有最大零相关区宽度为 $(N+1)/2$ 。2019年,基于迭代插入法,一类长度为 $N=2^m+3$ 的二型二元非周期Z互补序列对被设计(B.S.Shen,Y.Yang,Z.C.Zhou,P.Z.Fan,and Y.L.Guan,New optimal binary Z-complementary pairs of odd length $2^m+3$ ,IEEE Signal Processing Letters,vol.26,no.12,pp.1931-1934,Dec.2019);同年,基于插入法和长度为 $N'=2^a10^b26^c$ 二元戈莱互补序列对,一类奇长度 $N=N'+1$ 或 $N=2N'+1$ 二型二元非周期Z互补序列对被产生(A.R.Adhikary,S.Majhi,Z.L.Liu,and Y.L.Guan,“New sets of optimal odd-length binary Z-complementary pairs”,IEEE Trans.Inf.Theory,Early Access,Oct.2019.),产生的长度为 $N=N'+1$ 的序列对不是全部都达到最大零相关区宽度 $(N+1)/2$ ,长度为 $N=2N'+1$ 达到最大零相关区宽度 $(N+1)/2$ 。

[0010] 总之,现有技术中对于二型二元非周期Z互补序列对的构造方法很少,且不能产生全部所需长度,不能实现零相关区宽度可调,构造过程较为复杂,实现过程较为困难等缺点。

## 发明内容

[0011] 为了能够获得结构简单、实现容易的二型二元非周期Z互补序列对,本发明提出一种用删除法产生二型二元非周期Z互补序列对信号生成方法与装置,可以将已知的二元戈莱互补序列对作为种子对而转化为二型二元非周期Z互补序列对,所获得序列长度和ZCZ区宽度可调的特点,具体包括以下步骤:

[0012] S1、任意选定偶长度为 $N'$ 的二元戈莱互补序列对 $(\underline{a}, \underline{b})$ 作为种子对;

[0013] S2、任意选定 $s$ 个正整数 $r_i$ ,其中, $1 \leq s \leq N'-1, 1 \leq i \leq s$ ,并且 $1 < r_1 < r_2 < \dots < r_s < N'$ ;

[0014] S3、任意选定 $s$ 个正整数 $d_j$ ,其中, $1 \leq s \leq N'-1, 1 \leq j \leq s$ ,并且 $1 < d_1 < d_2 < \dots < d_s < N'$ ;

[0015] S4、将序列 $\underline{a}$ 的第 $r_i$ 个码元删除,其中, $1 \leq i \leq s$ ,所获得的长度为 $N=N'-s$ 的序列作为 $\underline{e}$ ;

[0016] S5、将序列 $\underline{b}$ 的第 $d_j$ 个码元删除,其中, $1 \leq j \leq s$ ,所获得的长度为 $N=N'-s$ 的序列作为 $\underline{w}$ 。

[0017] 进一步的,序列对 $(\underline{e}, \underline{w})$ 是长度为 $N$ 的二型二元非周期Z互补序列对,并且有零相关区宽度 $Z \geq \min\{r_1-1, d_1-1, N'-r_s, N'-d_s\}+1$ 。

[0018] 进一步的,当 $s=1, r_1=N'/2, d_1=N'/2$ ,或者 $r_1=N'/2+1, d_1=N'/2+1$ ,或者 $r_1=N'/2, d_1=N'/2+1$ ,或者 $r_1=N'/2+1, d_1=N'/2$ 时,序列对 $(\underline{e}, \underline{w})$ 是有奇长度为 $N=N'-1$ 的二型二元非周期Z互补序列对,并且有最大的零相关区宽度 $Z=(N+1)/2=N'/2$ 。

[0019] 本发明提供一种用删除法产生二型二元非周期Z互补序列对信号与装置,包括开关电路1、移位寄存器、开关电路2、二型二元非周期Z互补序列对数据库,其中:

[0020] 控制电路,用于控制开关电路1和开关电路2以及删除序列中指定位置的码元;

[0021] 二元戈莱互补序列对数据库,用于生成二元戈莱互补序列对 $(\underline{a}, \underline{b})$ ;

[0022] 开关电路1,用于控制二元戈莱互补序列进入移位寄存器;

[0023] 移位寄存器,用于确定序列中码元位置;

[0024] 开关电路2,用于控制二型二元非周期Z互补序列对进入移位寄存器;

[0025] 二型二元非周期Z互补序列对数据库,用于存储生成的二型二元非周期Z互补序列

对(e,w)。

[0026] 进一步的,二型二元非周期Z互补序列对中序列e的生成过程包括:

[0027] 控制电路控制开关电路1、开关电路2处于关状态,并对移位寄存器进行清零操作;

[0028] 控制电路判断二元戈莱互补序列对数据库中选定的序列a中的码元;

[0029] 如果该码元需要删除,则控制开关电路1、开关电路2处于关状态,并删除该码元;

[0030] 如果该码元不需要删除,则控制开关电路1处于开状态且开关电路2处于关状态,并将该码元输入移位寄存器中;

[0031] 当序列a中的所有码元完成传输,移位寄存器中存储了新生成的序列e;

[0032] 控制电路控制开关电路1处于关状态且开关电路2处于开状态,移位寄存器将序列e输入到二型二元非周期Z互补序列对数据库。

[0033] 进一步的,二型二元非周期Z互补序列对中序列w的生成过程包括:

[0034] 控制电路控制开关电路1、开关电路2处于关状态,并对移位寄存器进行清零操作;

[0035] 控制电路判断二元戈莱互补序列对数据库中选定的序列b中的码元;

[0036] 如果该码元需要删除,则控制开关电路1开关电路2处于关状态,并删除该码元;

[0037] 如果该码元不需要删除,则控制开关电路1处于开状态且开关电路2处于关状态,并将该码元输入移位寄存器中;

[0038] 当序列b中的所有码元完成传输,移位寄存器中存储了新生成的序列w;

[0039] 控制电路控制开关电路1处于关状态且开关电路2处于开状态,移位寄存器将序列w输入到二型二元非周期Z互补序列对数据库。

[0040] 本发明通过任意选取长度为N'的二元戈莱互补序列对作为本发明的种子对,所获得的二型二元非周期Z互补序列对在序列长度、零相关区宽度可调,能产生达到最大零相关区宽度的奇长度二型二元非周期Z互补序列对。本发明可应用于信号处理、通信系统和大规模集成电路测试等。

## 附图说明

[0041] 图1是本发明用删除法产生二型二元非周期Z互补序列对信号与装置的原理框图;

[0042] 图2是本发明用删除法产生二型二元非周期Z互补序列对信号与装置的应用场景之一的示意框图。

[0043] 图3是本发明用删除法产生二型二元非周期Z互补序列对信号与装置的实现装置原理结构图。

## 具体实施方式

[0044] 下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。

[0045] 本发明提供一种用删除法产生二型二元非周期Z互补序列对信号生成方法和装置,如图1,该方法具体包括以下步骤:

[0046] S1、任意选定偶长度为N'的二元戈莱互补序列对(a,b)作为种子对;

[0047] S2、任意选定 $s$ 个正整数 $r_i$ ,其中, $1 \leq s \leq N-1, 1 \leq i \leq s$ ,并且 $1 < r_1 < r_2 < \dots < r_s < N'$ ;

[0048] S3、任意选定 $s$ 个正整数 $d_j$ ,其中, $1 \leq s \leq N-1, 1 \leq j \leq s$ ,并且 $1 < d_1 < d_2 < \dots < d_s < N'$ ;

[0049] S4、将序列 $\underline{a}$ 的第 $r_i$ 个码元删除,其中, $1 \leq i \leq s$ ,所获得的长度为 $N=N'-s$ 的序列作为 $\underline{e}$ ;

[0050] S5、将序列 $\underline{b}$ 的第 $d_j$ 个码元删除,其中, $1 \leq j \leq s$ ,所获得的长度为 $N=N'-s$ 的序列作为 $\underline{w}$ 。

[0051] 为了方便理解,本实施例中取长度 $N'=10$ 的二元戈莱互补序列对作为种子对,该序列对表示为:

[0052]  $\underline{a} = (1, 1, -1, 1, -1, 1, -1, -1, 1, 1)$

[0053]  $\underline{b} = (1, 1, -1, 1, 1, 1, 1, 1, -1, -1)$ 。

[0054] 作为一种可实施方式,取 $s=3, r_1=4, r_2=6, r_3=7$ 和 $d_1=2, d_2=4, d_3=8$ ,那么,本专利产生的长度为 $N=N'-s=7$ ,生成的序列对表示为:

[0055]  $\underline{e} = (1, 1, -1, -1, -1, 1, 1)$

[0056]  $\underline{w} = (1, -1, 1, 1, 1, -1, -1)$

[0057] 因为 $\min\{r_1-1, d_1-1, N'-r_3, N'-d_3\}=1$ ,所以,产生的序列对 $(\underline{e}, \underline{w})$ 有零相关区宽度为 $Z=2$ 。经计算,序列对 $(\underline{e}, \underline{w})$ 的非周期自相关函数和为:

[0058]  $(14, 2, -4, -6, 0, 2, 0)$  ( $0 \leq \text{时移} \tau \leq 6$ )

[0059] 作为另一种可实施方式,取 $s=1, r_1=N'/2+1=6$ 和 $d_1=N'/2=5$ ,那么,本实施例产生的长度 $N=N'-s=9$ ,该序列对表示为:

[0060]  $\underline{e} = (1, 1, -1, 1, -1, -1, -1, 1, 1)$

[0061]  $\underline{w} = (1, 1, -1, 1, 1, 1, 1, -1, -1)$

[0062] 因为 $\min\{r_1-1, d_1-1, N'-r_1, N'-d_1\}=4$ ,所以,产生的序列对 $(\underline{e}, \underline{w})$ 有零相关区宽度为 $Z=5$ 。经计算,序列对 $(\underline{e}, \underline{w})$ 的非周期自相关函数和为:

[0063]  $(18, 2, -2, -2, -2, 0, 0, 0, 0)$  ( $0 \leq \text{时移} \tau \leq 8$ )

[0064] 背景技术中只有Liu等人使用了删除方法,本专利与背景技术中Liu等人的删除方法相比,存在以下的不同之处:

[0065] (1) 本专利可以删除种子对中每条序列中的1个码元,也可以删除多个码元,Liu等人的方法只能删除种子对中每条序列中的1个码元;

[0066] (2) 本专利删除的码元可以是种子对中每条序列中第1个码元后和最后1个码元前的任何码元,并且种子对中每条序列中的删除是独立的,Liu等人的方法对种子对中的两条序列中码元删除有约束条件,或者同时是第1个码元,或者同时是最后1个码元,或者一条序列删第1个码元另一条序列删最后1个码元,或者同时是第 $2^{m-1}$ 个码元,或者同时是第 $2^{m-1}-1$ 个码元,或者一条序列删第 $2^{m-1}$ 个码元另一条序列删第 $2^{m-1}-1$ 个码元;

[0067] (3) Liu等人的方法只能以二元Golay-Davis-Jedwab互补序列对为种子对,本专利以二元戈莱互补序列对为种子对,二元Golay-Davis-Jedwab互补序列对是二元戈莱互补序列对的一个真子集;

[0068] (4) 本专利产生的二型二元非周期 $Z$ 互补序列对有长度 $N=2^a 10^b 26^c - s$ ,其中, $s$ 是种子对中每条序列中删除的码元数量,Liu等人的方法产生的二型非周期 $Z$ 互补序列对奇长度为 $N=2^m-1$ 。

[0069] (5) 本专利产生的序列对的零相关区宽度可随删除码元的位置改变而改变,Liu等人的方法产生的序列对的零相关区宽度不变。

[0070] (6) 本专利产生的序列对的长度可以是偶数,也可以是奇数,Liu等人的方法只能产生奇长度的序列对。

[0071] 本发明还提出一种用删除法产生二型二元非周期Z互补序列对信号装置,如图3,包括控制电路、二元戈莱互补序列对数据库、开关电路1、移位寄存器、开关电路2、二型二元非周期Z互补序列对数据库,其中:

[0072] 控制电路,用于控制开关电路1和开关电路2以及删除序列中指定位置的码元;

[0073] 二元戈莱互补序列对数据库,用于生成二元戈莱互补序列对(a,b);

[0074] 开关电路1,用于控制二元戈莱互补序列进入移位寄存器;

[0075] 移位寄存器,用于确定序列中码元位置;

[0076] 开关电路2,用于控制二型非周期二元Z互补序列对进入移位寄存器;

[0077] 二型二元非周期Z互补序列对数据库,用于存储生成的二型二元非周期Z互补序列对(e,w)。

[0078] 在本实施例中,分别通过序列e和序列w的生成过程说明装置的原理。

[0079] 如图3,R1表示开关电路1,当开关电路1处于图中A点时,开关状态为开,处于B点时,开关状态为关;R2表示开关电路2,当开关电路2处于图中C点时,开关状态为开,处于D点时,开关状态为关,产生二型二元非周期Z互补序列e的过程包括:

[0080] 时序控制电路控制R1置于B点,R2置于D点,然后对移位寄存器清零;

[0081] R1置于A点,开关R2置于D点,控制电路控制从二元戈莱互补序列对数据库中选定的序列a的码元串行输入移位寄存器中至到第 $r_1$ 个码元前止;

[0082] R1接于B点,控制电路控制序列a的码元 $r_1$ 继续从二元戈莱互补序列对数据库输出,当码元 $r_1$ 输出完毕时,实现装置完成对码元 $r_1$ 的删除;

[0083] R1接于A点,控制电路控制序列a的码元串行输入移位寄存器中至到第 $r_2$ 个码元前止;

[0084] R1接于B点,控制电路控制序列a的码元 $r_2$ 继续从二元戈莱互补序列对数据库输出,当码元 $r_2$ 输出完毕时,实现装置完成对第2码元 $r_2$ 的删除;

[0085] 以此类推;当第s个码元 $r_s$ 被删除后,控制电路控制序列a的剩余码元全部输入至移位寄存器止,二型二元非周期Z互补序列的e产生完毕;

[0086] R1接于B点,开关R2接于C点,控制电路控制移位寄存器中的二型二元非周期Z互补序列的e移入二型二元非周期Z互补序列对数据库储存或其他应用电路。

[0087] 同理,二型二元非周期Z互补序列对中序列w的生成过程包括:

[0088] 控制电路控制开关R1置于B点,R2置于D点,然后对移位寄存器清零;

[0089] R1接于A点,开关R2接于D点,控制电路控制从二元戈莱互补序列对数据库中选定的序列b的码元串行输入移位寄存器中至到第 $d_1$ 个码元前止;

[0090] R1接于B点,控制电路控制序列b的码元 $d_1$ 继续从二元戈莱互补序列对数据库输出,当码元 $d_1$ 输出完毕时,实现装置完成对第1码元 $d_1$ 的删除;

[0091] R1接于A点,控制电路控制序列b的码元串行输入移位寄存器中至到第 $d_2$ 个码元前止;

[0092] R1接于B点,控制电路控制序列 $\underline{b}$ 的码元 $d_2$ 继续从二元戈莱互补序列对数据库输出,当码元 $d_2$ 输出完毕时,实现装置完成对第2码元 $d_2$ 的删除;

[0093] 当第 $s$ 个码元 $d_s$ 被删除后,控制电路控制序列 $\underline{b}$ 的剩余码元全部输入至移位寄存器止,二型二元非周期Z互补序列的 $\underline{w}$ 产生完毕;

[0094] R1接于B点,开关R2接于C点,控制电路控制移位寄存器中的二型二元非周期Z互补序列的 $\underline{w}$ 移入二型二元非周期Z互补序列对数据库储存或其他应用电路。

[0095] 之后,实现装置根据需要,可以继续产生所需的二型二元非周期Z互补序列对或待机或停机。

[0096] 本实施例中全部或部分步骤是可以通程序来指令相关的硬件来完成,该程序可以存储于一计算机可读存储介质中,存储介质可以包括:ROM、RAM、磁盘或光盘等。

[0097] 尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。

$$\underline{e} = (a(1), a(2), \dots, a(r_1 - 1), a(r_1 + 1), \dots, a(r_s - 1), a(r_s + 1) \dots, a(N'))$$

↑

$$\underline{a} = (a(1), a(2), \dots, a(r_1 - 1), \boxed{a(r_1)}, a(r_1 + 1), \dots, a(r_s - 1), \boxed{a(r_s)}, a(r_s + 1) \dots, a(N'))$$

$$\underline{b} = (b(1), a(2), \dots, b(d_1 - 1), \boxed{b(d_1)}, b(d_1 + 1), \dots, b(d_s - 1), \boxed{b(d_s)}, b(d_s + 1) \dots, a(N'))$$

↓

$$\underline{w} = (b(1), a(2), \dots, b(d_1 - 1), b(d_1 + 1), \dots, b(d_s - 1), b(d_s + 1) \dots, a(N'))$$

图1




图2




图3