

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関  
国際事務局

(43) 国際公開日  
2024年12月12日(12.12.2024)



(10) 国際公開番号  
**WO 2024/252654 A1**

(51) 国際特許分類:  
*H01L 29/872* (2006.01) *H01L 29/868* (2006.01)  
*H01L 29/861* (2006.01)

(21) 国際出願番号: PCT/JP2023/021462

(22) 国際出願日: 2023年6月9日(09.06.2023)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(71) 出願人: 日本電信電話株式会社 (NIPPON TELEGRAPH AND TELEPHONE CORPORATION) [JP/JP]; 〒1008116 東京都千代田区大手町一丁目5番1号 Tokyo (JP).

(72) 発明者: 星 拓也(HOSHI, Takuya); 〒1808585 東京都武蔵野市緑町3丁目9-11 NTT 知的財産センタ内 Tokyo (JP). 吉屋 佑樹(YOSHIYA, Yuki); 〒1808585 東京都武蔵野市緑町3丁目9-11 NTT 知的財産センタ内 Tokyo (JP). 杉山 弘樹(SUGIYAMA, Hiroki);

〒1808585 東京都武蔵野市緑町3丁目9-11 NTT 知的財産センタ内 Tokyo (JP).


(74) 代理人: 山川 茂樹, 外(YAMAKAWA, Shigeki et al.); 〒1006104 東京都千代田区永田町2丁目11番1号 山王パークタワー4階 山川国際特許事務所内 Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, MG, MK, MN, MU, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, CV, GH, GM, KE, LR, LS,

(54) Title: DIODE

(54) 発明の名称: ダイオード



(57) Abstract: This diode comprises: a first semiconductor layer (101); a second semiconductor layer (102); a third semiconductor layer (103); a first anode electrode (104); a second anode electrode (105); and a cathode electrode (106). This diode further comprises: a first region (121) that constitutes a p-n junction diode; and a second region (122) that constitutes a Schottky barrier diode (SBD). The second semiconductor layer (102) is composed of AlGa<sub>N</sub>, which has group-III polarity. The second semiconductor layer (102) is formed above and in contact with the first region (121) of the first semiconductor layer (101). Further, the second semiconductor layer (102) has a smaller Al composition on the third semiconductor layer (103) side than on the first semiconductor layer (101) side in the thickness direction.



WO 2024/252654 A1

MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類：

一 国際調査報告 (条約第21条(3))

---

(57) 要約：このダイオードは、第1半導体層 (101)、第2半導体層 (102)、第3半導体層 (103)、第1アノード電極 (104)、第2アノード電極 (105)、およびカソード電極 (106) を備える。このダイオードは、p-n接合ダイオード (PND) を構成する第1領域 (121) と、ショットキーバリアダイオード (SBD) を構成する第2領域 (122) とを備える。第2半導体層 (102) は、III族極性とされている AlGaIn から構成されている。第2半導体層 (102) は、第1半導体層 (101) の第1領域 (121) の上に接して形成されている。また、第2半導体層 (102) は、厚さ方向に第1半導体層 (101) の側に対して第3半導体層 (103) の側の Al の組成が小さくされている。

## 明 細 書

発明の名称： ダイオード

### 技術分野

[0001] 本発明は、A I Nから構成したダイオードに関する。

### 背景技術

[0002] A I Nは性能指数が高く、G a NやS iに比べてドリフト層を薄くすることができる。このため、G a Nを用いたデバイスよりもさらにオン抵抗を低減することができ、超高耐圧パワーデバイスや、スイッチングデバイスとして有望な材料系である。パワーデバイスとして、ショットキーバリアダイオード（S B D）およびp-n接合ダイオード（P N D）がある。

[0003] S B Dは、アノード電極とカソード電極、n型半導体層（ドリフト層）およびn<sup>+</sup>半導体層によって構成される。アノード電極は、n型半導体層とショットキー接合を形成するように、金属からなる電極材料を設ける。半導体層をG a Nから構成する場合、ショットキー接合するアノード電極としてN i系の材料が使用される。カソード電極とn<sup>+</sup>半導体層は、オーミック接触が形成されるような材料とする。G a Nの場合、T i / A l / N i / A uなどの金属材料が使用される。これらは、アニール処理によって半導体層とのコンタクト抵抗を低減する処理が施される場合もある。

[0004] S B Dは、アノード電極とn型半導体層の間のショットキー障壁を乗り越えた電子が、多数キャリアとして伝導に寄与するユニポーラデバイスであり、一般的に高速動作が可能である。また、I-V特性の立ち上がり動作が良好である。しかし、高耐圧化する場合は、ドリフト層をより厚くして不純物濃度をより低下させることになり、オン抵抗が高くなるというデメリットもある。このため、S B Dは、低耐圧用途に用いられることが多い。

[0005] 一方、P N Dは、p型半導体層、n型半導体層、および低濃度n型半導体層（i型半導体層）によって構成され、p側アノード電極、n側カソード電極ともに、p型半導体層、n型半導体層に対してオーミック接触を形成する

。PNDはバイポーラデバイスであり、伝導に際して電子、正孔の双方が関与する。導通状態では、p側、n側の双方から、i半導体層にキャリアが蓄積され、大電流を比較的低いオン抵抗で実現可能である。このため、PNDは大電流・高耐圧用途で使用されることが多い。

[0006] ただし、PNDは、遮断状態へ移行する際に蓄積した大量のキャリアを双方の層へ吐き出さねばならず、リバーシカバリ特性がよくない。

[0007] 上述したようなPNDとSBDとの一長一短の特性を補いつつ、高速動作性と、大電流・低オン抵抗化を実現可能な構造として、これらのハイブリッド構造であるジャンクションバリアショットキーダイオード (junction barrier Schottky diodes ; JBS) がある (非特許文献1)。

[0008] JBSにおいては、n型層上にp型層およびp型層へオーミック接触をす電極が積層された第1領域と、p型層を除去しn型層とショットキー接触を形成する電極を形成した第2領域との2種類の領域とを備える。第2領域はSBDとして動作する領域であり、高速な動作と良好な立ち上がり動作をする。第1領域はPNDとして動作する領域であり、大電流動作時にpn接合より多量のキャリアが蓄積され、オン抵抗を低減する。デバイスの特性は第1領域と第2領域との面積比によって調整することができる。

## 先行技術文献

### 非特許文献

[0009] 非特許文献1 : T. Hayashida et al., "Leakage current reduction of vertical GaN junction barrier Schottky diodes using dual-anode process", Japanese Journal of Applied Physics, vol. 57, 040302, 2018.

## 発明の概要

### 発明が解決しようとする課題

[0010] AlNを用いたダイオードにおいても、JBS構造により高速動作・急峻な立ち上がり動作、大電流時の低オン抵抗化が実現できると考えられる。しかし、AlNは、GaNに比べてさらにp型ドーピング時の不純物のイオン

化エネルギーが高く、p型化が難しい材料である。例えば典型的なp型化のドーパントであるMgですら、イオン化エネルギーは500~600meVとされている。このため、一部の発光素子(LEDなど)を除くと、パワーデバイス用途としてのJBSはおろか実用的なPNDすら報告は少ない。

[0011] 本発明は、以上のような問題点を解消するためになされたものであり、AlNを用いたジャンクションバリアショットキーダイオードの提供を目的とする。

### 課題を解決するための手段

[0012] 本発明に係るダイオードは、III族極性とされているAlNから構成されたn型の第1半導体層と、III族極性とされているAlGa<sub>x</sub>Nから構成され、第1半導体層の第1領域の上に接して形成された第2半導体層と、III族極性とされているp型の窒化物半導体から構成されて第2半導体層の上に接して形成された第3半導体層と、第3半導体層の上にオーミック接触して形成された第1アノード電極と、第1半導体層の第1領域以外の第2領域の上にショットキー接触して形成され、第1アノード電極と同電位とされた第2アノード電極と、第1半導体層に電氣的に接続するカソード電極とを備え、第2半導体層は、厚さ方向に第1半導体層の側に対して第3半導体層の側のAlの組成が小さくされ、第3半導体層は、Ga<sub>x</sub>Nまたは第3半導体層に接する第2半導体層とのAl組成の差が0.1より小さいAlGa<sub>x</sub>Nから構成されている。

### 発明の効果

[0013] 以上説明したように、本発明によれば、ドリフト層と呼ばれるAlNから構成したn型の第1半導体層の上に、AlGa<sub>x</sub>Nから構成した第2半導体層、p型の窒化物半導体から構成した第3半導体層を形成し、第2半導体層は、厚さ方向に第1半導体層の側に対して第3半導体層の側のAlの組成が小さくしたので、AlNを用いたジャンクションバリアショットキーダイオードが提供できる。

### 図面の簡単な説明

[0014] [図1]図1は、本発明の実施の形態に係るダイオードの構成を示す断面図である。

[図2]図2は、本発明の実施の形態に係る他のダイオードの構成を示す断面図である。

[図3A]図3Aは、実施の形態に係るダイオードの300Kでのバンド構造を示すバンド図である。

[図3B]図3Bは、実施の形態に係るダイオードの300Kでの価電子帯部分を拡大したバンド構造を示すバンド図である。

[図4]図4は、第2半導体層102の開始組成 $x$ を0.5から1.0まで変化させた場合の、第2半導体層102と第1半導体層101との界面近傍の正孔濃度分布をプロットした結果を示す特性図である。

[図5A]図5Aは、第2半導体層102の第1半導体層101側の開始点の組成を0.7とし、第3半導体層103の側の終了点の組成を0.3とした場合の実施の形態に係るダイオードの300Kでのバンド構造を示すバンド図である。

[図5B]図5Bは、第2半導体層102の第1半導体層101側の開始点のA1組成を0.7とし、第3半導体層103の側の終了点のA1組成を0.3とした場合の、第2半導体層102と第1半導体層101との界面近傍の正孔濃度分布をプロットした結果を示す特性図である。

[図6A]図6Aは、本発明の実施の形態に係るダイオードの製造方法を説明するための途中工程のダイオードの状態を示す断面図である。

[図6B]図6Bは、本発明の実施の形態に係るダイオードの製造方法を説明するための途中工程のダイオードの状態を示す断面図である。

[図6C]図6Cは、本発明の実施の形態に係るダイオードの製造方法を説明するための途中工程のダイオードの状態を示す断面図である。

[図6D]図6Dは、本発明の実施の形態に係るダイオードの製造方法を説明するための途中工程のダイオードの状態を示す断面図である。

**発明を実施するための形態**

[0015] 以下、本発明の実施の形態に係るダイオードについて図1を参照して説明する。このダイオードは、第1半導体層101、第2半導体層102、第3半導体層103、第1アノード電極104、第2アノード電極105、およびカソード電極106を備える。このダイオードは、p-n接合ダイオード（PND）を構成する第1領域121と、ショットキーバリアダイオード（SBD）を構成する第2領域122とを備えるジャンクションバリアショットキーダイオード（JBS）である。この例では、第1領域121と第2領域122とは、隣接して配置している。

[0016] 第1半導体層101は、III族極性とされているAlNから構成されてn型とされている。第1半導体層101は、ドリフト層と呼ばれている。第1半導体層101は、例えば不純物としてSiを $1 \times 10^{17} \text{ cm}^{-3}$ 程度にドーピングすることでn型とすることができる。例えば、第1半導体層101は、厚さ200nmとすることができる。なお、ドーパントは、Siに限るものではなく、実用的な範囲でn型ドーピングが可能であれば如何なるドーパントであってもよい。

[0017] 一般的なGaNのパワーデバイス用のp-n接合ダイオードは、耐圧を確保するためにドリフト層のドーピング濃度は低く設定される。しかし、AlNを用いる場合は、絶縁破壊電解が大きく、性能指数が高いため、第1半導体層101の不純物濃度を $10^{17} \text{ cm}^{-3}$ 程度に設定しても、オン抵抗を犠牲にすることなくデバイス設計が可能である。さらなる高耐圧化のためには、第1半導体層101のドーピング濃度を下げ、より厚くすることができる。また、第1半導体層101は、用途に応じてさらに高濃度化・薄層化すること、また、低濃度化・厚膜化することができる。

[0018] 第2半導体層102は、III族極性とされているAlGaNから構成されている。第2半導体層102は、第1半導体層101の第1領域121の上に接して形成されている。第2半導体層102は、例えば、厚さ20nmとすることができる。第2半導体層102には、意図的なドーピングは行わない。また、第2半導体層102は、厚さ方向に第1半導体層101の側に

対して第3半導体層103の側のAlの組成が小さくされている。

[0019] 例えば、第2半導体層102は、厚さ方向に第1半導体層101から離れるほどAlの組成が小さくされている。第2半導体層102は、例えば、第1半導体層101の側をAl組成 $_{0.7}$ のAl $_{0.7}$ Ga $_{0.3}$ Nから初めて、Al組成がほぼ0の状態まで滑らかに組成を変化させ、第3半導体層103に接続（接触）させる。また、第2半導体層102は、第1半導体層101の側と第3半導体層103とで組成が異なる複数の層から構成することができる。この場合においても、第3半導体層103の側の層は、第1半導体層101の側よりAlの組成を小さくする。

[0020] 第3半導体層103は、III族極性とされているp型の窒化物半導体から構成されて第2半導体層102の上に接して形成されている。第3半導体層103は、GaNまたは第3半導体層103に接する第2半導体層102とのAl組成の差が0.1より小さいAlGaNから構成されている。

[0021] 第3半導体層103をp型とするドーパントとしては、典型的にはMgが用いられる。第3半導体層103は、例えば、厚さを20nm、ドーピング濃度を $5 \times 10^{18} \text{ cm}^{-3}$ とすることができる。第3半導体層103は、GaNから構成することができるが、AlNの層の上へのGaNの層の臨界膜厚は数nm程度のため、厚さを20nmとすると、結晶成長の中で速やかに応力・ひずみが緩和される。この緩和においては、結晶欠陥も多量に導入されるが、第3半導体層103は、高濃度のp型不純物がドーパされた層であり、耐圧に影響のあるドリフト層ではないため、格子緩和によって導入される結晶欠陥の影響は小さい。また第3半導体層103は、適切な設計を施せば、p型伝導を形成してAlNに比べてAl組成が小さいAlGaNから構成することもできる。これらについては、後述する。

[0022] 第1アノード電極104は、第3半導体層103の上にオーミック接触して形成されている。第2アノード電極105は、第1半導体層101の第1領域121以外の第2領域122の上にショットキー接触して形成されている。また、第2アノード電極105は、第1アノード電極104と同電位と

されている。

- [0023] カソード電極106は、第1半導体層101に電氣的に接続している。例えば、第1半導体層101は、Siをドーピングすることによりn<sup>+</sup>型とされて低抵抗化したAlNからなるコンタクト層107の上面に形成し、コンタクト層107の下面に、オーミック接触するカソード電極106を形成することができる。
- [0024] また、図2に示すように、基板111の上に、バッファ層112、コンタクト層107を順次に形成し、コンタクト層107の上の素子領域に第1半導体層101、第2半導体層102、第3半導体層103、第1アノード電極104、第2アノード電極105、およびカソード電極106を形成することができる。このように構成し、素子領域の側方のコンタクト層107の上にカソード電極106を形成することができる。また、図2に示すように、第2アノード電極105を第1領域121に延在して形成し、第2アノード電極105の第1領域121に延在する部分を、第1アノード電極104の上に接して形成することができる。この構成とすることで、第2アノード電極105と第1アノード電極104とを同電位にすることができる。
- [0025] 基板111は、第1半導体層101を構成する主材料であるAlNを結晶成長するための適切な基板を選定する。例えば、SiC（シリコンカーバイド）やAl<sub>2</sub>O<sub>3</sub>（サファイア）、単結晶AlN基板が挙げられる。例えばサファイアから構成して主表面をc面とした基板111の上に、公知の有機金属気相成長法などにより窒化物半導体を結晶成長することで、AlNからなるバッファ層112、コンタクト層107、第1半導体層101、第2半導体層102、第3半導体層103を順次に形成すれば、各層は、主表面をc面としてIII族極性となる。よく知られているように、無極性の結晶であるサファイアによる主表面をC面とされた基板111の上には、通常、窒化物半導体はIII族極性で結晶成長する。
- [0026] バッファ層112は、結晶成長において結晶品質を高めるうえで必要な厚さに形成する。カソード電極106をオーミック接触させるコンタクト層1

07を厚く形成することで、バッファ層112を省略することはできる。コンタクト層107は、カソード電極106にオーミック接触する必要があるため、できる限り低抵抗化する。例えば、コンタクト層107を、AlGa<sub>N</sub>/AlNなどの超格子構造とすることで、低抵抗化することが可能である。なお、超格子構造を厚く形成するとクラックなどの結晶欠陥が導入されやすくなるため、それらに留意してコンタクト層107の厚さを設計する。

[0027] また、図1を用いて説明したコンタクト層107の下面の側にカソード電極106を形成する場合、現実的には、基板111の上にバッファ層112を形成し、バッファ層112の上にコンタクト層107を形成し、この上に第1半導体層101を形成するものとなる。この場合、基板111を低抵抗化したSiCやSiから構成し、バッファ層112も低抵抗化する。

[0028] 図2に示すように、カソード電極106に対して基板111の平面に平行な方向に電流を流す構成では、コンタクト層107における直列抵抗がダイオードの動作に影響する可能性がある。これに対し、コンタクト層107の下面の側にカソード電極106を設け、基板111に対して厚さ方向（積層方向）に電流を流す構成とすることで、上述したコンタクト層107における直列抵抗を小さくすることができる。

[0029] 次に、第1半導体層101、第2半導体層102、第3半導体層103におけるバンド構造により、実施の形態に係るダイオードについて説明する。図3Aは、300Kでのバンド構造を示す。なお、第1半導体層101、第2半導体層102は、AlNに疑似格子整合し、第3半導体層103はAlNに対して格子緩和している状態を仮定した。Al<sub>x</sub>Ga<sub>1-x</sub>Nから構成した第2半導体層102は、Al組成xを、第1半導体層101の側から第3半導体層103にかけて連続的に減少するように設定した。また、第1半導体層101の側の開始組成を1.0から0.5の範囲で、0.1ずつ変化させてプロットした。また、第3半導体層103の側はx=0となるように設定した。図3Bは、図3Aの価電子帯部分に着目して拡大したものである。

[0030] 第2半導体層102の第1半導体層101の側のAl組成を変化させるこ

とで、第1半導体層101とのバンド不連続量が変化する。AlNやGaNなどの窒化物半導体は、c軸方向に分極を有する材料であり、ヘテロ構造を形成した際に、その界面に自発分極およびひずみによる圧電分極に起因した分極電場が発生する。このため、第1半導体層101の側のAl組成の開始組成が小さいほど、第1半導体層101と第2半導体層102との界面における分極電場は大きくなり、バンドが大きく曲げられる。

[0031] この影響は、ドーピングを施していない第2半導体層102により顕著に表れ、図3A、図3Bに示すよう、価電子帯・伝導帯ともに大きくバンドが曲げられる。この効果により価電子帯が大きく曲げられた場合、価電子帯のエネルギーがフェルミ準位よりも高くなり、界面近傍の第1半導体層101に2次元正孔ガス(2DHG)が生じる。このようにして生じる2DHGは、AlNのバルクドーピングによって得られる正孔濃度よりもはるかに大きい。従って、2DHGを利用した第2半導体層102と第1半導体層101とによるp-n接合を形成することで、p型ドーピングが難しいAlNの課題を解決することができる。

[0032] 図4に、第2半導体層102の開始組成xを0.5から1.0まで変化させた場合の、正孔濃度分布をプロットした結果を示す。開始組成xが0.9から減少するにつれて、第2半導体層102と第1半導体層101との界面近傍のピーク正孔濃度が飛躍的に上昇していることがわかる。

[0033] ところで、伝導帯も同様に、分極電場によってバンドが曲げられる。伝導帯が曲げられそのエネルギーがフェルミ準位を下回った場合、2DHGではなく2次元電子ガス(2DEG)が形成される。しかし、実施の形態においては、第2半導体層102と第1半導体層101の界面近傍に2DEGが発生することは応用上有益ではない。このため、2DEGの発生を回避する目的で、第3半導体層103を導入する。第1アノード電極104とオーミック接触を形成する側に第3半導体層103を形成することで、バンドは持ち上がり、価電子帯がフェルミ準位に近い側に来るように設計する。

[0034] 以上のような構成をとることにより、p型化が難しいAlNダイオード構

造においても、高い正孔濃度の p-n 接合を形成することが可能となり、SBD と組み合わせて JBS 構造とすることで、オン抵抗・耐圧・動作速度、立ち上がり特性が良好なダイオードが得られる。

[0035] ところで、図 3 A に示すように、第 2 半導体層 102 の開始組成が 0.5 まで小さくなるほど、言い換えると第 1 半導体層 101 との組成の差が大きくなるほど、2DHG の濃度が増大する。従って、第 1 半導体層 101 の上に GaN の層を直接形成できれば、より高い 2DHG が得られると想定される。しかし、AlN 上の GaN の臨界膜厚は極めて小さく数 nm である。このため、前述したような厚さ 20 nm の第 2 半導体層 102 と同等の厚さの GaN 層を、応力・ひずみ緩和させることなく第 1 半導体層 101 の上に形成することは困難である。応力・ひずみが緩和した場合、界面ラフネスの増大や、結晶欠陥密度の増大により、前述したような 2DHG を形成することは困難である。

[0036] 以上の理由から、第 2 半導体層 102 を実用的な厚さである 10 nm 以上を維持したまま形成するためには、第 2 半導体層 102 を  $\text{Al}_x\text{Ga}_{1-x}\text{N}$  から構成し、最低でもその開始組成  $x$  は 0.3 以上に設定することが望ましい。一方で、開始組成  $x$  が 1.0 では 2DHG が有効に発生しない。これらの理由により、開始組成  $x$  は 1.0 未満 0.3 以上に設定することが有効である。

[0037] 図 5 A、第 2 半導体層 102 の第 1 半導体層 101 側の開始点の組成を 0.7 とし、第 3 半導体層 103 の側の終了点の組成を 0.3 とした場合のバンド図である。また、図 5 B は、第 2 半導体層 102 の第 1 半導体層 101 側の開始点の Al 組成を 0.7 とし、第 3 半導体層 103 の側の終了点の Al 組成を 0.3 とした場合の正孔濃度の変化を示している。

[0038] 図 5 B に示すよう、終了点の組成が 0 より大きい場合、第 3 半導体層 103 と第 2 半導体層 102 との界面近傍にも、2DHG が形成される。しかし、第 3 半導体層 103 は臨界膜厚が小さいことから速やかに格子緩和しているため、この領域に形成された 2DHG は、第 3 半導体層 103 や、第 3 半

導体層 103 の第 2 半導体層 102 との界面に形成される結晶欠陥の影響をうけ、場合によっては効果的に機能しない可能性がある。

[0039] 第 3 半導体層 103 と第 2 半導体層 102 との組成差が大きいほど、この第 2 の 2DHG が形成されやすい。一方組成差が小さければ、第 2 の 2DHG の形成は抑制可能である。計算によれば、終了点における Al 組成が 0.1 程度では、2DHG の形成をほぼ抑制可能である。従って、第 2 半導体層 102 の終了点の Al 組成は、第 3 半導体層 103 との Al 組成差を 0.1 よりも小さくすることで、これらの界面に近傍における 2DHG の形成をほぼ抑できる。これにより、第 1 半導体層 101 と第 2 半導体層 102 との界面近傍に形成する 2DHG による効果をより多く引き出せる。例えば、第 3 半導体層 103 を GaN から構成する場合、 $Al_xGa_{1-x}N$  から構成する第 2 半導体層 102 の第 3 半導体層 103 との界面における Al 組成  $x$  は、0.1 以下に設定することが望ましい。

[0040] 次に、実施の形態に係るダイオードの製造方法について、図 6A～図 6D を参照して説明する。

[0041] まず、主表面を c 面としたサファイアからなる基板 111 の上に、有機金属気相成長法により、ノンドープの AlN、 $n^+$ 型とした AlN、 $n$ 型とした AlN、成長方向に Al の組成を徐々に小さくした AlGa<sub>1-x</sub>N、 $p$ 型とした GaN をエピタキシャル成長することで、図 6A に示すように、バッファ層 112、コンタクト層 107、第 1 半導体層 101、第 2 半導体層 102、第 3 半導体層 103 を形成する。引き続き、さらに  $p$  型 GaN にオーミック接触する金属を第 3 半導体層 103 の上に堆積することで、金属層 141 を形成する。この後、熱処理を施すことで、第 3 半導体層 103 と金属層 141 とのオーミック接触を形成する。

[0042] 次に、公知のリソグラフィ技術および ICP-RIE などのドライエッチング技術により、第 2 半導体層 102、第 3 半導体層 103、および金属層 141 をパターニングすることで、図 6B に示すように、第 1 領域 121 に、柱状とした第 2 半導体層 102、第 3 半導体層 103、および第 1 アノ

ード電極104を形成する。なお、第1半導体層101と第2半導体層102との界面で上述したエッチング処理を停止することは容易ではないが、第2領域122を含む第1領域121以外の領域の第1半導体層101がある程度エッチングされても問題はない。

[0043] 次に、公知のリソグラフィ技術およびICP-RIEなどのドライエッチング技術により第1半導体層101をパターニングすることで、図6Cに示すように、第1領域121および第2領域122を素子分離するために柱状に加工する。このパターニングにおける第1半導体層101のエッチングは、コンタクト層107が露出するまで実施する。この後、図6Dに示すように、柱状に加工した第1半導体層101の周囲に露出するコンタクト層107の上に、カソード電極106を形成する。

[0044] なお、上述では、第1領域121および第2領域122を各々1箇所形成したが、これに限るものではない。例えば、第1半導体層101の複数の箇所の各々に第2領域122を形成することができ、第1半導体層101の複数の箇所の各々に第1領域121を形成することができる（非特許文献1参照）。

[0045] 以上に説明したように、本発明によれば、ドリフト層と呼ばれるAlNから構成したn型の第1半導体層の上に、AlGaNから構成した第2半導体層、p型の窒化物半導体から構成した第3半導体層を形成し、第2半導体層は、厚さ方向に第1半導体層の側に対して第3半導体層の側のAlの組成が小さくしたので、AlNを用いたジャンクションバリアショットキーダイオードが提供できる。

[0046] 上記の実施形態の一部または全部は、以下の付記のようにも記載されるが、以下には限られない。

[0047] [付記1]

III族極性とされているAlNから構成されたn型の第1半導体層と、III族極性とされているAlGaNから構成され、前記第1半導体層の第1領域の上に接して形成された第2半導体層と、III族極性とされている

p型の窒化物半導体から構成されて前記第2半導体層の上に接して形成された第3半導体層と、前記第3半導体層の上にオーミック接触して形成された第1アノード電極と、前記第1半導体層の前記第1領域以外の第2領域の上にショットキー接触して形成され、前記第1アノード電極と同電位とされた第2アノード電極と、前記第1半導体層に電氣的に接続するカソード電極とを備え、前記第2半導体層は、厚さ方向に前記第1半導体層の側に対して前記第3半導体層の側のA1の組成が小さくされ、前記第3半導体層は、Ga<sub>1-x</sub>N<sub>x</sub>または前記第3半導体層に接する前記第2半導体層とのA1組成の差が0.1より小さいA1Ga<sub>1-x</sub>N<sub>x</sub>から構成されているダイオード。

[0048] [付記2]

付記1記載のダイオードにおいて、前記第2半導体層は、厚さ方向に前記第1半導体層から離れるほどA1の組成が小さくされているダイオード。

[0049] [付記3]

付記1または2記載のダイオードにおいて、前記第2アノード電極は、前記第1領域に延在して形成され、前記第2アノード電極の前記第1領域に延在する部分は、前記第1アノード電極の上に接して形成されているダイオード。

[0050] [付記4]

付記1～3のいずれか1項に記載のダイオードにおいて、前記第1半導体層の複数の箇所の各々に前記第2領域が形成されているダイオード。

[0051] [付記5]

付記1～4のいずれか1項に記載のダイオードにおいて、前記第1半導体層の複数の箇所の各々に前記第1領域が形成されているダイオード。

[0052] [付記6]

付記1～5のいずれか1項に記載のダイオードにおいて、前記第1領域と前記第2領域とは、隣接して配置されているダイオード。

[0053] なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多く

の変形および組み合わせが実施可能であることは明白である。

### 符号の説明

[0054] 101…第1半導体層、102…第2半導体層、103…第3半導体層、  
104…第1アノード電極、105…第2アノード電極、106…カソード  
電極、107…コンタクト層、121…第1領域、122…第2領域。

## 請求の範囲

- [請求項1] III族極性とされているAlNから構成されたn型の第1半導体層と、  
III族極性とされているAlGaInから構成され、前記第1半導体層の第1領域の上に接して形成された第2半導体層と、  
III族極性とされているp型の窒化物半導体から構成されて前記第2半導体層の上に接して形成された第3半導体層と、  
前記第3半導体層の上にオーミック接触して形成された第1アノード電極と、  
前記第1半導体層の前記第1領域以外の第2領域の上にショットキー接触して形成され、前記第1アノード電極と同電位とされた第2アノード電極と、  
前記第1半導体層に電氣的に接続するカソード電極とを備え、  
前記第2半導体層は、厚さ方向に前記第1半導体層の側に対して前記第3半導体層の側のAlの組成が小さくされ、  
前記第3半導体層は、GaInまたは前記第3半導体層に接する前記第2半導体層とのAl組成の差が0.1より小さいAlGaInから構成されているダイオード。
- [請求項2] 請求項1記載のダイオードにおいて、  
前記第2半導体層は、厚さ方向に前記第1半導体層から離れるほどAlの組成が小さくされているダイオード。
- [請求項3] 請求項1記載のダイオードにおいて、  
前記第2アノード電極は、前記第1領域に延在して形成され、前記第2アノード電極の前記第1領域に延在する部分は、前記第1アノード電極の上に接して形成されているダイオード。
- [請求項4] 請求項1記載のダイオードにおいて、  
前記第1半導体層の複数の箇所の各々に前記第2領域が形成されて

いるダイオード。

[請求項5]

請求項1記載のダイオードにおいて、


前記第1半導体層の複数の箇所各々に前記第1領域が形成されているダイオード。

[請求項6]


請求項1～5のいずれか1項に記載のダイオードにおいて、

前記第1領域と前記第2領域とは、隣接して配置されているダイオード。


[図1]




[図2]




[図3A]




[図3B]




[図4]




[図5A]




[図5B]




[図6A]




[図6B]



[図6C]



[図6D]



## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2023/021462

<b>A. CLASSIFICATION OF SUBJECT MATTER</b>		
<i>H01L 29/872</i> (2006.01)i; <i>H01L 29/861</i> (2006.01)i; <i>H01L 29/868</i> (2006.01)i FI: H01L29/86 301F; H01L29/86 301D; H01L29/91 C; H01L29/91 F; H01L29/91 H; H01L29/91 K; H01L29/91 L		
According to International Patent Classification (IPC) or to both national classification and IPC		
<b>B. FIELDS SEARCHED</b>		
Minimum documentation searched (classification system followed by classification symbols) H01L29/872; H01L29/861; H01L29/868		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Published examined utility model applications of Japan 1922-1996 Published unexamined utility model applications of Japan 1971-2023 Registered utility model specifications of Japan 1996-2023 Published registered utility model applications of Japan 1994-2023		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
<b>C. DOCUMENTS CONSIDERED TO BE RELEVANT</b>		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2018-133444 A (TOYOTA JIDOSHA KABUSHIKI KAISHA) 23 August 2018 (2018-08-23)	1-6
A	WO 2020/218294 A1 (KYOCERA CORPORATION) 29 October 2020 (2020-10-29)	1-6
A	JP 2011-71356 A (SANKEN ELECTRIC CO., LTD.) 07 April 2011 (2011-04-07)	1-6
A	AHMAD, Habib et al. Realization of homojunction PN AlN diodes. Journal of Applied Physics. 131. AIP Publishing. 02 May 2022, 175701 p. 1, left column, line 1 to p. 8, left column, line 10	1-6
A	NI, Xianfeng et al. Improvement of AlN Material Quality by High-Temperature Annealing Toward Power Diodes. IEEE Transactions on Electron Devices. 67, October 2020, 3988-3991 p. 1, left column, line 25 to p. 4, left column, line 11	1-6
A	HAYASHIDA, Tetsuro et al. Leakage current reduction of vertical GaN junction barrier Schottky diodes using dual-anode process. Japanese Journal of Applied Physics. 57, 21 February 2018, 040302 p. 1, left column, line 1 to p. 3, right column, line 7	1-6
<input checked="" type="checkbox"/> Further documents are listed in the continuation of Box C. <input checked="" type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search <b>10 August 2023</b>		Date of mailing of the international search report <b>22 August 2023</b>
Name and mailing address of the ISA/JP <b>Japan Patent Office (ISA/JP) 3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915 Japan</b>		Authorized officer  Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2023/021462

C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	HIROKI, Masanobu et al. High-Temperature Performance of AlN MESFETs With Epitaxially Grown n-Type AlN Channel Layers. IEEE Electron Device Letters. vol. 43, no. 3, March 2022, 350-353 p. 1, left column, line 21 to p. 3, right column, line 17	1-6
-----		

**INTERNATIONAL SEARCH REPORT**  
**Information on patent family members**

International application No. <b>PCT/JP2023/021462</b>
---

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)			Publication date (day/month/year)
JP	2018-133444	A	23 August 2018	US	2018/0233591	A1	
				CN	108470767	A	
-----							
WO	2020/218294	A1	29 October 2020	US	2022/0209026	A1	
				EP	3961724	A1	
				CN	113711365	A	
-----							
JP	2011-71356	A	07 April 2011	US	2011/0073911	A1	
-----							

<p>A. 発明の属する分野の分類（国際特許分類（IPC））</p> <p>H01L 29/872(2006.01)i; H01L 29/861(2006.01)i; H01L 29/868(2006.01)i                  FI: H01L29/86 301F; H01L29/86 301D; H01L29/91 C; H01L29/91 F; H01L29/91 H; H01L29/91 K; H01L29/91 L</p>																							
<p>B. 調査を行った分野</p> <p>調査を行った最小限資料（国際特許分類（IPC））</p> <p>H01L29/872; H01L29/861; H01L29/868</p> <p>最小限資料以外の資料で調査を行った分野に含まれるもの</p> <table border="0"> <tr> <td>日本国実用新案公報</td> <td>1922 - 1996年</td> </tr> <tr> <td>日本国公開実用新案公報</td> <td>1971 - 2023年</td> </tr> <tr> <td>日本国実用新案登録公報</td> <td>1996 - 2023年</td> </tr> <tr> <td>日本国登録実用新案公報</td> <td>1994 - 2023年</td> </tr> </table> <p>国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）</p>			日本国実用新案公報	1922 - 1996年	日本国公開実用新案公報	1971 - 2023年	日本国実用新案登録公報	1996 - 2023年	日本国登録実用新案公報	1994 - 2023年													
日本国実用新案公報	1922 - 1996年																						
日本国公開実用新案公報	1971 - 2023年																						
日本国実用新案登録公報	1996 - 2023年																						
日本国登録実用新案公報	1994 - 2023年																						
<p>C. 関連すると認められる文献</p> <table border="1"> <thead> <tr> <th>引用文献の カテゴリー*</th> <th>引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示</th> <th>関連する 請求項の番号</th> </tr> </thead> <tbody> <tr> <td>A</td> <td>JP 2018-133444 A (トヨタ自動車株式会社) 23.08.2018 (2018 - 08 - 23)</td> <td>1-6</td> </tr> <tr> <td>A</td> <td>WO 2020/218294 A1 (京セラ株式会社) 29.10.2020 (2020 - 10 - 29)</td> <td>1-6</td> </tr> <tr> <td>A</td> <td>JP 2011-71356 A (サンケン電気株式会社) 07.04.2011 (2011 - 04 - 07)</td> <td>1-6</td> </tr> <tr> <td>A</td> <td>AHMAD, Habib et al., Realization of homojunction PN AlN diodes, Journal of Applied Physics, 131, AIP Publishing, 2022.05.02, 175701 第1頁左欄第1行-第8頁左欄第10行</td> <td>1-6</td> </tr> <tr> <td>A</td> <td>NI, Xianfeng et al., Improvement of AlN Material Quality by High-Temperature Annealing Toward Power Diodes, IEEE Transactions on Electron Devices, 67, 2020.10, 3988-3991 第1頁左欄第25行-第4頁左欄第11行</td> <td>1-6</td> </tr> <tr> <td>A</td> <td>HAYASHIDA, Tetsuro et al., Leakage current reduction of vertical GaN junction barrier Schottky diodes using dual-anode process, Japanese Journal of Applied Physics, 57, 2018.02.21, 040302 第1頁左欄第1行-第3頁右欄第7行</td> <td>1-6</td> </tr> </tbody> </table> <p><input checked="" type="checkbox"/> C欄の続きにも文献が列挙されている。 <input checked="" type="checkbox"/> パテントファミリーに関する別紙を参照。</p> <p>* 引用文献のカテゴリー                  “A” 特に関連のある文献ではなく、一般的な技術水準を示すもの                  “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの                  “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）                  “O” 口頭による開示、使用、展示等に言及する文献                  “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献                  “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの                  “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの                  “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの                  “&amp;” 同一パテントファミリー文献</p>			引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号	A	JP 2018-133444 A (トヨタ自動車株式会社) 23.08.2018 (2018 - 08 - 23)	1-6	A	WO 2020/218294 A1 (京セラ株式会社) 29.10.2020 (2020 - 10 - 29)	1-6	A	JP 2011-71356 A (サンケン電気株式会社) 07.04.2011 (2011 - 04 - 07)	1-6	A	AHMAD, Habib et al., Realization of homojunction PN AlN diodes, Journal of Applied Physics, 131, AIP Publishing, 2022.05.02, 175701 第1頁左欄第1行-第8頁左欄第10行	1-6	A	NI, Xianfeng et al., Improvement of AlN Material Quality by High-Temperature Annealing Toward Power Diodes, IEEE Transactions on Electron Devices, 67, 2020.10, 3988-3991 第1頁左欄第25行-第4頁左欄第11行	1-6	A	HAYASHIDA, Tetsuro et al., Leakage current reduction of vertical GaN junction barrier Schottky diodes using dual-anode process, Japanese Journal of Applied Physics, 57, 2018.02.21, 040302 第1頁左欄第1行-第3頁右欄第7行	1-6
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号																					
A	JP 2018-133444 A (トヨタ自動車株式会社) 23.08.2018 (2018 - 08 - 23)	1-6																					
A	WO 2020/218294 A1 (京セラ株式会社) 29.10.2020 (2020 - 10 - 29)	1-6																					
A	JP 2011-71356 A (サンケン電気株式会社) 07.04.2011 (2011 - 04 - 07)	1-6																					
A	AHMAD, Habib et al., Realization of homojunction PN AlN diodes, Journal of Applied Physics, 131, AIP Publishing, 2022.05.02, 175701 第1頁左欄第1行-第8頁左欄第10行	1-6																					
A	NI, Xianfeng et al., Improvement of AlN Material Quality by High-Temperature Annealing Toward Power Diodes, IEEE Transactions on Electron Devices, 67, 2020.10, 3988-3991 第1頁左欄第25行-第4頁左欄第11行	1-6																					
A	HAYASHIDA, Tetsuro et al., Leakage current reduction of vertical GaN junction barrier Schottky diodes using dual-anode process, Japanese Journal of Applied Physics, 57, 2018.02.21, 040302 第1頁左欄第1行-第3頁右欄第7行	1-6																					
<p>国際調査を完了した日</p> <p>10.08.2023</p>	<p>国際調査報告の発送日</p> <p>22.08.2023</p>																						
<p>名称及びあて先</p> <p>日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号</p>	<p>権限のある職員（特許庁審査官）</p> <p>石塚 健太郎 5F 4815</p> <p>電話番号 03-3581-1101 内線 3516</p>																						

C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	HIROKI, Masanobu et al., High-Temperature Performance of AlN MESFETs With Epitaxially Grown n-Type AlN Channel Layers, IEEE Electron Device Letters, VOL. 43, NO. 3, 2022.03, 350-353 第1頁左欄第21行-第3頁右欄第17行	1-6

国際調査報告  
パテントファミリーに関する情報

国際出願番号

PCT/JP2023/021462

引用文献			公表日	パテントファミリー文献			公表日
JP	2018-133444	A	23.08.2018	US	2018/0233591	A1	
				CN	108470767	A	
WO	2020/218294	A1	29.10.2020	US	2022/0209026	A1	
				EP	3961724	A1	
				CN	113711365	A	
JP	2011-71356	A	07.04.2011	US	2011/0073911	A1	