

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2006-309561

(P2006-309561A)

(43) 公開日 平成18年11月9日(2006.11.9)

(51) Int. Cl.	F I	テーマコード (参考)
G06F 13/28 (2006.01)	G06F 13/28 310J	5B061
G06F 13/36 (2006.01)	G06F 13/28 310M	
	G06F 13/36 310E	

審査請求 未請求 請求項の数 11 O L (全 15 頁)

(21) 出願番号	特願2005-132242 (P2005-132242)	(71) 出願人	390009531 インターナショナル・ビジネス・マシー ズ・コーポレーション INTERNATIONAL BUSIN ESS MASCHINES CORPO RATION アメリカ合衆国10504 ニューヨーク 州 アーモンク ニュー オーチャード ロード
(22) 出願日	平成17年4月28日 (2005. 4. 28)	(74) 代理人	100086243 弁理士 坂口 博
		(74) 代理人	100091568 弁理士 市位 嘉宏
		(74) 代理人	100108501 弁理士 上野 剛史

最終頁に続く


(54) 【発明の名称】 ダイレクトメモリアクセスコントローラ及びそのデータ転送方法

(57) 【要約】

【課題】複雑な転送エンジンを用いることなく、多数の転送モードに対応可能なDMAコントローラを提供する。

【解決手段】プリプロセッサ34を設け、これにより転送モードに応じて指示パケットを生成し、メモリ・周辺装置転送エンジン18及び周辺装置・メモリ転送エンジン20に与える。指示パケットは、転送方向識別パラメータ、転送開始メモリアドレス、アドレス増減フラグ、タグ識別フラグ、タグ転送識別フラグ、及び転送ワード数を含む。転送エンジン18, 20は、指示パケットに応じてメモリ及び周辺装置間でデータを転送する。

【選択図】図1



【特許請求の範囲】**【請求項 1】**

互いに異なる複数の転送モードに応じて指示パケットを生成するプリプロセッサと、メモリと周辺装置との間に接続されるバッファと、

前記プリプロセッサから与えられた指示パケットに応じて、メモリ及び周辺装置の間でデータを転送するよう前記バッファを制御する転送エンジンとを備えたことを特徴とするダイレクトメモリアクセスコントローラ。

【請求項 2】

請求項 1 に記載のダイレクトメモリアクセスコントローラであって、

前記指示パケットは、メモリから周辺装置への転送方向又は周辺装置からメモリへの転送方向を示す転送方向識別情報と、データの転送を開始すべきメモリのアドレスを示す転送開始メモリアドレスと、1 回に転送すべきデータのワード数を示す転送ワード数とを含み、

前記転送エンジンは、前記転送方向識別情報がメモリから周辺装置への転送方向を示すとき、メモリからのデータの読み出しを前記転送開始メモリアドレスから開始し、前記転送ワード数のデータをメモリから読み出して前記バッファに書き込み、前記バッファからデータを読み出して周辺装置に書き込むように、前記バッファを制御し、前記転送方向識別情報が周辺装置からメモリへの転送方向を示すとき、前記転送ワード数のデータを周辺装置から読み出して前記バッファに書き込み、メモリへのデータの書き込みを前記転送開始メモリアドレスから開始し、前記バッファからデータを読み出してメモリに書き込むように、前記バッファを制御することを特徴とするダイレクトメモリアクセスコントローラ。

【請求項 3】

請求項 2 に記載のダイレクトメモリアクセスコントローラであって、

前記転送エンジンは、データの読み出しを終了したとき、その次にデータを読み出すべき転送開始メモリアドレスを前記プリプロセッサに与え、データの書き込みを終了したとき、その次にデータを書き込むべき転送開始アドレスを前記プリプロセッサに与えることを特徴とするダイレクトメモリアクセスコントローラ。

【請求項 4】

請求項 2 又は請求項 3 に記載のダイレクトメモリアクセスコントローラであって、

前記指示パケットはさらに、タグの読み込みか否かを示すタグ識別情報を含み、前記転送エンジンは、前記タグ識別情報がタグの読み込みを示すとき、タグをメモリ又は周辺装置から読み出して前記プリプロセッサに与え、

前記プリプロセッサは、与えられたタグに基づいて転送開始メモリアドレス及び転送ワード数を設定することを特徴とするダイレクトメモリアクセスコントローラ。

【請求項 5】

請求項 4 に記載のダイレクトメモリアクセスコントローラであって、

前記指示パケットはさらに、タグの転送か否かを示すタグ転送識別情報を含み、

前記転送エンジンは、前記タグ転送識別情報がタグの転送を示すとき、メモリ又は周辺装置から読み出されたタグを前記バッファに書き込むことを特徴とするダイレクトメモリアクセスコントローラ。

【請求項 6】

請求項 1 ~ 請求項 5 のいずれか 1 項に記載のダイレクトメモリアクセスコントローラであって、

前記転送エンジンは、

メモリから周辺装置にデータを転送するよう前記バッファを制御する第 1 の転送エンジンと、

周辺装置からメモリにデータを転送するよう前記バッファを制御する第 2 の転送エンジンとを含むことを特徴とするダイレクトメモリアクセスコントローラ。

【請求項 7】

10

20

30

40

50

メモリと周辺装置との間に接続されるバッファと、前記バッファを制御する転送エンジンとを備えたダイレクトメモリアクセスコントローラによるデータ転送方法であって、

互いに異なる複数の転送モードに応じて指示パケットを生成し、前記転送エンジンに与えるステップと、

前記転送エンジンにより、与えられた指示パケットに応じて、メモリから周辺装置にデータを転送するステップと、

前記転送エンジンにより、与えられた指示パケットに応じて、周辺装置からメモリにデータを転送するステップとを備えたことを特徴とするデータ転送方法。

【請求項 8】

請求項 7 に記載のデータ転送方法であって、

前記指示パケットは、メモリから周辺装置への転送方向又は周辺装置からメモリへの転送方向を示す転送方向識別情報と、データの転送を開始すべきメモリのアドレスを示す転送開始メモリアドレスと、1 回に転送すべきデータのワード数を示す転送ワード数とを含み、

前記転送エンジンによるデータを転送するステップは、前記転送方向識別情報がメモリから周辺装置への転送方向を示すとき、メモリからのデータの読み出しを前記転送開始メモリアドレスから開始し、前記転送ワード数のデータをメモリから読み出して前記バッファに書き込み、前記バッファからデータを読み出して周辺装置に書き込み、前記転送方向識別情報が周辺装置からメモリへの転送方向を示すとき、前記転送ワード数のデータを周辺装置から読み出して前記バッファに書き込み、メモリへのデータの書き込みを前記転送開始メモリアドレスから開始し、前記バッファからデータを読み出してメモリに書き込むことを特徴とするデータ転送方法。

【請求項 9】

請求項 8 に記載のデータ転送方法であってさらに、

前記転送エンジンにより、データの読み出しを終了したとき、その次にデータを読み出すべき転送開始メモリアドレスを生成するステップと、

前記転送エンジンにより、データの書き込みを終了したとき、その次にデータを書き込むべき転送開始メモリアドレスを生成するステップとを備えたことを特徴とするデータ転送方法。

【請求項 10】

請求項 8 又は請求項 9 に記載のデータ転送方法であって、

前記指示パケットはさらに、タグの読み込みか否かを示すタグ識別情報を含み、

前記データ転送方法はさらに、

前記転送エンジンにより、前記タグ識別情報がタグの読み込みを示すとき、タグをメモリから読み出すステップと、

前記転送エンジンにより、前記タグ識別情報がタグの読み込みを示すとき、タグを周辺装置から読み出すステップと、

読み出されたタグに基づいて転送開始メモリアドレス及び転送ワード数を設定するステップとを備えたことを特徴とするデータ転送方法。

【請求項 11】

請求項 10 に記載のデータ転送方法であって、

前記指示パケットはさらに、タグの転送か否かを示すタグ転送識別情報を含み、

前記データ転送方法はさらに、

前記転送エンジンにより、前記タグ転送識別情報がタグの転送を示すとき、メモリから読み出されたタグを前記バッファに書き込むステップと、

前記転送エンジンにより、前記タグ転送識別情報がタグの転送を示すとき、周辺装置から読み出されたタグを前記バッファに書き込むステップとを備えたことを特徴とするデータ転送方法。

【発明の詳細な説明】

【技術分野】

10

20

30

40

50

【 0 0 0 1 】

本発明は、ダイレクトメモリアクセス (DMA) コントローラ及びそのデータ転送方法に関し、さらに詳しくは、複数の転送モードに対応したDMAコントローラ及びそのデータ転送方法に関する。

【 背景技術 】

【 0 0 0 2 】

DMAコントローラは、マザーボード上にあるメモリと、フレキシブルディスクドライブ、ハードディスクドライブ、プリンタなどの周辺装置との間で、CPU (Central Processing Unit)を経由することなくデータを転送するためのLSI (Large Scale Integrated circuit)である。DMAコントローラは一般に複数の通信経路 (DMAチャンネル)を有し、1つの機器が1つのチャンネルを占有する。

10

【 0 0 0 3 】

多チャンネルに対応するDMAコントローラでは、DMA要求/承認ハンドラがDMAチャンネルの仲裁 (アービトラージ)を行う。具体的には、DMA要求/承認ハンドラが要求を受け付けてサービスを提供すべきDMAチャンネルを決定した後、共通の転送エンジンがその決定されたDMAチャンネルに対してデータ転送を行う。

【 0 0 0 4 】

転送モードが少ない場合 (たとえば2種類程度)、転送エンジンは全ての転送モードに対応可能であるが、転送モードが多い場合 (たとえば7種類以上)、転送エンジンは全ての転送モードに対応することは困難である。仮に転送エンジンを全ての転送モードに対応可能に設計したとすると、転送エンジンの回路構成は複雑になり、かつ回路サイズも大きくなるという問題が生じる。

20

【 特許文献 1 】 特開平 1 1 - 4 5 2 2 5 号公報

【 特許文献 2 】 特開 2 0 0 0 - 2 3 1 5 3 7 号公報

【 発明の開示 】

【 発明が解決しようとする課題 】

【 0 0 0 5 】

本発明の目的は、複雑な転送エンジンを用いることなく、複数の転送モードに対応可能なDMAコントローラ及びそのデータ転送方法を提供することである。

【 課題を解決するための手段及び発明の効果 】

30

【 0 0 0 6 】

本発明によるDMAコントローラは、プリプロセッサと、バッファと、転送エンジンとを備える。プリプロセッサは、互いに異なる複数の転送モードに応じて指示パケットを生成する。バッファは、メモリと周辺装置との間に接続される。転送エンジンは、プリプロセッサから与えられた指示パケットに応じて、メモリ及び周辺装置の間でデータを転送するようバッファを制御する。

【 0 0 0 7 】

このDMAコントローラでは、転送モードに応じてプリプロセッサにより指示パケットが生成され、転送エンジンに与えられる。したがって、転送エンジンは単に指示パケットに従ってデータを転送しさえすればよい。よって、このDMAコントローラは、複雑な転送エンジンを用いることなく、複数の転送モードに対応することができる。

40

【 0 0 0 8 】

好ましくは、指示パケットは、メモリから周辺装置への転送方向又は周辺装置からメモリへの転送方向を示す転送方向識別情報と、データの転送を開始すべきメモリのアドレスを示す転送開始メモリアドレスと、1回に転送すべきデータのワード数を示す転送ワード数とを含む。転送エンジンは、転送方向識別情報がメモリから周辺装置への転送方向を示すとき、メモリからのデータの読み出しを転送開始メモリアドレスから開始し、転送ワード数のデータをメモリから読み出してバッファに書き込み、バッファからデータを読み出して周辺装置に書き込むように、バッファを制御し、転送方向識別情報が周辺装置からメモリへの転送方向を示すとき、転送ワード数のデータを周辺装置から読み出してバッファ

50

に書き込み、メモリへのデータの書き込みを転送開始メモリアドレスから開始し、バッファからデータを読み出してメモリに書き込むように、バッファを制御する。

【0009】

この場合、指示パケットに含まれる転送ワード数分のデータがメモリ及び周辺装置の間で転送されるので、転送エンジンはバルク転送及びスライス転送の区別を必要としない。

【0010】

好ましくは、転送エンジンは、データの読み出しを終了したとき、その次にデータを読み出すべき転送開始メモリアドレスをプリプロセッサに与え、データの書き込みを終了したとき、その次にデータを書き込むべき転送開始メモリアドレスをプリプロセッサに与える。

10

【0011】

この場合、転送エンジンからプリプロセッサに次の転送開始メモリアドレスが与えられ、次のデータ転送のためにプリプロセッサから転送エンジンに与えられる。したがって、データはスライスされて転送される。

【0012】

好ましくは、指示パケットはさらに、タグの読み込みか否かを示すタグ識別情報を含む。転送エンジンは、タグ識別情報がタグの読み込みを示すとき、タグをメモリ又は周辺装置から読み出してプリプロセッサに与える。プリプロセッサは、与えられたタグに基づいて転送開始メモリアドレス及び転送ワード数を設定する。

20

【0013】

この場合、タグがメモリ又は周辺装置から読み出され、プリプロセッサに与えられる。タグに記述された転送開始メモリアドレスからデータの読み出し又は書き込みが開始され、また、タグに記述された転送ワード数分のデータがメモリ及び周辺装置の間で転送される。

【0014】

好ましくは、指示パケットはさらに、タグの転送か否かを示すタグ転送識別情報を含む。転送エンジンは、タグ転送識別情報がタグの転送を示すとき、メモリ又は周辺装置から読み出されたタグをバッファに書き込む。

【0015】

この場合、メモリ又は周辺装置から読み出されたタグはバッファに書き込まれるので、タグもデータと一緒にメモリ及び周辺装置の間で転送される。

30

【0016】

好ましくは、転送エンジンは、第1及び第2の転送エンジンを含む。第1の転送エンジンは、メモリから周辺装置にデータを転送するようバッファを制御する。第2の転送エンジンは、周辺装置からメモリにデータを転送するようバッファを制御する。

【0017】

この場合、転送エンジンが2つに分割されているため、メモリ側のバスプロトコルと周辺装置側のバスプロトコルが異なっても、各転送エンジンは複雑にならない。

【0018】

一方、本発明によるデータ転送方法は、メモリと周辺装置との間に接続されるバッファと、バッファを制御する転送エンジンとを備えたDMAコントローラによるデータ転送方法であって、互いに異なる複数の転送モードに応じて指示パケットを生成し、転送エンジンに与えるステップと、転送エンジンにより、与えられた指示パケットに応じて、メモリから周辺装置にデータを転送するステップと、転送エンジンにより、与えられた指示パケットに応じて、周辺装置からメモリにデータを転送するステップとを備える。

40

【0019】

このデータ転送方法では、転送モードに応じて指示パケットが生成され、転送エンジンに与えられる。したがって、転送エンジンは単に指示パケットに従ってデータを転送しさえすればよい。よって、このデータ転送方法は、複雑な転送エンジンを用いることなく、複数の転送モードに対応することができる。

50

【0020】

好ましくは、指示パケットは、メモリから周辺装置への転送方向又は周辺装置からメモリへの転送方向を示す転送方向識別情報と、データの転送を開始すべきメモリのアドレスを示す転送開始メモリアドレスと、1回に転送すべきデータのワード数を示す転送ワード数とを含む。転送エンジンによるデータを転送するステップは、転送方向識別情報がメモリから周辺装置への転送方向を示すとき、メモリからのデータの読み出しを転送開始メモリアドレスから開始し、転送ワード数のデータをメモリから読み出してバッファに書き込み、バッファからデータを読み出して周辺装置に書き込み、転送方向識別情報が周辺装置からメモリへの転送方向を示すとき、転送ワード数のデータを周辺装置から読み出してバッファに書き込み、メモリへのデータの書き込みを転送開始メモリアドレスから開始し、バッファからデータを読み出してメモリに書き込む。

10

【0021】

この場合、指示パケットに含まれる転送ワード数分のデータがメモリ及び周辺装置の間で転送されるので、転送エンジンはバルク転送及びスライス転送の区別を必要としない。

【0022】

好ましくは、データ転送方法はさらに、転送エンジンにより、データの読み出しを終了したとき、その次にデータを読み出すべき転送開始メモリアドレスを生成するステップと、転送エンジンにより、データの書き込みを終了したとき、その次にデータを書き込むべき転送開始メモリアドレスを生成するステップとを備える。

【0023】

この場合、転送エンジンからプリプロセッサに次の転送開始メモリアドレスが与えられ、その次のデータ転送のためにプリプロセッサから転送エンジンに与えられる。したがって、データはスライスされて転送される。

20

【0024】

好ましくは、指示パケットはさらに、タグの読み込みか否かを示すタグ識別情報を含む。データ転送方法はさらに、転送エンジンにより、タグ識別情報がタグの読み込みを示すとき、タグをメモリから読み出すステップと、転送エンジンにより、タグ識別情報がタグの読み込みを示すとき、タグを周辺装置から読み出すステップと、読み出されたタグに基づいて転送開始メモリアドレス及び転送ワード数を設定するステップとを備える。

【0025】

この場合、タグがメモリ又は周辺装置から読み出される。タグに記述された転送開始メモリアドレスからデータの読み出し又は書き込みが開始され、また、タグに記述された転送ワード数分のデータがメモリ及び周辺装置の間で転送される。

30

【0026】

好ましくは、指示パケットはさらに、タグの転送か否かを示すタグ転送識別情報を含む。データ転送方法はさらに、転送エンジンにより、タグ転送識別情報がタグの転送を示すとき、メモリから読み出されたタグをバッファに書き込むステップと、転送エンジンにより、タグ転送識別情報がタグの転送を示すとき、メモリから読み出されたタグをバッファに書き込むステップとを備える。

【0027】

この場合、メモリ又は周辺装置から読み出されたタグはバッファに書き込まれるので、タグもデータと一緒にメモリ及び周辺装置の間で転送される。

40

【発明を実施するための最良の形態】

【0028】

以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。

【0029】

図1を参照して、本発明の実施の形態によるDMAコントローラ10は、転送エンジン制御回路12と、データバッファ14と、セクタ16及び17と、メモリ・周辺装置転送エンジン18と、周辺装置・メモリ転送エンジン20とを備える。

50

【0030】

転送エンジン制御回路12は、7種類の転送モードに応じてあらかじめ定められた指示パケットを生成して転送エンジン18又は20に与える。詳細は後述する。

【0031】

データバッファ14は、PLB (Processor Local Bus) 22及びOPB (On-chip Peripheral Bus) 24の間に接続される。PLB 22は128又は64ビットのバス幅を有し、メモリ(図示せず)に接続される。OPB 24は32ビットのバス幅を有し、周辺装置(図示せず)に接続される。

【0032】

セクタ16はPLB 22及びOPB 24に接続され、かつデータバッファ14の入力に接続される。セクタ16はPLB 22又はOPB 24を選択し、その選択されたバス22又は24から与えられたデータをデータバッファ14に与える。セクタ17はPLB 22及びOPB 24に接続され、かつデータバッファ14の出力に接続される。セクタ17はPLB 22又はOPB 24を選択し、データバッファ14から与えられたデータをその選択されたバス22又は24に与える。

【0033】

メモリ・周辺装置転送エンジン18は、転送エンジン制御回路12から与えられた指示パケットに応じて、メモリから周辺装置にデータを転送するようデータバッファ14及びセクタ16, 17を制御する。周辺装置・メモリ転送エンジン20は、転送エンジン制御回路12から与えられた指示パケットに応じて、周辺装置からメモリにデータを転送するようデータバッファ14及びセクタ16, 17を制御する。

【0034】

図2を参照して、転送エンジン制御回路12は、DMA要求/承認ハンドラ26と、複数の内部レジスタ28と、セクタ30及び31と、OPBスレーブ32と、プリプロセッサ34とを備える。

【0035】

DMA要求/承認ハンドラ26は、各チャンネルから与えられるDMA要求信号DREQxに応じてチャンネルからのデータ転送の要求を仲裁し、選択チャンネル番号をセクタ30及び31に与え、かつDMA承認信号DACKxを当該チャンネルに返信する。

【0036】

内部レジスタ28はチャンネルに対応して設けられる。各内部レジスタ28は、対応するチャンネル用のデータ転送に係る各種パラメータを一時的に記憶する。

【0037】

セクタ30及び31は、DMA要求/承認ハンドラ26からの選択チャンネル番号に応じて1つの内部レジスタ28を選択する。セクタ30は、転送エンジン18, 20側からフィードバックされたタグ上の転送ワード数Xfer_Count及び次の転送開始メモリアドレスNext_Start_Addressをその選択された内部レジスタ28に与える。セクタ31は、選択された内部レジスタ28から各種パラメータを読み出してプリプロセッサ34に与える。

【0038】

OPBスレーブ32は、CPU(図示せず)からOPB 24(図1)経由で与えられた指令に従って、選択された内部レジスタ28に所定のデータを書き込む。

【0039】

プリプロセッサ34は、コントローラ36と、演算器38と、転送方向識別パラメータ生成器40と、転送開始メモリアドレス生成器42と、アドレス増減フラグ生成器44と、タグ識別フラグ生成器46と、タグ転送識別フラグ生成器48と、転送ワード数生成器50とを備える。

【0040】

コントローラ36は、当該チャンネルの内部レジスタ28から読み出されたパラメータに基づいて7種類の転送モードの中から1つを設定する。演算器38は、コントローラ36

で設定された転送モードに応じて、当該チャンネルの内部レジスタ28に設定されている転送ワード数（以下「所定スライスサイズ」という）をそのまま転送ワード数生成器50に与えたり、タグから得られた転送ワード数に1ワード、2ワード又は4ワードを加算したり、タグから得られた転送ワード数等を所定スライスサイズと比較したりする。

【0041】

転送方向識別パラメータ生成器40は、当該チャンネルの内部レジスタ28から読み出されたパラメータに基づいて転送方向識別パラメータm2d/d2mを生成する。転送方向識別パラメータm2d/d2mは、メモリから周辺装置への転送方向又は周辺装置からメモリへの転送方向を示す。m2d = 1かつd2m = 0のとき、データはメモリから周辺装置へ転送され、m2d = 0かつd2m = 1のとき、データは周辺装置からメモリへ転送される。

10

【0042】

転送開始メモリアドレス生成器42は、当該チャンネルの内部レジスタ28から読み出されたパラメータに基づいて転送開始メモリアドレスStart_Addressを生成する。転送開始メモリアドレスStart_Addressは、データの転送を開始すべきメモリのアドレスを示す。

【0043】

アドレス増減フラグ生成器44は、当該チャンネルの内部レジスタ28から読み出されたパラメータに基づいてアドレス増減フラグAddress_Inc_NDecを生成する。アドレス増減フラグAddress_Inc_NDecは、データを読み出すべき又は書き込むべきアドレスを増加させるか又は減少させるかを示す。Address_Inc_NDec = 1のとき、アドレスはインクリメントされ、Address_Inc_NDec = 0のとき、アドレスはデクリメントされる。

20

【0044】

タグ識別フラグ生成器46は、コントローラ36に設定された転送モードに応じてタグ識別フラグThis_Is_Tagを生成する。タグ識別フラグThis_Is_Tagは、タグの取り込みか又はデータの転送かを示す。This_Is_Tag = 1のとき、タグが転送エンジン制御回路12に取り込まれ、This_Is_Tag = 0のとき、データがメモリと周辺装置との間で転送される。

【0045】

タグ転送識別フラグ生成器48は、コントローラ36に設定された転送モードに応じてタグ転送識別フラグTag_Xferを生成する。タグ転送識別フラグTag_Xferは、取り込まれたタグも転送するか否か、つまりデータバッファ14に書き込むか否かを示す。

【0046】

転送ワード数生成器50は、演算器38による演算結果に応じて転送ワード数Xfer_Countを生成する。転送ワード数Xfer_Countは、1回に転送すべきデータのワード数を示す。

30

【0047】

プリプロセッサ34は、これらのパラメータ等を含む指示パッケージをメモリ・周辺装置転送エンジン18又は周辺装置・メモリ転送エンジン20に与える。

【0048】

このDMAコントローラ10は7種類の転送モード、具体的には、(1)バルクモード、(2)スライスモード、(3)チェーンモードC1、(4)チェーンモードC2、(5)チェーンモードC3、(6)チェーンモードC4、及び(7)チェーンモードC5を有する。以下、これら転送モードの動作を1つずつ説明する。

40

【0049】

(1)バルクモード

本モードでは、データがスライスされることなく一括して転送される。詳細は次のとおり。

【0050】

m2d = 1, d2m = 0 又は m2d = 0, d2m = 1 の転送方向識別パラメータが当該チャンネルの内部レジスタ28から読み出され、転送方向識別パラメータ生成器40に設定される。また、転送開始メモリアドレスStart_Addressが当該チャンネルの内部レジスタ28から読み出され、転送開始メモリアドレス生成器42に設定される。また、Address_Inc_NDec = 1 又は 0 のアドレス増減フラグが当該チャンネルの内部レジスタ28から読み出され、アドレス

50

増減フラグ生成器 4 4 に設定される。また、コントローラ 3 6 がバルクモードを検出し、これに応じて、This_Is_Tag = 0 のタグ識別フラグがタグ識別フラグ生成器 4 6 に設定され、かつ Tag_Xfer = 0 のタグ転送識別フラグがタグ転送識別フラグ生成器 4 8 に設定される。さらに、転送ワード数 Xfer_Count が当該チャンネルの内部レジスタ 2 8 から読み出され、演算器 3 8 で変更されることなく、そのまま転送ワード数生成器 5 0 に設定される。

【 0 0 5 1 】

プリプロセッサ 3 4 はこれらのパラメータ等を含む指示 packets を、m2d = 1 , d2m = 0 の場合はメモリ・周辺装置転送エンジン 1 8 に与え、m2d = 0 , d2m = 1 の場合は周辺装置・メモリ転送エンジン 2 0 に与える。

【 0 0 5 2 】

図 3 (a) に示すように、メモリ・周辺装置転送エンジン 1 8 は、転送ワード数 Xfer_Count 分のバルクデータをメモリからセレクタ 1 6 経由でデータバッファ 1 4 に書き込み、かつデータバッファ 1 4 から読み出したデータをセレクタ 1 7 経由で周辺装置に送出する。メモリからのデータの読み出しは、転送開始メモリアドレス Start_Address から開始し、アドレスは、Address_Inc_NDec = 1 の場合は 1 つずつ増加され、Address_Inc_NDec = 0 の場合は 1 つずつ減少される。

10

【 0 0 5 3 】

一方、周辺装置・メモリ転送エンジン 2 0 は、転送ワード数 Xfer_Count 分のバルクデータを周辺装置からセレクタ 1 6 経由でデータバッファ 1 4 に書き込み、かつデータバッファ 1 4 から読み出したデータをセレクタ 1 7 経由でメモリに書き込む。メモリへのデータの書き込みは、転送開始メモリアドレス Start_Address から開始し、アドレスは、Address_Inc_NDec = 1 の場合は 1 つずつ増加され、Address_Inc_NDec = 0 の場合は 1 つずつ減少される。

20

【 0 0 5 4 】

(2) スライスモード

本モードでは、データが n ワードずつ m 個にスライスされ、転送される。ここでも、転送方向識別パラメータ m2d/m2d、転送開始メモリアドレス Start_Address、アドレス増減フラグ Address_Inc_NDec、タグ識別フラグ This_Is_Tag、タグ転送識別フラグ Tag_Xfer = 0、及び転送ワード数 Xfer_Count は、上記と同様に設定される。

【 0 0 5 5 】

ただし、図 3 (b) に示すように、最初のスライスデータについては、CPU から与えられた転送開始メモリアドレス Start_Address から転送が開始されるが、2 番目以降のスライスデータについては、転送エンジン 1 8 , 2 0 からフィードバックされた次の転送開始メモリアドレス Next_Start_Address から転送が開始される。したがって本モードでは、転送エンジン 1 8 , 2 0 は、1 つのスライスデータを転送し終えた後、最終アドレスに 1 を加算し、次の転送開始メモリアドレス Next_Start_Address として転送エンジン制御回路 1 2 に返送する。この次の転送開始メモリアドレス Next_Start_Address は、転送開始メモリアドレス Start_Address として当該チャンネルの内部レジスタ 2 8 に書き込まれる。

30

【 0 0 5 6 】

この場合、図 3 (b) に示すように、転送エンジン 1 8 , 2 0 は、データを転送ワード数 Xfer_Count ごとにスライスしてメモリ及び周辺装置間で転送する。

40

【 0 0 5 7 】

(3) チェーンモード C 1

チェーンモードはディスクリプタモードとも呼ばれ、転送開始メモリアドレス Start_Address 及び転送ワード数 Xfer_Count を CPU からではなく、メモリから取得する。メモリには、図 4 に示すように、タグ (ディスクリプタ) として、転送開始メモリアドレス Start_Address 及び転送ワード数 Xfer_Count が書き込まれている。

【 0 0 5 8 】

チェーンモードでは、最初にタグが読み込まれ、次にデータが転送される。データは、タグ内の転送開始メモリアドレス Start_Address から読み出され、タグ内の転送ワード数 X

50

fer_Countだけ転送される。特に、チェーンモードC1では、タグは1ワードで、タグ自身も転送される。また、データはメモリから周辺装置にバルク転送される。詳細は次のとおり。

【0059】

最初にメモリからタグを読み込むために、転送方向識別パラメータが $m2d = 1$, $d2m = 0$ に設定され、転送開始メモリアドレスStart_Addressが当該チャンネルの内部レジスタ28から読み出され、タグ用の転送開始メモリアドレスとして設定される。また、アドレス増減フラグがAddress_Inc_NDec = 1に設定され、タグ識別フラグがThis_Is_Tag = 1に設定される。また、タグ転送識別フラグがTag_Xfer = 1に設定され、転送ワード数Xfer_Countが1ワードに設定される。

10

【0060】

$m2d = 1$, $d2m = 0$ であるから、プリプロセッサ34はこれらのパラメータ等を含む指示パケットをメモリ・周辺装置転送エンジン18に与える。メモリ・周辺装置転送エンジン18はメモリにアクセスし、転送開始メモリアドレスStart_Addressから1ワード分のデータ、つまりタグを読み込み、転送エンジン制御回路12に与える。読み込まれたタグは、当該チャンネルの内部レジスタ28に書き込まれるとともに、データバッファ14にも書き込まれる。

【0061】

次にデータをメモリから周辺装置に転送するために、転送方向識別パラメータが $m2d = 1$, $d2m = 0$ に設定され、タグから得られた転送開始メモリアドレスStart_Addressが当該チャンネルの内部レジスタ28から読み出され、データ用の転送開始メモリアドレスとして設定される。また、アドレス増減フラグがAddress_Inc_NDec = 1又は0に設定され、タグ識別フラグがThis_Is_Tag = 0に設定される、かつタグ転送識別フラグがTag_Xfer = 1に設定される。また、演算器38により、タグから得られた転送ワード数Xfer_Countに1(タグのワード数)が加算され、その総ワード数が転送ワード数Xfer_Countとして設定される。

20

【0062】

$m2d = 1$, $d2m = 0$ であるから、プリプロセッサ34はこれらのパラメータ等を含む指示パケットをメモリ・周辺装置転送エンジン18に与える。その結果、図5(a)に示すように、メモリ・周辺装置転送エンジン18は、1ワードのタグを転送した後、転送ワード数Xfer_Count分のバルクデータをメモリから周辺装置に転送する。

30

【0063】**(4) チェーンモードC2**

チェーンモードC2では、チェーンモードC1と異なり、タグ自身は転送されない。したがって、最初にメモリからタグを読み込むために設定されるパラメータ等は、タグ転送識別フラグがTag_Xfer = 0に設定される点を除き、上記チェーンモードC1と同じである。また、次にデータを転送するために設定されるパラメータ等は、タグから得られた転送ワード数Xfer_Countがそのまま転送ワード数Xfer_Countとして設定される点を除き、上記チェーンモードC1と同じである。

【0064】

この場合、図5(b)に示すように、メモリ・周辺装置転送エンジン18は、転送ワード数Xfer_Count分のバルクデータ(タグを含まない)をメモリから周辺装置に転送する。

40

【0065】**(5) チェーンモードC3**

チェーンモードC3では、タグは2ワードで、タグ自身は転送されない。また、データはメモリから周辺装置にスライス転送される。したがって、最初にメモリからタグを読み込むために設定されるパラメータ等は、転送ワード数Xfer_Countが2ワードに設定される点を除き、上記チェーンモードC2と同じである。また、次にデータを転送するために設定されるパラメータ等は、転送ワード数Xfer_Countを除き、チェーンモードC2と同じである。転送ワード数Xfer_Countの設定は次のとおり。

50

【 0 0 6 6 】

演算器 3 8 は、タグから得られた転送ワード数又はまだ転送されずに残っているデータのワード数（以下「残ワード数」という）を、所定スライスサイズ（当該チャンネルの内部レジスタ 2 8 に設定されている転送ワード数）と比較する。その結果、タグから得られた転送ワード数又は残ワード数が所定スライスサイズよりも大きい場合、転送ワード数 Xfer_Count は所定スライスサイズに設定され、そうでない場合、タグから得られた転送ワード数又は残ワード数に設定される。

【 0 0 6 7 】

この場合、図 5（c）に示すように、メモリ・周辺装置転送エンジン 1 8 は、データを転送ワード数 Xfer_Count ごとにスライスしてメモリから周辺装置に転送する。

10

【 0 0 6 8 】

（ 6 ）チェーンモード C 4

チェーンモード C 4 では、チェーンモード C 3 と異なり、タグは 4 ワードで、タグ自身も転送される。したがって、最初にメモリからタグを読み込むために設定されるパラメータ等は、タグ転送識別フラグが Tag_Xfer = 1 に設定され、かつ転送ワード数 Xfer_Count が 4 ワードに設定される点を除き、チェーンモード C 3 と同じである。また、次にデータを転送するために設定されるパラメータ等は、転送ワード数 Xfer_Count を除き、チェーンモード C 3 と同じである。転送ワード数 Xfer_Count の設定は次のとおり。

【 0 0 6 9 】

演算器 3 8 は、タグから得られた転送ワード数又は残ワード数にタグ分の 4 ワードを加算した総ワード数を所定スライスサイズと比較する。その結果、総ワード数が所定スライスサイズよりも大きい場合、転送ワード数 Xfer_Count は所定スライスサイズに設定され、そうでない場合、総ワード数に設定される。

20

【 0 0 7 0 】

この場合、図 5（d）に示すように、メモリ・周辺装置転送エンジン 1 8 は、4 ワードのタグを転送した後、データを転送ワード数 Xfer_Count ごとにスライスしてメモリから周辺装置に転送する。

【 0 0 7 1 】

（ 7 ）チェーンモード C 5

チェーンモード C 5 では、チェーンモード C 3 と異なり、タグは 4 ワードで、データは周辺装置からメモリに転送される。なお、タグ自身は転送されない。したがって、最初にメモリからタグを読み込むために設定されるパラメータ等は、転送方向識別パラメータ m2d/d2m、転送開始メモリアドレス Start_Address 及び転送ワード数 Xfer_Count を除き、チェーンモード C 3 と同じである。転送方向識別パラメータは m2d = 0 , d2m = 1 に設定され、転送開始メモリアドレス Start_Address はダミーアドレス（たとえば 0）に設定され、転送ワード数 Xfer_Count は 4 ワードに設定される。

30

【 0 0 7 2 】

また、次にデータを転送するために設定されるパラメータ等は、転送方向識別パラメータ m2d/d2m を除き、チェーンモード C 3 と同じである。転送方向識別パラメータは m2d = 0 , d2m = 1 に設定される。なお、転送開始メモリアドレスはタグから得られた転送開始メモリアドレス Start_Address に設定されるが、チェーンモード C 5 ではデータが周辺装置からメモリに転送されるので、転送元ではなく、転送先のメモリのアドレスを示す。

40

【 0 0 7 3 】

この場合、図 5（e）に示すように、周辺装置・メモリ転送エンジン 2 0 は、データを転送ワード数 Xfer_Count ごとにスライスして周辺装置からメモリに転送する。

【 0 0 7 4 】

次に、図 6 を参照し、チャンネル C h 0 チャンネル C h 1 チャンネル C h 2 の順に D M A 要求 / 承認ハンドラ 2 6 が要求を受け付けた場合の動作を説明する。

【 0 0 7 5 】

チャンネル C h 0 がメモリから周辺装置にデータをバルクで転送するよう要求してきた場

50

合、そのための指示パケット I P 1 がプリプロセッサ 3 4 からメモリ・周辺装置転送エンジン 1 8 に与えられる。

【 0 0 7 6 】

次に、チャンネル C h 1 がメモリから周辺装置にデータをチェーンモードで転送するよう要求してきた場合、最初に、タグを読み込むための指示パケット I P 2 がプリプロセッサ 3 4 からメモリ・周辺装置転送エンジン 1 8 に与えられ、続いて、データを転送するための指示パケット I P 3 がプリプロセッサ 3 4 からメモリ・周辺装置転送エンジン 1 8 に与えられる。

【 0 0 7 7 】

そして、チャンネル C h 2 が周辺装置からメモリにデータをチェーンモードで転送するよう要求してきた場合、最初に、タグを読み込むための指示パケット I P 4 がプリプロセッサ 3 4 から周辺装置・メモリ転送エンジン 2 0 に与えられ、続いて、データを転送するための指示パケット I P 5 がプリプロセッサ 3 4 から周辺装置・メモリ転送エンジン 2 0 に与えられる。

【 0 0 7 8 】

以上、本発明の実施の形態によれば、プリプロセッサ 3 4 において 7 種類の転送モードに応じて指示パケットが生成され、転送エンジン 1 8 , 2 0 に与えられる。したがって、転送エンジン 1 8 , 2 0 は単に指示パケットに従ってデータを転送しさえすればよく、回路構成を複雑化することなく、7 種類の転送モードに対応することができる。また、指示パケットに含まれる転送ワード数 Xfer_Count 分のデータが転送されるので、転送エンジン 1 8 , 2 0 はバルク転送及びスライス転送の区別を必要としない。さらに、転送エンジン 1 8 , 2 0 からプリプロセッサ 3 4 に次の転送開始メモリアドレス Next_Start_Address が与えられ、次のデータ転送のためにプリプロセッサ 3 4 から転送エンジン 1 8 , 2 0 に与えられる。したがって、データはスライスされて転送される。

【 0 0 7 9 】

上記実施の形態には 7 種類の転送モードがあるが、この数は何ら限定されない。7 種類の転送モードのうちいくつかはなくてもよく、逆に、これら以外の転送モードが追加されてもよい。

【 0 0 8 0 】

以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。

【 図面の簡単な説明 】

【 0 0 8 1 】

【 図 1 】本発明の実施の形態による D M A コントローラの構成を示す機能ブロック図である。

【 図 2 】図 1 に示した D M A コントローラ中の転送エンジン制御回路の構成を示す機能ブロック図である。

【 図 3 】図 1 に示した D M A コントローラの動作を示すタイミング図であり、(a) はバルクモードを示し、(b) はスライスモードを示す。

【 図 4 】図 1 に示した D M A コントローラがチェーンモードで参照するためのメモリ上のタグを示すメモリマップである。

【 図 5 】図 1 に示した D M A コントローラのチェーンモードにおける動作を示すタイミング図である。

【 図 6 】図 1 に示した D M A コントローラでプリプロセッサから転送エンジンに与えられる指示パケットを示すタイミング図である。

【 符号の説明 】

【 0 0 8 2 】

1 0 コントローラ

1 2 転送エンジン制御回路

10

20


30

40


50

- 14 データバッファ
- 16, 17, 30, 31 セレクタ
- 18 メモリ・周辺装置転送エンジン
- 20 周辺装置・メモリ転送エンジン
- 22 PLB
- 24 OPB
- 26 DMA要求/承認ハンドラ
- 28 内部レジスタ
- 34 プリプロセッサ
- 36 コントローラ
- 38 演算器
- 40 転送方向識別パラメータ生成器
- 42 転送開始メモリアドレス生成器
- 44 アドレス増減フラグ生成器
- 46 タグ識別フラグ生成器
- 48 タグ転送識別フラグ生成器
- 50 転送ワード数生成器


【図1】




【図2】




【 図 3 】




【 図 5 】



【 図 4 】



【 図 6 】



フロントページの続き

(74)復代理人 100104444

弁理士 上羽 秀敏

(72)発明者 石井 浩二

滋賀県野洲市市三宅 8 0 0 番地 日本アイ・ビー・エム株式会社 野洲事業所内

Fターム(参考) 5B061 DD01 DD11