

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6558317号
(P6558317)

(45) 発行日 令和1年8月14日(2019.8.14)

(24) 登録日 令和1年7月26日(2019.7.26)

(51) Int. Cl.		F I			
G06F 15/78	(2006.01)	G06F 15/78	5 1 6		
G06F 9/48	(2006.01)	G06F 9/48	3 7 0		
G06F 11/14	(2006.01)	G06F 11/14	6 1 2		
G06F 15/177	(2006.01)	G06F 15/177	A		
F02D 45/00	(2006.01)	F02D 45/00	3 7 2 Z		

請求項の数 4 (全 12 頁)

(21) 出願番号 特願2016-137794 (P2016-137794)
 (22) 出願日 平成28年7月12日 (2016.7.12)
 (65) 公開番号 特開2018-10425 (P2018-10425A)
 (43) 公開日 平成30年1月18日 (2018.1.18)
 審査請求日 平成30年10月1日 (2018.10.1)

(73) 特許権者 000004260
 株式会社デンソー
 愛知県刈谷市昭和町1丁目1番地
 (74) 代理人 100106149
 弁理士 矢作 和行
 (74) 代理人 100121991
 弁理士 野々部 泰平
 (74) 代理人 100145595
 弁理士 久保 貴則
 (72) 発明者 徐 金旭
 愛知県刈谷市昭和町1丁目1番地 株式会
 社デンソー内
 審査官 加藤 優一

最終頁に続く

(54) 【発明の名称】 電子装置

(57) 【特許請求の範囲】

【請求項1】

複数の処理部を備えた電子装置であって、
 各処理部は、
 変数を演算する演算部 (S10、S22) と、
 自処理部における前記演算部での演算にエラーが発生したか否かを判定する判定部 (S11、S23) と、
 前記判定部にてエラーが発生したと判定された場合、エラーが発生したと判定された演算で得られた前記自処理部の変数を初期化する第1初期化部 (S14、S26) と、を備え、

他処理部における前記演算部の演算で得られた変数値を保持しつつ、他処理部の演算した変数に関連する変数を、保持した変数値を用いて前記演算部が演算するものであり、
 さらに、

前記演算部の演算が複数の前記処理部間で並行実行され、前記判定部にてエラーが発生したと判定された場合、エラーが発生したことを複数の前記処理部間で共有するために、エラーが発生したことを記憶するエラー記憶部 (S13、S25) と、

前記エラー記憶部を確認することで、他処理部の前記演算部での演算にエラーが発生しているか否かを監視する監視部 (S15、S27) と、

前記監視部での監視でエラーが発生していた場合、該エラーが発生している演算で得られた変数に関連する前記自処理部の変数を初期化する第2初期化部 (S16、S28) と

、備えている電子装置。

【請求項 2】

複数の前記処理部は、一つのマイコンに設けられたコアである請求項 1 に記載の電子装置。

【請求項 3】

変数値が記憶された変数記憶部を備えており、

前記演算部は、前記変数記憶部に記憶された変数を演算するとともに、演算で得られた値に変数を更新し、

前記監視部は、前記自処理部における前記演算部の演算によって得られた値に変数を更新する前に前記エラー記憶部を確認し、

前記第 2 初期化部は、前記監視部での監視でエラーが発生していた場合、前記自処理部における前記演算部の演算によって得られた値に変数を更新する前に、前記変数記憶部に記憶された、前記自処理部の変数を初期化する請求項 1 又は 2 に記載の電子装置。

【請求項 4】

前記第 2 初期化部は、他処理部の前記演算部での演算にエラーが発生していた場合、該エラーが発生している演算で得られた変数に関連する前記自処理部の変数を含む、前記自処理部における全ての変数を初期化する請求項 1 又は 2 に記載の電子装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、演算を実行する電子装置に関する。

【背景技術】

【0002】

従来、演算を実行する電子装置の一例として、特許文献 1 に開示された車載制御装置がある。この車載制御装置は、非数が発生した変数を初期化するとともに、同変数を参照して算出される変数など、非数が発生した変数によって影響を受ける変数を一括して初期化する。

【先行技術文献】

【特許文献】

【0003】

【特許文献 1】特開 2011 - 164814 号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、電子装置には、演算を並行実行する複数の処理部を備えたものがある。このような電子装置では、演算結果が非数になるなど演算にエラーが発生した変数と、この変数の影響を受ける変数とが、異なる処理部に配置されていることもある。また、処理部は、複数の処理部における他の処理部で変数が演算されると、その変数の値を保持し、その後、保持しておいた値を用いて他の変数の演算を行う。

【0005】

よって、処理部は、他の処理部での演算にエラーが発生した場合、エラーが発生前の変数値を保持することがある。このため、処理部は、エラーが発生した演算で得られた変数が他の処理部によって初期化され、且つ、この変数の影響を受ける変数を初期化したとしても、保持しておいたエラーが発生前の演算で得られた変数値を用いて他の変数の演算を行ってしまう。従って、電子装置は、エラーが発生前の演算で得られた変数値を用いて演算された変数が初期化されないという問題がある。

【0006】

本開示は、上記問題点に鑑みなされたものであり、変数の演算を並行実行する複数の処理部が、エラーが発生した演算で得られた変数に加えて、この変数を用いて演算された変数を初期化することができる電子装置を提供することを目的とする。

10

20

30

40

50

【課題を解決するための手段】

【0007】

上記目的を達成するために本開示は、
複数の処理部を備えた電子装置であって、
各処理部は、

変数を演算する演算部（S10、S22）と、

自処理部における演算部での演算にエラーが発生したか否かを判定する判定部（S11、S23）と、

判定部にてエラーが発生したと判定された場合、エラーが発生したと判定された演算で得られた自処理部の変数を初期化する第1初期化部（S14、S26）と、を備え、

他処理部における演算部の演算で得られた変数値を保持しつつ、他処理部の演算した変数に関連する変数を、保持した変数値を用いて演算部が演算するものであり、

さらに、

演算部の演算が複数の処理部間で並行実行され、判定部にてエラーが発生したと判定された場合、エラーが発生したことを複数の処理部間で共有するために、エラーが発生したことを記憶するエラー記憶部（S13、S25）と、

エラー記憶部を確認することで、他処理部の演算部での演算にエラーが発生しているか否かを監視する監視部（S15、S27）と、

監視部での監視でエラーが発生していた場合、該エラーが発生している演算で得られた変数に関連する自処理部の変数を初期化する第2初期化部（S16、S28）と、備えていることを特徴とする。

【0008】

このように、本開示は、自処理部における演算部での演算にエラーが発生したか否かを判定し、エラーが発生したと判定した場合、エラーが発生したと判定された演算で得られた自処理部の変数を初期化する。また、本開示は、エラーが発生したと判定された場合、エラーが発生したことを複数の処理部間で共有するために、エラーが発生したことを記憶部に記憶し、この記憶部を確認して、他処理部の演算部での演算にエラーが発生しているか否かを監視する。

【0009】

このため、本開示の各処理部は、自処理部における演算部での演算で用いる変数が、エラーが発生している演算で得られた変数であるか否かを把握することができる。そして、本開示は、監視部で監視してエラーが発生していた場合、エラーが発生している演算で得られた変数に関連する自処理部の変数を初期化する。よって、本開示は、変数の演算を実行する複数の処理部が、エラーが発生した演算で得られた変数に加えて、この変数を用いて演算された変数を初期化することができる。

【0010】

なお、特許請求の範囲、及びこの項に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。

【図面の簡単な説明】

【0011】

【図1】実施形態におけるマイコンの概略構成を示すブロック図である。

【図2】実施形態におけるマイコンの処理動作を示すシーケンス図である。

【図3】実施形態における第1コアの処理動作を示すフローチャートである。

【図4】実施形態における第2コアの処理動作を示すフローチャートである。

【発明を実施するための形態】

【0012】

以下において、図面を参照しながら、発明を実施するための形態を説明する。図1に示すように、ECU200は、マイクロコンピュータ100が設けられている。なお、ECU200は、マイコン100の他にも、各種電子素子が設けられていてもよい。

【 0 0 1 3 】

マイクロコンピュータ100は、電子装置に相当する。以下においては、マイクロコンピュータ100をマイコン100と略称で記載する。マイコン100は、第1コア10、第1コア用RAM12、第2コア20、第2コア用RAM22、共有RAM30などを備えて構成されている。このように、マイコン100は、所謂デュアルコアマイコンである。しかしながら、本発明は、三つ以上のコアを含むマルチコアマイコンでも採用できる。

【 0 0 1 4 】

第1コア10と第2コア20のそれぞれは、処理部に相当する。各コア10, 20は、予め定められた演算順序に従って予め定められたプログラムを実行する。また、各コア10, 20は、浮動小数点演算を実行可能に構成されている。なお、コアは、演算プロセッサやCPUコアと言い換えることもできる。各コア10, 20の処理動作に関しては、後程詳しく説明する。

【 0 0 1 5 】

第1コア10は、第1コアフラグが記憶された記憶領域である第1フラグ領域11を含んでいる。第1コアフラグは、第1コア10によって値が設定されるフラグである。また、第1コアフラグは、第1コア10による演算にエラーが発生したか否か、すなわち第1コア10の演算状態を示すフラグである。よって、第1コアフラグは、第1コア10による演算にエラーが発生したか否かによって値が書き換えられる。この第1コアフラグは、第1コア10のみが値を設定できる。このため、第2コア20は、第1コアフラグの値を設定できない。

【 0 0 1 6 】

なお、第1コア10は、自コア10の演算でエラーが発生したと判定した場合、第1コアフラグをオンし、エラーが発生したと判定していない場合、第1コアフラグをオフすると言える。また、第1コア10は、第1コアフラグをオンすることでエラー状態を書き込み、第1コアフラグをオフすることで非エラー状態を書き込むと言える、

一方、第2コア20は、第2コアフラグが記憶された記憶領域である第2フラグ領域21を含んでいる。第2コアフラグは、第2コア20によって値が設定されるフラグである。また、第2コアフラグは、第2コア20による演算にエラーが発生したか否か、すなわち第2コア20の演算状態を示すフラグである。よって、第2コアフラグは、第2コア20による演算にエラーが発生したか否かによって値が書き換えられる。この第2コアフラグは、第2コア20のみが値を設定できる。このため、第1コア10は、第2コアフラグの値を設定できない。

【 0 0 1 7 】

なお、第2コア20は、自コア20の演算でエラーが発生したと判定した場合、第2コアフラグをオンし、エラーが発生したと判定していない場合、第2コアフラグをオフすると言える。また、第2コア20は、第2コアフラグをオンすることでエラー状態を書き込み、第2コアフラグをオフすることで非エラー状態を書き込むと言える。

【 0 0 1 8 】

このように、各コア10, 20は、自コアの演算にエラーが発生したことを記憶可能に構成されている。なお、各コアフラグの設定に関しては、後程、各コア10, 20の処理動作とともに説明する。

【 0 0 1 9 】

第1コア用RAM12(以下、第1RAM12)は、第1コア10専用の記憶装置である。第1RAM12には、第1コア10のみが用いる変数などが記憶されている。一方、第2コア用RAM22(以下、第2RAM22)は、第2コア20専用の記憶装置である。

【 0 0 2 0 】

また、第2RAM22は、記憶領域として変数領域22aを含んでおり、第2コア20のみが用いる変数などが記憶されている。例えば、変数領域22aには、第2コア20のみが用いる変数dが記憶されている。変数dは、第2コア20によって演算されて、値が

10

20

30

40

50

書き換えられる。変数領域 2 2 a は、変数記憶部に相当する。

【 0 0 2 1 】

共有 R A M 3 0 は、第 1 コア 1 0 と第 2 コア 2 0 に共通に設けられた記憶装置である。共有 R A M 3 0 は、記憶領域として、第 1 共有領域 3 1、第 2 共有領域 3 2、第 3 共有領域 3 3 を含んでいる。また、第 1 共有領域 3 1 には、第 1 コア 1 0 によって値が設定される第 1 フラグが記憶されている。第 2 共有領域 3 2 には、第 2 コア 2 0 によって値が設定される第 2 フラグが記憶されている。よって、第 1 コア 1 0 は、第 2 フラグの値を参照することはできる。同様に、第 2 コア 2 0 は、第 1 フラグの値を参照することはできる。

【 0 0 2 2 】

なお、第 1 フラグは、第 1 コアフラグと同様に、第 1 コア 1 0 による演算にエラーが発生したか否かを示すフラグである。よって、第 1 フラグの値は、第 1 コアフラグと同じ第 1 コア 1 0 の演算状態を示している。このため、第 2 コア 2 0 は、第 1 フラグの値を参照することで、第 1 コア 1 0 の演算状態を認識できる。

10

【 0 0 2 3 】

一方、第 2 フラグは、第 2 コアフラグと同様に、第 2 コア 2 0 による演算にエラーが発生したか否かを示すフラグである。よって、第 2 フラグの値は、第 2 コアフラグと同じ第 2 コア 2 0 の演算状態を示している。このため、第 1 コア 1 0 は、第 2 フラグの値を参照することで、第 2 コア 2 0 の演算状態を認識できる。

【 0 0 2 4 】

なお、第 1 コア 1 0 は、自コア 1 0 の演算でエラーが発生したと判定した場合、第 1 フラグをオンし、エラーが発生したと判定していない場合、第 1 フラグをオフすると言える。同様に、第 2 コア 2 0 は、自コア 2 0 の演算でエラーが発生したと判定した場合、第 2 フラグをオンし、エラーが発生したと判定していない場合、第 2 フラグをオフすると言える。

20

【 0 0 2 5 】

また、第 3 共有領域 3 3 には、第 1 コア 1 0 と第 2 コア 2 0 の両方が用いる変数が記憶されている。例えば、第 3 共有領域 3 3 には、第 1 コア 1 0 と第 2 コア 2 0 が用いる変数 c が記憶されている。変数 c は、第 1 コア 1 0 によって演算されて、値が書き換えられる。

【 0 0 2 6 】

ところで、各コア 1 0、2 0 が実行する浮動小数点演算は、浮動小数点型データを用いた演算である。演算結果の浮動小数点型データは、第 1 R A M 1 2 や、第 2 R A M 2 2 や、共有 R A M 3 0 に記憶される。この演算結果の浮動小数点型データは、変数に相当する。よって、上記変数 c と変数 d は、浮動小数点型データである。

30

【 0 0 2 7 】

変数 c は、第 1 コア 1 0 が浮動小数点演算を行うことで得られる。つまり、第 1 コア 1 0 は、第 3 共有領域 3 3 に記憶された変数 c を演算するとともに、演算で得られた値に変数 c を更新する。よって、第 1 コア 1 0 は、第 3 共有領域 3 3 の変数 c を演算結果の値で書き換えると言える。

【 0 0 2 8 】

一方、変数 d は、第 2 コア 2 0 が浮動小数点演算を行うことで得られる。つまり、第 2 コア 2 0 は、変数領域 2 2 a に記憶された変数 d を演算するとともに、演算で得られた値に変数 d を更新する。よって、第 2 コア 2 0 は、変数領域 2 2 a の変数 d を演算結果の値で書き換えると言える。さらに、第 2 コア 2 0 は、変数 c の値を保持しつつ、保持した値を用いて変数 d を演算する。このため、変数 c は、他処理部における演算部の演算で得られた変数に相当する。変数 d は、保持した変数に関連する変数に相当する。また、変数 c と変数 d は、関連する変数と言える。

40

【 0 0 2 9 】

このように、変数 c は、第 1 コア 1 0 と第 2 コア 2 0 の両方で用いられるため、共有 R A M 3 0 の第 3 共有領域 3 3 に記憶されている。一方、変数 d は、第 1 コア 1 0 で用いら

50

れず、共有RAM 30に記憶されている必要がないため、第2RAM 22に記憶されている。

【0030】

各コア10, 20は、例えば、IEEE 754規格に従ったデータ形式で、浮動小数点型データを表す。IEEE 754規格に従う単精度の浮動小数点型データは、1ビットの符号部、8ビットの指数部、23ビットの仮数部で構成される。

【0031】

この規格の浮動小数点データでは、例えば、数値として表現できない演算結果を非数として表現できるようになっている。0で除する演算や、(無限大)を用いた演算等の演算結果が、数値として表現できない演算結果の一例として挙げられる。

10

【0032】

例えばこの規格では、指数部の8ビットが全て1で、すなわち指数部が10進表記の255で、仮数部が0以外の場合、この浮動小数点型データを非数と表す。また、この規格では、指数部の8ビットが全て1で仮数部が0の場合、この浮動小数点型データを無限大と表す。なお、0で除する演算や、無限大を用いた演算のような、数値として表現できない演算結果となる演算は、無効な演算と言える。

【0033】

また、各コア10, 20で演算したデータが非数か無限大の場合に、各コア10, 20での演算にエラーが発生したとすることができる。さらに、各コア10, 20での演算が無効な演算であった場合に、各コア10, 20での演算にエラーが発生したとすることができる。

20

【0034】

なお、以下においては、演算にエラーが発生した一例として、各コア10, 20で演算した浮動小数点型データが非数であった場合を採用する。よって、第1コアフラグ及び第1フラグは、第1コア10の演算で得られた変数が非数であるか否かを示しているものとする。一方、第2コアフラグ及び第2フラグは、第2コア20の演算で得られた変数が非数であるか否かを示しているものとする。

【0035】

ここで、図2、図3、図4を用いて、第1コア10と第2コア20の処理動作に関して説明する。第1コア10と第2コア20とは、図2に示すように演算を並行実行する。本実施形態では、一例として、第1コア10で非数が発生し、第2コア20で非数が発生しない場合を採用する。

30

【0036】

まず、図3を用いて第1コア10の処理動作に関して説明する。第1コア10は、所定の実行タイミングで図3のフローチャートをスタートする。

【0037】

ステップS10では、変数cを演算する(演算部)。第1コア10は、処理を開始すると、変数cを演算する。

【0038】

ステップS11では、非数が発生したか否かを判定する(判定部)。第1コア10は、ステップS10での演算で非数が発生したか否かを判定する。言い換えると、第1コア10は、自コア10における演算にエラーが発生したか否かを判定する。第1コア10は、例えば $c = 9 / 0$ の場合、非数が発生する。

40

【0039】

第1コア10は、ステップS11で非数が発生したと判定した場合、ステップS12へ進む。ステップS12では、第2コア20に非数状態を通知する。第1コア10は、ステップS11で非数が発生したと判定した場合、第2コア20に対して、自コア10で非数が発生したことを通知する。なお、本発明は、ステップS12を省略しても目的を達成できる。

【0040】

50

ステップS13では、第1フラグをオンする(エラー記憶部)。第1コア10は、ステップS11で非数が発生したと判定した場合、第1共有領域31の第1フラグをオンする。言い換えると、第1コア10は、非数状態を第1共有領域31に書き込む。

【0041】

このように、第1コア10は、第2コア20と演算を並行実行しており、非数が発生したと判定した場合、非数が発生したことを第2コア20との間で共有するために、非数が発生したことを共有RAM30に記憶すると言える。また、第1コア10は、第1共有領域31の第1フラグをオンすることで、演算を並行実行している第2コア20との間で、自コア10で非数が発生したことを共有すると言える。なお、第1コア10は、ステップS11で非数が発生したと判定した場合、第1コアフラグをオンするとともに、第1共有領域31の第1フラグをオンする。

10

【0042】

ステップS14では、変数cを初期化する(第1初期化部)。第1コア10は、非数が発生した変数cを初期化する。つまり、第1コア10は、非数が発生したと判定した場合、非数が発生したと判定された演算で得られた自コア10の変数cを初期化する。

【0043】

第1コア10は、ステップS11で非数が発生したと判定していない場合、ステップS15へ進む。ステップS15では、第2フラグがオンであるか否かを判定する(監視部)。第1コア10は、第2共有領域32を確認することで、すなわち、第2フラグを確認することで、他処理部である第2コア20での演算で非数が発生しているか否かを監視する。

20

【0044】

第1コア10は、第2フラグがオンであると判定した場合、ステップS16へ進み、第2フラグがオンであると判定しなかった場合、ステップS17へ進む。なお、後程説明するが、第2コア20は、第1コア10と同様に、自コア20での演算で非数が発生した場合、第2フラグをオンする。

【0045】

ステップS16では、変数cを初期化する(第2初期化部)。第1コア10は、ステップS15で第2フラグがオンであり、第2コア20での演算で非数が発生していたと判定した場合、非数が発生している変数dに関連する変数cを初期化する。第1コア10は、例えばc=0とする。第1コア10は、例えばプログラムの内容などによって、変数cが変数dに関連するか否かを確認できる。なお、第1コア10は、変数cが変数dに関連しないと判定した場合、ステップS16を行う必要がない。

30

【0046】

ステップS17では、変数cに演算結果を書き込む。第1コア10は、ステップS10での演算結果を第3共有領域33に書き込む。

【0047】

次に、図4を用いて第2コア20の処理動作に関して説明する。第2コア20は、所定の実行タイミングで図4のフローチャートをスタートする。

【0048】

ステップS20では、変数cをラッチする。第2コア20は、第3共有領域33に記憶されている変数cを読み込んで、第2RAM22に記憶(保持)しておく。

40

【0049】

ステップS21では、通知により変数dを初期化する。第2コア20は、第1コア10から非数状態の通知がなされた場合、変数dを初期化する。第2コア20は、例えばd=0とする。当然ながら、第2コア20は、第1コア10から非数状態の通知がなかった場合、変数dの初期化を行わない。

【0050】

ステップS22では、変数dを演算する(演算部)。第2コア20は、ステップS20でラッチした変数cを用いて変数dを演算する。このように、第2コア20は、第1コア

50

10における演算で得られた変数cを保持しつつ、保持した変数cに関連する変数dを、保持した変数cを用いて演算する。

【0051】

ステップS23では、非数が発生したか否かを判定する(判定部)。第2コア20は、自コア20における演算にエラーが発生したか否かを判定する。第2コア20は、ステップS23で非数が発生したと判定した場合、ステップS24へ進む。

【0052】

ステップS24では、第1コア10に非数情報を通知する。なお、第2コア20は、ステップS24を省略しても目的を達成できる。

【0053】

ステップS25では、第2フラグをオンする(エラー記憶部)。第2コア20は、ステップS23で非数が発生したと判定した場合、第2共有領域32の第2フラグをオンする。言い換えると、第2コア20は、非数状態を第2共有領域32に書き込む。

【0054】

このように、第2コア20は、第1コア10と演算を並行実行しており、非数が発生したと判定した場合、非数が発生したことを第1コア10との間で共有するために、非数が発生したことを共有RAM30に記憶すると言える。また、第2コア20は、第2共有領域32の第2フラグをオンすることで、演算を並行実行している第1コア10との間で、自コア20で非数が発生したことを共有すると言える。なお、第2コア20は、ステップS23で非数が発生したと判定した場合、第2コアフラグをオンするとともに、第2共有領域32の第2フラグをオンする。

【0055】

ステップS26では、変数dを初期化する(第1初期化部)。第2コア20は、非数が発生した変数dを初期化する。つまり、第2コア20は、非数が発生したと判定した場合、非数が発生したと判定された演算で得られた自コア20の変数dを初期化する。

【0056】

第2コア20は、ステップS23で非数が発生したと判定していない場合、ステップS27へ進む。ステップS27では、第1フラグがオンであるか否かを判定する(監視部)。第2コア20は、第1共有領域31を確認することで、すなわち、第1フラグを確認することで、他処理部である第1コア10での演算で非数が発生しているか否かを監視する。第2コア20は、第1フラグがオンであると判定した場合、ステップS28へ進み、第1フラグがオンであると判定しなかった場合、ステップS29へ進む。

【0057】

ステップS28では、変数dを初期化する(第2初期化部)。第2コア20は、ステップS27で第1フラグがオンであり、第1コア10での演算で非数が発生していたと判定した場合、非数が発生している変数cに関連する変数dを初期化する。つまり、第2コア20は、他コア10が演算した変数cに非数が発生していた場合、自コア20が変数cを用いて演算する変数dを初期化する。第2コア20は、例えばd=0とする。第2コア20は、例えばプログラムの内容などによって、変数dが変数cに関連するか否かを確認できる。

【0058】

なお、第2コア20は、変数dとは異なる変数に関しても、変数cを用いて演算を行うものであってもよい。この第2コア20が変数cを用いて演算を行う変数は、第2RAM22や共有RAM30に記憶されている。この場合、ステップS28では、第2コア20は、変数dだけでなく、変数cを用いて演算を行う全ての変数を初期化してもよい。

【0059】

また、第2コア20は、ステップS22で変数dを演算した場合、ステップS27よりも先に、変数領域22aの変数dを演算によって得られた値に更新してもよい。しかしながら、本実施形態では、ステップS27で第1フラグがオンであると判定した場合、変数領域22aの変数dを演算によって得られた値に更新する前に、変数領域22aの変数d

10

20

30

40

50

を初期化する。これによって、マイコン100は、変数領域22aの変数dが二度更新されることを抑制できる。また、マイコン100は、変数領域22aの変数dが、非数が発生した変数cを用いて演算された値に更新されることを抑制できる。

【0060】

なお、各コア10, 20で演算された変数c, dは、各種制御に用いられるものであってもよい。この場合、マイコン100は、変数領域22aの変数dが、非数が発生した変数cを用いて演算された値に更新されることを抑制できるため、変数dを用いる制御の信頼性を向上できる。

【0061】

ステップS29では、変数dに演算結果を書き込む。第2コア20は、ステップS22での演算結果を変数領域22aに書き込む。

10

【0062】

次に、図2のシーケンス図を用いて、第1コア10と第2コア20の処理動作を説明する。タイミングt1では、第1コア10と第2コア20とが処理を開始する。よって、第1コアは、ステップS10の処理を実行し、第2コア20がステップS20を実行する。

【0063】

タイミングt2では、第1コア10がステップS11、S12を実行し、第2コア20が非数状態の通知を受けてステップS21を実行する。タイミングt3では、第1コア10がステップS13を実行し、第2コア20がステップS22を実行する。このとき、第2コア20は、ステップS20でラッチした変数cを用いて、変数dを演算することになる。

20

【0064】

タイミングt4では、第1コア10がステップS14を実行し、第2コア20がステップS23を実行する。タイミングt5では、第2コア20がステップS27を実行する。そして、タイミングt6では、ステップS28を実行する。なお、タイミングt6では、第1コア10はアイドル状態となる。

【0065】

このように、マイコン100は、第1コア10における演算に非数が発生したか否かを判定し、非数が発生したと判定した場合、非数が発生したと判定された演算で得られた自コア10の変数cを初期化する。同様に、マイコン100は、第2コア20における演算に非数が発生したか否かを判定し、非数が発生したと判定した場合、非数が発生したと判定された演算で得られた自コア20の変数dを初期化する。

30

【0066】

また、マイコン100は、非数が発生したと判定された場合、非数が発生したことを第1コア10と第2コア20との間で共有するために、非数が発生したことを共有RAM30に記憶する。そして、マイコン100は、各コア10, 20が共有RAM30を確認して、他コアでの演算に非数が発生しているか否かを監視する。

【0067】

このため、各コア10, 20は、自コアにおける演算で用いる変数が、非数が発生している演算で得られた変数であるか否かを把握することができる。そして、マイコン100は、上記のように監視して非数が発生していた場合、非数が発生している演算で得られた変数cに関連する自コア20の変数dを初期化する。よって、マイコン100は、変数の演算を実行する複数のコア10, 20が、非数が発生した演算で得られた変数cに加えて、この変数cを用いて演算された変数dを初期化することができる。つまり、マイコン100は、他コアの非数発生に応じて、関連する自コアの変数を一括初期化できるとも言える。

40

【0068】

また、各コア10, 20で演算された変数c, dは、各種制御に用いられるものであってもよい。上記のように、マイコン100は、非数が発生した変数cを初期化できるだけでなく、他コア20が変数cを用いて演算した変数dを初期化できる。このため、マイコ

50

ン 1 0 0 は、非数が発生した変数 c を用いて演算された変数 d が初期化されないまま用いられるよりも、変数 d を用いる制御の信頼性を向上できる。

【 0 0 6 9 】

なお、本実施形態では、処理部としてのコア 1 0 , 2 0 を備えたデュアルコアマイコンに適用した例を採用した。しかしながら、本発明はこれに限定されない。本発明は、処理部としてのマイコンを複数備えた電子装置であっても適用できる。

【 0 0 7 0 】

また、第 2 R A M 2 2 には、変数 d の他にも、変数 c を用いて演算されない複数の変数を記憶している。第 2 コア 2 0 は、ステップ S 2 8 で変数 d を初期化する際に、変数 d だけではなく、変数 c を用いて演算されない他の変数も含めて全ての変数を初期化してもよい。つまり、第 2 コア 2 0 は、ステップ S 2 8 で第 2 R A M 2 2 に記憶されている全ての変数を初期化してもよい。この場合、第 2 コア 2 0 は、変数 c を用いて演算する変数 d を第 2 R A M 2 2 から選択する必要がない。よって、マイコン 1 0 0 は、変数 c を用いて演算する変数を第 2 R A M 2 2 から選択するよりも容易に変数 d を初期化することができる。

10

【 0 0 7 1 】

以上、本発明の好ましい実施形態について説明した。しかしながら、本発明は、上記実施形態に何ら制限されることはなく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。


【 符号の説明 】

20


【 0 0 7 2 】

1 0 ... 第 1 コア、 1 1 ... 第 1 フラグ領域、 1 2 ... 第 1 コア用 R A M、 2 0 ... 第 2 コア、 2 1 ... 第 2 フラグ領域、 2 2 ... 第 2 コア用 R A M、 2 2 a ... 変数領域、 3 0 ... 共有 R A M、
3 1 ... 第 1 共有領域、 3 2 ... 第 2 共有領域、 3 3 ... 第 3 共有領域、 1 0 0 ... マイコン、 2 0 0 ... E C U


【図1】




【図2】



【図3】



【図4】



フロントページの続き

- (56)参考文献 特開2011-164814(JP,A)
特開2004-278483(JP,A)
特開2010-061324(JP,A)
特開2006-318401(JP,A)

(58)調査した分野(Int.Cl., DB名)

G06F 15/78
G06F 7/483
G06F 9/48
G06F 11/14
G06F 15/177
B60R 16/02
F02D 45/00