

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2018年7月5日(05.07.2018)




(10) 国際公開番号

WO 2018/124055 A1

- (51) 国際特許分類:
H04N 5/361 (2011.01) H04N 5/374 (2011.01)
H04N 5/369 (2011.01) H04N 5/378 (2011.01)
- (21) 国際出願番号: PCT/JP2017/046599
- (22) 国際出願日: 2017年12月26日(26.12.2017)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2016-254499 2016年12月27日(27.12.2016) JP
- (71) 出願人: パナソニックIPマネジメント株式会社(PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD.) [JP/JP]; 〒5406207
- 大阪府大阪市中央区城見2丁目1番61号 Osaka (JP).
- (72) 発明者: 関東 弘明 (KANTO Hiroaki), 吉田 典巧(YOSHIDA Norikatsu).
- (74) 代理人: 鎌田 健司, 外 (KAMATA Kenji et al.); 〒5406207 大阪府大阪市中央区城見2丁目1番61号 パナソニックIPマネジメント株式会社内 Osaka (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH,


(54) Title: IMAGING DEVICE, CAMERA AND IMAGING METHOD

(54) 発明の名称: 撮像装置、カメラ、及び撮像方法



- | | | | |
|-----|-----------------------|------|------------------|
| 1 | Imaging device | 270 | Memory |
| 10 | Imaging element | 290 | Card slot |
| 15 | Correction unit | 300 | Memory card |
| 20 | Voltage control unit | 310 | Operation member |
| 50 | Control unit | 320A | Display monitor |
| 220 | Lens drive unit | 320B | Touch panel |
| 250 | A/D converter | 340 | Internal memory |
| 260 | Image processing unit | | |

(57) Abstract: The present invention is provided with: an imaging element (10) that includes a photoelectric conversion member (111) for receiving light in a state in which a voltage in a first prescribed range is applied and thereby generating electric charges due to an internal photoelectric effect and not generating electric charges due to the internal photoelectric effect even by receiving light in a state in which a voltage in a second prescribed range is applied, and a plurality of pixel circuits (21) for accumulating electric charges in pixel units that are generated by the photoelectric conversion member



WO 2018/124055 A1

KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY,
MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ,
NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT,
QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,
SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA,
UG, US, UZ, VC, VN, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類 :

- 一 国際調査報告 (条約第21条(3))

(111), the imaging element outputting a frame image based on the amount of electric charges accumulated in the plurality of pixel circuits; a voltage control unit (20) for controlling the voltage applied to the photoelectric conversion member (111); and a correction unit (15) for correcting at least some of one or more frame images outputted from the imaging element (10) so as to reduce a dark current signal component.

(57) 要約: 第1所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成し、第2所定範囲の電圧が印加された状態において受光しても内部光電効果による電荷を生成しない光電変換部材(111)と、光電変換部材(111)によって生成された電荷を画素単位で蓄積する複数の画素回路(21)とを含み、前記複数の画素回路に蓄積される電荷量に基づくフレーム画像を出力する撮像素子(10)と、光電変換部材(111)に印加される電圧を制御する電圧制御部(20)と、撮像素子(10)から出力された1以上のフレーム画像のうちの少なくとも一部に対して、暗電流信号成分を低減するように補正する補正部(15)とを備える。

明 細 書

発明の名称：撮像装置、カメラ、及び撮像方法

技術分野

[0001] 画像を撮像する撮像装置、カメラ、及び撮像方法に関する。

背景技術

[0002] 従来、撮像素子を用いて、複数の連続するフレーム画像からなる映像を撮像する撮像装置が知られている。

[0003] この種の撮像装置において、フレーム画像に含まれる暗電流信号成分を低減する技術が提案されている。

[0004] 例えば、特許文献1には、レンズ絞りを絞って遮光状態として、遮光状態における暗電流信号成分を取得して記憶し、記憶する暗電流信号成分を用いて、撮像したフレーム画像に含まれる暗電流信号成分を低減するように補正する撮像装置について記載されている。

先行技術文献

特許文献

[0005] 特許文献1：特許第4292751号公報

発明の概要

発明が解決しようとする課題

[0006] 上記従来の撮像装置では、連続するフレームを撮像するためには、その撮像期間中、レンズ絞りを開いた状態とする必要がある。これに対して、この撮像装置では、遮光状態における暗電流信号成分を取得するためには、一定期間、レンズ絞りを絞って遮光状態とする必要がある。すなわち、この撮像装置では、連続するフレーム画像の撮像期間中において、遮光状態における暗電流信号成分を取得することができない。

[0007] このため、この撮像装置では、連続するフレーム画像の撮像期間中に取得された、遮光状態における暗電流信号成分に基づいて、その撮像期間中に撮像されたフレーム画像に含まれる暗電流信号成分を低減するように補正こと

ができない。

[0008] そこで、本開示は、連続するフレーム画像の撮像期間中に取得された、遮光状態における暗電流信号成分に基づいて、その撮像期間中に撮像されたフレーム画像に含まれる暗電流信号成分を低減するように補正することが可能となる撮像装置、カメラ、及び撮像方法を提供することを目的とする。

課題を解決するための手段

[0009] 本開示の一態様に係る撮像装置は、第1所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成し、第2所定範囲の電圧が印加された状態において受光しても内部光電効果による電荷を生成しない光電変換部材と、前記光電変換部材によって生成された電荷を画素単位で蓄積する複数の画素回路とを含み、前記複数の画素回路に蓄積される電荷量に基づくフレーム画像を出力する撮像素子と、前記光電変換部材に印加される電圧を制御する電圧制御部と、前記撮像素子から出力された1以上のフレーム画像のうちの少なくとも一部に対して、暗電流信号成分を低減するように補正する補正部とを備え、前記電圧制御部は、所定のフレーム周期のうちの一部の露光期間に、前記光電変換部材に前記第1所定範囲の電圧が印加され、前記フレーム周期のうち、前記露光期間以外の遮光期間に、前記光電変換部材に前記第2所定範囲の電圧が印加されるように前記制御を行い、前記撮像素子は、前記フレーム周期毎に、前記露光期間において前記複数の画素回路に蓄積される電荷量に基づく信号フレーム画像と、前記遮光期間において前記複数の画素回路に蓄積される電荷量に基づく遮光フレーム画像とを出力し、前記補正部は、前記撮像素子から出力された信号フレーム画像に対して、前記撮像素子から出力された遮光フレーム画像を用いて、前記補正を行う。

[0010] 本開示の一態様に係るカメラは、上記撮像装置と、前記撮像素子に外部の光を集光するレンズとを備える。

[0011] 本開示の一態様に係る撮像方法は、撮像素子と電圧制御部と補正部とを含む撮像装置が行う撮像方法であって、前記撮像素子は、第1所定範囲の電圧

が印加された状態において受光することで内部光電効果による電荷を生成し、第2所定範囲の電圧が印加された状態において受光しても内部光電効果による電荷を生成しない光電変換部材と、前記光電変換部材によって生成された電荷を画素単位で蓄積する複数の画素回路とを含み、前記撮像素子が、前記複数の画素回路に蓄積される電荷量に基づくフレーム画像を出力する撮像ステップと前記電圧制御部が、前記光電変換部材に印加される電圧を制御する電圧制御ステップと、前記補正部が、前記撮像素子から出力された1以上のフレーム画像のうちの少なくとも一部に対して、暗電流信号成分を低減するように補正する補正ステップとを含み、前記電圧制御ステップでは、前記電圧制御部が、所定のフレーム周期のうちの一部の露光期間に、前記光電変換部材に前記第1所定範囲の電圧が印加され、前記フレーム周期のうち、前記露光期間以外の遮光期間に、前記光電変換部材に前記第2所定範囲の電圧が印加されるように前記制御を行い、前記撮像ステップでは、前記撮像素子が、前記フレーム周期毎に、前記露光期間において前記複数の画素回路に蓄積される電荷量に基づく信号フレーム画像と、前記遮光期間において前記複数の画素回路に蓄積される電荷量に基づく遮光フレーム画像とを出力し、前記補正ステップでは、前記補正部が、前記撮像素子から出力された信号フレーム画像に対して、前記撮像素子から出力された遮光フレーム画像を用いて、前記補正を行う。

発明の効果

[0012] 上記本開示に係る撮像装置、カメラ、及び撮像方法によると、連続するフレーム画像の撮像期間中に取得された、遮光状態における暗電流信号成分に基づいて、その撮像期間中に撮像されたフレーム画像に含まれる暗電流信号成分を低減するように補正ことが可能となる。

図面の簡単な説明

[0013] [図1]図1は、実施の形態に係るカメラの構成を示すブロック図である。

[図2]図2は、撮像素子の構成を示すブロック図である。

[図3A]図3Aは、光電変換素子の平面図である。

- [図3B]図3Bは、光電変換素子の側面図である。
- [図4]図4は、画素回路の構成を示すブロック図である。
- [図5A]図5Aは、電圧制御部の動作を示すタイミングチャートである。
- [図5B]図5Bは、撮像素子の動作を示すタイミングチャートである。
- [図6]図6は、補正部が行う補正の様子を示す模式図である。
- [図7]図7は、第1フレーム画像出力処理のフローチャートである。
- [図8]図8は、第1補正処理のフローチャートである。
- [図9]図9は、変形例1に係るカメラの構成を示すブロック図である。
- [図10A]図10Aは、電圧制御部の動作を示すタイミングチャートである。
- [図10B]図10Bは、撮像素子の動作を示すタイミングチャートである。
- [図11]図11は、補正部が行う補正の様子を示す模式図である。
- [図12]図12は、第2フレーム画像出力処理のフローチャートである。
- [図13]図13は、第2補正処理のフローチャートである。
- [図14]図14は、変形例2に係る撮像装置の構成を示すブロック図である。
- [図15]図15は、加算画像生成部が行う加算遮光フレーム画像の生成の様子を示す模式図である。
- [図16]図16は、補正部が行う補正の様子を示す模式図である。
- [図17]図17は、第3補正処理のフローチャートである。
- [図18]図18は、変形例3に係るカメラの構成を示すブロック図である。
- [図19]図19は、加算平均画像生成部が行う加算平均遮光フレーム画像の生成の様子を示す模式図である。
- [図20]図20は、補正部が行う補正の様子を示す模式図である。
- [図21]図21は、第4補正処理のフローチャートである。
- [図22]図22は、変形例4に係るカメラの構成を示すブロック図である。
- [図23A]図23Aは、電圧制御部の動作を示すタイミングチャートである。
- [図23B]図23Bは、撮像素子の動作を示すタイミングチャートである。
- [図24]図24は、補正部が行う補正の様子を示す模式図である。
- [図25]図25は、第3フレーム画像出力処理のフローチャートである。

[図26]図26は、第5補正処理のフローチャートである。

[図27A]図27Aは、変形例に係るデジタルスチルカメラの斜視図である。

[図27B]図27Bは、変形例に係るビデオカメラの斜視図である。

発明を実施するための形態

[0014] 以下、実施の形態について詳細に説明する。なお、以下で説明する実施の形態は、いずれも本開示の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本開示は、請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本開示の独立請求項に記載されていない構成要素については、本開示の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。

[0015] (実施の形態)

ここでは、画像を撮像する撮像装置1について、図面を参照しながら説明する。

[0016] [1-1. 構成]

図1は、実施の形態に係るカメラ200の構成を示すブロック図である。

[0017] カメラ200は、レンズ鏡筒230と、撮像装置1とを備えている。そして、レンズ鏡筒230は、光学系210と、レンズ駆動部220とを備えている。

[0018] 光学系210は、撮像装置1の撮像素子10に外部の光を集光する1以上のレンズから構成されている。具体的には、光学系210は、ズームレンズ211、手振れ補正レンズ212、フォーカスレンズ213、絞り214により構成される。ズームレンズ211を光軸210Aに沿って移動させることにより、被写体像の拡大、縮小をすることができる。また、フォーカスレンズ213を光軸210Aに沿って移動させることにより被写体像のフォーカスを調整することができる。また、手振れ補正レンズ212は、光学系210の光軸210Aに垂直な面内で移動可能である。カメラ200のブレを

打ち消す方向に手振れ補正レンズ 212 を移動することで、カメラ 200 のブレが撮像画像に与える影響を低減できる。また、絞り 214 は光軸 210 A 上に位置する開口部 214 A を有し、使用者の設定に応じて若しくは自動で開口部 214 A の大きさを調整し、透過する光の量を調整する。

[0019] レンズ駆動部 220 は、ズームレンズ 211 を駆動するズームアクチュエータや、手振れ補正レンズ 212 を駆動する手ブレ補正アクチュエータや、フォーカスレンズ 213 を駆動するフォーカスアクチュエータや、絞り 214 を駆動する絞りアクチュエータを含む。そして、レンズ駆動部 220 は、上記のズームアクチュエータや、フォーカスアクチュエータや、手ブレ補正アクチュエータや、絞りアクチュエータを制御する。

[0020] 撮像装置 1 は、撮像素子 10 と、補正部 15 と、電圧制御部 20 と、制御部 50 と、A/Dコンバータ 250 と、画像処理部 260 と、メモリ 270 と、カードスロット 290 と、内部メモリ 340 と、操作部材 310 と、表示モニタ 320 とを含んで構成される。

[0021] 撮像素子 10 は、所定のフレーム周期 T_1 （例えば、 $1/60$ 秒）で、信号フレーム画像（後述）と、遮光フレーム画像（後述）とを出力する。

[0022] A/Dコンバータ 250 は、撮像素子 10 で生成されたアナログ画像データに対してアナログゲインアップを行い、デジタル信号であるデジタル画像データに変換する。

[0023] 補正部 15 は、撮像素子 10 から出力された 1 以上のフレーム画像（ここでは、A/Dコンバータ 250 によって変換されたデジタル画像データ）のうちの少なくとも一部に対して暗電流信号成分を低減するように補正する。補正部 15 は、一例として、メモリ（図示されず。）に記憶されるプログラムをプロセッサ（図示されず。）が実行することによって実現される。

[0024] 電圧制御部 20 は、撮像素子 10 に含まれる光電変換部材 111（後述）に印加される電圧を制御する。電圧制御部 20 は、一例として、メモリ（図示されず。）に記憶されるプログラムをプロセッサ（図示されず。）が実行することによって実現される。

- [0025] 画像処理部260は、撮像素子10で生成された画像データ（ここでは、補正部15によって補正されたフレーム画像）に対して各種処理を施し、表示モニタ320に表示するための画像データを生成したり、メモリカード300に格納するための画像データを生成したりする。例えば、画像処理部260は、撮像素子10で生成された画像データに対して、ガンマ補正、ホワイトバランス補正などの各種処理を行う。また、画像処理部260は、撮像素子10で生成された画像データを、H. 264規格やMPEG2規格に準拠した圧縮形式等により圧縮する。画像処理部260は、一例として、メモリ（図示されず。）に記憶されるプログラムをプロセッサ（図示されず。）が実行することによって実現される。
- [0026] 制御部50は、カメラ200全体を制御する。制御部50は、一例として、内部メモリ340に記録されたプログラムを、一時的な記憶を行うメモリ270に展開し、制御部50内のプロセッサ（図示されず。）が実行することによって実現される。
- [0027] メモリ270は、画像処理部360及び制御部50のワークメモリとしても機能する。メモリ270は、例えば、DRAM、SRAMなどで実現できる。
- [0028] カードスロット390はメモリカード300を着脱可能に保持する。カードスロット290は機械的及び電氣的にメモリカード300と接続可能である。メモリカード300は不揮発性フラッシュメモリや強誘電体メモリなどを内部に含み、画像処理部260で生成された画像ファイル等のデータを格納できる。
- [0029] 内部メモリ340は、不揮発性フラッシュメモリや強誘電体メモリなどで構成される。内部メモリ340は、カメラ200全体を制御するための制御プログラム等を記憶する。
- [0030] 操作部材310は使用者からの操作を受け付けるユーザーインターフェースの総称である。操作部材310は、例えば、使用者からの操作を受け付ける十字キーや決定釦等を含む。

- [0031] 表示モニタ320は、撮像素子10で生成された画像データが示す画像や、メモリカード300から読み出された画像データが示す画像を表示できる画面320Aを有する。また、表示モニタ320は、カメラ200の各種設定を行うための各種メニュー画面等も画面320Aに表示できる。表示モニタ320の画面320A上にはタッチパネル320Bが配置されている。タッチパネル320Bはユーザによりタッチされて各種タッチ操作を受け付けることができる。タッチパネル320Bに対するタッチ操作が示す指示は制御部50に通知され各種処理が行われる。
- [0032] 以下、撮像装置1を構成する上記構成要素のうち、撮像素子10と、補正部15と、電圧制御部20とについて、図面を参照しながら、さらに詳細に説明する。
- [0033] 図2は、撮像素子10の構成を示すブロック図である。
- [0034] 同図に示されるように、撮像素子10は、光電変換素子110と、画素回路アレイ120と、読み出し回路130と、出力回路140と、行走査回路150と、タイミング制御回路160と、電圧印加回路170とを含んで構成される。
- [0035] 図3Aは、光電変換素子110の平面図であり、図3Bは、光電変換素子110の側面図である。
- [0036] 図3A、図3Bに示されるように、光電変換素子110は、薄膜状の光電変換部材111と、光電変換部材111の上面に密着する上部透明電極112と、光電変換部材111の下面に密着する、N行M列（N、Mは、1以上の整数。）の二次元アレイ状に配置されたN×M枚の下部画素電極113とを含んで構成される。
- [0037] 光電変換部材111は、0Vを含まない第1所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成し、0Vを含む第2所定範囲の電圧が印加された状態において受光しても内部光電効果による電荷を生成しない。
- [0038] ここでは、光電変換部材111が、上記特性を有する有機薄膜であるとし

て説明する。すなわち、この実施の形態においては、撮像素子10が、有機薄膜を光電変換部材とする有機CMOSイメージセンサである場合の例となっている。

[0039] 上部透明電極112は、光電変換部材111の上面の全体に、下面に対して0を含む電位差を生じさせる電圧を印加する、透明な電極である。

[0040] 下部画素電極113は、光電変換部材111の下面の全体を覆うように、N行M列の二次元アレイ状に配置された電極である。

[0041] 下部画素電極113は、光電変換部材111の上面に、下面に対して正の電位差を生じさせる電圧が印加されている場合において、光電変換部材111で電荷が生成されるときに、自身の近傍において生成される電荷のうち、正の電荷を集電する。

[0042] 上記構成の光電変換素子110は、光電変換部材111の上面に、下面に対して、内部光電効果が生ずる範囲の正の電位差を生じさせる電圧が印加されている条件下では、受光による内部光電効果によって生成される正の電荷を、下部画素電極113のそれぞれが集電する。すなわち、光電変換素子110は、この条件下において、露光状態となる。これに対して、光電変換部材111の上面が、下面と略同電位である条件下では、受光しても、内部光電効果による電荷が生成されず、従って、下部画素電極113のそれぞれが電荷を集電することはない。すなわち、光電変換素子110は、この条件下において、遮光状態となる。

[0043] 以下、光電変換部材111の上面に、下面に対して、内部光電効果が生ずる範囲の正の電位差を生じさせる電圧が印加されている期間のことを露光期間と呼び、光電変換部材111の上面に、下面に対して、内部光電効果が生じない範囲の電圧（ここでは、下面と略同電位の電圧）が印加されている期間のことを遮光期間と呼ぶ。

[0044] 再び、図2に戻って、撮像素子10の説明を続ける。

[0045] 画素回路アレイ120は、N×M個の画素回路21が、N行M列の二次元アレイ状に配置されてなる半導体デバイスであって、光電変換素子110の

下面側に、光電変換素子 110 に重ね合わされて配置される。

- [0046] 画素回路アレイ 120 において、各画素回路 21 は、撮像素子 10 を平面視した場合において、画素回路 21 それぞれの位置が、下部画素電極 113 それぞれの位置と、一対一に対応付けられて重なるように配置されている。
- [0047] 図 4 は、画素回路 21 の構成を示すブロック図である。
- [0048] 同図に示されるように、画素回路 21 は、リセットトランジスタ 22 と、増幅トランジスタ 23 と、選択トランジスタ 24 と、電荷蓄積ノード 25 とを含んで構成される。
- [0049] 電荷蓄積ノード 25 は、自身の属する画素回路 21 に対応する下部画素電極 113 と、リセットトランジスタ 22 のソースと、増幅トランジスタ 23 のゲートとに接続され、接続される下部画素電極 113 によって集電された正の電荷を蓄積する。
- [0050] リセットトランジスタ 22 は、ゲートにリセット信号線 51 が接続され、ドレインにリセット電圧 V_{RST} が供給され、ソースに電荷蓄積ノード 25 が接続される。
- [0051] リセットトランジスタ 22 は、行走査回路 150（後述）からリセット信号線 51 を介して配送されるリセット信号によってオンにされることで、電荷蓄積ノード 25 に蓄積された電荷の量をリセット（初期化）する。
- [0052] 増幅トランジスタ 23 は、ゲートに電荷蓄積ノード 25 が接続され、ドレインに電源電圧 V_{DD} が供給され、ソースに選択トランジスタ 24 のドレインが接続される。
- [0053] 増幅トランジスタ 23 のゲートには、電荷蓄積ノード 25 に蓄積される電荷に応じた電圧が印加される。
- [0054] このため、増幅トランジスタ 23 は、選択トランジスタ 24 がオン状態の場合に、電荷蓄積ノード 25 に蓄積された電荷に応じた電流を流す電流源として機能する。
- [0055] 選択トランジスタ 24 は、ゲートに選択信号線 52 が接続され、ドレインに増幅トランジスタ 23 のソースが接続され、ソースに垂直信号線 32 が接

続される。

- [0056] 選択トランジスタ24は、行走査回路150（後述）から選択信号線52を介して配送される選択信号によってオンにされることで、増幅トランジスタ23に流れる電流を垂直信号線32に出力する。
- [0057] 後述するように、垂直信号線32に出力される電流の電流量が、列読み出し回路31（後述）によって検知されることで、選択信号によってオンされた選択トランジスタ24を含む画素回路21の電荷蓄積ノード25に蓄積された電荷の量が読み出される。
- [0058] 画素回路21は、上記構成により、光電変換部材111によって生成された電荷を電荷蓄積ノード25に画素単位で蓄積する。そして、電荷蓄積ノード25に蓄積された電荷の量が非破壊で読み出される。
- [0059] 再び、図2に戻って、撮像素子10の説明を続ける。
- [0060] 行走査回路150は、下記蓄積電荷量リセット機能と下記読み出し画素回路選択機能とを有する。
- [0061] 蓄積電荷量リセット機能とは、画素回路アレイ120において、読み出し回路130に最も遠い側の行（第1行）から、読み出し回路130に最も近い側の行（第N行）へと1行ずつ順に、該当行に属する画素回路21それぞれにおける電荷蓄積ノード25に蓄積された正の電荷をリセットするためのリセット信号を、該当行に属する画素回路21それぞれに接続されるリセット信号線51を介して配送する機能である。
- [0062] これにより、画素回路アレイ120に含まれる全ての画素回路21の電荷蓄積ノード25に蓄積された電荷のリセットは、第1行目から第N行目まで行単位で順に実行される。
- [0063] 読み出し画素回路選択機能とは、画素回路アレイ120において、第1行から第N行へと1行ずつ順に、該当行に属する画素回路21それぞれにおける選択トランジスタ24をオンにするための選択信号を、該当行に属する画素回路21それぞれに接続される選択信号線52を介して配送する機能である。

- [0064] これにより、画素回路アレイ 120 に含まれる全ての画素回路 21 の電荷蓄積ノード 25 に蓄積された電荷量の読み出しは、第 1 行目から第 N 行目まで行単位で順に実行される。
- [0065] 読み出し回路 130 は、画素回路アレイ 120 を構成する画素回路 21 のそれぞれに蓄積されている電荷の量を読み出す。
- [0066] 読み出し回路 130 は、画素回路アレイ 120 の M 個の列それぞれに対応する M 個の列読み出し回路 31 を含んで構成される。
- [0067] 列読み出し回路 31 は、対応する列に属する画素回路 21 それぞれに接続される垂直信号線 32 を介して、選択信号によってオンとなっている選択トランジスタ 24 を含む画素回路 21 (この画素回路 21 のことを、「読み出し対象の画素回路 21」とも呼ぶ。) の増幅トランジスタ 23 に流れる電流量を検知することで、読み出し対象の画素回路 21 の電荷蓄積ノード 25 に蓄積されている電荷の量を読み出して、読み出した電荷の量を示す K ビット (K は、正の整数、例えば 8) のデジタル信号を、読み出し対象の画素回路 21 の画素値として出力する。
- [0068] 出力回路 140 は、列読み出し回路 31 から出力された画素値からなるフレーム画像を外部に出力する。
- [0069] 出力回路 140 が出力するフレーム画像には、光電変換素子 110 が露光状態である期間において、各画素回路 21 の電荷蓄積ノード 25 に蓄積された電荷量に基づく信号フレーム画像と、光電変換素子 110 が遮光状態である期間において、各画素回路 21 の電荷蓄積ノード 25 に蓄積された電荷量に基づく遮光フレーム画像とがある。
- [0070] 光電変換素子 110 が遮光状態である期間において、各画素回路 21 の電荷蓄積ノード 25 に蓄積される電荷は、各画素回路 21 の暗電流成分である。このため、遮光フレーム画像は、各画素回路 21 の暗電流成分からなるフレーム画像となる。
- [0071] 電圧印加回路 170 は、光電変換部材 111 に電圧を印加する。より具体的には、電圧印加回路 170 は、上部透明電極 112 に印加する電圧を制御

して、光電変換部材 111 の上面に、(1) 下面に対して、内部光電効果が生ずる正の電位差を生じさせる、第 1 所定範囲の第 1 電圧を印加することで、その印加状態の期間、光電変換素子 110 を露光期間とし、(2) 下面に対して、内部光電効果が生ずる正の電位差を生じさせない電位差（ここでは、下面と同電位）を生じさせる、第 2 所定範囲の第 2 電圧を印加することで、その印加状態の期間、光電変換素子 110 を遮光期間とする。

[0072] タイミング制御回路 160 は、行走査回路 150 の動作タイミングと、読み出し回路 130 の動作タイミングと、電圧印加回路 170 の動作タイミングと、出力回路 140 の動作タイミングとを制御する。すなわち、タイミング制御回路 160 は、行走査回路 150 による、蓄積電荷量リセット機能を実行するタイミングと、読み出し画素回路選択機能を実行するタイミングとを制御し、読み出し回路 130 による、選択信号によって選択された画素回路 21 の電荷蓄積ノード 25 に蓄積されている電荷の量を読み出すタイミングを制御し、電圧印加回路 170 による、光電変換素子 110 を露光期間とするタイミングと、光電変換素子 110 を遮光期間とするタイミングとを制御し、出力回路 140 による、フレーム画像を出力するタイミングとを制御する。

[0073] より具体的には、タイミング制御回路 160 は、電圧制御部 20 から、フレーム開始信号（後述）を受け取ると、行走査回路 150 と、読み出し回路 130 と、電圧印加回路 170 と、出力回路 140 との動作タイミングを制御して、(1) 画素回路アレイ 120 に含まれる全ての画素回路 21 の電荷蓄積ノード 25 に蓄積された電荷量を読み出させて、(2) 読み出された電荷量に基づくフレーム画像を遮光フレーム画像として外部に出力させて、(3) 画素回路アレイ 120 に含まれる全ての画素回路 21 の電荷蓄積ノード 25 に蓄積された電荷量をリセットさせて、(4) 光電変換部材 111 への第 1 電圧の印加を開始させる。

[0074] また、タイミング制御回路 160 は、電圧制御部 20 から、露光遮光切替信号（後述）を受け取ると、行走査回路 150 と、読み出し回路 130 と、

電圧印加回路 170 と、出力回路 140 との動作タイミングを制御して、(1) 画素回路アレイ 120 に含まれる全ての画素回路 21 の電荷蓄積ノード 25 に蓄積された電荷量を読み出させて、(2) 読み出された電荷量に基づくフレーム画像を信号フレーム画像として外部に出力させて、(3) 画素回路アレイ 120 に含まれる全ての画素回路 21 の電荷蓄積ノード 25 に蓄積された電荷量をリセットさせて、(4) 光電変換部材 111 への第 2 電圧の印加を開始させる。再び、図 1 に戻って、撮像装置 1 の説明を続ける。

[0075] 電圧制御部 20 は、所定のフレーム周期 T_1 毎に、フレーム周期 T_1 のうちの一部の露光期間に、光電変換部材 111 に第 1 所定範囲の第 1 電圧が印加され、フレーム周期 T_1 のうちの、上記露光期間を含まない遮光期間に、光電変換部材 111 に第 2 所定範囲の第 2 電圧が印加されるように、光電変換部材 111 へ印加する電圧を制御する。より具体的には、撮像素子 10 に対して、フレーム周期 T_1 で、新たなフレーム周期を開始する旨のフレーム開始信号を出力し、さらに、フレーム開始信号出力から所定期間 T_2 だけ遅延する位相となるフレーム周期 T_1 で、光電変換部材 111 に印加される電圧を第 1 電圧から第 2 電圧へと切り替える旨の露光遮光切替信号を出力することで、光電変換部材 111 へ印加される電圧の制御を行う。

[0076] 図 5 A は、電圧制御部 20 によって出力されるフレーム開始信号及び露光遮光切替信号のタイミングチャートである。そして、図 5 B は、電圧制御部 20 から、フレーム開始信号及び露光遮光切替信号を受け取った場合における、撮像素子 10 の動作を示すタイミングチャートである。

[0077] 図 5 A に示されるように、電圧制御部 20 は、撮像素子 10 に対して、フレーム周期 T_1 毎に、フレーム開始信号と露光遮光切替信号とを、露光遮光切替信号がフレーム開始信号よりも所定期間 T_2 ($T_2 < T_1$) だけ遅延するタイミングとなるように出力する。

[0078] 図 5 B に示されるように、撮像素子 10 は、電圧制御部 20 から、フレーム周期 T_1 毎に出力される、フレーム開始信号及び露光遮光切替信号をと受け取ると、フレーム開始信号を受け取ってから、次に露光遮光切替信号を受

け取るまでの期間、光電変換部材 1 1 1 へ第 1 電圧を印加し、露光遮光切替信号を受け取ってから、次にフレーム開始信号を受け取るまでの期間、光電変換部材 1 1 1 へ第 2 電圧を印加する。

[0079] このため、光電変換素子 1 1 0 は、フレーム開始信号を受け取ってから、次に露光遮光切替信号を受け取るまでの期間、露光状態となり、露光遮光切替信号を受け取ってから、次にフレーム開始信号を受け取るまでの期間、遮光状態となる。

[0080] そして、撮像素子 1 0 は、光電変換素子 1 1 0 が露光状態である露光期間において、各画素回路 2 1 の電荷蓄積ノード 2 5 に蓄積された電荷量を読み出して、読み出した電荷量に基づく信号フレーム画像を出力し、光電変換素子 1 1 0 が遮光状態である遮光期間において、各画素回路 2 1 の電荷蓄積ノード 2 5 に蓄積された電荷量を読み出して、読み出した電荷量に基づく遮光フレーム画像を出力する。

[0081] 再び、図 1 に戻って、撮像装置 1 の説明を続ける。

[0082] 補正部 1 5 は、撮像素子 1 0 から出力された信号フレーム画像に対して、撮像素子 1 0 から出力された遮光フレーム画像を用いて、暗電流信号成分を低減するように補正する。

[0083] ここでは、補正部 1 5 は、補正対象とする信号フレーム画像（以下、「補正対象信号フレーム画像」と呼ぶ。）に対して、その補正対象信号フレーム画像が出力されたフレーム周期と同じフレーム周期において出力された遮光フレーム画像（以下、「補正用遮光フレーム画像」と呼ぶ。）を用いて補正する。

[0084] 図 6 は、補正部 1 5 が行う補正の様子を示す模式図である。

[0085] 図 6 において、補正対象信号フレーム画像と、補正用遮光フレーム画像とに含まれている白い点は、該当する画素における暗電流信号成分を模式的に表現するものである。一例として、いわゆる「白キズ」と呼ばれる暗電流信号成分が、フレーム画像上の白い点として現れることがある。

[0086] 一般に、補正対象信号フレーム画像は、被写体の画像に暗電流信号成分が

重畳された画像となり、補正用遮光フレーム画像は、暗電流信号成分からなる画像となる。

[0087] まず、補正部 15 は、補正用遮光フレーム画像に対して、正規化処理を行って、正規化された遮光フレーム画像を生成する。ここで、この正規化処理とは、補正用遮光フレーム画像における遮光状態の期間（遮光期間 T_s ）を、補正対象信号フレーム画像における露光状態の期間（露光期間 T_r ）で正規化する処理のことを言う。より具体的には、補正部 15 は、補正用遮光フレーム画像の各画素値に対して、（露光期間 T_r / 遮光期間 T_s ）の値を乗算することで、正規化された遮光フレーム画像を生成する。これにより、正規化された遮光フレーム画像における暗電流信号成分は、補正用遮光フレーム画像における暗電流信号成分の（ T_r / T_s ）倍となる。実施の形態 1 では、図 5 B に例示されるように、 $T_r > T_s$ となる場合の例となっている。このため、図 6 に例示されるように、正規化された遮光フレーム画像におけるいわゆる「白キズ」の輝度は、補正用遮光フレーム画像におけるいわゆる「白キズ」の輝度よりも大きくなる。

[0088] そして、補正部 15 は、補正対象信号フレーム画像の各画素の画素値に対して、対応する、正規化された遮光フレーム画像の各画素の画素値を減算することで、補正後の信号フレーム画像を生成する。

[0089] 補正部 15 は、上記処理を行うことで、補正対象信号フレーム画像から、暗電流信号成分が低減された補正後信号フレーム画像を生成する。

[0090] 上記構成の撮像装置 1 が行う動作について、以下、図面を参照しながら説明する。

[0091] [1-2. 動作]

撮像装置 1 は、その特徴的な動作として、第 1 フレーム画像出力処理と、第 1 補正処理とを行う。

[0092] 以下、これらの処理について、順に説明する。

[0093] [1-2-1. 第 1 フレーム画像出力処理]

第 1 フレーム画像出力処理は、撮像素子 10 が、所定のフレーム周期 T_1

で、信号フレーム画像と、遮光フレーム画像とを交互に出力する処理である。以下では、第1フレーム画像出力処理が開始されるより前の初期状態において、光电変換部材111への印加電圧が第2電圧（ここでは、例えば0V）であるとして説明する。

[0094] この第1フレーム画像出力処理は、撮像装置1を利用するユーザによって、動画の撮像を開始する旨の操作が受け付けられたことで開始される。

[0095] 図7は、第1フレーム画像出力処理のフローチャートである。

[0096] 第1フレーム画像出力処理が開始されると、電圧制御部20は、撮像素子10に対して、フレーム開始信号を出力する（ステップS5）。

[0097] 撮像素子10は、電圧制御部20から出力されたフレーム開始信号を受け取ると、画素回路アレイ120に含まれる各画素回路21の電荷蓄積ノード25に蓄積された電荷量を読み出して（ステップS10）、読み出した電荷量に基づく遮光フレーム画像を出力する（ステップS15）。

[0098] そして、撮像素子10は、光电変換部材111への印加電圧を、第2電圧から第1電圧（ここでは、例えば10V）へ変更する（ステップS20）。

[0099] すると、光电変換素子110の状態が、遮光状態から露光状態へと切り替えられる（ステップS25）。

[0100] そして、撮像素子10は、画素回路アレイ120に含まれる各画素回路21の電荷蓄積ノード25に蓄積された電荷量をリセットする（ステップS30）。

[0101] 一方、電圧制御部20は、前回フレーム開始信号を出力してから、所定期間T2経過すると（ステップS35：Noを繰り返した後ステップS35：Yes）、撮像素子10に対して、露光遮光切替信号を出力する（ステップS40）。

[0102] 撮像素子10は、電圧制御部20から出力された露光遮光切替信号を受け取ると、画素回路アレイ120に含まれる各画素回路21の電荷蓄積ノード25に蓄積された電荷量を読み出して（ステップS45）、読み出した電荷量に基づく露光フレーム画像を出力する（ステップS50）。

- [0103] そして、撮像素子10は、光電変換部材111への印加電圧を、第1電圧から第2電圧へ変更する（ステップS55）。
- [0104] すると、光電変換素子110の状態が、露光状態から遮光状態へと切り替えられる（ステップS60）。
- [0105] そして、撮像素子10は、画素回路アレイ120に含まれる各画素回路21の電荷蓄積ノード25に蓄積された電荷量をリセットする（ステップS65）。
- [0106] 一方、前回フレーム開始信号を出力してから、所定時間T1経過すると（ステップS70：Noを繰り返した後ステップS70：Yes）、撮像素子10は、ステップS5の処理に進んで、以降の処理を繰り返す。
- [0107] [1-2-2. 第1補正処理]
- 第1補正処理は、補正部15が、撮像素子10から出力された信号フレーム画像に対して、撮像素子10から出力された遮光フレーム画像を用いて、対象と暗電流信号成分を低減するように補正する処理である。
- [0108] この第1補正処理は、上述の第1フレーム画像出力処理において、撮像素子10から、最初の遮光フレーム画像が出力されることで開始される。
- [0109] 図8は、第1補正処理のフローチャートである。
- [0110] 第1補正処理が開始されると、補正部15は、撮像素子10から、信号フレーム画像が出力されるまで待機する。そして、補正部15は、信号フレーム画像の出力の待機中において、信号フレーム画像が出力されると（ステップS100：Noを繰り返した後ステップS100：Yes）、その信号フレーム画像を取得する（ステップS110）。
- [0111] 信号フレーム画像が取得されると、補正部15は、撮像素子10から、遮光フレーム画像が出力されるまで待機する。そして、補正部15は、遮光フレーム画像の出力の待機中において、遮光フレーム画像が出力されると（ステップS120：Noを繰り返した後ステップS120：Yes）、その遮光フレーム画像を取得する（ステップS130）。
- [0112] そして、補正部15は、取得した遮光フレーム画像に対して、正規化処理

を行って、正規化された遮光フレーム画像を生成する（ステップS140）。すなわち、補正部15は、取得した遮光フレーム画像の各画素値に対して、 (T_r / T_s) の値を乗算することで、正規化された遮光フレーム画像を生成する。

[0113] 正規化された遮光フレーム画像が生成されると、補正部15は、取得した信号フレーム画像の各画素の画素値に対して、対応する、正規化された遮光フレーム画像の各画素の画素値を減算する（ステップS150）ことで、補正後の信号フレーム画像を生成する（ステップS160）。

[0114] ステップS160の処理が終わると、補正部15は、ステップS100の処理に進んで、以降の処理を繰り返す。

[0115] [1-3. 効果等]

上述したように、撮像装置1は、撮像素子10から所定のフレーム周期 T_1 で出力される信号フレーム画像に対して、同じフレーム周期において撮像素子10から出力される遮光フレーム画像を用いて、暗電流信号成分を低減する補正を行う。

[0116] 一般に、暗電流信号成分は、撮像素子の温度等により変化する。このため、連続するフレーム画像の撮像期間中に撮像素子の温度等が変化すると、暗電流信号成分が変化する。従って、本実施の形態に係る撮像装置1によると、連続する信号フレーム画像の撮像期間中における暗電流信号成分を取得することができない従来の撮像措置よりも、より精度良く、その撮像期間中に撮像されたフレーム画像に含まれる暗電流信号成分を低減することができるようになる。

[0117] (変形例1)

ここでは、実施の形態に係る撮像装置1から、その一部の機能が変更された変形例1に係る撮像装置について、図面を参照しながら説明する。

[0118] 実施の形態に係る撮像装置1は、補正部15が、補正用遮光フレーム画像の各画素値に対して、 $(\text{露光期間 } T_r) / (\text{遮光期間 } T_s)$ の値を乗算することで、正規化された遮光フレーム画像を生成し、補正対象信号フレーム画

像の各画素値に対して、対応する正規化された遮光フレーム画像の各画素の画素値を減算することで、補正後の信号フレーム画像を生成する構成の例であった。

[0119] これに対して、変形例 1 に係る撮像装置は、露光期間 T_r と遮光期間 T_s とが等しく設定されており、補正部が、補正対象信号フレーム画像の各画素値に対して、対応する補正用遮光フレーム画像の各画素をそのまま減算することで、補正後の信号フレーム画像を生成する構成の例となっている。

[0120] 以下、変形例 1 に係る撮像装置について、実施の形態に係る撮像装置 1 からの変更点を中心に、図面を参照しながら説明する。

[0121] [2-1. 構成]

図 9 は、変形例 1 に係るカメラ 900 の構成を示すブロック図である。

[0122] 同図に示されるように、カメラ 900 は、実施の形態に係るカメラ 200 から、撮像装置 1 が撮像装置 2 に変更されるように変形されている。そして、撮像装置 2 は、実施の形態に係る撮像装置 1 から、補正部 15 が補正部 915 に変更され、電圧制御部 20 が電圧制御部 920 に変更されるように変形されている。

[0123] 電圧制御部 920 は、実施の形態に係る電圧制御部 20 から、その機能の一部が変更されるように変形されている。

[0124] 実施の形態に係る電圧制御部 20 は、撮像素子 10 に対して、フレーム周期 T_1 でフレーム開始信号を出力し、さらに、フレーム開始信号出力から所定期間 T_2 だけ遅延する位相となるフレーム周期 T_1 で露光遮光切替信号を出力することで、光電変換部材 111 へ印加される電圧の制御を行う構成の例であった。

[0125] これに対して、電圧制御部 920 は、撮像素子 10 に対して、フレーム周期 T_1 でフレーム開始信号を出力し、さらに、フレーム開始信号出力から $T_1/2$ だけ遅延する位相となるフレーム周期 T_1 で露光遮光切替信号を出力することで、光電変換部材 111 へ印加される電圧の制御を行う構成の例となっている。

- [0126] 図10Aは、電圧制御部920によって出力されるフレーム開始信号及び露光遮光切替信号のタイミングチャートである。そして、図10Bは、電圧制御部920から、フレーム開始信号及び露光遮光切替信号を受け取った場合における、撮像素子10の動作を示すタイミングチャートである。
- [0127] 図10Aに示されるように、電圧制御部920は、撮像素子10に対して、フレーム周期 T_1 毎に、フレーム開始信号と露光遮光切替信号とを、露光遮光切替信号がフレーム開始信号よりも $T_1/2$ だけ遅延するタイミングとなるように出力する。
- [0128] 図10Bに示されるように、撮像素子10は、電圧制御部920から、フレーム周期 T_1 毎に出力される、フレーム開始信号及び露光遮光切替信号を受け取ると、フレーム開始信号を受け取ってから、次に露光遮光切替信号を受け取るまでの期間、光電変換部材111へ第1電圧を印加し、露光遮光切替信号を受け取ってから、次にフレーム開始信号を受け取るまでの期間、光電変換部材111へ第2電圧を印加する。
- [0129] このため、光電変換素子110は、フレーム開始信号を受け取ってから、 $T_1/2$ 経過するまでの期間、露光状態となり、 $T_1/2$ 経過してから、次にフレーム開始信号を受け取るまでの期間、遮光状態となる。
- [0130] そして、撮像素子10は、光電変換素子110が露光状態である露光期間において、各画素回路21の電荷蓄積ノード25に蓄積された電荷量を読み出して、読み出した電荷量に基づく信号フレーム画像を出力し、光電変換素子110が遮光状態である遮光期間において、各画素回路21の電荷蓄積ノード25に蓄積された電荷量を読み出して、読み出した電荷量に基づく信号フレーム画像を出力する。
- [0131] 再び図9に戻って、撮像装置2の説明を続ける。
- [0132] 補正部915は、実施の形態に係る補正部15から、その機能の一部が変更されるように変形されている。
- [0133] 実施の形態に係る補正部15は、補正用遮光フレーム画像の各画素値に対して、 $(\text{露光期間 } T_r) / (\text{遮光期間 } T_s)$ の値を乗算することで、正規化

された遮光フレーム画像を生成し、補正対象信号フレーム画像の各画素値に対して、対応する正規化された遮光フレーム画像の各画素の画素値を減算することで、補正後の信号フレーム画像を生成する構成の例であった。

[0134] これに対して補正部 915 は、補正対象信号フレーム画像の各画素に対して、対応する補正用遮光フレーム画像の各画素をそのまま減算することで、補正後の信号フレーム画像を生成する構成の例となっている。

[0135] 図 11 は、補正部 915 が行う補正の様子を示す模式図である。

[0136] 同図に示されるように、補正部 915 は、補正対象信号フレームの画素の各画素値に対して、対応する補正用遮光フレーム画像の画素値を減算することで、補正後の信号フレーム画像を生成する。

[0137] 撮像装置 2 において、露光期間 T_r と遮光期間 T_s とが等しく設定されている。このため、補正部 915 は、実施の形態に係る補正部 15 のように、補正用遮光フレーム画像に対して、各フレーム周期における、遮光期間 T_s を露光期間 T_r で初期化する初期化処理を行う必要がない。

[0138] 上記構成の撮像装置 2 が行う動作について、以下、図面を参照しながら説明する。

[0139] [2-2. 動作]

撮像装置 2 は、その特徴的な動作として、第 2 フレーム画像出力処理と、第 2 補正処理とを行う。

[0140] 以下、これらの処理について、順に説明する。

[0141] [2-2-1. 第 2 フレーム画像出力処理]

第 2 フレーム画像出力処理は、撮像素子 10 が、所定のフレーム周期 T_1 で、信号フレーム画像と、遮光フレーム画像とを、互いに $T_1/2$ ずれた位相で、交互に出力する処理である。

[0142] この第 2 フレーム画像出力処理は、実施の形態に係る第 1 フレーム画像出力処理から、その処理の一部が変更された処理となっている。

[0143] 図 12 は、第 2 フレーム画像出力処理のフローチャートである。

[0144] 同図において、ステップ S1205 の処理～ステップ S1230 の処理、

及び、ステップS 1 2 4 0の処理～ステップS 1 2 7 0の処理は、それぞれ、実施の形態に係る第1フレーム画像出力処理（図7参照）における、ステップS 5の処理～ステップS 3 0の処理、及び、ステップS 4 0の処理～ステップS 7 9の処理に対して、電圧制御部2 0を電圧制御部9 2 0へと読み替えた処理となっている。

[0145] 従って、ここでは、ステップS 1 2 0 5の処理～ステップS 1 2 3 0の処理、及び、ステップS 1 2 4 0の処理～ステップS 1 2 7 0の処理については説明済みであるとして、ステップS 1 2 3 5の処理、及び、その前後の処理について説明する。

[0146] ステップS 1 2 3 0の処理が終了した後において、電圧制御部9 2 0は、前回フレーム開始信号を出力してから、T 1 / 2経過すると（ステップS 1 2 3 5 : N oを繰り返した後ステップS 1 2 3 5 : Y e s）、撮像素子1 0に対して、露光切替信号を出力する（ステップS 1 2 4 0）。

[0147] [2 - 2 - 2 . 第2補正処理]

第2補正処理は、補正部9 1 5が、撮像素子1 0から出力された信号フレーム画像の各画素に対して、対応する遮光フレーム画像の各画素をそのまま減算することで、対象とする信号フレーム画像に対して、暗電流成分を低減するように補正する処理である。

[0148] この第2補正処理は、実施の形態に係る第1補正処理から、その処理の一部の処理が変更された処理となっている。

[0149] 図1 3は、第2補正処理のフローチャートである。

[0150] 同図において、ステップS 1 3 0 0の処理～ステップS 1 3 3 0の処理、及び、ステップS 1 3 6 0の処理は、それぞれ、実施の形態に係る第1補正処理（図8参照）における、ステップS 1 0 0の処理～ステップS 1 3 0の処理に対して、補正部1 5を補正部9 1 5へと読み替えた処理となっている。

[0151] また、第2補正処理では、実施の形態に係る第1補正処理におけるステップS 1 4 0に該当する処理が削除されている。

[0152] 従って、ここでは、ステップS 1 3 0 0の処理～ステップS 1 3 3 0の処理、及び、ステップS 1 3 6 0の処理は説明済みであるとして、ステップS 1 3 5 0の処理、及び、その前後の処理について説明する。

[0153] ステップS 1 3 3 0の処理において、遮光フレーム画像が取得されると、補正部9 1 5は、取得した信号フレーム画像の各画素の画素値に対して、対応する、遮光フレーム画像の画素値を減算する（ステップS 1 3 5 0）ことで、補正後の信号フレーム画像を生成する（ステップS 1 3 6 0）。

[0154] [2 - 3 . 効果等]

上述したように、撮像装置2において、補正部9 1 5は、補正対象信号フレーム画像の各画素値に対して、対応する補正用遮光フレーム画像の各画素値をそのまま減算することで、補正後の信号フレーム画像を生成する。

[0155] このため、本変形例1に係る撮像装置2によると、実施の形態に係る撮像装置1よりも少ない演算量で、信号フレーム画像の補正を実現することができる。

[0156] (変形例2)

ここでは、実施の形態に係る撮像装置1から、その一部の機能が変更された変形例2に係る撮像装置について、図面を参照しながら説明する。

[0157] 実施の形態に係る撮像装置1は、補正対象信号フレームが出力されたフレーム周期と同じフレーム周期において出力された遮光フレーム画像を用いて、その補正対象信号フレームを補正する構成の例であった。

[0158] これに対して、変形例2に係る撮像装置は、補正対象信号フレームが出力されたフレーム周期を含む複数のフレーム周期において出力された遮光フレーム画像を用いて、その補正対象信号フレームを補正する構成の例となっている。

[0159] 以下、変形例2に係る撮像装置について、実施の形態に係る撮像装置1からの変更点を中心に、図面を参照しながら説明する。

[0160] [3 - 1 . 構成]

図1 4は、変形例2に係るカメラ1 4 0 0の構成を示すブロック図である

- 。
- [0161] 同図に示されるように、カメラ1400は、実施の形態に係るカメラ200から、撮像装置1が撮像装置3に変更されるように変形されている。そして、撮像装置3は、実施の形態に係る撮像装置1から、補正部15が補正部1415に変更され、加算画像生成部1417が追加されるように変形されている。
- [0162] 加算画像生成部1417は、撮像素子10から出力される複数の遮光フレーム画像に対して、各遮光フレーム画像において互いに対応する画素の画素値を加算することで加算遮光フレーム画像を生成する。
- [0163] 図15は、加算画像生成部1417が行う加算遮光フレーム画像の生成の様子を示す模式図である。
- [0164] 同図に示されるように、加算画像生成部1417は、撮像素子10から、新たに遮光フレーム画像が出力されると、その新たに出力された遮光フレーム画像を含む、撮像素子10から出力された、時系列における最新の n (n は2以上の整数)枚の遮光フレーム画像に対して、各遮光フレーム画像において互いに対応する画素の画素値を加算することで加算遮光フレーム画像を生成する。これにより、 n 枚の遮光フレーム画像において、同じ位置(すなわち、同じ画素)の暗電流信号成分は、加算遮光フレーム画像において、該当する位置(すなわち、該当する画素)の暗電流信号成分として加算される。このため、図15に例示されるように、 n 枚の遮光フレーム画像において、同じ位置に現れるいわゆる「白キズ」は、加算遮光フレーム画像において、該当する位置に、各遮光フレーム画像における白キズの輝度が加算された輝度の白キズとして現れる。
- [0165] 一方で、 n 枚の遮光フレーム画像において、異なる位置(すなわち、異なる画素)に生じるランダムノイズ(「ランダム成分」)は、加算遮光フレーム画像において1枚分しか加算されない。したがって、 n 回加算された「白キズ」よりも十分低い輝度として現れ、ほとんど目立たない。すなわち、加算遮光フレーム画像において、「白キズ」に比べて、「ランダム成分」は低

減されている。仮に、ランダムノイズが n 枚の遮光フレーム画像のうち、複数枚の遮光フレーム画像において、同じ位置に発生したとしても、「白キズ」が発生する枚数に比べて少ないため、問題とはならない。

[0166] 再び図 14 に戻って、撮像装置 3 の説明を続ける。

[0167] 補正部 1415 は、実施の形態に係る補正部 15 から、その機能の一部が変更されるように変形されている。

[0168] 実施の形態に係る補正部 15 は、補正対象信号フレームが出力されたフレーム周期と同じフレーム周期において出力された遮光フレーム画像を用いて、その補正対象信号フレームを補正する構成の例であった。

[0169] これに対して、補正部 1415 は、補正対象信号フレームが出力されたフレーム周期と同じフレーム周期において出力された遮光フレーム画像を加算対象として含む、加算画像生成部 1417 から出力された加算遮光フレーム画像を用いて、その補正対象信号フレームを補正する構成の例となっている。

[0170] 図 16 は、補正部 1415 が行う補正の様子を示す模式図である。

[0171] まず、補正部 1415 は、加算遮光フレーム画像に対して、正規化処理を行って、正規化された加算遮光フレーム画像を生成する。ここで、この正規化処理とは、加算遮光フレーム画像における、遮光期間の総和 ($n \times T_s$) を、補正対象信号フレーム画像における露光期間 (T_r) で正規化する処理のことを言う。より具体的には、補正部 1415 は、加算遮光フレーム画像の各画素値に対して、($T_r / (n \times T_s)$) の値を乗算することで、正規化された加算遮光フレーム画像を生成する。これにより、正規化された加算遮光フレーム画像における暗電流信号成分は、加算遮光フレーム画像における暗電流信号成分の ($T_r / (n \times T_s)$) 倍となる。変形例 2 では、 $T_r < (n \times T_s)$ となる場合の例となっている。このため、図 16 に例示されるように、正規化された加算遮光フレーム画像におけるいわゆる「白キズ」、及び「ランダム成分」の輝度は、加算遮光フレーム画像におけるいわゆる「白キズ」、及び「ランダム成分」の輝度よりも小さくなる。ここで、「ラ

「ランダム成分」の輝度は「白キズ」よりも十分低い輝度であるので、正規化により絶対値を小さくできる。また、例えば正規化処理を行う輝度レベルに「ランダム成分」が含まれないような閾値を設け、閾値以下の輝度を0とすれば、さらに「ランダム成分」は低減できる。

[0172] そして、補正部1415は、補正対象信号フレーム画像の各画素の画素値に対して、対応する、正規化された加算遮光フレームの各画素の画素値を減算することで、補正後の信号フレーム画像を生成する。

[0173] 上記構成の撮像装置3が行う動作について、以下、図面を参照しながら説明する。

[0174] [3-2. 動作]

撮像装置3は、その特徴的な動作として、第1フレーム画像出力処理と、第3補正処理とを行う。

[0175] 第1フレーム画像出力処理は、既に、実施の形態において説明済みである。このため、ここでは、第3補正処理について説明する。

[0176] [3-2-1. 第3補正処理]

第3補正処理は、補正部1415が、撮像素子10から出力された信号フレーム画像に対して、加算画像生成部1417から出力された加算遮光フレーム画像を用いて、暗電流信号成分を低減するように補正する処理である。

[0177] この第3補正処理は、前述の第1フレーム画像出力処理において、撮像素子10から、 $n-1$ 回目の遮光フレーム画像が出力されることで開始される。

[0178] 図17は、第3補正処理のフローチャートである。

[0179] 第3補正処理が開始されると、補正部1415は、撮像素子10から、信号フレーム画像が出力されるまで待機する。そして、補正部1415は、信号フレーム画像の出力の待機中において、信号フレーム画像が出力されると（ステップS1700：Noを繰り返した後ステップS1700：Yes）、その信号フレーム画像を取得する（ステップS1710）。

[0180] 信号フレーム画像が取得されると、補正部1415は、加算画像生成部1

417から、加算遮光フレーム画像が出力されるまで待機する。そして、補正部1415は、加算遮光フレーム画像の出力の待機中において、加算遮光フレーム画像が出力されると（ステップS1720：Noを繰り返した後ステップS1720：Yes）、その加算遮光フレーム画像を取得する（ステップS1730）。

[0181] そして、補正部1415は、取得した加算遮光フレーム画像に対して、正規化処理を行って、正規化された加算遮光フレーム画像を生成する（ステップS1740）。すなわち、補正部15は、取得した加算遮光フレーム画像の各画素値に対して、 $(T_r / (n \times T_s))$ の値を乗算することで、正規化された加算遮光フレーム画像を生成する。

[0182] 正規化された加算遮光フレーム画像が生成されると、補正部1415は、取得した信号フレーム画像の各画素の画素値に対して、対応する、正規化された加算遮光フレーム画像の各画素の画素値を減算する（ステップS1750）ことで、補正後の信号フレーム画像を生成する（ステップS1760）。

[0183] ステップS1760の処理が終わると、補正部1415は、ステップS1700の処理に進んで、以降の処理を繰り返す。

[0184] [3-3. 効果等]

上述したように、撮像装置3において、加算画像生成部1417によって生成される加算遮光フレーム画像は、 n 枚の遮光フレーム画像のそれぞれにおける暗電流成分のランダム成分が、平均化されることで低減された画像となる。

[0185] このため、本変形例2に係る撮像装置3によると、実施の形態に係る撮像装置1よりも精度良く、信号フレーム画像の補正を実現することができる。

[0186] (変形例3)

ここでは、変形例1に係る撮像装置2から、その一部の機能が変更された変形例3に係る撮像装置について、図面を参照しながら説明する。

[0187] 変形例1に係る撮像装置2は、露光期間 T_r と遮光期間 T_s とが等しく設

定されており、補正対象信号フレーム画像の各画素に対して、補正対象信号フレームが出力されたフレーム周期と同じフレーム周期において出力された遮光フレーム画像の各画素の画素値をそのまま減算することで、補正後の信号フレーム画像を生成する構成の例であった。

[0188] これに対して、変形例3に係る撮像装置は、露光期間 T_r と遮光期間 T_s とが等しく設定されている点は同じであるが、補正対象信号フレームからの減算対象となる遮光フレーム画像が、補正対象信号フレームが出力されたフレーム周期を含む複数のフレーム周期において出力された遮光フレーム画像の各画素に対して、加算平均することで得られる加算遮平均光フレーム画像へと変更されるように変形される構成の例となっている。

[0189] 以下、変形例3に係る撮像装置について、変形例1に係る撮像装置2からの変更点を中心に、図面を参照しながら説明する。

[0190] [4-1. 構成]

図18は、変形例3に係るカメラ1800の構成を示すブロック図である。

[0191] 同図に示されるように、カメラ1800は、変形例1に係るカメラ900から、撮像装置2が撮像装置4に変更されるように変形されている。そして、撮像装置4は、変形例1に係る撮像装置2から、補正部915が補正部1815に変更され、加算平均画像生成部1817が追加されるように変形されている。

[0192] 加算平均画像生成部1817は、撮像素子10から出力される複数の遮光フレーム画像に対して、各遮光フレーム画像において互いに対応する画素の画素値を加算平均することで加算平均遮光フレーム画像を生成する。

[0193] 図19は、加算平均画像生成部1817が行う加算平均遮光フレーム画像の生成の様子を示す模式図である。

[0194] 同図に示されるように、加算平均画像生成部1817は、撮像素子10から、新たに遮光フレーム画像が出力されると、その新たに出力された遮光フレーム画像を含む、撮像素子10から出力された、時系列における最新の n

(n は2以上の整数)枚の遮光フレーム画像に対して、各遮光フレーム画像において互いに対応する画素の画素値を加算平均することで加算平均遮光フレーム画像を生成する。これにより、 n 枚の遮光フレーム画像において、同じ位置(すなわち、同じ画素)の暗電流信号成分は、加算平均遮光フレーム画像において、該当する位置(すなわち、該当する画素)の暗電流信号成分として加算平均される。このため、図19に例示されるように、 n 枚の遮光フレーム画像において、同じ位置に現れるいわゆる「白キズ」は、加算平均遮光フレーム画像において、該当する位置に、各遮光フレーム画像における白キズの輝度が加算平均された輝度の「白キズ」として現れる。一方で、 n 枚の遮光フレーム画像において、異なる位置(すなわち、異なる画素)に生じるランダムノイズ(「ランダム成分」)は、加算平均遮光フレーム画像において1枚分しか加算されず、さらに平均化により $1/n$ 倍にされる。したがって、 n 回加算された「白キズ」よりも十分低い輝度として現れ、ほとんど目立たない。また、例えば加算平均処理を行う輝度レベルに「ランダム成分」が含まれないような閾値を設け、閾値以下の輝度を0とすれば、さらに「ランダム成分」は低減できる。このように、加算平均処理によって生成される加算遮光フレーム画像は、 n 枚の遮光フレーム画像のそれぞれにおける暗電流成分のランダム成分が低減された画像となる。

[0195] このように、加算平均画像生成部1817によって生成される加算平均遮光フレーム画像は、 n 枚の遮光フレーム画像のそれぞれにおける暗電流成分のランダム成分が、平均化されることで低減された画像となっている。

[0196] 再び図18に戻って、撮像装置4の説明を続ける。

[0197] 補正部1815は、変形例1に係る補正部915から、その機能の一部が変更されるように変形されている。

[0198] 変形例1に係る補正部915は、補正対象信号フレーム画像の各画素に対して、補正対象信号フレームが出力されたフレーム周期と同じフレーム周期において出力された遮光フレーム画像の各画素の画素値をそのまま減算することで、補正後の信号フレーム画像を生成する構成の例であった。

[0199] これに対して補正部 1815 は、補正対象信号フレームからの減算対象となる遮光フレーム画像が、補正対象信号フレームが出力されたフレーム周期と同じフレーム周期において出力された遮光フレーム画像を加算平均対象として含む、加算平均画像生成部 1817 から出力された加算平均遮光フレーム画像へと変更されるように変形される構成の例となっている。

[0200] 図 20 は、補正部 1815 が行う補正の様子を示す模式図である。

[0201] 同図に示されるように、補正部 1815 は、補正対象信号フレームの画素の各画素値に対して、対応する加算平均遮光フレーム画像の画素値を減算することで、補正後の信号フレーム画像を生成する。

[0202] 上記構成の撮像装置 4 が行う動作について、以下、図面を参照しながら説明する。

[0203] [4-2. 動作]

撮像装置 4 は、その特徴的な動作として、第 2 フレーム画像出力処理と、第 4 補正処理とを行う。

[0204] 第 2 フレーム画像出力処理は、既に、変形例 1 において説明済みである。このため、ここでは、第 4 補正処理について説明する。

[0205] [4-2-1. 第 4 補正処理]

第 4 補正処理は、補正部 1815 が、撮像素子 10 から出力された信号フレーム画像を構成する各画素の画素値から、加算平均画像生成部 1817 によって生成された加算平均遮光フレーム画像を構成する画素の画素値を減算することで、対象とする信号フレーム画像に対して、暗電流信号成分を低減するように補正する処理である。

[0206] この第 4 補正処理は、前述の第 1 フレーム画像出力処理において、撮像素子 10 から、 $n-1$ 回目の遮光フレーム画像が出力されることで開始される。

[0207] 図 21 は、第 4 補正処理のフローチャートである。

[0208] 第 4 補正処理が開始されると、補正部 1815 は、撮像素子 10 から、信号フレーム画像が出力されるまで待機する。そして、補正部 1815 は、信

号フレーム画像の出力の待機中において、信号フレーム画像が出力されると（ステップS2100：Noを繰り返した後ステップS2100：Yes）、その信号フレーム画像を取得する（ステップS2110）。

[0209] 信号フレーム画像が取得されると、補正部1815は、加算平均画像生成部1817から、加算平均遮光フレーム画像が出力されるまで待機する。そして、補正部1815は、加算平均遮光フレーム画像の出力の待機中において、加算平均遮光フレーム画像が出力されると（ステップS2120：Noを繰り返した後ステップS2120：Yes）、その加算平均遮光フレーム画像を取得する（ステップS2130）。

[0210] そして、補正部1815は、取得した信号フレーム画像の各画素の画素値に対して、対応する、取得した加算平均遮光フレーム画像の各画素の画素値を減算する（ステップS2150）ことで、補正後の信号フレーム画像を生成する（ステップS2160）。

[0211] ステップS2160の処理が終わると、補正部1815は、ステップS2100の処理に進んで、以降の処理を繰り返す。

[0212] [4-3. 効果等]

上述したように、撮像装置4において、加算平均画像生成部1817によって生成される加算平均遮光フレーム画像は、n枚の遮光フレーム画像それぞれにおける暗電流成分のランダム成分が、平均化されることで低減された画像となる。

[0213] このため、本変形例3に係る撮像装置4によると、変形例1に係る撮像装置2よりも、精度良く、信号フレーム画像の補正を実現することができる。

[0214] (変形例4)

ここでは、変形例2に係る撮像装置3から、その一部の機能が変更された変形例4に係る撮像装置について、図面を参照しながら説明する。

[0215] 変形例2に係る撮像装置3は、補正部1415が、n枚の遮光フレーム画像の加算によって得られる加算遮光フレーム画像の各画素値に対して、 $(\text{露光期間 } T_r) / (n \times (\text{遮光期間 } T_s))$ の値を乗算することで、正規化さ

れた加算遮光フレーム画像を生成し、補正対象信号フレーム画像の各画素値に対して、対応する正規化された加算遮光フレーム画像の各画素の画素値を減算することで、補正後の信号フレーム画像を生成する構成の例であった。

[0216] これに対して、変形例4に係る撮像装置は、露光期間 T_r が、遮光期間 T_s の n 倍となるように設定されており、補正部が、補正対象信号フレーム画像の各画素値に対して、対応する加算遮光フレーム画像の各画素値をそのまま減算することで、補正後の信号フレーム画像を生成する構成の例となっている。

[0217] 以下、変形例4に係る撮像装置について変形例2に係る撮像装置3からの変更点を中心に、図面を参照しながら説明する。

[0218] [5-1. 構成]

図22は、変形例4に係るカメラ2200の構成を示すブロック図である。

[0219] 同図に示されるように、カメラ2200は、変形例2に係るカメラ1400から、撮像装置3が撮像装置5に変更されるように変形されている。そして、撮像装置5は、変形例2に係る撮像装置3から、補正部1415が補正部2215に変形され、電圧制御部20が電圧制御部2220に変更されるように変形されている。

[0220] 電圧制御部2220は、変形例2に係る電圧制御部20から、その機能の一部が変更されるように変形されている。

[0221] 変形例2に係る電圧制御部20は、撮像素子10に対して、フレーム周期 T_1 でフレーム開始信号を出力し、さらに、フレーム開始信号から所定期間 T_2 だけ遅延する位相となるフレーム周期 T_1 で、露光遮光切替信号を出力することで、光電変換部材111へ印加される電圧の制御を行う構成の例であった。

[0222] これに対して、電圧制御部2220は、撮像素子10に対して、フレーム周期 T_1 でフレーム開始信号を出力し、さらに、フレーム開始信号出力から $(n / (n + 1)) \times T_1$ だけ遅延する位相となるフレーム周期 T_1 で露光

遮光切替信号を出力することで、光電変換部材 1 1 1 へ印加される電圧の制御を行う構成の例となっている。

[0223] 図 2 3 A は、電圧制御部 2 2 2 0 によって出力されるフレーム開始信号及び露光遮光切替信号のタイミングチャートである。そして、図 2 3 B は、電圧制御部 2 2 2 0 から、フレーム開始信号及び露光遮光切替信号を受け取った場合における、撮像素子 1 0 の動作を示すタイミングチャートである。

[0224] 図 2 3 A に示されるように、電圧制御部 2 2 2 0 は、撮像素子 1 0 に対して、フレーム周期 T_1 毎に、フレーム開始信号と露光遮光切替信号とを、露光遮光切替信号がフレーム開始信号よりも $(n / (n + 1)) \times T_1$ だけ遅延するタイミングとなるように出力する。

[0225] 図 2 3 B に示されるように、撮像素子 1 0 は、電圧制御部 2 2 2 0 から、フレーム周期 T_1 毎に出力される、フレーム開始信号及び露光遮光切替信号を受け取ると、フレーム開始信号を受け取ってから、次に露光遮光切替信号を受け取るまでの期間、光電変換部材 1 1 1 へ第 1 電圧を印加し、露光遮光切替信号を受け取ってから、次にフレーム開始信号を受け取るまでの期間、光電変換部材 1 1 1 へ第 2 電圧を印加する。

[0226] このため、光電変換素子 1 1 0 は、フレーム開始信号を受け取ってから、 $(n / (n + 1)) \times T_1$ 経過するまでの期間、露光状態となり、 $(n / (n + 1)) \times T_1$ 経過してから、次にフレーム開始信号を受け取るまでの期間、遮光状態となる。

[0227] そして、撮像素子 1 0 は、光電変換素子 1 1 0 が露光状態である露光期間において、各画素回路 2 1 の電荷蓄積ノード 2 5 に蓄積された電荷量を読み出して、読み出した電荷量に基づく信号フレーム画像を出力し、光電変換素子 1 1 0 が遮光状態である遮光期間において、各画素回路 2 1 の電荷蓄積ノード 2 5 に蓄積された電荷量を読み出して、読み出した電荷量に基づく信号フレーム画像を出力する。

[0228] 再び図 2 2 に戻って、撮像装置 5 の説明を続ける。

[0229] 補正部 2 2 1 5 は、変形例 2 に係る補正部 1 4 1 5 から、その機能の一部

が変更されるように変形されている。

[0230] 変形例 2 に係る補正部 1 4 1 5 は、加算遮光フレーム画像の各画素値に対して、 $(T_r / (n \times T_s))$ の値を乗算することで、正規化された加算遮光フレーム画像を生成し、補正対象信号フレーム画像の各画素値に対して、対応する正規化された加算遮光フレーム画像の各画素の画素値を減算することで、補正後の信号フレーム画像を生成する構成の例であった。

[0231] これに対して補正部 2 2 1 5 は、補正対象信号フレーム画像の各画素に対して、対応する加算遮光フレーム画像の各画素をそのまま減算することで、補正後の信号フレーム画像を生成する構成の例となっている。

[0232] 図 2 4 は、補正部 2 2 1 5 が行う補正の様子を示す模式図である。

[0233] 同図に示されるように、補正部 2 2 1 5 は、補正対象信号フレームの画素の各画素値に対して、対応する加算遮光フレーム画像の画素値を減算することで、補正後の信号フレーム画像を生成する。

[0234] 撮像装置 5 において、露光期間 T_r が、遮光期間 T_s の n 倍となるように設定されている。このため、補正部 2 2 1 5 は、変形例 2 に係る補正部 1 4 1 5 のように、加算遮光フレーム画像に対して、遮光状態の期間の総和 ($n \times T_s$) を、補正対象信号フレーム画像における露光状態の期間 (T_r) で正規化する正規化処理を行う必要がない。

[0235] 上記構成の撮像装置 5 が行う動作について、以下、図面を参照しながら説明する。

[0236] [5-2. 動作]

撮像装置 5 は、その特徴的な動作として、第 3 フレーム画像出力処理と、第 5 補正処理とを行う。

[0237] 以下、これらの処理について、順位説明する。

[0238] [5-2-1. 第 3 フレーム画像出力処理]

第 3 フレーム画像出力処理は、撮像素子 1 0 が、所定のフレーム周期 T_1 で、信号フレーム画像と、遮光フレーム画像とを、遮光フレーム画像が、信号フレーム画像に対して、 $(n / (n + 1)) \times T_1$ だけ遅延するタイミン

グで、交互に出力する処理である。

[0239] この第3フレーム画像出力処理は、実施の形態に係る第1フレーム画像出力処理から、その処理の一部が変更された処理となっている。

[0240] 図25は、第3フレーム画像出力処理のフローチャートである。

[0241] 同図において、ステップS2505の処理～ステップS2530の処理、及び、ステップS2540の処理～ステップS2570の処理は、それぞれ、実施の形態に係る第1フレーム画像出力処理（図7参照）における、ステップS5の処理～ステップS30の処理、及び、ステップS40の処理～ステップS79の処理に対して、電圧制御部20を電圧制御部920へと読み替えた処理となっている。

[0242] 従って、ここでは、ステップS2505の処理～ステップS2530の処理、及び、ステップS2540の処理～ステップS2570の処理については説明済みであるとして、ステップS2535の処理、及び、その前後の処理について説明する。

[0243] ステップS2530の処理が終了した後において、電圧制御部2220は、前回フレーム開始信号を出力してから、 $(n / (n + 1)) \times T1$ 経過すると（ステップS2535：Noを繰り返した後ステップS2535：Yes）、撮像素子10に対して、露光切替信号を出力する（ステップS2540）。

[0244] [5-2-2. 第2補正処理]

第5補正処理は、補正部2215が、撮像素子10から出力された信号フレーム画像の各画素に対して、対応する加算遮光フレーム画像の各画素をそのまま減算することで、補正対象信号フレーム画像に対して、暗電流信号成分を低減するように補正する処理である。

[0245] この第4補正処理は、変形例2に係る第3補正処理から、その一部の処理が変更された処理となっている。

[0246] 図26は、第5補正処理のフローチャートである。

[0247] 同図において、ステップS2600の処理～ステップS2630の処理、

及び、ステップS 2 6 6 0の処理は、それぞれ、変形例 2 に係る第 3 補正処理（図 1 7 参照）における、ステップS 1 7 0 0の処理～ステップS 1 7 3 0の処理に対して、補正部 9 1 5 を補正部 2 2 1 5 へと読み替えた処理となっている。

[0248] また、第 5 補正処理では、変形例 2 に係る第 3 補正処理におけるステップ S 1 7 4 0 に該当する処理が削除されている。

[0249] 従って、ここでは、ステップS 2 6 0 0の処理～ステップS 2 6 3 0の処理、及び、ステップS 2 6 6 0の処理は説明済みであるとして、ステップS 2 6 5 0の処理、及び、その前後の処理について説明する。

[0250] ステップS 2 6 3 0の処理において、加算遮光フレーム画像が取得されると、補正部 2 2 1 5 は、取得した信号フレーム画像の各画素の画素値に対して、対応する、加算遮光フレーム画像の画素値を減算する（ステップS 2 6 5 0）ことで、補正後の信号フレーム画像を生成する（ステップS 2 6 6 0）。

[0251] [5 - 3 . 効果等]

上述したように、撮像装置 5 において、補正部 2 2 1 5 は、補正対象信号フレーム画像の各画素値に対して、対応する加算遮光フレーム画像の各画素値をそのまま減算することで、補正後の信号フレーム画像を生成する。

[0252] このため、本変形例 4 に係る撮像装置 5 によると、変形例 2 に係る撮像装置 3 よりも少ない演算量で、信号フレーム画像の補正を実現することができる。

[0253] （補足）

以上のように、本出願において開示する技術の例示として、実施の形態、変形例 1 ～変形例 4 について説明した。しかしながら、本開示における技術は、これらに限定されず、適宜、変更、置き換え、付加、省略等を行った実施の形態にも適用可能である。

[0254] （ 1 ）実施の形態において、撮像装置 1 は、光電変換部材 1 1 1 が、第 1 所定範囲の電圧が印加された状態において受光することで内部光電効果によ

る電荷を生成し、第2所定範囲の電圧が印加された状態において受光しても内部光電効果による電荷を生成しない機能を有する有機薄膜であるとして説明した。

[0255] しかしながら、光電変換部材111は、内部光電効果による電荷の生成の有無を、印加電圧によって制御することができる部材であれば、必ずしも上記有機薄膜に限定される必要はない。一例として、撮像装置1は、光電変換部材111が、PN接合面を有するダイオードである例等が考えられる。

[0256] (2)実施の形態において、撮像装置1は、フレーム周期T1が、例えば1/60秒であるとして説明した。

[0257] しかしながら、フレーム周期T1は、必ずしも1/60秒に限定される必要はない。

[0258] 一例として、撮像装置1は、フレーム周期T1が、1/50秒である例、フレーム周期T1が、撮像装置1を利用するユーザによって設定される例等が考えられる。

[0259] (3)変形例2において、撮像装置3は、加算画像生成部1417が、撮像素子10から、新たに遮光フレーム画像が出力されると、その新たに出力された遮光フレーム画像を含む、撮像素子10から出力された、時系列における最新のn枚の遮光フレーム画像を対象として、各遮光フレーム画像において互いに対応する画素の画素値を加算することで加算遮光フレーム画像を生成するとして説明した。

[0260] しかしながら、加算遮光フレーム画像の生成方法は、必ずしも、上記方法に限定される必要はない。

[0261] 一例として、既に加算遮光フレーム画像が生成された後において、新たな遮光フレーム画像が出力されると、既に生成されている加算遮光フレーム画像に、新たな遮光フレーム画像を、加算平均、又はIIR (Infinite Impulse Response)などの演算処理で取り込むことで、加算遮光フレーム画像を更新する例等も考えられる。

[0262] また、別の一例として、時系列において、より新しい遮光フレーム画像の

方が、より大きな重み付けされるように、 n 枚の遮光フレーム画像を対象として、各遮光フレーム画像において互いに対応する画素の画素値を重み付け加算することで加算遮光フレーム画像を生成する例等も考えられる。このようにすることで、より最近出力された遮光フレーム画像を、より多く暗電流信号成分の低減に反映させることができるようになる。

[0263] (4) 本開示には、実施の形態における撮像装置1が内蔵された電子機器も含まれるのは言うまでもない。

[0264] このような電子機器は、例えば、図27Aに示されるデジタルスチルカメラや、図27Bに示されるビデオカメラとして実現される。

[0265] (5) 実施の形態において、図1に示されるように、撮像装置1は、光学系210とは別体となる構成であるとして説明した。しかしながら、撮像装置1は、必ずしも光学系210と別体となる構成に限定されない。例えば、撮像装置1は、光学系210とレンズ駆動部220とを含む、レンズ付きカメラであっても構わない。

[0266] (6) 撮像装置1～撮像装置5における各構成要素（機能ブロック）は、IC（Integrated Circuit）、LSI（Large Scale Integration）等の半導体装置により個別に1チップ化されてもよいし、一部又は全部を含むように1チップ化されてもよい。また、集積回路化の手法はLSIに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。LSI製造後に、プログラムすることが可能なFPGA（Field Programmable Gate Array）や、LSI内部の回路セルの接続や設定を再構成可能なリプログラマブル・プロセッサを利用してもよい。更には、半導体技術の進歩又は派生する別技術によりLSIに置き換わる集積回路化の技術が登場すれば、その技術を用いて機能ブロックの集積化を行ってもよい。バイオ技術の適用等が可能性としてあり得る。

[0267] また、上記各種処理の全部又は一部は、電子回路等のハードウェアにより実現されても、ソフトウェアを用いて実現されてもよい。なお、ソフトウェアによる処理は、撮像装置1に含まれるプロセッサがメモリに記憶されたプ

プログラムを実行することにより実現されるものである。また、そのプログラムを記録媒体に記録して頒布や流通させてもよい。例えば、頒布されたプログラムを、他のプロセッサを有する装置にインストールして、そのプログラムをそのプロセッサに実行させることで、その装置に、上記各処理を行わせることが可能となる。

[0268] また、上述した実施の形態で示した構成要素及び機能を任意に組み合わせることで実現される形態も本開示の範囲に含まれる。

[0269] (7) 本開示の一態様に係る撮像装置 1 は、第 1 所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成し、第 2 所定範囲の電圧が印加された状態において受光しても内部光電効果による電荷を生成しない光電変換部材 111 と、光電変換部材 111 によって生成された電荷を画素単位で蓄積する複数の画素回路 21 とを含み、複数の画素回路 21 に蓄積される電荷量に基づくフレーム画像を出力する撮像素子 10 と、光電変換部材 111 に印加される電圧を制御する電圧制御部 20 と、撮像素子 10 から出力された 1 以上のフレーム画像のうちの少なくとも一部に対して、暗電流信号成分を低減するように補正する補正部 15 とを備え、電圧制御部 20 は、所定のフレーム周期のうちの一部の露光期間に、光電変換部材 111 に前記第 1 所定範囲の電圧が印加され、前記フレーム周期のうち、前記露光期間以外の遮光期間に、光電変換部材 111 に前記第 2 所定範囲の電圧が印加されるように前記制御を行い、撮像素子 10 は、前記フレーム周期毎に、前記露光期間において複数の画素回路 21 に蓄積される電荷量に基づく信号フレーム画像と、前記遮光期間において複数の画素回路 21 に蓄積される電荷量に基づく遮光フレーム画像とを出力し、補正部 15 は、撮像素子 10 から出力された信号フレーム画像に対して、撮像素子 10 から出力された遮光フレーム画像を用いて、前記補正を行う。

[0270] この撮像装置 1 では、遮光状態における暗電流成分は、遮光期間において画素回路 21 に電荷として蓄積される。そして、撮像素子 10 は、連続する信号フレーム画像の撮像期間中において、遮光期間において画素回路 21 に

蓄積された電荷量に基づく遮光フレーム画像を出力する。一方で、補正部 15 は、その遮光フレームに基づいて、信号フレーム画像に対して、暗電流信号成分を低減するように補正する。

[0271] このため、この撮像装置 1 によると、連続するフレーム画像の撮像期間中に取得された、遮光状態における暗電流信号成分に基づいて、その撮像期間中に撮像されたフレーム画像に含まれる暗電流信号成分を低減するように補正することが可能となる。

[0272] 一般に、暗電流信号成分は、撮像素子 10 の温度等により変化する。このため、連続するフレーム画像の撮像期間中に撮像素子 10 の温度等が変化すると、暗電流信号成分が変化する。従って、この撮像装置 1 によると、連続する信号フレーム画像の撮像期間中における暗電流信号成分を取得することができない従来の撮像装置よりも、より精度良く、その撮像期間中に撮像されたフレーム画像に含まれる暗電流信号成分を低減することができるようになる。

[0273] また、例えば、撮像素子 10 は、有機薄膜を光電変換部材 111 とする有機 CMOS イメージセンサであるとしてもよい。

[0274] これにより、撮像素子 10 の高集積化を実現することが可能となる。

[0275] また、例えば、前記露光期間と前記遮光期間とが等しく、補正部 15 は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、当該信号フレーム画像と同じフレーム周期において撮像素子 10 から出力された遮光フレーム画像を構成する画素の画素値を減算することで、前記補正を行うとしてもよい。

[0276] これにより、補正部 15 による補正を、比較的処理量の少ない演算によって実現することができるようになる。

[0277] また、例えば、補正部 15 は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、当該信号フレーム画像と同じフレーム周期において撮像素子 10 から出力された遮光フレーム画像を構成する画素の画素値に対して、前記遮光期間に対する前記露光期間の比率を乗

ずることで得られる値を減算することで、前記補正を行うとしてもよい。

[0278] これにより、補正部 15 は、露光期間と遮光期間とが等しく無い場合であっても、補正することができるようになる。

[0279] また、例えば、前記露光期間と前記遮光期間とが等しく、さらに、複数の遮光フレーム画像に対して、各遮光フレーム画像において互に対応する画素の画素値を加算平均することで加算平均遮光フレーム画像を生成する加算平均画像生成部 1817 を備え、補正部 15 は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、加算平均画像生成部 1817 によって生成された加算平均遮光フレーム画像を構成する画素の画素値を減算することで、前記補正を行うとしてもよい。

[0280] これにより、暗電流信号成分に含まれるランダム成分を低減することができるようになる。

[0281] また、例えば、さらに、複数の遮光フレーム画像に対して、各遮光フレーム画像において互に対応する画素の画素値を加算することで加算遮光フレーム画像を生成する加算画像生成部 1417 を備え、補正部 15 は、加算画像生成部 1417 によって生成された加算遮光フレーム画像に基づいて、前記補正を行うとしてもよい。

[0282] これにより、暗電流信号成分に含まれるランダム成分を低減することができるようになる。

[0283] また、例えば、前記露光期間と前記遮光期間との比率は、 n (n は 2 以上の整数) 対 1 であり、加算画像生成部 1417 は、撮像素子 10 から出力された n 枚の遮光フレーム画像を対象として前記加算画像の生成を行い、補正部 15 は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、加算画像生成部 1417 によって生成された加算画像を構成する画素の画素値を減算することで、前記補正を行うとしてもよい。

[0284] これにより、補正部 15 による、ランダム成分が低減された暗電流信号成分を用いる補正を、比較的処理量の少ない演算によって実現することができ

きるようになる。

[0285] また、例えば、加算画像生成部 1417 は、時系列において連続する n 枚の遮光フレーム画像を対象とする加算画像が逐次生成されるように、前記加算画像の生成を行い、補正部 15 は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、当該信号フレーム画像と同じフレーム周期において撮像素子 10 から出力された遮光フレーム画像を含む連続する n 枚の遮光フレーム画像を対象として加算画像生成部 1417 によって生成された加算画像を構成する画素の画素値を減算することで、前記補正を行うとしてもよい。

[0286] これにより、撮像時間差が最も小さくなる遮光フレーム画像群を用いて、ランダム成分が低減された暗電流信号成分を用い行う補正を実現することができるようになる。

[0287] 本開示の一態様に係るカメラ 200 は、撮像装置 1 と、撮像素子 10 に外部の光を集光するレンズとを備える。

[0288] このカメラ 200 では、遮光状態における暗電流成分は、遮光期間において画素回路 21 に電荷として蓄積される。そして、撮像素子 10 は、連続する信号フレーム画像の撮像期間中において、遮光期間において画素回路 21 に蓄積された電荷量に基づく遮光フレーム画像を出力する。一方で、補正部 15 は、その遮光フレームに基づいて、信号フレーム画像に対して、暗電流信号成分が低減されるように補正する。

[0289] このため、このカメラ 200 によると、連続するフレーム画像の撮像期間中に取得された、遮光状態における暗電流信号成分に基づいて、その撮像期間中に撮像されたフレーム画像に含まれる暗電流信号成分を低減するように補正することが可能となる。

[0290] 本開示の一態様に係る撮像方法は、撮像素子 10 と電圧制御部 20 と補正部 15 とを含む撮像装置 1 が行う撮像方法であって、撮像素子 10 は、第 1 所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成し、第 2 所定範囲の電圧が印加された状態において受光しても

内部光電効果による電荷を生成しない光電変換部材 111 と、光電変換部材 111 によって生成された電荷を画素単位で蓄積する複数の画素回路 21 とを含み、撮像素子 10 が、複数の画素回路 21 に蓄積される電荷量に基づくフレーム画像を出力する撮像ステップと電圧制御部 20 が、光電変換部材 111 に印加される電圧を制御する電圧制御ステップと、補正部 15 が、撮像素子 10 から出力された 1 以上のフレーム画像のうちの少なくとも一部に対して、暗電流信号成分を低減するように補正する補正ステップとを含み、前記電圧制御ステップでは、電圧制御部 20 が、所定のフレーム周期のうちの一部の露光期間に、光電変換部材 111 に前記第 1 所定範囲の電圧が印加され、前記フレーム周期のうち、前記露光期間以外の遮光期間に、光電変換部材 111 に前記第 2 所定範囲の電圧が印加されるように前記制御を行い、前記撮像ステップでは、撮像素子 10 が、前記フレーム周期毎に、前記露光期間において前記複数の画素回路 21 に蓄積される電荷量に基づく信号フレーム画像と、前記遮光期間において複数の画素回路 21 に蓄積される電荷量に基づく遮光フレーム画像とを出力し、前記補正ステップでは、補正部 15 が、撮像素子 10 から出力された信号フレーム画像に対して、撮像素子 10 から出力された遮光フレーム画像を用いて、前記補正を行う。

[0291] この撮像方法では、遮光状態における暗電流成分は、遮光期間において画素回路 21 に電荷として蓄積される。そして、撮像素子 10 は、連続する信号フレーム画像の撮像期間中において、遮光期間において画素回路 21 に蓄積された電荷量に基づく遮光フレーム画像を出力する。一方で、補正部 15 は、その遮光フレームに基づいて、信号フレーム画像に対して、暗電流信号成分を低減するように補正する。

[0292] このため、この撮像方法によると、連続するフレーム画像の撮像期間中に取得された、遮光状態における暗電流信号成分に基づいて、その撮像期間中に撮像されたフレーム画像に含まれる暗電流信号成分を低減するように補正することが可能となる。

産業上の利用可能性

[0293] 本開示は、画像を撮像する撮像装置に広く利用可能である。

符号の説明

- [0294] 1、2、3、4、5 撮像装置
- 10 撮像素子
 - 15、915、1415、1815、2215 補正部
 - 20、920、2220 電圧制御部
 - 21 画素回路
 - 30 インターフェース部
 - 110 光電変換素子
 - 111 光電変換部材
 - 112 上部透明電極
 - 113 下部画素電極
 - 120 画素回路アレイ
 - 130 読み出し回路
 - 140 出力回路
 - 150 行走査回路
 - 160 タイミング制御回路
 - 170 電圧印加回路
 - 200、900、1400、1800、2200 カメラ
 - 211 ズームレンズ
 - 212 手振れ補正レンズ
 - 213 フォーカスレンズ
 - 1417 加算画像生成部
 - 1817 加算平均画像生成部

請求の範囲

- [請求項1] 第1所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成し、第2所定範囲の電圧が印加された状態において受光しても内部光電効果による電荷を生成しない光電変換部材と、前記光電変換部材によって生成された電荷を画素単位で蓄積する複数の画素回路とを含み、前記複数の画素回路に蓄積される電荷量に基づくフレーム画像を出力する撮像素子と、
- 前記光電変換部材に印加される電圧を制御する電圧制御部と、
- 前記撮像素子から出力された1以上のフレーム画像のうちの少なくとも一部に対して、暗電流信号成分を低減するように補正する補正部とを備え、
- 前記電圧制御部は、所定のフレーム周期のうちの一部の露光期間に、前記光電変換部材に前記第1所定範囲の電圧が印加され、前記フレーム周期のうち、前記露光期間以外の遮光期間に、前記光電変換部材に前記第2所定範囲の電圧が印加されるように前記制御を行い、
- 前記撮像素子は、前記フレーム周期毎に、前記露光期間において前記複数の画素回路に蓄積される電荷量に基づく信号フレーム画像と、前記遮光期間において前記複数の画素回路に蓄積される電荷量に基づく遮光フレーム画像とを出力し、
- 前記補正部は、前記撮像素子から出力された信号フレーム画像に対して、前記撮像素子から出力された遮光フレーム画像を用いて、前記補正を行う
- 撮像装置。
- [請求項2] 前記撮像素子は、有機薄膜を前記光電変換部材とする有機CMOSイメージセンサである
- 請求項1に記載の撮像装置。
- [請求項3] 前記露光期間と前記遮光期間とが等しく、
- 前記補正部は、補正対象とする信号フレーム画像を構成する各画素

の画素値から、当該画素に対応する、当該信号フレーム画像と同じフレーム周期において前記撮像素子から出力された遮光フレーム画像を構成する画素の画素値を減算することで、前記補正を行う

請求項 1 又は 2 に記載の撮像装置。

[請求項4]

前記補正部は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、当該信号フレーム画像と同じフレーム周期において前記撮像素子から出力された遮光フレーム画像を構成する画素の画素値に対して、前記遮光期間に対する前記露光期間の比率を乗ずることで得られる値を減算することで、前記補正を行う

請求項 1 又は 2 に記載の撮像装置。

[請求項5]

前記露光期間と前記遮光期間とが等しく、

さらに、複数の遮光フレーム画像に対して、各遮光フレーム画像において互いに対応する画素の画素値を加算平均することで加算平均遮光フレーム画像を生成する加算平均画像生成部を備え、

前記補正部は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、前記加算平均画像生成部によって生成された加算平均遮光フレーム画像を構成する画素の画素値を減算することで、前記補正を行う

請求項 1 又は 2 に記載の撮像装置。

[請求項6]

さらに、複数の遮光フレーム画像に対して、各遮光フレーム画像において互いに対応する画素の画素値を加算することで加算遮光フレーム画像を生成する加算画像生成部を備え、

前記補正部は、前記加算画像生成部によって生成された加算遮光フレーム画像に基づいて、前記補正を行う

請求項 1 又は 2 に記載の撮像装置。

[請求項7]

前記露光期間と前記遮光期間との比率は、 n (n は 2 以上の整数) 対 1 であり、

前記加算画像生成部は、前記撮像素子から出力された n 枚の遮光フ

レーム画像を対象として前記加算画像の生成を行い、

前記補正部は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、前記加算画像生成部によって生成された加算画像を構成する画素の画素値を減算することで、前記補正を行う

請求項6に記載の撮像装置。

[請求項8]

前記加算画像生成部は、時系列において連続するn枚の遮光フレーム画像を対象とする加算画像が逐次生成されるように、前記加算画像の生成を行い、

前記補正部は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、当該信号フレーム画像と同じフレーム周期において前記撮像素子から出力された遮光フレーム画像を含む連続するn枚の遮光フレーム画像を対象として前記加算画像生成部によって生成された加算画像を構成する画素の画素値を減算することで、前記補正を行う

請求項6又は7に記載の撮像装置。

[請求項9]

請求項1～8のいずれか1項に記載の撮像装置と、
前記撮像素子に外部の光を集光するレンズとを備える
カメラ。

[請求項10]

撮像素子と電圧制御部と補正部とを含む撮像装置が行う撮像方法であって、

前記撮像素子は、第1所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成し、第2所定範囲の電圧が印加された状態において受光しても内部光電効果による電荷を生成しない光電変換部材と、前記光電変換部材によって生成された電荷を画素単位で蓄積する複数の画素回路とを含み、

前記撮像素子が、前記複数の画素回路に蓄積される電荷量に基づくフレーム画像を出力する撮像ステップと、

前記電圧制御部が、前記光電変換部材に印加される電圧を制御する電圧制御ステップと、

前記補正部が、前記撮像素子から出力された1以上のフレーム画像のうちの少なくとも一部に対して、暗電流信号成分を低減するように補正する補正ステップとを含み、


前記電圧制御ステップでは、前記電圧制御部が、所定のフレーム周期のうちの一部の露光期間に、前記光電変換部材に前記第1所定範囲の電圧が印加され、前記フレーム周期のうち、前記露光期間以外の遮光期間に、前記光電変換部材に前記第2所定範囲の電圧が印加されるように前記制御を行い、

前記撮像ステップでは、前記撮像素子が、前記フレーム周期毎に、前記露光期間において前記複数の画素回路に蓄積される電荷量に基づく信号フレーム画像と、前記遮光期間において前記複数の画素回路に蓄積される電荷量に基づく遮光フレーム画像とを出力し、


前記補正ステップでは、前記補正部が、前記撮像素子から出力された信号フレーム画像に対して、前記撮像素子から出力された遮光フレーム画像を用いて、前記補正を行う

撮像方法。


[図1]




[図2]




[図3A]




[図3B]




[図4]




[図5A]




[図5B]




[図6]




[図7]




[図8]




[図9]




[図10A]




[図10B]




[図11]




[図12]




[図13]




[図14]




[図15]




[図16]




[図17]




[図19]



[図20]




[図21]




[図22]


2200




[図23A]




[図24]




[図25]




[図26]



[図27A]



[図27B]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2017/046599

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl. H04N5/361 (2011.01) i, H04N5/369 (2011.01) i, H04N5/374 (2011.01) i, H04N5/378 (2011.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl. H04N5/361, H04N5/369, H04N5/374, H04N5/378

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan	1922-1996
Published unexamined utility model applications of Japan	1971-2018
Registered utility model specifications of Japan	1996-2018
Published registered utility model applications of Japan	1994-2018

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 4292751 B2 (VICTOR COMPANY OF JAPAN, LTD.) 08 July 2009, paragraph [0018], fig. 1 (Family: none)	1-10
A	JP 2008-42180 A (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.) 21 February 2008, entire text, all drawings & US 2007/0041063 A1	1-10
A	JP 2011-250249 A (PANASONIC CORP.) 08 December 2011, entire text, all drawings (Family: none)	1-10

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:	"I" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier application or patent but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search
02 March 2018 (02.03.2018)

Date of mailing of the international search report
13 March 2018 (13.03.2018)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl. H04N5/361(2011.01)i, H04N5/369(2011.01)i, H04N5/374(2011.01)i, H04N5/378(2011.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl. H04N5/361, H04N5/369, H04N5/374, H04N5/378

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2018年
日本国実用新案登録公報	1996-2018年
日本国登録実用新案公報	1994-2018年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 4292751 B2 (日本ビクター株式会社) 2009.07.08, 段落 [0018], 図1 (ファミリーなし)	1-10
A	JP 2008-42180 A (松下電器産業株式会社) 2008.02.21, 全文, 全図 & US 2007/0041063 A1	1-10
A	JP 2011-250249 A (パナソニック株式会社) 2011.12.08, 全文, 全 図 (ファミリーなし)	1-10

☐ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
 「O」口頭による開示、使用、展示等に言及する文献
 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
 「&」同一パテントファミリー文献

国際調査を完了した日

02.03.2018

国際調査報告の発送日

13.03.2018

国際調査機関の名称及びあて先

日本国特許庁 (ISA/J P)
 郵便番号 100-8915
 東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

鈴木 明

5V

9185

電話番号 03-3581-1101 内線 3571