



(19) 대한민국특허청(KR)

(12) 등록특허공보(B1)

(45) 공고일자 2013년12월31일

(11) 등록번호 10-1346246

(24) 등록일자 2013년12월23일

- (51) 국제특허분류(Int. Cl.)
H01L 21/302 (2006.01) *G02F 1/1368* (2006.01)
H01L 21/336 (2006.01) *G09F 9/00* (2006.01)
- (21) 출원번호 10-2009-7003253
- (22) 출원일자(국제) 2007년08월10일
 심사청구일자 2012년05월24일
- (85) 번역문제출일자 2009년02월17일
- (65) 공개번호 10-2009-0056981
- (43) 공개일자 2009년06월03일
- (86) 국제출원번호 PCT/JP2007/065990
- (87) 국제공개번호 WO 2008/023630
 국제공개일자 2008년02월28일
- (30) 우선권주장
 JP-P-2006-228350 2006년08월24일 일본(JP)

(56) 선행기술조사문현

JP10137953 A*

JP2000252609 A*

JP2005286317 A*

*는 심사관에 의하여 인용된 문헌


전체 청구항 수 : 총 15 항

심사관 : 박귀만

(54) 발명의 명칭 표시장치 제작방법

(57) 요 약

절연 표면 위에 광흡수층을 선택적으로 형성하고, 절연 표면 및 광흡수층 위에 절연층을 형성하고, 절연 표면, 광흡수층 및 절연층에 레이저광을 조사하여, 절연층의 레이저광 조사 영역에서 광흡수층 위의 절연층만을 선택적으로 제거함으로써, 광흡수층에 이르는 개구를 절연층에 형성하고, 광흡수층과 접하도록 개구 내에 도전막을 형성한다. 노출된 광흡수층과 접하도록 개구 내에 도전막을 형성함으로써, 도전막이 절연층을 사이에 두고 광흡수층에 전기적으로 접속될 수 있다.

대 표 도 - 도1

특허청구의 범위

청구항 1

표시장치를 제작하는 방법으로서,

절연 표면 위에 선택적으로 광흡수층을 형성하는 단계;

상기 절연 표면 및 상기 광흡수층 위에 절연층을 형성하는 단계;

상기 절연 표면, 상기 광흡수층 및 상기 절연층을 포함하는 영역에 레이저광을 조사하여, 상기 광흡수층 위의 상기 절연층을 선택적으로 제거함으로써, 상기 광흡수층에 이르는 개구를 상기 절연층에 형성하는 단계; 및

상기 광흡수층과 접촉하도록 상기 개구 내에 도전막을 형성하는 단계를 포함하고,

상기 레이저광이 조사된 상기 영역은 상기 광흡수층의 적어도 하나의 단부를 넘어 연장하는, 표시장치 제작방법.

청구항 2

표시장치를 제작하는 방법으로서,

절연 표면 위에 선택적으로 도전층을 형성하는 단계;

상기 도전층 위에 광흡수층을 형성하는 단계;

상기 절연 표면 및 상기 광흡수층 위에 절연층을 형성하는 단계;

상기 광흡수층 및 상기 절연층을 포함하는 영역에 레이저광을 조사하여, 상기 광흡수층 위의 상기 절연층을 선택적으로 제거함으로써, 상기 광흡수층에 이르는 개구를 상기 절연층에 형성하는 단계; 및

상기 광흡수층과 접촉하도록 상기 개구 내에 도전막을 형성하는 단계를 포함하고,

상기 레이저광이 조사된 상기 영역은 상기 광흡수층의 적어도 하나의 단부를 넘어 연장하는, 표시장치 제작방법.

청구항 3

표시장치를 제작하는 방법으로서,

절연 표면 위에 선택적으로 도전층을 형성하는 단계;

상기 도전층 위에 광흡수층을 형성하는 단계;

상기 절연 표면 및 상기 광흡수층 위에 절연층을 형성하는 단계;

상기 광흡수층 및 상기 절연층을 포함하는 영역에 레이저광을 조사하여, 레이저광 조사 영역의 상기 광흡수층, 및 상기 광흡수층 위의 상기 절연층을 선택적으로 제거함으로써, 상기 광흡수층 및 상기 도전층에 이르는 개구를 상기 절연층에 형성하는 단계; 및

상기 광흡수층 및 상기 도전층과 접촉하도록 상기 개구 내에 도전막을 형성하는 단계를 포함하고,

상기 레이저광이 조사된 상기 영역은 상기 광흡수층의 적어도 하나의 단부를 넘어 연장하는, 표시장치 제작방법.

청구항 4

삭제

청구항 5

제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 광흡수층은 도전성 재료로 형성되는, 표시장치 제작방법.

청구항 6

제 5 항에 있어서,

상기 광흡수층은 크롬, 탄탈, 은, 몰리브덴, 니켈, 티탄, 코발트, 구리, 알루미늄, 및 그들의 조합물로 이루어진 군에서 선택되는 재료를 포함하는, 표시장치 제작방법.

청구항 7

제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 광흡수층은 반도체 재료로 형성되는, 표시장치 제작방법.

청구항 8

제 7 항에 있어서,

상기 광흡수층은 규소로 형성되는, 표시장치 제작방법.

청구항 9

제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 개구는 상기 절연층을 투과하는 파장의 상기 레이저광에 의해 형성되는, 표시장치 제작방법.

청구항 10

제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 도전막은 인듐 주석 산화물, 산화규소와 산화아연을 포함하는 인듐 주석 산화물로 이루어진 군에서 선택된 적어도 하나의 재료를 가지는, 표시장치 제작방법.

청구항 11

제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 개구의 측면의 일부는 상기 광흡수층의 적어도 한 측면과 일치하는, 표시장치 제작방법.

청구항 12

제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 개구의 형상은 레이저광으로 조사된 영역과 상기 광흡수층의 양 형상을 반영한, 표시장치 제작방법.

청구항 13

제 1 항 또는 제 3 항에 있어서,

상기 광흡수층은 게이트 전극층인, 표시장치 제작방법.

청구항 14

제 1 항 또는 제 3 항에 있어서,

상기 광흡수층은 소스 전극층 또는 드레인 전극층인, 표시장치 제작방법.

청구항 15

제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 표시장치는 발광 표시 장치인, 표시장치 제작방법.

청구항 16

제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 표시장치는 액정 표시장치인, 표시장치 제작방법.

명세서

기술분야

[0001]

본 발명은 박막의 적층 구조를 가지는 표시장치를 제조하는 방법에 관한 것이고, 상세하게는, 표시장치를 제조하는 공정에서 박막에 개구를 형성하는 공정에 관한 것이다.

배경기술

[0002]

박막트랜지스터(이하, "TFT"라고도 기재함) 및 박막트랜지스터를 사용한 전자 회로는, 반도체막, 절연막 및 도전막 등의 각종 박막을 기판 위에 적층하고, 적절히 포토리소그래피 기술에 의해 소정의 패턴을 형성하여 제조되고 있다. 포토리소그래피 기술이란, 포토마스크라고 불리는 투명한 평판 위에 광을 통과하지 않는 재료로 형성한 회로 등의 패턴을 광을 이용하여 기판 위에 프린트하는 기술로서, 반도체 집적회로 등의 제조 공정에서 널리 사용되고 있다.

[0003]

포토리소그래피 기술을 사용한 종래의 제조공정에서는, 포토레지스트라고 불리는 감광성의 유기 수지 재료로 형성된 마스크 패턴의 처리에만, 노광, 현상, 소성(baking), 및 박리를 포함하는 복수의 단계가 필요하게 된다. 따라서, 포토리소그래피 공정의 횟수가 증가할 수록, 제조 비용은 필연적으로 올라가게 된다. 이와 같은 문제점을 해결하기 위해, 포토리소그래피 공정의 횟수를 삭감하여 TFT를 제조하는 것이 시도되었다(문헌 1: 일본국 공개특허공고 2000-133636호 공보). 문헌 1에서는, 포토리소그래피 공정에 의해 형성된 레지스트 마스크를 1회 사용한 후, 팽윤시켜 그의 체적을 팽창시키고, 다른 형상의 레지스트 마스크로서 재차 사용하고 있다.

발명의 상세한 설명

[0004]

본 발명은, 제조 공정에 있어서의 포토리소그래피 공정의 횟수를 삭감하여 제조 공정을 간략화하고, 한 번의 길이가 1미터를 넘는 대면적의 기판 위에라도 낮은 비용으로 수율 좋게, TFT, 또는 TFT를 포함하는 전자 회로 또는 표시장치를 제조할 수 있는 기술을 제공하는 것을 목적으로 한다.

[0005]

본 발명에서는, 절연층을 사이에 두고 적층된 박막(도전층 또는 반도체층)들을 전기적으로 서로 접속하는 경우, 절연층에 개구(소위 콘택트 홀)를 형성한다. 이 경우, 절연층 위에 마스크층을 형성하지 않고, 레이저광 조사에 의해 선택적으로 개구를 형성한다. 조사하는 광을 흡수하는 기능을 가지는 광흡수층을 형성하고, 광흡수층 위에 절연층을 적층한 후, 광흡수층 및 절연층의 적층에서 개구를 형성하는 영역에 절연층측으로부터 레이저광을 조사한다. 레이저광은 절연층을 투과하지만, 광흡수층에서 흡수된다. 광흡수층은 흡수된 레이저광의 에너지에 의해 가열되고, 위에 적층되어 있던 절연층을 파괴한다. 따라서, 절연층에 개구가 형성되어, 절연층 아래의 광흡수층이 개구의 바닥면에서 노출된다. 광흡수층은 레이저광의 조사 에너지에 따라서는 증발하는 경우도 있다. 레이저광 조사에 의한 개구 형성 후, 개구를 가지는 절연층을 마스크로 하여 개구의 바닥면에서 노출된 광흡수층(또는, 광흡수층 아래에 적층된 박막)을 에칭에 의해 제거하여도 좋다.

[0006]

본 발명에서는, 광흡수층의 광흡수에 의해 상층의 절연층에 개구를 형성하므로, 개구는 레이저광이 조사되는 영역에서만, 절연층에서 광흡수층과 중첩하도록(접하도록) 형성된다. 절연층에 형성되는 개구의 영역(형상)은, 레이저광 조사 영역의 형상뿐만 아니라, 아래에 형성된 광흡수층의 형상을 반영한다. 즉, 광흡수층 형성 영역이 레이저광 조사 영역과 중첩되는 영역이 개구 영역을 형성할 수 있기 때문에, 광흡수층의 형상 및 레이저광 조사 영역(조사 스폿(spot))을 제어함으로써, 다양한 형상의 개구를 형성할 수 있다. 예를 들어, 직경이 큰 레이저 빔 스폿을 사용하는 경우에도, 광흡수층을 선택적으로 형성함으로써, 직경이 보다 작은 미소(微小)한 개구를 형성할 수 있다. 또한, 같은 형상의 빔 스폿을 사용하는 경우에도, 광흡수층에 있어서의 레이저광 조사 영역을 변경함으로써, 형상이 다른 복수의 개구를 형성할 수 있다. 따라서, 다양한 개구 형상을 선택할 수 있기 때문에, 표시장치나 반도체 장치에 포함되는 배선 등의 구성의 설계 자유도가 향상된다.

[0007]

광흡수층이 도전성 재료를 사용한 도전층이나, 반도체 재료를 사용한 반도체층 등으로 형성되는 경우, 노출된 광흡수층과 접하도록 개구 내에 도전막을 형성함으로써, 광흡수층과 도전막은 절연층을 사이에 두고 서로 전기적으로 접속될 수 있다. 즉, 본 발명에서는, 도전층 또는 반도체층으로서 기능하는 광흡수층 위에 형성된 절연층에의 개구 형성이 광흡수층에의 레이저광 조사에 의해 행해지므로, 레이저 애블레이션(laser ablation)에 의해 광흡수층의 레이저 조사 영역 위의 절연층에 개구가 형성된다.

- [0008] 레이저광에 의해 선택적으로 개구를 형성할 수 있으므로, 마스크층을 형성할 필요가 없어, 공정수 및 재료를 삭감할 수 있다. 또한, 레이저광은 매우 작은 스트로크으로 접광될 수 있으므로, 절연층을 높은 정밀도로 소정의 형상으로 가공할 수 있고, 또한, 가열이 단시간에 순간적으로 행해지므로, 가공 영역 이외의 영역은 거의 가열되지 않게 된다는 이점(利點)이 있다.
- [0009] 또한, 박막을 소망의 패턴으로 가공할 때 사용하는 도전층, 반도체층 등이 포토리소그래피 공정을 사용하지 않고 소망의 형상을 가지도록 선택적으로 형성된다. 도전막이나 반도체막 등의 광흡수막은 투광성의 전치(轉置)기판 위에 형성되고, 전치 기판측으로부터 레이저광을 조사함으로써, 레이저광 조사 영역에 대응하는 광흡수막을 피전치 기판으로 전치하여, 광흡수층인 도전층이나 반도체층을 소망의 형상(패턴)으로 형성한다. 본 명세서에서, 첫번째 단계에서 광흡수막인 도전막이나 반도체막이 형성되고 레이저광이 조사되는 기판을 전치 기판이라 부르고, 최종적으로 광흡수층인 도전층이나 반도체층이 선택적으로 형성되는 기판을 피전치 기판이라 부른다. 광흡수층인 도전층이나 반도체층이 포토리소그래피 공정을 사용하지 않고 소망의 형상을 가지도록 선택적으로 형성될 수 있기 때문에, 제조공정의 간략화, 저비용화 등을 달성할 수 있다.
- [0010] 본 발명의 표시장치 제작방법의 일 양태에 따르면, 절연 표면에 광흡수층을 선택적으로 형성하고, 절연 표면 및 광흡수층 위에 절연층을 형성하고, 절연 표면, 광흡수층 및 절연층에 레이저광을 조사하여, 절연층의 레이저광 조사 영역에서 광흡수층 위의 절연층만을 선택적으로 제거함으로써, 광흡수층에 이르는 개구를 절연층에 형성하고, 개구 내에 광흡수층과 접하도록 도전막을 형성한다.
- [0011] 본 발명의 표시장치 제작방법의 일 양태에 따르면, 절연 표면에 도전층을 선택적으로 형성하고, 도전층 위에 광흡수층을 형성하고, 절연 표면 및 광흡수층 위에 절연층을 형성하고, 절연 표면, 광흡수층 및 절연층에 레이저광을 조사하여, 절연층의 레이저광 조사 영역에서 광흡수층 위의 절연층만을 선택적으로 제거함으로써, 광흡수층에 이르는 개구를 절연층에 형성하고, 개구 내에 광흡수층과 접하도록 도전막을 형성한다.
- [0012] 본 발명의 표시장치 제작방법의 일 양태에 따르면, 절연 표면에 도전층을 선택적으로 형성하고, 도전층 위에 광흡수층을 형성하고, 절연 표면 및 광흡수층 위에 절연층을 형성하고, 절연 표면, 광흡수층 및 절연층에 레이저광을 조사하여, 레이저광 조사 영역의 광흡수층, 및 절연층의 레이저광 조사 영역에서의 광흡수층 위의 절연층만을 선택적으로 제거함으로써, 광흡수층 및 도전층에 이르는 개구를 절연층에 형성하고, 개구 내에 광흡수층 및 도전층과 접하도록 도전막을 형성한다.
- [0013] 본 발명의 표시장치 제작방법의 일 양태에 따르면, 절연 표면에 복수의 광흡수층을 형성하고, 절연 표면 및 복수의 광흡수층 위에 절연층을 형성하고, 절연 표면, 복수의 광흡수층 및 절연층에 레이저광을 조사하여, 절연층의 레이저광 조사 영역에서의 복수의 광흡수층 위의 절연층만을 선택적으로 제거함으로써, 절연층에 복수의 개구를 형성하고, 복수의 개구 각각에 복수의 광흡수층 각각과 접하도록 도전막을 형성한다.
- [0014] 상기한 바와 같이 형성되는 광흡수층은 조사되는 레이저광을 흡수할 필요가 있고, 도전성 재료를 사용하는 경우에는 도전층일 수 있고, 반도체 재료를 사용하는 경우에는 반도체층일 수 있다. 광흡수층은 표시장치에 포함되는 어떠한 도전층 또는 반도체층으로도 사용될 수 있다. 예를 들어, 도전층으로서는, 배선층, 게이트 전극층, 소스 전극층, 드레인 전극층, 및 화소 전극층 등에 사용될 수 있다.
- [0015] 상기 구성에서, 광흡수층으로서 도전성 재료를 사용할 수 있다. 예를 들어, 크롬, 탄탈, 은, 몰리브덴, 니켈, 티탄, 코발트, 구리, 알루미늄 중 1종 또는 복수종을 사용할 수 있다. 또한, 인듐 주석 산화물(ITO), 산화규소를 함유하는 인듐 주석 산화물(ITSO), 산화아연(ZnO), 산화규소를 함유하는 산화인듐 주석, 산화아연에 갈륨(Ga)을 도핑한 도전성 재료, 인듐 아연 산화물(IZO)을 사용하여도 좋다.
- [0016] 또한, 광흡수층으로서 반도체 재료를 사용할 수도 있다. 예를 들어, 규소, 게르마늄, 규소 게르마늄, 갈륨 비소, 산화몰리브덴, 산화주석, 산화비스무트, 산화바나듐, 산화니켈, 비소화갈륨, 질화갈륨, 산화인듐, 인화인듐, 질화인듐, 황화카드뮴, 텔루르화카드뮴, 티탄산스트론튬 등의 무기 반도체 재료를 사용할 수 있다. 또한, 광흡수층에 수소나 불활성 기체(예를 들어, 헬륨(He), 아르곤(Ar), 크립톤(Kr), 네온(Ne), 또는 크세논(Xe))을 첨가하여도 좋다. 개구를 형성하는 절연층은 레이저광을 투과하는 재료, 예를 들어, 투광성의 무기 절연 재료 또는 유기 수지로 형성될 수 있다. 또한, 절연층을 투과하는 파장의 레이저광을 사용하여 절연층에 개구를 형성하면 좋다.
- [0017] 본 발명은 표시 기능을 가지는 장치인 표시장치에도 적용될 수 있고, 본 발명을 사용하는 표시장치에는, 일렉트로루미네스نس(이하 "EL"이라고도 한다)라고 불리는 발광을 발현하는 유기물, 무기물, 또는 유기물과 무기물의 혼합물을 함유하는 층을 전극들 사이에 포함하는 발광 소자가 TFT에 접속된 발광 표시장치, 액정 재료를 가지는

액정 소자를 표시 소자로서 사용하는 액정 표시장치 등이 있다. 본 발명에서, 표시장치란, 표시 소자(예를 들어, 액정 소자 또는 발광 소자)를 가지는 장치를 말한다. 또한, 표시장치는, 액정 소자나 EL 소자 등의 표시 소자를 포함하는 복수의 화소와 그들 화소를 구동하는 주변 구동회로가 기판 위에 형성된 표시 패널의 본체이어도 좋다. 또한, 표시장치는, 기요성 인쇄회로(FPC: Flexible Printed Circuit)나 프린트 배선 기반(PWB)이 부착된 것(예를 들어, IC, 저항소자, 용량소자, 인덕터 또는 트랜지스터)을 포함하여도 좋다. 또한, 표시장치는, 편광판이나 위상차판 등의 광학 시트(sheet)를 포함하고 있어도 좋다. 또한, 백라이트(도광판, 프리즘 시트, 확산 시트, 반사 시트, 광원(LED, 냉음극관 등) 등)을 포함하고 있어도 좋다.

[0018] 또한, 표시소자나 표시장치는 다양한 형태를 사용하거나, 다양한 소자를 가질 수 있다. 예를 들어, EL 소자(예를 들어, 유기 EL 소자, 무기 EL 소자 또는 유기물 및 무기물을 함유하는 EL 소자), 전자 방출 소자, 액정소자, 전자 잉크, 그레이팅 라이트 밸브(GLV: grating light valve), 플라즈마 디스플레이 패널(PDP), 디지털 마이크로미러 디바이스(DMD: digital micromirror device), 압전 세라믹 디스플레이, 카본 나노튜브 등, 전기 자기적 작용에 의해 콘트라스트가 변화하는 표시 매체를 사용할 수 있다. 또한, EL 소자를 사용한 표시장치로서는 EL 디스플레이가 있고, 전자 방출 소자를 사용한 표시장치로서는 필드 에미션 디스플레이(FED), 평면형 전자 방출 디스플레이(SED: Surface-conduction Electron-emitter Display) 등이 있고, 액정소자를 사용한 표시장치로서는 액정 디스플레이, 투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이가 있고, 전자 잉크를 사용한 표시장치로서는 전자 페이퍼가 있다.

[0019] 또한, 본 발명을 사용함으로써, 반도체 소자(예를 들어, 트랜지스터, 메모리 소자 또는 다이오드)를 포함하는 회로를 가지는 장치나, 프로세서 회로를 가지는 칩 등의 반도체 장치를 제작할 수 있다. 또한, 본 발명에서, 반도체 장치란, 반도체 특성을 사용함으로써 기능할 수 있는 장치를 가리킨다.

[0020] 본 발명에 의해, 표시장치 등에 포함되는 배선 등의 구성요소들, 및 절연층을 사이에 두고 그것들을 전기적으로 접속하기 위한 콘택트 홀을 복잡한 포토리소그래피 공정을 경감하여 형성할 수 있다. 따라서, 간략화된 공정으로 표시장치를 제작할 수 있으므로, 재료의 손실이 적고, 비용도 절감할 수 있다. 고성능, 고신뢰성의 표시장치를 수율 좋게 제작할 수 있다.

실시예

[0054] 본 발명을 첨부 도면을 참조하여 실시형태에 의해 상세히 설명하지만, 다양한 변경 및 개조가 당업자에게 자명 할 것임을 이해하여야 한다. 따라서, 그러한 변경 및 개조는 본 발명의 취지 및 범위로부터 벗어나지 않는 한 본 발명에 포함되는 것으로 해석되어야 한다. 또한, 이하에 설명하는 본 발명의 구성에서, 동일 부분 또는 동일한 기능을 가지는 부분에는 전체 도면에서 동일한 부호를 공통으로 사용하고, 그의 반복 설명은 생략한다.

[0055] [실시형태 1]

[0056] 본 실시형태에서는, 신뢰성이 높고 보다 간략화한 공정으로 저비용으로 표시장치를 제작하는 것을 목적으로 한 콘택트 홀 형성 방법에 대하여 도 1(A1) 및 도 1(A2), 도 1(B1) 및 도 1(B2), 도 1(C1) 및 도 1(C2), 도 1(D1) 및 도 1(D2)를 참조하여 설명한다.

[0057] 절연층을 사이에 두고 적층된 박막(도전층 또는 반도체층)들을 전기적으로 서로 접속하는 경우, 절연층에 개구(소위 콘택트 홀)를 형성한다. 이 경우, 절연층 위에 마스크층을 형성하지 않고, 레이저광 조사에 의해 선택적으로 개구를 형성한다. 조사하는 광을 흡수하는 기능을 가지는 광흡수층을 형성하고, 광흡수층 위에 절연층을 적층한 후, 광흡수층 및 절연층의 적층에서 개구를 형성할 영역에 절연층측으로부터 레이저광을 조사한다. 레이저광은 절연층을 투과하지만, 광흡수층에 흡수된다. 광흡수층은 흡수한 레이저광의 에너지에 의해 가열되고, 그 위에 적층된 절연층을 파괴한다. 따라서, 절연층에 개구가 형성되어, 절연층 아래의 광흡수층이 개구의 바닥면에서 노출된다. 광흡수층은 레이저광의 조사 에너지에 따라서는 증발하는 경우도 있다. 레이저광 조사에 의한 개구 형성 후, 개구를 가지는 절연층을 마스크로 하여, 개구의 바닥면에서 노출된 광흡수층(또는, 광흡수층 아래에 적층된 박막)을 에칭에 의해 제거하여도 좋다.

[0058] 본 발명을 사용한 본 실시형태에서는, 광흡수층의 광흡수에 의해 상층의 절연층에 개구를 형성하므로, 개구는 레이저광이 조사되는 영역에만, 절연층에서 광흡수층과 중첩하도록(겹하도록) 형성된다. 절연층에 형성되는 개구의 영역(형상)은 레이저광 조사 영역의 형상뿐만 아니라, 아래에 형성된 광흡수층의 형상을 반영한다. 즉, 광흡수층 형성 영역이 레이저광 조사 영역과 겹치는 영역이 개구 영역을 형성할 수 있기 때문에, 광흡수층의 형상 및 레이저광 조사 영역(조사 스폭)을 제어함으로써, 다양한 형상의 개구를 형성할 수 있다.

- [0059] 광흡수층이 도전성 재료를 사용한 도전층이나, 반도체 재료를 사용한 반도체층 등으로 형성되는 경우, 노출된 광흡수층과 접하도록 개구 내에 도전막을 형성함으로써, 광흡수층과 도전막이 절연층을 사이에 두고 서로 전기적으로 접속될 수 있다. 즉, 본 발명에서는, 도전층 또는 반도체층으로서 기능하는 광흡수층 위에 형성된 절연층에의 개구 형성이, 선택적으로 형성된 광흡수층에의 레이저광 조사에 의해 행해지므로, 레이저 애블레이션에 의해 광흡수층의 레이저 조사 영역 위의 절연층에 개구가 형성된다.
- [0060] 레이저광 및 광흡수층에 의해 개구를 선택적으로 형성할 수 있으므로, 마스크층을 형성할 필요가 없어, 공정수 및 재료를 삭감할 수 있다. 또한, 레이저광은 매우 작은 스포트으로 집광될 수 있으므로, 절연층을 높은 정밀도로 소정의 형상으로 가공할 수 있고, 또한, 가열이 단시간에 순간적으로 행해지므로, 가공 영역 이외의 영역은 거의 가열되지 않는다는 이점이 있다.
- [0061] 도 1(A2), 도 1(B2), 도 1(C2), 도 1(D2)는 도전층의 상면도이고, 도 1(A1), 도 1(B1), 도 1(C1), 도 1(D1)은 각각 도 1(A2), 도 1(B2), 도 1(C2), 도 1(D2)의 Y-Z선을 따라 취한 단면도이다.
- [0062] 도 1(A1) 및 도 1(A2), 도 1(B1) 및 도 1(B2), 도 1(C1) 및 도 1(C2), 도 1(D1) 및 도 1(D2)를 참조하여 구체적으로 설명한다. 본 실시형태에서는, 도 1(A1) 및 도 1(A2), 도 1(B1) 및 도 1(B2), 도 1(C1) 및 도 1(C2), 도 1(D1) 및 도 1(D2)에 나타내는 바와 같이, 기판(700) 위에 광흡수층(701) 및 절연층(702)이 형성되어 있다. 본 실시형태에서는, 광흡수층(701)으로서 도전성 재료를 사용하여, 도전층으로서 기능할 수 있는 것으로 한다. 본 실시형태에서는, 광흡수층(701)으로서 크롬을 사용한다. 도 1(A2)에 나타내는 바와 같이, 광흡수층(701)은 기판(700)의 전면(全面)을 덮지 않도록 기판(700) 위에 선택적으로 형성되어 있다.
- [0063] 도 1(B1)에 나타내는 바와 같이, 절연층(702)측으로부터 레이저광(703)을 절연층(702), 광흡수층(701) 및 기판(700)에 선택적으로 조사한다. 도 1(B2)에 나타내는 바와 같이, 레이저광(703)이 광흡수층(701)의 일부와 기판(700)의 일부에 조사되어 조사 영역(704)을 형성한다. 조사된 에너지에 의해, 광흡수층(701)의 조사 영역 위의 절연층(702)만이 선택적으로 제거되어, 개구(705)가 형성될 수 있다(도 1(C1) 및 도 1(C2) 참조). 도 1(C1)에서는, 절연층(702)이 절연층(706a)과 절연층(706b)으로 분리되어 있다. 광흡수층(701)이 노출된 개구(705)내에 도전막(707)을 형성하여, 광흡수층(701)과 도전막(707)을 전기적으로 접속한다(도 1(D1) 및 도 1(D2) 참조).
- [0064] 본 실시형태에서는, 광흡수층(701)의 광흡수에 의해 상층의 절연층(702)에 개구(705)를 형성하므로, 개구(705)는 레이저광(703)이 조사되는 영역인 레이저광 조사 영역(704)에서만 절연층(702)에서 광흡수층(701)과 중첩하도록(접하도록) 형성된다. 따라서, 도 1(C2)에 나타내는 바와 같이, 개구(705)는 광흡수층(701)이 레이저광 조사 영역(704)과 중첩되는 영역 위의 절연층(702)에 형성된다. 절연층에 형성되는 개구의 영역(형상)은 레이저광 조사 영역(704)의 형상뿐만 아니라, 아래에 형성된 광흡수층의 형상을 반영한다.
- [0065] 즉, 광흡수층 형성 영역이 레이저광 조사 영역과 중첩되는 영역이 개구 영역을 형성할 수 있기 때문에, 광흡수층의 형상과 레이저광 조사 영역(조사 스포트)을 제어함으로써, 다양한 형상의 개구를 형성할 수 있다. 예를 들어, 직경이 큰 레이저 빔 스포트을 사용하는 경우에도, 광흡수층을 선택적으로 형성함으로써, 직경이 보다 작은 미소한 개구를 형성할 수 있다. 또한, 같은 형상의 빔 스포트을 사용하는 경우에도, 광흡수층에서의 조사 영역을 변경함으로써, 형상이 다른 복수의 개구를 형성할 수 있다. 따라서, 다양한 개구 형상을 선택할 수 있기 때문에, 표시장치나 반도체 장치에 포함되는 배선 등의 구성의 설계 자유도가 향상된다.
- [0066] 레이저광 조사는 직접 묘화(描畫)법에 의해 선택적으로 행하여도 좋고, 또는 포토마스크나 위상 시프트 마스크 등의 마스크에 의해 선택적으로 행하여도 좋다. 마스크의 대표예로서는, 차광층, 반사층, 마이크로렌즈(microlens), 위상 시프트 마스크 등이 있다.
- [0067] 포토마스크를 사용하여 레이저광 조사를 선택적으로 행하는 예를 도 14(A)~도 14(C)에 나타낸다. 도 14(A)에 나타내는 바와 같이, 기판(150) 위에 도전층(152)을 형성하고, 도전층(152) 위에 광흡수층(151)을 형성하고, 도전층(152) 및 광흡수층(151) 위에 절연층(156)을 형성한다. 도 14(B)에 나타내는 바와 같이, 기판(161) 위에 선택적으로 형성된 금속막(162a, 162b)을 가지는 포토마스크에 의해, 레이저광이 부분적으로 차광되고, 포토마스크를 투과한 레이저광(160)이 절연층(156), 광흡수층(151), 및 도전층(152)에 선택적으로 조사된다. 레이저광(160)의 조사에 의해, 광흡수층(151) 위의 절연층에 개구(155)가 형성되어, 절연층(156)이 절연층(157a)과 절연층(157b)으로 분단된다. 그 다음, 도 14(C)에 나타내는 바와 같이, 개구(155)에서 노출된 광흡수층(151)과 접하도록 도전막(154)을 형성하여, 도전막(154)을 도전층(152) 및 광흡수층(151)에 전기적으로 접속한다.
- [0068] 레이저광(레이저 빔이라고도 한다)을 처리 영역에 조사하기 위한 레이저 빔 묘화 장치에 대하여 도 30을 참조하여 설명한다. 본 실시형태에서는, 레이저 빔을 처리 영역에 직접 조사하기 때문에, 레이저 빔 직접 묘화 장치

를 사용한다. 도 30에 나타내는 바와 같이, 레이저 빔 직접 묘화 장치(1001)는, 레이저 빔을 조사할 때의 각종 제어를 실행하는 퍼스널 컴퓨터(이하, PC라고 한다)(1002)와, 레이저 빔을 출력하는 레이저 발진기(1003)와, 레이저 발진기(1003)의 전원(1004)과, 레이저 빔을 감쇠시키기 위한 광학계(ND 필터)(1005)와, 레이저 빔의 강도를 변조하기 위한 음향 광학 변조기(AOM)(1006)와, 레이저 빔의 단면을 확대 또는 축소하기 위한 렌즈, 광로를 변경하기 위한 미러 등으로 구성되는 광학계(1007)와, X 스테이지 및 Y 스테이지를 가지는 기판 이동 기구(1009)와, PC로부터 출력되는 제어 데이터를 디지털-아날로그 변환하는 D/A 변환기(1010)와, D/A 변환기로부터 출력되는 아날로그 전압에 따라 음향 광학 변조기(1006)를 제어하는 드라이버(1011)와, 기판 이동 기구(1009)를 구동하기 위한 구동 신호를 출력하는 드라이버(1012)를 포함하고 있다.

[0069] 레이저 발진기(1003)로서는, 자외광, 가시광, 또는 적외광을 발진하는 것이 가능한 레이저 발진기를 사용할 수 있다. 레이저 발진기로서는, KrF, ArF, XeCl, Xe 등의 엑시머 레이저 발진기, He, He-Cd, Ar, He-Ne, HF 등의 기체 레이저 발진기, YAG, GdVO₄, YVO₄, YLF, YA1O₃ 등의 결정에 Cr, Nd, Er, Ho, Ce, Co, Ti, 또는 Tm을 도핑한 결정을 사용한 고체 레이저 발진기, 또는 GaN, GaAs, GaAlAs, InGaAsP 등의 반도체 레이저 발진기를 사용할 수 있다. 또한, 고체 레이저 발진기의 경우에는, 제1 고조파 내지 제5 고조파 중 어느 하나를 사용하는 것이 바람직하다. 레이저 발진기로부터 사출되는 레이저광의 형상이나 광로를 조정하기 위해, 셔터, 미러 또는 하프 미러(half mirror) 등의 반사체, 실린드리컬(cylindrical) 렌즈, 볼록 렌즈 등을 포함하는 광학계가 설치되어도 좋다.

[0070] 또한, 펄스 발진 레이저광의 발진 주파수는, 통상 사용되는 수십 Hz 내지 수백 Hz의 발진 주파수보다 현저히 높은 0.5 MHz 이상으로 하여, 레이저 결정화를 행하여도 좋다. 피코초대 또는 펨토초(10^{-15} 초)대의 펄스 폭을 가지는 펄스 레이저를 사용하여도 좋다.

[0071] 또한, 희가스나 질소 등의 불활성 가스 분위기 중에서 레이저광을 조사하도록 하여도 좋고, 감압하에서 레이저 광 조사를 행하여도 좋다.

[0072] 다음에, 레이저 빔 직접 묘화 장치를 사용한 막의 개질 처리에 대하여 설명한다. 기판(1008)이 기판 이동 기구(1009)에 장착되면, PC(1002)는 카메라(도시되지 않음)에 의해, 기판에 붙어있는 마커(marker)의 위치를 검출한다. 그 다음, PC(1002)는 검출한 마커의 위치 데이터와 미리 입력되어 있는 묘화 패턴 데이터에 의거하여, 기판 이동 기구(1009)를 이동시키기 위한 이동 데이터를 생성한다. 그 후, PC(1002)에서 드라이버(1011)를 통하여 음향 광학 변조기(1006)의 출력광량을 제어함으로써, 레이저 발진기(1003)로부터 출력된 레이저 빔은 광학계(1005)에 의해 감쇠된 다음, 음향 광학 변조기(1006)에 의해 소정의 광량이 되도록 조정된다. 한편, 음향 광학 변조기(1006)로부터 출력된 레이저 빔은 광학계(1007)에서 그의 광로 및 빔 형상을 변경한 후, 렌즈에 의해 집광되고, 기판 위에 형성된 하지막에 이 빔을 조사하여, 막을 개질 처리한다. 이때, PC(1002)가 생성한 이동 데이터에 따라, 기판 이동 기구(1009)가 X 방향 및 Y 방향으로 이동 제어된다. 그 결과, 소정의 장소에 레이저 빔이 조사되어, 막의 개질 처리가 행해진다.

[0073] 레이저 빔의 파장이 짧을 수록, 레이저 빔 직경을 짧게 집광하는 것이 가능하기 때문에, 미세한 폭의 영역을 처리하기 위해서는, 단파장의 레이저 빔을 사용하는 것이 바람직하다.

[0074] 또한, 막 표면에서의 레이저 빔의 스폿 형상은, 점 형상, 원형, 타원형, 직사각형, 또는 선 형상(엄밀하게는 가능하고 긴 장방 형상)이 되도록 광학계에 의해 가공되어 있다.

[0075] 또한, 도 30은 기판의 표면에 레이저광을 조사하여 노광하는 장치의 예를 나타냈지만, 광학계와 기판 이동 기구를 적절히 변경하여, 기판의 뒷면에 레이저광을 조사하여 노광하는 레이저 빔 묘화 장치로 하여도 좋다.

[0076] 또한, 여기서는, 기판을 이동시키면서 기판에 선택적으로 레이저 빔을 조사하고 있지만, 본 발명이 이것에 한정되는 것은 아니다. 레이저 빔을 X축 및 Y축 방향으로 주사하면서 레이저 빔을 조사할 수도 있다. 이 경우, 광학계(1007)에 폴리곤 미러 또는 갈바노 미러(galvanometer mirror)를 사용하는 것이 바람직하다.

[0077] 광흡수층은, 증착법, 스팍팅법, PVD(Physical Vapor Deposition)법, 감압 CVD(LPCVD)법 또는 플라즈마 CVD법 등의 CVD(Chemical Vapor Deposition)법 등에 의해 형성할 수 있다. 또한, 구성물을 소망의 패턴으로 프린트 또는 묘사할 수 있는 방법, 예를 들어, 각종 인쇄법(스크린(공판) 인쇄, 오프셋(평판) 인쇄, 철판(凸版) 인쇄, 그라비아(요판(凹版)) 인쇄 등, 구성물을 소망의 패턴으로 형성하는 방법), 디스펜서법, 선택적 도포법 등도 사용할 수 있다.

[0078] 광흡수층으로서, 크롬, 몰리브덴, 니켈, 티탄, 코발트, 구리, 텉스텐, 및 알루미늄 중 1종 또는 복수종을 사용

할 수 있다. 또한, 인듐 주석 산화물(ITO), 산화규소를 함유하는 인듐 주석 산화물(ITSO), 산화아연(ZnO), 산화규소를 함유하는 산화인듐 주석, 산화아연에 갈륨(Ga)을 도핑한 도전성 재료, 또는 인듐 아연 산화물(IZO)을 사용하여도 좋다. 또한, 광흡수층으로서 반도체 재료를 사용할 수도 있고, 예를 들어, 규소, 게르마늄, 규소 게르마늄, 갈륨 비소, 산화몰리브덴, 산화주석, 산화비스무트, 산화바나듐, 산화니켈, 산화아연, 비소화갈륨, 질화갈륨, 산화인듐, 인화인듐, 질화인듐, 황화카드뮴, 텔루르화카드뮴, 티탄산스트론튬 등의 무기 반도체 재료를 사용할 수 있다. 또한, 광흡수층에 수소나 불활성 기체(예를 들어, 헬륨(He), 아르곤(Ar), 크립톤(Kr), 네온(Ne), 또는 크세논(Xe))을 첨가하여도 좋다. 개구를 형성하는 절연층은 레이저광을 투과하는 재료, 예를 들어, 투광성의 무기 절연 재료, 유기 수지 등을 사용하여 형성할 수 있다.

[0079] 도 1(A1) 및 도 1(A2), 도 1(B1) 및 도 1(B2), 도 1(C1) 및 도 1(C2), 도 1(D1) 및 도 1(D2)는, 레이저광(703)의 조사에 의해 절연층(702)에 개구(705)를 형성하고, 광흡수층(701)은 잔존시키는 예를 나타낸다. 절연층 아래에 형성된 광흡수층에 이르는 개구를 형성하는 다른 예를 도 2(A)~도 2(D)에 나타낸다.

[0080] 광흡수층은 도전층(또는 반도체층)과 적층되어도 좋고, 또한, 복수의 광흡수층 및/또는 복수의 도전층을 적층하여도 좋다. 도 2(A) 및 도 2(D)는, 광흡수층과 도전층과의 적층이 절연층을 사이에 두고 도전막에 전기적으로 접속되는 예를 나타낸다. 도 2(A)~도 2(D)는 각각 도 1(A2), 도 1(B2), 도 1(C2), 도 1(D2)의 V-X선을 따라 취한 단면도에 대응한다.

[0081] 도 2(A)~도 2(D)에서는, 광흡수층으로서 도전성 재료를 사용하여, 도전층으로서 기능하는 것으로 한다. 또한, 광흡수층 아래에 형성되는 도전층으로서 레이저광을 흡수하는 재료를 사용하여, 광흡수층으로서 기능하는 것으로 하여도 좋다.

[0082] 도 2(A)는, 레이저광에 의해 절연층 아래의 광흡수층의 상부에 대해서만 레이저 애블레이션을 행하는 예를 나타낸다. 기판(730) 위에 도전층(731), 광흡수층(732), 및 절연층(733)이 제공되고, 광흡수층(732) 및 절연층(733)에 형성된 개구(750) 내에 도전막(734)이 제공되어 있다. 광흡수층(732)이 개구(750)에서 노출되고, 도전막(734)에 접하여 전기적으로 접속되어 있다. 광흡수층(732)으로서 도전성 재료를 사용하여, 도전층으로서 기능하는 것으로 한다. 또한, 도전층(731)으로서 레이저광을 흡수하는 재료를 사용하여, 광흡수층으로 하여도 좋다.

[0083] 도전층(731) 및 광흡수층(732)은 적층 구조를 형성하도록 적층되어 있다. 본 실시형태에서는, 광흡수층(732)에는 비교적 증발하기 쉬운 저용접 금속(본 실시형태에서는 크롬)을 사용하고, 도전층(731)에는 광흡수층(732)보다 증발하기 어려운 고비접(및 고용접) 금속(본 실시형태에서는 텉스텐)을 사용한다.

[0084] 절연층 아래의 광흡수층 및 도전층 각각으로서, 융점(비점)이 다른 복수종의 층을 적층하여도 좋고, 물론, 단층이어도 좋다. 절연층 아래에 단층의 광흡수층을 형성하는 예를 도 2(B) 및 도 2(C)에 나타낸다. 도 2(B)는, 레이저광에 의해 절연층 아래의 광흡수층의 상부에 대해서만 레이저 애블레이션을 행한 예를 나타내고, 도 2(C)는, 절연층 아래의 광흡수층을 기판(740)이 노출할 때까지 레이저 애블레이션에 의해 제거한 예를 나타낸다.

[0085] 도 2(B)에서, 기판(735) 위에 광흡수층(736) 및 절연층(738)이 제공되고, 광흡수층(736) 및 절연층(738)에 형성된 개구(751)내에 도전막(739)이 제공되어 있다. 개구(751)에서 광흡수층(736)이 노출되어, 도전막(739)에 접하여 전기적으로 접속되어 있다. 도 2(A) 및 도 2(B)에 나타내는 바와 같이 광흡수층의 막 두께 방향에서 상부만을 부분적으로 제거하는 경우, 레이저광 조사 조건(예를 들어, 에너지 강도, 조사 시간 등)을 제어하거나, 광흡수층을 두껍게 형성하면 좋다.

[0086] 도 2(C)에서, 기판(740) 위에 광흡수층(741a, 741b) 및 절연층(743)이 제공되고, 절연층(743) 및 광흡수층(741a, 741b)에 형성된 개구(752)내에 도전막(744)이 제공되어 있다. 개구(752)에서 광흡수층(741a, 741b)이 노출되어, 도전막(744)에 접하여 전기적으로 접속되어 있다. 도 2(C)에 나타내는 바와 같이, 광흡수층과 도전막이 개구의 바닥면에서 반드시 서로 접하지 않아도 좋고, 개구의 측면에서 노출된 광흡수층에 접하도록 도전막을 형성하여 서로 전기적으로 접속하는 구성이어도 좋다.

[0087] 또한, 콘택트 홀로서 기능하는 개구는 측면이 바닥면에 대하여 수직인 형상에 한정되지 않고, 개구의 측면이 테이퍼진 형상이어도 좋다. 도 2(D)에서는, 기판(745) 위에 도전층(746), 광흡수층(747a, 747b), 및 절연층(748)이 형성되고, 절연층(748) 및 광흡수층(747a, 747b)에 개구(753)가 형성되어 있다. 예를 들어, 개구(753)는, 개구(753)의 측면이 바닥면 쪽으로 테이퍼져 있는 막자사발(mortar) 형상이어도 좋다. 개구(753)에서 광흡수층(747a, 747b)이 노출되어, 도전막(749)에 접하여 전기적으로 접속되어 있다.

[0088] 이와 같이, 절연층에 형성된 개구에서, 절연층 아래의 광흡수층과 절연층 위의 도전막이 서로 전기적으로 접속

된다. 절연층에 형성되는 개구의 크기 및 형상은 레이저광 조사 조건(예를 들어, 에너지 강도 또는 조사 시간) 및 절연층과 도전층의 재료의 성질(예를 들어, 열전도율, 융점, 비점)에 의해 제어될 수 있다.

[0089] 레이저광 조사에 의해 개구를 형성한 후, 개구 부근에 잔존하는 도전성 재료나 절연성 재료(도전층 또는 절연층이 제거된 부분의 잔존물)를 액체로 세정하여 제거하여도 좋다. 이 경우, 세정에 물 등의 무반응 물질을 사용하여도 좋고, 또는 절연층과 반응하는(절연층을 용해하는) 에센트 등의 약액을 사용하여도 좋다. 에센트를 사용하면 개구가 오버에칭되고, 오물 등이 제거되어 표면이 더욱 평탄화된다. 또한, 개구를 넓힐 수도 있다.

[0090] 레이저광에 의해 선택적으로 개구를 형성할 수 있으므로, 마스크층을 형성할 필요가 없어, 공정수 및 재료를 삭감할 수 있다. 또한, 레이저광은 매우 작은 스폿으로 집광될 수 있으므로, 도전층 및 절연층을 높은 정밀도로 소정의 형상으로 가공할 수 있고, 또한, 가열이 단시간에 순간적으로 행해지므로, 가공 영역 이외의 영역은 거의 가열되지 않는다는 이점이 있다.

[0091] 이상과 같이, 복잡한 포토리소그래피 공정을 사용하여 마스크층을 형성함이 없이, 레이저광 조사에 의해, 도전층과 도전층을 전기적으로 접속하는 개구(콘택트 홀)를 절연층에 형성할 수 있다.

[0092] 따라서, 본 발명에 따라 표시장치를 제작하면, 제조 공정을 간략화할 수 있으므로, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서, 표시장치를 수율 좋게 제작할 수 있다.

[실시형태 2]

[0094] 본 실시형태에서는, 신뢰성이 높고 보다 간략화한 공정으로 표시장치를 제작하는 것을 목적으로 한 복수의 콘택트 홀의 형성 방법에 대하여 도 4(A1) 및 도 4(A2), 도 4(B1) 및 도 4(B2), 도 4(C1) 및 도 4(C2), 도 4(D1) 및 도 4(D2)를 참조하여 설명한다.

[0095] 절연층을 사이에 두고 적층된 박막(도전층 또는 반도체층)들을 서로 전기적으로 접속하는 경우, 절연층에 개구(소위 콘택트 홀)를 형성한다. 이 경우, 절연층 위에 마스크층을 형성하지 않고, 레이저광 조사에 의해 선택적으로 개구를 형성한다. 조사되는 광을 흡수하는 기능을 가지는 광흡수층을 형성하고, 광흡수층 위에 절연층을 적층한 후, 광흡수층 및 절연층의 적층에서 개구를 형성할 영역에 절연층측으로부터 레이저광을 조사한다. 레이저광은 절연층을 투과하지만, 광흡수층에서 흡수된다. 광흡수층은 흡수한 레이저광의 에너지에 의해 가열되고, 그 위에 적층되어 있는 절연층을 파괴한다. 따라서, 절연층에 개구가 형성되어, 절연층 아래의 광흡수층이 개구의 바닥면에서 노출된다. 광흡수층은 레이저광의 조사 에너지에 따라서는 증발하는 경우도 있다. 레이저광 조사에 의한 개구 형성 후, 개구를 가지는 절연층을 마스크로 하여, 개구의 바닥면에서 노출된 광흡수층(또는, 광흡수층 아래에 적층된 박막)을 에칭에 의해 제거하여도 좋다.

[0096] 본 발명을 사용한 본 실시형태에서는, 광흡수층의 광흡수에 의해 상층의 절연층에 개구를 형성하므로, 개구는 레이저광이 조사되는 영역에서만, 절연층에서 광흡수층과 중첩하도록(접하도록) 형성된다. 절연층에 형성되는 개구의 영역(형상)은, 레이저광 조사 영역의 형상뿐만 아니라, 아래에 형성된 광흡수층의 형상을 반영한다. 즉, 광흡수층 형성 영역이 레이저광 조사 영역과 중첩되는 영역이 개구 영역을 형성할 수 있기 때문에, 광흡수층의 형상 및 레이저광 조사 영역(조사 스폿)을 제어함으로써, 다양한 형상의 개구를 형성할 수 있다.

[0097] 광흡수층이 도전성 재료를 사용한 도전층이나 반도체 재료를 사용한 반도체층 등으로 형성되는 경우, 노출된 광흡수층과 접하도록 개구 내에 도전막을 형성함으로써, 광흡수층과 도전막은 절연층을 사이에 두고 서로 전기적으로 접속될 수 있다. 즉, 본 발명에서는, 도전층 또는 반도체층으로서 기능하는 광흡수층 위에 형성된 절연층에의 개구 형성이, 선택적으로 형성된 광흡수층에 대한 레이저광 조사에 의해 행해져, 레이저 애블레이션에 의해 광흡수층의 레이저 조사 영역 위의 절연층에 개구가 형성된다.

[0098] 레이저광 및 광흡수층에 의해 선택적으로 개구를 형성할 수 있으므로, 마스크층을 형성할 필요가 없어, 공정수 및 재료를 삭감할 수 있다. 또한, 레이저광은 매우 작은 스폿으로 집광될 수 있으므로, 절연층을 높은 정밀도로 소정의 형상으로 가공할 수 있고, 또한, 가열이 단시간에 순간적으로 행해지므로, 가공 영역 이외의 영역이 거의 가열되지 않는다는 이점이 있다.

[0099] 도 4(A1) 및 도 4(A2), 도 4(B1) 및 도 4(B2), 도 4(C1) 및 도 4(C2), 도 4(D1) 및 도 4(D2)를 참조하여 구체적으로 설명한다. 도 4(A2), 도 4(B2), 도 4(C2), 도 4(D2)는 도전층의 상면도이고, 도 4(A1), 도 4(B1), 도 4(C1), 도 4(D1)는 각각 도 4(A2), 도 4(B2), 도 4(C2), 도 4(D2)의 L-M선 및 N-O선을 따라 취한 단면도이다.

[0100] 도 4(A1) 및 도 4(A2), 도 4(B1) 및 도 4(B2), 도 4(C1) 및 도 4(C2), 도 4(D1) 및 도 4(D2)에 나타내는 바와 같이, 기판(300) 위에 광흡수층(301a, 301b) 및 절연층(302)이 형성되어 있다. 본 실시형태에서는, 광흡수층

(301a, 301b)으로서 도전성 재료를 사용하여, 도전층으로서 기능하는 것으로 한다. 본 실시형태에서는, 광흡수층(301a, 301b)으로서 크롬을 사용한다. 도 4(A2)에 나타내는 바와 같이, 광흡수층(301a, 301b)은 기판(300)의 전면을 덮지 않도록 기판(300) 위에 선택적으로 형성되어 있다.

[0101] 도 4(B1)에 나타내는 바와 같이, 절연층(302)측으로부터 레이저광(303a, 303b)을 절연층(302), 광흡수층(301a, 301b) 및 기판(300)에 선택적으로 조사한다. 도 4(B2)에 나타내는 바와 같이, 광흡수층(301a, 301b)의 일부와 기판(300)의 일부에 레이저광(303a, 303b)이 조사되어 조사 영역(304a, 304b)을 형성한다. 조사된 에너지에 의해, 광흡수층(301a, 301b)의 조사 영역 위의 절연층(302)만이 선택적으로 제거되어, 개구(305a, 305b)가 형성될 수 있다(도 4(C1) 및 도 4(C2) 참조). 도 4(C1)에서, 절연층(302)은 절연층(306a), 절연층(306b), 절연층(306c), 절연층(306d)으로 분리되어 있다. 광흡수층(301a)이 노출된 개구(305a)내에 도전막(307a)을 형성하여, 광흡수층(301a)과 도전막(307a)을 전기적으로 접속하고, 광흡수층(301b)이 노출된 개구(305b)내에 도전막(307b)을 형성하여, 광흡수층(301b)과 도전막(307b)을 전기적으로 접속한다(도 4(D1) 및 도 4(D2) 참조).

[0102] 본 실시형태에서는, 광흡수층(301a, 301b)의 광흡수에 의해 상층의 절연층(302)에 개구(305a, 305b)를 형성하므로, 개구(305a, 305b)는 레이저광(303a, 303b)이 조사된 영역에서만, 절연층(302)에서 광흡수층(301a, 301b)과 중첩하도록(접하도록) 형성된다. 따라서, 도 4(C2)에 나타내는 바와 같이, 개구(305a)는 광흡수층(301a)이 레이저광 조사 영역(304a)과 중첩되는 영역 위의 절연층(302)에 형성된다. 한편, 개구(305b)는, 광흡수층(301b)이 레이저광의 조사 영역(304b)과 중첩되는 영역 위의 절연층(302)에 형성된다. 본 실시형태에서, 레이저광 조사 영역(304a)과 레이저광 조사 영역(304b)은 같은 형상이지만, 광흡수층(301a)과 광흡수층(301b)은 형상이 다르다. 절연층에 형성되는 개구의 영역(형상)은 레이저광 조사 영역의 형상뿐만 아니라, 아래에 형성된 광흡수층의 형상을 반영하므로, 형상이 다른 광흡수층(301a) 및 광흡수층(301b) 위에 형성되는 개구(305a) 및 개구(305b)도 형상이 다르다.

[0103] 즉, 광흡수층 형성 영역이 레이저광 조사 영역과 중첩되는 영역이 개구 영역을 형성할 수 있기 때문에, 광흡수층의 형상 및 레이저광 조사 영역(조사 스폿)을 제어함으로써, 다양한 형상의 개구를 형성할 수 있다. 예를 들어, 직경이 큰 레이저 빔 스폿을 사용하는 경우에도, 광흡수층을 선택적으로 형성함으로써, 직경이 보다 작은 미소한 개구를 형성할 수 있다. 또한, 같은 형상의 빔 스폿을 사용하는 경우에도 광흡수층의 조사 영역을 변경함으로써, 형상이 다른 복수의 개구를 형성할 수 있다. 따라서, 다양한 개구 형상을 선택할 수 있기 때문에, 표시장치 또는 반도체 장치에 포함되는 배선 등의 구성의 설계 자유도가 향상된다.

[0104] 광흡수층(301a, 301b)은, 증착법, 스퍼터링법, PVD(Physical Vapor Deposition)법, 감압 CVD(LPCVD)법 또는 플라즈마 CVD법 등의 CVD(Chemical Vapor Deposition)법 등에 의해 형성할 수 있다. 또한, 구성을 소망의 패턴으로 프린트 또는 묘사할 수 있는 방법, 예를 들어, 각종 인쇄법(예를 들어, 스크린(공판) 인쇄, 오프셋(평판) 인쇄, 철판(凸版) 인쇄, 그라비아(요판(凹版)) 인쇄 등, 구성을 소망의 패턴으로 형성하는 방법), 디스펜서법, 선택적 도포법 등도 사용할 수 있다.

[0105] 광흡수층(301a, 301b)으로서, 크롬, 몰리브덴, 니켈, 티탄, 코발트, 구리, 텉스텐, 알루미늄 중 1종 또는 복수 종을 사용할 수 있다. 또한, 인듐 주석 산화물(ITO), 산화규소를 함유하는 인듐 주석 산화물(ITSO), 산화아연(ZnO), 산화규소를 함유하는 산화인듐 주석, 산화아연에 갈륨(Ga)을 도핑한 도전성 재료, 또는 인듐 아연 산화물(IZO)을 사용하여도 좋다. 또한, 광흡수층으로서 반도체 재료를 사용할 수도 있다. 예를 들어, 규소, 게르마늄, 규소 게르마늄, 갈륨 비소, 산화몰리브덴, 산화주석, 산화비스무트, 산화바나듐, 산화니켈, 산화아연, 비소화갈륨, 질화갈륨, 산화인듐, 인화인듐, 질화인듐, 황화카드뮴, 텔루르화카드뮴, 티탄산스트론튬 등의 무기 반도체 재료를 사용할 수 있다. 또한, 광흡수층에 수소나 불활성 기체(예를 들어, 헬륨(He), 아르곤(Ar), 크립톤(Kr), 네온(Ne), 또는 크세논(Xe))를 첨가하여도 좋다. 개구를 형성하는 절연층은 레이저광을 투과하는 재료, 예를 들어, 투광성의 무기 절연 재료, 유기 수지 등을 사용하여 형성할 수 있다.

[0106] 이와 같이, 절연층에 형성된 개구에서, 절연층 아래의 광흡수층과 절연층 위의 도전막이 서로 전기적으로 접속된다. 절연층에 형성되는 개구의 크기 및 형상은 레이저광 조사 조건(예를 들어, 에너지 강도 또는 조사 시간) 및 절연층과 도전층의 재료의 성질(예를 들어, 열전도율, 용점, 비접)에 의해 제어될 수 있다.

[0107] 레이저광 조사에 의해 개구를 형성한 후, 개구 부근에 잔존하는 도전성 재료나 절연성 재료(도전층 또는 절연층이 제거된 부분의 잔존물)를 액체로 세정하여 제거하여도 좋다. 이 경우, 세정에 물 등의 무반응 물질을 사용하여도 좋고, 또는 절연층과 반응하는(절연층을 용해하는) 에칠퐁 등의 약액을 사용하여도 좋다. 에칠퐁를 사용하면, 개구가 오버에칭되고, 오를 등이 제거되어, 표면이 더욱 평坦화된다. 또한, 개구를 넓힐 수도 있다.

- [0108] 레이저광에 의해 선택적으로 개구를 형성할 수 있으므로, 마스크층을 형성할 필요가 없어, 공정수 및 재료를 삭감할 수 있다. 또한, 레이저광은 매우 작은 스트로크으로 접광될 수 있으므로, 도전층 및 절연층을 높은 정밀도로 소정의 형상으로 가공할 수 있고, 또한, 가열이 단시간에 순간적으로 행해지므로, 가공 영역 이외의 영역이 거의 가열되지 않는다는 이점이 있다.
- [0109] 이상과 같이, 복잡한 포토리소그래피 공정을 사용하여 마스크층을 형성함이 없이, 레이저광 조사에 의해 도전층과 도전층을 전기적으로 접속하는 개구(콘택트 홀)를 절연층에 형성할 수 있다.
- [0110] 따라서, 본 발명에 따라 표시장치를 제작하면, 제조 공정을 간략화할 수 있으므로, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서, 표시장치를 수율 좋게 제작할 수 있다.
- [0111] [실시형태 3]
- [0112] 본 실시형태에서는, 신뢰성이 높고 보다 간략화한 공정으로 표시장치를 제작하는 것을 목적으로 한 표시장치 제작방법에 대하여 도 3(A)~도 3(C)를 참조하여 설명한다.
- [0113] 본 실시형태에서는, 박막을 소망의 패턴으로 가공할 때 포토리소그래피 공정을 사용하지 않고 도전층, 반도체층 등의 구성을(패턴이라고도 한다)을 소망의 형상을 가지도록 선택적으로 형성한다. 본 발명에서, 구성을(패턴이라고도 한다)이란, 박막트랜지스터나 표시장치에 포함되는 배선층, 게이트 전극층, 소스 전극층, 드레인 전극층 등의 도전층, 반도체층, 마스크층, 절연층 등을 말하고, 소정의 형상을 가지도록 형성되는 모든 구성요소를 포함한다.
- [0114] 본 실시형태에서는, 도전막이나 반도체막 등의 광흡수막을 투광성의 전치(轉置) 기판 위에 형성하고, 전치 기판 측에 레이저광을 조사함으로써, 레이저광 조사 영역에 대응하는 광흡수막을 피전치 기판에 전사하여, 도전층이나 반도체층 등의 광흡수층을 소망의 형상(패턴)으로 형성한다. 본 명세서에서, 첫번째 단계에서 도전막이나 반도체막 등의 광흡수막이 형성되고, 레이저광이 조사되는 기판을 전치 기판이라 하고, 최종적으로 도전층이나 반도체층 등의 광흡수층이 선택적으로 형성되는 기판을 피전치 기판이라 한다. 도전막이나 반도체막 등의 광흡수막을 포토리소그래피 공정을 사용하지 않고 소망의 형상을 가지도록 선택적으로 형성할 수 있기 때문에, 제조 공정이 간략화될 수 있고, 저비용화 등을 달성할 수 있다.
- [0115] 본 실시형태의 박막 형성 방법을 도 3(A)~도 3(C)를 참조하여 상세히 설명한다. 도 3(A)~도 3(C)에서, 전치 기판인 제1 기판(2201) 위에 광흡수막(2202)이 형성되고, 제1 기판(2201)과 피전치 기판인 제2 기판(2200)이 광흡수막(2202)을 사이에 두고 대향 배치된다.
- [0116] 제1 기판(2201)측으로부터 레이저광(2203)을 제1 기판(2201)을 투과시켜 광흡수막(2202)에 선택적으로 조사한다. 레이저광(2203)이 조사된 영역의 광흡수막(2202)은 레이저광(2203)을 흡수하고, 열 등의 에너지에 의해 제2 기판(2200)측에 광흡수층(2205)으로서 전치된다. 한편, 레이저광(2203)이 조사되지 않은 다른 영역은 광흡수막(2204a, 2204b)으로서 제1 기판(2201)측에 잔존한다. 이와 같이, 광흡수층(2206)인 박막을 소망의 패턴으로 가공할 때, 포토리소그래피 공정을 사용하지 않고, 도전층이나 반도체층 등의 구성을(패턴이라고도 한다)을 소망의 형상을 가지도록 선택적으로 형성한다.
- [0117] 레이저광에는 실시형태 1에서 설명한 것과 같은 레이저광을 사용할 수 있고, 마찬가지로 조사할 수 있고, 도 30에 나타낸 레이저 조사 묘사 장치를 사용하여도 좋다. 따라서, 여기서는 그의 상세한 설명을 생략한다.
- [0118] 레이저광에 의해 전치된 후, 광흡수층에 가열 처리를 행하여도 좋고, 또는 레이저광을 조사하여도 좋다.
- [0119] 전치 대상물인 광흡수막(2202)에는, 조사되는 광을 흡수하는 재료를 사용하고, 제1 기판(2201)에는 조사되는 광을 투과하는 투광성 기판을 사용한다. 본 발명에 의하면, 다양한 기판에 자유롭게 전치할 수 있기 때문에, 피전치 기판의 재료의 선택폭이 넓어진다. 또한, 피전치 기판으로서 저렴한 재료를 선택할 수도 있어, 표시장치가 용도에 맞추어 다양한 기능을 가지게 하는 것이 가능할 뿐만 아니라, 저비용으로 표시장치를 제작할 수 있다.
- [0120] 본 실시형태의 박막 형성 방법은, 박막트랜지스터나 표시장치에 포함되는 배선층, 게이트 전극층, 소스 전극층, 드레인 전극층 등의 도전층, 반도체층, 마스크층, 절연층 등의 형성에 사용할 수 있다. 광흡수층으로서 소망의 재료를 사용한 막을 형성하고, 그 막에 흡수되는 광을 선택하여 광 조사에 사용하면 좋다.
- [0121] 예를 들어, 광흡수층으로서 도전성 재료를 사용할 수 있고, 예를 들어, 크롬, 탄탈, 은, 몰리브덴, 니켈, 티탄, 코발트, 구리, 알루미늄 중 1종 또는 복수를 사용할 수 있다. 또한, 인듐 주석 산화물(ITO), 산화규소를 함유

하는 인듐 주석 산화물(ITSO), 산화아연(ZnO), 산화규소를 함유하는 산화인듐 주석, 산화아연에 갈륨(Ga)을 도핑한 도전성 재료, 인듐 아연 산화물(IZO)을 사용하여도 좋다. 또한, 광흡수층으로서 반도체 재료를 사용할 수도 있고, 예를 들어, 규소, 게르마늄, 규소 게르마늄, 갈륨 비소, 산화몰리브덴, 산화주석, 산화비스무트, 산화바나듐, 산화니켈, 비소화갈륨, 질화갈륨, 산화인듐, 인화인듐, 질화인듐, 황화카드뮴, 텔루르화카드뮴, 티탄산스트론튬 등의 무기 반도체 재료를 사용할 수 있다. 또한, 광흡수층에 수소나 불활성 기체(예를 들어, 헬륨(He), 아르곤(Ar), 크립톤(Kr), 네온(Ne), 또는 크세논(Xe))를 첨가하여도 좋다.

[0122] 본 발명에 의해, 표시장치에 포함되는 배선 등의 구성물을 소망의 형상으로 형성할 수 있다. 또한, 복잡한 포토리소그래피 공정을 경감하여 간략화된 공정으로 표시장치를 제작할 수 있으므로, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서, 고성능, 고신뢰성의 표시장치를 수율 좋게 제작할 수 있다.

[0123] [실시형태 4]

[0124] 도 25(A)는 본 발명의 표시 패널의 구성을 나타내는 상면도이고, 절연 표면을 가지는 기판(2700) 위에, 화소(2702)들을 매트릭스 형상으로 배열시킨 화소부(2701), 주사선측 입력단자(2703), 및 신호선측 입력단자(2704)가 형성되어 있다. 화소수는 다양한 규격에 따라 설정할 수 있고, RGB 폴 컬러 표시를 위한 XGA의 화소수는 $1024 \times 768 \times 3$ (RGB), RGB 폴 컬러 표시를 위한 UXGA의 화소수는 $1600 \times 1200 \times 3$ (RGB), RGB 폴 컬러 표시를 위한 폴 스펙 하이비전에 대응하는 화소수는 $1920 \times 1080 \times 3$ (RGB)으로 하면 좋다.

[0125] 주사선측 입력단자(2703)로부터 연장하는 주사선이 신호선측 입력단자(2704)로부터 연장하는 신호선과 교차하고, 그 교차부에 화소(2702)들이 매트릭스 형상으로 배치된다. 각각의 화소(2702)는 스위칭 소자와 그 스위칭 소자에 접속된 화소 전극을 구비하고 있다. 스위칭 소자의 대표적인 예는 TFT이고, TFT의 게이트 전극 층이 주사선에 접속되고, 그 TFT의 소스 또는 드레인측이 신호선에 접속됨으로써, 개개의 화소를 외부로부터 입력되는 신호에 의해 독립적으로 제어할 수 있게 하고 있다.

[0126] 도 25(A)는 주사선 및 신호선에 입력되는 신호를 외부의 구동회로에 의해 제어하는 표시 패널의 구성을 나타내지만, 도 26(A)에 나타내는 바와 같이, COG(Chip on Glass) 방식에 의해 드라이버 IC(2751)를 기판(2700) 위에 실장하여도 좋다. 또한, 도 26(B)에 나타내는 바와 같이, TAB(Tape Automated Bonding) 방식에 의해 드라이버 IC를 실장하여도 좋다. 드라이버 IC는 단결정 반도체 기판을 사용하여 형성된 것이어도 좋고, 또는 유리 기판 위에 TFT를 사용하여 형성한 회로이어도 좋다. 도 26(A) 및 도 26(B)에서, 각각의 드라이버 IC(2751)가 FPC(2750)에 접속되어 있다.

[0127] 또한, 각각의 화소에 제공되는 TFT를 결정성이 높은 다결정(미(微)결정) 반도체를 사용하여 형성하는 경우에는, 도 25(B)에 나타내는 바와 같이 주사선 구동회로(3702)를 기판(3700) 위에 형성할 수도 있다. 도 25(B)에서, 부호 3701은 화소부를 나타낸다. 신호선 구동회로는 도 25(A)와 마찬가지로 외부의 구동회로에 의해 제어된다. 본 발명에서 형성하는 TFT와 같이, 각각의 화소에 제공되는 TFT를 이동도가 높은 다결정(미결정) 반도체, 단결정 반도체 등을 사용하여 형성하는 경우, 도 25(C)에 나타내는 바와 같이, 주사선 구동회로(4702)와 신호선 구동회로(4704)를 화소 영역(4701)과 동일 기판(4700) 위에 일체로 형성할 수도 있다.

[0128] 본 발명의 실시형태에 대하여 도 8(A)~도 8(C), 도 9(A)~도 9(C), 도 10(A)~도 10(C), 도 11(A)~도 11(C), 도 12(A)~도 12(C), 도 13(A) 및 도 13(B)를 참조하여 설명한다. 보다 상세하게는, 본 발명이 적용되는 역스태거형 박막트랜지스터를 가지는 표시장치의 제작방법에 대하여 설명한다. 도 8(A), 도 9(A), 도 10(A), 도 11(A), 도 12(A)는 표시장치의 화소부의 상면도이고, 도 8(B), 도 9(B), 도 10(B), 도 11(B), 도 12(B)는 각각 도 8(A), 도 9(A), 도 10(A), 도 11(A), 도 12(A)의 A-C선을 따라 취한 단면도이고, 도 8(C), 도 9(C), 도 10(C), 도 11(C), 도 12(C)는 각각 도 8(A), 도 9(A), 도 10(A), 도 11(A), 도 12(A)의 B-D선을 따라 취한 단면도이다. 도 13(A) 및 도 13(B)도 표시장치의 단면도이다.

[0129] 기판(100)으로서, 바륨 붕규산 유리, 알루미노 붕규산 유리 등으로 된 유리 기판, 석영 기판, 금속 기판, 또는 본 제작 공정의 처리 온도에 견딜 수 있는 내열성을 가지는 플라스틱 기판을 사용한다. 또한, 기판(100)의 표면이 평坦화되도록 CMP법 등에 의해 연마되어도 좋다. 또한, 기판(100) 위에 절연층을 형성하여도 좋다. 절연층은 플라즈마 CVD법을 포함하는 CVD법, 스퍼터링법, 스판 코팅법 등의 다양한 방법에 의해, 규소를 함유하는 산화물 재료, 또는 규소를 함유하는 질화물 재료를 사용하여 단층 또는 적층으로 형성될 수 있다. 이 절연층은 형성하지 않아도 좋지만, 기판(100)으로부터의 오염 물질 등을 차단하는 효과가 있다.

[0130] 기판(100) 위에 게이트 전극층(103, 104(104a, 104b))을 형성한다. 게이트 전극층(103, 104(104a, 104b))은 은, 금, 니켈, 백금, 납, 이리듐, 로듐, 탄탈, 텡스텐, 티탄, 몰리브덴, 알루미늄, 구리로부터 선택된 원소, 또

는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 형성하면 좋다. 또한, 인 등의 불순물 원소를 도핑한 다결정 규소막으로 대표되는 반도체막이나, 은, 납 및 구리를 함유하는 합금을 사용하여도 좋다. 또한, 단층 구조이어도 좋고, 또는 복수층의 구조이어도 좋다. 예를 들어, 질화텅스텐막과 몰리브덴막의 2층 구조로 하여도 좋고, 막 두께 50 nm의 텅스텐막, 막 두께 500 nm의 알루미늄과 규소의 합금막, 막 두께 30 nm의 질화티탄막을 차례로 적층한 3층 구조로 하여도 좋다. 또한, 3층 구조로 하는 경우, 제1 도전막의 텅스텐 대신에 질화텅스텐을 사용하여도 좋고, 제2 도전막의 알루미늄과 규소의 합금막 대신에 알루미늄과 티탄의 합금막을 사용하여도 좋고, 제3 도전막의 질화티탄막 대신에 티탄막을 사용하여도 좋다.

[0131] 게이트 전극층(103, 104a, 104b)은, 스퍼터링법, PVD(Physical Vapor Deposition)법, 감압 CVD(LPCVD)법 또는 플라즈마 CVD법 등의 CVD(Chemical Vapor Deposition)법 등을 사용하고, 마스크층을 사용하여 가공하여 형성할 수 있다. 또한, 구성물을 소망의 패턴으로 전사 또는 묘사할 수 있는 방법, 예를 들어, 각종 인쇄법(스크린(공판) 인쇄, 오프셋(평판) 인쇄, 철판(凸版) 인쇄나 그라비아(요판(凹版)) 인쇄 등, 구성물을 소망의 패턴으로 형성하는 방법), 액적 토출법, 디스펜서법, 선택적 도포법 등도 사용할 수 있다.

[0132] 도전막을 전식 에칭 또는 습식 에칭에 의해 가공하면 좋다. ICP(Inductively Coupled Plasma: 유도 결합형 플라즈마) 에칭법을 이용하고, 에칭 조건(예를 들어, 코일형 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 또는 기판측의 전극 온도)을 적절히 조절함으로써, 각각의 전극층을 테이퍼 형상으로 에칭할 수 있다. 또한, 에칭용 가스로서는, Cl₂, BCl₃, SiCl₄ 또는 CCl₄ 등의 염소계 가스, CF₄, SF₆ 또는 NF₃ 등의 불소계 가스, 또는 O₂를 적절히 사용할 수 있다.

[0133] 또한, 게이트 전극층의 형성에 대해서는, 전치 기판 위에 광흡수막인 도전막을 형성한 후, 레이저광에 의해 피전치 기판 위로 선택적으로 전치하고 소망의 형상으로 가공하여 게이트 전극층을 형성하여도 좋다. 레이저광에 의해 전치한 후, 광흡수층에 가열 처리를 행하여도 좋고, 또는 레이저광을 조사하여도 좋다.

[0134] 전치 대상물인 광흡수막에는, 조사되는 광을 흡수하는 재료를 사용하고, 전치 기판에는 조사되는 광을 투과하는 투광성 기판을 사용한다. 본 발명에 의하면, 다양한 기판으로 자유롭게 전치할 수 있기 때문에, 피전치 기판의 재료의 선택폭이 넓어진다. 또한, 피전치 기판으로서 저렴한 재료를 선택할 수도 있어, 표시장치가 용도에 맞추어 다양한 기능을 가지게 하는 것이 가능할 뿐만 아니라, 저비용으로 표시장치를 제작할 수 있다.

[0135] 다음에, 게이트 전극층(103, 104(104a, 104b)) 위에 게이트 절연층(105)을 형성한다(도 8(A)~도 8(C) 참조). 게이트 절연층(105)은, 규소의 산화물 재료, 규소의 질화물 재료 등으로 형성하면 좋고, 적층 구조이어도 좋고 단층 구조이어도 좋다. 본 실시형태에서는, 질화규소막과 산화규소막의 2층 구조를 사용한다. 또는, 산화질화규소막의 단층, 또는 3층 이상을 포함하는 적층을 사용하여도 좋다. 바람직하게는, 치밀한 막질을 가지는 질화규소막을 사용하면 좋다. 또한, 액적 토출법으로 형성되는 도전층에 은이나 구리 등을 사용하는 경우, 그 위에 배리어막으로서 질화규소막이나 NiB막을 형성하면, 불순물 확산을 방지하고 표면을 평탄화하는 효과가 얻어질 수 있다. 또한, 낮은 성막 온도로 게이트 리크 전류가 적은 치밀한 절연막을 형성하기 위해서는, 아르곤 등의 희가스 원소를 반응 가스에 함유시켜, 형성되는 절연막 중에 혼입시키면 좋다.

[0136] 다음에, 반도체층을 형성한다. 일 도전형을 가지는 반도체층을 필요에 따라 형성하면 좋다. 또한, n형을 가지는 반도체층을 형성한 n채널형 TFT의 NMOS 구조, p형을 가지는 반도체층을 형성한 p채널형 TFT의 PMOS 구조, 또는 n채널형 TFT와 p채널형 TFT의 CMOS 구조를 제작할 수 있다. 또한, 도전형을 부여하기 위해, 도전형을 부여하는 원소를 도핑에 의해 반도체층에 첨가하여, 불순물 영역을 반도체층에 형성함으로써, n채널형 TFT 또는 p채널형 TFT를 형성할 수도 있다. n형을 가지는 반도체층을 형성하는 대신에, PH₃ 가스에 의한 플라즈마 처리를 행함으로써, 반도체층에 도전형을 부여하여도 좋다.

[0137] 반도체층을 형성하는 재료로서는, 실란이나 게르만으로 대표되는 반도체 재료 가스를 사용한 기상 성장법이나 스퍼터링법으로 형성되는 아모르페스(amorphous) 반도체(이하 "AS"라고도 한다), 이 비정질 반도체를 광 에너지나 열 에너지를 사용하여 결정화시킨 다결정 반도체 또는 세미아모르페스 반도체(마이크로크리스탈 반도체라고도 불리고, 이하 "SAS"라고도 한다.) 반도체 등을 사용할 수 있다. 반도체층은 각종 수단(예를 들어, 스퍼터링 법, LPCVD법, 또는 플라즈마 CVD법)에 의해 성막할 수 있다.

[0138] SAS는, 비정질 구조와 결정 구조(단결정, 다결정을 포함한다)의 중간적인 구조를 가지고, 자유 에너지적으로 안정적인 제3 상태를 가지는 반도체이다. 또한, SAS는, 단거리 질서와 격자 왜곡을 가지는 결정질 영역을 포함하고 있다. 막의 적어도 일부 영역에서는, 0.5 nm~20 nm 직경의 결정립을 관측할 수 있다. 규소를 주성분으로

하는 경우에는, 라만 스펙트럼이 520 cm^{-1} 보다 저파수측으로 시프트(shift)하고 있다. X선 회절에서는, 규소 결정 격자에 유래한다고 생각되는 (111) 및 (220)의 회절 피크가 관측된다. SAS는, 맹글링 본드(dangling bond)를 종단시키기 위해 수소 또는 할로겐을 1 원자% 또는 그 이상 함유하고 있다. SAS는, 규소를 함유하는 기체를 글로우 방전 분해(플라즈마 CVD)하여 형성된다. 규소를 함유하는 기체로서는, SiH_4 외에도, Si_2H_6 , SiH_2Cl_2 , SiHCl_3 , SiCl_4 , SiF_4 등 중의 어느 것이라도 사용하는 것이 가능하다. 또한, F_2 또는 GeF_4 를 혼합시켜도 좋다. 이 규소를 함유하는 기체를 H_2 , 또는 H_2 와 He , Ar , Kr , Ne 로부터 선택된 1종 또는 복수종의 희가스 원소로 희석 하여도 좋다. 희석율은 1:2 내지 1:1000의 범위, 압력은 대략 0.1 Pa~133 Pa의 범위, 전원 주파수는 1 MHz~120 MHz, 바람직하게는 13 MHz~60 MHz이다. 기판 가열 온도는 300°C 이하가 바람직하고, SAS는 100~200°C의 기판 가열 온도에서도 형성 가능하다. 막 중의 불순물 원소로서, 산소, 질소, 탄소 등의 대기 성분의 불순물의 농도는 $1 \times 10^{20}\text{ cm}^{-3}$ 이하로 하는 것이 바람직하고, 특히, 산소 농도는 $5 \times 10^{19}/\text{cm}^{-3}$ 이하, 바람직하게는 $1 \times 10^{19}/\text{cm}^{-3}$ 이하가 되도록 하는 것이 바람직하다. 또한, 헬륨, 아르곤, 크립톤, 네온 등의 희가스 원소를 함유시켜 격자 왜곡을 더욱 증가시키면, 안정성이 증가하여 양호한 SAS를 얻을 수 있다. 또한, 반도체층으로서, 불소계 가스로 형성되는 SAS 층 위에 수소계 가스로 형성되는 SAS 층을 적층한 것을 사용하여도 좋다.

[0139]

아모르페스 반도체의 대표예로서는, 수소화 아모르페스 실리콘을 들 수 있고, 결정성 반도체의 대표예로서는, 폴리실리콘 등을 들 수 있다. 폴리실리콘(다결정 실리콘)은, 800°C 이상의 프로세스 온도로 형성되는 폴리실리콘을 주재료로서 사용한 소위 고온 폴리실리콘, 600°C 이하의 프로세스 온도로 형성되는 폴리실리콘을 주재료로서 사용한 소위 저온 폴리실리콘, 또한, 결정화를 촉진하는 원소를 첨가하여 결정화시킨 폴리실리콘 등을 포함하고 있다. 물론, 상술한 바와 같이, 세미아모르페스 반도체, 또는 막의 일부에 결정상(結晶相)을 포함하는 반도체를 사용할 수도 있다.

[0140]

반도체층으로서 결정성 반도체층을 사용하는 경우, 그 결정성 반도체층은 각종 방법(예를 들어, 레이저 결정화법, 열 결정화법, 또는 결정화를 조장하는 니켈 등의 원소를 사용한 열 결정화법)에 의해 형성될 수 있다. 또한, SAS인 미결정 반도체를 레이저 조사에 의해 결정화하여 결정성을 높일 수도 있다. 결정화를 조장하는 원소를 도입하지 않는 경우에는, 비정질 규소막에 레이저광을 조사하기 전에, 비정질 규소막을 질소 분위기에서 500°C로 1시간 가열함으로써, 비정질 규소막의 수소 농도를 $1 \times 10^{20}\text{ atoms/cm}^3$ 이하로 될 때까지 수소를 방출시킨다. 이것은, 수소를 많이 함유한 비정질 규소막에 레이저광을 조사하면 비정질 규소막이 파괴되어 버리기 때문이다.

[0141]

비정질 반도체층에 금속 원소를 도입하는 방법은, 이 금속 원소를 비정질 반도체층의 표면 또는 그 내부에 존재 시킬 수 있는 방법이라면 특별히 한정되지 않고, 예를 들어, 스팍터링법, CVD법, 플라즈마 처리법(플라즈마 CVD 법도 포함한다), 흡착법, 또는 금속염의 용액을 도포하는 방법을 사용할 수 있다. 이들 중, 용액을 사용하는 방법은 간편하고, 금속 원소의 농도 조정이 용이하다는 점에서 유용하다. 또한, 이때, 비정질 반도체층의 표면의 습윤성을 개선하여, 비정질 반도체층의 표면 전체에 수용액을 퍼지게 하기 위해, 산소 분위기 중에서의 UV광 조사, 열산화법, 하이드록시 라디칼을 함유하는 오존수 또는 과산화수소에 의한 처리 등에 의해, 산화막을 성막하는 것이 바람직하다.

[0142]

비정질 반도체층의 결정화에는, 열처리와 레이저광 조사에 의한 결정화를 조합하여도 좋고, 열처리와 레이저광 조사 중 어느 하나를 복수회 행하여도 좋다.

[0143]

또는, 결정성 반도체층을 플라즈마법에 의해 기판 위에 직접 형성하여도 좋다.

[0144]

반도체로서 유기 반도체 재료를 사용하여도 좋고, 인쇄법, 디스펜서법, 스프레이법, 스핀 코팅법, 액적 토출법 등을 사용할 수 있다. 이 경우, 상기한 예정 공정은 필요없기 때문에, 공정수를 삭감하는 것이 가능하다. 유기 반도체로서는, 저분자 재료, 고분자 재료 등이 사용될 수 있다. 또한, 유기 색소, 도전성 고분자 재료 등도 사용할 수 있다. 본 발명에서 사용하는 유기 반도체 재료로서는, 골격에 공액 이중 결합을 포함하는 π 전자 공액계 고분자 재료가 바람직하다. 대표적으로는, 폴리티오펜, 폴리플루오렌, 폴리(3-알킬티오펜), 폴리티오펜 유도체 등의 가용성 고분자 재료를 사용할 수 있다.

[0145]

그 외에도, 본 발명에서 사용할 수 있는 유기 반도체 재료로서는, 가용성 전구체를 성막한 후에 처리함으로써 반도체층을 형성할 수 있는 재료가 있다. 또한, 이러한 유기 반도체 재료의 예로서는, 폴리티에닐렌비닐렌, 폴리(2,5-티에닐렌비닐렌), 폴리아세틸렌, 폴리아세틸렌 유도체, 폴리아릴렌비닐렌 등이 있다.

- [0146] 전구체를 유기 반도체로 변환하기 위해서는, 가열 처리뿐만 아니라, 염화수소 가스 등의 반응 촉매의 첨가를 한다. 또한, 가용성 유기 반도체 재료를 용해시키는 대표적인 용매로서는, 툴루엔, 크실렌, 클로로벤젠, 디클로로벤젠, 아니솔, 클로로포름, 디클로로메탄, γ -부틸락톤, 부틸셀로솔브, 시클로헥산, NMP(N-메틸-2-파롤리돈), 시클로헥사논, 2-부타논, 디옥산, 디메틸포름아미드(DMF), THF(테트라하이드로퓨란) 등을 사용할 수 있다.
- [0147] 본 실시형태에서는, 반도체층(108, 109) 및 일 도전형을 가지는 반도체층(110, 111)으로서 비정질 반도체층을 형성한다. 본 실시형태에서는, 일 도전형을 가지는 반도체막으로서, n형을 부여하는 불순물 원소인 인(P)을 함유하는 n형을 가지는 반도체막을 형성한다. 일 도전형을 가지는 반도체막은 소스 영역 또는 드레인 영역으로서 기능한다. 일 도전형을 가지는 반도체막은 필요에 따라 형성하면 좋고, n형을 부여하는 불순물 원소(P, As)를 함유하는 n형을 가지는 반도체막이나, p형을 부여하는 불순물 원소(B)를 함유하는 p형을 가지는 반도체막을 형성할 수 있다.
- [0148] 다음에, 게이트 절연층(105)에 개구(107)를 형성한다. 레지스트나 폴리이미드 등의 절연물로 마스크층을 형성하고, 그 마스크층을 사용한 에칭에 의해 게이트 절연층(105)의 일부에 개구(107)를 형성하여, 게이트 절연층(105) 아래에 제공된 게이트 전극층(104a)의 일부를 노출시킬 수 있다. 에칭에는 플라즈마 에칭(건식 에칭)과 습식 에칭 중의 어느 쪽을 채용하여도 좋지만, 대면적 기판을 처리하기 위해서는 플라즈마 에칭이 적합하다. 에칭 가스로서는, CF_4 , NF_3 , Cl_2 , BCl_3 , 등의 불소계 또는 염소계 가스를 사용하고, He나 Ar 등의 불활성 가스를 적절히 첨가하여도 좋다. 또한, 대기압 방전 플라즈마를 사용한 에칭 가공을 적용하면, 국소적인 방전 가공도 가능하여, 기판의 전면에 마스크층을 형성할 필요가 없다.
- [0149] 본 실시형태에서는, 실시형태 1에서 설명한 바와 같이 레이저광을 사용하여 개구(107)를 형성한다(도 9(A)~도 9(C) 참조). 광흡수층인 게이트 전극층(104a)에 게이트 절연층(105)측으로부터 레이저광(113)을 조사하고, 조사된 에너지에 의해 게이트 전극층(104a)의 조사 영역 위의 게이트 절연층(105)이 제거되어, 개구(107)가 형성될 수 있다. 본 실시형태에서는, 광흡수층의 광흡수에 의해 상층의 절연층에 개구를 형성하므로, 개구는 레이저광이 조사되는 영역에서만, 절연층에서 광흡수층과 중첩하도록(접하도록) 형성된다. 절연층에 형성되는 개구의 영역(형상)은 레이저광 조사 영역의 형상뿐만 아니라, 아래에 형성된 광흡수층의 형상을 반영한다. 즉, 광흡수층 형성 영역이 레이저광 조사 영역과 중첩되는 영역이 개구 영역을 형성할 수 있기 때문에, 광흡수층의 형상과 레이저광 조사 영역(조사 스폭)을 제어함으로써, 다양한 형상의 개구를 형성할 수 있다.
- [0150] 게이트 전극층(104a)이 노출된 개구(107)내에 소스 전극층 또는 드레인 전극층을 형성하는 도전막을 형성하여, 게이트 전극층(104a)과 소스 전극층 또는 드레인 전극층을 전기적으로 접속할 수 있다. 개구(107)는 반도체층을 형성한 후에 형성하여도 좋다.
- [0151] 다음에, 소스 전극층 또는 드레인 전극층(116, 117, 118, 119)을 형성한다. 소스 전극층 또는 드레인 전극층(116, 117, 118, 119)에는, Ag(은), Au(금), Cu(구리), W(텅스텐), Al(알루미늄), Mo(몰리브덴), Ta(탄탈), Ti(티탄) 중에서 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료 등을 사용할 수 있다. 또한, 투광성을 가지는 인듐 주석 산화물(ITO), 산화규소를 함유하는 인듐 주석 산화물(ITSO), 유기 인듐, 유기 주석, 산화아연, 질화티탄 등을 조합하여도 좋다.
- [0152] 소스 전극층 또는 드레인 전극층(116, 117, 118, 119)은, 스퍼터링법, PVD(Physical Vapor Deposition)법, 감압 CVD(LPCVD)법 또는 플라즈마 CVD법 등의 CVD(Chemical Vapor Deposition)법 등을 이용하고 마스크층을 사용하여 가공하여 형성할 수 있다. 또한, 구성물을 소망의 패턴으로 전사 또는 묘사할 수 있는 방법, 예를 들어, 각종 인쇄법(스크린(공판) 인쇄, 오프셋(평판) 인쇄, 철판 인쇄, 그라비아(요판) 인쇄 등, 구성물을 소망의 패턴으로 형성하는 방법), 액적 토출법, 디스펜서법, 선택적 도포법 등도 사용할 수 있다.
- [0153] 도전막은 건식 에칭 또는 습식 에칭에 의해 가공하면 좋다. ICP(Inductively Coupled Plasma: 유도 결합형 플라즈마) 에칭법을 이용하고 에칭 조건(예를 들어, 코일형 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 또는 기판측의 전극 온도)을 적절히 조절함으로써, 전극층을 테이퍼 형상으로 에칭할 수 있다. 또한, 에칭용 가스로서는, Cl_2 , BCl_3 , $SiCl_4$, CCl_4 등의 염소계 가스, CF_4 , SF_6 , NF_3 등의 불소계 가스, 또는 O_2 를 적절히 사용할 수 있다.
- [0154] 소스 전극층 또는 드레인 전극층은, 전치 기판 위에 광흡수막인 도전막을 형성한 후, 레이저광 조사에 의해 피전치 기판 위에 소망의 형상으로 가공하여 선택적으로 형성하여도 좋다.

- [0155] 소스 전극층 또는 드레인 전극층(116)은 소스 배선층으로도 기능하고, 소스 전극층 또는 드레인 전극층(118)은 전원선으로도 기능한다.
- [0156] 게이트 절연층(105)에 형성된 개구(107)에서, 소스 전극층 또는 드레인 전극층(117)과 게이트 전극층(104a)을 전기적으로 접속시킨다. 소스 전극층 또는 드레인 전극층(118)의 일부는 용량 소자를 형성한다. 소스 전극층 또는 드레인 전극층(116, 117, 118, 119)을 형성한 후, 반도체층(108, 109) 및 일 도전형을 가지는 반도체층(110, 111)을 소망의 형상으로 가공한다. 본 실시형태에서는, 소스 전극층 또는 드레인 전극층(116, 117, 118, 119)을 마스크로 하여, 반도체층(108, 109) 및 일 도전형을 가지는 반도체층(110, 111)을 가공하여, 반도체층(114, 115) 및 일 도전형을 가지는 반도체층(120a, 120b, 121a, 121b)을 형성한다.
- [0157] 이상의 공정으로, 역스테거형 박막트랜지스터인 트랜지스터(139a, 139b)를 제작한다(도 10(A)~도 10(C) 참조).
- [0158] 게이트 절연층(105) 및 트랜지스터(139a, 139b) 위에 절연층(123)을 형성한다.
- [0159] 절연층(123)은, 스퍼터링법, PVD(Physical Vapor Deposition)법, 감압 CVD(LPCVD)법 또는 플라즈마 CVD법 등의 CVD(Chemical Vapor Deposition)법 등에 의해 형성할 수 있다. 또한, 액적 토출법이나, 인쇄법(스크린 인쇄나 오프셋 인쇄 등, 패턴을 형성하는 방법), 스픬 코팅법 등의 도포법, 디핑(dipping)법, 디스펜서법 등을 이용할 수도 있다.
- [0160] 절연층(123)은, 산화규소, 질화규소, 산화질화규소, 산화알루미늄, 질화알루미늄, 산화질화알루미늄, 다이아몬드 라이크 카본(DLC: diamond-like carbon), 질소 함유 탄소(CN), 폴리실라잔, 그 외의 무기 절연성 재료를 함유하는 물질로부터 선택되는 재료로 형성할 수 있다. 또한, 실록산을 함유하는 재료를 사용하여도 좋다. 또한, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐 등의 유기 절연성 재료를 사용하여도 좋다. 또한, 옥사졸 수지를 사용할 수도 있고, 예를 들어, 광경화형 폴리벤조옥사졸 등을 사용할 수 있다.
- [0161] 다음에, 절연층(123)에 개구(125)를 형성한다. 본 실시형태에서는, 실시형태 1에서 설명한 바와 같이 레이저광을 사용하여 개구(125)를 형성한다. 소스 전극층 또는 드레인 전극층(119)에 절연층(123)측으로부터 레이저광(124)을 선택적으로 조사하고, 조사된 에너지에 의해 소스 전극층 또는 드레인 전극층(119)의 조사 영역 위의 절연층(123)이 제거되어 개구(125)를 형성할 수 있다(도 11(A)~도 11(C) 참조). 본 실시형태에서는, 광흡수층의 광흡수에 의해 상층의 절연층에 개구를 형성하므로, 개구는 레이저광이 조사되는 영역에서만, 절연층에서 광흡수층과 중첩하도록(접하도록) 형성된다. 절연층에 형성되는 개구의 영역(형상)은, 레이저광 조사 영역의 형상뿐만 아니라, 아래에 형성된 광흡수층의 형상을 반영한다. 즉, 레이저광 조사 영역이 광흡수층 형성 영역과 중첩되는 영역이 개구 영역을 형성할 수 있기 때문에, 광흡수층의 형상과 레이저광 조사 영역(조사 스폭)을 제어함으로써, 다양한 형상의 개구를 형성할 수 있다.
- [0162] 소스 전극층 또는 드레인 전극층(119)이 노출된 개구(125)내에 화소 전극으로서 기능하는 발광소자의 제1 전극층(126)을 형성하여, 소스 전극층 또는 드레인 전극층(119)과 제1 전극층(126)이 전기적으로 접속될 수 있다(도 12(A)~도 12(C) 참조).
- [0163] 제1 전극층(126)도, 실시형태 3에서 설명한 바와 같이, 전치 기판 위에 도전성의 광흡수막을 형성한 후, 레이저광을 조사함으로써, 피전치 기판 위에 소망의 형상으로 가공되어 선택적으로 형성된다.
- [0164] 본 실시형태에서는, 제1 전극층은, 도전막을 형성한 후, 마스크층을 사용하여 소망의 형상으로 가공함으로써 형성된다.
- [0165] 제1 전극층(126)은, 스퍼터링법, PVD(Physical Vapor Deposition)법, 감압 CVD(LPCVD)법 또는 플라즈마 CVD법 등의 CVD(Chemical Vapor Deposition)법 등에 의해 형성할 수 있다. 제1 전극층(126)을 형성하는 도전성 재료로서는, 인듐 주석 산화물(ITO), 산화규소를 함유하는 인듐 주석 산화물(ITSO), 산화아연(ZnO) 등을 사용할 수 있다. 바람직하게는, ITO에 산화규소가 2~10 중량% 함유된 타겟을 사용하는 스퍼터링법에 의해, 산화규소를 함유하는 산화인듐 주석을 사용한다. 이 외에, ZnO에 갈륨(Ga)을 도핑한 도전성 재료, 산화규소를 함유하고 산화인듐에 2~20 wt%의 산화아연(ZnO)을 도핑한 타겟을 사용하여 형성된 산화물 도전성 재료인 인듐 아연 산화물(ITZO)을 사용하여도 좋다.
- [0166] 마스크층으로서는, 에폭시 수지, 폐놀 수지, 노볼락 수지, 아크릴 수지, 멜라민 수지, 우레탄 수지 등의 수지 재료를 사용한다. 또한, 벤조시클로부텐, 과릴렌, 불화아릴렌 에테르, 투파성을 가지는 폴리이미드 등의 유기 재료; 실록산계 폴리머 등의 중합에 의해 생성된 화합물 재료; 수용성 호모폴리머와 수용성 공중합체를 함유하

는 조성물 재료 등을 사용하여 액적 토출법에 의해 마스크층을 형성하여도 좋다. 또는, 감광제를 함유하는 시판(市販) 레지스트 재료를 사용하여도 좋고, 예를 들어, 포지티브형 레지스트 또는 네거티브형 레지스트를 사용하여도 좋다. 어느 재료를 사용한다고 하여도, 표면장력과 점도는, 예를 들어, 용매의 농도를 조정하거나 계면활성제 등을 추가하여 적절히 조정한다.

[0167] 제1 전극층(126)은 건식 에칭 또는 습식 에칭에 의해 가공될 수도 있다. ICP(Inductively Coupled Plasma: 유도 결합형 플라즈마) 에칭법을 이용하고 에칭 조건(예를 들어, 코일형 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 또는 기판측의 전극 온도)을 적절히 조절함으로써, 전극층을 테이퍼 형상으로 에칭할 수 있다. 또한, 에칭용 가스로서는, Cl_2 , BCl_3 , SiCl_4 , CCl_4 등의 염소계 가스, CF_4 , SF_6 , NF_3 등의 불소계 가스, 또는 O_2 를 적절히 사용할 수 있다.

[0168] 제1 전극층(126)은, 그의 표면이 평탄화되도록 CMP법으로 또는 폴리비닐 알코올계 다공질체를 사용하여 세정 및 연마하여도 좋다. 또한, CMP법을 이용한 연마 후, 제1 전극층(126)의 표면에 자외광 조사, 산소 플라즈마 처리 등을 행하여도 좋다.

[0169] 이상의 공정에 의해, 기판(100) 위에, 보텀 게이트형 TFT와 제1 전극층(126)이 접속된 표시 패널용의 TFT 기판이 완성된다. 또한, 본 실시형태에서의 TFT는 역스태거형이다.

[0170] 다음에, 절연층(131)(격벽이라고도 불린다)을 선택적으로 형성한다. 절연층(131)은 제1 전극층(126) 위에 개구부를 가지도록 형성된다. 본 실시형태에서는, 절연층(131)을 전면에 걸쳐 형성하고, 레지스트 등으로 된 마스크를 사용한 에칭에 의해 패터닝한다. 절연층(131)이, 직접 패턴을 선택적으로 형성할 수 있는 액적 토출법, 인쇄법, 디스펜서법 등에 의해 형성되는 경우에는, 에칭에 의한 패터닝은 반드시 필요한 것은 아니다.

[0171] 절연층(131)은, 산화규소, 질화규소, 산화질화규소, 산화알루미늄, 질화알루미늄, 산화질화알루미늄 등의 무기 절연성 재료; 아크릴산, 메타크릴산 또는 이들의 유도체; 폴리이미드, 방향족 폴리아미드, 폴리벤즈이미다졸 등의 내열성 고분자; 실록산계 재료를 출발 재료로 하여 형성되고 규소, 산소, 수소를 포함하는 화합물 중 $\text{Si}-\text{O}-\text{Si}$ 결합을 포함하는 무기 실록산의 절연 재료; 또는 규소에 결합하는 수소가 메틸이나 폐닐과 같은 유기기로 치환된 유기 실록산의 절연 재료를 사용하여 형성할 수 있다. 아크릴, 폴리이미드 등의 감광성 또는 비감광성 재료를 사용하여도 좋다. 절연층(131)은 곡률 반경이 연속적으로 변화하는 형상을 가지도록 형성되는 바람직하고, 이것에 의해, 절연층(131) 위에 형성되는 전계 발광층(132) 및 제2 전극층(133)의 피복성(커버리지)이 향상된다.

[0172] 또한, 액적 토출법에 의해 조성물을 토출하여 절연층(131)을 형성한 후, 평탄성을 높이기 위해 그의 표면을 압력에 의해 프레스하여 평탄화하여도 좋다. 프레스 방법으로서는, 롤러 형상의 것을 표면에 주사하여 표면의 요철을 경감시키거나, 또는 평탄한 뷴 형상의 것으로 표면을 수직으로 프레스할 수도 있다. 또는, 용제 등에 의해 표면을 연화 또는 용해시킨 후 에어 나이프로 표면의 요철부를 제거하여도 좋다. 또한, CMP법을 이용하여 표면을 연마하여도 좋다. 이 공정은, 액적 토출법으로 인하여 표면에 요철이 생기는 경우에 그 표면을 평탄화하는데 적용될 수 있다. 이 공정에 의해 평탄성이 향상되면, 표시 패널의 표시 열룩 등을 방지할 수 있어, 고정세한 화상을 표시할 수 있다.

[0173] 표시 패널용의 TFT 기판인 기판(100) 위에 발광소자를 형성한다(도 13(A) 및 도 13(B) 참조).

[0174] 전계 발광층(132)을 형성하기 전에, 대기압에서 200°C 의 열처리를 행하여 제1 전극층(134) 및 절연층(131) 중의 수분 또는 그들의 표면에 흡착하여 있는 수분을 제거한다. 또한, 감압하에서 $200\sim400^{\circ}\text{C}$, 보다 바람직하게는 $250\sim350^{\circ}\text{C}$ 로 열처리를 행하고, 그대로 대기에 노출시키지 않고 진공 증착법이나 감압하의 액적 토출법에 의해 전계 발광층(132)을 형성하는 것이 바람직하다.

[0175] 전계 발광층(132)으로서, 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료를 증착 마스크를 사용한 증착법 등에 의해 선택적으로 성막한다. 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료는 컬러 필터와 마찬가지로 액적 토출법(저분자 재료 또는 고분자 재료 등을 사용하여)에 의해 성막할 수도 있고, 이 경우, 마스크를 사용하지 않고도, RGB용 재료를 선택적으로 성막할 수 있어 바람직하다. 전계 발광층(132) 위에 제2 전극층(133)을 적층 형성하여, 발광소자를 사용한 표시 기능을 가지는 표시장치가 완성된다.

[0176] 도시하지 않았지만, 제2 전극층(133)을 덮도록 패시베이션막을 형성하는 것이 유효하다. 표시장치를 구성할 때 형성하는 패시베이션(보호)막은 단층 구조이어도 좋고 다층 구조이어도 좋다. 패시베이션막은, 질화규소(SiN), 산화규소(SiO_2), 산화질화규소(SiON), 질화산화규소(SiNO), 질화알루미늄(AlN), 산화질화알루미늄(AlON), 질소

함유량이 산소 함유량보다 많은 질화산화알루미늄(Al₂O₃), 산화알루미늄, 다이아몬드 라이크 카본(DLC), 또는 탄소 함유 질소를 함유하는 절연막의 단층 또는 적층으로 형성될 수 있다. 예를 들어, 탄소 함유 질소 또는 질화규소의 적층 또는 유기 재료를 사용할 수도 있고, 스티렌 폴리머와 같은 고분자 재료의 적층을 사용하여도 좋다. 또는, 실록산 재료를 사용하여도 좋다.

[0177] 이때, 커버리지가 좋은 막을 패시베이션막으로서 사용하는 것이 바람직하고, 패시베이션막으로서 탄소막, 특히 DLC막을 사용하는 것이 유효하다. DLC막은 실온으로부터 100°C 이하의 온도 범위에서 성막 가능하기 때문에, 내열성이 낮은 전계 발광층 위에도 용이하게 성막될 수 있다. DLC막은 플라즈마 CVD법(대표적으로는, RF 플라즈마 CVD법, 마이크로파 CVD법, 전자 사이클로트론 공명(ECR) CVD법, 열 필라멘트 CVD법 등), 열 소염법, 스퍼터링법, 이온 베ams 증착법, 레이저 증착법 등에 의해 형성할 수 있다. 성막에 사용하는 반응 가스로서는, 수소 가스와 탄화수소계 가스(예를 들어, CH₄, C₂H₂, 또는 C₆H₆)를 사용하여 글로우 방전에 의해 이온화하고, 부(負)의 자기 바이어스가 걸린 캐소드에 이온을 가속 충돌시켜 성막한다. 또한, CN막은 반응 가스로서 C₂H₄ 가스와 N₂ 가스를 사용하여 형성하면 좋다. DLC막은 산소에 대한 블로킹 효과가 높아, 전계 발광층의 산화를 억제하는 것이 가능하다. 그 때문에, 이 후에 계속되는 봉지(封止) 공정을 행하는 동안에 전계 발광층이 산화하는 문제를 방지할 수 있다.

[0178] 시일(seal)재를 형성하고, 봉지 기판을 사용하여 봉지한다. 그 후, 게이트 전극층(103)에 전기적으로 접속하도록 형성되는 게이트 배선층에 가요성 배선 기판을 접속하여, 외부와의 전기적 접속을 하여도 좋다. 이것은, 소스 배선층이기도 한 소스 전극층 또는 드레인 전극층(116)에 전기적으로 접속하도록 형성되는 소스 배선층에도 마찬가지로 적용될 수 있다.

[0179] 소자가 제공된 기판(100)과 봉지 기판 사이의 공간에 충전체를 충전하여 봉지를 행한다. 충전체의 충전에는 적하법을 이용할 수도 있다. 충전체 대신에, 질소 등의 불활성 가스를 충전하여도 좋다. 또한, 건조제를 표시장치 내에 제공함으로써, 발광소자의 수분에 의한 열화(劣化)를 방지할 수 있다. 건조제는 봉지 기판측에 제공하여도 좋고, 또는 소자를 가지는 기판(100)측에 제공하여도 좋으며, 기판에서 시일재가 형성되는 영역에 오목부를 형성하여 제공하여도 좋다. 또한, 봉지 기판의 구동회로 영역이나 배선 영역 등, 표시에 기여하지 않는 영역에 대응하는 장소에 건조제를 제공하면, 건조제가 불투명한 물질이어도 개구율을 저하시키는 일이 없다. 충전체에 흡습성 재료를 함유시켜, 건조제의 기능을 가지게 하여도 좋다. 이상의 공정에 의해, 발광소자를 사용한 표시 기능을 가지는 표시장치가 완성된다.

[0180] 본 실시형태에서는, 스위칭 TFT가 성글 게이트 구조를 가지는 경우를 나타내었지만, 스위칭 TFT가 더블 게이트 구조 등의 멀티게이트 구조이어도 좋다. 또한, 반도체층을 SAS나 결정성 반도체를 사용하여 형성한 경우, 일도전형을 부여하는 불순물의 침가에 의해 불순물 영역을 형성할 수도 있다. 이 경우, 반도체층은 농도가 다른 불순물 영역들을 가질 수도 있다. 예를 들어, 채널 영역 근방, 게이트 전극층과 겹치는 영역에 저농도 불순물 영역을 형성하고, 그 저농도 불순물 영역 외측의 영역에 고농도 불순물 영역을 형성하여도 좋다.

[0181] 본 실시형태는 실시형태 1 내지 실시형태 3 중의 어느 것과도 적절히 조합될 수 있다.

[0182] 본 발명에 의해, 복잡한 포토리소그래피 공정을 경감하여 간략화된 공정으로 표시장치를 제작할 수 있으므로, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서 고성능, 고신뢰성의 표시장치를 수율 좋게 제작할 수 있다.

[0183] [실시형태 5]

[0184] 본 실시형태에서는, 신뢰성이 높고 보다 간략화한 공정으로 표시장치를 제작하는 것을 목적으로 한 표시장치의 예에 대하여 설명한다. 상세하게는, 표시소자로서 발광소자를 사용하는 발광 표시장치에 대하여 설명한다. 본 실시형태에서의 표시장치 제작방법을 도 15(A) 및 도 15(B)를 참조하여 상세히 설명한다.

[0185] 절연 표면을 가지는 기판(140) 위의 하지막으로서, 스퍼터링법, PVD(Physical Vapor Deposition)법, 감압 CVD(LPCVD)법 또는 플라즈마 CVD법 등의 CVD(Chemical Vapor Deposition)법 등에 의해, 하지막(141a)을 질화산화규소막을 사용하여 10~200 nm(바람직하게는 50~150 nm)의 두께로 형성하고, 하지막(141b)을 산화질화규소막을 사용하여 50~200 nm(바람직하게는 100~150 nm)의 두께로 형성한다. 또는, 아크릴산, 메타크릴산 또는 이들의 유도체; 또는 폴리이미드, 방향족 폴리아미드, 폴리벤즈이미다졸 등의 내열성 고분자; 또는 실록산 수지를 사용하여도 좋다. 또한, 폴리비닐 알코올, 폴리비닐 부티랄 등의 비닐 수지, 에폭시 수지, 페놀 수지, 노볼락 수지, 아크릴 수지, 멜라민 수지, 우레탄 수지 등의 수지 재료를 사용하여도 좋다. 또한, 벤조시클로부텐, 파

릴렌, 불화아릴렌 에테르, 폴리이미드 등의 유기 재료, 수용성 호모폴리머와 수용성 공중합체를 함유하는 조성물 재료 등을 사용하여도 좋다. 또한, 광경화형 폴리벤조옥사졸 등의 옥사졸 수지를 사용할 수도 있다.

[0186] 또한, 액적 토출법, 인쇄법(스크린 인쇄나 오프셋 인쇄 등, 패턴을 형성하는 방법), 스판 코팅법 등의 도포법, 디핑법, 디스펜서법 등을 이용할 수도 있다. 본 실시형태에서는, 플라즈마 CVD법을 이용하여 하지막(141a)과 하지막(141b)을 형성한다. 기판(140)으로서는, 유리 기판, 석영 기판, 실리콘 기판, 금속 기판, 또는 스테인리스 강 기판의 표면에 절연막을 형성한 것을 사용하여도 좋다. 또한, 본 실시형태의 처리 온도에 견딜 수 있는 내열성을 가지는 플라스틱 기판, 또는 필름과 같은 가요성 기판을 사용하여도 좋다. 플라스틱 기판으로서는, PET(폴리에틸렌 테레프탈레이트), PEN(폴리에틸렌 나프탈레이트), 또는 PES(폴리에테르술폰)로 된 기판을 사용할 수 있고, 가요성 기판으로서는 아크릴 등의 합성 수지를 사용할 수 있다. 본 실시형태에서 제작하는 표시장치는 발광소자로부터의 광을 기판(140)을 통과시켜 취출하는 구성을 가지므로, 기판(140)은 투광성을 가질 필요가 있다.

[0187] 하지막으로서는, 산화규소, 질화규소, 산화질화규소, 질화산화규소 등을 사용할 수 있고, 단층 구조이어도 좋고, 2층, 3층과 같은 적층 구조이어도 좋다.

[0188] 다음에, 하지막 위에 반도체막을 형성한다. 반도체막은 각종 수단(예를 들어, 스퍼터링법, LPCVD법, 또는 플라즈마 CVD법)에 의해 25~200 nm(바람직하게는 30~150 nm)의 두께로 성막하면 좋다. 본 실시형태에서는, 비정질 반도체막을 레이저 결정화하여 얻어지는 결정성 반도체막을 사용하는 것이 바람직하다.

[0189] 이와 같이 하여 얻어진 반도체막에, 박막트랜지스터의 스레시홀드 전압을 제어하기 위해 미량의 불순물 원소(붕소 또는 인)를 도핑하여도 좋다. 이 불순물 원소의 도핑은 결정화 공정 전의 비정질 반도체막에 행하여도 좋다. 비정질 반도체막에 불순물 원소를 도핑하면, 그 후의 결정화를 위한 가열 처리에 의해 불순물의 활성화도 행할 수 있다. 또한, 도핑 시에 생기는 결함 등도 개선할 수 있다.

[0190] 다음에, 결정성 반도체막을 소망의 형상으로 에칭 가공하여 반도체층을 형성한다.

[0191] 에칭에는 플라즈마 에칭(건식 에칭)과 습식 에칭 중의 어느 쪽을 채용하여도 좋지만, 대면적 기판을 처리하기 위해서는 플라즈마 에칭이 적합하다. 에칭 가스로서는, CF₄, NF₃ 등의 불소계 가스, 또는 Cl₂, BCl₃ 등의 염소계 가스를 사용하고, He나 Ar 등의 불활성 가스를 적절히 첨가하여도 좋다. 또한, 대기압 방전 플라즈마를 사용한 에칭 가공을 적용하면, 국소적인 방전 가공도 가능하여, 기판의 전면에 마스크층을 형성할 필요가 없다.

[0192] 본 발명에서는, 배선층 또는 전극층을 형성하는 도전층, 소정의 패턴을 형성하기 위한 마스크층 등을, 액적 토출법과 같은, 패턴을 선택적으로 형성할 수 있는 방법에 의해 형성하여도 좋다. 액적 토출(분출)법(그의 방식에 따라서는, 잉크젯법이라고도 불린다.)에 의해, 특정의 목적으로 혼합된 조성물의 액적을 선택적으로 토출(분출)하여 소정의 패턴(예를 들어, 도전층이나 절연층)을 형성한다. 이때, 피형성 영역에 습윤성이나 밀착성을 제어하는 처리를 행하여도 좋다. 또한, 패턴을 프린트(전치) 또는 묘사할 수 있는 방법, 예를 들어, 인쇄법(스크린 인쇄나 오프셋 인쇄 등, 패턴을 형성하는 방법), 디스펜서법 등도 사용할 수도 있다.

[0193] 반도체층을 덮는 게이트 절연층을 형성한다. 게이트 절연층은 플라즈마 CVD법 또는 스퍼터링법 등에 의해, 두께 10~150 nm의 규소를 함유하는 절연막으로 형성한다. 게이트 절연층은, 질화규소, 산화규소, 산화질화규소, 질화산화규소로 대표되는 규소의 산화물 재료 또는 질화물 재료 등의 재료로 형성하면 좋고, 적층이어도 좋고 단층이어도 좋다. 예를 들어, 절연층은 질화규소막, 산화규소막, 질화규소막의 3층의 적층 구조, 또는 산화질화규소막의 단층 또는 2층으로 이루어지는 적층 구조이어도 좋다.

[0194] 다음에, 게이트 절연층 위에 게이트 전극층을 형성한다. 게이트 전극층은, 스퍼터링법, 증착법, CVD법 등의 방법에 의해 형성할 수 있다. 게이트 전극층은 탄탈(Ta), 텅스텐(W), 티탄(Ti), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr), 네오디뮴(Nd)으로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 형성하면 좋다. 또한, 게이트 전극층으로서, 인 등의 불순물 원소를 도핑한 다결정 규소막으로 대표되는 반도체막이나, 은, 납 및 구리를 함유하는 합금을 사용하여도 좋다. 또한, 게이트 전극층은 단층이어도 좋고 적층이어도 좋다.

[0195] 본 실시형태에서는 게이트 전극층을 테이퍼 형상을 가지고도록 형성하지만, 본 발명이 이것에 한정되는 것은 아니다. 게이트 전극층을 적층 구조로 하고, 1층만이 테이퍼 형상을 가지고, 다른 층은 이방성 에칭에 의해 수직 측면을 가지고 있어도 좋다. 본 실시형태에서와 같이, 적층된 게이트 전극층들에서 테이퍼 각도를 상이하게 하여도 좋고, 동일하게 하여도 좋다. 테이퍼 형상을 가지는 것에 의해, 그 위에 적층하는 막의 피복성이 향상되

고, 결함이 경감되어, 신뢰성이 향상된다.

[0196] 게이트 전극층을 형성할 때의 에칭 공정에 의해, 게이트 절연층은 다소 에칭되어 막 두께가 줄어드는 경우(소위 막 감소)가 있다.

[0197] 반도체층에 불순물 원소를 첨가하여 불순물 영역을 형성한다. 불순물 영역은, 그 불순물 영역의 농도를 제어함으로써 고농도 불순물 영역 또는 저농도 불순물 영역으로서 형성될 수 있다. 저농도 불순물 영역을 가지는 박막트랜지스터를 LDD(Light Doped Drain) 구조를 가지는 박막트랜지스터라고 부른다. 또한, 저농도 불순물 영역은 게이트 전극과 겹치도록 형성될 수 있고, 이와 같은 박막트랜지스터를 GOLD(Gate Overlaped LDD) 구조를 가지는 박막트랜지스터라고 부른다. 또한, 박막트랜지스터의 도전형은 그의 불순물 영역에 인(P) 등을 첨가함으로써 n형으로 한다. p채널형 박막트랜지스터를 형성하는 경우에는, 봉소(B) 등을 첨가하면 된다.

[0198] 본 실시형태에서는, 불순물 영역 중, 게이트 절연층을 사이에 두고 게이트 전극층과 겹치는 영역을 Lov 영역이라고 부르고, 게이트 절연층을 사이에 두고 게이트 전극층과 겹치지 않는 영역을 Loff 영역이라고 부른다. 도 15(B)에서는, 불순물 영역들이 해칭(hatching)과 블랭크(blank)(공백)로 나타내어져 있는데, 이것은, 블랭크로 나타낸 영역에는 불순물 원소가 도핑되어 있지 않다는 것을 의미하는 것이 아니고, 이 불순물 영역의 불순물 원소의 농도 분포가 마스크와 도핑 조건을 반영하고 있는 것을 이해하기 쉽게 한 것이다. 또한, 이것은 본 명세서의 다른 도면에서도 마찬가지이다.

[0199] 불순물 원소를 활성화하기 위해 가열 처리, 강광 조사, 또는 레이저광 조사를 행하여도 좋다. 활성화와 동시에, 게이트 절연층에의 플라즈마 데미지(damage)와 게이트 절연층과 반도체층과의 계면에의 플라즈마 데미지를 회복시킬 수 있다.

[0200] 다음에, 게이트 전극층과 게이트 절연층을 덮는 제1 층간절연층을 형성한다. 본 실시형태에서는, 절연막(167)과 절연막(168)의 적층 구조를 사용한다. 절연막(167) 및 절연막(168)으로서, 질화규소막, 질화산화규소막, 산화질화규소막, 산화규소막 등을 스퍼터링법 또는 플라즈마 CVD법에 의해 형성할 수 있고, 또한, 규소를 함유하는 다른 절연막의 단층 또는 3층 이상의 적층 구조를 사용하여도 좋다.

[0201] 또한, 질소 분위기 중에서 300~550°C로 1~12시간 열처리를 행하여, 반도체층을 수소화하는 공정을 행한다. 바람직하게는, 열처리를 400~500°C로 행한다. 이 공정에서, 층간절연층인 절연막(167)에 함유되는 수소에 의해 반도체층의 맹글링 본드를 종단시킨다. 본 실시형태에서는, 410°C로 열처리를 행한다.

[0202] 절연막(167) 및 절연막(168) 각각은, 질화알루미늄, 산화질화알루미늄, 질소 함유량이 산소 함유량보다 많은 질화산화알루미늄, 산화알루미늄, 다이아몬드 라이크 카본(DLC), 질소 함유 탄소, 폴리실라잔, 및 무기 절연성 재료를 함유하는 그 외의 물질로부터 선택된 재료로 형성할 수도 있다. 또한, 실록산을 함유하는 재료를 사용하여도 좋다. 또한, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐 등의 유기 절연성 재료를 사용하여도 좋다. 또한, 옥사졸 수지를 사용할 수도 있고, 예를 들어, 광경화형 폴리벤조옥사졸 등을 사용할 수 있다.

[0203] 다음에, 절연막(167), 절연막(168), 및 게이트 절연층에, 반도체층에 이르는 콘택트 홀(개구)을 형성한다.

[0204] 본 실시형태에서는, 실시형태 1에서 설명한 바와 같이 레이저광을 사용하여 개구를 형성한다. 반도체층의 소스 영역 및 드레인 영역에 절연막(167) 및 절연막(168)층으로부터 레이저광을 선택적으로 조사하고, 조사된 에너지에 의해 반도체층의 소스 영역 및 드레인 영역의 조사 영역 위의 절연막(167), 절연막(168), 및 게이트 절연층을 제거하여, 개구를 형성할 수 있다. 개구의 형상은 레이저광 조사 영역(스폿)과 레이저광이 조사되는 소스 전극층 또는 드레인 전극층의 형상에 의해 제어될 수 있다.

[0205] 반도체층의 소스 영역 및 드레인 영역이 노출된 개구 내에 소스 전극층 및 드레인 전극층을 형성하여, 반도체층의 소스 영역 및 드레인 영역을 소스 전극층 및 드레인 전극층에 전기적으로 접속할 수 있다.

[0206] 소스 전극층 및 드레인 전극층 각각은, PVD법, CVD법, 증착법 등에 의해 도전막을 성막한 후, 소망의 형상으로 가공하여 형성할 수 있다. 또한, 액적 토출법, 인쇄법, 디스펜서법, 전해 도금법 등에 의해 소정의 장소에 도전층을 선택적으로 형성할 수 있다. 또한, 리플로우(reflow)법, 다마신(damascene)법을 이용하여도 좋다. 소스 전극층 및 드레인 전극층 각각의 재료로서는, Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba 등의 금속 또는 그의 합금 또는 금속 질화물을 사용한다. 또한, 이들의 적층 구조로 하여도 좋다.

[0207] 본 실시형태에 나타내는 표시장치에 포함되는 게이트 전극층, 반도체층, 소스 전극층, 드레인 전극층, 실시형

태 3에서 설명한 바와 같이, 전치 기판 위에 도전성 재료나 반도체 재료를 사용한 광흡수막을 형성한 후, 레이저광을 조사하여, 피전치 기판 위에 소망의 형상으로 가공하여 선택적으로 형성함으로써 형성할 수 있다. 따라서, 포토리소그래피 공정을 사용하지 않기 때문에 제조 공정이 간략화되어, 재료의 손실을 방지할 수 있고, 저비용화를 달성할 수 있다.

[0208] 이상의 공정으로, Lov 영역에 p형 불순물 영역을 가지는 p채널형 박막트랜지스터(285)와, Lov 영역에 n형 불순물 영역을 가지는 n채널형 박막트랜지스터(275)가 주변 구동회로 영역(204)에 제공되고, Loff 영역에 n형 불순물 영역을 가지는 멀티 채널형의 n채널형 박막트랜지스터(265)와, Lov 영역에 p형 불순물 영역을 가지는 p채널형 박막트랜지스터(255)가 화소 영역(206)에 제공되어 있는 액티브 매트릭스 기판이 제작될 수 있다.

[0209] 본 발명은 본 실시형태에 한정되지 않고, 각각의 박막트랜지스터의 구조는 채널 형성 영역이 1개 형성되는 싱글 게이트 구조, 채널 형성 영역이 2개 형성되는 더블 게이트 구조, 또는 채널 형성 영역이 3개 형성되는 트리플 게이트 구조이어도 좋다.

[0210] 다음에, 제2 충간절연층으로서 절연막(181)을 형성한다. 도 15(A) 및 도 15(B)에서, 스크라이빙(scribing)에 의한 분리를 위한 분리 영역(201), FPC의 부착부인 외부 단자 접속 영역(202), 주변부를 위한 리드 배선 영역인 배선 영역(203), 주변 구동회로 영역(204), 화소 영역(206)이 제공되어 있다. 배선 영역(203)에는 배선(179a)과 배선(179b)이 제공되고, 외부 단자 접속 영역(202)에는 외부 단자에 접속되는 단자 전극층(178)이 제공되어 있다.

[0211] 절연막(181)은, 산화규소, 질화규소, 산화질화규소, 질화산화규소, 질화알루미늄, 질소를 함유하는 산화알루미늄(산화질화알루미늄이라고도 한다), 산소를 함유하는 질화알루미늄(질화산화알루미늄이라고도 한다), 산화알루미늄, 다이아몬드 라이크 카본(DLC), 질소 함유 탄소, PSG(인 유리), BPSG(인 붕소 유리), 알루미나, 및 무기 절연성 재료를 함유하는 다른 물질로부터 선택된 재료로 형성할 수 있다. 또한, 실록산 수지를 사용하여도 좋다. 또한, 폴리아미드, 아크릴, 폴리아미드, 폴리아미드 아미드, 레지스트, 벤조시클로부텐, 저유전율(Low-k) 재료 등의, 감광성 또는 비감광성의 유기 절연성 재료를 사용하여도 좋다. 또한, 옥사졸 수지를 사용할 수도 있고, 예를 들어, 광경화형 폴리벤조옥사졸 등을 사용할 수 있다. 평탄화를 위하여 형성하는 충간절연층은 내열성 및 절연성이 높고, 또한, 평탄화율이 높은 것이 요구되므로, 절연막(181)의 형성 방법으로서는, 스판 코팅법으로 대표되는 도포법을 이용하는 것이 바람직하다.

[0212] 절연막(181)은, 디핑법, 스프레이 도포, 닉터 나이프, 롤 코터(roll coater), 커튼 코터, 나이프 코터, CVD법, 증착법 등에 의해 형성할 수도 있다. 또한, 액적 토출법에 의해 절연막(181)을 형성하여도 좋다. 액적 토출법을 이용하는 경우에는, 재료액을 절약할 수 있다. 또한, 액적 토출법과 같이 패턴을 프린트 또는 묘사할 수 있는 방법, 예를 들어, 인쇄법(스크린 인쇄나 오프셋 인쇄 등, 패턴을 형성하는 방법), 디스펜서법 등도 사용할 수 있다.

[0213] 화소 영역(206)의 절연막(181)에 미세한 개구, 즉, 콘택트 홀을 형성한다. 소스 전극층 또는 드레인 전극층은 절연막(181)에 형성된 개구에서 제1 전극층(185)에 전기적으로 접속하고 있다. 절연막(181)에 형성되는 개구는 실시형태 1에서 설명한 바와 같이 레이저광 조사에 의해 형성될 수 있다. 개구의 형상은 레이저광 조사 영역(스폿)과 레이저광이 조사되는 소스 전극층 또는 드레인 전극층의 형상에 의해 제어될 수 있다.

[0214] 본 실시형태에서는, 소스 전극층 또는 드레인 전극층에, 비교적 증발하기 쉬운 저융점 금속(본 실시형태에서는 크롬)을 사용한다. 소스 전극층 또는 드레인 전극층에 절연막(181)측으로부터 레이저광을 선택적으로 조사하고, 조사된 에너지에 의해 소스 전극층 또는 드레인 전극층의 조사 영역 위의 절연막(181)이 제거되어, 개구를 형성할 수 있다. 소스 전극층 또는 드레인 전극층이 노출된 개구 내에 제1 전극층(185)을 형성하여, 소스 전극층 또는 드레인 전극층에 전기적으로 접속한다.

[0215] 제1 전극층(185)은 양극 또는 음극으로서 기능하고, 티탄, 니켈, 텉스텐, 크롬, 백금, 아연, 주석, 인듐, 몰리브덴으로부터 선택된 원소, 또는 질화티탄, 질화규화티탄, 규화텅스텐, 질화텅스텐, 질화규화텅스텐, 질화나이브 등의, 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료를 함유하는 막 또는 100 nm~800 nm의 총 막두께를 가지는 그들의 적층막을 사용하면 좋다.

[0216] 본 실시형태에서는, 표시소자로서 발광소자를 사용하고, 발광소자로부터의 광을 제1 전극층(185)측으로부터 측출하는 구조이기 때문에, 제1 전극층(185)이 투광성을 가진다. 제1 전극층(185)은, 투명 도전막을 형성하고 소망의 형상으로 에칭함으로써 형성된다.

[0217] 본 발명에서는, 투광성 전극층인 제1 전극층(185)으로서, 구체적으로는 투광성을 가지는 도전성 재료로 형성되

는 투명 도전막을 사용하면 좋고, 예를 들어, 산화텅스텐을 함유하는 인듐 산화물, 산화텅스텐을 함유하는 인듐 아연 산화물, 산화티탄을 함유하는 인듐 산화물, 산화티탄을 함유하는 인듐 주석 산화물 등을 사용할 수 있다. 물론, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 산화규소를 첨가한 인듐 주석 산화물(ITSO) 등도 사용할 수 있다.

[0218] 또한, 투광성을 가지지 않는 금속막과 같은 재료인 경우에도, 막 두께를 얇게(바람직하게는, 5 nm~30 nm 정도의 두께) 하여 광을 투과 가능한 상태로 해 두면, 제1 전극층(185)을 통해 광을 방사하는 것이 가능하게 된다. 또한, 제1 전극층(185)으로서 사용할 수 있는 금속 박막으로서는, 티탄, 텡스텐, 니켈, 금, 백금, 은, 알루미늄, 마그네슘, 칼슘, 리튬, 및 그들의 합금으로 형성되는 도전막 등을 사용할 수 있다.

[0219] 제1 전극층(185)은, 증착법, 스퍼터링법, CVD법, 인쇄법, 디스펜서법, 액적 토출법 등에 의해 형성할 수 있다. 본 실시형태에서는, 제1 전극층(185)을, 산화텅스텐을 함유하는 인듐 아연 산화물을 사용하여 스퍼터링법에 의해 형성한다. 제1 전극층(185)은, 바람직하게는 총 막두께 100 nm~800 nm로 형성하면 좋다. 제1 전극층(185)도, 실시형태 3에서 설명한 바와 같이, 전치 기판 위에 도전성 광흡수막을 형성한 후, 레이저광을 조사하여, 피전치 기판 위에 소망의 형상으로 가공하여 선택적으로 형성함으로써 형성한다.

[0220] 제1 전극층(185)은, 그의 표면이 평坦화되도록, CMP법에 의해, 또는 폴리비닐 알코올계의 다공질체를 사용하여 세정하여 연마하여도 좋다. 또한, CMP법을 이용한 연마 후에, 제1 전극층(185)의 표면에 자외광 조사, 산소 플라즈마 처리 등을 행하여도 좋다.

[0221] 제1 전극층(185)을 형성한 후, 가열 처리를 행하여도 좋다. 이 가열 처리에 의해, 제1 전극층(185) 중에 함유되는 수분이 방출된다. 따라서, 제1 전극층(185)에서 탈가스 등을 일으키지 않기 때문에, 제1 전극층 위에 수분에 의해 열화하기 쉬운 발광재료를 형성하여도, 발광재료는 열화하지 않고, 신뢰성이 높은 표시장치를 제작할 수 있다.

[0222] 다음에, 제1 전극층(185)의 단부와 소스 전극층 또는 드레인 전극층을 덮는 절연층(186)(격벽, 장벽 등으로도 불린다)을 형성한다.

[0223] 절연층(186)은, 산화규소, 질화규소, 산화질화규소, 질화산화규소 등으로 형성될 수 있고, 단층 구조이어도 좋고 또는 2층, 3층과 같은 적층 구조이어도 좋다. 또한, 절연층(186)은, 다른 재료로서, 질화알루미늄, 산소 함유량이 질소 함유량보다 많은 산화질화알루미늄, 질소 함유량이 산소 함유량보다 많은 질화산화알루미늄, 산화 알루미늄, 다이아몬드 라이크 카본(DLC), 질소 함유 탄소, 폴리실라잔, 및 무기 절연성 재료를 함유하는 다른 물질로부터 선택된 재료로 형성할 수도 있다. 실록산을 함유하는 재료를 사용하여도 좋다. 또한, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트, 벤조시클로부텐, 폴리실라잔 등의, 감광성 또는 비감광성의 유기 절연성 재료를 사용하여도 좋다. 또한, 옥사졸 수지를 사용할 수도 있고, 예를 들어, 광경화형 폴리벤조 옥사졸 등을 사용할 수 있다.

[0224] 절연층(186)은, 스퍼터링법, PVD(Physical Vapor Deposition)법, 감압 CVD(LPCVD)법 또는 플라즈마 CVD법 등의 CVD(Chemical Vapor Deposition)법 등에 의해 형성할 수 있다. 또한, 액적 토출법, 각종 인쇄법(스크린 인쇄나 오프셋 인쇄 등, 패턴을 형성하는 방법), 스펀 코팅법 등의 도포법, 디핑법, 디스펜서법 등을 이용할 수도 있다.

[0225] 소망의 형상으로 가공하는 에칭에 플라즈마 에칭(건식 에칭) 또는 습식 에칭을 채용하여도 좋지만, 대면적 기판을 처리하기 위해서는 플라즈마 에칭이 적합하다. 에칭 가스로서는, CF_4 , NF_3 등의 불소계 가스, 또는 Cl_2 , BCl_3 등의 염소계 가스를 사용한다. He 나 Ar 등의 불활성 가스를 적절히 첨가하여도 좋다. 또한, 대기압 방전 플라즈마를 사용한 에칭 가공을 적용하면, 국소적 방전 가공도 가능하고, 기판의 전면에 걸쳐 마스크층을 형성 할 필요가 없다.

[0226] 도 15(A)에 나타내는 접속 영역(205)에서, 제2 전극층과 같은 공정에 의해 같은 재료로 형성되는 배선층이, 게이트 전극층과 같은 공정에 의해 같은 재료로 형성되는 배선층에 전기적으로 접속된다.

[0227] 제1 전극층(185) 위에 발광층(188)이 형성된다. 또한, 도 15(A) 및 도 15(B)에서는 일 학소만을 나타내지만, 본 실시형태에서는 R(적), G(녹), B(청)의 각 색에 대응한 전계 발광층을 나누어 형성하고 있다.

[0228] 다음에, 발광층(188) 위에, 도전막으로 된 제2 전극층(189)이 형성된다. 제2 전극층(189)으로서는, Al, Ag, Li, Ca, 또는 이들의 합금이나 화합물, 예를 들어, MgAg, MgIn, AlLi, CaF₂, 또는 질화칼슘을 사용하면 좋다.

이렇게 하여, 제1 전극층(185), 발광층(188) 및 제2 전극층(189)을 포함하는 발광소자(190)가 형성된다(도 15(B) 참조).

[0229] 도 15(A) 및 도 15(B)에 나타낸 본 실시형태의 표시장치에서, 발광소자(190)로부터 발한 광은 제1 전극층(185)을 통하여 도 15(B) 중의 화살표의 방향으로 투과한다.

[0230] 본 실시형태에서는, 제2 전극층(189) 위에 패시베이션막(보호막)으로서 절연층을 형성하여도 좋다. 이와 같이 제2 전극층(189)을 덮도록 패시베이션막을 형성하는 것은 유효하다. 패시베이션막은, 질화규소, 산화규소, 산화질화규소, 질화산화규소, 질화알루미늄, 산화질화알루미늄, 질소 함유량이 산소 함유량보다 많은 질화산화알루미늄, 산화알루미늄, 다이아몬드 라이크 카본(DLC), 또는 질소 함유 탄소를 함유하는 절연막으로 형성되고, 이 절연막의 단층 구조 또는 적층 구조를 사용할 수 있다. 또는, 실록산 수지를 사용하여도 좋다.

[0231] 이 경우, 커버리지가 좋은 막을 패시베이션막으로서 사용하는 것이 바람직하고, 탄소막, 특히 DLC막을 사용하는 것이 유효하다. DLC막은 실온으로부터 100°C 이하의 온도 범위에서 성막 가능하기 때문에, 내열성이 낮은 발광층(188) 위에도 용이하게 성막할 수 있다. DLC막은, 플라즈마 CVD법(대표적으로는, RF 플라즈마 CVD법, 마이크로파 CVD법, 전자 사이클로트론 공명(ECR) CVD법, 열 필라멘트 CVD법 등), 열소염법, 스퍼터링법, 이온빔 증착법, 레이저 증착법 등으로 형성할 수 있다. 성막에 사용하는 반응 가스로서는, 수소 가스와 탄화수소계 가스(예를 들어, CH₄, C₂H₂, C₆H₆ 등)를 사용하여 글로우 방전에 의해 이온화하고, 그 이온을 부의 자기 바이어스가 걸린 캐소드에 가속 충돌시켜 성막한다. 또한, CN막은 반응 가스로서 C₂H₄ 가스와 N₂ 가스를 사용하여 형성하면 좋다. DLC막은 산소에 대한 블로킹 효과가 높으므로, 발광층(188)의 산화를 억제하는 것이 가능하다. 그 때문에, 이 후에 계속되는 봉지 공정을 행하는 동안에 발광층(188)이 산화하는 문제를 방지할 수 있다.

[0232] 이와 같이 발광소자(190)가 형성된 기판(140)과 봉지 기판(195)을 시일재(192)에 의해 고착하여, 발광소자를 봉지한다(도 15(A) 및 도 15(B) 참조). 시일재(192)로서는, 대표적으로는, 가시광 경화성 수지, 자외선 경화성 수지, 또는 열 경화성 수지를 사용하는 것이 바람직하다. 예를 들어, 비스페놀 A형 액상 수지, 비스페놀 A형 고형 수지, 브롬 함유 에폭시 수지, 비스페놀 F형 수지, 비스페놀 AD형 수지, 폐놀 수지, 크레졸 수지, 노볼락 수지, 고리 형상 지방족(cycloaliphatic) 에폭시 수지, 에피비스(Epi-Bis)형 에폭시 수지, 글리시딜 에스테르 수지, 글리시딜 아민계 수지, 복소환식(heterocyclic) 에폭시 수지, 변성 에폭시 수지 등을 사용할 수 있다. 또한, 시일재로 둘러싸인 영역에는 충전재(193)를 충전하여도 좋고, 질소 분위기에서 봉지함으로써 질소 등을 봉입하여도 좋다. 본 실시형태에서는, 하면 사출형이기 때문에, 충전재(193)는 투광성을 가질 필요가 없지만, 충전재(193)를 투과하여 광을 취출하는 구조인 경우에는 충전재가 투광성을 가질 필요가 있다. 대표적으로는, 가시광 경화 에폭시 수지, 자외선 경화 에폭시 수지, 또는 열경화 에폭시 수지를 사용하면 좋다. 이상의 공정으로, 본 실시형태의 발광소자를 사용한 표시 기능을 가지는 표시장치가 완성된다. 또한, 충전재는 액상으로 적하하여 표시장치 내에 충전할 수도 있다. 충전제로서 건조제 등의 흡습성 물질을 사용하면, 더욱 흡습 효과가 얻어져, 소자의 열화를 막을 수 있다.

[0233] EL 표시 패널 내에는, 소자 중의 수분에 의한 열화를 막기 위해, 건조제가 제공된다. 본 실시형태에서는, 건조제는 화소 영역을 둘러싸도록 봉지 기판에 형성된 오목부에 제공되어, 박형화를 방해하지 않는 구성으로 한다. 또한, 게이트 배선층에 대응하는 영역에도 건조제를 제공하여 흡습 면적을 넓게 하면, 흡습 효과가 높게 된다. 또한, 직접 발광하지 않는 게이트 배선층 위에 건조제를 제공하면, 광 취출 효율을 저하시키는 일도 없다.

[0234] 또한, 본 실시형태에서는, 유리 기판으로 발광소자를 봉지하는 경우를 나타낸다. 봉지 처리란, 발광소자를 수분으로부터 보호하기 위한 처리이고, 커버재로 기계적으로 봉입하는 방법, 열 경화성 수지 또는 자외광 경화성 수지로 봉입하는 방법, 금속 산화막이나 금속 질화막 등의 배리어 능력이 높은 박막에 의해 봉지하는 방법 중 어느 것인가를 사용한다. 커버재로서는, 유리, 세라믹스, 플라스틱 또는 금속을 사용할 수 있지만, 커버재측으로 광을 방사시키는 경우에는 커버재가 투광성이어야 한다. 또한, 커버재와 상기 발광소자가 형성된 기판은 열 경화성 수지 또는 자외광 경화성 수지 등의 시일재에 의해 서로 부착될 수 있고, 열처리 또는 자외광 조사 처리에 의해 수지를 경화시켜 밀폐 공간을 형성한다. 이 밀폐 공간 내에 산화바륨으로 대표되는 흡습제를 제공하는 것도 유효하다. 이 흡습제는, 시일재 위에 시일재에 접하여 제공되어도 좋고, 발광소자로부터의 광을 차단하지 않도록 격벽 위나 주변부에 제공되어도 좋다. 또한, 커버재와 발광소자가 형성된 기판과의 사이의 공간을 열 경화성 수지 또는 자외광 경화성 수지로 충전하는 것도 가능하다. 이 경우, 열 경화성 수지 또는 자외광 경화성 수지 중에 산화바륨으로 대표되는 흡습제를 첨가해 두는 것은 유효하다.

[0235] 또한, 소스 전극층 또는 드레인 전극층과 제1 전극층이 직접 접하여 전기적 접속을 행하지 않고, 배선층을 통하

여 서로 접속되어도 좋다.

[0236] 본 실시형태에서는, 외부 단자 접속 영역(202)에서 단자 전극층(178)을 이방성 도전층(196)에 의해 FPC(194)에 접속하여, 외부와 전기적으로 접속하는 구조로 한다. 또한, 표시장치의 상면도인 도 15(A)에 나타내는 바와 같이, 본 실시형태에서 제작되는 표시장치는, 신호선 구동회로를 각각 가지는 주변 구동회로 영역(204) 및 주변 구동회로 영역(209) 외에, 주사선 구동회로를 각각 가지는 주변 구동회로 영역(207) 및 주변 구동회로 영역(208)을 구비하고 있다.

[0237] 본 실시형태에서는 상기와 같은 회로가 포함되어 있지만, 본 발명이 이것에 한정되지 않는다. 주변 구동회로로서 IC 칩을 상술한 COG 방식이나 TAB 방식에 의해 실장한 것이어도 좋다. 또한, 게이트선 구동회로 및 소스선 구동회로의 수는 특별히 한정되지 않는다.

[0238] 또한, 본 발명의 표시장치에서, 화상 표시를 위한 구동방법은 특별히 한정되지 않고, 예를 들어, 점순차 구동방법이나 선순차 구동방법이나 면순차 구동방법 등을 사용하면 좋다. 대표적으로는, 선순차 구동방법을 사용하고, 시분할 계조 구동방법이나 면적 계조 구동방법을 적절히 사용하면 좋다. 또한, 표시장치의 소스선에 입력하는 영상 신호는 아날로그 신호이어도 좋고, 디지털 신호이어도 좋고, 영상 신호에 맞추어 구동회로 등을 적절히 설계하면 좋다.

[0239] 본 실시형태는 실시형태 1 내지 실시형태 3 중의 어느 것과도 적절히 조합될 수 있다.

[0240] 본 발명에 의해, 복잡한 포토리소그래피 공정을 경감하여 간략화된 공정으로 표시장치를 제작할 수 있으므로, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서, 고성능, 고신뢰성의 표시장치를 수율 좋게 제작할 수 있다.

[실시형태 6]

[0242] 본 발명에 의해 박막트랜지스터를 형성하고, 이 박막트랜지스터를 사용하여 표시장치를 형성할 수 있다. 발광소자를 사용하고, 또한, 이 발광소자를 구동하는 트랜지스터로서 n채널형 트랜지스터를 사용한 경우, 이 발광소자로부터의 광 방사는 하방 방사, 상방 방사, 양방 방사 중 하나로 행한다. 여기서는, 각각의 경우에 따른 발광소자의 적층 구조에 대하여 도 17(A)~도 17(C)를 참조하여 설명한다.

[0243] 또한, 본 실시형태에서는, 본 발명을 적용한 채널 보호형의 박막트랜지스터(461, 471, 481)를 사용한다. 박막트랜지스터(481)는 투광성 기판(480) 위에 제공되고, 게이트 전극층(493), 게이트 절연막(497), 반도체층(494), n형 반도체층(495a), n형 반도체층(495b), 소스 전극층 또는 드레인 전극층(487a), 소스 전극층 또는 드레인 전극층(487b), 채널 보호층(496), 절연층(499), 및 배선층(498)을 포함하고 있다. 게이트 전극층, 반도체층, 소스 전극층, 드레인 전극층 등은, 실시형태 3에서 설명한 바와 같이, 전치 기판 위에 도전성 광흡수막을 형성한 후, 레이저광을 조사하여, 피전치 기판 위에 소망의 형상으로 가공하여 선택적으로 형성함으로써 형성하여도 좋다. 따라서, 제조 공정이 간략화되어, 재료의 손실을 방지하고, 저비용화를 달성할 수 있다.

[0244] 본 실시형태에서 나타내는 도 17(A)~도 17(C)에서, 소스 전극층 또는 드레인 전극층(487b)에 이르는 콘택트홀(개구)을 절연층(499)에 형성한다.

[0245] 본 실시형태에서는, 실시형태 1에서 설명한 바와 같이 레이저광을 사용하여 개구를 형성한다. 소스 전극층 또는 드레인 전극층(487b)에 절연층(499)측으로부터 레이저광을 선택적으로 조사하고, 조사된 에너지에 의해 소스 전극층 또는 드레인 전극층(487b)의 조사 영역 위의 절연층(499)이 제거되어, 개구를 형성할 수 있다.

[0246] 소스 전극층 또는 드레인 전극층(487b)이 노출된 개구 내에 배선층(498)을 형성하여, 소스 전극층 또는 드레인 전극층(487b)을 배선층(498)에 전기적으로 접속할 수 있다. 배선층(498)은 발광소자의 제1 전극층(484)에 접속되기 때문에, 박막트랜지스터(481)와 발광소자가 배선층(498)을 통하여 서로 전기적으로 접속된다.

[0247] 본 실시형태에서는, 반도체층으로서 비정질 반도체층을 사용한다. 그러나, 본 발명이 본 실시형태에 한정되지 않고, 반도체층으로서 결정성 반도체층을 사용할 수도 있고, 일 도전형을 가지는 반도체층으로서 n형 반도체층을 사용할 수도 있다. n형 반도체층을 형성하는 대신에, PH₃ 가스를 사용한 플라즈마 처리에 의해 반도체층에 도전형을 부여하여도 좋다. 폴리실리콘 등의 결정성 반도체층을 사용하는 경우, 일 도전형을 가지는 반도체층을 형성하지 않고, 결정성 반도체층에 불순물을 도입(첨가)하여 일 도전형을 가지는 불순물 영역을 형성하여도 좋다. 또한, 웨타센 등의 유기 반도체를 사용할 수도 있다. 액적 토출법 등에 의해 유기 반도체를 선택적으로 성막함으로써, 가공 공정을 간략화할 수 있다.

- [0248] 반도체층으로서 결정성 반도체층을 사용하는 경우를 설명한다. 먼저, 비정질 반도체층을 결정화하여 결정성 반도체층을 형성한다. 결정화 공정에서, 비정질 반도체층에 결정화를 촉진하는 원소(촉매 원소 또는 금속 원소라고도 한다)를 첨가하고, 열처리(550°C ~ 750°C에서 3분~24시간)에 의해 결정화를 행한다. 규소의 결정화를 조장하는 금속 원소로서는, 철(Fe), 니켈(Ni), 코발트(Co), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 구리(Cu) 및 금(Au)으로부터 선택된 1종 또는 복수 종류를 사용할 수 있다.
- [0249] 결정화를 촉진하는 원소를 결정성 반도체층으로부터 제거 또는 감소시키기 위해, 불순물 원소를 함유하는 반도체층을 결정성 반도체층에 접하여 형성하고, 게터링 싱크(gettering sink)로서 기능시킨다. 불순물 원소로서는, n형을 부여하는 불순물 원소, p형을 부여하는 불순물 원소, 희가스 원소 등을 사용할 수 있다. 예를 들어, 인(P), 질소(N), 비소(As), 안티몬(Sb), 비스무트(Bi), 붕소(B), 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe)으로부터 선택된 1종 또는 복수종을 사용할 수 있다. n형 반도체층을 결정화를 촉진하는 원소를 함유하는 결정성 반도체층에 접하여 형성하고, 열처리(550°C ~ 750°C에서 3분~24시간)를 행한다. 결정성 반도체층 중에 함유된 결정화를 촉진하는 원소는 n형 반도체층 중으로 이동하고, 결정성 반도체층 중에 함유된 결정화를 촉진하는 원소가 제거 또는 감소되어, 반도체층이 형성된다. 한편, n형 반도체층은 결정성을 촉진하는 금속 원소를 함유하는 n형 반도체층이 되고, 그 후, 소망의 형상으로 가공되어 n형 반도체층이 된다. 이와 같이, n형 반도체층은 반도체층의 게터링 싱크로서 기능하고, 그대로 소스 영역 또는 드레인 영역으로도 기능한다.
- [0250] 반도체층의 결정화 공정과 게터링 공정을 복수 회의 가열 처리에 의해 행하여도 좋고, 한 번의 가열 처리에 의해 행할 수도 있다. 후자의 경우에는, 비정질 반도체층을 형성하고, 결정화를 촉진하는 원소를 첨가하고, 게터링 싱크로서 기능하는 반도체층을 형성한 후, 가열 처리를 행하면 좋다.
- [0251] 본 실시형태에서는, 게이트 절연층을 복수층의 적층에 의해 형성하고, 게이트 2층 구조를 이용하는 절연막(497)으로서, 게이트 전극층(493)측에 질화산화규소막과 산화질화규소막을 적층한다. 적층된 절연층은, 동일 채임 벼 내에서 진공을 파괴하지 않고 동일 온도에서 반응 가스를 바꾸면서 연속적으로 형성하는 것이 바람직하다. 진공을 파괴하지 않고 연속적으로 층들을 형성하면, 적층하는 층들 사이의 계면이 오염되는 것을 막을 수 있다.
- [0252] 채널 보호층(496)은, 폴리이미드, 폴리비닐 알코올 등을 사용하여 액적 토출법에 의해 형성하여도 좋다. 그 결과, 노광 공정을 생략할 수 있다. 채널 보호층은, 무기 재료(예를 들어, 산화규소, 질화규소, 산화질화규소, 또는 질화산화규소), 감광성 또는 비감광성 유기 재료(유기 수지 재료)(예를 들어, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트, 또는 벤조시클로부텐), 저유전율 재료 등의 1종 또는 복수종으로 이루어지는 막, 또는 이들 막의 적층을 사용하여 형성할 수 있다. 또한, 실록산 재료를 사용하여도 좋다. 채널 보호층(496)의 제작법으로서는, 플라즈마 CVD법이나 열 CVD법 등의 기상 성장법이나 스퍼터링법을 이용할 수 있다. 또한, 액적 토출법, 디스펜서법, 또는 인쇄법(스크린 인쇄나 오프셋 인쇄 등, 패턴을 형성하는 방법)을 사용할 수도 있다. 도포법에 의해 얻어지는 SOG막 등도 사용할 수 있다.
- [0253] 먼저, 광이 기판(480)측으로 방사되는 경우, 즉, 하방 방사를 행하는 경우에 대하여 도 17(A)를 참조하여 설명한다. 이 경우, 배선층(498), 제1 전극층(484), 전계 발광층(485), 제2 전극층(486)이 소스 전극층 또는 드레인 전극층(487b)에 접하도록 순차로 적층되어, 박막트랜지스터(481)에 전기적으로 접속되도록 한다. 광이 투과하는 기판(480)은 적어도 가시광에 대하여 투광성을 가질 필요가 있다.
- [0254] 다음에, 광이 기판(460)의 반대측으로 방사되는 경우, 즉, 상방 방사를 행하는 경우에 대하여 도 17(B)를 참조하여 설명한다. 박막트랜지스터(461)는 상술한 박막트랜지스터(481)와 마찬가지로 형성될 수 있다. 박막트랜지스터(461)에 전기적으로 접속되는 소스 전극층 또는 드레인 전극층(462)이 제1 전극층(463)과 접하여 전기적으로 접속된다. 제1 전극층(463), 전계 발광층(464), 제2 전극층(465)이 순차로 적층된다. 소스 전극층 또는 드레인 전극층(462)은 광 반사성을 가지는 금속층이고, 발광소자로부터 방사되는 광을 화살표로 나타낸 바와 같이 상방으로 반사한다. 소스 전극층 또는 드레인 전극층(462)이 제1 전극층(463) 위에 적층되어 있으므로, 제1 전극층(463)이 투광성 재료로 형성되고 광을 투과하여도, 이 광은 소스 전극층 또는 드레인 전극층(462)에서 반사되어, 기판(460)의 반대측으로 방사된다. 물론, 제1 전극층(463)을 광 반사성을 가지는 금속막으로 형성하여도 좋다. 발광소자로부터 방출하는 광은 제2 전극층(465)을 투과하여 방출되므로, 제2 전극층(465)은 적어도 가시광에 대하여 투광성을 가지는 재료로 형성된다.
- [0255] 마지막으로, 광이 기판(470)측과 그 반대측의 양쪽 모두로 방사하는 경우, 즉, 양방 방사를 행하는 경우에 대하여 도 17(C)를 참조하여 설명한다. 박막트랜지스터(471)도 채널 보호형 박막트랜지스터이다. 박막트랜지스터(471)의 반도체층에 전기적으로 접속되는 소스 전극층 또는 드레인 전극층이 배선층(475) 및 제1 전극층(472)에

전기적으로 접속되어 있다. 제1 전극층(472), 전계 발광층(473), 제2 전극층(474)이 순차로 적층된다. 이때, 제1 전극층(472)과 제2 전극층(474) 모두에 적어도 가시광에 대하여 투광성을 가지는 재료를 사용하거나, 또는 그들 전극층을 광을 투과할 수 있는 두께로 형성하면, 양방 방사가 실현된다. 이 경우, 광이 투과하는 절연층 및 기판(470)도 적어도 가시광에 대하여 투광성을 가질 필요가 있다.

[0256] 본 실시형태는 실시형태 1 내지 실시형태 5 중의 어느 것과도 적절히 조합될 수 있다.

[0257] 본 발명에 의해, 표시장치에 포함되는 배선 등의 구성물을 소망의 형상으로 형성할 수 있다. 또한, 복잡한 포토리소그래피 공정을 경감하여 간략화된 공정으로 표시장치를 제작할 수 있으므로, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서, 고성능, 고신뢰성의 표시장치를 수율 좋게 제작할 수 있다.

[0258] [실시형태 7]

[0259] 본 실시형태에서는, 신뢰성이 높고 보다 간략화한 공정으로 표시장치를 제작하는 것을 목적으로 한 표시장치의 예에 대하여 설명한다. 상세하게는, 표시소자로서 발광소자를 사용하는 발광 표시장치에 대하여 설명한다.

[0260] 본 실시형태에서는, 본 발명의 표시장치의 표시소자로서 사용할 수 있는 발광소자의 구성을 도 22(A)~도 22(D)를 참조하여 설명한다.

[0261] 도 22(A)~도 22(D)는 발광소자의 소자 구조를 나타내고, 제1 전극층(870)과 제2 전극층(850)과의 사이에, 유기 화합물과 무기 화합물의 혼합물로 형성된 전계 발광층(860)이 끼어져 있다. 도시한 바와 같이, 전계 발광층(860)은 제1 층(804), 제2 층(803), 및 제3 층(802)을 포함하고 있다.

[0262] 먼저, 제1 층(804)은, 제2 층(803)에 정공을 수송하는 기능을 담당하는 층이고, 적어도 제1 유기 화합물과, 제1 유기 화합물에 대하여 전자 수용성을 나타내는 제1 무기 화합물을 포함한다. 중요한 것은, 제1 유기 화합물과 제1 무기 화합물이 단순히 혼합되어 있는 것이 아니고, 제1 무기 화합물이 제1 유기 화합물에 대하여 전자 수용성을 나타내는 점이다. 이러한 구성으로 함으로써, 본래 내재적인 캐리어를 거의 가지지 않는 제1 유기 화합물에 많은 정공 캐리어가 발생하고, 매우 뛰어난 정공 주입성 및 정공 수송성이 제공될 수 있다.

[0263] 따라서, 제1 층(804)은, 무기 화합물을 혼합함으로써 얻어진다고 생각되는 효과(예를 들어, 내열성의 향상)뿐만 아니라, 뛰어난 도전성(특히, 제1 층(804)에서의 정공 주입성 및 정공 수송성)도 가질 수 있다. 이것은, 서로 전자적으로 상호작용하지 않는 유기 화합물과 무기 화합물을 단순히 혼합한 종래의 정공 수송층에서는 얻어질 수 없는 효과이다. 이 효과에 의해, 종래보다 구동 전압을 낮게 할 수 있다. 또한, 구동 전압의 상승을 초래하지 않고 제1 층(804)을 두껍게 할 수 있기 때문에, 오물 등에 기인하는 소자의 단락도 억제할 수 있다.

[0264] 그런데, 상술한 바와 같이, 제1 유기 화합물에서는 정공 캐리어가 발생하기 때문에, 제1 유기 화합물로서는 정공 수송성의 유기 화합물을 사용하는 것이 바람직하다. 정공 수송성의 유기 화합물로서는, 예를 들어, 프탈로시아닌(약칭: H₂Pc), 구리 프탈로시아닌(약칭: CuPc), 바나듐 프탈로시아닌(약칭: VOPc), 4,4',4'''-트리스(N,N-디페닐아미노)트리페닐아민(약칭: TDATA), 4,4',4'''-트리스[N-(3-메틸페닐)-N-페닐아미노]트리페닐아민(약칭: MTADATA), 1,3,5-트리스[N,N-디(m-톨릴)아미노]벤젠(약칭: m-MTDAB), N,N'-디페닐-N,N'-비스(3-메틸페닐)-1,1'-비페닐-4,4'-디아민(약칭: TPD), 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(약칭: NPB), 4,4'-비스{N-[4-(m-톨릴)아미노]페닐-N-페닐아미노}비페닐(약칭: DNTPD), 4,4',4'''-트리스(N-카르바졸일)트리페닐아민(약칭: TCTA) 등을 들 수 있지만, 본 발명이 이들에 한정되는 것은 아니다. 또한, 상술한 화합물 중에서도, TDATA, MTADATA, m-MTDAB, TPD, NPB, DNTPD, TCTA 등의 방향족 아민 화합물은 정공 캐리어를 쉽게 발생시킬 수 있고, 제1 유기 화합물로서 매우 적합한 화합물군이다.

[0265] 한편, 제1 무기 화합물은, 제1 유기 화합물로부터 전자를 빙기 쉬운 것이라면 어떠한 재료이어도 좋고, 다양한 금속 산화물 및 금속 질화물이 사용 가능하다. 주기율표의 제4족 내지 제12족에 속하는 천이 금속 산화물 중 어느 것이라도 전자 수용성을 나타내기 쉽기 때문에 바람직하다. 구체적으로는, 산화티탄, 산화지르코늄, 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화레늄, 산화루테늄, 산화아연 등을 예로서 들 수 있다. 또한, 상술한 금속 산화물 중에서도, 주기율표의 제4족 내지 제8족에 속하는 천이 금속 산화물은 전자 수용성이 높은 것이 많아, 바람직한 군(群)이다. 특히, 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화레늄은, 진공 증착이 가능하고 취급하기 쉽기 때문에 바람직하다.

[0266] 또한, 제1 층(804)은, 상술한 유기 화합물과 무기 화합물의 혼합물을 함유하는 층을 복수 적층하여 형성하여도 좋고, 또한, 다른 유기 화합물 또는 다른 무기 화합물을 더 함유하고 있어도 좋다.

- [0267] 다음에, 제3 층(802)에 대하여 설명한다. 제3 층(802)은 제2 층(803)에 전자를 수송하는 기능을 담당하는 층이고, 적어도 제3 유기 화합물과, 제3 유기 화합물에 대하여 전자 공여성을 나타내는 제3 무기 화합물을 포함한다. 중요한 것은, 제3 유기 화합물과 제3 무기 화합물이 단순히 혼합되어 있는 것이 아니고, 제3 무기 화합물이 제3 유기 화합물에 대하여 전자 공여성을 나타내는 점이다. 이러한 구성으로 함으로써, 본래 내재적인 캐리어를 거의 가지지 않는 제3 유기 화합물에서 많은 전자 캐리어가 발생하고, 매우 뛰어난 전자 주입성 및 전자 수송성이 제공될 수 있다.
- [0268] 따라서, 제3 층(802)은, 무기 화합물을 혼합함으로써 얻어진다고 생각되는 효과(예를 들어, 내열성의 향상)뿐만 아니라, 뛰어난 도전성(특히, 제3 층(802)에서의 전자 주입성 및 전자 수송성)도 가질 수 있다. 이것은, 서로 전자적으로 상호작용하지 않는 유기 화합물과 무기 화합물을 단순히 혼합한 종래의 전자 수송층에서는 얻을 수 없는 효과이다. 이 효과에 의해, 종래보다 구동 전압을 낮게 할 수 있다. 또한, 구동 전압의 상승을 초래하지 않고 제3 층(802)을 두껍게 할 수 있기 때문에, 오물 등에 기인하는 소자의 단락도 억제할 수 있다.
- [0269] 그런데, 상술한 바와 같이, 제3 유기 화합물에서는 전자 캐리어가 발생하기 때문에, 제3 유기 화합물로서는 전자 수송성의 유기 화합물을 사용하는 것이 바람직하다. 전자 수송성의 유기 화합물로서는, 예를 들어, 트리스(8-퀴놀리놀라토)알루미늄(약칭: Alq₃), 트리스(4-메틸-8-퀴놀리놀라토)알루미늄(약칭: Almq₃), 비스(10-하이드록시벤조[h]-퀴놀리나토)베릴륨(약칭: BeBq₂), 비스(2-메틸-8-퀴놀리놀라토)(4-페닐페놀라토)알루미늄(약칭: BA1q), 비스[2-(2'-하이드록시페닐)벤즈옥사졸라토]아연(약칭: Zn(BOX)₂), 비스[2-(2'-하이드록시페닐)벤조티아졸라토]아연(약칭: Zn(BTZ)₂), 바소페난트롤린(약칭: BPhen), 바소큐프로인(약칭: BCP), 2-(4-비페닐일)-5-(4-tert-부틸페닐)-1,3,4-옥사디아졸(약칭: PBD), 1,3-비스[5-(4-tert-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(약칭: OXD-7), 2,2,2''-(1,3,5-벤젠트리일)-트리스(1-페닐-1H-벤조이미다졸)(약칭: TPBI), 3-(4-비페닐일)-4-페닐-5-(4-tert-부틸페닐)-1,2,4-트리아졸(약칭: TAZ), 3-(4-비페닐일)-4-(4-에틸페닐)-5-(4-tert-부틸페닐)-1,2,4-트리아졸(약칭: p-EtTAZ) 등을 들 수 있지만, 본 발명이 이들에 한정되는 것은 아니다. 또한, 상술한 화합물 중에서도, Alq₃, Almq₃, BeBq₂, BA1q, Zn(BOX)₂, Zn(BTZ)₂ 등의 방향족 고리를 포함하는 퀼레이트 배위자를 가지는 퀼레이트 금속 캐리어나, BPhen, BCP 등의 페난트롤린 골격을 가지는 유기 화합물이나, PBD, OXD-7 등의 옥사디아졸 골격을 가지는 유기 화합물은 전자 캐리어를 발생하기 쉽고, 제3 유기 화합물로서 적합한 화합물군이다.
- [0270] 한편, 제3 무기 화합물은, 제3 유기 화합물에 전자를 공여하기 쉬운 것이라면 어느 것이어도 좋고, 다양한 금속 산화물 및 금속 질화물이 사용 가능하다. 알칼리 금속 산화물, 알칼리토류 금속 산화물, 희토류 금속 산화물, 알칼리 금속 질화물, 알칼리토류 금속 질화물, 희토류 금속 질화물이 전자 공여성을 나타내기 쉽기 때문에 바람직하다. 구체적으로는, 산화리튬, 산화스트론튬, 산화바륨, 산화에르븀, 질화리튬, 질화마그네슘, 질화칼슘, 질화이트륨, 질화란탄 등을 에로서 들 수 있다. 특히, 산화리튬, 산화바륨, 질화리튬, 질화마그네슘, 질화칼슘은 진공 증착이 가능하고 취급하기 쉽기 때문에 바람직하다.
- [0271] 또한, 제3 층(802)은, 상술한 유기 화합물과 무기 화합물의 혼합물을 함유하는 층을 복수 적층하여 형성하여도 좋고, 또한, 다른 유기 화합물 또는 다른 무기 화합물을 더 포함하고 있어도 좋다.
- [0272] 다음에, 제2 층(803)에 대하여 설명한다. 제2 층(803)은 발광 기능을 담당하는 층이고, 발광성의 제2 유기 화합물을 포함하고 있다. 또한, 제2 무기 화합물을 포함하는 구성이어도 좋다. 제2 층(803)은, 다양한 발광성 유기 화합물 및 무기 화합물 중 어느 것이라도 사용하여 형성할 수 있다. 그러나, 제2 층(803)은 제1 층(804)이나 제3 층(802)에 비해 전류가 흐르기 어렵다고 생각되기 때문에, 제2 층(803)의 막 두께는 10 nm~100 nm 정도가 바람직하다.
- [0273] 제2 유기 화합물로서는, 어느 발광성 유기 화합물이라도 사용할 수 있다. 예를 들어, 9,10-디(2-나프틸)안트라센(약칭: DNA), 9,10-디(2-나프틸)-2-tert-부틸안트라센(약칭: t-BuDNA), 4,4'-비스(2,2-디페닐비닐)비페닐(약칭: DPVBi), 쿠마린 30, 쿠마린 6, 쿠마린 545, 쿠마린 545T, 페릴렌, 루브렌, 페리플란텐, 2,5,8,11-테트라(tert-부틸)페릴렌(약칭: TBP), 9,10-디페닐안트라센(약칭: DPA), 5,12-디페닐테트라센, 4-(디시아노메틸렌)-2-메틸-[p-(디메틸아미노)스티릴]-4H-페란(약칭: DCM1), 4-(디시아노메틸렌)-2-메틸-6-[2-(줄룰리딘-9-일)에테닐]-4H-페란(약칭: DCM2), 4-(디시아노메틸렌)-2,6-비스[p-(디메틸아미노)스티릴]-4H-페란(약칭: BisDCM) 등을 들 수 있다. 또한, 비스[2-(4'-6'-디플루오로페닐)페리디나토-N,C^{2'}]이리듐(페롤리네이트)(약칭: FIripic), 비스{2-[3'-5'-비스(트리플루오로메틸)페닐]페리디나토-N,C^{2'}}이리듐(페롤리네이트)(약칭: Ir(CF₃ppy)₂(pic)), 트

리스(2-페닐피리디나토-N,C^{2'})이리듐(약칭: Ir(ppy)₃), 비스(2-페닐피리디나토-N,C^{2'})이리듐(아세틸아세토네이트)(약칭: Ir(ppy)₂(acac)), 비스[2-(2'-티에닐)피리디나토-N,C^{3'}]이리듐(아세틸아세토네이트)(약칭: Ir(thp)₂(acac)), 비스(2-페닐퀴놀리나토-N,C^{2'})이리듐(아세틸아세토네이트)(약칭: Ir(pq)₂(acac)), 비스[2-(2'-벤조티에닐)피리디나토-N,C^{3'}]이리듐(아세틸아세토네이트)(약칭: Ir(btp)₂(acac)) 등의, 인광을 방출할 수 있는 화합물 사용할 수도 있다.

[0274]

또한, 제2 층(803)에는, 일중항 여기 발광재료 외에, 금속 착체 등을 함유하는 삼중항 여기 발광재료를 사용하여도 좋다. 예를 들어, 적색 발광성의 화소, 녹색 발광성의 화소 및 청색 발광성의 화소 중, 휘도 반감 시간이 비교적 짧은 적색 발광성의 화소를 삼중항 여기 발광재료로 형성하고, 그 외의 화소를 일중항 여기 발광재료로 형성한다. 삼중항 여기 발광재료는, 발광 효율이 좋으므로, 같은 휘도를 얻는데 필요한 소비전력이 적어도 된다는 특징이 있다. 즉, 적색 화소에 삼중항 여기 발광재료를 사용한 경우, 발광소자에 인가되는 전류량이 적어도 되므로, 신뢰성을 향상시킬 수 있다. 또한, 저소비전력화를 달성하기 위해, 적색 발광성의 화소와 녹색 발광성의 화소를 삼중항 여기 발광재료로 형성하고, 청색 발광성의 화소를 일중항 여기 발광재료로 형성하여도 좋다. 인간의 시감도가 높은 녹색의 발광소자도 삼중항 여기 발광재료로 형성함으로써, 더욱 저소비전력화를 달성할 수 있다.

[0275]

또한, 제2 층(803)에는, 상술한 발광을 나타내는 제2 유기 화합물뿐만 아니라, 다른 유기 화합물이 더 첨가되어도 좋다. 첨가할 수 있는 유기 화합물로서는, 예를 들어, 앞에서 설명한 TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, TCTA, Alq₃, Almq₃, BeBq₂, BA1q, Zn(BOX)₂, Zn(BTZ)₂, BPhen, BCP, PBD, OXD-7, TPBI, TAZ, p-EtTAZ, DNA, t-BuDNA, DPVBi 외에, 4,4'-비스(N-카르바졸일)비페닐(약칭: CBP), 1,3,5-트리스[4-(N-카르바졸일)페닐]벤젠(약칭: TCPB) 등을 들 수 있지만, 본 발명이 이것들에 한정되는 것은 아니다. 또한, 제2 유기 화합물 외에 첨가하는 유기 화합물은, 제2 유기 화합물을 효율 좋게 발광시키기 위해, 제2 유기 화합물의 여기 에너지보다 큰 여기 에너지를 가지고, 또한, 제2 유기 화합물보다 많이 첨가되어 있는 것이 바람직하다(그것에 의해, 제2 유기 화합물의 농도 소광을 막을 수 있다). 또는, 다른 기능으로서 첨가된 유기 화합물이 제2 유기 화합물과 함께 발광을 나타내어도 좋다(그것에 의해, 백색 발광 등도 가능하게 된다).

[0276]

제2 층(803)은, 발광 파장대가 다른 발광층을 화소마다 형성하여, 컬러 표시를 행하는 구성으로 하여도 좋다. 전형적으로는, R(적), G(녹), B(청)의 각 색에 대응한 발광층을 형성한다. 이 경우에도, 화소의 광 방사측에 그 발광 파장대의 광을 투과하는 필터를 제공함으로써, 색 순도의 향상, 및 화소 영역의 경면화(비침)의 방지를 도모할 수 있다. 필터를 제공함으로써, 종래 필요하다고 여겨져 왔던 원 편광판 등을 생략하는 것이 가능하게 되어, 발광층으로부터 방사되는 광의 손실을 없앨 수 있다. 또한, 비스듬한 쪽으로부터 화소 영역(표시 화면)을 본 경우에 일어나는 색조의 변화를 저감할 수 있다.

[0277]

제2 층(803)의 재료로서는, 저분자계 유기 발광재료와 고분자계 유기 발광재료 중 어느 것이나 사용할 수 있다. 고분자계 유기 발광재료는 저분자계 재료에 비해 물리적 강도가 높고, 소자의 내구성이 높다. 또한, 고분자계 유기 발광재료는 도포에 의해 성막하는 것이 가능하므로, 소자의 제작이 비교적 용이할 수 있다.

[0278]

발광색은 발광층에 포함되는 재료에 따라 정해지기 때문에, 발광층에 적합한 재료를 선택함으로써 소망의 발광을 나타내는 발광소자를 형성할 수 있다. 발광층에 사용할 수 있는 고분자계의 전계 발광 재료의 예로서는, 폴리파라페닐렌비닐렌계 재료, 폴리파라페닐렌계 재료, 폴리티오펜계 재료, 폴리플루오렌계 재료 등을 들 수 있다.

[0279]

폴리파라페닐렌비닐렌계 재료의 예로서는, 폴리(2,5-디알콕시-1,4-페닐렌비닐렌)[RO-PPV], 폴리(2-(2'-에틸-헥속시)-5-메톡시-1,4-페닐렌비닐렌)[MEH-PPV], 폴리(2-(디알콕시페닐)-1,4-페닐렌비닐렌)[ROPh-PPV] 등의 폴리(파라페닐렌비닐렌)[PPV]의 유도체를 들 수 있다. 폴리파라페닐렌계 재료의 예로서는, 폴리(2,5-디알콕시-1,4-페닐렌)[RO-PPP], 폴리(2,5-디헥속시-1,4-페닐렌) 등의 폴리파라페닐렌[PPP]의 유도체를 들 수 있다. 폴리티오펜계 재료의 예로서는, 폴리(3-알킬티오펜)[PAT], 폴리(3-헥실티오펜)[PHT], 폴리(3-시클로헥실티오펜)[PCHT], 폴리(3-시클로헥실-4-메틸티오펜)[PCHMT], 폴리(3,4-디시클로헥실티오펜)[PDCHT], 폴리[3-(4-옥틸페닐)-티오펜][POPT], 폴리[3-(4-옥틸페닐)-2,2비티오펜][PTOPT] 등의 폴리티오펜[PT]의 유도체를 들 수 있다. 폴리플루오렌계 재료의 예로서는, 폴리(9,9-디알킬플루오렌)[PDAF], 폴리(9,9-디옥틸플루오렌)[PDOF] 등의 폴리플루오렌[PF]의 유도체를 들 수 있다.

- [0280] 제2 무기 화합물로서는, 제2 유기 화합물의 발광을 소광하기 어려운 무기 화합물이면 어느 것이어도 좋고, 다양한 금속 산화물 및 금속 질화물을 사용할 수 있다. 특히, 주기율표의 제13족 또는 제14족에 속하는 금속 산화물은, 제2 유기 화합물의 발광을 소광하기 어렵기 때문에 바람직하고, 구체적으로는, 산화알루미늄, 산화갈륨, 산화규소, 산화계르마늄이 바람직하다. 그러나, 본 발명이 이들에 한정되는 것은 아니다.
- [0281] 또한, 제2 층(803)은, 상술한 유기 화합물과 무기 화합물의 혼합물을 함유하는 층을 복수 적층하여 형성하여도 좋고, 또한, 다른 유기 화합물 또는 다른 무기 화합물을 더 포함하고 있어도 좋다. 발광층의 층 구조는 변경될 수 있는 것이고, 특정의 전자 주입 영역이나 발광 영역을 구비하는 대신에, 전자 주입용의 전극층을 구비하거나 발광성 재료를 분산시켜 구비하거나 하는 변형은, 본 발명의 취지를 벗어나지 않는 범위에서 허용될 수 있는 것이다.
- [0282] 상기한 재료로 형성한 발광소자는 순방향으로 바이어스됨으로써 발광한다. 발광소자를 포함하는 표시장치의 화소는 단순 매트릭스 방식 또는 액티브 매트릭스 방식으로 구동될 수 있다. 어쨌든, 개개의 화소는 어느 특정 타이밍에서 순방향 바이어스를 인가함으로써 발광하고, 어느 일정 기간에는 비발광 상태로 되어 있다. 이 비발광 시간에 역방향 바이어스를 인가함으로써 발광소자의 신뢰성을 향상시킬 수 있다. 발광소자에서는, 일정 구동 조건하에서 발광 강도가 저하하는 열화 모드와, 화소내에서 비발광 영역이 확대하여 외관상 희도가 저하하는 열화 모드가 있지만, 순방향 및 역방향으로 바이어스를 인가하는 교류적인 구동을 행함으로써, 열화의 진행을 늦출 수 있어, 발광 표시장치의 신뢰성을 향상시킬 수 있다. 또한, 디지털 구동과 아날로그 구동의 어느 것이나 사용할 수 있다.
- [0283] 따라서, 봉지 기판에 컬러 필터(착색층)를 제공하여도 좋다. 컬러 필터(착색층)는 증착법이나 액적 토출법에 의해 형성할 수 있고, 컬러 필터(착색층)를 사용하여 고정세한 표시를 행할 수도 있다. 이것은, 컬러 필터(착색층)에 의해 RGB의 각 발광 스펙트럼에서 넓은 피크가 날카로운 피크로 되도록 변경될 수 있기 때문이다.
- [0284] 단색의 발광을 나타내는 재료를 성막하고, 컬러 필터나 색변환층을 조합함으로써, 풀 컬러 표시를 행할 수 있다. 컬러 필터(착색층)나 색변환층은, 예를 들어, 봉지 기판에 제공되고, 소자 기판에 접착될 수 있다.
- [0285] 물론, 단색 발광의 표시를 행하여도 좋다. 예를 들어, 단색 발광을 사용하여 에리어(area) 컬러 타입의 표시장치를 형성하여도 좋다. 에리어 컬러 타입은 패시브 매트릭스형 표시부에 적합하고, 주로 문자 및/또는 기호를 표시할 수 있다.
- [0286] 제1 전극층(870) 및 제2 전극층(850)의 재료는 일 함수를 고려하여 선택할 필요가 있고, 제1 전극층(870) 및 제2 전극층(850) 각각은 화소 구성에 따라 어느 것도 양극 또는 음극이 될 수 있다. 구동용 박막트랜지스터의 도전형이 p채널형인 경우, 도 22(A)에 나타내는 바와 같이, 제1 전극층(870)을 양극, 제2 전극층(850)을 음극으로 하는 것이 좋다. 또한, 구동용 박막트랜지스터의 도전형이 n채널형인 경우에는, 도 22(B)에 나타내는 바와 같이, 제1 전극층(870)을 음극, 제2 전극층(850)을 양극으로 하는 것이 바람직하다. 제1 전극층(870) 및 제2 전극층(850)에 사용할 수 있는 재료에 대하여 설명한다. 제1 전극층(870)과 제2 전극층(850) 중, 양극으로서 기능하는 전극층에는 일 함수가 큰 재료(구체적으로는 일 함수가 4.5 eV 이상인 재료)를 사용하는 것이 바람직하고, 음극으로서 기능하는 다른 전극층에는 일 함수가 작은 재료(구체적으로는 일 함수가 3.5 eV 이하인 재료)를 사용하는 것이 바람직하다. 그러나, 제1 층(804)의 정공 주입 특성 및 정공 수송 특성이 우수하고, 제3 층(802)의 전자 주입 특성 및 전자 수송 특성이 우수하기 때문에, 제1 전극층(870)과 제2 전극층(850) 모두 거의 일 함수의 제한을 받지 않고, 다양한 재료를 사용할 수 있다.
- [0287] 도 22(A) 및 도 22(B)에 나타낸 발광소자는 제1 전극층(870)으로부터 광을 취출하는 구조이기 때문에, 제2 전극층(850)은 반드시 투광성을 가질 필요는 없다. 제2 전극층(850)은, 티탄, 니켈, 텉스텐, 크롬, 백금, 아연, 주석, 인듐, 탄탈, 알루미늄, 구리, 금, 은, 마그네슘, 칼슘, 리튬, 몰리브덴으로부터 선택된 원소, 또는 질화티탄, 질화규화티탄, 규화텅스텐, 질화텅스텐, 질화규화텅스텐, 질화니오브 등, 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료를 주성분으로 하는 막 또는 그들의 적층막으로 100 nm~800 nm의 총 막두께로 형성하면 좋다.
- [0288] 또한, 제1 전극층(870) 및 제2 전극층(850)에 관해서도 마찬가지로, 저항 가열에 의한 증착법, EB 증착법, 스퍼터링법, CVD법, 스퍼터링법, 습식법 등을 이용할 수 있다. 또한, 제1 전극층(870) 및 제2 전극층(850)도, 실시 형태 3에서 설명한 바와 같이, 전자 기판 위에 도전성 광흡수막을 형성한 후, 레이저광을 조사하여, 피전자 기판 위에 소망의 형상으로 가공하여 선택적으로 형성함으로써 형성하여도 좋다.
- [0289] 또한, 제1 전극층(870)에 사용하는 재료와 같은 투광성을 가지는 도전성 재료를 사용하여 제2 전극층(850)을 형

성하면, 제2 전극층(850)으로부터도 광을 츄출하는 구조가 되어, 발광소자로부터 방사되는 광이 제1 전극층(870)과 제2 전극층(850)의 양쪽 모두로부터 방사되는 양면 방사 구조로 할 수 있다.

[0290] 또한, 본 발명의 발광소자는 제1 전극층(870)과 제2 전극층(850)의 종류를 바꿈으로써 다양한 변형을 가질 수 있다.

[0291] 도 22(B)는, 전계 발광층(860)이 제1 전극층(870)측으로부터 제3 층(802), 제2 층(803), 제1 층(804)의 순으로 적층하여 형성되는 경우를 나타낸다.

[0292] 도 22(C)는, 도 22(A)의 구조에서 제1 전극층(870)에 광 반사성을 가지는 전극층을 사용하고, 제2 전극층(850)에 투광성을 가지는 전극층을 사용하고 있고, 발광소자로부터 방사된 광이 제1 전극층(870)에서 반사되고 제2 전극층(850)을 투과하여 방사되는 구조를 나타낸다. 마찬가지로, 도 22(D)는, 도 22(B)의 구조에서 제1 전극층(870)에 광 반사성을 가지는 전극층을 사용하고, 제2 전극층(850)에 투광성을 가지는 전극층을 사용하고, 발광소자로부터 방사된 광이 제1 전극층(870)에서 반사되고 제2 전극층(850)을 투과하여 방사되는 구조를 나타낸다.

[0293] 이상에서 설명한 바와 같이, 본 발명의 발광소자에서는, 제1 전극층(870)과 제2 전극층(850)과의 사이에 끼어진 층이, 유기 화합물과 무기 화합물이 복합된 층을 포함하는 전계 발광층(860)으로 형성되어 있다. 그리고, 발광소자는, 유기 화합물과 무기 화합물을 혼합함으로써 높은 캐리어 주입성 및 캐리어 수송성의 기능을 제공하는 층(즉, 제1 층(804) 및 제3 층(802))이 제공되어 있는 유기-무기 복합형의 발광소자이다. 또한, 제1 층(804)과 제3 층(802) 중, 제1 전극층(870)측에 제공되는 층은, 특히 유기 화합물과 무기 화합물이 복합된 층일 필요가 있고, 제2 전극층(850)측에 제공되는 층은 유기 화합물과 무기 화합물 중 어느 하나만을 함유하여도 좋다.

[0294] 또한, 유기 화합물과 무기 화합물이 혼합된 층인 전계 발광층(860)의 형성 방법으로서는 다양한 방법을 이용할 수 있다. 예를 들어, 유기 화합물과 무기 화합물의 양쪽 모두를 저항 가열에 의해 증발시켜 공중착하는 방법을 들 수 있다. 그 외에, 유기 화합물을 저항 가열에 의해 증발시키는 한편, 무기 화합물을 일렉트론 범(EB)에 의해 증발시켜 공중착하여도 좋다. 또한, 유기 화합물을 저항 가열에 의해 증발시키는 것과 동시에, 무기 화합물을 스퍼터링하여, 양쪽 모두를 동시에 퇴적하는 방법도 들 수 있다. 그 외에, 습식법에 의해 전계 발광층(860)을 형성하여도 좋다.

[0295] 본 실시형태는, 발광소자를 가지는 표시장치에 대한 상기한 실시형태들 중 어느 것과도 자유롭게 조합될 수 있다. 본 실시형태는 실시형태 1 내지 실시형태 5 중 어느 것과도 적절히 자유롭게 조합될 수 있다.

[0296] 본 발명에 의해, 복잡한 포토리소그래피 공정을 경감하여 간략화된 공정으로 표시장치를 제작할 수 있으므로, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서, 고성능, 고신뢰성의 표시장치를 수율 좋게 제작할 수 있다.

[실시형태 8]

[0298] 본 실시형태에서는, 신뢰성이 높고 보다 간략화한 공정으로 저비용으로 표시장치를 제작하는 것을 목적으로 한 표시장치의 예에 대하여 설명한다. 상세하게는, 표시소자로서 발광소자를 사용하는 발광 표시장치에 대하여 설명한다. 본 실시형태에서는, 본 발명의 표시장치의 표시소자로서 적용할 수 있는 발광소자의 구성을 도 23(A)~도 23(C) 및 도 24(A)~도 24(C)를 참조하여 설명한다.

[0299] 일렉트로루미네스نس를 이용하는 발광소자는, 발광재료가 유기 화합물인지, 무기 화합물인지에 따라 구별되고, 일반적으로, 전자(前者)는 유기 EL 소자, 후자는 무기 EL 소자라고 불리고 있다.

[0300] 무기 EL 소자는 그의 소자 구성에 따라, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 전자는 발광재료의 입자를 바인더 중에 분산시킨 전계 발광층을 가지고, 후자는 발광재료의 박막으로 형성된 전계 발광층을 가지고 있는 점에 차이가 있지만, 고전계에 의해 가속된 전자를 필요로 하는 점에서는 양자 동일하다. 또한, 얻어지는 발광의 메카니즘으로서는, 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광과, 금속이온의 내각 전자 천이를 이용하는 국재(局在)형 발광이 있다. 일반적으로, 분산형 무기 EL 소자는 도너-억셉터 재결합형 발광을 가지고, 박막형 무기 EL 소자는 국재형 발광을 가지는 경우가 많다.

[0301] 본 발명에서 사용할 수 있는 발광재료는 모체 재료와, 발광 중심이 되는 불순물 원소를 포함한다. 함유시키는 불순물 원소를 변경함으로써, 다양한 색의 발광을 얻을 수 있다. 발광재료의 형성방법으로서는, 고상법 및 액상법(공침법) 등의 다양한 방법을 이용할 수 있다. 또한, 증발 열분해법, 복분해법, 프리커서(precursor)의 열분해 반응에 의한 방법, 역미셀(reversed micelle)법, 이를 방법과 고온 소성을 조합한 방법, 동결 건조법 등의

액상법 등도 사용할 수 있다.

[0302] 고상법은, 모체 재료와 불순물 원소 또는 불순물 원소를 함유하는 화합물을 청량하여, 막자사발에서 혼합하고, 전기로에서 가열하고, 소성을 행하여 반응시켜, 모체 재료에 불순물 원소를 함유시키는 방법이다. 소성 온도는 700~1500°C가 바람직하다. 이것은, 온도가 너무 낮은 경우에는 고상 반응이 진행되지 않고, 온도가 너무 높은 경우에는 모체 재료가 분해되어 버리기 때문이다. 또한, 분말 상태에서 소성을 행하여도 좋지만, 펠렛(pellet) 상태에서 소성을 행하는 것이 바람직하다. 비교적 고온에서의 소성을 필요로 하지만, 고상법은 간단한 방법이기 때문에, 생산성이 좋고, 대량생산에 적합하다.

[0303] 액상법(공침법)은, 모체 재료 또는 모체 재료를 함유하는 화합물과 불순물 원소 또는 불순물 원소를 함유하는 화합물을 용액 중에서 반응시키고, 건조시킨 후, 소성을 행하는 방법이다. 발광재료의 입자가 균일하게 분포되어, 입경이 작고 낮은 소성 온도에서도 반응이 진행될 수 있다.

[0304] 발광재료에 사용하는 모체 재료로서는, 황화물, 산화물, 또는 질화물을 사용할 수 있다. 황화물로서는, 예를 들어, 황화아연(ZnS), 황화카드뮴(CdS), 황화칼슘(CaS), 황화이트륨(Y₂S₃), 황화갈륨(Ga₂S₃), 황화스트론튬(SrS), 황화바륨(BaS) 등을 사용할 수 있다. 산화물로서는, 예를 들어, 산화아연(ZnO), 산화이트륨(Y₂O₃) 등을 사용할 수 있다. 질화물로서는, 예를 들어, 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN) 등을 사용할 수 있다. 또한, 셀렌화아연(ZnSe), 텔루르화아연(ZnTe) 등도 사용할 수 있고, 또는 황화칼슘-갈륨(CaGa₂S₄), 황화스트론튬-갈륨(SrGa₂S₄), 황화바륨-갈륨(BaGa₂S₄) 등의 3원계 혼정(混晶)을 사용할 수도 있다.

[0305] 국재형 발광의 발광 중심으로서, 망간(Mn), 구리(Cu), 사마륨(Sm), 테르븀(Tb), 에르븀(Er), 틸륨(Tm), 유로퓸(Eu), 세륨(Ce), 프라세오디뮴(Pr) 등을 사용할 수 있다. 또한, 불소(F), 염소(Cl) 등의 할로겐 원소가 첨가되어도 좋다. 할로겐 원소는 전하 보상으로서 기능할 수도 있다.

[0306] 한편, 도너-액셉터 재결합형 발광의 발광 중심으로서, 도너 준위를 형성하는 제1 불순물 원소와 억셉터 준위를 형성하는 제2 불순물 원소를 함유하는 발광재료를 사용할 수 있다. 제1 불순물 원소로서는, 예를 들어, 불소(F), 염소(Cl), 알루미늄(Al) 등을 사용할 수 있다. 제2 불순물 원소로서는, 예를 들어, 구리(Cu), 은(Ag) 등을 사용할 수 있다.

[0307] 도너-액셉터 재결합형 발광의 발광재료를 고상법에 의해 합성하는 경우, 모체 재료와, 제1 불순물 원소 또는 제1 불순물 원소를 함유하는 화합물과, 제2 불순물 원소 또는 제2 불순물 원소를 함유하는 화합물을 각각 청량하여, 막자사발에서 혼합한 후, 전기로에서 가열하고, 소성을 행한다. 모체 재료로서는, 상술한 모체 재료를 사용할 수 있고, 제1 불순물 원소 또는 제1 불순물 원소를 함유하는 화합물로서는, 예를 들어, 불소(F), 염소(Cl), 황화알루미늄(Al₂S₃) 등을 사용할 수 있고, 제2 불순물 원소 또는 제2 불순물 원소를 함유하는 화합물로서는, 예를 들어, 구리(Cu), 은(Ag), 황화구리(Cu₂S), 황화은(Ag₂S) 등을 사용할 수 있다. 소성 온도는 700~1500°C가 바람직하다. 이것은, 온도가 너무 낮은 경우에는 고상 반응이 진행되지 않고, 온도가 너무 높은 경우에는 모체 재료가 분해되어 버리기 때문이다. 또한, 분말 상태에서 소성을 행하여도 좋지만, 펠렛 상태에서 소성을 행하는 것이 바람직하다.

[0308] 또한, 고상 반응을 이용하는 경우의 불순물 원소로서, 제1 불순물 원소와 제2 불순물 원소를 함유하는 화합물을 조합하여 사용하여도 좋다. 이 경우, 불순물 원소가 확산되기 쉽고, 고상 반응이 진행되기 쉬워지므로, 균일한 발광재료를 얻을 수 있다. 또한, 여분의 불순물 원소가 들어가지 않기 때문에, 순도가 높은 발광재료를 얻을 수 있다. 제1 불순물 원소와 제2 불순물 원소를 함유하는 화합물로서는, 예를 들어, 염화구리(CuCl), 염화은(AgCl) 등을 사용할 수 있다.

[0309] 또한, 이들 불순물 원소의 농도는 모체 재료에 대하여 0.01~10 원자%이면 좋고, 바람직하게는 0.05~5 원자%이다.

[0310] 박막형 무기 EL 소자의 경우, 전계 발광층은 상기 발광재료를 함유하는 층이고, 저항 가열 증착법, 전자빔 증착(EB 증착)법 등의 진공 증착법; 스팍터링법 등의 물리 기상 성장(PVD)법; 유기 금속 CVD법, 하이드라이드 수송 감압 CVD법 등의 화학 기상 성장(CVD)법; 원자층 에피택시(ALE)법 등에 의해 형성할 수 있다.

[0311] 도 23(A)~도 23(C)는 발광소자로서 사용할 수 있는 박막형 무기 EL 소자의 일례를 나타낸다. 도 23(A)~도 23(C)에서, 각 발광소자는 제1 전극층(50), 전계 발광층(52), 제2 전극층(53)을 포함한다.

[0312] 도 23(B) 및 도 23(C)에 나타내는 발광소자는, 도 23(A)의 발광소자의 전극층과 전계 발광층 사이에 절연층을

제공한 구조를 가진다. 도 23(B)에 나타내는 발광소자는, 제1 전극층(50)과 전계 발광층(52)과의 사이에 절연층(54)을 가지고, 도 23(C)에 나타내는 발광소자는, 제1 전극층(50)과 전계 발광층(52)과의 사이에 절연층(54a), 그리고 제2 전극층(53)과 전계 발광층(52)과의 사이에 절연층(54b)을 가지고 있다. 이와 같이, 절연층은 전계 발광층을 협지하는 한 쌍의 전극층 중 한쪽 전극층과 전계 발광층 사이에만 제공되어도 좋고, 또는 한 쌍의 전극층 양쪽 모두와 전계 발광층 사이에 제공되어도 좋다. 또한, 절연층은 단층 구조이어도 좋고, 복수층으로 이루어지는 적층 구조이어도 좋다.

[0313] 또한, 도 23(B)에서는 제1 전극층(50)에 접하도록 절연층(54)이 제공되어 있지만, 절연층과 전계 발광층의 순서를 역으로 하여, 제2 전극층(53)에 접하도록 절연층(54)을 제공하여도 좋다.

[0314] 분산형 무기 EL 소자의 경우, 입자 형상의 발광재료를 바인더 중에 분산시켜 막 형상의 전계 발광층을 형성한다. 발광재료의 제조방법에 의해, 소망의 크기의 입자를 얻을 수 없는 경우에는, 막자사발 등에서의 분쇄 등에 의해 발광재료를 입자 형상으로 가공하면 좋다. 바인더란, 입자 형상의 발광재료를 분산된 상태로 고정하여, 전계 발광층으로서의 형상으로 유지하기 위한 물질이다. 발광재료는, 바인더에 의해 전계 발광층 중에 균일하게 분산하여 고정된다.

[0315] 분산형 무기 EL 소자의 경우, 전계 발광층의 형성 방법으로서는, 전계 발광층을 선택적으로 형성할 수 있는 액적 토출법, 인쇄법(스크린 인쇄나 오프셋 인쇄 등), 스피n 코팅법 등의 도포법, 디핑법, 디스펜서법 등을 이용할 수 있다. 전계 발광층의 막 두께는 특별히 한정되는 것은 아니지만, 10~1000 nm의 두께가 바람직하다. 또한, 발광재료 및 바인더를 함유하는 전계 발광층에서, 발광재료의 비율은 50 wt% 이상 80 wt% 이하로 하면 좋다.

[0316] 도 24(A)~도 24(C)는 발광소자로서 사용할 수 있는 분산형 무기 EL 소자의 일례를 나타낸다. 도 24(A)에서 나타내는 발광소자는, 제1 전극층(60), 전계 발광층(62), 제2 전극층(63)의 적층 구조를 가지고, 바인더에 의해 보유된 발광재료(61)를 전계 발광층(62) 중에 함유한다.

[0317] 또한, 제1 전극층(50, 60)과 제2 전극층(53, 63)도, 실시형태 3에서 설명한 바와 같이, 전치 기판 위에 도전성 광흡수막을 형성한 후, 레이저광을 조사하여, 피전치 기판 위에 소망의 형상으로 가공하여 선택적으로 형성함으로써 형성하여도 좋다.

[0318] 본 실시형태에서 사용할 수 있는 바인더로서는, 유기 재료나 무기 재료를 사용할 수 있고, 유기 재료와 무기 재료의 혼합 재료를 사용하여도 좋다. 유기 재료로서는, 예를 들어, 시아노에틸 셀룰로오스계 수지와 같은, 비교적 유전율이 높은 폴리머, 폴리에틸렌, 폴리프로필렌, 폴리스티렌계 수지, 실리콘 수지, 에폭시 수지, 불화비닐리덴 등의 수지를 사용할 수 있다. 또한, 방향족 폴리아미드 또는 폴리벤즈이미다졸 등의 내열성 고분자, 또는 실록산 수지를 사용하여도 좋다. 또한, 실록산 수지란, Si-O-Si 결합을 가지는 수지에 상당한다. 실록산은, 규소(Si)와 산소(O)와의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 함유하는 유기기(예를 들어, 알킬기, 방향족 탄화수소)가 사용된다. 또는, 치환기로서, 플루오로기를 사용하여도 좋다. 또는, 치환기로서, 적어도 수소를 함유하는 유기기와, 플루오로기를 사용하여도 좋다. 또한, 예를 들어, 폴리비닐 알코올, 폴리비닐 부티랄 등의 비닐 수지, 폐놀 수지, 노볼락 수지, 아크릴 수지, 멜라민 수지, 우레탄 수지, 옥사졸 수지(폴리벤조옥사졸) 등의 수지 재료를 사용하여도 좋다. 이들 수지에, 티탄산바륨(BaTiO₃)이나 티탄산스트론튬(SrTiO₃) 등의 고유전율 미립자를 적당히 혼합하여 유전율을 조정할 수도 있다.

[0319] 바인더에 함유되는 무기 절연 재료로서는, 산화규소(SiO_x), 질화규소(SiN_x), 산소 및 질소를 함유하는 규소, 질화알루미늄(AlN), 산소 및 질소를 함유하는 알루미늄, 산화알루미늄(Al₂O₃), 산화티탄(TiO₂), BaTiO₃, SrTiO₃, 티탄산납(PbTiO₃), 니오브산칼륨(KNbO₃), 니오브산납(PbNbO₃), 산화탄탈(Ta₂O₅), 탄탈산바륨(BaTa₂O₆), 탄탈산리튬(LiTaO₃), 산화이트륨(Y₂O₃), 산화지르코늄(ZrO₂), 무기 절연성 재료를 함유하는 다른 물질로부터 선택된 재료를 사용할 수 있다. 유전율이 높은 무기 재료를 혼합하여(첨가 등에 의해), 발광재료 및 바인더를 함유하는 전계 발광층의 유전율을 더욱 제어하여, 유전율을 더욱 크게 할 수 있다. 바인더에 무기 재료와 유기 재료와의 혼합층을 사용하여 높은 유전율로 하면, 발광재료에 의해 다량의 전하를 유발할 수 있다.

[0320] 제조 공정에서, 발광재료는 바인더를 함유하는 용액 중에 분산된다. 본 실시형태에서 사용할 수 있는 바인더를 함유하는 용액의 용매로서는, 바인더 재료를 용해시키고, 전계 발광층을 형성하는 방법(다양한 습식 프로세스) 및 소망의 막 두께에 적합한 점도의 용액을 만들 수 있는 용매를 선택하는 것이 좋다. 유기 용매 등을 사용할 수 있고, 예를 들어, 바인더로서 실록산 수지를 사용하는 경우에는, 프로필렌 글리콜모노메틸 에테르, 프로필렌 글리콜모노메틸 에테르 아세테이트(PGMEA라고도 한다), 3-메톡시-3-메틸-1-부탄올(MMB라고도 한다) 등을 사용할

수 있다.

[0321] 도 24(B) 및 도 24(C)에 나타내는 발광소자는, 도 24(A)의 발광소자에서 전극층과 전계 발광층 사이에 절연층이 제공된 구조이다. 도 24(B)에 나타내는 발광소자는 제1 전극층(60)과 전계 발광층(62)과의 사이에 절연층(64)을 가지고, 도 24(C)에 나타내는 발광소자는 제1 전극층(60)과 전계 발광층(62)과의 사이에 절연층(64a), 그리고 제2 전극층(63)과 전계 발광층(62)과의 사이에 절연층(64b)을 가지고 있다. 이와 같이, 절연층은, 전계 발광층을 사이에 끼우고 있는 한 쌍의 전극층 중 한쪽 전극층과 전계 발광층과의 사이에 제공되어도 좋고, 한 쌍의 전극층 양쪽 모두와 전계 발광층과의 사이에 제공되어도 좋다. 또한, 절연층은 단층 구조이어도 좋고 복수 층으로 이루어지는 적층 구조이어도 좋다.

[0322] 또한, 도 24(B)에서는 제1 전극층(60)에 접하도록 절연층(64)이 제공되어 있지만, 절연층과 전계 발광층의 순서를 반대로 하여, 제2 전극층(63)에 접하도록 절연층(64)을 제공하여도 좋다.

[0323] 도 23(B) 및 도 23(C)에서의 절연층(54)과, 도 24(B) 및 도 24(C)에서의 절연층(64)은 특별히 한정되는 것은 아니지만, 그러한 절연층은 절연 내압이 높고, 치밀한 막질인 것이 바람직하고, 또한, 유전율이 높은 것이 바람직하다. 예를 들어, 산화규소(SiO₂), 산화이트륨(Y₂O₃), 산화티탄(TiO₂), 산화알루미늄(Al₂O₃), 산화하프늄(HfO₂), 산화탄탈(Ta₂O₅), 티탄산바륨(BaTiO₃), 티탄산스트론튬(SrTiO₃), 티탄산납(PbTiO₃), 질화규소(Si₃N₄), 산화지르코늄(ZrO₂) 등이나 이들의 혼합막 또는 2종 이상의 적층막을 사용할 수 있다. 그러한 절연막은, 스퍼터링, 증착, CVD 등에 의해 성막할 수 있다. 또한, 절연층은 그러한 절연 재료의 입자를 바인더 중에 분산시켜 성막하여도 좋다. 바인더 재료는, 전계 발광층에 함유되는 바인더와 같은 재료로 같은 방법에 의해 형성하면 좋다. 그러한 절연층의 두께는 특별히 한정되는 것은 아니지만, 10~1000 nm의 범위가 바람직하다.

[0324] 본 실시형태에서 나타내는 발광소자는, 전계 발광층을 끼우고 있는 한 쌍의 전극층 사이에 전압을 인가함으로써 발광을 얻을 수 있고, 직류 구동과 교류 구동의 어느 것에 의해서도 동작할 수 있다.

[0325] 본 발명에 의해, 복잡한 포토리소그래피 공정을 경감하여 간략화된 공정으로 표시장치를 제작할 수 있으므로, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서, 고성능, 고신뢰성의 표시장치를 수율 좋게 제작할 수 있다.

[0326] 본 실시형태는 실시형태 1 내지 실시형태 5 중의 어느 것과도 적절히 자유롭게 조합될 수 있다.

[실시형태 9]

[0328] 본 실시형태에서는, 신뢰성이 높고 보다 간략화한 공정으로 저비용으로 표시장치를 제작하는 것을 목적으로 한 표시장치의 예에 대하여 설명한다. 상세하게는, 표시소자로서 액정 표시소자를 사용하는 액정 표시장치에 대하여 설명한다.

[0329] 도 19(A)는 액정 표시장치의 상면도이고, 도 19(B)는 도 19(A)의 G-H선을 따라 취한 단면도이다.

[0330] 도 19(A)에 나타내는 바와 같이, 화소 영역(606)과, 주사선 구동회로인 구동회로 영역(608a, 608b)이 시일재(692)에 의해 기판(600)과 대향 기판(695)과의 사이에 봉지되고, IC 드라이버로 형성된 신호선 구동회로인 구동회로 영역(607)이 기판(600) 위에 제공되어 있다. 화소 영역(606)에는 트랜지스터(622)와 용량소자(커패시터)(623)가 제공되고, 구동회로 영역(608b)에는 트랜지스터(620, 621)를 가지는 구동회로가 제공되어 있다. 기판(600)에는, 상기 실시형태들에서와 같이 절연 기판을 사용할 수 있다. 또한, 일반적으로, 합성 수지로 된 기판은 다른 기판과 비교하여 내열 온도가 낮은 것이 우려되지만, 내열성이 높은 기판을 사용한 제작 공정 후에 전치하는 것에 의해, 합성 수지로 된 기판을 사용하는 것이 가능하다. 또한, 도면 중에서, 부호 602는 외부 단자 접속 영역, 부호 603은 봉지 영역을 나타낸다.

[0331] 화소 영역(606)에는, 스위칭 소자가 되는 트랜지스터(622)가 하지막(604a)과 하지막(604b)을 사이에 두고 제공되어 있다. 본 실시형태에서는, 트랜지스터(622)로서 멀티게이트형 박막트랜지스터(TFT)를 사용하고, 이 박막 트랜지스터는, 소스 영역 및 드레인 영역으로서 기능하는 불순물 영역을 가지는 반도체층, 게이트 절연층, 2층의 적층 구조를 가지는 게이트 전극층, 소스 전극층 및 드레인 전극층을 가지고 있다. 소스 전극층 또는 드레인 전극층은, 반도체층의 불순물 영역과 화소 전극층(630)에 접하여 전기적으로 접속되어 있다.

[0332] 소스 전극층 및 드레인 전극층 각각은 적층 구조로 되어 있고, 소스 전극층 및 드레인 전극층(644a, 644b)은 절연층(615)에 형성된 개구에서 화소 전극층(630)에 전기적으로 접속되어 있다. 절연층(615)에 형성되는 개구는 실시형태 1에서 설명한 바와 같이 레이저광 조사에 의해 형성할 수 있다. 본 실시형태에서는, 소스 전극층 또

는 드레인 전극층(644b)은 비교적 증발하기 쉬운 저용점 금속(본 실시형태에서는 크롬)을 사용하여 형성하고, 소스 전극층 또는 드레인 전극층(644a)은 소스 전극층 또는 드레인 전극층(644b)보다 증발하기 어려운 고용점 금속(본 실시형태에서는 텅스텐)을 사용하여 형성한다. 소스 전극층 및 드레인 전극층(644a, 644b)에 절연층(615)측으로부터 레이저광을 선택적으로 조사하고, 조사된 에너지에 의해 소스 전극층 또는 드레인 전극층(644b)의 조사 영역 위의 절연층(615)이 제거되어, 개구를 형성할 수 있다. 개구의 형상은 레이저광 조사 영역(스폿)과 조사되는 소스 전극층 및 드레인 전극층(644a, 644b)의 형상에 의해 제어될 수 있다. 소스 전극층 및 드레인 전극층(644a, 644b)이 노출된 개구 내에 화소 전극층(630)을 형성하여, 소스 전극층 및 드레인 전극층(644a, 644b)과 화소 전극층(630)을 전기적으로 접속한다.

[0333] 박막트랜지스터는 다양한 방법으로 제작될 수 있다. 예를 들어, 활성층으로서 결정성 반도체막을 사용하고, 결정성 반도체막 위에 게이트 절연막을 사이에 두고 게이트 전극을 형성하고, 이 게이트 전극을 사용하여 활성층에 불순물 원소를 첨가할 수 있다. 이와 같이, 게이트 전극을 사용한 불순물 원소의 첨가에 의해, 불순물 원소 첨가를 위한 마스크를 형성할 필요가 없다. 게이트 전극은 단층 구조 또는 적층 구조를 가질 수 있다. 불순물 영역은 그의 농도를 제어함으로써 고농도 불순물 영역 또는 저농도 불순물 영역으로 할 수 있다. 이와 같이 저농도 불순물 영역을 가지는 박막트랜지스터의 구조를 LDD(Light Doped Drain) 구조라고 부른다. 또한, 저농도 불순물 영역은 게이트 전극과 겹치도록 형성될 수 있고, 이와 같은 박막트랜지스터의 구조를 GOLD(Gate Overlaped LDD) 구조라고 부른다. 또한, 박막트랜지스터의 도전형은 불순물 영역에 인(P) 등을 사용하는 경우에는 n형이 된다. 붕소(B) 등을 첨가하면 박막트랜지스터의 도전형이 p형이 된다. 그 후, 게이트 전극 등을 덮는 절연막(611, 612)을 형성한다. 절연막(611)(및 절연막(612))에 혼입된 수소 원소에 의해, 결정성 반도체막의 댱글링 본드를 종단시킬 수 있다.

[0334] 평탄성을 더욱 높이기 위해, 층간절연층으로서 절연층(615)을 형성하여도 좋다. 절연층(615)으로서는, 유기 재료 또는 무기 재료, 또는 그들의 적층 구조를 사용할 수 있다. 예를 들어, 산화규소, 질화규소, 산화질화규소, 질화산화규소, 질화알루미늄, 산화질화알루미늄, 질소 함유량이 산소 함유량보다 많은 질화산화알루미늄, 산화 알루미늄, 다이아몬드 라이크 카본(DLC), 폴리실라잔, 질소 함유 탄소(CN), PSG(인 유리), BPSG(인 붕소 유리), 알루미나, 그 외의 무기 절연성 재료를 함유하는 물질로부터 선택된 재료를 사용할 수 있다. 또한, 유기 절연성 재료를 사용하여도 좋다. 유기 재료로서는, 감광성 재료와 비감광성 재료 중 어느 것이어도 좋고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트, 벤조시클로부텐, 실록산 수지 등을 사용할 수 있다. 또한, 실록산 수지란, Si-O-Si 결합을 함유하는 수지에 상당한다. 실록산은 규소(Si)와 산소(O)와의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 함유하는 유기기(알킬기, 방향족 탄화수소 등)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는, 치환기로서, 적어도 수소를 함유하는 유기기와, 플루오로기를 사용하여도 좋다.

[0335] 또한, 결정성 반도체막을 사용하는 경우, 화소 영역과 구동회로 영역을 동일 기판 위에 형성할 수 있다. 이 경우, 화소부의 각 트랜지스터와 구동회로 영역(608b)의 각 트랜지스터는 동시에 형성된다. 구동회로 영역(608b)에 포함되는 트랜지스터는 CMOS 회로를 구성한다. CMOS 회로에 포함되는 각 박막트랜지스터는 GOLD 구조이지만, 트랜지스터(622)와 같은 LDD 구조를 이용할 수도 있다.

[0336] 본 발명이 본 실시형태에 한정되지 않고, 화소 영역의 각 박막트랜지스터는 채널 형성 영역이 1개 형성되는 싱글 게이트 구조, 채널 형성 영역이 2개 형성되는 더블 게이트 구조, 채널 형성 영역이 3개 형성되는 트리플 게이트 구조 중 어느 것이어도 좋다. 마찬가지로, 주변 구동회로 영역의 각 박막트랜지스터도 싱글 게이트 구조, 더블 게이트 구조, 트리플 게이트 구조 중 어느 것이어도 좋다.

[0337] 또한, 본 발명이 본 실시형태에서 설명한 박막트랜지스터에 한정되지 않고, 본 발명은, 탑 게이트형(예를 들어, 순스태거형), 보텀 게이트형(예를 들어, 역스태거형), 채널 형성 영역의 상하에 게이트 절연막을 사이에 두고 배치된 2개의 게이트 전극층을 가지는 듀얼 게이트형, 및 그 외의 구조 중 어느 것이라도 이용하는 박막트랜지스터에도 적용될 수 있다.

[0338] 다음에, 화소 전극층(630)을 덮도록, 인쇄법이나 액적 토출법에 의해, 배향막으로 불리는 절연층(631)을 형성한다. 또한, 절연층(631)은 스크린 인쇄법이나 오프셋 인쇄법에 의해 선택적으로 형성될 수 있다. 그 후, 러빙 처리를 행한다. 이 러빙 처리는, 액정 모드가, 예를 들어, VA 모드인 경우에는 행하지 않을 때가 있다. 배향막으로서 기능하는 절연층(633)도 절연층(631)과 마찬가지이다. 그 다음, 시일재(692)를 액적 토출법에 의해 화소의 주변 영역에 형성한다.

[0339] 그 후, 배향막으로서 기능하는 절연층(633), 대향 전극으로서 기능하는 도전층(634), 컬러 필터로서 기능하는

착색층(635), 편광자(641)(편광판이라고도 한다), 및 편광자(642)가 제공된 대향 기판(695)을 스페이서(637)를 사이에 두고 TFT 기판인 기판(600)에 부착하고, 그들 사이의 공간에 액정층(632)을 형성한다. 본 실시형태의 액정 표시장치는 투과형이기 때문에, 기판(600)의, 소자가 제공된 면의 반대쪽 면에도 편광자(편광판)(643)를 제공한다. 편광자는 접착층을 사용하여 기판 위에 제공될 수 있다. 시일재에는 필러(filler)가 혼입되어 있어도 좋고, 또한, 대향 기판(695)에는 차폐막(블랙 매트릭스) 등이 제공되어 있어도 좋다. 또한, 컬러 필터 등은, 액정 표시장치가 풀 컬러 표시를 행하는 경우, 적색(R), 녹색(G), 청색(B)을 나타내는 재료로 형성하면 좋고, 액정 표시장치가 모노 컬러 표시를 행하는 경우에는, 착색층을 생략하거나 또는 적어도 하나의 색을 나타내는 재료로 형성하면 좋다.

[0340] 또한, 백라이트로서, 각각 R, G, B를 나타내는 발광 다이오드(LED) 등을 배치하고, 시분할에 의해 컬러 표시하는 계시가법 혼색법(필드 시퀀셜(field sequential)법)을 채용할 때에는, 컬러 필터를 형성하지 않는 경우가 있다. 블랙 매트릭스는, 트랜지스터 및 CMOS 회로의 배선에 의한 외광의 반사를 저감하기 위해, 트랜지스터 및 CMOS 회로와 겹치도록 형성하면 좋다. 또한, 블랙 매트릭스는, 용량소자와 겹치되도록 형성하여도 좋다. 이것은, 그 블랙 매트릭스가 용량소자에 포함되는 금속막에 의한 반사를 방지할 수 있기 때문이다.

[0341] 액정층을 형성하는 방법으로서, 디스펜서식(적하법)을 이용할 수 있고, 또는, 소자들이 제공된 기판(600)을 대향 기판(695)에 부착한 후 모세관 현상을 이용하여 액정을 주입하는 주입법을 이용할 수도 있다. 적하법은, 주입법을 적용하기 어려운 대형 기판을 사용할 때 적용하면 좋다.

[0342] 스페이서는 수 μm 크기의 입자를 산포하는 방법에 의해 제공되어도 좋지만, 본 실시형태에서는, 기판 전면에 수지막을 형성한 후, 이것을 예칭 가공하여 형성하는 방법을 채용했다. 이러한 스페이서의 재료를 스피너로 도포한 후, 노광과 현상 처리에 의해 소정의 패턴으로 형성한다. 또한, 재료를 클린 오븐 등에서 150~200°C로 가열하여 경화시킨다. 이와 같이 하여 제조되는 스페이서는 노광 및 현상 처리의 조건에 따라 다양한 형상을 가질 수 있지만, 스페이서의 형상은, 대향 기판을 부착한 때 액정 표시장치의 기계적 강도를 확보할 수 있도록 정상부가 평坦한 기둥 형상인 것이 바람직하다. 스페이서의 형상은 특별히 한정되지 않고, 원추형, 각주형 등이 어도 좋다.

[0343] 이어서, 화소 영역에 전기적으로 접속되어 있는 단자 전극층(678a, 678b) 위에 이방성 도전체층(696)을 사이에 두고, 접속용의 배선 기판인 FPC(694)를 제공한다. FPC(694)는 외부로부터의 신호 및 전위를 전달하는 역할을 담당한다. 상기한 공정들을 거쳐, 표시 기능을 가지는 액정 표시장치를 제작할 수 있다.

[0344] 또한, 트랜지스터에 포함되는 배선, 게이트 전극층, 화소 전극층(630), 대향 전극층인 도전층(634) 각각으로서, 인듐 주석 산화물(ITO), 산화인듐에 산화아연(ZnO)을 혼합한 인듐 아연 산화물(IZO), 산화인듐에 산화규소(SiO_2)를 혼합한 도전 재료, 유기 인듐, 유기 주석, 산화텅스텐을 함유하는 인듐 산화물, 산화텅스텐을 함유하는 인듐 아연 산화물, 산화티탄을 함유하는 인듐 산화물, 산화티탄을 함유하는 인듐 주석 산화물, 텅스텐(W), 몰리브덴(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오브(Nb), 탄탈(Ta), 크롬(Cr), 코발트(Co), 니켈(Ni), 티탄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속, 그러한 금속의 합금, 또는 그의 금속 질화물을 사용할 수 있다.

[0345] 편광판과 액정층과의 사이에 위상차막을 제공하여도 좋다.

[0346] 또한, 본 실시형태에서는 TN형의 액정 패널에 대하여 설명하지만, 상기 프로세스는 다른 방식의 액정 패널에 대해서도 마찬가지로 적용할 수 있다. 예를 들어, 유리 기판에 평행한 방향으로 전계를 인가하여 액정을 배향시키는 횡전계 방식의 액정 패널에 본 실시형태를 적용할 수 있다. 또한, VA(Vertical Alignment) 방식의 액정 패널에 본 실시형태를 적용할 수도 있다.

[0347] 도 5 및 도 6은, VA형 액정 패널의 화소 구조를 나타내고 있다. 도 5는 평면도이고, 도 6은 도 5의 I-J선을 따라 취한 단면 구조를 나타낸다. 이하의 설명에서는 이를 도면을 참조하여 설명한다.

[0348] 이 화소 구조에서는, 하나의 화소에 복수의 화소 전극이 제공되어 있고, 각각의 화소 전극이 TFT에 접속되어 있다. 각 TFT는 상이한 게이트 신호로 구동되도록 구성되어 있다. 즉, 멀티 도메인(multi-domain) 설계된 화소에서, 개개의 화소 전극에 인가하는 신호가 따로따로 제어되고 있다.

[0349] 화소 전극층(1624)은 개구(콘택트 홀)(1623)에서 배선층(1618)으로 TFT(1628)에 접속되어 있다. 또한, 화소 전극층(1626)은 개구(콘택트 홀)(1627)에서 배선층(1619)으로 TFT(1629)에 접속되어 있다. TFT(1628)의 게이트 배선층(1602)과 TFT(1629)의 게이트 전극층(1603)은, 상이한 게이트 신호가 인가되도록 분리되어 있다. 한편,

데이터선으로서 기능하는 배선층(1616)은 TFT(1628)와 TFT(1629)에서 공통으로 사용되고 있다.

[0350] 화소 전극층(1624)과 화소 전극층(1626)은, 실시형태 3에서 설명한 바와 같이, 전치 기판 위에 도전성의 광흡수 막을 형성한 후, 레이저광을 조사하여, 피전치 기판 위에 소망의 형상으로 가공하여 선택적으로 형성함으로써 형성되어도 좋다. 이와 같이, 본 발명을 사용하면, 제조 공정이 간략화되고, 재료의 손실을 막을 수 있으므로, 저비용으로 생산성 좋게 표시장치를 제작할 수 있다.

[0351] 화소 전극층(1624) 및 화소 전극층(1626)의 형상은 상이하고, 슬릿(1625)에 의해 분리되어 있다. 화소 전극층(1626)은, V자형으로 펴지는 화소 전극층(1624)을 둘러싸도록 형성되어 있다. 화소 전극층(1624)과 화소 전극층(1626)에의 전압 인가 타이밍을 TFT(1628)와 TFT(1629)에서 서로 다르게 함으로써, 액정(1650)의 배향을 제어하고 있다. 대향 기판(1601)에는 차광막(1632), 착색층(1636), 및 대향 전극층(1640)이 제공되어 있다. 또한, 착색층(1636)과 대향 전극층(1640) 사이에는 평탄화막(1637)이 형성되어, 액정(1650)의 배향 흐트러짐을 막고 있다.

[0352] 또한, 도 6에서, 부호 1600은 기판, 부호 1606은 게이트 절연층, 부호 1609는 반도체층, 부호 1610 및 1611은 일 도전형을 가지는 반도체층, 부호 1620 및 1622는 절연층, 부호 1646 및 1648은 배향막을 각각 나타낸다.

[0353] 도 7은 대향 기판측의 구조를 나타낸다. 대향 전극층(1640)은 상이한 화소들간에 공통으로 사용되고, 슬릿(1641)이 형성되어 있다. 이 슬릿(1641)과 화소 전극층(1624, 1626)측의 슬릿(1625)을 번갈아 맞물리도록 배치함으로써, 비스듬한 전계가 효과적으로 발생되어 액정의 배향을 제어할 수 있다. 이것에 의해, 액정의 배향 방향을 장소에 따라 다르게 할 수 있어, 시야각을 넓힐 수 있다.

[0354] 이와 같이, 화소 전극층으로서 유기 화합물과 무기 화합물의 복합 재료를 사용하여 액정 패널을 제조할 수 있다. 이와 같은 화소 전극을 사용함으로써, 인듐을 주성분으로 하는 투명 도전막을 사용할 필요가 없고, 원재료면에서의 병목(material bottleneck)을 해소할 수 있다.

[0355] 본 실시형태는 실시형태 1 내지 실시형태 3 중의 어느 것과도 적절히 자유롭게 조합될 수 있다.

[0356] 본 발명에 의해, 복잡한 포토리소그래피 공정을 경감하여 간략화된 공정으로 표시장치를 제작할 수 있으므로, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서, 고성능, 고신뢰성의 표시장치를 수율 좋게 제작할 수 있다.

[실시형태 10]

[0358] 본 실시형태에서는, 신뢰성이 높고 보다 간략화한 공정으로 저비용으로 표시장치를 제작하는 것을 목적으로 한 표시장치의 예에 대하여 설명한다. 상세하게는, 표시소자로서 액정 표시소자를 사용하는 액정 표시장치에 대하여 설명한다.

[0359] 도 18에 나타내는 표시장치에서는, 기판(250) 위에서, 화소 영역에, 역스태거형 박막트랜지스터인 트랜지스터(220), 화소 전극층(251), 절연층(252), 절연층(253), 액정층(254), 스페이서(281), 절연층(235), 대향 전극층(256), 컬러 필터(258), 블랙 매트릭스(257), 대향 기판(210), 편광판(편광자)(231), 및 편광판(편광자)(233)이 제공되고, 봉지 영역에, 시일재(282), 단자 전극층(287), 이방성 도전층(288), 및 FPC(286)가 제공되어 있다.

[0360] 본 실시형태에서 형성되는 역스태거형 박막트랜지스터인 트랜지스터(220)의 게이트 전극층, 반도체층, 소스 전극층, 드레인 전극층, 및 화소 전극층(251)은, 실시형태 3에서 설명한 바와 같이, 전치 기판 위에 도전성 재료 또는 반도체 재료를 사용한 광흡수막을 형성한 후, 레이저광을 조사하여, 피전치 기판 위에 소망의 형상으로 가공하여 선택적으로 형성함으로써 형성하여도 좋다. 이와 같이, 본 발명을 사용하면, 제조 공정이 간략화되고, 재료의 손실을 막을 수 있으므로, 저비용으로 생산성 좋게 표시장치를 제작할 수 있다.

[0361] 본 실시형태에서는, 반도체층으로서 비정질 반도체를 사용하고 있고, 일 도전성형을 가지는 반도체층은 필요에 따라 형성하면 좋다. 본 실시형태에서는, 반도체층과 일 도전성형을 가지는 반도체층으로서 비정질 n형 반도체층을 적층한다. 또한, n형 반도체층을 형성하여 n채널형 박막트랜지스터의 NMOS 구조를 형성하고, p형 반도체층을 형성하여 p채널형 박막트랜지스터의 PMOS 구조를 형성하고, n채널형 박막트랜지스터와 p채널형 박막트랜지스터의 CMOS 구조를 형성할 수 있다.

[0362] 또한, 도전형을 부여하기 위해, 도전형을 부여하는 원소를 도핑에 의해 첨가하여, 반도체층에 불순물 영역을 형성함으로써, n채널형 박막트랜지스터 또는 p채널형 박막트랜지스터를 형성할 수도 있다. n형 반도체층을 형성

하는 대신에, PH₃ 가스를 사용한 플라즈마 처리에 의해 반도체층에 도전형을 부여하여도 좋다.

[0363] 본 실시형태에서는, 트랜지스터(220)는 n채널형의 역스테거형 박막트랜지스터로 되어 있다. 또한, 반도체층의 채널 영역 위에 보호층을 형성한 채널 보호형의 역스테거형 박막트랜지스터를 사용할 수도 있다.

[0364] 다음에, 백라이트 유닛(352)의 구성에 대하여 설명한다. 백라이트 유닛(352)은, 형광을 발하는 광원(361)으로서 냉음극관, 열음극관, 발광 다이오드, 무기 EL, 유기 EL 등과, 이 형광을 도광판(365)으로 효율적으로 인도하기 위한 램프 리플렉터(lamp reflector)(362)와, 형광이 전반사하면서 전면(全面)에 광을 인도하기 위한 도광판(365)과, 명도의 편차를 저감하기 위한 확산판(366), 및 도광판(365) 아래로 누출된 광을 재사용하기 위한 반사판(364)을 포함하고 있다.

[0365] 백라이트 유닛(352)에는, 광원(361)의 휘도를 조정하기 위한 제어 회로가 접속되어 있다. 이 제어 회로로부터 공급되는 신호에 의해, 광원(361)의 휘도를 제어할 수 있다.

[0366] 트랜지스터(220)의 소스 전극층 또는 드레인 전극층은 절연층(252)에 형성된 개구에서 화소 전극층(251)에 전기적으로 접속되어 있다. 절연층(252)에 형성되는 개구는 실시형태 1에서 설명한 바와 같이 레이저광 조사에 의해 형성될 수 있다. 본 실시형태에서는, 소스 전극층 또는 드레인 전극층이 비교적 중발하기 쉬운 저용점 금속(본 실시형태에서는 크롬)으로 형성된다. 소스 전극층 또는 드레인 전극층에 절연층(252)측으로부터 레이저광을 선택적으로 조사하여, 조사된 에너지에 의해 소스 전극층 또는 드레인 전극층의 조사 영역 위의 절연층(252)이 제거되어, 개구를 형성한다. 개구의 형상은 레이저광 조사 영역(스폿)과 레이저광이 조사되는 소스 전극층 또는 드레인 전극층의 형상에 의해 제어될 수 있다. 소스 전극층 또는 드레인 전극층이 노출된 개구 내에 화소 전극층(251)을 형성하여, 소스 전극층 또는 드레인 전극층과 화소 전극층(251)을 전기적으로 접속한다.

[0367] 본 실시형태는 실시형태 1 내지 실시형태 3 중의 어느 것과도 적절히 조합될 수 있다.

[0368] 본 발명에 의해, 복잡한 포토리소그래피 공정을 경감하여 간략화된 공정으로 표시장치를 제작할 수 있으므로, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서, 고성능, 고신뢰성의 표시장치를 수율 좋게 제작할 수 있다.

[0369] [실시형태 11]

[0370] 본 실시형태에서는, 신뢰성이 높고 보다 간략화한 공정으로 표시장치를 제작하는 것을 목적으로 한 표시장치의 일례에 대하여 설명한다.

[0371] 도 21은, 본 발명을 적용한 액티브 매트릭스형의 전자 페이퍼(electronic paper)를 나타낸다. 도 21에서는 액티브 매트릭스형을 나타내지만, 본 발명은 패시브 매트릭스형에도 적용될 수 있다.

[0372] 전자 페이퍼에는 트위스트 볼(twist ball) 표시 방식을 사용할 수 있다. 트위스트 볼 표시 방식이란, 백과 흑으로 나누어 착색된 구형(球形) 입자를 제1 전극층과 제2 전극층 사이에 배치하고, 제1 전극층과 제2 전극층 사이에 전위차를 발생시켜 구형 입자의 방향을 제어함으로써 표시를 행하는 방법이다.

[0373] 트랜지스터(581)는 역코플래너(inverse coplanar)형의 박막트랜지스터이고, 게이트 전극층(582), 게이트 절연층(584), 배선층(585a), 배선층(585b), 반도체층(586)을 포함한다. 또한, 배선층(585b)은 절연층(598)에 형성된 개구에서 제1 전극층(587a)에 접하고 전기적으로 접속되어 있다. 제1 전극층(587a, 587b)과 제2 전극층(588)과의 사이에는, 흑색 영역(590a) 및 백색 영역(590b)을 가지고, 이를 흑색 영역(590a) 및 백색 영역(590b) 주위에 액체가 채워져 있는 캐비티(cavity)(594)를 포함하는 구형 입자(589)가 제공되어 있고, 구형 입자(589)의 주위의 공간은 수지 등의 충전재(595)로 충전되어 있다(도 21 참조). 또한, 도면에서, 부호 580 및 596은 기판을 나타내고 있다.

[0374] 본 실시형태에서, 게이트 전극층, 반도체층, 소스 전극층, 드레인 전극층, 전극층 등을, 실시형태 3에서 설명한 바와 같이, 전치 기판 위에 도전성의 광흡수막을 형성한 후, 레이저광을 조사함으로써, 피전치 기판 위에 소망의 형상으로 가공하여 선택적으로 형성함으로써 형성하여도 좋다. 본 발명을 사용하면, 제조 공정이 간략화되고, 재료의 손실도 방지할 수 있기 때문에, 저비용화를 달성할 수 있다.

[0375] 배선층(585b)은 절연층(598)에 형성된 개구에서 제1 전극층(587a)에 전기적으로 접속되어 있다. 절연층(598)에 형성되는 개구는 실시형태 1에서 설명한 바와 같이 레이저광 조사에 의해 형성할 수 있다. 본 실시형태에서는, 배선층(585b)이 비교적 중발하기 쉬운 저용점 금속(본 실시형태에서는 크롬)을 사용하여 형성한다. 절연층(598)측으로부터 레이저광을 배선층(585b)에 선택적으로 조사하여, 조사된 에너지에 의해 배선층(585b)의 조사

영역 위의 절연층(598)이 제거되어, 개구를 형성한다. 개구의 형상은 레이저광 조사 영역(스폿)과, 레이저광이 조사되는 배선층(585b)의 형상에 의해 제어될 수 있다. 배선층(585b)이 노출된 개구 내에 제1 전극층(587a)을 형성하여, 배선층(585b)과 제1 전극층(587a)을 전기적으로 접속한다.

[0376] 또한, 트위스트 볼 대신에, 전기 영동(electrophoretic) 소자를 사용하는 것도 가능하다. 투명한 액체와, 정(正)으로 대전된 흰색 미립자와, 부(負)로 대전된 검은색 미립자를 봉입한 직경 10 μm ~20 μm 의 마이크로캡슐(microcapsule)을 사용한다. 제1 전극층과 제2 전극층과의 사이에 제공된 마이크로캡슐에서, 제1 전극층과 제2 전극층에 의해 전장이 주어지면, 흰색 미립자와 검은색 미립자가 서로 반대방향으로 이동하여, 백색 또는 흑색을 표시할 수 있다. 이 원리를 응용한 표시소자가 전기 영동 표시소자이고, 일반적으로 전자 페이퍼라고 불리고 있다. 전기 영동 표시소자는 액정 표시소자에 비해 반사율이 높기 때문에, 보조 라이트는 불필요하고, 또한, 소비전력이 작고, 어두침침한 장소에서도 표시부를 인식하는 것이 가능하다. 또한, 표시부에 전원이 공급되지 않는 경우에도, 한 번 표시한 상(像)을 보유하는 것이 가능하기 때문에, 표시 기능이 있는 표시장치를 전파 발신원으로부터 멀리한 경우에도, 표시된 상을 보존해 두는 것이 가능하게 된다.

[0377] 트랜지스터는 스위칭 소자로서 기능할 수 있는 것이면, 어떠한 구성을 이용하여도 좋다. 반도체층으로서는, 비정질 반도체, 결정성 반도체, 다결정 반도체, 미(微)결정 반도체 등 다양한 반도체를 사용할 수도 있고, 또는 유기 화합물을 사용하여 유기 트랜지스터를 형성하여도 좋다.

[0378] 본 실시형태에서는, 구체적으로는, 표시장치의 구성이 액티브 매트릭스형인 경우에 관하여 나타내지만, 물론, 본 발명은 패시브 매트릭스형 표시장치에도 적용할 수 있다. 패시브 매트릭스형 표시장치에서도, 배선층, 전극층 등은, 전자 기판 위에 도전성의 광흡수막을 형성한 후, 레이저광을 조사함으로써, 피전자 기판 위에 소망의 형상으로 가공하여 선택적으로 형성하여 형성될 수 있다.

[0379] 본 실시형태는 실시형태 1 내지 실시형태 3 중의 어느 것과도 적절히 자유롭게 조합될 수 있다.

[0380] 본 발명에 의해, 복잡한 포토리소그래피 공정을 경감하여 간략화된 공정으로 표시장치를 제작할 수 있으므로, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서, 고성능, 고신뢰성의 표시장치를 수율 좋게 제작할 수 있다.

[실시형태 12]

[0382] 다음에, 실시형태 4 내지 실시형태 11 각각에 따라 제작되는 표시 패널에 드라이버 회로를 실장하는 양태에 대하여 설명한다.

[0383] 먼저, COG 방식을 채용한 표시장치에 대하여 도 25(A)를 참조하여 설명한다. 기판(2700) 위에는, 문자나 화상 등의 정보를 표시하는 화소부(2701)가 제공되어 있다. 복수의 구동회로가 제공된 기판이 직사각형 형상으로 분단되고, 분단 후의 각 구동회로(드라이버 IC라고도 함)(2751)가 기판(2700) 위에 실장된다. 도 26(A)는 복수의 드라이버 IC(2751)와, 드라이버 IC(2751)의 끝의 FPC(2750)를 실장하는 형태를 나타낸다. 또한, 분할하는 크기는 화소부의 신호선측의 변의 길이와 거의 같게 하고, 단일의 드라이버 IC의 끝에 테이프를 실장하여도 좋다.

[0384] 또한, TAB 방식을 채용하여도 좋고, 이 경우에는, 도 26(B)에 나타내는 바와 같이, 복수의 테이프를 부착하고, 이 테이프에 드라이버 IC를 실장하면 좋다. COG 방식의 경우와 마찬가지로, 단일의 테이프에 단일의 드라이버 IC를 실장하여도 좋고, 이 경우에는, 강도의 문제로 인하여, 드라이버 IC를 고정하는 금속편 등을 함께 부착하는 것이 바람직하다.

[0385] 표시 패널에 실장되는 드라이버 IC에 대해서는, 생산성을 향상시키는 관점에서, 한 변의 길이가 300 mm ~1000 mm 또는 1000 mm 이상인 직사각형의 기판 위에 복수의 드라이버 IC를 제작하는 것이 바람직하다.

[0386] 즉, 기판 위에, 구동회로부와 입출력 단자를 하나의 유닛으로 포함하는 회로 패턴을 복수개 형성한 다음, 분할하여 취출하면 좋다. 화소부의 한 변의 길이나 화소 피치를 고려하여, 드라이버 IC는 장변의 길이가 15~80 mm , 단변의 길이가 1~6 mm 인 직사각형 형상으로 형성하여도 좋다. 또는, 화소부의 한 변과 같거나, 또는 화소부의 한 변과 각 구동회로의 한 변을 합한 길이와 같은 변 길이를 가지도록 드라이버 IC를 형성하여도 좋다.

[0387] IC 칩에 대한 드라이버 IC의 외형 치수의 우위성은 장변의 길이에 있다. 장변이 15~80 mm 인 드라이버 IC를 사용하면, 화소부에 대응하여 실장하는데 필요한 드라이버 IC의 수가 IC 칩을 사용하는 경우보다 적다. 따라서, 제조 수율을 향상시킬 수 있다. 또한, 유리 기판 위에 드라이버 IC를 형성하면, 모체로서 사용하는 기판의 형상에 한정이 없기 때문에 생산성을 해치는 일이 없다. 이것은, 원형의 실리콘 웨이퍼로부터 IC 칩을 취출하는

경우와 비교하면 큰 우위점이다.

[0388] 또한, 도 25(B)에 나타내는 바와 같이, 주사선 구동회로(3702)가 화소부(3701)와 동일 기판 위에 형성되는 경우, 화소부(3701)의 외측의 영역에는, 신호선 구동회로가 형성된 드라이버 IC가 실장된다. 이 드라이버 IC는 신호선 구동회로이다. RGB 풀 컬러 표시에 대응한 화소부를 형성하기 위해서는, XGA 클래스에서는 3072개의 신호선이 필요하고, UXGA 클래스에서는 4800개의 신호선이 필요하다. 이러한 복수의 신호선은 화소부(3701)의 단부에서 수개의 블록으로 분할되어 리드선을 형성하고, 드라이버 IC의 출력 단자의 피치에 맞추어 모아진다.

[0389] 드라이버 IC는 기판 위에 형성된 결정질 반도체를 사용하여 형성되는 것이 바람직하고, 이 결정질 반도체는 연속 발진 레이저광을 조사함으로써 형성되는 것이 바람직하다. 따라서, 이 레이저광을 발생시키는 발진기로서는, 연속 발진 고체 레이저 또는 연속 발진 기체 레이저를 사용한다. 연속 발진 레이저를 사용하면, 결정 결함이 적고 대립경의 다결정 반도체층을 사용하여 트랜지스터를 작성하는 것이 가능하게 된다. 또한, 이 동도와 응답 속도가 양호하기 때문에 고속 구동이 가능하고, 종래의 소자에 비하여 소자의 동작 주파수를 향상 시킬 수 있고, 특성 편차가 적기 때문에, 높은 신뢰성을 얻을 수 있다. 또한, 동작 주파수를 더욱 향상시키기 위해, 트랜지스터의 채널 길이 방향과 레이저광 주사 방향을 일치시키는 것이 바람직하다. 이것은, 연속 발진 레이저에 의한 레이저 결정화 공정에서는, 트랜지스터의 채널 길이 방향과 기판에 대한 레이저광의 주사 방향이 대체로 평행(이들 사이의 각도는 -30도 이상 30도 이하인 것이 바람직하다)할 때, 가장 높은 이동도를 얻을 수 있기 때문이다. 또한, 채널 길이 방향이란, 채널 형성 영역에서 전류가 흐르는 방향, 바꿔 말하면, 전하가 이동하는 방향에 대응한다. 이와 같이 제작한 트랜지스터는, 결정립이 채널 길이 방향으로 연장하여 있는 다결정 반도체층을 포함하는 활성층을 가지고, 이것은 결정립계가 대체로 채널 길이 방향을 따라 형성되어 있는 것을 의미한다.

[0390] 레이저 결정화를 행하기 위해서는, 레이저광을 대폭으로 좁게 하는 것이 바람직하고, 그 레이저광의 형상(빔 스폷)의 폭은, 드라이버 IC의 단변과 같은 폭인 1 mm 이상 3 mm 이하로 하는 것이 좋다. 또한, 피조사체에 대하여 충분하고 효율적인 에너지 밀도를 확보하기 위해, 레이저광 조사 영역은 선 형상인 것이 바람직하다. 여기서 말하는 "선 형상"이란, 염밀한 의미의 선을 의미하는 것이 아니고, 어스펙트(aspect)비가 큰 장방형 또는 긴 타원형을 의미한다. 예를 들어, 어스펙트비가 2 이상(바람직하게는 10 이상 10000 이하)의 것을 가리킨다. 이와 같이, 레이저광의 형상(빔 스폷)의 폭을 드라이버 IC의 단변과 같은 길이로 함으로써, 생산성을 향상시킬 수 있는 표시장치 제작방법을 제공할 수 있다.

[0391] 도 26(A) 및 도 26(B)에 나타내는 바와 같이, 주사선 구동회로와 신호선 구동회로 양쪽 모두에 드라이버 IC를 실장하여도 좋다. 이 경우에는, 주사선 구동회로와 신호선 구동회로에 사양이 다른 드라이버 IC를 사용하는 것이 바람직하다.

[0392] 화소부에서는, 신호선과 주사선이 교차하여 매트릭스를 형성하고, 각 교차부에 대응하여 트랜지스터가 배치된다. 본 발명에서는, 화소부에 배치되는 트랜지스터로서, 비정질 반도체 또는 세미아모르페스 반도체를 채널부로 한 TFT를 사용한다. 비정질 반도체는 플라즈마 CVD법이나 스페터링법 등의 방법에 의해 형성한다. 세미아모르페스 반도체는 300°C 이하의 온도에서 플라즈마 CVD법으로 형성하는 것이 가능하고, 예를 들어, 외부 사이즈가 550 mm×650 mm인 무알칼리 유리 기판을 사용하는 경우에도, 트랜지스터를 형성하는데 필요한 막 두께를 단시간에 형성한다. 이와 같은 제조 기술의 특징은 대화면의 표시장치를 제작하는데 있어서 유효하다. 또한, 세미아모르페스 TFT는, SAS를 사용하여 채널 형성 영역을 형성함으로써 $2 \sim 10 \text{ cm}^2/\text{V} \cdot \text{sec}$ 의 전계효과 이동도를 얻을 수 있다. 또한, 본 발명을 사용하면, 패턴을 제어성 좋게 소망의 형상으로 형성할 수 있으므로, 미세한 배선도 단락 등의 불량이 생기지 않고 안정적으로 형성할 수 있다. 이와 같이, 시스템 온 패널(system-on-panel)을 실현한 표시 패널을 제작할 수 있다.

[0393] 반도체층을 SAS로 형성한 TFT를 사용함으로써, 주사선 구동회로도 화소부와 동일 기판 위에 일체로 형성할 수 있고, 반도체층을 AS로 형성한 TFT를 사용하는 경우에는, 주사선 구동회로와 신호선 구동회로 양쪽 모두를 위해 드라이버 IC를 실장하는 것이 바람직하다.

[0394] 후자의 경우, 주사선 구동회로와 신호선 구동회로에 사양이 다른 드라이버 IC를 사용하는 것이 바람직하다. 예를 들어, 주사선측 드라이버 IC에 포함되는 트랜지스터는 30 V 정도의 내압이 요구되지만, 구동 주파수는 100 kHz 이하이므로, 고속 동작은 비교적 요구되지 않는다. 따라서, 주사선측 드라이버에 포함되는 트랜지스터의 채널 길이(L)를 충분히 크게 설정하는 것이 바람직하다. 한편, 신호선측 드라이버 IC의 트랜지스터는 12 V 정도의 내압만이 요구되지만, 구동 주파수는 3 V에서 65 MHz 정도이므로, 고속 동작이 요구된다. 따라서, 드라이

버에 포함되는 트랜지스터의 채널 길이 등을 마이크론 룰(micron rule)로 설정하는 것이 바람직하다.

[0395] 드라이버 IC의 실장 방법은 특별히 한정되는 것은 아니고, COG 방법이나 와이어 본딩 방법, 또는 TAB 방법을 이용할 수 있다.

[0396] 각 드라이버 IC의 두께를 대향 기판과 같은 두께로 함으로써, 각 드라이버 IC와 대향 기판 사이에는 높이차가 거의 없게 되어, 표시장치 전체로서의 박형화에 기여한다. 또한, 각각의 기판을 같은 재질의 것으로 제작함으로써, 이 표시장치에 온도 변화가 생겨도 열 응력이 발생하지 않고, TFT를 포함하는 회로의 특성을 손상시키지 않는다. 그 외에도, 본 실시형태에서 설명하는 바와 같이, IC 칩보다 긴 변을 가지는 드라이버 IC를 구동회로로 실장함으로써, 1개의 화소부에 대하여 실장되는 드라이버 IC의 개수를 줄일 수 있다.

[0397] 이상 설명한 바와 같이, 각 구동회로를 표시 패널에 조립해 넣을 수 있다.

[실시형태 13]

[0399] 실시형태 4 내지 실시형태 11 각각에 따라 제작되는 표시 패널(EL 표시 패널, 또는 액정 표시 패널)에서, 반도체층을 비정질 반도체 또는 SAS로 형성하고, 주사선 구동회로를 기판 위에 형성하는 예를 이하에 나타낸다.

[0400] 도 31은, $1\sim15 \text{ cm}^2/\text{V} \cdot \text{sec}$ 의 전계효과 이동도를 얻을 수 있는 SAS를 사용한 n채널형 TFT를 포함하는 주사선 구동회로의 블록도이다.

[0401] 도 31에서 부호 8500으로 나타내는 블록이 1단분의 샘플링 펄스를 출력하는 펄스 출력 회로에 상당하고, 시프트레지스터는 n개의 펄스 출력 회로를 포함한다. 부호 8501은 버퍼 회로이고, 그 버퍼 회로에 화소(8502)가 접속되어 있다.

[0402] 도 32는, n채널형 TFT(8601~8613)를 포함하는 펄스 출력 회로(8500)의 구체적인 구성을 나타낸다. 이 경우, SAS를 사용한 n채널형 TFT의 동작 특성을 고려하여, 각 TFT의 사이즈를 결정하면 좋다. 예를 들어, 채널 길이를 8 μm 로 하면, 채널폭은 10~80 μm 의 범위에서 설정할 수 있다.

[0403] 또한, 버퍼 회로(8501)의 구체적인 구성을 도 33에 나타낸다. 버퍼 회로도 마찬가지로 n채널형 TFT(8620~8635)를 포함한다. 이 경우, SAS를 사용한 n채널형 TFT의 동작 특성을 고려하여, 각 TFT의 사이즈를 결정하면 좋다. 예를 들어, 채널 길이를 10 μm 로 하면, 채널폭은 10~1800 μm 의 범위에서 설정할 수 있다.

[0404] 이러한 회로를 실현하기 위해서는, TFT들을 배선에 의해 서로 접속할 필요가 있다.

[0405] 이상과 같이 하여, 각 구동회로를 표시 패널에 조립해 넣을 수 있다.

[실시형태 14]

[0407] 본 실시형태를 도 16을 참조하여 설명한다. 도 16은, 본 발명을 적용하여 제작되는 TFT 기판(2800)을 사용하여 EL 표시 모듈을 구성한 일례를 나타내고 있다. 도 16에서, TFT 기판(2800) 위에는, 화소들을 포함하는 화소부가 형성되어 있다.

[0408] 도 16에서는, 화소부의 외측에서 구동회로와 화소와의 사이에, 화소에 형성된 것과 유사한 TFT, 또는 소스와 드레인 중의 한쪽과 게이트를 접속하여 다이오드와 같이 기능하는 TFT인 보호 회로부(2801)가 제공되어 있다. 구동회로(2809)로서는, 단결정 반도체로 형성된 드라이버 IC, 유리 기판 위에 단결정 반도체막으로 형성된 스틱 드라이버(stick driver) IC, 또는 SAS로 형성된 구동회로 등이 적용된다.

[0409] TFT 기판(2800)은, 액적 토출법으로 형성된 스페이서(2806a)와 스페이서(2806b)를 사이에 두고 봉지(封止) 기판(2820)에 고착되어 있다. 스페이서는, 기판의 두께가 얇고, 또는, 화소부의 면적이 대형화한 경우에도, 2장의 기판의 간격을 일정하게 유지하도록 제공하는 것이 바람직하다. TFT(2802)와 TFT(2803)에 각각 접속되는 발광소자(2804)와 발광소자(2805) 위에서 TFT 기판(2800)과 봉지 기판(2820)과의 사이에 있는 공간에는, 적어도 가시광에 대하여 투광성을 가지는 수지 재료를 충전하고 고체화하여도 좋고, 또는, 무수화 질소 또는 불활성 기체를 충전하여도 좋다.

[0410] 도 16은, 발광소자(2804)와 발광소자(2805)를 상방 방사형으로 하고, 도면에서 화살표로 나타낸 방향으로 광을 방사하는 경우를 나타낸다. 화소들이 적색, 녹색, 청색의 상이한 색을 발광하게 함으로써, 다색 표시를 행할 수 있다. 이때, 봉지 기판(2820)측에 각 색에 대응한 착색층(2807a, 2807b, 2807c)을 제공함으로써, 외부로 방사되는 광의 색 순도를 높일 수 있다. 또한, 백색 발광소자로서 형성한 화소들을 착색층(2807a, 2807b, 2807c)

c)과 조합하여도 좋다.

[0411] 외부 회로인 구동회로(2809)는, 외부 회로 기판(2811)의 일단에 제공된 주사선 또는 신호선 접속 단자에 배선 기판(2810)에 의해 접속된다. 또한, 기기의 외부로 열을 방사하기 위해 사용되는 파이프 형상의 고효율의 열전도 디바이스인 히트 파이프(2813)와 방열판(2812)을 TFT 기판(2800)에 접하거나 또는 근접시켜 제공하여 방열 효과를 높이는 구성으로 하여도 좋다.

[0412] 또한, 도 16에서는, 상방 방사형 EL 모듈을 나타내지만, 각 발광소자의 구성이나 외부 회로 기판의 배치를 바꾸어 하방 방사 구조로 하여도 좋고, 물론, 상면과 하면 양쪽 모두로부터 광을 방사하는 양방 방사 구조로 하여도 좋다. 상방 방사 구조의 경우, 격벽으로서 기능하는 절연층을 착색하여 블랙 매트릭스로서 사용하여도 좋다. 이 격벽은 액적 토출법에 의해 형성할 수 있고, 폴리아미드 등의 수지 재료에 안료계의 흑색 수지나 카본 블랙 등을 혼합시켜 형성하면 좋고, 그의 적층을 격벽으로 사용하여도 좋다.

[0413] 또한, EL 표시 모듈에서는, 위상차판이나 편광판을 사용하여, 외부로부터 입사하는 광의 반사광을 차단하도록 하여도 좋다. 또한, 상방 방사형 표시장치에서는, 격벽으로서 기능하는 절연층을 착색하여 블랙 매트릭스로서 사용하여도 좋다. 이 격벽은 액적 토출법 등에 의해서도 형성할 수 있고, 안료계의 흑색 수지나, 폴리아미드 등의 수지 재료에 카본 블랙 등의 흑색 수지를 혼합시켜 형성하여도 좋고, 그의 적층을 격벽으로 사용하여도 좋다. 액적 토출법에 의해, 다른 재료를 같은 영역에 복수회 토출하여, 격벽을 형성하여도 좋다. 위상차판으로서는 1/4파장판($\lambda / 4$ 판)이나 1/1파장판($\lambda / 2$ 판)을 사용하여 광을 제어할 수 있도록 설계하면 좋다. 구성으로서는, TFT 소자 기판 위에, 발광소자, 봉지 기판(봉지재), 위상차판($\lambda / 4$ 판, $\lambda / 2$ 판), 편광판을 순차로 제공하고, 발광소자로부터 방사된 광이 이것들을 통과하여 편광판측으로부터 외부로 방사되는 구성이 있다. 이 위상차판이나 편광판은 광이 방사되는 쪽에 설치하면 좋고, 또는 양쪽으로부터 광이 방사되는 양방 방사형 표시장치라면 양쪽 모두에 설치할 수도 있다. 또한, 편광판의 외측에 반사 방지막을 설치하여도 좋다. 이것에 의해, 보다 섬세하고 정밀한 화상을 표시할 수 있다.

[0414] TFT 기판(2800)에서, 화소부가 제공된 쪽에 시일재나 접착성 수지를 사용하여 수지 필름을 부착하여 봉지 구조를 형성하여도 좋다. 본 실시형태에서는, 유리 기판을 사용한 유리 봉지를 나타냈지만, 수지에 의한 수지 봉지, 플라스틱에 의한 플라스틱 봉지, 필름에 의한 필름 봉지 등 다양한 봉지 방법을 이용할 수 있다. 수지 필름의 표면에는, 수증기의 투과를 방지하는 가스 배리어막을 제공하면 좋다. 필름 봉지 구조로 함으로써, 더욱 박형화 및 경량화를 도모할 수 있다.

[0415] 본 실시형태는 실시형태 1 내지 실시형태 8, 실시형태 12, 실시형태 13 중 어느 것과도 조합될 수 있다.

[0416] [실시형태 15]

[0417] 본 실시형태를 도 20(A) 및 도 20(B)를 참조하여 설명한다. 도 20(A) 및 도 20(B)는, 본 발명을 적용하여 제작되는 TFT 기판(2600)을 사용하여 액정 표시 모듈을 구성한 일례를 나타낸다.

[0418] 도 20(A)는 액정 표시 모듈의 일례를 나타낸다. TFT 기판(2600)과 대향 기판(2601)이 시일재(2602)에 의해 고착되고, 이를 기판 사이에 화소부(2603)와 액정층(2604)이 제공되어 표시 영역을 형성하고 있다. 컬러 표시를 행하는 경우에 착색층(2605)이 필요하고, RGB 방식의 경우에는, 적, 녹, 청의 각 색에 대응한 착색층이 각 화소에 대응하여 제공되어 있다. 대향 기판(2601)의 외측에는 편광판(2606)이 제공되고, TFT 기판(2600)의 외측에는 편광판(2607)과 확산판(2613)이 제공되어 있다. 광원은 냉음극관(2610)과 반사판(2611)을 포함하고, 회로 기판(2612)은 가요성 배선 기판(2609)에 의해 TFT 기판(2600)에 접속되고, 컨트롤 회로나 전원 회로 등의 외부 회로를 포함하고 있다. 또한, TFT 기판(2600)에 제공된 구동회로(2608)는 외부 회로 기판(2612)의 일단에 제공된 주사선 또는 신호선 접속 단자에 배선 기판(2609)에 의해 접속되어 있다. 또한, 편광판과 액정층 사이에 위상차판을 제공하여도 좋다.

[0419] 액정 표시 모듈에는, TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment), ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 등을 사용할 수 있다.

[0420] 도 20(B)는 도 20(A)의 액정 표시 모듈에 OCB 모드를 적용한 FS-LCD(Field sequential-LCD)의 일례를 나타낸다. FS-LCD는 1 프레임 기간에 적색 발광과 녹색 발광과 청색 발광을 각각 행하는 것이고, 시간 분할을 사용하여 화상을 합성하여 컬러 표시를 행하는 것이 가능하다. 또한, 각 색의 광을 발광 다이오드, 냉음극관 등에 의해 방사하므로, 컬러 필터가 필요하지 않다. 따라서, 3원색의 컬러 필터를 배치하여 각 색의 표시 영역

을 한정할 필요가 없고, 어느 영역에서도 3색 모든 표시를 행할 수 있다. 한편, 1 프레임 기간에 3색의 발광을 행하기 때문에, 액정의 고속 응답이 요구된다. 본 발명의 표시장치에, FS 방식을 사용한 FLC 모드, OCB 모드 등을 적용하여, 고성능이고 고화질의 표시장치, 및 액정 텔레비전 장치를 완성시킬 수 있다.

[0421] OCB 모드의 액정층은 소위 π 셀(cell) 구조를 가진다. π 셀 구조에서는, 액정 분자의 프리틸트각이 액티브 매트릭스 기판과 대향 기판 사이의 중심면에 대하여 면대칭이 되도록 액정 분자가 배향된다. π 셀 구조에서의 배향 상태는, 기판들 사이에 전압이 인가되어 있지 않을 때는 스플레이(splay) 배향이 되고, 전압을 인가하면 벤드(bend) 배향으로 이행한다. 이 벤드 배향 상태에서, 백색 표시가 얻어진다. 전압을 더 인가하면, 벤드 배향의 액정 분자가 양 기판에 수직이 되도록 배향하여, 광이 투과하지 않는 상태가 된다. 또한, OCB 모드로 하면, 종래의 TN 모드보다 약 10 배 빠른 고속 응답성을 실현할 수 있다.

[0422] 또한, FS 방식에 대응하는 모드로서, 고속 동작이 가능한 강유전성 액정(FLC: Ferroelectric Liquid Crystal)을 사용한 HV(Half-V)-FLC, SS(Surface Stabilized)-FLC 등도 사용할 수 있다. OCB 모드는 점도가 비교적 낮은 네마틱 액정을 사용하고, HV-FLC 또는 SS-FLC는 강유전 상(相)을 가지는 스멕틱 액정을 사용할 수 있다.

[0423] 또한, 액정 표시 모듈의 광학 응답 속도는 액정 표시 모듈의 셀 갭을 좁게 함으로써 고속화된다. 또한, 그 광학 응답 속도는 액정 재료의 점도를 낮추는 것에 의해서도 고속화될 수 있다. 응답 속도의 고속화는, TN 모드 액정 표시 모듈의 화소 영역의 화소 피치가 $30 \mu\text{m}$ 이하인 경우에 특히 효과적이다. 또한, 인가 전압을 일순간만 높게(또는 낮게) 하는 오버드라이브법에 의해, 더욱 응답 속도의 고속화가 가능하다.

[0424] 도 20(B)는, 광원으로서 적색 광원(2910a), 녹색 광원(2910b), 청색 광원(2910c)이 제공되어 있는 투과형의 액정 표시 모듈을 나타낸다. 적색 광원(2910a), 녹색 광원(2910b), 청색 광원(2910c) 각각의 온/오프를 제어하기 위해, 제어부(2912)가 제공되어 있다. 제어부(2912)는 각 색의 발광을 제어하여, 액정에 광이 입사하고, 시간 분할을 사용하여 화상이 합성되어, 컬러 표시가 행해진다.

[0425] 이상과 같이, 본 발명을 사용하면, 고정세, 고신뢰성의 액정 표시 모듈을 제작할 수 있다.

[0426] 본 실시형태는 실시형태 1 내지 실시형태 3, 실시형태 9 내지 실시형태 13 중 어느 것과도 조합될 수 있다.

[0427] [실시형태 16]

[0428] 본 발명에 의해 제작되는 표시장치를 사용하여 텔레비전 장치(단순히 텔레비전 또는 텔레비전 수상기라고도 부른다)를 완성시킬 수 있다. 도 27은 텔레비전 장치의 주요 구성을 나타내는 블록도이다.

[0429] 도 25(A)는, 절연 표면을 가지는 기판(2700) 위에, 화소(2702)들을 매트릭스 형상으로 배열시킨 화소부(2701)와, 주사선측 입력단자(2703)와, 신호선측 입력단자(2704)가 형성되어 있는 본 발명의 표시 패널의 구성을 나타내는 상면도이다. 화소수는 다양한 규격에 따라 설정하면 좋고, RGB 폴 컬러 표시를 위한 XGA의 화소수는 $1024 \times 768 \times 3(\text{RGB})$, RGB 폴 컬러 표시를 위한 UXGA의 화소수는 $1600 \times 1200 \times 3(\text{RGB})$, RGB 폴 컬러 표시를 위한 폴 스펙 하이비전에 대응하는 화소수는 $1920 \times 1080 \times 3(\text{RGB})$ 으로 하면 좋다.

[0430] 주사선측 입력단자(2703)로부터 연장하는 주사선이 신호선측 입력단자(2704)로부터 연장하는 신호선과 교차하고, 그 교차부에 화소(2702)가 매트릭스 형상으로 배치된다. 화소부(2701)의 각 화소(2702)는 스위칭 소자와, 그 스위칭 소자에 접속된 화소 전극층을 구비하고 있다. 스위칭 소자의 대표적인 예는 TFT이고, TFT의 게이트 전극층측이 주사선에 접속되고, 그 TFT의 소스 또는 드레인측이 신호선에 접속됨으로써, 개개의 화소가 외부로부터 입력되는 신호에 의해 독립적으로 제어 될 수 있게 하고 있다.

[0431] 도 25(A)는, 주사선 및 신호선에 입력하는 신호를 외부의 구동회로에 의해 제어하는 표시 패널의 구성을 나타내고 있지만, 도 26(A)에 나타내는 바와 같이, COG(Chip on Glass) 방식에 의해 드라이버 IC(2751)를 기판(2700) 위에 실장하여도 좋다. 또한, 다른 실장 형태로서, 도 26(B)에 나타내는 바와 같이 TAB(Tape Automated Bonding) 방식을 사용하여도 좋다. 각 드라이버 IC는 단결정 반도체 기판을 사용하여 형성되어도 좋고, 또는 유리 기판 위에 TFT를 사용하여 형성되어도 좋다. 도 26(A) 및 도 26(B)에서, 각 드라이버 IC(2751)는 FPC(Flexible Printed Circuit)(2750)에 접속되어 있다.

[0432] 또한, 각 화소에 제공되는 TFT를 결정성을 가지는 반도체로 형성하는 경우에는, 도 25(B)에 나타내는 바와 같이 주사선 구동회로(3702)도 기판(3700) 위에 형성할 수 있다. 도 25(B)에서, 화소부(3701)는, 신호선측 입력단자(3704)에 접속한 도 25(A)와 마찬가지로 외부의 구동회로에 의해 제어된다. 화소에 제공되는 TFT를 이동도가 높은 다결정(미(微)결정) 반도체, 단결정 반도체 등으로 형성하는 경우에는, 도 25(C)에 나타내는 바와 같이,

화소부(4701), 주사선 구동회로(4702), 및 신호선 구동회로(4704)를 기판(4700) 위에 일체로 형성할 수도 있다.

[0433] 도 27에서, 표시 패널은, 기판 위에 화소부(901)만이 형성되고, 주사선 구동회로(903)와 신호선 구동회로(902)는 도 26(B)에 나타내는 바와 같은 TAB 방식 또는 도 26(A)에 나타내는 바와 같은 COG 방식에 의해 실장되는 도 25(A)에 나타내는 바와 같은 구성; TFT를 형성하고, 화소부(901)와 주사선 구동회로(903)를 기판 위에 형성하고, 신호선 구동회로(902)를 드라이버 IC로서 별도로 실장하는 도 25(B)에 나타내는 바와 같은 구성; 화소부(901)와 신호선 구동회로(902)와 주사선측 구동회로(903)를 기판 위에 일체로 형성하는 도 25(C)에 나타내는 바와 같은 구성 등 중에 어떠한 형태를 가지도록 구성하여도 좋다.

[0434] 도 27에서, 그 외의 외부 회로의 구성으로서, 영상 신호 입력측에는, 튜너(904)로 수신한 신호 중 영상 신호를 증폭하는 영상 신호 증폭 회로(905)와, 그 영상 신호 증폭 회로(905)로부터 출력되는 신호를 적, 녹, 청의 각 색에 대응한 색 신호로 변환하는 영상 신호 처리 회로(906)와, 그 영상 신호를 드라이버 IC의 입력 사양으로 변환하기 위한 컨트롤 회로(907) 등이 제공되어 있다. 컨트롤 회로(907)는 주사선측과 신호선측 모두에 신호를 출력한다. 디지털 구동의 경우에는, 신호선측에 신호 분할 회로(908)를 제공하고, 입력 디지털 신호를 8개로 분할하여 공급하는 구성으로 하여도 좋다.

[0435] 튜너(904)로 수신한 신호 중 음성 신호는 음성 신호 증폭 회로(909)에 보내지고, 그 음성 신호 증폭 회로(909)의 출력은 음성 신호 처리 회로(910)를 거쳐 스피커(913)에 공급된다. 제어 회로(911)는 입력부(912)로부터 수신국(수신 주파수)이나 음량에 관한 제어 정보를 받고, 튜너(904)나 음성 신호 처리 회로(910)에 신호를 송출한다.

[0436] 도 28(A) 및 도 28(B)에 나타내는 바와 같이, 표시 모듈을 케이스에 조립하여 텔레비전 장치를 완성시킬 수 있다. 표시 모듈로서 액정 표시 모듈을 사용하면 액정 텔레비전 장치를 제작할 수 있고, EL 모듈을 사용하면 EL 텔레비전 장치를 제작할 수 있다. 또한, 플라즈마 텔레비전, 전자 페이퍼 등도 제작할 수 있다. 도 28(A)에서, 표시 모듈에 의해 주 화면(2003)이 형성되고, 부속설비로서 스피커부(2009), 조작 스위치 등이 구비되어 있다. 이와 같이, 본 발명에 의해 텔레비전 장치를 완성시킬 수 있다.

[0437] 케이스(2001)에 표시 패널(2002)이 조립되고, 수신기(2005)에 의한 일반 텔레비전 방송의 수신을 비롯하여, 모뎀(2004)을 통하여 유선 또는 무선 통신 네트워크에 접속함으로써 일방향(송신자로부터 수신자로) 또는 쌍방향(송신자와 수신자간 또는 수신자들끼리)의 정보통신을 행할 수도 있다. 텔레비전 장치의 조작은, 케이스에 조립된 스위치 또는 별개의 리모콘 장치(2006)에 의해 행하는 것이 가능하고, 이 리모콘 장치에도, 출력되는 정보를 표시하는 표시부(2007)가 마련되어도 좋다.

[0438] 또한, 텔레비전 장치에서도, 주 화면(2003) 외에 서브 화면(2008)을 제2 표시 패널로 형성하여 채널이나 음량 등을 표시하는 구성이 부가되어도 좋다. 이 구성에서, 주 화면(2003) 및 서브 화면(2008)을 본 발명의 액정 표시 패널로 형성할 수 있고, 또는 주 화면(2003)을 시야각이 뛰어난 EL 표시 패널로 형성하고, 서브 화면(2008)을 저소비전력으로 표시할 수 있는 액정 표시 패널로 형성하여도 좋다. 또한, 저소비전력화를 우선시키기 위해 서는, 주 화면(2003)을 액정 표시 패널로 형성하고, 서브 화면(2008)을 EL 표시 패널로 형성하고, 서브 화면은 점멸 가능하게 하는 구성으로 하여도 좋다. 본 발명을 사용하면, 이와 같은 대형 기판과, 많은 TFT 및 전자 부품을 사용하여도, 신뢰성이 높은 표시장치를 제작할 수 있다.

[0439] 도 28(B)는, 예를 들어, 20인치~80인치의 대형 표시부를 가지는 텔레비전 장치를 나타내고, 이 텔레비전 장치는 케이스(2010), 표시부(2011), 조작부인 리모콘 장치(2012), 스피커부(2013) 등을 포함하고 있다. 본 발명은 표시부(2011)의 제작에 적용된다. 도 28(B)에 나타낸 텔레비전 장치는 벽걸이형으로 되어 있어, 넓은 설치 공간을 필요로 하지 않는다.

[0440] 물론, 본 발명은 텔레비전 장치에 한정되는 것은 아니고, 퍼스널 컴퓨터의 모니터를 비롯하여, 철도역이나 공항의 정보 표시판이나, 가두의 광고 표시판 등, 특히 대면적의 표시 매체로서 다양한 용도에도 적용 가능하다.

[0441] 본 실시형태는 실시형태 1 내지 실시형태 15 중의 어느 것과도 적절히 자유롭게 조합될 수 있다.

[0442] [실시형태 17]

[0443] 본 발명의 전자기기로서, 텔레비전 장치(단순히, 텔레비전 또는 텔레비전 수상기라고도 부른다), 디지털 카메라나 디지털 비디오 카메라 등의 카메라, 휴대 전화 장치(단순히 휴대 전화기 또는 휴대 전화라고도 부른다), PDA 등의 휴대형 정보 단말기, 휴대형 게임기, 컴퓨터용 모니터, 컴퓨터, 카 오디오 등의 음향 재생장치, 가정용 게임기 등의 기록 매체를 구비한 화상 재생장치 등을 들 수 있다. 이들의 구체예에 대하여 도 29(A)~도 29(E)를

참조하여 설명한다.

[0444] 도 29(A)에 나타내는 휴대형 정보 단말기는 본체(9201), 표시부(9202) 등을 포함하고 있다. 표시부(9202)에 본 발명의 표시장치를 적용할 수 있다. 그 결과, 간략화한 공정으로 저비용으로 제작할 수 있기 때문에, 고신뢰성의 휴대형 정보 단말기를 저가격으로 제공할 수 있다.

[0445] 도 29(B)에 나타내는 디지털 비디오 카메라는 표시부(9701), 표시부(9702) 등을 포함하고 있다. 표시부(9701)에 본 발명의 표시장치를 적용할 수 있다. 그 결과, 간략화한 공정으로 저비용으로 제작할 수 있기 때문에, 고신뢰성의 디지털 비디오 카메라를 저가격으로 제공할 수 있다.

[0446] 도 29(C)에 나타내는 휴대 전화기는 본체(9101), 표시부(9102) 등을 포함하고 있다. 표시부(9102)에 본 발명의 표시장치를 적용할 수 있다. 그 결과, 간략화한 공정으로 저비용으로 제작할 수 있기 때문에, 고신뢰성의 휴대 전화기를 저가격으로 제공할 수 있다.

[0447] 도 29(D)에 나타내는 휴대형 텔레비전 장치는 본체(9301), 표시부(9302) 등을 포함하고 있다. 표시부(9302)에 본 발명의 표시장치를 적용할 수 있다. 그 결과, 간략화한 공정으로 저비용으로 제작할 수 있기 때문에, 고신뢰성의 텔레비전 장치를 저가격으로 제공할 수 있다. 또한, 텔레비전 장치로서는, 휴대 전화기 등의 휴대형 단말기에 탑재하는 소형의 것으로부터, 운반할 수 있는 중형의 것, 또한, 대형의 것(예를 들어, 40인치 이상)까지, 폭넓은 텔레비전 장치에 본 발명의 표시장치를 적용할 수 있다.

[0448] 도 29(E)에 나타내는 휴대형 컴퓨터는 본체(9401), 표시부(9402) 등을 포함하고 있다. 표시부(9402)에 본 발명의 표시장치를 적용할 수 있다. 그 결과, 간략화한 공정으로 저비용으로 제작할 수 있기 때문에, 고신뢰성의 휴대형 컴퓨터를 저가격으로 제공할 수 있다.

[0449] 이와 같이, 본 발명의 표시장치를 사용함으로써, 고신뢰성 및 고성능인 전자기기를 저가격으로 제공할 수 있다.

[0450] 본 실시형태는 실시형태 1 내지 실시형태 16 중의 어느 것과도 적절히 자유롭게 조합될 수 있다.

도면의 간단한 설명

[0021] 도 1(A1) 및 도 1(A2), 도 1(B1) 및 도 1(B2), 도 1(C1) 및 도 1(C2), 도 1(D1) 및 도 1(D2)는 본 발명을 나타내는 개념도.

[0022] 도 2(A)~도 2(D)는 본 발명을 나타내는 개념도.

[0023] 도 3(A)~도 3(C)는 본 발명을 나타내는 개념도.

[0024] 도 4(A1) 및 도 4(A2), 도 4(B1) 및 도 4(B2), 도 4(C1) 및 도 4(C2), 도 4(D1) 및 도 4(D2)는 본 발명을 나타내는 개념도.

[0025] 도 5는 본 발명의 표시장치를 나타내는 도면.

[0026] 도 6은 본 발명의 표시장치를 나타내는 도면.

[0027] 도 7은 본 발명의 표시장치를 나타내는 도면.

[0028] 도 8(A)~도 8(C)는 본 발명의 표시장치 제작방법을 나타내는 도면.

[0029] 도 9(A)~도 9(C)는 본 발명의 표시장치 제작방법을 나타내는 도면.

[0030] 도 10(A)~도 10(C)는 본 발명의 표시장치 제작방법을 나타내는 도면.

[0031] 도 11(A)~도 11(C)는 본 발명의 표시장치 제작방법을 나타내는 도면.

[0032] 도 12(A)~도 12(C)는 본 발명의 표시장치 제작방법을 나타내는 도면.

[0033] 도 13(A) 및 도 13(B)는 본 발명의 표시장치 제작방법을 나타내는 도면.

[0034] 도 14(A)~도 14(C)는 본 발명을 나타내는 개념도.

[0035] 도 15(A) 및 도 15(B)는 본 발명의 표시장치를 나타내는 도면.


[0036] 도 16은 본 발명의 표시 모듈의 구성예를 나타내는 단면도.

[0037] 도 17(A)~도 17(C)는 본 발명의 표시장치를 나타내는 도면.

- [0038] 도 18은 본 발명의 표시장치를 나타내는 도면.
- [0039] 도 19(A) 및 도 19(B)는 본 발명의 표시장치를 나타내는 도면.
- [0040] 도 20(A) 및 도 20(B)는 본 발명의 표시 모듈의 구성예를 나타내는 단면도.
- [0041] 도 21은 본 발명의 표시장치를 나타내는 도면.
- [0042] 도 22(A)~도 22(D)는 본 발명에 적용할 수 있는 발광소자의 구성을 나타내는 도면.
- [0043] 도 23(A)~도 23(C)는 본 발명에 적용할 수 있는 발광소자의 구성을 나타내는 도면.
- [0044] 도 24(A)~도 24(C)는 본 발명에 적용할 수 있는 발광소자의 구성을 나타내는 도면.
- [0045] 도 25(A)~도 25(C)는 본 발명의 표시장치의 상면도.
- [0046] 도 26(A) 및 도 26(B)는 본 발명의 표시장치의 상면도.
- [0047] 도 27은 본 발명이 적용되는 전자기기의 주요 구성을 나타내는 블록도.
- [0048] 도 28(A) 및 도 28(B)는 본 발명이 적용되는 전자기기를 나타내는 도면.
- [0049] 도 29(A)~도 29(E)는 본 발명이 적용되는 전자기기를 나타내는 도면.
- [0050] 도 30은 본 발명에 적용할 수 있는 레이저 직접 묘화(描畫) 장치의 구성을 나타내는 도면.
- [0051] 도 31은 본 발명의 표시 패널에서 주사선 구동회로가 TFT를 포함하는 경우의 회로 구성을 나타내는 도면.
- [0052] 도 32는 본 발명의 표시 패널에서 주사선 구동회로가 TFT를 포함하는 경우의 회로 구성을 나타내는 도면(시프트 레지스터 회로).
- [0053] 도 33은 본 발명의 표시 패널에서 주사선 구동회로가 TFT를 포함하는 경우의 회로 구성을 나타내는 도면(버퍼 회로).


도면

도면1




도면2


(A)




(B)



(C)




(D)




도면3


(A)



(B)




(C)




도면4


(A1)




(A2)




(B1)




(B2)




(C1)




(C2)




(D1)




(D2)




도면5



도면6




도면7




도면8


(A)






(B)




(C)




도면9




도면10



도면11




도면12




도면13

(A)




(B)




도면14


(A)




(B)




(C)



도면15




도면16




도면17


(A)




(B)




(C)




도면18




도면19



도면20




도면21




도면22


(A)




(B)



(C)




(D)




도면23


(A)



(B)




(C)




도면24


(A)



(B)




(C)




도면25


(A)



(B)




(C)




도면26


(A)




(B)



도면27




도면28




도면29


(A)




(B)




(C)




(D)




(E)




도면30



도면31



도면32



도면33

