

公告本

745383

申請日期	91 年 7 月 19 日
案 號	91116179
類 別	G09G 3/36

A4
C4

588317

(以上各欄由本局填註)

發 明 專 利 說 明 書		
一、發明 名稱	中 文	半導體裝置之驅動方法
	英 文	Driving method of a semiconductor device
二、發明 創作人	姓 名	(1) 木村肇
	國 籍	(1) 日本 (1) 日本國神奈川縣厚木市長谷三九八番地 半導體能源研究所股份有限公司內
	住、居所	
三、申請人	姓 名 (名稱)	(1) 半導體能源研究所股份有限公司 株式会社半導体エネルギー研究所
	國 籍	(1) 日本 (1) 日本國神奈川縣厚木市長谷三九八番地
	住、居所 (事務所)	
	代 表 人 姓 名	(1) 山崎舜平

裝

訂

線

(由本局填寫)

承辦人代碼：
大 類：
I P C分類：

A6
B6

本案已向：

國（地區） 申請專利，申請日期： 案號： ，☐有 ☐無主張優先權
日本 2001 年 7 月 30 日 2001-230540 ☒有主張優先權

有關微生物已寄存於： ，寄存日期： ，寄存號碼：

（請先閱讀背面之注意事項再填寫本頁各欄）

裝

訂

線

經濟部智慧財產局員工消費合作社印製

五、發明說明(1)

發明背景

1. 發明領域

本發明與半導體裝置的驅動方法有關，具體地說，本發明涉及包括在半導體基底或者絕緣表面上形成的一些電晶體的主動矩陣型半導體裝置的驅動方法。

2. 相關技術

一個具有圖像感測器功能的半導體裝置配有一個光電轉換器和一個或多個控制這個光電變換器的電晶體。通常用 PN 型光電二極體作為光電轉換器。其他光電轉換器包括 PIN 型光電二極體、雪崩二極體、npn 植入二極體、肖特基二極體、光電電晶體、X 光導體和紅外線感測器。

具有圖像感測器功能的半導體裝置大致分為 CCD 型和 CMOS 型。CMOS 型的半導體裝置分為沒有放大電路的被動型和有放大電路的主動型。由於放大電路具有放大光電轉換器讀取的物件的圖像信號的功能，雜訊影響較小，因此通常採用有放大電路的主動型 CMOS 半導體裝置。

在主動型 CMOS 半導體裝置內，具有高輸入阻抗的放大電路的輸入端接在光電轉換器的輸出端上。這樣，讀取物件資訊的區域不會破壞，從而可以一次又一次地讀取物件資訊。這通常稱為非破壞性讀出。

業已研究了一種利用這種非破壞性讀出、輸出具有不同存儲時間的信號來增大動態範圍(明暗比)的方法。例如，在 O. Yadid-Pecht 等人的報告 (Proc. SPIE, vol. 2654,

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

結

五、發明說明 (2)

pp82-92, 1996) 中研究了一種方法，將源極信號線驅動電路各自配置在像素部分的上面和下面，而且將具有不同存儲時間的信號輸出給源信號線驅動電路。此外，作為另一個例子，如在“具有超寬動態範圍浮點像素位準 ADC 的 640×512 CMOS 圖像感測器”(“A 640×512 CMOS Image Sensor with Ultra Wide Dynamic Range Floating-Point Pixel-Level ADC”，ISSCC99, p308) 報告中研究了一種方法，使存儲時間像 $T, 2T, 4T, \dots, (2^k) \times T$ (這裏， T 為幀周期) 那樣按 2 的冪改變後讀出。

順便說一下，存儲時間表示一段從初始化配置在一個像素內的光電轉換器到從這個像素輸出一個信號的時間。也就是說，它表示光電轉換器的光接收部分受光照射和信號存儲的時間，等於稱為曝光時間的時間。

圖 3 作為一個例子示出了配置有一個光電轉換器的半導體裝置示意圖。圖 3 這個半導體裝置包括像素部分 104 和配置在像素部分 104 週邊的源極信號線驅動電路 101、閘極信號線驅動電路 102 和重定信號線驅動電路 103。源極信號線驅動電路 101 包括偏置電路 101a、採樣保持電路 101b、信號輸出線驅動電路 101c 和末級輸出放大電路 101d。

像素部分 104 包括排列成矩陣形式的多個像素 100。在像素部分 104 內，有配置成矩陣形式的 x 列(垂直) $\times y$ 行(水平)個像素 100 (x 和 y 都是自然數)。

圖 4 為配置在第 i 行、第 j 列的像素 100 的電路圖。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (3)

每個像素 100 相應於一個由信號輸出線 (S1 至 S_x) 中的一條信號輸出線、電源線 (VB1 至 VB_x) 中的一條電源線、閘信號線 (G1 至 G_y) 中的一條閘信號線和重定信號線 (R1 至 R_y) 中的一條重定信號線包圍的區域。此外，每個像素 100 包括開關電晶體 112、放大電晶體 113、重定電晶體 114 和光電轉換器 111。

配置在每個像素 100 內的光電轉換器 111 的電位由於光電轉換器 111 受到從一個物件反射的光的照射而改變。

在光電轉換器的電位由於光的照射而已經改變的狀態下選擇了閘信號線 (G_i) 時，接至閘信號線 (G_i) 的開關電晶體 112 就導通，因此與光電轉換器 111 的電位相應的信號通過開關電晶體 112 輸出到信號輸出線 (S_j) 上。於是，輸出到信號輸出線 (S_j) 上的信號就輸出給源極信號線驅動電路 101。

下面將結合圖 15 說明具有上述結構的半導體裝置的驅動方法。在圖 15 中，水平軸表示時間。順便說一下，一個幀周期 (F) 是一段從重定信號加到一條重定信號線 R (任何 R1 至 R_y) 上到重定信號再加到這條重定信號線 R 上的時間，而一個水平掃描周期 (P) 是一段從重定信號加到一條重定信號線 R 上到重定信號加到下一行的重定信號線 R 上的時間。

首先，從重定信號線驅動電路 103 輸入第一行的重定信號線 (R1) 的重定信號選擇重定信號線 (R1)。順便說一下，在本說明中，選擇一條重定信號線意味著使接在這

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

經

五、發明說明 (4)

條重定信號線上的所有重定電晶體 114 都導通。也就是說，此時接在重定信號線 (R1) 上的所有像素 (第一行像素) 的重定電晶體 114 都導通。於是，配置在第一行像素內的光電轉換器 111 得到初始化。

然後，在選擇重定信號線 (R1) 結束時選擇下一行的重定信號線 (R2)。於是，接在重定信號線 (R2) 上的所有像素的重定電晶體 114 都導通，配置在第二行像素內的光電轉換器 111 得初始化。

這樣，就依次選擇了所有重定信號線 (R1 至 Ry)。於是，配置在接在所選重定信號線 R 上的像素 100 內的光電轉換器 111 得到初始化。

下面將說明加到閘信號線 (G1 至 Gy) 上的信號。在從重定信號輸入第一行的重定信號線 (R1) 後過了 6 個水平掃描周期 ($6 \times P$) 時，從閘信號線驅動電路輸入閘信號線 (G1) 的閘信號選擇閘信號線 (G1)。於是，接在閘信號線 (G1) 上的開關電晶體 112 都導通，第一行像素 100 就將信號輸出到信號輸出線 (S1 至 Sx) 上。順便說一下，在這種情況下像素 100 輸出的信號的存儲時間 (L) 為 6 個水平掃描周期 ($6 \times P$)。

然後，從閘信號線驅動電路 102 輸入第二行閘信號線 (G2) 的閘信號選擇第二行的閘信號線 (G2)。於是，接在閘信號線 (G2) 上的開關電晶體 112 都導通，第二行像素 100 就將信號輸出到信號輸出線 (S1 至 Sx) 上。順便說一下，在這種情況下像素 100 輸出的信號的存儲時間 (L)

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (5)

為 6 個水平掃描周期 ($6 \times P$)。

這樣，就依次選擇了所有閘信號線 ($G1$ 至 Gy)。於是，接在所選的閘信號線 ($G1$ 至 Gy) 上的像素 100 的信號輸出到信號輸出線 ($S1$ 至 Sx) 上。從圖 15 可見，在採用這種驅動方法時，像素 100 輸出的信號的存儲時間 (L) 是相同的，都為 6 個水平掃描周期 ($6 \times P$)。

下面將結合圖 16 說明輸出到閘信號線 ($G1$ 至 Gy) 上的閘信號的定時、輸出到重定信號線 ($R1$ 至 Ry) 上的重定信號的定時和配置在第 i 行第 j 列的像素 100 內的光電轉換器 111 的電位之間的關係。

首先，由從重定信號線驅動電路 103 輸入重定信號線 (Ri) 的重定信號選擇重定信號線 (Ri)。於是，接在重定信號線 (Ri) 上的所有像素 100 (第 i 行的像素 100) 的重定電晶體 114 都導通。這樣，在第 i 行的像素 100 內的光電轉換器 111 都得到了初始化。

在光電轉換器 111 初始化後，在光電轉換器 111 受到光照射時，在光電轉換器 111 內就產生與光強度相應的電荷。然後，充在光電轉換器 111 內的電荷由於積分作用逐漸放掉，從而光電轉換器 111 的 N 通道側接線端的電位變低。

如圖 16 所示，在光電轉換器 111 受得強光照射的情況下，由於放電量大，光電轉換器 111 的 N 通道側接線端的電位變低。但是，在光電轉換器 111 受到弱光照射的情況下，放電量小，因此與受到強光照射的情況相比，光

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (6)

電轉換器 111 的 N 通道側接線端的電位變得不是很低。

然後，在從重定信號輸入重定信號線 (Ri) 後過了 6 個水平掃描周期 ($6 \times P$) 時，從閘信號線驅動電路輸入第 i 行的閘信號線 (Gi) 的閘信號選擇閘信號線 (Gi)。於是，接在閘信號線 (Gi) 上的開關電晶體 112 導通，光電轉換器 111 的 N 通道側接線端的電位就作為一個信號讀出。這個信號與照射到光電轉換器 111 上的光的強度成正比。

順便說一下，在受到光照射時，光電轉換器 111 的 N 通道側接線端的電位變低，而在受到很強的光照射時，N 通道側接線端的電位變得低到電源基準線 121 的電位。在電位變得低到電源基準線 121 的電位時，N 通道側接線端的電位就成為恒定的，因此這種狀態稱為飽和狀態。

光電轉換器 111 存儲在存儲時間內所照射的光產生的電荷。因此，在存儲時間改變時，即使照射的是同樣強度的光，但由於光產生的總電荷量有不同，信號的值也改變。例如，在光電轉換器 111 受到強光照射時，它在很短的存儲時間內就飽和了。即使在光電轉換器 111 受到弱光照射的情況下，如果存儲時間長，它遲早也會達到飽和狀態。也就是說，信號由光電轉換器 111 受到照射的光的強度與存儲時間的乘積確定。

在圖 16 中，在輸入閘信號的時刻，雖然受到弱光照射的光電轉換器的電位稍低於在重定信號輸入的時刻，但它還沒有達到飽和狀態。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(7)

相反，受到強光照射的光電轉換器 111 就已經處在飽和狀態。在這種情況下，從像素 100 輸出的信號不能精確讀取。因此，最好在讀取包括受到強光照射的光電轉換器的像素 100 的信號的情況下存儲時間短一些。

在採用上述驅動半導體裝置的方法時，所有從像素 100 輸出的信號的存儲時間(L)都為 6 個水平掃描周期($6 \times P$)，也就是說所有從像素 100 輸出的信號都只可以以相同的存儲時間輸出。

因此，在照射到像素 100 的光的強度高的情況下，由於光電轉換器 111 的電位達到飽和狀態，因此不能精確讀取物件的資訊。在照射到像素 100 上的光的強度低的情況下，由於光電轉換器 111 的電位改變不大，因此從像素 100 輸出的信號相互沒有多大差別，因此也不能精確讀取物件的資訊。

在採用 O. Yadid-Pecht 等人的報告(Proc. SPIE , vol.2654, pp82-92, 1996)中所提出的方法時，從像素輸出的信號的存儲時間只有兩種。此外，由於驅動電路各自地配置在像素部分上面和下面，因此還有驅動電路部分大的缺點。

在採用“具有超寬動態範圍浮點像素電平 ADC 的 640×512 CMOS 圖像感測器”(“A 640×512 CMOS Image Sensor with Ultra Wide Dynamic Range Floating-Point Pixel-Level ADC”，ISSCC99, p308)中所提出的方法時，從像素輸出的信號的存儲時間可以象 $T, 2T, 4T, \dots$ ，

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (8)

(2^k) T 那樣改變。這樣就有在 k 增大時讀出時間變得很長的缺點。例如，在 $k=3$ (動態範圍增大 8 倍) 的情況下，讀出時間就需要為正常讀出時間的 8 倍。

發明概述

因此，本發明的目的是提供一種半導體裝置的驅動方法，可以輸出一個適合照射到像素上的光的強度的信號。

本發明的另一個目的是提供一種可以輸出一個適合照射到像素上的光的強度的信號而並不增大驅動電路而且不增長讀出時間的半導體裝置的驅動方法。

本發明的又一個目的是提供一種可以精確讀取物件的資訊的半導體裝置的驅動方法。

本發明是為達到上述目標而提出的。下面將結合圖 17 說明本發明的半導體裝置的驅動方法。

在圖 17 中，水平軸表示時間。圖 17 示出了用傳統的驅動方法加到閘信號線 G_a 和 $G(a+1)$ 上的信號的定時圖以及用本發明的驅動方法加到閘信號線 (G_a 至 $G(a+2)$)、閘信號線 (G_b 至 $G(b+2)$) 和閘信號線 (G_c 至 $G(c+2)$) 上的信號的定時圖。順便說一下， a 、 b 和 c 都是自然數，而這裏假設 $a < b < c$ 。

如圖 17 所示，在傳統的驅動方法中，任何一個閘信號線 (G_1 至 G_y) 都按水平掃描周期 (P) 選擇。也就是說，在一個幀周期內執行 y 次水平掃描 (次數與閘信號線 (G_1 至 G_y) 數相同)。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

總

五、發明說明(9)

相反地，在本發明的驅動方法中，在水平掃描周期(P)內選擇閘信號線(G1 至 Gy)中的三條閘信號線，而垂直掃描在一個幀周期內執行($3 \times y$)次。順便說一下，如果在一個水平掃描周期(P)內同時選擇其中三條閘信號線(G1 至 Gy)，從接在相同信號輸出線(S1 至 Sx)上的像素中的三個像素輸出的信號將輸出到相同的信號輸出線(S1 至 Sx)上，從而這些信號將混合在一起。因此，在本發明中，將水平掃描周期(P)分成三個部分。這些部分分別稱為第一子水平掃描周期、第二子水平掃描周期和第三子水平掃描周期。然後，在各個子水平掃描周期內各選擇這些閘信號線(G1 至 Gy)中任何一條閘信號線。於是，從像素輸出到信號輸出線(S1 至 Sx)上的信號不會混合在一起，從而可以在一個水平掃描周期(P)內最多選擇三條閘信號線(G1 至 Gy)。

順便說一下，雖然這裏給出的是將水平掃描周期(P)分成三個部分的例子，但本發明並不局限於此，可以將水平掃描周期(P)分成任意個部分。

順便說一下，在第一子水平掃描周期內，使一個從閘信號線驅動電路加到閘信號線 G(G1 至 Gy 中任何一條)上的信號成為一個第一子閘信號，而在第二子水平掃描周期內，使一個從閘信號線驅動電路加到閘信號線 G 上的信號成為一個第二子閘信號。此外，在第三子水平掃描周期內，使一個從閘信號線驅動電路加到閘信號線 G 上的信號成為一個第三子閘信號。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (10)

在本發明的半導體裝置的驅動方法中，如圖 17 所示，在一個水平掃描周期 (P) 的第一子水平掃描周期內，選擇一條第 a 行的閘信號線 (Ga)，在第二子水平掃描周期內，選擇一條第 b 行的閘信號線 (Gb)，而在第三子水平掃描周期內，選擇一條第 c 行的閘信號線 (Gc)。

然後，在下一個水平掃描周期 (P) 中，在第一子水平掃描周期內，選擇一條第 (a+1) 行的閘信號線 (Ga)，在第二子水平掃描周期內，選擇一條第 (b+1) 行的閘信號線 (Gb)，而在第三子水平掃描周期，選擇一條第 (c+1) 行的閘信號線 (Gc)。

用這種方式，在第一子水平掃描周期、第二子水平掃描周期和第三子水平掃描周期的各個周期內相繼選擇了所有閘信號線 (G1 至 Gy)。也就是說，第一子閘信號、第二子閘信號和第三子閘信號依次加到所有閘信號線 (G1 至 Gy) 上。在本發明中，通過改變在第一子閘信號、第二子閘信號和第三子閘信號加到所有閘信號線 (G1 至 Gy) 上的定時，可以從包括光電轉換器的像素輸出多個具有不同存儲時間的信號。

在本發明中，水平掃描周期 (P) 分成 n 個部分 (n 為一個自然數)，因此水平掃描在一個幀周期內可以執行 ($n \times y$) 次。也就是說，在本發明中，從每個像素可以輸出 n 個信號，而這 n 個信號的存儲時間是互不相同的。這樣，由於可以選擇其中一個適合於照射到像素上的光的強度的信號，因此可以精確地讀取物件的資訊。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

總

五、發明說明 (11)

圖式簡述

圖 1 為說明本發明的半導體裝置的工作情況的示意圖；

圖 2 為說明一個光電轉換器的電位與時間之間的關係的示意圖；

圖 3 為應用本發明的半導體裝置的示意圖；

圖 4 為示出應用本發明的半導體裝置的一個像素的示意圖；

圖 5 為說明應用本發明的半導體裝置的一個源極信號線驅動電路的示意圖；

圖 6 為說明應用本發明的半導體裝置的源極信號線驅動電路的工作情況的示意圖；

圖 7 為說明應用本發明的半導體裝置的源極信號線驅動電路的示意圖；

圖 8 為說明應用本發明的半導體裝置的源極信號線驅動電路的工作情況的示意圖；

圖 9 為說明應用本發明的半導體裝置的源極信號線驅動電路的示意圖；

圖 10 為說明應用本發明的半導體裝置的源極信號線驅動電路的工作情況的示意圖；

圖 11A 和 11B 為說明應用本發明的一些半導體裝置的源極信號線驅動電路的示意圖；

圖 12 為示出應用本發明的半導體裝置的部分結構的

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

終

五、發明說明 (12)

示意圖；

圖 13A 和 13B 為應用本發明的半導體裝置的頂視圖和剖視圖；

圖 14A 至 14G 為示出採用應用本發明的半導體裝置的電子設備的示意圖；

圖 15 為說明傳統的半導體裝置的工作情況的示意圖；

圖 16 為說明光電轉換器的電位與時間之間的關係的示意圖；以及

圖 17 為說明本發明的半導體裝置的工作情況的示意圖。

主要元件對照表

100	像素
101	源極信號線驅動電路
101a	偏置電路
101b	採樣保持電路
101c	信號輸出線驅動電路
101d	末級輸出放大電路
101e	週邊部份
102	閘極信號線驅動電路
103	重定信號線驅動電路
104	像素部份
111	光電轉換器

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (13)

- 112 開關電晶體
- 113 放大電晶體
- 114 重定電晶體
- 121 電源基準線
- 200 偏置信號線
- 201 傳送信號線
- 202 傳送信號線
- 203 傳送信號線
- 204 放電信號線
- 205 放電信號線
- 206 放電信號線
- 207 輸出信號線
- 208 輸出信號線
- 209 輸出信號線
- 210a 偏置電晶體
- 210b 電源基準線
- 211 傳送電晶體
- 212 傳送電晶體
- 213 傳送電晶體
- 214a 放電電晶體
- 214b 電容器
- 214c 電源基準線
- 215a 放電電晶體
- 215b 電容器

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (14)

- 215c 電 源 基 準 線
- 216a 放 電 電 晶 體
- 216b 電 容 器
- 216c 電 源 基 準 線
- 217 輸 出 電 晶 體
- 218 輸 出 電 晶 體
- 219 輸 出 電 晶 體
- 220 末 級 輸 出 電 晶 體
- 221a 末 級 重 定 電 晶 體
- 221b 電 源 基 準 線
- 222 末 級 輸 出 線
- 300 偏 置 信 號 線
- 301 傳 送 信 號 線
- 302 傳 送 信 號 線
- 303 傳 送 信 號 線
- 304 放 電 信 號 線
- 305 放 電 信 號 線
- 306 放 電 信 號 線
- 307 末 級 輸 出 線
- 308 末 級 輸 出 線
- 309 末 級 輸 出 線
- 310a 偏 置 電 晶 體
- 310b 電 源 基 準 線
- 311 傳 送 電 晶 體

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (15)

- 312 傳送電晶體
- 313 傳送電晶體
- 314a 放電電晶體
- 314b 電容器
- 314c 電源基準線
- 315a 放電電晶體
- 315b 電容器
- 315c 電源基準線
- 316a 放電電晶體
- 316b 電容器
- 316c 電源基準線
- 317 末級選擇電晶體
- 318 末級選擇電晶體
- 319 末級選擇電晶體
- 220 末級輸出電晶體
- 321a 末級重定電晶體
- 321b 電源基準線
- 322a 末級重定電晶體
- 322b 電源基準線
- 323a 末級重定電晶體
- 323b 電源基準線
- 1001 CMOS 型圖像感測器
- 1002 光學系統
- 1003 光源

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (16)

- 1004 物件
- 1005 玻璃
- 1801 基底
- 1802 像素部份
- 1803 接觸面板
- 1804 觸筆
- 1901 主體
- 1902 像素部份
- 1903 上機蓋
- 1904 外部連接埠
- 1905 操作開關
- 2102 顯示部份
- 2301 主體
- 2302 顯示部份
- 2303 開關
- 2304 操作鍵
- 2305 紅外埠
- 2601 主體
- 2602 顯示部份
- 2603 機殼
- 2604 外部連接埠
- 2605 遠端控制接收部份
- 2606 圖像接收部份
- 2607 電池

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (17)

- 2608 語音輸入部份
- 2609 操作鍵
- 2701 主體
- 2702 機殼
- 2703 顯示部份
- 2704 語音輸入部份
- 2705 語音輸出部份
- 2706 操作鍵
- 2707 外部連接埠
- 2708 天線
- 4001 基底
- 4002 像素部份
- 4003 源極信號線驅動電路
- 4004 閘信號線驅動電路
- 4005 引線
- 4006 引線
- 4007 引線
- 4008 可撓印刷電路板
- 4009 蓋件
- 4010 密封膠
- 4011 密封件
- 4012 底層薄膜
- 4013 驅動電路部份
- 4014 像素部份

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (18)

- 4015 第一隔層絕緣薄膜
- 4017 第二隔層絕緣薄膜
- 4022 鈍化薄膜
- 4023 填充物
- 5510a 偏置電晶體
- 5510b 電源基準線
- 5511 偏置信號線
- 5512 傳送電晶體
- 5513 傳送信號線
- 5514a 放電電晶體
- 5514b 電容器
- 5514c 電源基準線
- 5514d 電容選擇電晶體
- 5515 放電信號線
- 5516 末級選擇電晶體
- 5517a 末線重定電晶體
- 5517b 電源基準線
- 5518 末線輸出線
- 5520 電源線
- 5521 放大電晶體
- 5522 偏置電晶體
- 5523 末級輸出放大偏置信號線
- 5524 電源基準線
- 5530a 放電電晶體

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (19)

- 5530b 電 容 器
- 5530c 電 源 基 準 線
- 5530d 電 容 選 擇 電 晶 體
- 5531a 放 電 電 晶 體
- 5531b 電 容 器
- 5531c 電 源 基 準 線
- 5531d 電 容 選 擇 電 晶 體
- 5532 放 電 信 號 線
- 5533 放 電 信 號 線
- 5534 存 儲 電 容 器 控 制 線
- 5535 存 儲 電 容 器 控 制 線
- 5536 存 儲 電 容 器 控 制 線
- 6000 基 底
- 6001 底 層 薄 膜
- 6008 閘 極 絕 緣 膜
- 6019 汲 極 區
- 6020b N 型 半 導 體 層
- 6021 源 極 區 和 汲 極 區
- 6023 閘 電 極
- 6024 閘 電 極
- 6025 閘 電 極
- 6026 閘 電 極
- 6027 閘 電 極
- 6030 輕 度 摻 雜 汲 極 區

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (20)

- 6031 輕度摻雜汲極區
- 6036 P 型半導體層
- 6037 源極區和汲極區
- 6038 源極區和汲極區
- 6039 源極區和汲極區
- 6041 第一隔層絕緣薄膜
- 6042 源極引線
- 6043 汲極引線
- 6044 源極引線
- 6045 汲極引線
- 6046 源極引線
- 6047 汲極引線
- 6050 源極引線
- 6051 汲極引線
- 6052 汲極引線
- 6053 源極引線
- 6054 光電轉換層
- 6059 第二隔層絕緣膜

較佳實施例詳細說明

實施例 1

本發明的驅動方法可以用於任何含有光電轉換器的半導體裝置。圖 3 和 4 示出了應用本發明的半導體裝置的實施例。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (21)

順便說一下，由於圖 3 所示的半導體裝置的結構和圖 4 所示的像素上面已經作了簡要說明，因此不再重複。

在圖 4 所示的像素 100 內，光電轉換器 111 包括 N 通道接線端、P 通道接線端和配置在 N 通道接線端與 P 通道接線端之間的光電轉換層。P 通道接線端和 N 通道接線端中的一個接在電源基準線 121 上，而另一個與放大電晶體 113 的閘極連接。

開關電晶體 112 的閘極接到閘信號線 (Gi) 上。開關電晶體 112 的源極區和汲極區中的一個區與放大電晶體 113 的源極區連接，而另一個區接到信號輸出線 (Sj) 上。開關電晶體 112 是一個在輸出光電轉換器 111 的信號時作為開關元件的電晶體。

放大電晶體 113 的汲極區接到電源線 (VBj) 上。放大電晶體 113 的源極區與開關電晶體 112 的源極區或汲極區連接。放大電晶體 113 與配置在像素部分 104 下部的一個偏置電晶體 (未示出) 一起形成一個源極跟隨電路。因此，最好放大電晶體 113 的極性與偏置電晶體的極性相同。

重定電晶體 114 的閘極接到重定信號線 (Ri) 上。重定電晶體 114 的源極區和汲極區中的一個區接到電源線 (VBj) 上，而另一個區與光電轉換器 111 和放大電晶體 113 的閘極連接。重定電晶體 114 是作為初始化 (重定) 光電轉換器 111 的元件 (開關元件) 之電晶體。

順便說一下，圖 4 所示的像素 100 的結構只是舉例說明，本發明並不局限於此。例如，可以在圖 4 所示的像素

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (22)

100 內再添加一個電晶體(傳送電晶體)，本發明也可以用於具有這種結構的半導體裝置。此外，作為光電轉換器 111，也可以用光電二極體或光閘 (photo gate)。也就是說，像素 100 可以具有任何結構，對像素 100 內的電晶體和電容器的數量和它們的連接也沒有特別限制。此外，諸如閘信號線驅動電路 102 和重定信號線驅動電路 103 之類的驅動電路的數量可以按照像素 100 的結構改變，配置在半導體裝置內的驅動電路的數量沒有特別限制。

下面將結合圖 1 和 2 說明本發明用於上述結構的半導體裝置的驅動方法。

在圖 1 中，水平軸表示時間，示出了加到重定信號線 (R1 至 Ry) 和閘信號線 (G1 至 Gy) 上的信號的定時圖。順便說一下，在這個實施例中，雖然 y 為 14，但本發明並不局限於此，重定信號線 (R1 至 Ry) 和閘信號線 (G1 至 Gy) 的數量可以任意設定。

首先，一個從重定信號線驅動電路 103 輸入第一行的重定信號線 (R1) 的重定信號選擇重定信號線 (R1)。於是，接在重定信號線 (R1) 上的所有像素(第一行像素)的重定電晶體 114 都導通，第一行像素 100 內的各光電轉換器 111 得到初始化。

在選擇重定信號線 (R1) 結束時，選擇第二行的重定信號線 (R2)。於是，接在重定信號線 (R2) 上的所有像素的重定電晶體 114 都導通，第二行像素 100 內的各光電轉換器 111 得到初始化。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (23)

以這種方式依次選擇所有重定信號線 (R1 至 R_y)。
於是，接在所選的重定信號線 R 上的像素 100 內的光電轉換器 111 得到初始化。

下面將說明加到閘信號線 (G1 至 G_y) 上的信號的定時圖。

在從重定信號輸入第一行的重定信號線 (R1) 後過了三個水平掃描周期 (3×P) 時，從閘信號線驅動電路 102 輸入第一行的閘信號線 (G1) 的第一子閘信號選擇閘信號線 (G1)。於是，接在閘信號線 (G1) 上的開關電晶體 112 都導通，第一行的像素 100 就將信號輸出到信號輸出線 (S1 至 S_x) 上。順便說一下，像素 100 輸出的信號的存儲時間 (L) 在這種情況下為三個水平掃描周期 (3×P)。

然後，從閘信號線驅動電路 102 輸入第十二行的閘信號線 (G12) 的第二子閘信號選擇閘信號線 (G12)。於是，接在閘信號線 (G12) 上的開關電晶體 112 都導通，第十二行的像素 100 就將信號輸出到信號輸出線 (S1 至 S_x) 上。

此外，從閘信號線驅動電路 102 輸入第 b 行 (b 為一個自然數) 的閘信號線 (G_b) 的第三子閘信號選擇閘信號線 (G_b)。於是，接在閘信號線 (G_b) 上的開關電晶體 112 都導通，第 b 行的像素 100 就將信號輸出到信號輸出線 (S1 至 S_x) 上。

這樣，在第一子水平掃描周期內第一子閘信號輸出到第一行的閘信號線 (G1) 上，在第二子水平掃描周期內第二子閘信號輸出到第十二行的閘信號線 (G12) 上，而在第

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (24)

三子水平掃描周期內第三子閘信號輸出到第 b 行的閘信號線 (Gb) 上。於是，第一至第三子水平掃描周期的總和就成為一個水平掃描周期 (P)。

接著，在從重定信號輸入重定信號線 (R1) 後過了四個水平掃描周期 ($4 \times P$) 時，從閘信號線驅動電路輸入第二行的閘信號線 (G2) 的第一子閘信號選擇閘信號線 (G2)。於是，接在閘信號線 (G2) 上的開關電晶體 112 都導通，第二行的像素 100 就將信號輸出到信號輸出線 (S1 至 S_x) 上。順便說一下，第二行的像素 100 輸出的信號的存儲時間 (L) 在這種情況下為三個水平掃描周期 ($3 \times P$)。

然後，從閘信號線驅動電路 102 輸入第十三行的閘信號線 (G13) 的第二子閘信號選擇閘信號線 (G13)。於是，接在閘信號線 (G13) 上的開關電晶體 112 都導通，第十三行的像素 100 就將信號輸出到信號輸出線 (S1 至 S_x) 上。

此外，從閘信號線驅動電路 102 輸入第七行的閘信號線 (G7) 的第三子閘信號選擇閘信號線 (G7)。於是，接在閘信號線 (G7) 上的開關電晶體 112 都導通，第七行的像素 100 就將信號輸出到信號輸出線 (S1 至 S_x) 上。

這樣，在第一子水平掃描周期內第一子閘信號輸出到第二行的閘信號線 (G2) 上，在第二子水平掃描周期內第二子閘信號輸出到第十三行的閘信號線 (G13) 上，而在第三子水平掃描周期內第三子閘信號輸出到第七行的閘信號線 (G7) 上。

接著，在從重定信號輸入重定信號線 (R1) 後過了六

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

終

五、發明說明 (25)

個水平掃描周期 ($6 \times P$) 時，從閘信號線驅動電路 102 輸入閘信號線 ($G1$) 的第二子閘信號選擇閘信號線 ($G1$)。於是，接在閘信號線 ($G1$) 上的開關電晶體 112 都導通，第一行的像素 100 就將信號輸出到信號輸出線 ($S1$ 至 Sx) 上。在這種情況下，像素 100 輸出的信號的存儲時間 (L) 為六個水平掃描周期 ($6 \times P$)。

接著，從閘信號線驅動電路 102 輸入第九行的閘信號線 ($G9$) 的第三子閘信號選擇閘信號線 ($G9$)。於是，接在閘信號線 ($G9$) 上的開關電晶體 112 都導通，第九行的像素 100 就將信號輸出到信號輸出線 ($S1$ 至 Sx) 上。

然後，在從重定信號輸入重定信號線 ($R1$) 後過了十二個水平掃描周期 ($12 \times P$) 時，從閘信號線驅動電路 102 輸入閘信號線 ($G1$) 的第三子閘信號選擇閘信號線 ($G1$)。於是，接在閘信號線 ($G1$) 上的開關電晶體 112 都導通，第一行的像素 100 就將信號輸出到信號輸出線 ($S1$ 至 Sx) 上。在這種情況下，像素 100 輸出的信號的存儲時間 (L) 為十二個水平掃描周期 ($12 \times P$)。

以這種方式重複這操作，使得第一子閘信號在第一子水平掃描周期內輸入閘信號線 ($G1$ 至 Gy) 之一，第二子閘信號在第二子水平掃描周期內輸入閘信號線 ($G1$ 至 Gy) 之一，而第三子閘信號在第三子水平掃描周期內輸入閘信號線 ($G1$ 至 Gy) 之一。此時，在某一水平掃描周期內，輸入第一子閘信號的閘信號線 G ($G1$ 至 Gy 之一)、輸入第二子閘信號的閘信號線 G 和輸入第三子閘信號的閘信

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (26)

號線 G 是互不相同的。

用這種方式，在第一子水平掃描周期、第二子水平掃描周期和第三子水平掃描周期內分別選擇了所有閘信號線 (G1 至 Gy)。結果，第一子閘信號、第二子閘信號和第三子閘信號分別加到所有閘信號線 (G1 至 Gy) 上。

然後，在過了一個幀周期 (F) 時，從重定信號線驅動電路 103 輸入重定信號線 (R1) 的重定信號再選擇重定信號線 (R1)。然後，重複圖 1 所示的上述操作。

在本發明中，從重定信號輸入重定信號線 (R1 至 Ry) 到第一子閘信號輸入閘信號線 (G1 至 Gy) 的這段時間 (在這個實施例中為 $3 \times P$)、到第二子閘信號輸入的時間 (在這個實施例中為 $6 \times P$) 和到第三子閘信號輸入的時間 (在這個實施例中為 $12 \times P$) 是互不相同的。結果從像素 100 可以輸出三個具有不同的存儲時間的信號。

順便說一下，第一子閘信號只在第一子水平掃描周期這段時間內從閘信號線驅動電路 102 輸出，第二子閘信號只在第二子水平掃描周期這段時間內輸出，而第三子閘信號只在第三子水平掃描周期這段時間內輸出。因此，舉例而言，像素 100 在從重定信號輸入重定信號線 (R1) 後過了六個水平掃描周期 ($6 \times P$) 時輸出的信號的存儲時間 (L) 精確地為六個水平掃描周期 ($6 \times P$) 加上一個子水平掃描周期的時間。然而，由於子水平掃描周期與存儲時間 (L) 相比是十分小的，因此在本說明中，將在如上所述的情況下的存儲時間 (L) 認為是六個水平掃描周期 ($6 \times P$)。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (27)

此外，在這個實施例中，雖然水平掃描周期 (P) 相等地分成三個部分，但本發明並不局限於此。水平掃描周期 (P) 可以分成任意個部分。

此外，在這個實施例中，雖然這些信號輸出成使存儲時間 (L) 象 $3 \times P$ 、 $6 \times P$ 和 $12 \times P$ 那樣按 2 的冪增大，但本發明並不局限於此。例如，這些信號可以輸出成使存儲時間 (L) 按 2 的倍數增大，或者這些信號可以輸出成使存儲時間按 10 的倍數增大。

在本發明中，水平掃描周期 (P) 分成 n 個部分 (n 為一個自然數)，因此水平掃描在一個幀周期內可以執行 ($n \times y$) 次。於是，按照本發明，從每個像素可以輸出 n 個信號，而這 n 個信號的存儲時間是互不相同的。這樣，由於可以選擇其中一個適合於照射到像素上的光的強度的信號，因此可以精確地讀取物件的資訊。此外，可以增大所讀物件的動態範圍。

實施例 2

在這個實施例中，下面將結合圖 2 說明第一子閘信號、第二子閘信號和第三子閘信號輸出到閘信號線 (G1 至 Gy) 上的時間、重定信號輸出到重定信號線 (R1 至 Ry) 上的時間和光電轉換器 111 的電位之間的關係。順便說一下，在這個實施例中，將以一個配置在第 i 行、第 j 列上的像素 100 為例進行說明。

首先，從重定信號線驅動電路 103 輸入第 i 行的重定

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (28)

信號線 (R_i) 的重定信號選擇重定信號線 (R_i)。於是，接在重定信號線 (R_i) 上的所有像素 100 (第 i 行的像素 100) 的重定電晶體 114 都導通。這樣，在第 i 行的像素 100 內的光電轉換器 111 都得到了初始化。

然後，在從重定信號輸入重定信號線 (R_i) 後過了三個水平掃描周期 ($3 \times P$) 時，從閘信號線驅動電路 102 輸入第 i 行的閘信號線 (G_i) 的第一子閘信號選擇閘信號線 (G_i)。於是，接在閘信號線 (G_i) 上的開關電晶體 112 都導通，光電轉換器 111 的 N 通道接線端的電位就作為一個信號讀出。這個信號與照射到光電轉換器 111 上的光的強度成正比。

接著，在從重定信號輸入重定信號線 (R_i) 後過了六個水平掃描周期 ($6 \times P$) 時，從閘信號線驅動電路 102 輸入第 i 行的閘信號線 (G_i) 的第二子閘信號選擇閘信號線 (G_i)。於是，接在閘信號線 (G_i) 上的開關電晶體 112 都導通，光電轉換器 111 的 N 通道接線端的電位就作為一個信號讀出。

接著，在從重定信號輸入重定信號線 (R_i) 後過了十二個水平掃描周期 ($12 \times P$) 時，從閘信號線驅動電路 102 輸入第 i 行的閘信號線 (G_i) 的第三子閘信號選擇閘信號線 (G_i)。於是，接在閘信號線 (G_i) 上的開關電晶體 112 都導通，光電轉換器 111 的 N 通道接線端的電位就作為一個信號讀出。

然後，在過了一個幀周期 (F) 時，從重定信號線驅動

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (29)

電路 103 輸入第 $(i+1)$ 行的重定信號線 $(R(i+1))$ 選擇重定信號線 $(R(i+1))$ 。於是，重定電晶體 114 再導通，光電轉換器 111 重定，從而重復上述操作。

如上所述，按照本發明，在一個幀周期內從像素 100 輸出多個具有不同的存儲時間的信號。在圖 2 中，實線表示的光電轉換器 111 的電位表示了受到弱光照射時的情況，而虛線表示的光電轉換器 111 的電位表示了受到強光照射時的情況。

在圖 2 中，在第一子閘信號輸入的時刻，受到強光照射的光電轉換器 111 的電位與受到弱光照射的光電轉換器 111 的電位差別不很大。

然而，在第二子閘信號輸入的時刻，受到強光照射的光電轉換器 111 已經接近飽和狀態。但是，受到弱光照射的光電轉換器 111 的電位雖然比在第一子閘信號輸入的時刻的電位稍低，但未達到飽和狀態。

在第三子閘信號輸入的時刻，受到強光照射的光電轉換器 111 已經處在飽和狀態。但是，受到弱光照射的光電轉換器 111 的電位接近飽和狀態。

如上面所述，從像素 100 輸出的信號由照射到像素 100 內的光電轉換器 111 的光的強度（光電轉換器 111 的電位）與存儲時間的乘積確定。也就是說，含有受到弱光照射的光電轉換器 111 的像素 100 的信號最好由光電轉換器 111 在第三子閘信號輸入的時刻的電位與存儲時間 $(12 \times P)$ 的乘積確定。這是因為這電位在第一和第二子閘信

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (30)

號輸入的時刻還沒有達到飽和狀態。

此外，含有受到強光照射的光電轉換器 111 的像素 100 的信號最好由光電轉換器 111 在第二子閘信號輸入的時刻的電位與存儲時間 ($6 \times P$) 的乘積確定。這是因為這電位在第一子閘信號輸入的時刻沒有達到飽和狀態，而在第三子閘信號輸入的時刻已經處在飽和狀態。

在本發明中，從每個像素可以輸出 n 個信號 (n 是一個自然數)，這 n 個信號的存儲時間是互不相同的。這樣，由於可以選擇其中一個適合於照射到像素上的光的強度的信號，因此可以精確地讀取物件的資訊。此外，可以增大所讀物件的動態範圍。

於下，將藉由實施範例，詳細說明本發明。

(實施範例 1)

在本實施範例中，將結合圖 3、5 和 6 詳細說明本發明的用於半導體裝置的一個源極信號線驅動電路 101 的結構和工作情況。

在圖 3 中，源極信號線驅動電路 101 包含偏置電路 101a、採樣保持電路 101b、信號輸出驅動電路 101c 和末級輸出放大電路 101d。順便說一下，本發明並不局限於此，在源極信號線驅動電路 101 內還可以配置一個類比-數位信號轉換電路或者降噪電路。

偏置電路 101a 與每個像素內的一個放大電晶體配成一個源極跟隨電路。採樣保持電路 101b 包括一個暫時存

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (31)

儲信號、執行類比數位轉換和減小雜訊的電路。信號輸出驅動電路 101c 具有將暫時存儲的信號相繼輸出給末級輸出放大電路 101d 的功能。末級輸出放大電路 101d 包括一個對採樣保持電路 101b 和信號輸出驅動電路 101c 輸出的信號進行放大的電路。順便說一下，在不需要放大信號的情況下可以不配置末級輸出放大電路 101d。

此處，將參考圖 5 說明具有偏置電路 101a、採樣保持電路 101b 和信號輸出驅動電路 101c 的第 j 列的週邊部分 101e 的詳細結構。順便說一下，在圖 5 所示的電路圖中，所有的電晶體都是 N 通道電晶體，然而本發明並不局限於此，電晶體可以是 N 通道型和 P 通道型的。

在圖 5 中，偏置電路 101a 含有一個偏置電晶體 210a。偏置電晶體 210a 具有與每個像素的放大電晶體相同的極性，形成一個源極跟隨電路。偏置電晶體 210a 的閘極接到一條偏置信號線 200 上。偏置電晶體 210a 的源極區和汲極區中的一個區接到一條信號輸出線 (Sj) 上，而另一個區接到一條電源基準線 210b 上。順便說一下，在這個例子中，雖然所示出的情況是偏置電晶體 210a 採用 N 通道電晶體，但本發明並不局限於此。例如，偏置電晶體 210a 和放大電晶體也可以用 P 通道電晶體。然而，在這種情況下，偏置電晶體 210a 接到電源線上而不是接到電源基準線上。

採樣保持電路 101b 包括：傳送電晶體 211、212 和 213，放電電晶體 214a、215a 和 216a，以及輸出電晶體

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (32)

217、218 和 219。傳送電晶體 211、212 和 213 的閘極分別接到傳送信號線 201、202 和 203 上。

每個傳送電晶體 211、212 和 213 的源極區和汲極區中的一個區接到信號線 (S_j) 上，而另一個區與放電電晶體 214a、215a 和 216a 中一個相應放電電晶體的源極區和汲極區中的一個區連接。在傳送電晶體 211、212 和 213 導通時，信號輸出線 (S_j) 的電位由電容器 214b、215b 和 216b 保持。

順便說一下，在這個例子中，雖然所示出的情況是傳送電晶體 211 212 和 213 採用 N 通道電晶體，但本發明並不局限於此。例如，傳送電晶體可以採用一個 P 通道電晶體與一個 N 通道電晶體並聯的形式。

電容器 214b 與放電電晶體 214a 的源極區和汲極區連接，一端還接到電源基準線 214c 上。放電電晶體 214a 的閘極接到放電信號線 204 上。

電容器 215b 與放電電晶體 215a 的源極區和汲極區連接，一端還接到電源基準線 215c 上。放電電晶體 215a 的閘極接到放電信號線 205 上。

電容器 216b 與放電電晶體 216a 的源極區和汲極區連接，一端還接到電源基準線 216c 上。放電電晶體 216a 的閘極接到放電信號線 206 上。

順便說一下，從信號輸出線 (S_j) 輸出的信號 (S_j) 暫時保存在電容器 214b、215b 和 216b 內。此外，在放電電晶體 214a、215a 和 216a 導通時，電容器 214b、215b 和

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

終

五、發明說明 (33)

216b 的電荷向電源基準線 214c 放電，進行初始化。

在本實施範例中，假設從配置在第 j 行的這些像素 100 中的第一子閘信號所輸入的像素 100 輸出的信號暫時保存在電容器 214b 內。此外，假設從第二子閘信號所輸入的像素 100 輸出的信號暫時保存在電容器 215b 內，而從第三子閘信號所輸入的像素 100 輸出的信號暫時保存在電容器 216b 內。

此外，代號 217、218 和 219 代表輸出電晶體。輸出電晶體 217 的源極區和汲極區中的一個區與電容器 214b 連接，而另一個區與一個末級輸出電晶體 220 的源極區和汲極區中的一個區連接。此外，輸出電晶體 217 的閘極接到輸出信號線 207 上。

輸出電晶體 218 的源極區和汲極區中的一個區與電容器 215b 連接，而另一個區與末級輸出電晶體 220 的源極區和汲極區中的一個區連接。此外，輸出電晶體 218 的閘極接到輸出信號線 208 上。

輸出電晶體 219 的源極區和汲極區中的一個區與電容器 216b 連接，而另一個區與末級輸出電晶體 220 的源極區和汲極區中的一個區連接。此外，輸出電晶體 219 的閘極接到輸出信號線 209 上。

末級輸出電晶體 220 的源極區和汲極區中的另一個區接到一條末級輸出線 222 上。末級輸出電晶體 220 的閘極接到末級選擇線 (SSj) 上。

代號 221a 代表一個末級重定電晶體，而 221b 為一條

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

裝

五、發明說明 (34)

電源基準線。末級重定電晶體 221a 的源極區和汲極區中的一個區接到電源基準線 221b 上，而另一個區接到末級輸出線 222 上。此外，末級重定電晶體 221a 的閘極接到末級重定線 SRj 上。在末級重定電晶體 221a 導通時，可以使末級輸出線 222 的電位初始化為電源基準線 221b 的電位。

下面將結合圖 6 說明圖 5 所示的源信號線驅動電路 101 的工作情況。

在圖 6 所示的這個定時圖中，在第一子水平掃描周期內，選擇傳送信號線 201，於是接在傳送信號線 201 上的傳送電晶體 211 導通。從第一子閘信號所輸入的像素 100 輸出的信號因此就暫時保存在電容器 214b 內。類似地，在選擇輸出信號線 209 時，接在輸出信號線 209 上的輸出電晶體 219 導通。於是，保存在電容器 216b 內的信號輸出到末級輸出線 222 上。

接著，在第二子水平掃描周期內，選擇傳送信號線 202，於是接在傳送信號線 202 上的傳送電晶體 212 導通。從第二子閘信號所輸入的像素 100 輸出的信號因此就暫時保存在電容器 215b 內。類似地，在選擇輸出信號線 207 時，接在輸出信號線 207 上的輸出電晶體 217 導通。於是，保存在電容器內的信號輸出到末級輸出線 222 上。

接著，在第三子水平掃描周期內，選擇傳送信號線 203，於是接在傳送信號線 203 上的傳送電晶體 213 導通。從第三子閘信號所輸入的像素 100 輸出的信號因此就暫

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (35)

時保存在電容器 216b 內。類似地，在選擇輸出信號線 208 時，接在輸出信號線 208 上的輸出電晶體 218 導通。於是，保存在電容器 215b 內的信號輸出到末級輸出線 222 上。

順便說一下，在各個子水平掃描周期內，交替選擇末級重定線 (SR1 至 SR_x) 和末級輸出線 (SS1 至 SS_x)。在這個例子中，保存在電容器 216b 內的信號在第一子水平掃描周期輸出到末級輸出線 222 上，保存在電容器 214b 的信號在第二子水平掃描周期輸出到末級輸出線 222 上，而保存在電容器 215b 內的信號在第三子水平掃描周期輸出到末級輸出線 222 上。

下面將結合圖 6 說明在這些子水平掃描周期加到末級重定線 (SR1 至 SR_x) 和末級輸出線 (SS1 至 SS_x) 上的信號的定時圖。在這個例子中，將以第二子水平掃描周期為例。

如上所述，在第二子水平掃描周期，選擇傳送信號線 202 和輸出信號線 207。首先，選擇第一列的末級重定線 (SR1)，於是末級重定電晶體 221a 導通，使末級輸出線 222 初始化為某個電位值。然後，選擇第一列的末級選擇線 (SS1)，從而末級選擇電晶體 220 導通。於是，暫時保存在第一列的電容器 214b 內的信號輸出到末級輸出線 222 上。

接著，在選擇第二列的末級重定線 (SR2) 時，末級重定電晶體 221a 導通，使末級輸出線 222 初始化為某個電

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (36)

位值。然後，在選擇第二列的末級選擇線 (SS2) 時，末級選擇電晶體 220 導通。於是，暫時保存在第二列的電容器 214b 內的信號輸出到末級輸出線 222 上。

然後，輸出到末級輸出線 222 的信號由末級輸出放大電路 101d 放大，再向外界輸出。

這樣，依次交替地選擇所有的末級重定線 (SR1 至 SR_x) 和末級輸出線 (SS1 至 SS_x)。於是，暫時保存在所有的列的電容器 214b 內的信號輸出到末級輸出線 222 上。

接著，選擇放電信號線 204。於是，接在放電信號線 204 上的所有放電電晶體 214a 都導通，使與各放電電晶體 214a 連接的所有電容器 214b 都初始化為電源基準線 214c 的電位。

順便說一下，在這個例子中，雖然所說明的情況是在保存在電容器 214b 內的信號讀出後立即選擇放電信號線 204 使電容器 214b 初始化，但本發明並不局限於此。對選擇放電信號線 204 的定時沒有特別限制，可以任意設定。

此外，在使電容器 214b 初始化的情況下選擇放電信號線 204，在使電容器 215b 初始化的情況下選擇放電信號線 205，而在使電容器 216b 初始化的情況下選擇放電信號線 206。於是，分別接在放電信號線 204、205 和 206 上的放電電晶體 214a、215a 和 216a 相應導通，使相應電容器初始化為電源基準線 214c、215c 和 216c 的電位。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (37)

順便說一下，由於在實施例中說明的是水平掃描周期 (P) 分成三個部分的情況，因此在這個例子中示出了在一個列中配置三個電容器的情況。然而，本發明並不局限於此。配置在一個列內的電容器的個數可以任意設定。然而，在一個水平掃描周期分成多個子水平掃描周期的情況下，在一個水平掃描周期內輸出多個行的信號。因此，最好在每個列內配置多個 (個數等於子水平掃描周期數) 保存這些信號的電容器。

本實施範例可以自由地與實施例 1 和 2 相結合。

實施範例 2

在本實施範例中，將結合圖 7 和 8 詳細說明一個不同於實施範例 1 的源極信號線驅動電路 101 的結構和工作情況。

首先，將結合圖 7 說明具有偏置電路 101a、採樣保持電路 101b 和信號輸出線驅動電路 101c 的第 j 列的週邊部分 101e 的詳細結構。順便說一下，在圖 7 所示的電路圖中，所有的電晶體都是 N 通道電晶體，然而本發明並不局限於此，電晶體可以是 N 通道型或 P 通道型的。

在圖 7 中，偏置電路 101a 含有一個偏置電晶體 310a。偏置電晶體 310a 具有與每個像素的放大電晶體相同的極性，形成一個源極跟隨電路。偏置電晶體 310a 的閘極接到偏置信號線 300 上。偏置電晶體 310a 的源極區和汲極區中的一個區接到信號輸出線 (S_j) 上，而另一個區接

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (38)

到電源基準線 310b 上。

順便說一下，在這個例子中，雖然示出的是偏置電晶體 310a 採用 N 通道電晶體的情況，但本發明並不局限於此。例如，偏置電晶體 310a 和放大電晶體也可以用 P 通道電晶體，在這種情況下，偏置電晶體 310a 接到電源線上，而不是接到電源基準線上。

採樣保持電路 101b 包括：傳送電晶體 311、312 和 313，放電電晶體 314a、315a 和 316a，末級選擇電晶體 317、318 和 319，以及末級重定電晶體 321a、322a 和 323a。

傳送電晶體 311、312 和 313 的閘極分別接到傳送信號線 301、302 和 303 上。

每個傳送電晶體 311、312 和 313 的源極區和汲極區中的一個區接到信號輸出線 (S_j) 上，而另一個區與電容器 314b、315b 和 316b 之一和放電電晶體 314a、315a 和 316a 中一個相應放電電晶體的源極區和汲極區中的一個區連接。在傳送電晶體 311、312 和 313 導通時，信號輸出線 (S_j) 的電位傳送給電容器 314b、315b 和 316b。

順便說一下，在本實施範例中，雖然示出的是傳送電晶體 311、312 和 313 採用 N 通道電晶體的情況，但本發明並不局限於此。舉例而言，傳送電晶體還可以採用一個 P 通道電晶體與一個 N 通道電晶體並聯的形式。

電容器 314b 與放電電晶體 314a 的源極區和汲極區連接，一端還接到電源基準線 314c 上。放電電晶體 314a 的

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

裝

五、發明說明 (39)

閘極接到放電信號線 305 上。

電容器 315b 與放電電晶體 315a 的源極區和汲極區連接，一端還接到電源基準線 315c 上。放電電晶體 315a 的閘極接到放電信號線 305 上。

電容器 316b 與放電電晶體 316a 的源極區和汲極區連接，一端還接到電源基準線 316c 上。放電電晶體 316a 的閘極接到放電信號線 305 上。

順便說一下，電容器 314b、315b 和 316b 暫時保存從信號輸出線 (S_j) 輸出的信號。放電電晶體 314a、315a 和 316a 放掉電容器 314b、315b 和 316b 的電荷，使它們初始化為電源基準線 314c、315c 和 316c 的電位。

在本實施範例中，假設從第一子閘信號所輸入的像素 100 輸出的信號暫時保存在電容器 314b 內。此外，假設從第二子閘信號所輸入的像素 100 輸出的信號暫時保存在電容器 315b 內，而從第三子閘信號所輸入的像素 100 輸出的信號暫時保存在電容器 316b 內。

代號 317、318 和 319 代表末級選擇電晶體。末級選擇電晶體 317 318 和 319 的閘極接到末級選擇線 (SS_j) 上。

末級選擇電晶體 317 的源極區和汲極區中的一個區與電容器 314b 連接，而另一個區接到末級輸出線 307 上。末級選擇電晶體 318 的源極區和汲極區中的一個區與電容器 315b 連接，而另一個區接到末級輸出線 308 上。末級選擇電晶體 319 的源極區和汲極區中的一個區與電容器

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (40)

316b 連接，而另一個區接到末級輸出線 309 上。

代號 321a、322a 和 323a 代表末級重定電晶體；而 321b、322b 和 323b 為電源基準線。末級重定電晶體 321a、322a 和 323a 的閘極接到末級重定線 (SRj) 上。末級重定電晶體 321a 的源極區和汲極區中的一個區接到電源基準線 321b 上，而另一個區接到末級輸出線 307 上。

末級重定電晶體 322a 的源極區和汲極區中的一個區接到電源基準線 322b 上，而另一個區接到末級輸出線 308 上。此外，末級重定電晶體 323a 的源極區和汲極區中的一個區接到電源基準線 323b 上，而另一個區接到末級輸出線 309 上。

順便說一下，末級重定線 (SR1 至 SRX) 用來使末級輸出線 307、308 和 309 初始化。在選擇了任何一條末級重定線 (SR1 至 SRx) 而使末級重定電晶體 321a、322a 和 323a 導通時，使相應的末級輸出線 307、308 和 309 的電位初始化為電源基準線 321b、322b 和 323b 的電位。

下面將結合圖 8 說明圖 7 所示的源信號線驅動電路 101 的工作情況。

順便說一下，在圖 7 所示的源信號線驅動電路 101 的工作情況中，一個水平掃描周期 (P) 分成一個採樣周期和一個移位寄存器操作周期。而採樣周期分成第一採樣周期、第二採樣周期和第三採樣周期三個部分。

在第一採樣周期內，選擇傳送信號線 301。在選擇傳送信號線 301 時，接在傳送信號線 301 上的傳送電晶體

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (41)

311 導通。從第一子閘信號所輸入的像素 100 輸出的信號因此就暫時保存在電容器 314b 內。

接著，在第二採樣周期內，選擇傳送信號線 302，於是接在傳送信號線 302 上的傳送電晶體 312 導通。從第二子閘信號所輸入的像素 100 輸出的信號因此就暫時保存在電容器 315b 內。

接著，在第三採樣周期內，選擇傳送信號線 303，於是接在傳送信號線 303 上的傳送電晶體 313 導通。從第三子閘信號所輸入的像素 100 輸出的信號因此就暫時保存在電容器 316b 內。

在移位寄存器操作周期內，分別保存在電容器 314b、315b 和 316b 的信號輸出到末級輸出線 307、308 和 309 上。

在移位寄存器操作周期內，首先選擇第一列的末級重定線 (SR1)。在選擇末級重定線 (SR1) 時，接在第一列的末級重定線 (SR1) 上的末級重定電晶體 321a、322a 和 323a 導通，使末級輸出線 307、308 和 309 初始化為電源基準線 321b、322b 和 323b 的電位。

接著，選擇第一列的末級選擇線 (SS1)。在選擇末級選擇線 (SS1) 時，接在第一列的末級選擇線 (SS1) 上的末級選擇電晶體 317、318 和 319 導通。於是，暫時保存在第一列的電容器 314b、315b 和 316b 的信號輸出到末級輸出線 307、308 和 309 上。

接著，選擇第二列的末級重定線 (SR2)。在選擇末級

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (42)

重定線 (SR1) 時，接在第二列的末級重定線 (SR2) 上的末級重定電晶體 321a、322a 和 323a 導通，使末級輸出線 307、308 和 309 初始化為電源基準線 321b、322b 和 323b 的電位。

接著，選擇第二列的末級選擇線 (SS1)。在選擇末級選擇線 (SS2) 時，接在第二列的末級選擇線 (SS2) 上的末級選擇電晶體 317、318 和 319 導通。於是，暫時保存在第二列的電容器 314b、315b 和 316b 的信號輸出到末級輸出線 307、308 和 309 上。

這樣，依次交替地選擇所有的末級重定線 (SR1 至 SR_x) 和末級輸出線 (SS1 至 SS_x)。於是，暫時保存在所有的列的電容器 314b、315b 和 316b 的信號輸出到末級輸出線 307、308 和 309 上。

最後，選擇放電信號線 305，接在放電信號線 305 上的所有放電電晶體 314a、315a 和 316a 都導通，從而使與放電電晶體 314a、315a 和 316a 連接的所有這些列的電容器 314b、315b 和 316b 初始化為電源基準線 314c、315c 和 316c 的電位。

順便說一下，輸出到末級輸出線 307、308 和 309 上的信號由末級輸出放大電路 101d 放大後輸出給外界。

順便說一下，由於在實施例中給出的是水平掃描周期 (P) 分成三個部分的情況，因此在這個例子中示出了在一個列內配置三個電容器 (314b，315b 和 316b) 的情況，但本發明並不局限於此。配置在一個列內的電容器的個數可

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (43)

以任意設定。然而，在一個水平掃描周期分成多個子水平掃描周期的情況下，在一個水平掃描周期內輸出多個行的信號。因此，最好在每個列內配置多個(個數等於子水平掃描周期數)保存信號的電容器。

本實施範例可以自由地與實施例 1 和 2 相結合。

實施範例 3

在本實施範例中，將結合圖 9 和 10 詳細說明一個不同於實施範例 1 和 2 的源極信號線驅動電路 101 的結構和工作情況。

首先，將結合圖 9 說明具有偏置電路 101a、採樣保持電路 101b 和信號輸出線驅動電路 101c 的第 j 列的週邊部分 101e 的詳細結構。順便說一下，在圖 9 所示的電路圖中，所有的電晶體都是 N 通道電晶體，然而本發明並不局限於此，電晶體可以是 N 通道型或 P 通道型的。

在圖 9 中，偏置電路 101a 含有一個偏置電晶體 5510a。偏置電晶體 5510a 具有與每個像素的放大電晶體相同的極性，形成一個源極跟隨電路。偏置電晶體 5510a 的閘極接到偏置信號線 5511 上。偏置電晶體 5510a 的源極區和汲極區中的一個區接到信號輸出線 (Sj) 上，而另一個區接到電源基準線 5510b 上。

順便說一下，在本實施範例中，雖然示出的是偏置電晶體 5510a 採用 N 通道電晶體的情況，但本發明並不局限於此。例如，偏置電晶體 5510a 也可以採用 P 通道電晶體

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (44)

，在這種情況下，偏置電晶體 5510a 接到電源線上，而不是接到電源基準線上。

傳送電晶體 5512 的閘極接到傳送信號線 5513 上。傳送電晶體 5512 的源極區和汲極區中的一個區接到信號輸出線 (S_j) 上，而另一個區與各電容選擇電晶體 5514d、5530d 和 5531d 的源極區和汲極區中的一個區連接。在傳送電晶體 5512 導通時，信號輸出線 (S_j) 的電位通過電容選擇電晶體 5514d、5530d 和 5531d 保存在電容器 5514b、5530b 和 5531b 內。

順便說一下，在這個實施範例中，雖然示出的是傳送電晶體 5512 採用 N 通道電晶體的情況，但本發明並不局限於此。例如，傳送電晶體可以採用一個 P 通道電晶體與一個 N 通道電晶體並聯的形式。

電容器 5514b 與電容選擇電晶體 5514d 的源極區和汲極區中的一個區連接，而一端接到電源基準線 5514c 上。電容選擇電晶體 5514d 的閘極接到存儲電容器控制線 5534 上。電容選擇電晶體 5514d 的源極區和汲極區中的另一個區接到信號輸出線 (S_j) 上。

此外，放電電晶體 5514a 的閘極接到放電信號線 5515 上。放電電晶體 5514a 的源極區和汲極區中的一個區與電容器 5514b 連接，而另一個區接到電源基準線 5514c 上。在放電電晶體 5514a 導通時，使電容器 5514b 初始化為電源基準線 5514c 的電位。此外，電容器 5514b 暫時存儲一個從信號輸出線 (S_j) 輸出的信號。在本實施範例中，暫

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (45)

時保存的是配置在第 j 列的多個像素 100 中第一子閘信號所輸入的那個像素 100 的信號。

電容器 5530b 與電容選擇電晶體 5530d 的源極區和汲極區中的一個區連接，而一端接到電源基準線 5530c 上。電容選擇電晶體 5530d 的閘極接到存儲電容器控制線 5535 上。電容選擇電晶體 5530d 的源極區和汲極區中的另一個區接到信號輸出線 (S_j) 上。

放電電晶體 5530a 的閘極接到放電信號線 5532 上。放電電晶體 5530a 的源極區和汲極區中的一個區與電容器 5530b 連接，而另一個區接到電源基準線 5530c 上。在放電電晶體 5530a 導通時，使電容器 5530b 初始化為電源基準線 5530c 的電位。電容器 5530b 暫時保存一個從信號輸出線 (S_j) 輸出的信號。在本實施範例中，暫時保存的是配置在第 j 列的多個像素 100 中第二子閘信號所輸入的那個像素 100 的信號。

電容器 5531b 與電容選擇電晶體 5531d 的源極區和汲極區中的一個區連接，而一端接到電源基準線 5531c 上。電容選擇電晶體 5531d 的閘極接到存儲電容器控制線 5536 上。電容選擇電晶體 5531d 的源極區和汲極區中的另一個區接到信號輸出線 (S_j) 上。

放電電晶體 5531a 的閘極接到放電信號線 5533 上。放電電晶體 5531a 的源極區和汲極區中的一個區與電容器 5531b 連接，而另一個區接到電源基準線 5531c 上。在放電電晶體 5531a 導通時，使電容器 5531b 初始化為電源基

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (46)

準線 5531c 的電位。電容器 5531b 暫時保存一個從信號輸出線 (S_j) 輸出的信號。在這個例子中，暫時保存的是配置在第 j 列的多個像素 100 中第三子閘信號所輸入的那個像素 100 的信號。

末級選擇電晶體 5516 的源極區和汲極區中的一個區與各電容選擇電晶體 5514d、5530d 和 5531d 的源極區和汲極區中的一個區連接。末級選擇電晶體 5516 的源極區和汲極區中的另一個區接到末級輸出線 5518 上。末級選擇電晶體 5516 的閘極接到第 j 列的末級選擇線 SS_j 上。

末級選擇線 (SS₁ 至 SS_x) 和末級重定線 (SR₁ 至 SR_x) 以矩陣形式配置在採樣保持電路 101b 內，從第一列到第 x 列交替地選擇這些末級選擇線和末級重定線。例如，選擇末級選擇線 SS_j，使末級選擇電晶體 5516 導通。然後選擇存儲電容器控制線 5534、5535 和 5536 中的一條存儲電容器控制線，使電容選擇電晶體 5514d、5530d 和 5531d 中的一個相應電容選擇電晶體導通。於是，保存在電容器 5514b、5530b 和 5531b 中與電容選擇電晶體 5514d、5530d 和 5531d 中的導通的那個電容選擇電晶體連接的電容器內的信號就輸出到末級輸出線 5518 上。

順便說一下，有這樣一種情況，在信號輸出到末級輸出線 5518 上前，末級輸出線 5518 已經存有電荷。在這種情況下，這電荷將影響在信號輸出到末級輸出線 5518 上的電位。因此，有必要在信號輸出到末級輸出線 5518 上前將末級輸出線 5518 的電位初始化為某個電位值。這

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (47)

樣，在選擇末級選擇線 SSJ 前選擇末級重定線 SRj，使末級重定電晶體 5517a 導通。於是，末級輸出線 5518 的電位就初始化為電源基準線 5517b 的電位。

下面將結合圖 10 說明圖 9 所示的源極信號線驅動電路 101 的工作情況。

順便說一下，在本實施範例中，將以選擇第 j 行的閘信號線 (Gj) 時的工作情況為例。此外，在這個例子中，將說明在例子 1 中所說明的子水平掃描周期內的工作情況。此外，在本實施範例中，將說明在圖 9 所示的源極信號線驅動電路 101 內在暫時存儲在電容器 5514b 內的信號輸出到末級輸出線 5518 上時的工作情況。

首先，選擇第 j 行的閘信號線 (Gj)，再選擇放電信號線 5515。於是，放電電晶體 5514a 導通。此外，與閘信號線 (Gj) 相同，還選擇存儲電容器控制線 5534。

接著，選擇傳送信號線 5513，在傳送電晶體 5512 導通時，從每個像素的光電轉換器輸出的信號輸出給每個列的電容器 5514b。

然後，將存儲在各列的電容器 5514b 內的信號依次輸出給末級輸出線 5518。首先，在選擇第一列的末級重定線 SR1 時，末級重定電晶體 5517a 導通。於是，第一列的末級輸出線 SS1 初始化為電源基準線 5517b 的電位，然後選擇第一列的末級選擇線 SS1。於是，末級選擇電晶體 5516 導通，第一列的電容器 5514b 的信號就輸出到末級輸出線 5518 上。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (48)

接著，選擇第二列的末級重定線 SR2，使末級重定電晶體 5517a 導通，從而第二列的末級輸出線 SS2 就初始化為電源基準線 5517b 的電位。然後，選擇第二列的末級選擇線 SS2，使末級選擇電晶體 5516 導通，從而第二列的電容器 5514b 的信號就輸出到末級輸出線 5518 上。

這樣，依次選擇從第一列到第 x 列的所有末級重定線 (SR1 至 SRx)，再重複同樣的操作。於是，所有的列的信號輸出到末級輸出線 5518 上，經末級輸出放大電路 101d 放大後輸出給外界。

順便說一下，在本實施範例中，由於在實施例中所示的是水平掃描周期 (P) 分成三個部分的情況，因此在本實施範例中示出的是在一個列內配置三個電容器 (5514b，5530b，5531b) 的情況，但本發明並不局限於此。配置在一個列內的電容器的個數可以任意設定。然而，在一個水平掃描周期分成多個子水平掃描周期的情況下，在一個水平掃描周期內輸出多個行的信號。因此，最好在每個列內配置多個 (個數等於子水平掃描周期數) 保存這些信號的電容器。

本實施範例可以自由地與這些實施例和實施範例 1 和 2 相結合。

實施範例 4

在本實施範例中，將結合圖 11A 和 11B 說明圖 3 所示末級輸出放大電路 101d 的詳細結構。順便說一下，可

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (49)

以爲外界照原樣提取輸出到末級輸出線上的信號而不加放大。然而，在要輸出的信號微弱的情況下，最好將信號放大後再提取給外界。此外，在這個實施範例中，雖然將源極跟隨電路示爲一個具有簡單結構的信號放大電路，但本發明並不局限於此。末級輸出放大電路 101d 可以採用諸如運算放大器之類的衆所周知的放大電路。

圖 11A 示出了包括一個 N 通道源極跟隨電路的末級放大電路 101d。通過末級選擇電晶體 5516 將信號輸入末級輸出放大電路 101d。末級選擇電晶體 5516 的閘極所接的末級選擇線 (SSj) 以矩陣形式配置在採樣保持電路 101b 內，從第一列到第 x 列相繼選擇這些末級選擇線。

從末級輸出線 5518 輸出的信號由末級輸出放大電路 101d 放大後輸出給外界。末級輸出線 5518 接到放大電晶體 5521 的閘極上。放大電晶體 5521 的汲極區接到電源線 5520 上，而源極區是一個輸出端。

但是，偏置電晶體 5522 的閘極接到末級輸出放大偏置信號線 5523 上。偏置電晶體 5522 的源極區和汲極區中的一個區接到電源基準線 5524 上，而另一個區與放大電晶體 5521 的源極區連接。

圖 11B 示出了含有一個 P 通道源極跟隨電路的末級放大電路。末級輸出線 5518 接到放大電晶體 5521 的閘極上。放大電晶體 5521 的汲極區接到電源基準線 5524 上，而源極區成爲一個輸出端。

但是，偏置電晶體 5522 的閘極接到末級輸出放大偏

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (50)

置信號線 5523 上。偏置電晶體 5522 的源極區和汲極區中的一個區接到電源線 5520 上，而另一個區與放大電晶體 5521 的源極區連接。順便說一下，圖 11B 中所示的 P 通道源極跟隨電路的末級輸出放大偏置信號線 5523 的電位不同於圖 11A 中所示的 N 通道源極跟隨電路的末級輸出放大偏置信號線 523 的電位。

這個實施範例可以自由地與實施例 1 和 2 以及實施範例 1 至 3 相結合。

實施範例 5

在這個實施範例中，將結合圖 12 說明本發明的在一個像素內配置一個光電轉換器和多個電晶體的半導體裝置的剖面結構。

在圖 12 中，代號 6000 代表具有一個絕緣表面的基底，而 6001 為一個底層薄膜。在這個底層薄膜 6001 上形成了光電轉換器 111、放大電晶體 113、開關電晶體 112 和重定電晶體 114。N 通道電晶體和 P 通道電晶體顯示為驅動電路的部分。順便說一下，每個電晶體都可以採用具有任何眾所周知的結構的電晶體。

下面將說明在具有絕緣表面的基底 6000 上形成的每個電晶體的結構。放大電晶體 113 包括閘極 6023、閘極絕緣薄膜 6008、由 p 型摻雜區構成的源極區和汲極區 6037、源極引線 6042 和汲極引線 6043。

開關電晶體 112 包括閘極 6024、閘極絕緣薄膜 6008

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (51)

、由 p 型摻雜區構成的源極區和汲極區 6038、源極引線 6044 和汲極引線 6045。

重定電晶體 114 包括閘極 6025、閘極絕緣薄膜 6008、由 N 型摻雜區構成的源極區和汲極區 6019、LDD 區(輕度摻雜汲極區)6030、源極引線 6046 和汲極引線 6047。

光電轉換器 111 包括由 P 型摻雜區構成的 P 型半導體層 6036、由 N 型摻雜區構成的 N 型半導體層 6020b 和由非晶態半導體薄膜構成的光電轉換層(i 層)6054。

驅動電路部分的 N 通道電晶體包括閘極 6026、閘極絕緣薄膜 6008、由 N 型摻雜區構成的源極區和汲極區 6021、LDD(輕度摻雜汲極區) 6031、源極引線 6050 和汲極引線 6051。

此外，驅動電路部分的 P 通道電晶體包括閘極 6027、閘極絕緣薄膜 6008、由 P 型摻雜區構成的源極區和汲極區 6039、汲極引線 6052 和源極引線 6053。

然後，配置第一隔層絕緣薄膜 6041 和第二隔層絕緣薄膜 6059 來覆蓋放大電晶體 113、開關電晶體 112、重定電晶體 114、N 通道電晶體和 P 通道電晶體。

這個實施範例可以自由地與實施例 1 和 2 以及實施範例 1 至 4 相結合。

實施範例 6

在這個實施範例中，將說明一個應用本發明的驅動方法的半導體裝置在密封和加接可撓式印刷電路板 (FPC)

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (52)

狀態下的外觀。

圖 13A 為一個半導體裝置的頂視圖，而圖 13B 為沿圖 13A 的剖面 X-X' 切割的剖視圖。在圖 13A 中，代號 4001 代表基底，4002 為像素部分，4003 為源極信號線驅動電路，而 4004 為閘信號線驅動電路。各驅動電路通過引線 4005、4006 和 4007 連接到 FPC 4008 上，再接到外部設備上。

此時，再加上蓋件 4009、密封膠 4010 和密封件 4011(示於圖 13B)，以便將至少像素部分，最好是驅動電路和像素部分，包圍起來。

在圖 13B 中，在基底 4001 和底層薄膜 4012 上形成了一個驅動電路部分 4013(在這裏示出的是一個將一個 N 通道 TFT 和一個 P 通道 TFT 合併在一起的 CMOS 電路)和像素部分 4014(在這裏示出的只是一個光電轉換器和一個開關電晶體)。

在用眾所周知的製造方法完成了驅動電路部分 4013 和像素部分 4014 後，形成一個由樹脂材料構成的第一隔層絕緣薄膜(平整薄膜) 4015。

接著，形成一個由樹脂材料構成的第二隔層絕緣薄膜 4017，再形成鈍化薄膜 4022，加上填充物 4023 和蓋件 4009，覆蓋住第二隔層絕緣薄膜 4017。

將密封件 4011 配置在蓋件 4009 和基底 4001 之間，再在密封件 4011 外加上密封膠 4010。

此時，填充物 4023 也作為粘接蓋件 4009 的粘合劑。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

裝

五、發明說明 (53)

關於填充物 4023，可以用 PVC(聚氯乙烯)、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或 EVA(乙烯-乙酸乙烯共聚物)。最好填充物 4023 內含有乾燥劑，從而可以有吸濕作用。

此外，在填充物 4023 內可以含有間隔物。此時，間隔物做成一個由 BaO 之類構成的顆粒物，可以將間隔物本身做成具有收濕性的。在配置有調節墊的情況下，鈍化膜 4022 可以解除間隔物壓力。此外，除了鈍化膜 4022，還可以配置一層解除間隔物壓力的樹脂薄膜。

此外，作為蓋件 4009 可以用玻璃片、鋁片、不銹鋼片、FRP(玻璃纖維增強塑膠)片、PYF(聚氟乙烯)薄膜、瑪拉 Mylar) 薄膜、聚酯薄膜或丙烯酸薄膜。順便說一下，在填充物 4023 用 PVB 或 EVA 的情況下，最好用一個具有在 PVF 薄膜或瑪拉薄膜之間夾有一層幾十 μm 的鋁箔的結構的片。

引線 4007 接至驅動電路 4013 內的電晶體，還通過密封件 4011、密封膠 4010 和基底 4001 之間間隙與 FPC 4008 電連接。順便說一下，雖然在這裏說明的是引線 4007 的情況，但其他引線 4005 和 4006 也以同樣的方式通過密封件 4011 和密封膠 4010 下的間隙與 FPC 4008 電連接。

順便說一下，在這個實施範例中，在加了填充物 4023 後，粘接蓋件 4009，再配上密封件 4011，覆蓋填充物 4023 的側面(暴露表面)。然而，也可以在加上蓋件

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (54)

4009 和密封件 4011 後再加填充物 4023。在這種情況下，需要形成一個使填充料可以填入由基底 4001、蓋件 4009 和密封件 4011 形成的間隙的通入口。需使這個間隙具有真空狀態，使得在將這個通入口浸在含有填充料的槽內後間隙外的氣壓高於間隙內的氣壓，從而使填充料填入間隙。

這個實施範例可以自由地與實施例 1 和 2 以及實施範例 1 至 5 相結合。

實施範例 7

在這個例子中，將結合圖 14A 至 14F 說明採用應用本發明的半導體裝置的電子設備。

圖 14A 示出了一個使用直線型感測器的人工掃描器。在一個 CCD 型 (CMOS 型) 圖像感測器 1001 上配置了一個諸如棒形透鏡陣列之類的光學系統 1002。用這個光學系統 1002 使物件 1004 的圖像投射到圖像感測器 1001 上。諸如 LED 或熒光燈之類的光源 1003 配置在它可以用光照射物件 1004 的位置上。在物件 1004 的下面配置了一塊玻璃 1005。

從光源 1003 發出的光通過玻璃 1005 投射到物件 1004 上。物件 1004 反射的光通過玻璃 1005 投射到光學系統 1002 上。投射到光學系統 1002 上的光投射到圖像感測器 1001 上，在那裏受到光電變換。圖像感測器 1001 可以採用應用本發明的半導體裝置。

在圖 14B 中，代號 1801 代表基底，1802 為像素部分

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (55)

，1803 為接觸面板，而 1804 為觸筆。接觸面板 1803 是透明的，可以傳送從像素部分 1802 發出的光和將入射光傳送給像素部分 1802，從而可以通過接觸面板 1803 讀取物件的圖像。而且，在像素部分 1802 上顯示圖像的情況下，可以通過接觸面板 1803 看到在像素部分 1802 上的圖像。

在觸筆 1804 接觸接觸面板 1803 時，可以得到觸筆 1804 接觸接觸面板 1803 的部分的位置的資訊，作為一個電信號輸入一個半導體設備。對於在這個實施範例中所用的接觸面板 1803 和觸筆 1804，可以採用眾所周知的，只要接觸面板 1803 是半透明的，可以得到觸筆 1804 接觸接觸面板 1803 的部分的位置的資訊，作為一個電信號輸入半導體設備。像素部分 1801 可以採用應用本發明的半導體裝置。

圖 14C 示出了一個與圖 14A 的不同的攜帶型人工掃描器，它由主體 1901、像素部分 1902、上機蓋 1903、外部連接埠 1904 和操作開關 1905 構成。圖 14D 為圖 14C 的攜帶型人工掃描器的上蓋 1903 在合上時的示意圖。

可以將在像素部分 1902 讀取的圖像信號從外部連接埠 1904 發送給一個攜帶型人工掃描器的外接電子設備，以使用個人電腦對圖像進行校正、合成和編輯。像素部分 1902 可以採用應用本發明的半導體裝置。

此外，採用應用本發明的半導體裝置的電子設備包括攝影機、數位靜態攝影機、筆記型個人電腦、攜帶型資訊

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (56)

終端(移動電腦，移動電話機，攜帶型遊戲機，電子圖書等等)之類。

圖 14E 示出了數位照相機，它包括主體 2601、顯示部分 2602、機殼 2603、外部連接埠 2604、遠端控制接收部分 2605、圖像接收部分 2606、電池 2607、語音輸入部分 2608、操作鍵 2609 等。顯示部分 2102 可以採用應用本發明的半導體裝置。

圖 14F 示出了一個移動電腦，它包括主體 2301、顯示部分 2302、開關 2303、操作鍵 2304、紅外埠 2305 等。顯示部分 2302 可以採用應用本發明的半導體裝置。

圖 14G 示出了一個移動電話機，它包括主體 2701、機殼 2702、顯示部分 2703、語音輸入部分 2704、語音輸出部分 2705、操作鍵 2706、外部連接部分 2707、天線 2708 等。顯示部分 2703 可以採用應用本發明的半導體裝置。

如上所述，本發明具有很寬的應用範圍，可以用於任何技術領域的電子設備。

按照本發明的半導體裝置的驅動方法，一個水平掃描周期(P)被分成 n 個部分(n 為一個自然數)，使得水平掃描在一個幀周期內可以執行($n \times y$)次。按照本發明，從每個像素可以輸出 n 個信號，而這 n 個信號的存儲時間是互不相同的。這樣，由於可以選擇其中一個適合於照射到像素上的光的強度的信號，因此可以精確地讀取物件的資訊。此外，還可以增大所讀物件的動態範圍。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

四、中文發明摘要 (發明之名稱：

半導體裝置之驅動方法)

水平掃描周期分成 n 個部分(n 為一個自然數)，使得水平掃描可以在一個幀周期內執行($n \times y$)次。也就是說，從每個像素可以輸出 n 個信號，而這 n 個信號的存儲時間是互不相同的。然後，由於可以選擇其中一個適合於照射到每個像素上的光的強度的信號，因此可以準確地讀取物件的資訊。

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

英文發明摘要 (發明之名稱：

DRIVING METHOD OF A SEMICONDUCTOR DEVICE)

A horizontal scanning period is divided into n parts (n is a natural number), so that horizontal scanning can be performed ($n \times y$) times in one frame period. That is, n signals can be outputted from each pixel, and storage times of the n signals are different from one another. Then, since a signal suited to the intensity of light irradiated to each pixel can be selected, information of an object can be accurately read.

訂

線

六、申請專利範圍 1

1. 一種半導體裝置之驅動方法，該半導體裝置包括具有多個排列成矩陣形式的像素部份，其中一個幀周期包括多個水平掃描周期，而每個水平掃描周期包括 n 個子水平掃描周期（ n 為自然數），該方法包括下列步驟：

在子水平掃描周期內選擇一條閘信線。

2. 一種半導體裝置之驅動方法，該半導體裝置包括具有多個排列成矩陣形式的像素部份，其中一個幀周期包括多個水平掃描周期，而每個水平掃描周期包括 n 個子水平掃描周期（ n 為自然數），該方法包括下列步驟：

在子水平掃描周期內選擇最多一條閘信號線；以及
在水平掃描周期選擇最多 n 條閘信號線。

3. 一種半導體裝置之驅動方法，該半導體裝置包括具有多個排列成矩陣形式的像素部份，其中一個幀周期包括多個水平掃描周期，而每個水平掃描周期包括 n 個子水平掃描周期（ n 為自然數），該方法包括下列步驟：

在子水平掃描周期內選擇最多一條閘信號線；
在水平掃描周期內最多選擇 n 條閘信號線；以及
在一個幀周期內最多 n 次選擇一條閘信號線。

4. 一種半導體裝置之驅動方法，該半導體裝置包括具有多個排列成矩陣形式的像素部份，其中一個幀周期包括多個水平掃描周期，而每個水平掃描周期包括 n 個子水平掃描周期（ n 為自然數），該方法包括下列步驟：

在子水平掃描周期內從多個像素中的一個所選像素輸出一個信號。

（請先閱讀背面之注意事項再填寫本頁）

訂

六、申請專利範圍 2

5. 一種半導體裝置之驅動方法，該半導體裝置包括具有多個排列成矩陣形式的像素部份，其中一個幀周期包括多個水平掃描周期，而每個水平掃描周期包括 n 個子水平掃描周期（ n 為自然數），該方法包括下列步驟：

在水平掃描周期內從多個像素中的 n 個所選像素輸出信號，

其中所述 n 個像素接在同一條信號輸出線上。

6. 一種半導體裝置之驅動方法，該半導體裝置包括具有多個排列成矩陣形式的像素部份，其中一個幀周期包括多個水平掃描周期，而每個水平掃描周期包括 n 個子水平掃描周期（ n 為自然數），該方法包括下列步驟：

在子水平掃描周期內每條信號輸出線最多輸出一個信號。

7. 一種半導體裝置之驅動方法，該半導體裝置包括具有多個排列成矩陣形式的像素部份，其中一個幀周期包括多個水平掃描周期，每個水平掃描周期包括採樣周期和移位寄存器操作周期，而採樣周期包括 n 個子採樣周期（ n 為一個自然數），該方法包括下列步驟：

在子採樣周期內每條信號輸出線最多輸出一個信號。

8. 一種半導體裝置之驅動方法，該半導體裝置包括具有多個排列成矩陣形式的像素部份，其中一個幀周期包括多個水平掃描周期，而每個水平掃描周期包括 n 個子水平掃描周期（ n 為自然數），該方法包括下列步驟：

在子水平掃描周期內從多個像素中選出的像素輸出一

（請先閱讀背面之注意事項再填寫本頁）

訂

六、申請專利範圍 3

個信號。以及

在水平掃描周期內從多個像素中的 n 個所選像素輸出信號，

其中所述 n 個像素接在同一條信號輸出線上，以及
其中在一個幀周期內輸出每個像素最多 n 個信號。

9. 一種半導體裝置之驅動方法，該半導體裝置包括具有多個排列成矩陣形式的像素部份，其中一個幀周期包括多個水平掃描周期，而每個水平掃描周期包括 n 個子水平掃描周期（ n 為自然數），該方法包括下列步驟：

在子水平掃描周期內每條信號輸出線最多輸一個信號。
以及

在水平掃描周期內每條信號輸出線最多輸出 n 個信號。

10. 一種半導體裝置之驅動方法，該半導體裝置包括具有多個排列成矩陣形式的像素部份，其中一個幀周期包括多個水平掃描周期，而每個水平掃描周期包括 n 個子水平掃描周期（ n 為自然數），該方法包括下列步驟：

在子水平掃描周期內每條信號輸出線最多輸出一個信號。以及

在水平掃描周期內每條信號輸出線最多輸出 n 個信號，

其中水平掃描在一個幀周期內最多執行 n 次。

11. 一種半導體裝置之驅動方法，該半導體裝置包括具有多個排列成矩陣形式的像素部份，其中一個幀周期

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

六、申請專利範圍 4

包括多個水平掃描周期，每個水平掃描周期包括採樣周期和移位寄存器操作周期，而採樣周期包括 n 個子採樣周期（ n 為一個自然數），該方法包括下列步驟：

在子採樣周期內每條信號輸出線最多輸出一個信號；
以及

在採樣周期內每條信號輸出線最多輸出 n 個信號。

12. 一種半導體裝置之驅動方法，該半導體裝置包括具有多個排列成矩陣形式的像素部份，其中一個幀周期包括多個水平掃描周期，每個水平掃描周期包括採樣周期和移位寄存器操作周期，而採樣周期包括 n 個子採樣周期（ n 為一個自然數），該方法包括下列步驟：

在子採樣周期內每條信號輸出線最多輸出一個信號；
以及

在採樣周期內每條信號輸出線最多輸出 n 個信號，
其中水平掃描在一個幀周期內最多執行 n 次。

13. 如申請專利範圍第 8 項所述的半導體裝置之驅動方法，其中所述 n 個信號的存儲時間互不相同。

14. 如申請專利範圍第 9 項所述的半導體裝置之驅動方法，其中所述 n 個信號的存儲時間互不相同。

15. 如申請專利範圍第 10 項所述的半導體裝置之驅動方法，其中所述 n 個信號的存儲時間互不相同。

16. 如申請專利範圍第 11 項所述的半導體裝置之驅動方法，其中所述 n 個信號的存儲時間互不相同。

17. 如申請專利範圍第 12 項所述的半導體裝置之驅

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

六、申請專利範圍 5

動方法，其中所述 n 個信號的存儲時間互不相同。

18. 如申請專利範圍第 1 項所述的半導體裝置之驅動方法，其中所述像素包括光電轉換器。

19. 如申請專利範圍第 2 項所述的半導體裝置之驅動方法，其中所述像素包括光電轉換器。

20. 如申請專利範圍第 3 項所述的半導體裝置之驅動方法，其中所述像素包括光電轉換器。

21. 如申請專利範圍第 4 項所述的半導體裝置之驅動方法，其中所述像素包括光電轉換器。

22. 如申請專利範圍第 5 項所述的半導體裝置之驅動方法，其中所述像素包括光電轉換器。

23. 如申請專利範圍第 6 項所述的半導體裝置之驅動方法，其中所述像素包括光電轉換器。

24. 如申請專利範圍第 7 項所述的半導體裝置之驅動方法，其中所述像素包括光電轉換器。

25. 如申請專利範圍第 8 項所述的半導體裝置之驅動方法，其中所述像素包括光電轉換器。

26. 如申請專利範圍第 9 項所述的半導體裝置之驅動方法，其中所述像素包括光電轉換器。

27. 如申請專利範圍第 10 項所述的半導體裝置之驅動方法，其中所述像素包括光電轉換器。

28. 如申請專利範圍第 11 項所述的半導體裝置之驅動方法，其中所述像素包括光電轉換器。

29. 如申請專利範圍第 12 項所述的半導體裝置之驅

(請先閱讀背面之注意事項再填寫本頁)

訂

六、申請專利範圍 6

動方法，其中所述像素包括光電轉換器。

30. 如申請專利範圍第 1 項所述的半導體裝置之驅動方法，其中所述半導體裝置用於選自人工掃描器、攜帶型人工掃描器、數位攝影機、移動電腦、移動電話機、攝影機、數位靜態照相機、筆記型個人電腦、攜帶型遊戲機和電子書組成的群類中之電子設備。

31. 如申請專利範圍第 2 項所述的半導體裝置之驅動方法，其中所述半導體裝置用於選自人工掃描器、攜帶型人工掃描器、數位攝影機、移動電腦、移動電話機、攝影機、數位靜態照相機、筆記型個人電腦、攜帶型遊戲機和電子書組成的群類中之電子設備。

32. 如申請專利範圍第 3 項所述的半導體裝置之驅動方法，其中所述半導體裝置用於選自人工掃描器、攜帶型人工掃描器、數位攝影機、移動電腦、移動電話機、攝影機、數位靜態照相機、筆記型個人電腦、攜帶型遊戲機和電子書組成的群類中之電子設備。

33. 如申請專利範圍第 4 項所述的半導體裝置之驅動方法，其中所述半導體裝置用於選自人工掃描器、攜帶型人工掃描器、數位攝影機、移動電腦、移動電話機、攝影機、數位靜態照相機、筆記型個人電腦、攜帶型遊戲機和電子書組成的群類中之電子設備。

34. 如申請專利範圍第 5 項所述的半導體裝置之驅動方法，其中所述半導體裝置用於選自人工掃描器、攜帶型人工掃描器、數位攝影機、移動電腦、移動電話機、攝

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

六、申請專利範圍 7

影機、數位靜態照相機、筆記型個人電腦、攜帶型遊戲機和電子書組成的群類中之電子設備。

35. 如申請專利範圍第 6 項所述的半導體裝置之驅動方法，其中所述半導體裝置用於選自人工掃描器、攜帶型人工掃描器、數位攝影機、移動電腦、移動電話機、攝影機、數位靜態照相機、筆記型個人電腦、攜帶型遊戲機和電子書組成的群類中之電子設備。

36. 如申請專利範圍第 7 項所述的半導體裝置之驅動方法，其中所述半導體裝置用於選自人工掃描器、攜帶型人工掃描器、數位攝影機、移動電腦、移動電話機、攝影機、數位靜態照相機、筆記型個人電腦、攜帶型遊戲機和電子書組成的群類中之電子設備。

37. 如申請專利範圍第 8 項所述的半導體裝置之驅動方法，其中所述半導體裝置用於選自人工掃描器、攜帶型人工掃描器、數位攝影機、移動電腦、移動電話機、攝影機、數位靜態照相機、筆記型個人電腦、攜帶型遊戲機和電子書組成的群類中之電子設備。

38. 如申請專利範圍第 9 項所述的半導體裝置之驅動方法，其中所述半導體裝置用於選自人工掃描器、攜帶型人工掃描器、數位攝影機、移動電腦、移動電話機、攝影機、數位靜態照相機、筆記型個人電腦、攜帶型遊戲機和電子書組成的群類中之電子設備。

39. 如申請專利範圍第 10 項所述的半導體裝置之驅動方法，其中所述半導體裝置用於選自人工掃描器、攜帶

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

六、申請專利範圍 8

型人工掃描器、數位攝影機、移動電腦、移動電話機、攝影機、數位靜態照相機、筆記型個人電腦、攜帶型遊戲機和電子書組成的群類中之電子設備。


40. 如申請專利範圍第 11 項所述的半導體裝置之驅動方法，其中所述半導體裝置用於選自人工掃描器、攜帶型人工掃描器、數位攝影機、移動電腦、移動電話機、攝影機、數位靜態照相機、筆記型個人電腦、攜帶型遊戲機和電子書組成的群類中之電子設備。

41. 如申請專利範圍第 12 項所述的半導體裝置之驅動方法，其中所述半導體裝置用於選自人工掃描器、攜帶型人工掃描器、數位攝影機、移動電腦、移動電話機、攝影機、數位靜態照相機、筆記型個人電腦、攜帶型遊戲機和電子書組成的群類中之電子設備。


(請先閱讀背面之注意事項再填寫本頁)

裝


訂




第 1 圖




第 2 圖




第 3 圖




第 4 圖




第 5 圖




第 6 圖




第 7 圖




第 8 圖




第 9 圖




第 10 圖




第 11 A 圖




第 11 B 圖




第 12 圖




第 13 A 圖




第 13 B 圖




第 14 A 圖




第 14 B 圖




第 14 C 圖




第 14 D 圖




第 14 E 圖




第 14 F 圖




第 14 G 圖



第 15 圖



第 16 圖



第 17 圖