

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2022 年 11 月 3 日 (03.11.2022)



(10) 国际公布号
WO 2022/227337 A1

(51) 国际专利分类号:
H01L 29/43 (2006.01) **H01L 21/336** (2006.01)
H01L 29/78 (2006.01)

(21) 国际申请号: PCT/CN2021/111883

(22) 国际申请日: 2021 年 8 月 10 日 (10.08.2021)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
202110483826.8 2021年4月30日 (30.04.2021) CN

(71) 申请人: 长鑫存储技术有限公司 (CHANGXIN MEMORY TECHNOLOGIES, INC.) [CN/CN]; 中国安徽省合肥市经济技术开发区空港工业园兴业大道388号, Anhui 230000 (CN)。

(72) 发明人: 张书浩 (ZHANG, Shuhao); 中国安徽省合肥市经济技术开发区空港工业园兴业大道388号, Anhui 230000 (CN)。 李宁 (LI, Ning); 中国安徽省合肥市经济技术开发区空港工业园兴业大道388号, Anhui 230000 (CN)。

(74) 代理人: 北京同立钧成知识产权代理有限公司 (LEADER PATENT & TRADEMARK FIRM); 中国北京市海淀区西直门北大街32号枫蓝国际A座8F-6, Beijing 100082 (CN)。

(81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB,

GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW。

(84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告 (条约第21条 (3))。

(54) Title: GATE STRUCTURE AND MANUFACTURING METHOD THEREFOR

(54) 发明名称: 栅极结构及其制造方法




图 3

(57) Abstract: Provided in the present application are a gate structure and a manufacturing method therefor. A gate material layer in a gate structure is implemented by means of a work function dependent network solid, causing a gate structure in a MOS transistor to be able to implement work function adjustment by means of the formation of network solid layers of different thicknesses, and thereby the complexity of a gate structure of a MOS transistor is reduced, and a production process during manufacturing is simplified.

(57) 摘要: 本申请提供一种栅极结构及其制造方法, 通过功函数厚度依靠的原子晶体实现栅极结构中的栅极材料层, 使得MOS管中的栅极结构通过形成不同厚度的原子晶体层即可实现功函数的调节, 从而降低了MOS管的栅极结构的复杂度, 简化制造过程中的生产工艺。



WO 2022/227337 A1

栅极结构及其制造方法

5 本申请要求于 2021 年 04 月 30 日提交中国专利局、申请号为 202110483826.8、申请名称为“栅极结构及其制造方法”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

10 技术领域

本申请涉及电子技术领域，尤其涉及一种栅极结构及其制造方法。

背景技术

15 金属-氧化物半导体场效应管（简称：MOS 管），是一种广泛应用在模拟电路与数字电路中的晶体管，使用掺杂半导体材料作为半导体衬底，并在半导体衬底上进行离子掺杂形成两个反型扩散层，分别连接源、漏两个电极，由栅极结构上外加电压对源漏区之间形成的电荷沟道进行控制。

现有技术中，MOS 管的栅极结构包括：氧化物层、多晶硅材料（Poly）层、粘贴层和金属层，其中，金属层用于引出栅极电极，粘贴层用于连接
20 Poly 层与金属层，Poly 层通过注入 N 型或者 P 型离子调节栅极结构功函数，和 MOS 管的导电类型保持一致，以降低金属半导体势垒，形成欧姆接触，氧化物层作为介质层，防止栅极电荷扩散到沟道区域，形成栅极漏电。

采用现有技术，NMOS 或者 PMOS 管的金属栅极需要通过调节栅极结构中 Poly 层的离子注入类型来改变其功函数，降低金属栅极和半导体沟道
25 之间的势垒，形成欧姆接触，导致了 MOS 管的栅极结构较为复杂、制造过程的生产工艺较为繁琐。

发明内容

本申请提供一种栅极结构及其制造方法，以克服现有技术中晶体管的

栅极结构较为复杂，制造过程的工艺较为繁琐的技术问题。

本申请提供一种栅极结构，包括：栅极介电层，与半导体衬底贴合形成；栅极材料层，与所述栅极介电层贴合形成；所述栅极材料层的材料为原子晶体 WSe₂ 或者 MoSe₂；栅极金属层，与所述栅极材料层贴合形成，
5 所述栅极金属层引出栅极电极。

本申请提供一种栅极结构的制造方法，用于制作如本申请第一方面提供的栅极结构，包括：获取半导体衬底；在所述衬底表面形成栅极介电层；在栅极介电层表面沉积栅极材料层；所述栅极材料层的材料为原子晶体 WSe₂ 或者 MoSe₂；对所述栅极材料层和所述栅极介电层进行涂布显影处
10 理，得到预设位置的栅极介电层和栅极材料层；在所述栅极材料层表面沉积栅极金属层。

综上，本申请提供的栅极结构及其制作方法，通过功函数厚度依靠的原子晶体实现栅极结构中的栅极材料层，使得 MOS 管中的栅极结构通过形成不同厚度的原子晶体层即可实现功函数的调节，从而降低了 MOS 管的栅极结构的复杂度，简化制造过程中的生产工艺。同时，由于原子晶体的层与层之间直接通过范德华力结合，而非化学键，使得原子晶体表面更加整洁，并且由于使用原子晶体的栅极结构不通过注入离子的方式调节功函数，不会由于所注入的离子而影响 MOS 管器件的可靠性。此外，由于原子晶体 WSe₂ 等钨的化合物与使用金属钨 W 等材料的栅极金属层天然的
15 粘黏性良好，在栅极结构中无需额外设置 TiN 等粘贴层的情况下，栅极材料层就能够直接与栅极金属层连接，进一步减少了 MOS 管的栅极结构的复杂度和制造成本。
20

附图说明

25 为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图 1 为一种 MOS 管的结构示意图；

图 2 为一种栅极结构的示意图；

图 3 为本申请提供的栅极结构一实施例的结构示意图；

图 4 为原子晶体 WSe₂ 的光致发光光谱的示意图；

5 图 5 为原子晶体 WSe₂ 的能带图；

图 6 为本申请提供的对应于 P 型功函数金属栅极结构的示意图；

图 7 为本申请提供的对应于 N 型功函数金属栅极结构的示意图；

图 8 为本申请提供的应用原子晶体的栅极结构的 MOS 管的导电特性示意图；

10 图 9 为本申请提供的栅极结构的制造方法一实施例的流程示意图；

图 10 为本申请提供的栅极结构制作方法一实施例在各个流程的结构示意图；

图 11 为本申请提供的栅极结构制作方法另一实施例在各个流程的结构示意图。

15

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，
20 而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等（如果存在）是用于区别类似的对象，而不必用于
25 描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而
30 是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

在正式介绍本申请实施例之前，先结合附图，对本申请所应用的场景以及现有技术中所存在的问题进行介绍。其中，本申请应用在金属-氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，简称：MOSFET、MOS 管等），可以在电压的控制下实现截止或导通两种状态，因此作为开关元件被广泛使用在模拟电路及数字电路中。

在一些实施例中，图 1 为一种 MOS 管的结构示意图，如图 1 所示的 MOS 管设置在半导体衬底 10 上，半导体衬底 10 上设置有第一扩散区 101 和第二扩散区 102，第一扩散区 101 可以引出电极 S 作为 MOS 管的源级（Source），第二扩散区 102 可以引出电极 D 作为 MOS 管的漏级（Drain）。同时，MOS 管的衬底 10 上还设置有栅极结构 20，栅极结构 20 可用于引出电极 G 作为 MOS 管的栅极（Gate），使得电极 G 上的电压能够通过介电层控制第一扩散区 101、第二扩散区 102 与衬底之间形成的沟道的导通或截止状态。

在一些实施例中，当 MOS 管为 N 型导电晶体管时，第一扩散区 101 和第二扩散区 102 为 N 型扩散区，衬底 10 构成 P 型有源区，在栅极 G 的控制下，第一扩散区 101 和第二扩散区 102 之间通过 N 型沟道导通与截止，实现电极 S 和电极 D 之间电流的导通与截止。在另一些实施例中，当 MOS 管为 P 型导电晶体管时，第一扩散区 101 和第二扩散区 102 为 P 型扩散区，衬底 10 构成 N 型有源区，在栅极 G 的控制下，第一扩散区 101 和第二扩散区 102 之间通过 P 型沟道导通与截止，实现电极 S 和电极 D 之间电流的导通与截止。

更为具体地，在一些实施例中，图 2 为一种栅极结构的示意图，如图 2 示出了如图 1 所示的 MOS 管中的栅极结构部分，在衬底 10 上形成的该部分栅极结构由下至上依次包括：氧化物层 201、多晶硅材料（Poly）层 204、粘贴层 203 和金属层 202，其中，氧化物层 201 可以是氧化硅等材料构成，充当介电层，可用于防止栅极电荷扩散到衬底 10 内的沟道区域形成栅极漏电；金属层 202 可以是导电金属材料，用于引出栅极电极 G；粘贴层 203 可以使用 TiN 等材料实现，用于连接 Poly 层 204 与金属层 202；Poly 层 204 可以是使用气相沉积法（Chemical Vapor Deposition，简称：CVD）方法生长无定形硅后再进行退火结晶形成，并通过离子注入类型调节 poly 层的功函数进而调节金属栅极的功函数类型为 P 型或 N 型，使得金属栅极

20 能够和衬底 10 内形成的 N 型或者 P 型导电沟道形成良好的欧姆接触，易于沟道的导通和截止。

然而，在上述图 2 所示的实施例中，由于 MOS 管的金属栅极需要通过调节栅极结构中 Poly 层 204 的离子注入类型来改变其功能函数，以降低金属栅极和半导体沟道之间的势垒，形成欧姆接触，因此导致了 MOS 管的栅极结构较为复杂、制造过程的生产工艺较为繁琐，并且在离子注入过程中所注入的离子会影响 MOS 管器件的可靠性。同时，MOS 管的 Poly 层 204 还需要额外设置粘贴层 203 才能与金属层 202 连接，进一步提高了 MOS 管的栅极结构的复杂度和成本。

因此，本申请提供一种栅极结构及其制造方法，通过功函数厚度依靠的原子晶体充当栅极结构中的栅极材料，使得栅极结构通过形成不同厚度的原子晶体层即可实现功函数的调节，从而降低了 MOS 管的栅极结构的复杂度，简化制造过程中的生产工艺，并且由于不通过注入离子的方式调节功函数，不会由于所注入的离子而影响 MOS 管器件的可靠性。此外，当原子晶体为钨化物等原子材料时，其与采用金属 W 等材料的栅极金属层天然的粘黏性良好，在栅极结构中无需额外设置粘贴层的情况下，栅极材料就能够直接与栅极金属连接，进一步减少了 MOS 管的栅极结构的复杂度。同时，由于原子晶体的层与层之间直接通过范德华力结合，而非化学键，使得原子晶体表面更加整洁，减少界面电荷以及陷阱的产生。

下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

图 3 为本申请提供的栅极结构一实施例的结构示意图，如图 3 所示的栅极结构可应用于如图 1 所示的 MOS 管中，图 3 中对栅极结构之外的结构不作限定。具体地，如图 3 所示实施例的栅极结构设置在半导体衬底 10 表面，在图 3 中以下方设置半导体衬底 10 为例，则栅极结构从图中下方到上方依次包括：栅极介电层 201、栅极材料层 205 和栅极金属层 202。

半导体衬底 10 可以是 Si 衬底、Ge 衬底、SiGe 衬底、SOI 或者 GOI 等；或者，还可以为包括其他半导体或者化合物半导体的衬底，例如 GaAs、InP 或者 SiC 等；或者，还可以为叠层结构，例如 Si/SiGe 等，或者还可以

为其他外延结构，例如 SGOI 等。

栅极介电层 201 与半导体衬底 10 贴合形成，可以是 SiO_x 、 AlO_x 、 Al_2O_3 、 SiC 、 HfO_x 、 TiO_x 、h-BN 和 SiN_x 中的一种，或多种的混合物中的任一种，或者还可以是上述多种的混合物；又或者还可以是其他形式的氧化物、混合物等。

栅极材料层 205 下方与栅极材料层 201 贴合形成，上方与栅极金属层 202 贴合，在本申请实施例中，栅极材料层 205 的材料为原子晶体 WSe_2 或者原子晶体 MoSe_2 。

栅极金属层 202 与栅极材料层 205 贴合形成，可以是 W、Mo、Al、Au、Cu、Ni、Ti、Cr、Ag、Pt 和 Pd 中的一种，或多种的混合物等金属导体实现。

下面结合附图，以原子晶体 WSe_2 作为示例，对本申请提供的栅极材料层 205 中，原子晶体的特性进行说明。

图 4 为原子晶体 WSe_2 的光致发光光谱（Photoluminescence Spectroscopy，简称：PL 光谱）的示意图，其中，光致发光是指原子晶体在光线的激励下，原子晶体内的电子从价带跃迁至导带并在价带留下空穴，电子和空穴在各自的导带和价带中通过弛豫达到各自未被占据的最低激发态成为准平衡态，而在准平衡态下的电子和空穴再通过复合发光，形成不同波长光的强度或能量分布的光谱图。如图 4 示出了，通过层数堆叠（Layer）方式实现的不同层厚度的原子晶体 WSe_2 ，在受到不同光子能量（Photon energy，单位 eV）的激励下，所表现出的 PL 光谱（Normalized PL），可以看出，当原子晶体的厚度不同时，PL 光谱的带隙不同，且 PL 光谱的强度与层数强相关。

图 5 为原子晶体 WSe_2 的能带图，从图 5 中看出，可以通过调节横坐标中原子晶体 WSe_2 的厚度（层数，L），实现对原子晶体 WSe_2 功函数能量差（energy difference，单位 eV）的调节，证明了原子晶体 WSe_2 是功函数厚度依靠的材料。

在一些实施例中，基于原子晶体的功函数与其厚度相关的特性，本申请如图 3 所示实施例中提供的栅极结构的功函数也与使用这些原子晶体作为栅极材料层的厚度相关，从而通过形成栅极材料层的不同厚度，将栅极结构区分为 P 型功函数金属栅极和 N 型功函数金属栅极。

例如,图 6 为本申请提供的对应于 P 型功函数金属栅极结构的示意图,图 7 为本申请提供的对应于 N 型功函数金属栅极结构的示意图,其中,如图 6 所示的 P 型功函数金属栅极材料层 205 的厚度 h_1 ,小于如图 7 所示的 N 型功函数金属栅极材料层 205 的厚度 h_3 。

5 在一些实施例中,可以通过设置栅极材料层 205 的预设厚度,将小于该预设厚度的栅极材料层可以实现 P 型功函数、将大于该预设厚度的栅极材料层可以实现 N 型功函数。例如,图 8 为本申请提供的应用原子晶体的栅极结构的 MOS 管的导电特性示意图,其中,记预设厚度为 6.5nm ,则可以
10 看出,当栅极材料层 205 的厚度为 2.5nm 时,在 MOS 管的栅极 G 施加小于 0V 的电压时,随着电压的绝对值增大,MOS 管的电极 D-电极 S 方向的电流 I_{ds} 将增大,同时,在栅极 G 施加大于 0V 的电压时,电压变化对电流 I_{ds} 影响较小,使得 MOS 管整体呈现 P 型导电类型;当栅极材料层 205 的厚度为 20nm 时,在 MOS 管的栅极施加大于 0V 的电压时,随着电压增大,MOS 管电极 D-电极 S 方向的电流 I_{ds} 将增大,同时,在栅极 G
15 施加小于 0V 的电压时,电压变化对电流 I_{ds} 影响较小,使得 MOS 管整体呈现 N 型导电类型。

在一些实施例中,由于本申请实施例提供的栅极结构中,栅极材料层的厚度根据栅极结构的导电类型对应,使得栅极结构在导电类型不同时,栅极材料层的厚度也不同,从而会导致使用这种栅极结构的 MOS 管的高
20 度不同,因此,本申请实施例提供的栅极结构中,可以将栅极金属层的厚度进行相应的设置,使得 MOS 管在栅极结构的导电类型不一致的情况下,栅极结构整体的高度仍然保持一致。

例如,结合图 6 和图 7 所示,在如图 6 所示的 P 型功函数金属栅极材料层 205 的厚度 h_1 时,栅极金属层 202 的厚度为 h_2 ,栅极结构中在衬底
25 10 上的部分整体高度为 H ;在如图 7 所示的 N 型功函数金属栅极材料层 205 的厚度 h_3 时,栅极金属层 202 的厚度为 h_4 ,栅极结构中在衬底 10 上的部分整体高度同样为 H 。

综上,本申请实施例提供的栅极结构,通过功函数厚度依靠的原子晶体 WSe_2 或者原子晶体 MoSe_2 实现栅极结构中的栅极材料层,因此,使得
30 MOS 管中的栅极结构通过形成不同厚度的原子晶体层即可实现功函数的调节,从而降低了 MOS 管的栅极结构的复杂度,简化制造过程中的生产

工艺。同时，由于原子晶体的层与层之间直接通过范德华力结合，而非化学键，使得原子晶体表面更加整洁，并且由于使用原子晶体的栅极结构不通过如图 2 中注入离子的方式调节功函数，不会由于所注入的离子而影响 MOS 管器件的可靠性。此外，由于原子晶体 WSe_2 等钨的化合物与使用金属钨 W 等材料的栅极金属层天然的粘黏性良好，在栅极结构中无需额外如图 2 中设置 TiN 等粘贴层的情况下，使得栅极材料层就能够直接与栅极金属层连接，进一步减少了 MOS 管的栅极结构的复杂度和制造成本。

此外，本申请实施例中栅极结构中的原子晶体 WSe_2 可以直接通过 CVD 方法生长在氧化硅或者蓝宝石等栅极介电层的表面，与图 2 中所示的栅极结构在生长 Ploy 层时在 CVD 方法后还要再进行退火结晶形成相比，还减少了栅极结构在制作时的工艺流程。下面结合附图，对本申请实施例提供的栅极结构的制造方法进行说明。

图 9 为本申请提供的栅极结构的制造方法一实施例的流程示意图，如图 9 所示的方法包括：

S1：获取半导体衬底。参照图 10，图 10 为本申请提供的栅极结构制作方法一实施例在各个流程的结构示意图，其中 S1 对应于图 10 的流程 T11 中，获取的半导体衬底 10。

S2：在所述衬底表面形成栅极介电层。对应于图 10 的流程 T12 中，在半导体衬底 10 表面上，整个区域所覆盖形成的栅极介电层 201。

S3：在栅极介电层表面沉积栅极材料层。对应于图 10 的流程 T12 中，在栅极介电层 201 的表面上，整个区域所覆盖形成的栅极材料层 205，并且所生长的栅极材料层的厚度与栅极结构的功函数类型相关，例如，当栅极结构是 P 型功函数时，所沉积的栅极材料层的厚度可以是 2.5nm，当栅极结构是 N 型功函数时，所沉积的栅极材料层的厚度可以是 20nm。在一些实施例中，当栅极材料层 205 为原子晶体 WSe_2 时，S3 中可以具体是利用 CVD，ALD 等方法在栅极介电层 201 上生长 WSe_2 。

S4：对栅极材料层 201 和栅极介电层 205 进行涂布显影处理。对应于图 10 的流程 T13 中，得到衬底 10 上预设位置的栅极介电层 201 和栅极材料层 205，而在衬底 10 上 T12 所生长的预设位置之外的栅极介电层和栅极材料层将被蚀刻。其中，预设位置处可以是 MOS 管的栅极位置，由掩模窗口等方式

进行标记，使得在涂布显影的过程中，可以通过掩模窗口对预设位置进行遮挡，并暴露出除了预设位置之外的区域，将预设位置之外的栅极介电层和栅极材料层被蚀刻、而通过掩模窗口保护预设区域内不被蚀刻。

5 S6：在所述栅极材料层 205 表面沉积栅极金属层 202。对应于图 10 的流程 T14 中，在栅极材料层 205 表面上，整个区域所覆盖形成的栅极金属层 202。

结合上述图 9 所示的 S1-S4 和 S6，以及图 10 所示的流程示意，可应用于在衬底 10 上单独生成一个栅极结构时，所对应的栅极结构的制造方法。而当需要在衬底 10 上形成多个栅极结构、且多个栅极结构对应于不同的导电类型时，在 S4 之后、S6 之前，还需要通过 S5，根据不同栅极结构的导电类型，对已经生长的栅极材料层进行蚀刻，以调整不同栅极材料层的厚度。

参照图 11，图 11 为本申请提供的栅极结构制作方法另一实施例在各个流程的结构示意图，以在一个衬底 10 上同时设置两个栅极结构 G1 和 G2 作为示例，且栅极结构 G1 对应于 P 型功函数、栅极结构 G2 对应于 N 型功函数。则如图 11 所示的状态 T21-T22 与 T11-T12 相同，不再赘述。随后，在状态 T23 中，通过涂布显影处理可以保留两个栅极结构 G1 和 G2 所在的预设位置处的栅极材料层 205 和栅极介电层 201。由于 P 型功函数对应的栅极材料层的厚度小于 N 型功函数对应的栅极材料层的厚度，因此在状态 T24 中，对栅极结构 G1 的栅极材料层进行蚀刻处理，使得栅极结构 G1 的栅极材料层厚度对应于 P 型功函数。此时，T22 中生成的栅极材料层的厚度可以对应于 N 型功函数，则在 T24 中就不需要对 G2 进行蚀刻，以减少蚀刻的面积，提高制造效率。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或

者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

权 利 要 求 书

1.一种栅极结构，包括：

栅极介电层，与半导体衬底贴合形成；

栅极材料层，与所述栅极介电层贴合形成；所述栅极材料层的材料为原

5 子晶体 WSe_2 或者 MoSe_2 ；

栅极金属层，与所述栅极材料层贴合形成，所述栅极金属层引出栅极电极。

2.根据权利要求 1 所述的栅极结构，其中，

所述栅极结构的功函数与所述栅极材料层的厚度相关。

10 3.根据权利要求 2 所述的栅极结构，其中，

当所述栅极结构为 P 型导电类型，所述栅极材料层的厚度小于预设厚度值；

当所述栅极结构为 N 型导电类型，所述栅极材料层的厚度大于所述预设厚度值。

15 4.根据权利要求 3 所述的栅极结构，其中，

所述预设厚度值为 6.5nm。

5.根据权利要求 1-4 任一项所述的栅极结构，其中，

所述栅极金属层材料包括：W、Mo、Al、Au、Cu、Ni、Ti、Cr、Ag、Pt 和 Pd 中的一种，或多种的混合物。

20 6.根据权利要求 5 所述的栅极结构，其中，

当所述栅极结构为 P 型导电类型时所述栅极金属层与所述栅极材料层的厚度之和，与当所述栅极结构为 N 型导电类型时所述栅极金属层与所述栅极材料层的厚度之和相同。

7.根据权利要求 1-6 任一项所述的栅极结构，其中，

25 所述栅极介电层的材料为： SiO_x 、 AlO_x 、 AlO_x 、SiC、 HfO_x 、 TiO_x 、h-BN 和 SiNx 中的一种，或多种的混合物。

8.一种栅极结构的制造方法，包括：

获取半导体衬底；

在所述衬底表面形成栅极介电层；

30 在栅极介电层表面沉积栅极材料层；所述栅极材料层的材料为原子晶体

WSe₂ 或者 MoSe₂;

对所述栅极材料层和所述栅极介电层进行涂布显影处理, 得到预设位置的栅极介电层和栅极材料层;

在所述栅极材料层表面沉积栅极金属层。

- 5 9.根据权利要求 8 所述的方法, 其中, 所述在所述栅极材料层表面沉积栅极金属层之前, 还包括:

根据所述栅极结构的导电类型, 对所述栅极材料层进行蚀刻, 以调整不同栅极材料层的厚度。

- 10 10.根据权利要求 9 所述的方法, 其中,
所述栅极结构的功函数与所述栅极材料层的厚度相关。

11.根据权利要求 10 所述的方法, 其中,
当所述栅极结构为 P 型导电类型, 所述栅极材料层的厚度小于预设厚度值;

- 15 当所述栅极结构为 N 型导电类型, 所述栅极材料层的厚度大于所述预设厚度值。

12.根据权利要求 11 所述的方法, 其中,
所述预设厚度值为 6.5nm。

- 20 13.根据权利要求 8-12 任一项所述的方法, 其中,
所述栅极金属层材料包括: W、Mo、Al、Au、Cu、Ni、Ti、Cr、Ag、Pt 和 Pd 中的一种, 或多种的混合物。

14.根据权利要求 13 所述的方法, 其中,
当所述栅极结构为 P 型导电类型时所述栅极金属层与所述栅极材料层的厚度之和, 与当所述栅极结构为 N 型导电类型时所述栅极金属层与所述栅极材料层的厚度之和相同。

- 25 15.根据权利要求 8-14 任一项所述的方法, 其中,
所述栅极介电层的材料为: SiO_x、AlO_x、Al₂O₃、SiC、HfO_x、TiO_x、h-BN 和 SiN_x 中的一种, 或多种的混合物。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2021/111883

A. CLASSIFICATION OF SUBJECT MATTER H01L 29/43(2006.01)i; H01L 29/78(2006.01)i; H01L 21/336(2006.01)i According to International Patent Classification (IPC) or to both national classification and IPC																	
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) H01L29/-; H01L21/- Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) CNABS; CNTXT; WPABSC; VEN; ENTXTC; CNKI: 栅, 二硒化钼, 二硒化钨, 介电, 绝缘, gate, molybdenum diselenide, MoSe2, WSe2, tungsten diselenide, dielectric, insulate																	
C. DOCUMENTS CONSIDERED TO BE RELEVANT <table border="1"> <thead> <tr> <th>Category*</th> <th>Citation of document, with indication, where appropriate, of the relevant passages</th> <th>Relevant to claim No.</th> </tr> </thead> <tbody> <tr> <td>X</td> <td>CN 110828564 A (THE HONG KONG UNIVERSITY OF SCIENCE AND TECHNOLOGY) 21 February 2020 (2020-02-21) description paragraphs 59-80, figures 2(a)-2(c)</td> <td>1, 5-8, 13-15</td> </tr> <tr> <td>Y</td> <td>CN 110828564 A (THE HONG KONG UNIVERSITY OF SCIENCE AND TECHNOLOGY) 21 February 2020 (2020-02-21) description paragraphs 59-80, figures 2(a)-2(c)</td> <td>1-4, 8-12</td> </tr> <tr> <td>Y</td> <td>CN 108258035 A (INSTITUTE OF MICROELECTRONICS OF CHINESE ACADEMY OF SCIENCES) 06 July 2018 (2018-07-06) description, paragraphs 38-81, and figures 1-10</td> <td>1, 8</td> </tr> <tr> <td>Y</td> <td>KIM, Hangyu et al. "Thickness dependence of work function, ionization energy, and electron affinity of Mo and W dichalcogenides from DFT and GW calculations" <i>Materials Science[online]</i>, 2021-03-14[search date: 2021-12-30]. searched from <https://arxiv.org/abs/2103.07858><doi:10.1103/PhysRevB.103.085404>, 14 March 2021 (2021-03-14), full text, pp. 1-8, and figure 3</td> <td>2-4, 9-12</td> </tr> </tbody> </table>			Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.	X	CN 110828564 A (THE HONG KONG UNIVERSITY OF SCIENCE AND TECHNOLOGY) 21 February 2020 (2020-02-21) description paragraphs 59-80, figures 2(a)-2(c)	1, 5-8, 13-15	Y	CN 110828564 A (THE HONG KONG UNIVERSITY OF SCIENCE AND TECHNOLOGY) 21 February 2020 (2020-02-21) description paragraphs 59-80, figures 2(a)-2(c)	1-4, 8-12	Y	CN 108258035 A (INSTITUTE OF MICROELECTRONICS OF CHINESE ACADEMY OF SCIENCES) 06 July 2018 (2018-07-06) description, paragraphs 38-81, and figures 1-10	1, 8	Y	KIM, Hangyu et al. "Thickness dependence of work function, ionization energy, and electron affinity of Mo and W dichalcogenides from DFT and GW calculations" <i>Materials Science[online]</i> , 2021-03-14[search date: 2021-12-30]. searched from <https://arxiv.org/abs/2103.07858><doi:10.1103/PhysRevB.103.085404>, 14 March 2021 (2021-03-14), full text, pp. 1-8, and figure 3	2-4, 9-12
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.															
X	CN 110828564 A (THE HONG KONG UNIVERSITY OF SCIENCE AND TECHNOLOGY) 21 February 2020 (2020-02-21) description paragraphs 59-80, figures 2(a)-2(c)	1, 5-8, 13-15															
Y	CN 110828564 A (THE HONG KONG UNIVERSITY OF SCIENCE AND TECHNOLOGY) 21 February 2020 (2020-02-21) description paragraphs 59-80, figures 2(a)-2(c)	1-4, 8-12															
Y	CN 108258035 A (INSTITUTE OF MICROELECTRONICS OF CHINESE ACADEMY OF SCIENCES) 06 July 2018 (2018-07-06) description, paragraphs 38-81, and figures 1-10	1, 8															
Y	KIM, Hangyu et al. "Thickness dependence of work function, ionization energy, and electron affinity of Mo and W dichalcogenides from DFT and GW calculations" <i>Materials Science[online]</i> , 2021-03-14[search date: 2021-12-30]. searched from <https://arxiv.org/abs/2103.07858><doi:10.1103/PhysRevB.103.085404>, 14 March 2021 (2021-03-14), full text, pp. 1-8, and figure 3	2-4, 9-12															
☒ Further documents are listed in the continuation of Box C. ☒ See patent family annex.																	
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family																	
Date of the actual completion of the international search 05 January 2022		Date of mailing of the international search report 24 January 2022															
Name and mailing address of the ISA/CN China National Intellectual Property Administration (ISA/CN) No. 6, Xitucheng Road, Jimenqiao, Haidian District, Beijing 100088, China Facsimile No. (86-10)62019451		Authorized officer Telephone No.															

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2021/111883

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	PUDASAINI, Pushpa Raj et al. "High-performance multilayer WSe ₂ field-effect transistors with carrier type control" <i>NANO RESEARCH</i> , Vol. 11, No. 2, 28 February 2018 (2018-02-28), ISSN: 1998-0124, full text, pages 1-7	2-4, 9-12
A	CN 109326652 A (SHANGHAI UNIVERSITY OF ELECTRIC POWER) 12 February 2019 (2019-02-12) entire document	1-15
A	CN 111490045 A (FUDAN UNIVERSITY et al.) 04 August 2020 (2020-08-04) entire document	1-15
A	US 2017179263 A1 (IMEC VZW et al.) 22 June 2017 (2017-06-22) entire document	1-15
A	CN 101009282 A (TOSHIBA K. K.) 01 August 2007 (2007-08-01) entire document	1-15

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2021/111883

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)			Publication date (day/month/year)
CN	110828564	A	21 February 2020	US	2020052071	A1	13 February 2020
				US	11139374	B2	05 October 2021
CN	108258035	A	06 July 2018	CN	108258035	B	29 September 2020
CN	109326652	A	12 February 2019	None			
CN	111490045	A	04 August 2020	None			
US	2017179263	A1	22 June 2017	US	9899501	B2	20 February 2018
				EP	3185303	A1	28 June 2017
CN	101009282	A	01 August 2007	US	2007145493	A1	28 June 2007
				US	7432570	B2	07 October 2008
				CN	100521210	C	29 July 2009
				JP	2007165414	A	28 June 2007
				JP	4557879	B2	06 October 2010

国际检索报告

国际申请号

PCT/CN2021/111883

A. 主题的分类 H01L 29/43 (2006.01) i; H01L 29/78 (2006.01) i; H01L 21/336 (2006.01) i 按照国际专利分类 (IPC) 或者同时按照国家分类和 IPC 两种分类																				
B. 检索领域 检索的最低限度文献 (标明分类系统和分类号) H01L29/-; H01L21/- 包含在检索领域中的除最低限度文献以外的检索文献 在国际检索时查阅的电子数据库 (数据库的名称, 和使用的检索词 (如使用)) CNABS; CNTXT; WPABSC; VEN; ENTXTC; CNKI: 栅, 二硒化钼, 二硒化钨, 介电, 绝缘, gate, molybdenum diselenide, MoSe2, WSe2, tungsten diselenide, dielectric, insulate																				
C. 相关文件 <table border="1"> <thead> <tr> <th>类 型*</th> <th>引用文件, 必要时, 指明相关段落</th> <th>相关的权利要求</th> </tr> </thead> <tbody> <tr> <td>X</td> <td>CN 110828564 A (香港科技大学) 2020年2月21日 (2020 - 02 - 21) 说明书第59-80段, 图2(a)-2(c)</td> <td>1, 5-8, 13-15</td> </tr> <tr> <td>Y</td> <td>CN 110828564 A (香港科技大学) 2020年2月21日 (2020 - 02 - 21) 说明书第59-80段, 图2(a)-2(c)</td> <td>1-4, 8-12</td> </tr> <tr> <td>Y</td> <td>CN 108258035 A (中国科学院微电子研究所) 2018年7月6日 (2018 - 07 - 06) 说明书第38-81段, 图1-10</td> <td>1, 8</td> </tr> <tr> <td>Y</td> <td>KIM, Hangyu等. "Thickness dependence of work function, ionization energy, and electron affinity of Mo and W dichalcogenides from DFT and GW calculations" Materials Science[在线], 2021-03-14[检索于2021-12-30]. 检索自 <https://arxiv.org/abs/2103.07858><doi:10.1103/PhysRevB.103.085404>, 2021年3月14日 (2021 - 03 - 14), 正文第1-8页, 图3</td> <td>2-4, 9-12</td> </tr> <tr> <td>Y</td> <td>PUDASAINI, Pushpa Raj等. "High-performance multilayer WSe2 field-effect transistors with carrier type control" NANO RESEARCH, 第11卷, 第2期, 2018年2月28日 (2018 - 02 - 28), ISSN: 1998-0124, 正文第1-7页</td> <td>2-4, 9-12</td> </tr> </tbody> </table>			类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求	X	CN 110828564 A (香港科技大学) 2020年2月21日 (2020 - 02 - 21) 说明书第59-80段, 图2(a)-2(c)	1, 5-8, 13-15	Y	CN 110828564 A (香港科技大学) 2020年2月21日 (2020 - 02 - 21) 说明书第59-80段, 图2(a)-2(c)	1-4, 8-12	Y	CN 108258035 A (中国科学院微电子研究所) 2018年7月6日 (2018 - 07 - 06) 说明书第38-81段, 图1-10	1, 8	Y	KIM, Hangyu等. "Thickness dependence of work function, ionization energy, and electron affinity of Mo and W dichalcogenides from DFT and GW calculations" Materials Science[在线], 2021-03-14[检索于2021-12-30]. 检索自 < https://arxiv.org/abs/2103.07858 ><doi:10.1103/PhysRevB.103.085404>, 2021年3月14日 (2021 - 03 - 14), 正文第1-8页, 图3	2-4, 9-12	Y	PUDASAINI, Pushpa Raj等. "High-performance multilayer WSe2 field-effect transistors with carrier type control" NANO RESEARCH, 第11卷, 第2期, 2018年2月28日 (2018 - 02 - 28), ISSN: 1998-0124, 正文第1-7页	2-4, 9-12
类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求																		
X	CN 110828564 A (香港科技大学) 2020年2月21日 (2020 - 02 - 21) 说明书第59-80段, 图2(a)-2(c)	1, 5-8, 13-15																		
Y	CN 110828564 A (香港科技大学) 2020年2月21日 (2020 - 02 - 21) 说明书第59-80段, 图2(a)-2(c)	1-4, 8-12																		
Y	CN 108258035 A (中国科学院微电子研究所) 2018年7月6日 (2018 - 07 - 06) 说明书第38-81段, 图1-10	1, 8																		
Y	KIM, Hangyu等. "Thickness dependence of work function, ionization energy, and electron affinity of Mo and W dichalcogenides from DFT and GW calculations" Materials Science[在线], 2021-03-14[检索于2021-12-30]. 检索自 < https://arxiv.org/abs/2103.07858 ><doi:10.1103/PhysRevB.103.085404>, 2021年3月14日 (2021 - 03 - 14), 正文第1-8页, 图3	2-4, 9-12																		
Y	PUDASAINI, Pushpa Raj等. "High-performance multilayer WSe2 field-effect transistors with carrier type control" NANO RESEARCH, 第11卷, 第2期, 2018年2月28日 (2018 - 02 - 28), ISSN: 1998-0124, 正文第1-7页	2-4, 9-12																		
☒ 其余文件在C栏的续页中列出。 ☒ 见同族专利附件。																				
<table border="0"> <tr> <td> * 引用文件的具体类型: "A" 认为不特别相关的表示了现有技术一般状态的文件 "E" 在国际申请日的当天或之后公布的在先申请或专利 "L" 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的) "O" 涉及口头公开、使用、展览或其他方式公开的文件 "P" 公布日先于国际申请日但迟于所要求的优先权日的文件 </td> <td> "T" 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 "X" 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 "Y" 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 "&" 同族专利的文件 </td> </tr> </table>			* 引用文件的具体类型: "A" 认为不特别相关的表示了现有技术一般状态的文件 "E" 在国际申请日的当天或之后公布的在先申请或专利 "L" 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的) "O" 涉及口头公开、使用、展览或其他方式公开的文件 "P" 公布日先于国际申请日但迟于所要求的优先权日的文件	"T" 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 "X" 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 "Y" 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 "&" 同族专利的文件																
* 引用文件的具体类型: "A" 认为不特别相关的表示了现有技术一般状态的文件 "E" 在国际申请日的当天或之后公布的在先申请或专利 "L" 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的) "O" 涉及口头公开、使用、展览或其他方式公开的文件 "P" 公布日先于国际申请日但迟于所要求的优先权日的文件	"T" 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 "X" 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 "Y" 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 "&" 同族专利的文件																			
国际检索实际完成的日期		国际检索报告邮寄日期																		
2022年1月5日		2022年1月24日																		
ISA/CN的名称和邮寄地址		受权官员																		
中国国家知识产权局 (ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088 传真号 (86-10)62019451		黄宝莹 电话号码 86-(20)-28958381																		

C. 相关文件

类 型*	引用文件，必要时，指明相关段落	相关的权利要求
A	CN 109326652 A (上海电力学院) 2019年2月12日 (2019 - 02 - 12) 全文	1-15
A	CN 111490045 A (复旦大学 等) 2020年8月4日 (2020 - 08 - 04) 全文	1-15
A	US 2017179263 A1 (IMEC VZW 等) 2017年6月22日 (2017 - 06 - 22) 全文	1-15
A	CN 101009282 A (株式会社东芝) 2007年8月1日 (2007 - 08 - 01) 全文	1-15

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2021/111883

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	110828564	A	2020年2月21日	US	2020052071	A1	2020年2月13日
				US	11139374	B2	2021年10月5日
CN	108258035	A	2018年7月6日	CN	108258035	B	2020年9月29日
CN	109326652	A	2019年2月12日	无			
CN	111490045	A	2020年8月4日	无			
US	2017179263	A1	2017年6月22日	US	9899501	B2	2018年2月20日
				EP	3185303	A1	2017年6月28日
CN	101009282	A	2007年8月1日	US	2007145493	A1	2007年6月28日
				US	7432570	B2	2008年10月7日
				CN	100521210	C	2009年7月29日
				JP	2007165414	A	2007年6月28日
				JP	4557879	B2	2010年10月6日