



(12) 发明专利

(10) 授权公告号 CN 1659810 B

(45) 授权公告日 2012. 04. 25

(21) 申请号 03813758. 5

H05B 3/00 (2006. 01)

(22) 申请日 2003. 04. 29

(56) 对比文件

(30) 优先权数据

60/376, 482 2002. 04. 29 US

60/400, 180 2002. 07. 31 US

JP 730224 A, 1995. 01. 31, 全文.

US 6060772 A, 2000. 05. 04, 全文.

JP 2000340917 A, 2000. 12. 08, 全文.

(85) PCT申请进入国家阶段日

审查员 颜燕

2004. 12. 13

(86) PCT申请的申请数据

PCT/US2003/013524 2003. 04. 29

(87) PCT申请的公布数据

W02003/094203 EN 2003. 11. 13

(73) 专利权人 三星电子株式会社

地址 韩国京畿道

(72) 发明人 约瑟夫·C·菲耶尔斯塔德

帕拉·K·塞加拉姆

贝尔加桑·哈巴

(74) 专利代理机构 北京市柳沈律师事务所

11105

代理人 陶凤波

(51) Int. Cl.

H04B 15/00 (2006. 01)


权利要求书 1 页 说明书 13 页 附图 15 页

(54) 发明名称

直接连接信号传送系统

(57) 摘要

一种直接连接信号传送系统(200),包括印刷电路板(205)和被放置在该印刷电路板上的第一(201A)和第二(201B)集成电路封装。多个电信号导体(203)延伸于在印刷电路板之上悬挂的第一和第二集成电路封装之间。



1. 一种用于在电路板上安装的集成电路封装,该集成电路封装包括:
基板;

第一集成电路片,其具有被放置在基板上的第一顶面,
被放置在所述第一顶面上的电接触装置;

第二集成电路片,其具有被放置在基板上的第二顶面,
被放置在所述第二顶面上的电接触装置;以及

缆线,其被电耦合于第一集成电路片和第二集成电路片之间并在一端上被连接至所述被放置在所述第一顶面上的电接触装置而在另一端上被连接至所述被放置在所述第二顶面上的电接触装置,其中缆线是第一集成电路片和第二集成电路片中至少一个的整体元件。

2. 权利要求 1 的集成电路封装,其中缆线被可去除地耦合于基板。

3. 权利要求 1 的集成电路封装,其中缆线包括多个电信号导体。

4. 权利要求 1 的集成电路封装,其中缆线包括挠性电路。

5. 权利要求 1 的集成电路封装,其中缆线包括上层结构。

6. 权利要求 1 的集成电路封装,其中缆线包括刚性结构。

7. 权利要求 3 的集成电路封装,其中所述多个电信号导体包括第一和第二相等长度的信号导体。

8. 权利要求 7 的集成电路封装,其中所述第一和第二信号导体以双绞线安排被设置以减小感应耦合。

9. 权利要求 1 的集成电路封装,其中缆线还包括传导屏蔽层。

直接连接信号传送系统

[0001] 相关申请的交叉参考

[0002] 本申请要求提交于 2002 年 4 月 29 日的 U. S. 临时申请 No. 60/376, 482 和提交于 2002 年 7 月 31 日的 U. S. 临时申请 No. 60/400, 180 的优先权。U. S. 临时申请 No. 60/376, 482 和 60/400, 180 在此引入作为参考。

技术领域

[0003] 本发明通常涉及电子通信领域, 更具体而言, 涉及用于在集成电路器件之间进行高速信号传送的互连结构。

背景技术

[0004] 为赶上对越来越快的信号传送速率的要求, 集成电路 (IC) 包装已从诸如线接合封装的相对带限的技术演变到如图 1 中说明的现有技术倒装芯片 (flip-chip) 封装 100。倒装芯片封装 100 包括集成电路片 103, 其垫 (pad) 侧向下而被安装在多层基板 105 上并被封装在非导电性外壳 101 中。信号路由结构 110 被放置在多层基板 105 内以将信号从片垫 (die pad) 107 的相对稠密的设置再分配到包下侧上的较分散的球格阵列 (BGA) 109。BGA 109 的各个接触球然后可被焊接于印刷电路板上的对应平台 (landing)。

[0005] 尽管通常提供了比线接合封装好的性能, 由于信号传送速率更深入到了千兆赫范围内, 倒装芯片封装 100 向系统设计者提出了许多挑战。例如, 响应于片垫 107 数量的增加, 用于信号再分配的基板 105 中所需的层数已稳定地增加, 从而使得倒装芯片封装 100 较为复杂和昂贵。还有, 通孔通路 110 (即延伸通过多层基板的通路) 常常被用于将信号传通过基板。不幸的是, 通路的未使用的部分 (例如区域 112) 构成短线 (stub), 其添加了寄生电容并产生信号反射, 两者均降级信号质量。尽管背钻和其它技术可被用于减少通路的短线部分, 这样的努力可进一步增加制造成本并且对于一些封装基板构造可能是不适合的或不可能的。

[0006] 多层基板 105 内的信号再分配所提出的另一个挑战是布线距离上的差异趋向于在同时发送的信号之间引入时序错位。就是说, 从片 103 同时输出的信号在不同时间处到达 BGA 接触 109, 从而减小了信号的共同数据有效间隔。在许多系统中, 诸如时钟或选通脉冲的单个控制信号被用在信号接收装置内以触发对多个同时发送的信号的采样。因此, 由于信号歪斜而导致的对共同数据有效间隔的压缩最终限制了可在这样的系统中实现而不违反接收器设置或保持时间约束的最大信号传送速率。为避免这样的歪斜相关的问题, 复杂的布线方案常常被用在多层基板 105 内以均衡片到接触的路径长度, 从而进一步增加了集成电路封装 100 的复杂度和成本。

[0007] 图 2 说明了现有技术信号传送系统 120, 其包括两个倒装芯片封装 100A 和 100B, 该倒装芯片封装通过被放置在多层印刷电路板 (PCB) 121 内的信号路由结构而相互耦合。从高速信号传送的观点来看, 由集成电路封装 100 中的信号再分配而导致的许多问题亦是由 PCB 121 内的多层信号路由而导致的。例如, 通孔通路 123 常常被用于在 PCB 层之间传

导信号,从而提出了短线电容和信号反射问题。还有,由于不同的 PCB 入口和出口点以及各种迹线 126 的不同 PCB 淹没深度,在集成电路封装 100A 和 100B 之间被路由选择 (route) 的信号路径的长度趋向于不同,由此引入时序错位。同集成电路封装 100 一样,许多技术可被用于减少通路短线,并且布线策略可被用于均衡路径长度,但这些解决方案趋向于增加系统复杂度和成本。

附图说明

[0008] 为了举例说明而不是为了限制,在附图的图中说明了本发明,其中相同的参考数字参考类似的单元,并且其中:

[0009] 图 1 说明现有技术倒装芯片集成电路封装;

[0010] 图 2 说明现有技术信号传送系统;

[0011] 图 3 说明依照本发明实施例的直接连接信号传送系统;

[0012] 图 4A-4C 说明依照本发明实施例的集成电路封装的顶视图;

[0013] 图 5A 和 5B 说明依照本发明实施例的直接连接缆线;

[0014] 图 6 说明可被用于建立被放置在集成电路封装的基板上的迹线和直接连接缆线内的导体之间的电连接的接触技术;

[0015] 图 7 说明一组集成电路封装,其通过多个直接连接缆线而相互耦合以建立多分出信号传送系统 (multi-drop signaling system);

[0016] 图 8 说明被用于建立多分出信号传送系统的直接连接接线组件;

[0017] 图 9 说明使用图 8 的直接连接缆线组件而实现的星形互连布局;

[0018] 图 10 说明在被安装于印刷电路板上的许多集成电路封装之间建立的直接连接信号传送路径的示例设置;

[0019] 图 11 说明依照本发明可替换实施例的直接连接信号传送系统;

[0020] 图 12 说明信号传送系统的实施例,其包括每个都具有与中跨连接器的整体直接连接缆线的集成电路封装;

[0021] 图 13 说明依照本发明另一个实施例的直接连接信号传送系统;

[0022] 图 14A-14C 说明依照本发明另一个实施例的直接连接信号传送系统;

[0023] 图 15A 和 15B 说明依照本发明另一个实施例的直接连接信号传送系统;

[0024] 图 16A 和 16B 说明包括有引线的 (lead) 集成电路封装的直接连接信号传送系统;

[0025] 图 17A-17F 说明附加的直接连接信号传送系统的实施例;

[0026] 图 18A-18D 说明可被用于建立集成电路封装之间或集成电路封装和印刷电路板之间的直接连接缆线连接的示例连接系统;

[0027] 图 19A 和 19B 说明依照本发明实施例的多芯片模块内的直接连接信号传送;并且

[0028] 图 20 说明了测试装置,其可被用于测试待通过直接连接缆线而互连的电路板安装的集成电路封装或多芯片模块内的集成电路片。

具体实施方式

[0029] 在以下描述和附图中,特定的术语和附图符号被提出以提供对本发明的全面理

解。在一些实例中,术语和符号可意味着实施本发明不需要的特定细节。例如,电路单元和电路块之间的互连可被示出或描述为多导体或单导体信号线。可替换地,每个多导体信号线可以是单导体信号线,并且可替换地,每个单导体信号线可以是多导体信号线。被示出或描述为单端的信号和信号传送路径亦可以是差动的,并且反之亦然。

[0030] 在本发明的实施例中,高速信号传送系统是通过以下而实施的:在集成电路封装之间直接连接电信号导体以使高速信号被发送而无需经过印刷电路板上的迹线和其它导电性结构。在一个实施例中,一对集成电路封装被设置于电路板并通过在印刷电路板上悬挂的缆线而相互耦合。高速信号通过缆线从一个集成电路封装发送到另一个,而低速信号和系统电源电压通过印刷电路板中的迹线和导电性结构传送到集成电路封装。在此被称为直接连接缆线的缆线可被可去除地或永久地固定于集成电路封装之一或两者。还有,在一个实施例中,缆线内的导体是至少一个集成电路封装的整体元件,其延伸以接触在集成电路封装内包括的一个或多个集成电路片的片垫。尽管基本的系统包括由直接连接缆线互连的两个集成电路封装,任何数量的附加 IC 可被包括在这样的系统中,并且通过直接连接缆线而耦合于一个或多个其它 IC。还有,直接连接缆线可被用于使能被包括在单个集成电路封装内的两个或多个集成电路片之间的高速信号传送。还有,在其它实施例中,直接连接缆线被用来建立在不同电路板上或相同电路板上的相对侧上安装的集成电路装置之间的高速信号传送路径。本发明的这些和其它实施例在以下以进一步的细节被公开。

[0031] 图 3 说明了依照本发明实施例的直接连接信号传送系统 200。信号传送系统 200 包括一对集成电路封装 201A 和 201B(在此亦被称为“集成电路器件”),其被安装于印刷电路板 205 并通过直接连接缆线 203 而相互耦合。如所示,直接连接缆线 203 被固定于每个集成电路封装 201 并在印刷电路板 205 之上以提升的方式延伸。就是说,缆线 203 被悬挂于印刷电路板 205 之上空气中,从而使高速信号能被传输于集成电路封装 201 之间而不经由印刷电路板 205 中的迹线或其它导电性结构。通过这种设置,由印刷电路板入口和出口结构(例如导电性通路等)而导致的寄生电容和信号反射被避免。此外,由于可借助一组相同长度的导体来构建直接连接缆线 203,由通过印刷电路板 205 的不同信号路径长度而导致的时序错位亦被避免。注意,尽管直接连接缆线 203 在图 3 中被描述为仅通过对集成电路封装 201 的连接来支持,一个或多个机械支持可任选地被放置在缆线 203 以下。

[0032] 在图 3 的实施例中,每个集成电路封装 201 都是倒装芯片封装,其包括在基板 219 的顶表面上垫侧向下而安装的集成电路片 217。集成电路片 217 可任选地被封装于非导电性外壳 215(例如由陶瓷或聚合材料形成)中。未被片 217 或外壳 215 覆盖的基板 219 的顶表面的部分构成一个或多个直接连接线的可被直接附着的暴露区域。因此,不是将高速信号传送经过基板 219 到达基板 219 下侧上的电路板接触 221,而是导电性迹线 209 被放置在基板 219 的顶表面上,并且被选择路线于高速 I/O 垫 225(即被耦合于在片 217 上形成的高速输入/输出(I/O)电路的集成电路片 217 上的垫)和基板 219 的暴露区域之间。连接器 207 被用于永久或可去除地将直接连接缆线内的电信号导体(即能传输电流的导体)耦合于导电性迹线 209。通过这种设置,由基板层 219 中的信号再分配导致的寄生电容、信号反射和时序错位被避免。

[0033] 仍参考图 3,电源电压和较低速度的信号(即不依赖于高数据产出的信号)可使用常规布线技术(例如使用图 3 中所示的部分入口通路 223 和 PCB 迹线 224 等)传送经过封

装基板 219 和印刷电路板 205。由于相当数量的芯片对芯片连接可由直接连接缆线 203 来承载,封装基板 219 和印刷电路板 205 中的信号路由变得基本上较少被堵塞,从而允许基板和印刷电路板层的数量被减小。还有,通过仅传送歪斜容差信号经过封装基板 219 和印刷电路板 205(即不需要以与其它信号的特定相位关系而到达目的地的信号),被用于均衡封装基板 219 和印刷电路板 205 中的信号路径长度的曲折布线方案和其它方案变得不必要,从而进一步缓解布线拥堵并简化封装基板 219 和印刷电路板 205 的构造。在一个实施例中,所有或几乎所有信号是通过一个或多个直接连接缆线 203 来传送的,而仅电源电压(例如电源和地)和可忽略数量的信号(或零信号)是通过印刷电路板 205 和封装基板 219 中的导电性结构来递送的。在这样的实施例中,印刷电路板 205 和 / 或封装基板 219 可被缩减至仅具有几个基板层或甚至单个层的简单构造。

[0034] 反映到图 3 上,应指出,在印刷电路板 205 中,不需要变化来实施直接连接信号传送系统 200。这样,如果设计者需要将具有多重在常规情况下选择路线的信号传送路径的系统(即通过电路板布线的系统)迁移(migrate)到具有图 3 的直接连接信号路由的系统,则这样的迁移可被一次一个信号传送路径地实现,而无需板水平上的修改。在用于在常规情况下选择路径的印刷电路板上印刷的迹线可简单地在左边被断开,而替代为提供高速信号传送路径的直接连接缆线。由于系统内的每个信号传送路径(或信号传送路径组)被成功地迁移到直接连接信号传送设置,印刷电路板的制造可通过省略残余迹线而简化。

[0035] 直接连接信号传送系统 200 的另一个好处是可通过集成电路封装 201 和高速测试器(未示出)的任何一个之间的直接连接缆线路径来执行高速测试(亦已知为“AC 测试”)。如在以下更详细描述,通过直接连接缆线路径对集成电路封装 201A 的高速测试消除了对三态器件 201B 的需要并且避免典型地由印刷电路板上的探测迹线导致的寄生电容和信号反射。

[0036] 图 4A 是图 3 的集成电路封装 201A 的顶视图,其中一部分的外壳 215 和集成电路片 217 被透明地再现以暴露片的垫 225(或在集成电路片 217 上形成的凸起或者其它类型的接触)和被放置在封装基板 219 上的导电性迹线 209。在一个实施例中,导电性迹线 209 的整个长度沿基板 219 的表面从以片垫的接触(其可通过弹性接触、粒子互连或其它高密度互连结构来建立)延伸到封装基板 219 的暴露区域上的接触区 231。在以下描述的可替换实施例中,迹线 209 可整体或部分沿基板 219 的下侧(即安装侧)或在基板 219 的内层上延伸。

[0037] 迹线 209 终止于接触区 231 中,例如适合于容纳来自直接连接缆线的接触的高密度平台(landing)中。可替换的是,迹线 209 可延伸于基板 219 之外以形成直接连接缆线的整体元件。还有,如图 4B 和 4C 中所示,附加的接触区(即图 4B 中的区 247 和 249;以及图 4C 中的区 267A-267D)可被提供以使能对直接连接缆线的连接,或使能对单个直接连接缆线的连接以接触集成电路片 217 的相对和 / 或相邻侧上的封装基板的暴露区域。还有,一个或多个迹线 209 可包括从公用片接触延伸到不同接触区的两个或多个迹线段。例如,参考图 4B,迹线 250 包括从片接触 245 延伸到接触区 249 的迹线段 251A 和从片接触延伸到接触区 247 的另一个迹线段 251B。如以下所讨论的,这样的多段迹线可被用于建立对任何数量的集成电路封装的高速多分出连接(例如,多分出总线)。

[0038] 图 5A 是图 3 的集成电路封装 201A、201B 和直接连接缆线 203 的顶视图。每个集成

电路封装的外壳和集成电路片被使得透明以暴露在封装基板上设置的导电性迹线 209 和片垫 225。在所示的实施例中,直接连接缆线 203 是带状缆线,其包括在挠性、低损失电介质材料 293 内以共平面设置而设置的一组电信号导体 297。缆线连接器 207A、207B 分别被用于建立电信号导体 297 和封装基板 219A 和 219B 上设置的迹线 209 之间的连接。为了屏蔽的目的,导电性材料的片或网(未示出)可被设置在导体 297 以上或以下(例如通过对地或其它基准电压的连接),由此实现微带缆线线(micro-stripline cable)。可替换的是,导电性片或网可被设置在导体 297 以上和以下以形成共平面带线缆线。还有,可替换的是,电信号导体 297 本身可被耦合于信号和地以减少相邻信号之间的串扰。此外,如图 5B 中所示,直接连接缆线 310 内成对的导体 311A、311B 可以以双绞线安排(例如相互交叉但被绝缘材料隔离)被设置以减小感应耦合。在又一个实施例中,多于两个的导体可被扭绞在一起。还有,除了共平面结构以外,可以以同轴设置或其它三维构造来放置导体。此外,尽管直接连接缆线优选为挠性的,以容许宽范围的互连距离和集成电路布局,亦可使用刚性互连结构,尽管单个平面的导体在图 5A 和 5B 中被说明,多重平面的导体可被形成于缆线 203 和 310 内,其中通过绝缘层和任选的屏蔽层将每个平面与相邻平面分离。

[0039] 图 6 说明了可被用于建立在集成电路封装 201 的基板上放置的迹线 209 和直接连接缆线 203 内的导体之间的电连接的代表性接触技术。参考详细视图 337A,导电性短枝(spur)或枝状接触 343 可被焊接、形成或另外地固定于在封装基板 209 上放置的每个迹线 209 并被用于通过刺穿直接连接缆线 203 内的对应导体 297 而建立电连接。另外,如详细视图 337B 中所示,短枝或枝状接触 353 可被固定于直接连接缆线 203 并被用于通过刺穿对应的基板迹线 209 而建立电连接。

[0040] 再次参考详细视图 337A,连接器 207 被用于将直接连接缆线耦合于封装基板 219 的暴露区域。还有,在所述的实施例中,直接连接缆线包括在导体 297 以上和以下放置的绝缘层 351 和 352 以及在绝缘层 351 之上放置的屏蔽层 349。如以上所讨论的,附加的屏蔽层可被放置在绝缘层 352 以下以形成带线或共平面带线缆线。

[0041] 在被描述于详细视图 337C 中的另一个实施例中,被固定于基板迹线 209 的指状突出单元 357 被用于与缆线导体 297 进行电接触。尽管其它类型的材料可被使用,突出单元 357 优选地由有弹性的弹性类材料制成,当直接连接缆线 203 被固定于基板时,其被偏置靠着导体 297。如在详细视图 337D 中所示,可替换的是,指状突出单元 361 可被固定于缆线导体 297 并当直接连接缆线 203 被连接于基板时,被推动靠着基板迹线 209。详细视图 337E 说明了又一个实施例,其中被固定于基板迹线 209 或与之整体形成的点接触被用于接触直接连接缆线 203 内的对应导体 297。参考详细视图 337F,可替换的是,点接触 369 可被固定于缆线导体 297 的末端或在其上被整体形成并且被用于接触基板迹线 209。在非限制性地包括焊接接合、弹性式接触、阳到阴连接结构、粒子互连结构等的其它实施例中,大量其它结构可被用于建立直接连接缆线 203 的导体 297 和基板迹线 209 之间的电连接。更一般地,在本发明的精神和范围内,任何结构或技术可被用于将直接连接缆线 203 的导体 297 连接于在基板 219 上或其内设置的对应接触。

[0042] 图 7 说明了一组集成电路封装 391、392 和 393,其通过两个直接连接缆线 203A 和 203B 而相互耦合以建立多分出信号传送系统 390。参考集成电路封装 392,每个基板迹线都包括延伸到相对的接触区的一对迹线段 399A 和 399B。这样,集成电路封装 392(其在此被

称为桥接集成电路封装（“桥接 IC”）的多段基板迹线形成直接连接缆线 203A 和 203B 之间的桥，并且直接连接缆线 203A 和 203B 的导体以及集成电路封装 392 的多段迹线一起形成集成电路封装 391、392 和 393 的每个之间的连续信号路径。由于所述信号路径接触集成电路封装 392 的片垫而没有典型地存在于电路板布线的信号路径中的过长短线连接，困扰许多多分出信号传送系统的寄生电容和信号反射被显著减小。注意，任何数量的桥接 IC 可被包括在信号传送系统 390 内。还有，桥接 IC 392 可包括相邻边缘上而不是所示的相对边缘上的直接连接接触。信号传送系统 390 可以是：主 / 从系统，其中从装置响应于来自主装置的命令或请求将信号驱动到直接连接信号传送路径上（例如存储器控制器和从存储器装置）；对等信号传送系统，其中任何集成电路封装（或其子集）可获得对信号路径的控制并自主将信号输出到信号传送路径上；或者需要多分出操作的任何其它类型的信号传送系统。在其它实施例中，桥接 IC 392 可包括多于两个的直接连接接触区（具有延伸到每个接触区的一组迹线段），从而使能通过桥接 IC 392 而建立多于一个的多分出信号传送路径，或者使能具有构成集线器装置的桥接 IC 392 的星形布局。

[0043] 图 8 说明了被用于建立多分出信号传送路径的可替换直接连接信号传送系统 405。不是通过封装基板上的多段迹线来建立多分出布线，而是两组导体 415A 和 415B 被提供于直接连接缆线组件 412 内，其中每组导体被耦合于中间集成电路封装 406 和相应的端点集成电路封装 407、408 之间。组 415A 的导体被分别耦合于组 415B 的导体以建立在端点封装 407、408 之间延伸并被耦合于中间封装 406 的多分出信号传送路径。在一个实施例中，导体组在连接器 418 内被相互耦合（例如通过焊接接合、压力接触或其它导电性耦合）以形成相应对的导体之间的 Y 接合 414。在可替换的实施例中，导体 415A、415B 可在沿其长度的上的点处而不是连接器 418 处被相互耦合。还有，在可替换的实施例中，多于两组的导体可被包括在直接连接缆线组件 412 内并被相互耦合以使能对任何数量的附加中间集成电路封装的连接（例如通过使用每个附加中间集成电路处的 Y 接合连接 414）。

[0044] 图 9 说明了通过使用图 8 的一对直接连接缆线组件（即组件 412A 和 412B）和图 7 的桥接 IC 392 而实现的星型互连布局 430。桥接 IC 392 构成星形布局的集线器装置并且被耦合于端点集成电路封装 431、432、433 和 434 的每个。这样，如在图 7、8 和 9 的实例中可看到的，可通过使用参照图 6 和 7 中而描述的直接连接缆线组件和 / 或桥接 IC 来实施实际上任何高速互连布局。

[0045] 图 10 说明了在被安装于印刷电路板 477 上的许多集成电路封装（478、479、480、481 和 482）之间建立的直接连接信号传送路径 485、487、489、491 和 493 的示例设置。大量其它元件（未示出）可被安装于印刷电路板 477 并可使用常规的互连结构或使用附加的直接连接缆线而互连于彼此和 / 或集成电路封装 478-482。如所示，被用于在集成电路封装 478-482 之间建立信号传送路径的直接连接缆线包括直线缆线 485、487 和 493，S 型缆线 491，以及肘形缆线 489。具有任何其它数量的弯曲或形状的缆线亦可被使用。还有，尽管描述了共平面缆线，其它接线几何形状亦可被使用（例如同轴缆线）。集成电路封装 481 可以是桥接 IC，从而建立所有或一对直接连接缆线 485、491 和 493 之间的直通连接。可替换的是，直接连接缆线 485、491 和 493 可以每个都被耦合于集成电路封装 481 内的不同组的 I/O 电路。类似地，集成电路封装 480 和 482 可以是桥接 IC，从而建立直接连接缆线之间的直通连接。应指出，图 10 中说明的直接连接信号传送路径可适用于或为了应用而被修改

成需要集成电路封装之间的高速信号传送的实际上任何类型的系统。例如,直接连接缆线可被用于建立数据处理系统中的集成电路封装之间(例如通用或专用处理器和对应的芯片集元件或特定用途集成电路之间,或者存储器控制器和存储器装置和/或存储器模块之间)、网络交换系统中的集成电路封装之间(例如一个或多个线路卡(linecard)、交换结构卡(switch fabric card)等上的集成电路封装之间)、转发器系统、高速数据复用系统等中的集成电路封装之间的连接。

[0046] 图 11 说明了依照本发明的可替换实施例的直接连接信号传送系统 500。信号传送系统 500 包括被安装于印刷电路板 507 并通过直接连接缆线 503 而相互耦合的一对集成电路封装 501A 和 501B。与图 3 的直接连接缆线 203 相反,直接连接缆线 503 不包括两端处的连接器,而是作为集成电路封装 501A 的整体元件。在所示的实施例中,直接连接缆线 503 被容纳于封装基板 509 的边缘(例如在封装基板 509 的上和下表面之间形成的凹面)内,并且直接连接缆线 503 的电信号导体 502 在基板 509 内(例如沿基板的内层的表面)延伸以接触被耦合于集成电路片 512 的一组通路 504 或其它导电性结构。可替换的是,直接连接缆线 503 的导体 502 可沿封装基板 509 的顶表面而延伸以直接接触片 512(排除了通路 504)。在又一个实施例中,直接连接缆线 503 的导体 502 可沿封装基板 509 的底表面而延伸以通过在封装基板内放置的通路或其它导电性结构来接触片 512。与图 3 的直接连接缆线 203 一样,直接连接缆线 503 可以是挠性的或刚性的,并且可以是微带线(即具有导电性屏蔽 506)、共平面带线或非共平面缆线(例如同轴或其它非共平面设置)。

[0047] 图 12 说明了信号传送系统实施例 510,其包括集成电路封装 511A、511B,该集成电路封装被安装于印刷电路板 517 且每个都具有终结于相应的中跨连接器 515A、515B 中的整体直接连接缆线 514A、514B。在一个实施例中,中跨连接器 515A 和 515B 彼此不同,其中中跨连接器 515A 适合于容纳中跨连接器 515B 的突出接触(即阳/阴连接器对)。在可替换的实施例中,中跨连接器 515A 和 515B 彼此相同并且包括闭锁结构以维持缆线 514A 和 514B 内的相应组的导体彼此处于对准的接触。中跨连接器 515A 和 515B 可被永久或可去除地相互耦合。如在图 11 的实施例中,中跨连接器 515A 和 515B 的任何一个或两者内的导体可在对应的封装基板内(如所示)或者在其任何一个表面上整体或部分地延伸。还有,直接连接缆线 514A 和/或 514B 可以是挠性的或刚性的,并且可以是微带线(即具有导电性屏蔽 506)、共平面带线或非共平面缆线。

[0048] 图 13 说明了依照本发明另一个实施例的直接连接信号传送系统 521。信号传送系统 521 包括集成电路封装 522A 和 522B,其通过沿印刷电路板 527 的全部或部分长度放置在其上的直接连接缆线 523 而相互耦合。优选地,直接连接缆线 523 可以是具有多个平行导体的共平面结构,但可替换地,可以是同轴或其它非共平面缆线。还有,直接连接缆线的导体 525 可直接接触封装基板 526 下侧上的平台 524A 或其它导电性结构,或者如图 13 中所示,可通过诸如接触球 528(例如 BGA 的接触球)、接触弹簧等的常规互连结构而耦合于集成电路封装。通过这种设置,直接连接缆线 523 可与常规情况下制造的集成电路封装一起使用,包括图 13 中描述的倒装芯片封装 522A、522B,或者这样的集成电路封装,其具有用于接触直接连接缆线 523 内的导体的引线或其它接触。尽管与集成电路封装内的信号再分配关联的上述问题仍可存在于图 13 的实施例中,与 PCB 布线关联的寄生电容、信号反射和信号歪斜可被显著减小,由此使能较高的信号传送速率并缓解印刷电路板 527 中的路由拥

堵。直接连接缆线 523 的导体 525 优选地通过一层低损失电介质材料 529 与印刷电路板电隔离以使在印刷电路板 527 上印刷或相反形成的导电性迹线可被路线选择于缆线以下。与参照图 3、9 和 10 在以上描述的直接连接缆线一样,直接连接缆线 523 优选地是挠性的,从而使缆线能在被安装于印刷电路板 527 上的其它元件(例如在集成电路封装 522A 和 522B 之间放置的其它集成电路器件或电路元件)上面和之上(和/或周围)被选择路线。可替换的是,直接连接缆线 523 可以是刚性的。还有,直接连接缆线 523 可在系统组装期间被固定于印刷电路板 527(例如使用粘结剂或固定器),或被允许在印刷电路板 527 上保持不被固定。

[0049] 图 14A-14C 说明了依照本发明另一个实施例的直接连接信号传送系统 530。首先参考图 14A,直接连接缆线 546 在被安装于电路板 531 的集成电路封装 533A 和 533B 之间延伸,并且通过相应的一个盖元件 535A 和 535B 而固定于每个封装 533。在一个实施例中,弹性型接触 537 从直接连接缆线 546 延伸以接触在封装基板 549A、549B 上设置的迹线(例如,如参照图 4A-4C 所述)。其它缆线到封装互连结构和技术可被用在可替换的实施例中,非限制性地包括参照图 6 在以上描述的接触结构和技术。在图 14A 的实施例中,盖元件 549 由热传导材料形成并且包括散热结构 541(例如翼片),其被放置得与封装外壳 544 的顶表面接触。热传导材料 539(或粘结剂)可被用于改善从集成电路封装 533 到盖元件 535 的热传导。

[0050] 在被说明于图 14B 中的一个实施例中,直接连接缆线 546 的各个导体 547 在缆线 546 内的开口 548A 和 548B 周围而被选择路线,由此使能封装外壳 544 和盖元件 535 之间较为直接连接,所述开口是根据集成电路片外壳 544 来定尺寸的。可替换的是,开口可被省略,而导体 547 直接在封装外壳的顶部之上被选择路线。在可替换的实施例(例如,如在图 14B 的 551 处所示)中,散热结构 541 可与盖子元件 535 不同或一起被省略,并且盖元件 535 可由除了热传导材料以外的材料形成。

[0051] 在图 14A 的实施例中,盖元件 535 包括突出部件 543,其延伸到封装基板 549 内的对应孔或缝隙中以将盖元件 535 固定于基板 549。参考图 14C,可替换的是,盖元件 561 可由部件 563 固定于封装基板 549,该部件咬在封装基板 549 的外侧边缘附近,从而相对于基板 549 的上和下表面而固定盖元件 561。在这样的实施例中,外壳可被省略,并且热传导材料被直接放置在集成电路片 545 和盖元件 561 之间。更一般地,可在本发明的精神和范围内使用用于将盖 561(或 535)和直接连接缆线 546 固定于集成电路封装 533 的任何机构或材料。

[0052] 图 15A 和 15B 说明了依照本发明另一个实施例的直接连接信号传送系统 580。不是离散的直接连接缆线,而是直接连接信号传送路径 587A-587G 被放置在上层结构 585 中(注意在图 15B 的轮廓图中仅示出了直接连接信号传送路径 587A 和 587B),该上层结构被安装于印刷电路板 581 在集成电路封装 583A-583N 的顶部之上。在图 15B 的实施例中,柱 591 被固定于印刷电路板 581 并且被容纳于上层结构 585 的孔 594 中以对准上层结构 585 和印刷电路板 581。其它对准技术可被用在可替换的实施例中。

[0053] 直接连接信号传送路径 587 可通过在上层结构 585 上印刷或其它地放置的导电性迹线或通过参照图 3-14 所述的一个或多个直接连接缆线固定于上层结构 585 的表面而形成。在任何一种情况下,接触结构 589 被提供以建立直接连接信号传送路径的端子 592

和在集成电路封装 583 的基板上设置的接触之间的接触。尽管接触结构 589 被描述为图 15B 中的突指型接触,其它类型的接触结构可被使用,非限制性地包括参照图 6 所述的接触结构。参考图 15A,可以看到,直接连接信号传送路径 587A-587G 可形成集成电路封装之间的点对点链路 587A、587B、587C、587F 和 587G,以及多分出信号传送结构 487D 和 587E。具体参考多分出结构 587E,可以看到,接触区域 599 被放置在沿信号传送路径 587E 的长度的点处(即在末端处相对),由此限制从接触区域 599 内的每个接触延伸到接触结构 589 和封装基板迹线的组合长度的短线。注意,这样的中跨接触可与在此描述的其它直接连接缆线一起使用,由此建立多分出信号传送路径而不需要参照图 7 所述的桥接 IC 382 或参照图 8 所述的缆线组件 412。还有,为便于直接连接信号传送路径 587A-587G 的接触和集成电路封装 583 上的对应接触之间的精密对准,孔径可被提供在接触点 592 之上的上层结构 585 中。

[0054] 图 16A 和 16B 分别说明了直接连接信号传送系统 610 和 625,其包括有引线的集成电路封装,而不是图 3 和 9-12 中所示的倒装芯片封装或者与之组合。参考图 16A,直接连接缆线 617 延伸于有引线的集成电路封装 613 和 645 之上并且通过插座 614 和 616 而固定于集成电路封装。就是说,插座 614 被放置在集成电路封装 613 附近并且包括从相应缆线连接点 612A 延伸到集成电路封装 613 的对应引线 621 的导电性部件 618A。类似地,插座 616 被放置在集成电路封装 615 附近并且包括从相应缆线连接点 612B 延伸到集成电路封装 615 的对应引线 622 的导电性部件 618B。缆线内的导体 619A-619N 在与导电性部件 618 的相应接触对 620 之间延伸。与以上描述的直接连接缆线一样,由于所述封装相对于彼此被放置在不同位置和方位处,直接连接缆线 617 优选为挠性的,从而使能集成电路封装 613 和 615 的互连。可替换的是,直接连接缆线 617 可以是刚性的。还有,直接连接缆线可以是微带线、共平面带线或非共平面缆线。最后,尽管集成电路封装 613 和 615 分别被描述为有鸥形翼引线的和有 J 引线的封装,具有其它类型引线的封装可被用在可替换的实施例中。

[0055] 在图 16B 中,直接连接缆线 635 被用于互连倒装芯片集成电路封装 626 和有引线的封装 627。倒装芯片封装 626 通常如参照图 3 所述而被实施,其中导电性迹线 629 沿封装基板 628 的表面到达基板 628 的暴露区域处的接触区而被路线选择。导电性结构 630 被放置得与迹线 629 接触并且沿封装外壳的表面延伸到外壳的顶表面。接触 631(例如焊球或其它结构)被提供以进行结构 630 和直接连接缆线 635 的导体 632A-632N 之间的电连接。在有引线的封装 627 处,导电性结构 642 类似地从封装引线 641 延伸到封装外壳的顶表面,其中接触 643 被用于进行与直接连接缆线 635 的导体 632A-632N 的电连接。在可替换的实施例中,可使用参照图 3-14 所述的任何连接技术和结构将倒装芯片封装 626 耦合于直接连接缆线 635。类似地,开口使用参照图 16A 所述的插座设置将有引线的封装 627 耦合于直接连接缆线 635。此外,参照图 15A 和 15B 所述的直接连接上层结构 585 可取代参照图 16A 和 16B 说明的离散直接连接缆线 617 而被使用。

[0056] 图 17A-17F 说明了附加的直接连接信号传送系统实施例。首先参考图 17A,集成电路封装 653 和 657 分别被安装于不同的印刷电路板 651 和 655,并且通过直接连接缆线 659 而相互耦合。印刷电路板 651 和 655 可相对于彼此而被任意放置并且由任何容许的信号传送距离所分开。印刷电路板 651 和 655 可具有通过一个或多个其它直接连接缆线而相互耦合或如参照图 7 所述的多分出设置中的附加集成电路封装。还有,直接连接缆线 659 可包括如参照图 8 所述的多组导体以使能两个印刷电路板 651 和 655 上的多集成电路封装的互

连。

[0057] 图 17B 说明了一种直接连接信号传送系统,其中在母板或背板 661 上安装的集成电路封装 663 通过直接连接缆线 669 而耦合于在子板 665 (即通过连接器 670 或类似结构可去除地耦合于母板的印刷电路板)上安装的集成电路封装 667。图 17C 说明了另一种直接连接信号传送系统,其中集成电路封装 678 和 682 被安装在相应的子板 676 和 680 上并通过直接连接缆线 684 而相互耦合。子板 676 和 680 被可去除地插入到背板或母板 675 的相应连接器 684 和 686 中。图 17B 和 17C 的信号传送系统的示例应用非限制性地包括被插入到网络交换设备(例如交换机或路由器)内的背板中的线路卡或其它卡,被插入到计算装置或消费者电子器件的母板或背板中的存储器模块,等等。

[0058] 图 17D 说明了又一种直接连接信号传送系统,其中集成电路封装 697 和 699 被安装在印刷电路板 695 或其它基板的相对侧上并且通过直接连接缆线 700 而相互耦合。与图 17A 的信号传送系统一样,图 17B-17D 中所述的每个实施例可包括通过直接连接缆线而相互耦合的附加集成电路封装,并且直接连接缆线 669、684 和 700 可包括如参照图 7 所述的多组连接器以使能多重集成电路封装的互连。

[0059] 图 17E 说明了依照本发明另一个实施例的信号传送系统 710。信号传送系统 710 包括第一集成电路封装 712,其被安装于印刷电路板 711 并通过接合线 715 或其它接触结构而耦合于直接连接缆线组件 717 的导体。其它接合线可被用于将集成电路片耦合于集成电路封装 712 的下侧上的焊球或其它接触。直接连接缆线组件 717 包括具有固定部件 716 的盖元件 714 以将组件 717 固定于集成电路封装 712。直接连接缆线组件亦包括连接器 719 以将缆线组件 717 的远端固定于另一个印刷电路板 721 并将缆线组件 717 的导体耦合于在印刷电路板 721 上放置的迹线。印刷电路板迹线被耦合于另一个集成电路封装 723 的引线(或其它接触),由此完成集成电路封装 712 和 723 之间的高速信号传送路径。这样,系统 710 的总体高速信号传送路径是具有对集成电路封装 712 的直接连接缆线连接和对集成电路封装 723 的常规连接的混合路径。缆线到板连接器 719 可被永久或可去除地固定于印刷电路板 721。

[0060] 仍参考图 17E,应指出,可替换的是,集成电路封装 712 可以是参照图 3-13 所述的任何类型的集成电路封装并具有任何缆线连接。类似地,尽管集成电路封装 723 被描述为 J 引线表面安装集成电路封装,任何其它类型的集成电路封装可被用在可替换的实施例中。还有,尽管直接连接缆线组件 717 被描述为被耦合于仅一个集成电路封装 712,该缆线可被耦合于如在以上参照图 6 和 7 所述的一个或多个集成电路封装。此外,集成电路封装 712 和 723 可被安装于相同的电路板上而不是图 17E 中所述的不同电路板 711 和 721 上。

[0061] 图 17F 说明了依照本发明另一个实施例的信号传送系统 730。信号传送系统 730 包括第一集成电路封装 733,其被安装于印刷电路板 731 并且被耦合于直接连接缆线 735。然而,直接连接缆线 735 的导体不是被耦合于另一个集成电路封装,而是被耦合于集成电路板连接器 737 内的端子 738。在一个实施例中,集成电路板连接器 737 是插座式连接器,其适合于容纳具有在其上放置的其它元件(例如线路卡、存储器模块等)的印刷电路板 739 的边缘连接器。在可替换的实施例中,其它类型的连接器可取代连接器 737 而被使用(例如适合于插入到子板上的凹形连接器中的插头扩展),并且直接连接缆线 735 可被永久或可去除地耦合于连接器 737。还有,可替换的是,连接器 737 可被安装在与集成电路封装 733

相反的印刷电路板 731 的一侧上,或者完全安装在另一个印刷电路板上。可替换地,集成电路封装 733 可以是参照图 3-16 所述的任何类型的集成电路封装并且具有任何直接连接缆线连接。

[0062] 图 18A-18D 说明了示例的连接系统 763,其可被用于建立集成电路封装 761A 和 761B 之间或集成电路封装 761 和印刷电路板(包括模块,如存储器模块)之间的直接连接缆线连接。首先参考图 18A 和 18B,连接是通过“蛤壳”形连接系统 763 来进行的,其将传输缆线 760 与平面直列或阵列接触对准并将该传输缆线稳固于互连元件(例如模块或印刷电路板或集成电路封装 761 的基板)的边缘。

[0063] 在被较详细地描述于图 18C 中的一个实施例中,蛤壳连接系统 763 包括以下:蛤壳连接器的顶盖 773,其是平的(用于在仅在基板顶表面处进行电连接的情况下使用);蛤壳连接器的底盖 771,包括互连元件 761 的基板厚度的间隔物 772;挠曲电路/传输缆线 760,其将电信号载运到放置在互连元件 761 上的导体(图 18D 中的 792 处所示)并且从其载运电信号,并且通过缆线 760 的导体或互连元件 761 的导体上的凸起表面或突出结构(即用作端子)进行连接;对准销 781,用来确保直接连接缆线与互连元件 761 的接触端子的对准并用来提供机械锚和防止由于冲击或振动而导致的无意拉开;引导销 775,其允许连接器的顶盖和底盖 771 和 773 在其行进于 z 方向上时保持相互对准(在可替换的实施例中,较多或较少的引导销可被提供);弹簧 777,为了插入或当需要去除时为了去除而将连接器推成两半;固定机构 779(例如螺纹螺钉或其它封闭/力递送器件),其相对于互连元件 761 的对应表面而在物理上夹住蛤壳的顶盖和底盖 771、773。注意,互连元件(例如集成电路封装基板、印刷电路板或模块等)包括凹陷区域 785,如孔或缝隙,其被成形以容纳对准销 781。尽管在图 18B 和 18C 中示出了两个对准销 781,在可替换的实施例中,较多或较少的对准销 781 可被提供。注意,如果蛤壳连接器系统 763 被设计成使间隔物 772 邻接互连元件 761 的边缘以控制向着互连元件 762 而延伸的方向上的对准,则单个对准孔可被用于建立沿互连元件 761 边缘的横向方向上的对准。还有,纵向的突出(例如翼片或叶片)或者其它突出几何形状而不是销可被用于建立连接器系统 763 和互连元件 761 之间的对准;互连元件 761 中的凹陷区域 785(例如孔、沟、槽等)是根据突出几何形状来成形的。对准销 781 可位于连接器 763 的盖 771 和 773 的任何一个或两者上。还有,可替换的是,对准销可位于互连元件 761 上,而凹陷区域 785 在盖 771 和 773 的任何一个或两者上。

[0064] 仍参考图 18C,连接器系统 763 的喉部(即互连元件 761 之上的盖 771 和 773 的扩展)的深度不是关键的,但在较薄间隔物 772 被使用的情况下,较浅的喉部可提高刚度。还有,连接器的底盖 771 不必具有与顶盖 773 相同的深度,或者在一个实施例中,具有较浅的深度。如以上所讨论的,为了较大的机械强度,底盖 771 亦可包括对准销 781。还有,如图 18D 中所示,连接器的底盖 771 的厚度被减小到小于封装基板和印刷电路板 790 之间的预期间距 794 的值(该间距至少部分地由包对板接触 791 的特性来确定)。连接器的顶盖和底盖 771 和 773 可由任何材料形成,并且如果由导电性材料制成,则可被耦合于缆线 760 和/或互连元件 761 中的地基准(例如屏蔽层)。在一个实施例中,对准销 781 被用于嵌入在互连元件 761 上或其内放置的地基准导体(或地平面)和/或电源电压导体,由此建立地和/或电源连接。

[0065] 参考图 18D,在缆线 760 的导体和互连元件 761 上的对应导体 792 上放置的电接触

点 794(例如垫)之间的对准由对准销 781 来建立。在一个实施例中,互连元件 761 内的对准孔 785 是在相对于基板导体 792 的末端的指定位置处被钻成的。由于对准销的通孔 796 亦是在缆线 760 中相对于缆线接触 794 的指定位置处被钻成的。当连接器顶盖 773 的对准销 781 被插入到缆线 760 的通孔 796 中时,在连接器被封闭于互连元件 761 上时,缆线接触 794 被对准以接触导体 792 的末端。如图 18C 中所示,对准销 781 的尖可以是锥形的以使能销 781 的自对准。

[0066] 被用于建立直接连接缆线导体和互连元件 761 上的迹线之间的电接触的结构可包括但不限于金点、毫微刺穿接触、pogo 销、弹性体垫、微弹簧、电镀凸起、粒子互连、各向异性导电性膜等。特别是对于大的销计数,不同凸起接触之间的高度的共平面性可通过使用任何数量的技术来实现,非限制性地包括在直接连接缆线和连接器的顶盖,以及/或者如图 18D 中所示直接连接缆线导体上的任何凸起接触 794 后面的弹性加载的接触 795 之间夹入弹性体。

[0067] 如在以上参照图 17E 和 17F 所讨论的,直接连接缆线可在一端耦合于集成电路封装而在另一端耦合于印刷电路板或电路板(或模块)连接器。因此,直接连接缆线可包括仅一端上的参照图 18A-18D 所述的连接器系统 763。连接器的另一端可包括用于连接到印刷电路板(或模块)的表面安装或夹层型连接器,或者可适合于连接到例如如图 17F 中所示的板或模块连接器的接触。

[0068] 图 19A 和 19B 说明了依照本发明另一个实施例的直接连接信号传送系统。图 19A 是集成电路封装 820 的顶视图,该集成电路封装具有在共享的封装基板 821 上放置的多集成电路片 823A 和 823B(在图 19A 中示出了两个片,但在其它实施例中可提供任何数量的片)。在此被称为多芯片模块(MCM)的这种集成电路封装中,片 823 之间的互连典型地是通过在共享基板 821 的一个或多个层上印刷的迹线来进行的。该途径的一个缺点是,一旦被安装于基板 821,由于对一个或多个片 823 的连接,对单独片 823 的高速测试变得困难。尽管在一些情况下其它片 823 可被置于高阻抗模式(例如所有 I/O 电路是三态的)下,到这样的其它片 823 的基板迹线在高速信号测试期间趋向于起到短线的作用,从而降级了信号质量并且使运行时间频率处的测试是困难或不可能的。还有,尽管可使用晶片探测技术来测试各个片,探头相对高的阻抗通常阻止了运行时间频率处的测试。因此,多芯片模块常常被完全组装,然后在其集成形式下被测试。与该途径有关的问题是,如果多芯片模块内的任何一个片有缺陷,则整个多芯片模块典型地被放弃。

[0069] 在本发明的一个实施例中,与多芯片模块关联的许多可测试性问题是通过以下来克服的:使用直接连接缆线来建立片之间的高速链路(即信号传送路径)。这样,如图 19A 中的不连续 825(用“x-----x”来表示)所说明的,片之间的基板迹线连接被保持不完整,并且相反,迹线被终止于适合于接触直接连接缆线内的电信号导体的接触区(827A、827B)中。图 19B 说明了图 19A 中的设置的侧视图,其示出了直接连接缆线 841 的布置。直接连接缆线 841 包括被永久或可去除地固定于接触区 827A 和 827B 的一对连接器 843A、843B,所述接触区是通过从集成电路片 823A 和 823B 延伸的相应迹线组来建立的。通过这种设置,在每个片 823 被安装于封装基板 821 时,高速电路测试器(未示出)可使用直接连接测试缆线(例如对应于被用于互连封装片 823 的缆线 841 的缆线)而耦合于对应的接触区 827,并且被测试在运行时间频率。如果片通过测试,则另一个片可被安装于封装并被类似地测

试,其中直接连接缆线 841 被耦合于通过的片对或组之间。如果片未通过测试,它可从基板被去除确保替换成另一个片。可替换的是,部分构建的模块可被放弃。在任何一种情况下,单独的片可被测试在运行时间频率而不必完成整个多芯片模块的组装。注意,尽管图 19A 和 19B 中所示的多芯片模块 820 是平面式模块(即所有片被安装在相同的平面中,例如安装于公用基板 821 的表面),直接连接缆线亦可被用于形成在堆放式多芯片模块的不同平面中安装的片之间的高速信号传送路径。

[0070] 图 20 说明了一种测试设置,其可被用于测试要通过直接连接缆线互连的电路板安装的集成电路封装 879A 和 879B。类似的设置可被用于测试在要通过直接连接缆线互连的多芯片模块的基板上安装的片。虚线 881 说明了将要被附着的直接连接缆线的导体的路径,而 883 说明了对高速测试设备(例如产生测试信号的设定图形的设备)的直接连接缆线附着。由于集成电路封装 879A、879B 之间的互连尚未被建立,封装 879A 不需要被驱动到高阻抗状态以测试 979B。还有,与探头被用于接触印刷电路板 877 上的测试点的板水平测试不同,由印刷电路板迹线的短线部分导致的寄生电容和信号反射被避免,由此使高速测试设备能在运行时间频率处之下信号测试。在封装 879B 被测试之后,对集成电路封装 879B 的直接连接缆线连接可被去除,而对集成电路封装 879A 的直接连接缆线连接被建立。这样,板水平集成电路封装测试可被执行在运行时间频率,一次一个集成电路封装。直接连接缆线可被固定于确定通过封装水平测试的每对集成电路封装(或每组集成电路封装)之间。

[0071] 尽管已参照特定的示例实施例描述了本发明,显然可在如所附权利要求提出的本发明的较宽精神和范围内对其进行各种修改和改变。因此,说明书和附图被当作是说明性的而不是限制性的。

图1
(现有技术)




图2
(现有技术)




图 3




图 4A




图 4B







图 4C








图6




图 7












图 8





10








图 15A






图 15B






图17A




图17B




图17C




图17D




图17E




图17F




图18D




图18C




图 19A

820




图 19B

820




图20