

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号
特開2012-160968
(P2012-160968A)

(43) 公開日 平成24年8月23日(2012.8.23)

(51) Int.Cl.
H03M 1/80 (2006.01)

F I
H03M 1/80

テーマコード (参考)
5 J 0 2 2

審査請求 未請求 請求項の数 8 O L (全 16 頁)

(21) 出願番号	特願2011-20086 (P2011-20086)	(71) 出願人	390005175
(22) 出願日	平成23年2月1日 (2011.2.1)		株式会社アドバンテスト
			東京都練馬区旭町1丁目32番1号
		(74) 代理人	100105924
			弁理士 森下 賢樹
		(74) 代理人	100109047
			弁理士 村田 雄祐
		(74) 代理人	100109081
			弁理士 三木 友由
		(74) 代理人	100133215
			弁理士 真家 大樹
		(72) 発明者	澤田 健一
			東京都練馬区旭町1丁目32番1号 株式
			会社アドバンテスト内

最終頁に続く


(54) 【発明の名称】 デジタル／アナログ変換器

(57) 【要約】

【課題】 D／Aコンバータの回路面積を削減する。

【解決手段】 N個の上側抵抗RHおよびN個の下側抵抗RLはそれぞれ、デジタル入力コードD_{IN}の各ビットに対応付けられ、それぞれの抵抗値が対応するビットに応じて実質的にバイナリで重み付けされている。N個の上側スイッチSWHは、それぞれが対応する上側抵抗RHと並列に設けられ、かつそれぞれのオン、オフが対応するビットに応じて制御される。N個の下側スイッチSWLは、それぞれが対応する下側抵抗RLと並列に設けられ、かつそれぞれのオン、オフが対応するビットの論理反転に応じて制御される。

【選択図】 図2



【特許請求の範囲】

【請求項 1】

Nビット（Nは自然数）のデジタル入力コードを、それに応じたアナログ出力電圧に変換するD/Aコンバータであって、

上側基準電圧が印加される上側端子と、

下側基準電圧が印加される下側端子と、

前記アナログ出力電圧を出力するための出力端子と、

それぞれが前記デジタル入力コードの各ビットに対応付けられ、それぞれの抵抗値が対応するビットに応じて実質的にバイナリで重み付けされており、前記上側端子と前記出力端子の間に直列に設けられたN個の上側抵抗と、

それぞれが前記デジタル入力コードの各ビットに対応付けられ、それぞれの抵抗値が対応するビットに応じて実質的にバイナリで重み付けされており、前記下側端子と前記出力端子の間に直列に設けられたN個の下側抵抗と、

それぞれが前記デジタル入力コードの各ビットに対応付けられ、それぞれが対応する前記上側抵抗と並列に設けられ、かつそれぞれのオン、オフが対応するビットに応じて制御されるN個の上側スイッチと、

それぞれが前記デジタル入力コードの各ビットに対応付けられ、それぞれが対応する前記下側抵抗と並列に設けられ、かつそれぞれのオン、オフが対応するビットの論理反転に応じて制御されるN個の下側スイッチと、

を備えることを特徴とするD/Aコンバータ。

【請求項 2】

Nビット（Nは自然数）のデジタル入力コードを、それに応じたアナログ出力電圧に変換するD/Aコンバータであって、

上側基準電圧が印加される上側端子と、

下側基準電圧が印加される下側端子と、

前記アナログ出力電圧を出力するための出力端子と、

前記デジタル入力コードの最上位ビットに対応付けられ、その抵抗値が前記最上位ビットに応じて実質的にバイナリで重み付けされているセンター抵抗と、

それぞれが前記デジタル入力コードの上位第2ビットから最下位ビットに対応付けられ、それぞれの抵抗値が対応するビットに応じて実質的にバイナリで重み付けされており、前記上側端子と前記センター抵抗の一端の間に直列に設けられた（N-1）個の上側抵抗と、

それぞれが前記デジタル入力コードの上位第2ビットから最下位ビットに対応付けられ、それぞれの抵抗値が対応するビットに応じて実質的にバイナリで重み付けされており、前記下側端子と前記センター抵抗の他端の間に直列に設けられた（N-1）個の下側抵抗と、

前記センター抵抗の前記一端と前記出力端子の間に設けられ、そのオン、オフが前記最上位ビットに応じて制御される上側センタースイッチと、

前記センター抵抗の前記他端と前記出力端子の間に設けられ、そのオン、オフが前記最上位ビットの論理反転に応じて制御される下側センタースイッチと、

それぞれが前記デジタル入力コードの上位第2ビットから最下位ビットに対応付けられ、それぞれが対応する前記上側抵抗と並列に設けられ、かつそれぞれのオン、オフが対応するビットに応じて制御される（N-1）個の上側スイッチと、

それぞれが前記デジタル入力コードの上位第2ビットから最下位ビットに対応付けられ、それぞれが対応する前記下側抵抗と並列に設けられ、かつそれぞれのオン、オフが対応するビットの論理反転に応じて制御される（N-1）個の下側スイッチと、

を備えることを特徴とするD/Aコンバータ。

【請求項 3】

Nビット（Nは自然数）のデジタル入力コードを、それに応じたアナログ出力電圧に変換するD/Aコンバータであって、

上側基準電圧が印加される上側端子と、

下側基準電圧が印加される下側端子と、

前記アナログ出力電圧を出力するための出力端子と、

前記デジタル入力コードの最下位ビットに対応付けられ、その抵抗値が前記最下位ビットに応じて実質的にバイナリで重み付けされているセンター抵抗と、

それぞれが前記デジタル入力コードの最上位ビットから下位第2ビットに対応付けられ、それぞれの抵抗値が対応するビットに応じて実質的にバイナリで重み付けされており、前記上側端子と前記センター抵抗の一端の間に直列に設けられた $(N-1)$ 個の上側抵抗と、

それぞれが前記デジタル入力コードの最上位ビットから下位第2ビットに対応付けられ、それぞれの抵抗値が対応するビットに応じて実質的にバイナリで重み付けされており、前記下側端子と前記センター抵抗の他端の間に直列に設けられた $(N-1)$ 個の下側抵抗と、

前記センター抵抗の前記一端と前記出力端子の間に設けられ、そのオン、オフが前記最下位ビットに応じて制御される上側センタースイッチと、

前記センター抵抗の前記他端と前記出力端子の間に設けられ、そのオン、オフが前記最下位ビットの論理反転に応じて制御される下側センタースイッチと、

それぞれが前記デジタル入力コードの最上位ビットから下位第2ビットに対応付けられ、それぞれが対応する前記上側抵抗と並列に設けられ、かつそれぞれのオン、オフが対応するビットに応じて制御される $(N-1)$ 個の上側スイッチと、

それぞれが前記デジタル入力コードの最上位ビットから下位第2ビットに対応付けられ、それぞれが対応する前記下側抵抗と並列に設けられ、かつそれぞれのオン、オフが対応するビットの論理反転に応じて制御される $(N-1)$ 個の下側スイッチと、

を備えることを特徴とするD/Aコンバータ。

【請求項4】

前記上側端子と上側抵抗のストリングの一端の間に設けられた第1遮断スイッチをさらに備えることを特徴とする請求項1から3のいずれかに記載のD/Aコンバータ。

【請求項5】

前記下側端子と下側抵抗のストリングの一端の間に設けられた第2遮断スイッチをさらに備えることを特徴とする請求項1から4のいずれかに記載のD/Aコンバータ。

【請求項6】

少なくともひとつのビットに関して、そのビットに対応する前記上側抵抗と直列に設けられ、そのオン、オフ状態が、そのビットの論理反転に応じて制御される上側直列スイッチをさらに備えることを特徴とする請求項1から5のいずれかに記載のD/Aコンバータ。

【請求項7】

少なくともひとつのビットに関して、そのビットに対応する前記下側抵抗と直列に設けられ、そのオン、オフ状態が、そのビットに応じて制御される下側直列スイッチをさらに備えることを特徴とする請求項1から6のいずれかに記載のD/Aコンバータ。

【請求項8】

下位第 i ビットに対応する上側抵抗の抵抗値を R_i (i は $1 \leq i \leq N$)と書くとき、 $R_i < R_{i-1} \times 2$

が成り立つことを特徴とする請求項1から7のいずれかに記載のD/Aコンバータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、D/Aコンバータに関する。

【背景技術】

【0002】

デジタル信号処理とアナログ信号処理のインタフェースとして、D/Aコンバータ（デ

10

20

30

40

50

デジタル／アナログ変換器）が利用される。図 1 は、抵抗ストリング型の 3 ビット D／A コンバータの構成を示す回路図である。D／A コンバータ 100 r は、直列に接続された複数の抵抗 R を含む抵抗ストリング 10 と、スイッチ回路 12 を備える。抵抗ストリング 10 の両端には、高低 2 つの基準電圧 V_{RH} 、 V_{RL} が印加される。スイッチ回路 12 は、隣接する抵抗 R の接続点（タップ）ごとに生ずる電圧のうち、デジタル入力コード D_{IN} （ $B_2 : B_0$ ）に応じたひとつを選択する。

【0003】

スイッチ回路 12 は、複数のタップに対してトーナメント形式で接続される複数の 2 対 1 スイッチ（セレクト）SW を含む。この D／A コンバータ 100 r では、抵抗 R およびスイッチ SW の個数はそれぞれ、入力デジタルコード D_{IN} のビット数 N （ N は自然数）を用いて、 $2^N - 1$ で与えられる。したがって、D／A コンバータのビット数 N が増加すると、抵抗 R およびスイッチ SW の個数が指数関数的に増大し、回路面積が大きくなる。

10

【0004】

抵抗ストリング型 D／A コンバータの回路面積を低減するために、いくつかの回路形式が提案されている（たとえば特許文献 1 参照）。しかしながら特許文献 1 に記載の技術であっても、回路面積はビット数 N に応じて指数関数的に増加する。

【0005】

抵抗ストリング型以外のたとえば R-2R ラダー型 D／A コンバータを用いれば回路面積は削減できるが、消費電力が大きくなるという別の問題が生ずる。

【先行技術文献】

20

【特許文献】

【0006】

【特許文献 1】米国特許第 4, 918, 448 号明細書

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、D／A コンバータの回路面積の削減にある。

【課題を解決するための手段】

【0008】

30

本発明のある態様は、 N ビット（ N は自然数）のデジタル入力コードを、それに応じたアナログ出力電圧に変換する D／A コンバータに関する。この D／A コンバータは、上側基準電圧が印加される上側端子と、下側基準電圧が印加される下側端子と、アナログ出力電圧を出力するための出力端子と、それぞれがデジタル入力コードの各ビットに対応付けられ、それぞれの抵抗値が対応するビットに応じて実質的にバイナリで重み付けされており、上側端子と出力端子の間に直列に設けられた N 個の上側抵抗と、それぞれがデジタル入力コードの各ビットに対応付けられ、それぞれの抵抗値が対応するビットに応じて実質的にバイナリで重み付けされており、下側端子と出力端子の間に直列に設けられた N 個の下側抵抗と、それぞれがデジタル入力コードの各ビットに対応付けられ、それぞれが対応する上側抵抗と並列に設けられ、かつそれぞれのオン、オフが対応するビットに応じて制御される N 個の上側スイッチと、それぞれがデジタル入力コードの各ビットに対応付けられ、それぞれが対応する下側抵抗と並列に設けられ、かつそれぞれのオン、オフが対応するビットの論理反転に応じて制御される N 個の下側スイッチと、を備える。

40

【0009】

この態様によると、ビット数 N が増加しても、上側、下側スイッチの個数が指数関数的に増大しないため、従来に比べて回路面積を削減できる。

【0010】

本発明の別の態様もまた、D／A コンバータである。この D／A コンバータは、上側基準電圧が印加される上側端子と、下側基準電圧が印加される下側端子と、アナログ出力電圧を出力するための出力端子と、デジタル入力コードの最上位ビットに対応付けられ、そ

50

の抵抗値が最上位ビットに応じて実質的にバイナリで重み付けされているセンター抵抗と、それぞれがデジタル入力コードの上位第2ビットから最下位ビットに対応付けられ、それぞれの抵抗値が対応するビットに応じて実質的にバイナリで重み付けされており、上側端子とセンター抵抗の一端の間に直列に設けられた $(N-1)$ 個の上側抵抗と、それぞれがデジタル入力コードの上位第2ビットから最下位ビットに対応付けられ、それぞれの抵抗値が対応するビットに応じて実質的にバイナリで重み付けされており、下側端子とセンター抵抗の他端の間に直列に設けられた $(N-1)$ 個の下側抵抗と、センター抵抗の一端と出力端子の間に設けられ、そのオン、オフが最上位ビットに応じて制御される上側センタースイッチと、センター抵抗の他端と出力端子の間に設けられ、そのオン、オフが最上位ビットの論理反転に応じて制御される下側センタースイッチと、それぞれがデジタル入力コードの上位第2ビットから最下位ビットに対応付けられ、それぞれが対応する上側抵抗と並列に設けられ、かつそれぞれのオン、オフが対応するビットに応じて制御される $(N-1)$ 個の上側スイッチと、それぞれがデジタル入力コードの上位第2ビットから最下位ビットに対応付けられ、それぞれが対応する下側抵抗と並列に設けられ、かつそれぞれのオン、オフが対応するビットの論理反転に応じて制御される $(N-1)$ 個の下側スイッチと、を備える。

10

【0011】

この態様によると、ビット数 N が増加しても、上側、下側スイッチの個数が指数関数的に増大しないため、従来に比べて回路面積を削減できる。また、最上位ビットに対応する抵抗がひとつで足りるため、さらに回路面積を削減できる。

20

【0012】

本発明のさらに別の態様もまた、 D/A コンバータである。この D/A コンバータは、上側基準電圧が印加される上側端子と、下側基準電圧が印加される下側端子と、アナログ出力電圧を出力するための出力端子と、デジタル入力コードの最下位ビットに対応付けられ、その抵抗値が最下位ビットに応じて実質的にバイナリで重み付けされているセンター抵抗と、それぞれがデジタル入力コードの最上位ビットから下位第2ビットに対応付けられ、それぞれの抵抗値が対応するビットに応じて実質的にバイナリで重み付けされており、上側端子とセンター抵抗の一端の間に直列に設けられた $(N-1)$ 個の上側抵抗と、それぞれがデジタル入力コードの最上位ビットから下位第2ビットに対応付けられ、それぞれの抵抗値が対応するビットに応じて実質的にバイナリで重み付けされており、下側端子とセンター抵抗の他端の間に直列に設けられた $(N-1)$ 個の下側抵抗と、センター抵抗の一端と出力端子の間に設けられ、そのオン、オフが最下位ビットに応じて制御される上側センタースイッチと、センター抵抗の他端と出力端子の間に設けられ、そのオン、オフが最下位ビットの論理反転に応じて制御される下側センタースイッチと、それぞれがデジタル入力コードの最上位ビットから下位第2ビットに対応付けられ、それぞれが対応する上側抵抗と並列に設けられ、かつそれぞれのオン、オフが対応するビットに応じて制御される $(N-1)$ 個の上側スイッチと、それぞれがデジタル入力コードの最上位ビットから下位第2ビットに対応付けられ、それぞれが対応する下側抵抗と並列に設けられ、かつそれぞれのオン、オフが対応するビットの論理反転に応じて制御される $(N-1)$ 個の下側スイッチと、を備える。

30

40

【0013】

これらの態様によると、ビット数 N が増加しても、上側、下側スイッチの個数が指数関数的に増大しないため、従来に比べて回路面積を削減できる。また、上側スイッチ、下側スイッチそれぞれのオン抵抗は、対応する上側抵抗、下側抵抗に比べて十分に小さくなければならないところ、最も抵抗値が小さい最下位ビットに対応する抵抗をセンター抵抗に選ぶことにより、上側スイッチ、下側スイッチの全体の面積を小さくできる。

【0014】

ある態様の D/A コンバータは、上側端子と上側抵抗のストリングの一端の間に設けられた第1遮断スイッチ、下側端子と下側抵抗のストリングの一端の間に設けられた第2遮断スイッチの少なくとも一方をさらに備えてもよい。

50

遮断スイッチをオフすれば消費電力を低減できる。

【0015】

ある態様のD/Aコンバータは、少なくともひとつのビットに関して、そのビットに対応する上側抵抗と直列に設けられ、そのオン、オフ状態が、そのビットの論理反転に応じて制御される上側直列スイッチをさらに備えてもよい。

またある態様のD/Aコンバータは、少なくともひとつのビットに関して、そのビットに対応する下側抵抗と直列に設けられ、そのオン、オフ状態が、そのビットに応じて制御される下側直列スイッチをさらに備えてもよい。

これらの場合、上側もしくは下側直列スイッチによって、対応する上側もしくは下側スイッチのオン抵抗のばらつき、変動をキャンセルでき、D/Aコンバータの精度、温度特性を改善できる。

【0016】

ある態様において、下位第*i*ビットに対応する上側抵抗の抵抗値を R_i (i は $1 \leq i \leq N$)と書くとき、 $R_i < R_{i-1} \times 2$ が成り立ってもよい。

この場合、デジタル入力コードに応じて、出力電圧は折り返しながら増大する。出力電圧をある一定値に固定すればよい用途においては、必要な出力電圧を得るために必要な入力デジタルコードを探索すればよい。この場合に、出力電圧の折り返しが存在すると、探索を確実に行うことができる。

【0017】

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。

【発明の効果】

【0018】

本発明のある態様によれば、D/Aコンバータの回路面積を削減できる。

【図面の簡単な説明】

【0019】

【図1】抵抗ストリング型の3ビットD/Aコンバータの構成を示す回路図である。

【図2】第1の実施の形態に係るD/Aコンバータの構成を示す回路図である。

【図3】図3(a)、(b)は、D/Aコンバータのデジタル入力コードと出力電圧の関係を示す図である。

【図4】折り返しを有するD/Aコンバータの入出力特性の一例を示す図である。

【図5】図1のD/Aコンバータのキャリブレーション方法を示すフローチャートである。

【図6】探索区間、右側区間、左側区間、測定される出力電圧の関係を示す図である。

【図7】第2の実施の形態に係るD/Aコンバータの構成を示す回路図である。

【図8】第3の実施の形態に係るD/Aコンバータの構成を示す回路図である。

【図9】第1の変形例に係るD/Aコンバータの構成を示す回路図である。

【図10】第2の変形例に係るD/Aコンバータの構成の一部を示す回路図である。

【発明を実施するための形態】

【0020】

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

【0021】

本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、それらの電氣的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、「部材Cが、部材Aと

10

20

30

40

50

部材 B の間に設けられた状態」とは、部材 A と部材 C、あるいは部材 B と部材 C が直接的に接続される場合のほか、それらの電氣的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0022】

(第 1 の実施の形態)

図 2 は、第 1 の実施の形態に係る D/A コンバータ 100 の構成を示す回路図である。D/A コンバータ 100 は、N ビット (N は自然数) のデジタル入力コード $D_{IN} [N-1:0]$ を、それに応じたアナログ出力電圧 V_{OUT} に変換する。

D/A コンバータ 100 は、上側端子 P_H 、下側端子 P_L 、出力端子 P_O 、N 個の上側抵抗 R_H 、N 個の下側抵抗 R_L 、N 個の上側スイッチ SW_H 、N 個の下側スイッチ SW_L を備える。図 2 では、 $N=3$ の場合が示される。デジタル入力コード $D_{IN} [N-1:0]$ の各ビットを、上位ビットから順に $B(N-1)$ 、 $B(N-2)$ 、 $\dots$ 、 $B1$ 、 $B0$ と記す。また、「#」は論理反転を示す。

【0023】

上側端子 P_H には、上側基準電圧 V_{RH} が印加され、下側端子 P_L には下側基準電圧 V_{RL} が印加される。出力端子 P_O からは、デジタル入力コード D_{IN} に応じたアナログ出力電圧 V_{OUT} が出力される。

【0024】

N 個の上側抵抗 $R_{H_{N-1}} \sim R_{H_0}$ は、上側端子 P_H と出力端子 P_O の間に直列に設けられ、抵抗ストリングの上側を形成する。上側抵抗 $R_{H_{N-1}} \sim R_{H_0}$ はそれぞれ、デジタル入力コード D_{IN} の各ビット $B_{N-1} \sim B_0$ に対応付けられ、それぞれの抵抗値が対応するビット (桁) に応じて実質的にバイナリで重み付けされている。すなわち、下位第 i ビット ($1 \leq i \leq N$) に対応する上側抵抗 $R_{H_{i-1}}$ の抵抗値 R_{i-1} は、ある単位抵抗値 R を用いて式 (1) を満たすように規定される。

$$R_{i-1} = 2^{i-1} \times R \quad \dots (1)$$

上側の抵抗ストリング内の抵抗の順番は特に限定されない。

【0025】

N 個の下側抵抗 $R_{L_{N-1}} \sim R_{L_0}$ は、下側端子 P_L と出力端子 P_O の間に直列に設けられ、抵抗ストリングの下側を形成する。また下側抵抗 $R_{L_{N-1}} \sim R_{L_0}$ はそれぞれ、デジタル入力コード D_{IN} の各ビット $B_{N-1} \sim B_0$ に対応付けられ、それぞれの抵抗値が対応するビット (桁) に応じて実質的にバイナリで重み付けされている。すなわち、下位第 i ビットに対応する下側抵抗 $R_{L_{i-1}}$ の抵抗値 R_{i-1} も、式 (1) を満たすように規定される。下側の抵抗ストリング内の抵抗の順番も特に限定されない。

【0026】

N 個の上側スイッチ $SW_{H_{N-1}} \sim SW_{H_0}$ はそれぞれ、デジタル入力コード D_{IN} の各ビット $B_{N-1} \sim B_0$ に対応付けられ、それぞれが対応する上側抵抗 $R_{H_{N-1}} \sim R_{H_0}$ と並列に設けられる。

【0027】

N 個の下側スイッチ $SW_{L_{N-1}} \sim SW_{L_0}$ はそれぞれ、デジタル入力コード D_{IN} の各ビット $B_{N-1} \sim B_0$ に対応付けられ、それぞれが対応する下側抵抗 $R_{L_{N-1}} \sim R_{L_0}$ と並列に設けられる。

【0028】

制御部 (デコーダ) 14 は、デジタル入力コード D_{IN} の各ビットに応じて、上側スイッチ SW_H および下側スイッチ SW_L のオン、オフ状態を制御する。制御部 14 は、下位第 i ビットに対応する上側スイッチ $SW_{H_{i-1}}$ を、対応するビット B_{i-1} に応じて、具体的には値が 1 のときオン、0 のときオフする。また制御部 14 は、下位第 i ビットに対応する下側スイッチ $SW_{L_{i-1}}$ を、対応するビット B_{i-1} が 0 のときオン、1 のときオフする。つまり下側スイッチ $SW_{L_{i-1}}$ は、対応するビット B_{i-1} の論理反転 ($\# B_{i-1}$) に応じて制御される。

10

20

30

40

50

【0029】

以上がD/Aコンバータ100の構成である。続いてその動作を説明する。

同じビットに対応する下側スイッチ SWL_{i-1} と上側スイッチ SWH_{i-1} に注目すると、それらは相補的にオンする。そしてオンしたスイッチ SWH 、 SWL と並列な抵抗 RH 、 RL はスイッチによってバイパスされる。スイッチ SWH 、 SWL のオン抵抗が実質的にゼロ、オフ抵抗が実質的に無限大とみなすことができる理想状態を考えると、出力電圧 V_{OUT} は、式(2)で与えられる。 C_{IN} は、デジタル入力コード D_{IN} を10進数で表した値である。

$$V_{OUT} = (VRH - VRL) \cdot C_{IN} / (2^N - 1) + VRL \quad \cdots (2)$$

したがって実施の形態に係るD/Aコンバータ100によれば、デジタル入力コード D_{IN} に対して線形に変化する出力電圧 V_{OUT} を生成することができる。このD/Aコンバータ100を、抵抗値がバイナリで重み付けされていることから、「2進重み付けストリング(Binary Weighted Resistor String) D/Aコンバータ」と称する。

【0030】

D/Aコンバータ100の回路面積を検討する。D/Aコンバータ100の面積は、スイッチの個数に依存し、スイッチの個数は、デジタル入力コード D_{IN} のビット数 N の2倍である。したがって、スイッチの個数がビット数 N に対して指数関数的に増加するD/Aコンバータに比べて、回路面積を削減することができる。回路面積の削減の効果は、ビット数 N が増加するほど顕著となる。

【0031】

また消費電力について検討する。D/Aコンバータ100において、上側端子 PH と下側端子 PL の間の抵抗ストリングの抵抗は、 $(2^N - 1) \times R$ となる。したがって、消費電力は、従来のD/Aコンバータと同程度の低消費電力が実現でき、 $R - 2R$ ラダー型D/Aコンバータに比べて有利である。

【0032】

つまり、実施の形態に係るD/Aコンバータ100は、回路面積の削減と低消費電力を両立できる。またD/Aコンバータ100は、その構成から、CMOS(Complementary Metal Oxide Semiconductor)プロセスでのインプリメントに適しているという利点もある。

【0033】

現実的な回路においては、下位第 $i+1$ ビットと下位第 i ビットの抵抗値を比較したときに、理想状態では、 $R_i = 2 \cdot R_{i-1}$ が成り立ち、デジタル入力コード D_{IN} と出力電圧 V_{OUT} は1対1で対応付けることができる。ところが上側抵抗 RH 、下側抵抗 RL の抵抗値は、プロセスばらつきなどによって、式(1)の関係式から逸脱する。図3(a)、(b)は、D/Aコンバータのデジタル入力コード D_{IN} と出力電圧 V_{OUT} の関係を示す図である。あるビットにおいて、関係式(3)が成り立つとき、図3(a)に示すように、出力電圧 V_{OUT} に「とび」が発生し、D/Aコンバータ100が生成できない出力電圧の範囲が発生してしまう。

$$R_i > 2 \cdot R_{i-1} \quad \cdots (3)$$

【0034】

そこで、抵抗値のばらつきが顕著な場合には、ばらつきを考慮して式(4)が成り立つように設計するとよい。

$$R_i < 2 \cdot R_{i-1} \quad \cdots (4)$$

図3(b)は、式(4)が成り立つときのD/Aコンバータの入出力特性であり、出力電圧 V_{OUT} に折り返しが発生する。折り返しが発生する部分については、ある出力電圧 V_{OUT} を生成することができるデジタル入力コード D_{IN} が複数存在することを意味する。そこで制御部14によってデジタル入力コード D_{IN} を中間コード D_{INT} に変換し、中間コード D_{INT} にもとづいて上側スイッチ SWH 、下側スイッチ SWL を制御すればよい。なお、抵抗値 R_i が小さいと、下位ビットの分解能が粗くなり、出力電圧 V_{OUT} の折り返しが大きくなる。したがって、抵抗値 R_i は、式(4)が成り立つ範囲におい

10

20

30

40

50

てなるべく大きくすることが望ましい。

【0035】

また出力電圧 V_{OUT} のとび、折り返しには、上側抵抗 R_H 、下側抵抗 R_L の抵抗値のみでなく、スイッチ SWH 、 SWL のオン抵抗も影響する。 i 番目のスイッチのオン抵抗を R_{on_i} と書くとき、式 (5) が成り立つように設計することが好ましい。

$$R_{on_{i-1}} < R_{on_i} / 2 \quad \dots (5)$$

【0036】

ある出力電圧 V_{OUT} を生成するために必要な中間コード D_{INT} は、以下のように探索することができる。この探索をキャリブレーションと呼ぶ。

【0037】

図4は、関係式 (4) を満たすように構成された D/A コンバータ100の入出力特性の一例を示す図であり、 $V_{RH} = 1.2V$ 、 $V_{RL} = 0V$ 、 $N = 13$ ビットである。

【0038】

図5は、図1の D/A コンバータ100のキャリブレーション方法を示すフローチャートである。フローチャートは、あるひとつの出力電圧 V_{OUT} に対応する中間コード D_{INT} を探索する処理を示す。

【0039】

まず、目標となる出力電圧（目標電圧） V_{REF} が設定される（S100）。そして、全コード範囲を探索区間にセットする（S102）。その後、中間コード D_{INT} の最上位ビット $D_{INT}[N-1]$ から、最下位ビット $D_{INT}[0]$ に向けて探索処理を繰り返す。つまり変数 i を、 N から1に向けて1ずつデクリメントしながら、 $D_{INT}[i-1]$ を順に決定していく（S104）。

【0040】

まず、現在の探索区間を、その中央において、左側区間と右側区間に分割する（S106）。そして、左側区間の最小コードを与えたときの出力電圧 V_{OUTA} 、左側区間の最大コードを与えたときの出力電圧 V_{OUTB} 、右側区間の最小コードを与えたときの出力電圧 V_{OUTC} 、右側区間の最大コードを与えたときの出力電圧 V_{OUTD} を測定する（S108）。図6は、探索区間、右側区間、左側区間、測定される出力電圧の関係を示す図である。

【0041】

図5に戻る。目標電圧 V_{REF} が左側区間のみに存在する場合（S110のY）、 $D_{INT}[i-1] = 0$ が決定され（S112）、左側区間が次の探索区間に設定される。目標電圧 V_{REF} が右側区間のみに存在する場合（S110のN、S120のY）、 $D_{INT}[i-1] = 1$ が決定され（S122）、右側区間が次の探索区間に設定される（S124）。

【0042】

目標電圧 V_{REF} が、右側区間と左側区間の両方に存在する場合（S120のN）、目標電圧 V_{REF} が測定された電圧 V_{OUTB} よりも V_{OUTC} のいずれに近いかが判定される（S130）。そして、目標電圧 V_{REF} が電圧 V_{OUTC} に近いとき（S130のY）、 $D_{INT}[i-1] = 0$ が決定され（S112）、左側区間が次の探索区間に設定される。目標電圧 V_{REF} が電圧 V_{OUTB} に近いとき（S130のN）、 $D_{INT}[i-1] = 1$ が決定され（S122）、右側区間が次の探索区間に設定される（S124）。

【0043】

これらの処理により、中間コードのビット $D_{INT}[i-1]$ と、次の探索区間が決定される。そして処理S104に戻り、変数 i がデクリメントされ、次のビットが決定される。

【0044】

以上の処理により、中間コード D_{INT} の各ビットが最上位ビットから最下位ビットに向けて順に決定することができる。

なお処理S130を省略し、目標電圧 V_{REF} が右側区間、左側区間の両方に存在する

10

20

30

40

50

場合、処理 S 1 1 2、S 1 1 4に進むか、処理 S 1 2 2、S 1 2 4に進むかを、あらかじめ決めておいてもよい。

【0045】

このように、出力電圧 V_{OUT} に折り返しが存在するように D/A コンバータ 100 を設計することにより、上述のキャリブレーションによって、任意の出力電圧 V_{OUT} を与える中間コード D_{INT} を決定することができる。そして、D/A コンバータ 100 を使用する際には、必要な出力電圧 V_{OUT} を与える中間コード D_{INT} を、デジタル入力コード D_{IN} として D/A コンバータ 100 に与えればよい。あるいは、デジタル入力コード D_{IN} と中間コード D_{INT} の対応関係をテーブルに格納しておき、デジタル入力コード D_{IN} に応じた中間コード D_{INT} を生成して、スイッチを制御してもよい。

10

【0046】

なお、最下位ビット付近において折り返しが存在すると、D/A コンバータの分解能を無駄に損なうことになりかねない。そこで、少なくとも最下位ビットについては、折り返しが存在しないように、抵抗値を決定するとよい。この場合、S 104 のループにおいて、 $i = 2, 1$ の繰り返しを省略し、中間コード D_{INT} の最下位ビット $D_{INT}[0]$ については、基準電圧 V_{REF} が、測定された電圧 $V_{OUTA} \sim V_{OUTD}$ のうち、いずれに一番近いかに応じて決定してもよい。

【0047】

(第2の実施の形態)

図7は、第2の実施の形態に係る D/A コンバータ 100a の構成を示す回路図である。図7の D/A コンバータ 100a は、図2の D/A コンバータ 100 のデジタル入力コード D_{IN} の最上位ビット $BN-1$ に対応する上側抵抗 R_{HN-1} 、下側抵抗 R_{LN-1} および上側スイッチ SW_{HN-1} 、 SW_{LN-1} に代えてセンター抵抗 RC_{N-1} 、センタースイッチ SW_{HN-1} 、 SW_{LN-1} を備える。

20

【0048】

センター抵抗 RC_{N-1} は、最上位ビット $D_{IN}[N-1]$ に割り当てられ、その抵抗値は、 $2^{N-1} \times R$ で与えられる。

【0049】

上側端子 P_H とセンター抵抗 RC_{N-1} の一端の間には、直列に接続された $(N-1)$ 個の上側抵抗 $R_{HN-2} \sim R_{H0}$ が設けられる。各上側抵抗 $R_{HN-2} \sim R_{H0}$ は、デジタル入力コード D_{IN} の上位第2ビットから最下位ビットに対応付けられ、それぞれの抵抗値は、対応するビット（桁）に応じて実質的にバイナリで重み付けされている。

30

【0050】

下側端子 P_L とセンター抵抗 RC_{N-1} の他端の間には、直列に設けられた $(N-1)$ 個の下側抵抗 $R_{LN-2} \sim R_{L0}$ が設けられる。各下側抵抗 $R_{LN-2} \sim R_{L0}$ は、デジタル入力コード D_{IN} の上位第2ビットから最下位ビットに対応付けられ、それぞれの抵抗値は、対応するビット（桁）に応じて実質的にバイナリで重み付けされている。

【0051】

上側センタースイッチ SW_{HN-1} は、センター抵抗 RC_{N-1} の一端と出力端子 P_O の間に設けられ、下側センタースイッチ SW_{LN-1} は、センター抵抗 RC_{N-1} の他端と出力端子 P_O の間に設けられる。

40

【0052】

上側センタースイッチ SW_{HN-1} のオン、オフは、最上位ビット $D_{IN}[N-1]$ ($BN-1$) に応じて制御され、下側センタースイッチ SW_{LN-1} のオン、オフは、最上位ビット $D_{IN}[N-1]$ の論理反転 ($\#BN-1$) に応じて制御される。

【0053】

図7の D/A コンバータ 100a によれば、図2の構成に比べて、最上位ビットに割り当てられる抵抗を削減できる。最上位ビットに割り当てられる抵抗は、最も抵抗値が高いため、これを削減することにより、D/A コンバータ 100a の面積をさらに低減できる。

50

【0054】

(第3の実施の形態)

図8は、第3の実施の形態に係るD/Aコンバータ100bの構成を示す回路図である。図8のD/Aコンバータ100bは、図2のD/Aコンバータ100のデジタル入力コード D_{1N} の最下位ビットB0に対応する上側抵抗 RH_0 、下側抵抗 RL_0 および上側スイッチ SWH_0 、 SWL_0 に代えてセンター抵抗 RC_0 、センタースwitch SWH_0 、 SWL_0 を備える。

【0055】

センター抵抗 RC_0 は、最下位ビット $D_{1N}[0]$ に割り当てられ、その抵抗値はRで与えられる。

10

【0056】

上側端子 P_H とセンター抵抗 RC_0 の一端の間には、直列に接続された $(N-1)$ 個の上側抵抗 $RH_{N-1} \sim RH_1$ が設けられる。各上側抵抗 $RH_{N-1} \sim RH_1$ は、デジタル入力コード D_{1N} の最上位ビットから下位第2ビットに対応付けられ、それぞれの抵抗値は、対応するビット(桁)に応じて実質的にバイナリで重み付けされている。

【0057】

下側端子 P_L とセンター抵抗 RC_0 の他端の間には、直列に設けられた $(N-1)$ 個の下側抵抗 $RL_{N-1} \sim RL_1$ が設けられる。各下側抵抗 $RL_{N-1} \sim RL_1$ は、デジタル入力コード D_{1N} の最上位ビットから下位第2ビットに対応付けられ、それぞれの抵抗値は、対応するビット(桁)に応じて実質的にバイナリで重み付けされている。

20

【0058】

上側センタースwitch SWH_0 は、センター抵抗 RC_0 の一端と出力端子 P_O の間に設けられ、下側センタースwitch SWL_0 は、センター抵抗 RC_0 の他端と出力端子 P_O の間に設けられる。

【0059】

上側センタースwitch SWH_0 のオン、オフは、最下位ビット $D_{1N}[0]$ (B0)に応じて制御され、下側センタースwitch SWL_0 のオン、オフは、最下位ビット $D_{1N}[0]$ の論理反転($\#B0$)に応じて制御される。

【0060】

図8のD/Aコンバータ100bによれば、図2の構成に比べて、最下位ビットに割り当てられる抵抗を削減できる。また、スイッチ SWH_i 、 SWL_i ($i \neq 0$)のオン抵抗は、それらと並列な抵抗 RH_i 、 RL_i に比べて十分に低いことが要求される。一方、センタースwitch SWH_0 、 SWL_0 のオン抵抗は、センター抵抗 RC_0 の抵抗値にかかわらずに決めることができる。そこで、センター抵抗 RC_0 を、最下位ビットに割り当てることにより、全スイッチの面積の合計を、図2あるいは図7の面積よりも小さくすることができ、ひいてはD/Aコンバータ全体の面積を削減できる。

30

【0061】

図7のD/Aコンバータ100aと図8のD/Aコンバータ100bのいずれの面積が小さくなるかについては、D/Aコンバータ100を製造するプロセスや、ビット数Nなどによりケースバイケースであるため、設計者は最上位ビットと最下位ビットのいずれをセンター抵抗に割り当てるべきかを適宜選択すればよい。

40

【0062】

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

【0063】

(第1の変形例)

図9は、第1の変形例に係るD/Aコンバータ100cの構成を示す回路図である。図9のD/Aコンバータ100cは、図7のD/Aコンバータ100aに加えて、第1遮断

50

スイッチ SWH_{PD} 、第2遮断スイッチ SWL_{PD} を備える。

第1遮断スイッチ SWH_{PD} は、上側端子 P_H と上側抵抗のストリングの一端の間に設けられ、第2遮断スイッチ SWL_{PD} は、下側端子 P_L と下側抵抗のストリングの一端の間に設けられる。

【0064】

制御部 14c は、D/Aコンバータ 100c の非動作状態において、遮断スイッチ SWH_{PD} 、 SWL_{PD} をオフする。

【0065】

この変形例によれば、不使用時において、上側端子 P_H から下側端子 P_L に流れる電流を遮断することができるため、待機消費電力を低減できる。待機状態において、出力端子をハイインピーダンスとする場合には、2つの遮断スイッチ SWH_{PD} 、 SWL_{PD} を両方オフすればよく、待機状態において出力電圧 V_{OUT} をハイレベルとしたい場合には、 SWH_{PD} をオン、 SWL_{PD} をオフすればよく、待機状態において出力電圧 V_{OUT} をローレベルとしたい場合には、 SWH_{PD} をオフ、 SWL_{PD} をオンすればよい。

【0066】

なお、遮断スイッチ SWH_{PD} 、 SWL_{PD} はいずれか一方のみを設けてもよい。また、遮断スイッチ SWH_{PD} 、 SWL_{PD} は図2あるいは図8あるいはその他の変形例とも組み合わせることができる。

【0067】

(第2の変形例)

図10は、第2の変形例に係るD/Aコンバータ 100d の構成の一部を示す回路図である。第2の変形例は、図2、図7、図8あるいはその他の変形例と組み合わせが可能である。

D/Aコンバータ 100d は、上側直列スイッチ $SWHR_i$ 、下側直列スイッチ $SWLR_i$ をさらに備える。上側直列スイッチ $SWHR_i$ は、少なくともひとつのビットに関して設けられ、そのビット B_i に対応する上側抵抗 RH_i と直列に設けられ、そのオン、オフ状態が、そのビットの論理反転 $\#B_i$ に応じて制御される。

下側直列スイッチ $SWLR_i$ は、少なくともひとつのビットに関して設けられ、そのビットに対応する下側抵抗 RL_i と直列に設けられ、そのオン、オフ状態が、そのビット B_i に応じて制御される。

【0068】

直列スイッチ $SWHR_i$ 、 $SWLR_i$ を設けることにより、D/Aコンバータのデジタル入力コード D_{IN} の値にかかわらず、常にスイッチ $SWHR_i$ 、 $SWLR_i$ のオン抵抗が直列に挿入された状態になるため、スイッチ SWH_i 、 SWL_i のオン抵抗値の変動による影響を抑制でき、D/Aコンバータの精度、温度特性を改善できる。

【0069】

実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

【符号の説明】

【0070】

100…D/Aコンバータ、14…制御部、 RH …上側抵抗、 RL …下側抵抗、 SWH …上側スイッチ、 SWL …下側スイッチ、 P_O …出力端子、 P_H …上側端子、 P_L …下側端子。


10

20


30

40


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】



【図 8】




【図 9】



100c

【図 10】



100d

フロントページの続き

(72)発明者 小島 昭二

東京都練馬区旭町1丁目3番1号 株式会社アドバンテスト内

Fターム(参考) 5J022 AB04 BA06 CF07