

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6258293号
(P6258293)

(45) 発行日 平成30年1月10日 (2018. 1. 10)

(24) 登録日 平成29年12月15日 (2017. 12. 15)

(51) Int. Cl.

F I

G 0 6 T 15/00 (2011.01)

G 0 6 T 15/00 5 0 1

請求項の数 15 (全 73 頁)

(21) 出願番号	特願2015-504596 (P2015-504596)	(73) 特許権者	595020643
(86) (22) 出願日	平成25年3月15日 (2013. 3. 15)		クアルコム・インコーポレイテッド
(65) 公表番号	特表2015-524092 (P2015-524092A)		Q U A L C O M M I N C O R P O R A T E D
(43) 公表日	平成27年8月20日 (2015. 8. 20)		アメリカ合衆国、カリフォルニア州 9 2
(86) 国際出願番号	PCT/US2013/032098		1 2 1 - 1 7 1 4、サン・ディエゴ、モア
(87) 国際公開番号	W02013/151748		ハウス・ドライブ 5 7 7 5
(87) 国際公開日	平成25年10月10日 (2013. 10. 10)	(74) 代理人	100108855
審査請求日	平成28年2月19日 (2016. 2. 19)		弁理士 蔵田 昌俊
(31) 優先権主張番号	61/620, 358	(74) 代理人	100109830
(32) 優先日	平成24年4月4日 (2012. 4. 4)		弁理士 福原 淑弘
(33) 優先権主張国	米国 (US)	(74) 代理人	100103034
(31) 優先権主張番号	61/620, 340		弁理士 野河 信久
(32) 優先日	平成24年4月4日 (2012. 4. 4)	(74) 代理人	100075672
(33) 優先権主張国	米国 (US)		弁理士 峰 隆司

最終頁に続く

(54) 【発明の名称】 グラフィックス処理におけるパッチされたシェーディング

(57) 【特許請求の範囲】

【請求項 1】

グラフィックスをレンダリングする方法であって、

少なくとも1つのプリミティブをシェーディングするためのドローコールに基づいて、動作モードを決定することと、

前記決定された動作モードに基づいて、レンダリングパイプラインの第1のシェーダステージと関連付けられるセットの第1のシェーディング操作を実行するように、グラフィックスプロセッシングユニットのハードウェアシェーディングユニットを指定することと、

前記決定された動作モードに基づいて、前記レンダリングパイプラインの第2の異なるシェーダステージと関連付けられるセットの第2のシェーディング操作を前記第1のシェーディング操作に付加することと、

前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセッシングユニットの前記ハードウェアシェーディングユニットを用いて、前記第1のシェーディング操作に後続する前記第2のシェーディング操作を実行することとを備える、方法。

【請求項 2】

前記ドローコールは、ドローコールの第1のサブドローコールを備え、前記方法は、

前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセッシングユニットの前記ハードウェアシェーディングユニットを用いて、第3のシェーディング操作を実行することをさらに備える、請求項1に記載の方法。

10

20

【請求項 3】

前記決定された第 2 の動作モードに基づいて、レンダリングパイプラインの第 4 のシェーダステージと関連付けられる第 2 のセットの第 3 のシェーディング操作を実行するように、グラフィックスプロセッシングユニットの前記ハードウェアシェーディングユニットを指定することと、

前記第 1 のシェーディング操作を実行するように指定された前記グラフィックスプロセッシングユニットの前記ハードウェアシェーディングユニットを用いて、第 4 のシェーディング操作を実行することと

をさらに備える、請求項 2 に記載の方法。

【請求項 4】

前記第 2 のシェーダステージと関連付けられる前記第 2 のシェーディング操作を実行することは、前記第 1 のシェーダステージと関連付けられる入力 / 出力インターフェースを維持することを備える、

請求項 1 に記載の方法。

【請求項 5】

前記第 2 のシェーディング操作を実行する前に、前記第 2 のシェーディング操作のためにプログラムカウンタと 1 つまたは複数のリソースポインタとを切り替えることをさらに備える、

請求項 1 に記載の方法。

【請求項 6】

前記第 1 のシェーディング操作と関連付けられる第 1 の命令は、前記第 2 のシェーディング操作と関連付けられる第 2 の命令に依存しないように、前記第 1 の命令が前記第 2 の命令とは独立にコンパイルされる、

請求項 1 に記載の方法。

【請求項 7】

1 つまたは複数のシステムにより生成される値のために、ローカルメモリ中の 1 つまたは複数の所定の位置を確保することをさらに備え、前記システムにより生成される値は、前記第 1 のシェーディング操作および前記第 2 のシェーディング操作において使用される、

請求項 6 に記載の方法。

【請求項 8】

前記第 1 のシェーディング操作の結果をローカルメモリに記憶することをさらに備え、前記第 2 のシェーディング操作を実行することは、前記グラフィックスプロセッシングユニットの外部に位置するオフチップメモリにアクセスすることなく、前記第 1 のシェーディング操作の前記結果に対して前記第 2 のシェーディング操作を実行することを備える、

請求項 1 に記載の方法。

【請求項 9】

前記第 1 のシェーディング操作を実行することは、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することを備え、前記第 2 のシェーディング操作を実行することは、前記頂点シェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の新たな頂点を生成するジオメトリシェーディング操作を実行することを備える、

請求項 1 に記載の方法。

【請求項 10】

前記第 1 のシェーディング操作を実行することは、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することを備え、前記第 2 のシェーディング操作を実行することは、前記頂点シェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の制御ポイントを生成するハルシェーディング操作を実行することを備える、

請求項 1 に記載の方法。

10

20

30

40

50

【請求項 1 1】

前記第 1 のシェーディング操作を実行することは、頂点を生成するためにドメインシェーディング操作を実行することを備え、前記第 2 のシェーディング操作を実行することは、前記ドメインシェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の新たな頂点を生成するためにジオメトリシェーディング操作を実行することを備える、請求項 1 に記載の方法。

【請求項 1 2】

グラフィックスをレンダリングするための装置であって、

少なくとも 1 つのプリミティブをシェーディングするためのドロークールに基づいて、前記少なくとも 1 つのプリミティブをシェーディングするための関連付けられるシェーディング動作のセットを有する動作モードを決定するための手段と、

10

前記決定された動作モードに基づいて、レンダリングパイプラインの第 1 のシェーダステージと関連付けられるセットの第 1 のシェーディング操作を実行するように、グラフィックスプロセッシングユニットのハードウェアシェーディングユニットを指定するための手段と、

前記決定された動作モードに基づいて、前記レンダリングパイプラインの第 2 の異なるシェーダステージと関連付けられるセットの第 2 のシェーディング操作を前記第 1 のシェーディング操作に付加するための手段と、

前記第 1 のシェーディング操作を実行するように指定された前記グラフィックスプロセッシングユニットの前記ハードウェアシェーディングユニットを用いて、前記第 1 のシェーディング操作に後続する前記第 2 のシェーディング操作を実行するための手段とを備える、装置。

20

【請求項 1 3】

前記装置は、グラフィックスをレンダリングするためのグラフィックスプロセッシングユニットである、請求項 1 2 に記載の装置。

【請求項 1 4】

前記ドロークールは、ドロークールの第 1 のサブドロークールを備え、前記装置は、

前記ドロークールの第 2 のサブドロークールに基づいて、前記少なくとも 1 つのプリミティブをシェーディングするための関連するシェーディング操作の第 2 のセットを有する第 2 の動作モードを決定するための手段と、

30

前記決定された第 2 の動作モードに基づいて、レンダリングパイプラインの第 3 のシェーダステージと関連付けられる第 2 のセットの第 3 のシェーディング操作を実行するように、グラフィックスプロセッシングユニットの前記ハードウェアシェーディングユニットを指定するための手段と、

前記第 1 のシェーディング操作を実行するように指定された前記グラフィックスプロセッシングユニットの前記ハードウェアシェーディングユニットを用いて、前記第 3 のシェーディング操作を実行するための手段とをさらに備える、請求項 1 2 に記載の装置。

40

【請求項 1 5】

命令を記憶した非一時的コンピュータ可読媒体であって、前記命令は、実行されると、1 つまたは複数のプロセッサに請求項 1 - 1 1 のうちのいずれか一項に従った方法を実行することを行わせる、非一時的コンピュータ可読媒体。

【発明の詳細な説明】

【関連出願】

【0 0 0 1】

[0001]本出願は、そのすべての内容全体が参照により本明細書に組み込まれる、2012 年 4 月 4 日に提出された米国仮出願第 61 / 620 , 340 号、2012 年 4 月 4 日に提出された米国仮出願第 61 / 620 , 358 号、および 2012 年 4 月 4 日に提出され

50

た米国仮出願第 6 1 / 6 2 0 , 3 3 3 号の利益を主張する。

【技術分野】

【 0 0 0 2 】

[0002]本開示は、コンピュータグラフィックスに関する。

【背景技術】

【 0 0 0 3 】

[0003]視覚的提示のためのコンテンツを提供するデバイスは、一般にグラフィックスプロセッシングユニット（GPU）を含む。GPUは、コンテンツを表すピクセルをディスプレイ上にレンダリングする。GPUは、提示のための各ピクセルをレンダリングするために、ディスプレイ上の各ピクセルに対する1つまたは複数のピクセル値を生成する。

10

【 0 0 0 4 】

[0004]いくつかの例では、GPUは、グラフィックスをレンダリングするための統一されたシェーダアーキテクチャを実装することができる。そのような例では、GPUは、異なるシェーディング操作のパイプラインを実行するように、複数の同様のコンピューティングユニットを構成することができる。コンピューティングユニットは、統一されたシェーディングユニットまたは統一されたシェーダプロセッサと呼ばれ得る。

【発明の概要】

【 0 0 0 5 】

[0005]本開示の技法は一般に、グラフィックスレンダリングパイプラインのシェーダステージと関連付けられるシェーディング操作を実行することに関する。たとえば、グラフィックスプロセッシングユニット（GPU）は、グラフィックスレンダリングパイプラインのシェーダステージと関連付けられるシェーディング操作を実行するために1つまたは複数のシェーディングユニットを呼び出すことができる。本開示の態様によれば、GPUは次いで、第1のシェーディング操作を実行するために指定されたシェーディングユニットを用いて、グラフィックスレンダリングパイプラインの第2の異なるシェーダステージと関連付けられるシェーディング操作を実行することができる。たとえば、GPUは、第1のシェーダステージと関連付けられる入力/出力インターフェースを堅持しながら、第2のステージと関連付けられるシェーディング操作を実行することができる。このようにして、GPUは、同じシェーディングユニットを用いて複数のシェーディング操作を実行することによって、より多くのシェーディングリソースを有するGPUをエミュレートすることができる。

20

30

【 0 0 0 6 】

[0006]ある例では、本開示の態様は、頂点シェーディングのために指定されたグラフィックスプロセッシングユニットのハードウェアシェーディングユニットを用いて、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することと、ここにおいて、ハードウェアユニットが、入力として単一の頂点を受け取り、出力として単一の頂点を生成するように構成される、グラフィックスプロセッシングユニットのハードウェアシェーディングユニットを用いて、頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の新たな頂点を生成するためにジオメトリシェーディング操作を実行することとを含み、ジオメトリシェーディング操作が、1つまたは複数の頂点シェーディングされた頂点の少なくとも1つに対して行われて1つまたは複数の新たな頂点を出力する、グラフィックスをレンダリングする方法に関する。

40

【 0 0 0 7 】

[0007]別の例では、本開示の態様は、頂点シェーディングのために指定されたグラフィックスプロセッシングユニットのハードウェアシェーディングユニットを用いて、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することと、ここにおいて、ハードウェアユニットが、入力として単一の頂点を受け取り、出力として単一の頂点を生成する、グラフィックスプロセッシングユニットのハードウェアシェーディングユニットを用いて、頂点シェーディングされた頂

50

点の1つまたは複数に基づいて1つまたは複数の新たな頂点を生成するために、ジオメトリシェーディング操作を実行することとを行うように構成され、ジオメトリシェーディング操作が、1つまたは複数の頂点シェーディングされた頂点の少なくとも1つに対して行われて1つまたは複数の新たな頂点を出力する、1つまたは複数のプロセッサを含むグラフィックスをレンダリングするためのグラフィックスプロセッシングユニットに関する。

【0008】

[0008]別の例では、本開示の態様は、頂点シェーディングのために指定されたグラフィックスプロセッシングユニットのハードウェアシェーディングユニットを用いて、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行するための手段と、ここにおいて、ハードウェアユニットが、入力として単一の頂点を受け取り、出力として単一の頂点を生成するように構成される、グラフィックスプロセッシングユニットのハードウェアシェーディングユニットを用いて、頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の新たな頂点を生成するために、ジオメトリシェーディング操作を実行するための手段とを含み、ジオメトリシェーディング操作が、1つまたは複数の頂点シェーディングされた頂点の少なくとも1つに対して行われて1つまたは複数の新たな頂点を出力する、グラフィックスをレンダリングするための装置に関する。

【0009】

[0009]別の例では、本開示の態様は、命令を記憶した非一時的コンピュータ可読媒体に関し、命令は、実行されると、1つまたは複数のプロセッサに、頂点シェーディングのために指定されたシェーディングユニットを用いて、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングするために頂点シェーディング操作を実行することと、ここにおいて、ハードウェアユニットが、入力として単一の頂点を受け取り、出力として単一の頂点を生成するように構成される、頂点シェーディングのために指定されたハードウェアシェーディングユニットを用いて、頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の新たな頂点を生成するために、ジオメトリシェーディング操作を実行することとを行わせ、ジオメトリシェーディング操作が、1つまたは複数の頂点シェーディングされた頂点の少なくとも1つに対して行われて1つまたは複数の新たな頂点を出力する。

【0010】

[0010]別の例では、本開示の態様は、頂点シェーディングのために指定されたグラフィックスプロセッシングユニットのハードウェアユニットを用いて、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することと、ここにおいて、ハードウェアユニットが、入力として単一の頂点を受け取り、出力として単一の頂点を生成するインターフェースを堅持する、頂点シェーディングのために指定されたグラフィックスプロセッシングユニットのハードウェアユニットを用いて、頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の制御ポイントを生成するハルシェーディング操作を実行することとを含み、1つまたは複数のハルシェーディング操作が、1つまたは複数の頂点シェーディングされた頂点の少なくとも1つに対して行われて1つまたは複数の制御ポイントを出力する、グラフィックスをレンダリングするための方法に関する。

【0011】

[0011]別の例では、本開示の態様は、頂点シェーディングのために指定されたグラフィックスプロセッシングユニットのハードウェアユニットを用いて、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することと、ここにおいて、ハードウェアユニットが、入力として単一の頂点を受け取り、出力として単一の頂点を生成するインターフェースを堅持する、頂点シェーディングのために指定されたグラフィックスプロセッシングユニットのハードウェアユニットを用いて、頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の制御ポイントを生成するハルシェーディング操作を実行することとを行うように構成される

10

20

30

40

50

1つまたは複数のプロセッサを含み、1つまたは複数のハルシェーディング操作が、1つまたは複数の頂点シェーディングされた頂点の少なくとも1つに対して行われて1つまたは複数の制御ポイントを出力する、グラフィックスをレンダリングするためのグラフィックスプロセッシングユニットに関する。

【0012】

[0012]別の例では、本開示の態様は、頂点シェーディングのために指定されたグラフィックスプロセッシングユニットのハードウェアユニットを用いて、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行するための手段と、ここにおいて、ハードウェアユニットが、入力として単一の頂点を受け取り、出力として単一の頂点を生成するインターフェースを堅持する、頂点シェーディングのために指定されたグラフィックスプロセッシングユニットのハードウェアユニットを用いて、頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の制御ポイントを生成するハルシェーディング操作を実行するための手段とを含み、1つまたは複数のハルシェーディング操作が、1つまたは複数の頂点シェーディングされた頂点の少なくとも1つに対して行われて1つまたは複数の制御ポイントを出力する、グラフィックスをレンダリングするための装置に関する。

10

【0013】

[0013]別の例では、本開示の態様は、命令を記憶した非一時的コンピュータ可読媒体に関し、命令は、実行されると、1つまたは複数のプロセッサに、頂点シェーディングのために指定されたグラフィックスプロセッシングユニットのハードウェアユニットを用いて、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することと、ここにおいて、ハードウェアユニットが、入力として単一の頂点を受け取り、出力として単一の頂点を生成するインターフェースを堅持する、頂点シェーディングのために指定されたグラフィックスプロセッシングユニットのハードウェアユニットを用いて、頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の制御ポイントを生成するために、ハルシェーディング操作を実行することとを行わせ、1つまたは複数のハルシェーディング操作が、1つまたは複数の頂点シェーディングされた頂点の少なくとも1つに対して行われて1つまたは複数の制御ポイントを出力する。

20

【0014】

[0014]ある例では、本開示の態様は、レンダリングパイプラインの第1のシェーダステージと関連付けられる第1のシェーディング操作を実行するように、グラフィックスプロセッシングユニットのハードウェアシェーディングユニットを指定することと、第1のシェーディング操作が完了すると、ハードウェアシェーディングユニットの動作モードを切り替えることと、第1のシェーディング操作を実行するように指定されたグラフィックスプロセッシングユニットのハードウェアシェーディングユニットを用いて、レンダリングパイプラインの第2の異なるシェーダステージと関連付けられる第2のシェーディング操作を実行することを含む、グラフィックスをレンダリングする方法に関する。

30

【0015】

[0015]別の例では、本開示の態様は、レンダリングパイプラインの第1のシェーダステージと関連付けられる第1のシェーディング操作を実行するように、グラフィックスプロセッシングユニットのハードウェアシェーディングユニットを指定し、第1のシェーディング操作が完了すると、ハードウェアシェーディングユニットの動作モードを切り替え、第1のシェーディング操作を実行するように指定されたグラフィックスプロセッシングユニットのハードウェアシェーディングユニットを用いて、レンダリングパイプラインの第2の異なるシェーダステージと関連付けられる第2のシェーディング操作を実行するように構成される、1つまたは複数のプロセッサを備える、グラフィックスをレンダリングするためのグラフィックスプロセッシングユニットに関する。

40

【0016】

[0016]別の例では、本開示の態様は、レンダリングパイプラインの第1のシェーダステ

50

ージと関連付けられる第1のシェーディング操作を実行するように、グラフィックスプロセッシングユニットのハードウェアシェーディングユニットを指定するための手段と、第1のシェーディング操作が完了すると、ハードウェアシェーディングユニットの動作モードを切り替えるための手段と、第1のシェーディング操作を実行するように指定されたグラフィックスプロセッシングユニットのハードウェアシェーディングユニットを用いて、レンダリングパイプラインの第2の異なるシェーダステージと関連付けられる第2のシェーディング操作を実行するための手段とを含む、グラフィックスをレンダリングするための装置に関する。

【0017】

[0017]別の例では、本開示の態様は、命令を記憶した非一時的コンピュータ可読媒体に関し、命令は、実行されると、1つまたは複数のプロセッサに、レンダリングパイプラインの第1のシェーダステージと関連付けられる第1のシェーディング操作を実行するように、グラフィックスプロセッシングユニットのハードウェアシェーディングユニットを指定することと、第1のシェーディング操作が完了すると、ハードウェアシェーディングユニットの動作モードを切り替えることと、第1のシェーディング操作を実行するように指定されたグラフィックスプロセッシングユニットのハードウェアシェーディングユニットを用いて、レンダリングパイプラインの第2の異なるシェーダステージと関連付けられる第2のシェーディング操作を実行することとを行わせる。

【0018】

[0018]本開示の1つまたは複数の例の詳細が、添付の図面および以下の説明に記載される。他の特徴、目的、および利点は、説明および図面、ならびに特許請求の範囲から明らかになるであろう。

【図面の簡単な説明】

【0019】

【図1】[0019]本開示で説明される技法を実装し得るコンピューティングデバイスを示すブロック図。

【図2】[0020]例示的なグラフィックスプロセッシングパイプライン80を示すブロック図。

【図3A】[0021]本開示の態様による、グラフィックスレンダリングパイプラインにおけるデータフローの概念図。

【図3B】本開示の態様による、グラフィックスレンダリングパイプラインにおけるデータフローの概念図。

【図4】[0022]本開示で説明される技法を実施して頂点シェーディング操作とジオメトリシェーディング操作とを実行する、ハードウェアシェーディングユニットの例示的な動作を示す図。

【図5A】[0023]頂点シェーディング操作とジオメトリシェーディング操作とを実行するときにマージされた頂点シェーダ/ジオメトリシェーダハードウェアによって実行される動作のフローを示す図。

【図5B】[0024]マージされた頂点シェーダ/ジオメトリシェーダハードウェアシェーディングユニットによって実行され得る、図5Aに示される動作のフローに対応する擬似コードを示す図。

【図6】[0025]本開示の態様による、マージされた頂点シェーディング操作とジオメトリシェーディング操作とを実行するためのグラフィックスプロセッシングユニットの例示的なコンポーネントを示す図。

【図7】[0026]本開示の態様による、頂点シェーディング操作とジオメトリシェーディング操作とを実行するための例示的なプロセスを示すフローチャート。

【図8】[0027]テッセレーションステージを含む例示的なグラフィックスプロセッシングパイプラインを示すブロック図。

【図9】[0028]テッセレーションを示す概念図。

【図10A】[0029]本開示の態様による、グラフィックスレンダリングパイプラインにお

10

20

30

40

50

けるデータフローの概念図。

【図 1 0 B】本開示の態様による、グラフィックスレンダリングパイプラインにおけるデータフローの概念図。

【図 1 1】[0030]本開示で説明される技法を実施して頂点シェーディング操作とハルシェーディング操作とを実行する、ハードウェアシェーディングユニットの例示的な動作を示す図。

【図 1 2 A】[0031]頂点シェーディング操作とハルシェーディング操作とを実行するときにマージされた頂点シェーダ/ハルシェーダハードウェアシェーディングユニットによって実行される動作のフローを示す図。

【図 1 2 B】[0032]マージされた頂点シェーダ/ハルシェーダハードウェアシェーディングユニットによって実行され得る、図 1 2 A に示される動作のフローに対応する擬似コードを一般に示す図。

【図 1 3 A】[0033]ドメインシェーディング操作とジオメトリシェーディング操作とを実行するときにマージされたドメインシェーダ/ジオメトリシェーダハードウェアシェーディングユニットによって実行される動作のフローを一般に示す図。

【図 1 3 B】[0034]マージされたドメインシェーダ/ジオメトリシェーダハードウェアシェーディングユニットによって実行され得る、図 1 3 A に示される動作のフローに対応する擬似コードを一般に示す図。

【図 1 4】[0035]本開示の態様による、マージされた頂点シェーディング操作と、ハルシェーディング操作と、ドメインシェーディング操作と、ジオメトリシェーディング操作とを実行するためのグラフィックスプロセッシングユニットの例示的なコンポーネントを示す図。

【図 1 5】[0036]本開示の態様による、同じハードウェアシェーディングユニットを使用して 2 つのレンダリングパスでグラフィックスレンダリングを実行することを示すフロー図。

【図 1 6】[0037]本開示の態様による、2 つのパスのグラフィックスレンダリングプロセスの第 1 のパスと関連付けられる、グラフィックスレンダリング操作を実行することを示すフロー図。

【図 1 7】[0038]本開示の態様による、2 つのパスのグラフィックスレンダリングプロセスの第 2 のパスと関連付けられる、グラフィックスレンダリング操作を実行することを示すフロー図。

【図 1 8】[0039]本開示の態様による、同じハードウェアシェーディングユニットによる実行のために 2 つ以上のシェーダステージと一緒にパッチすること (patching) を示すフロー図。

【発明を実施するための形態】

【0 0 2 0】

[0040]本開示の技法は一般に、グラフィックスレンダリングパイプラインのシェーダステージと関連付けられるシェーディング操作を実行することに関する。たとえば、グラフィックスプロセッシングユニット (GPU) は、グラフィックスレンダリングパイプラインのシェーダステージと関連付けられるシェーディング操作を実行するために、1 つまたは複数のシェーディングユニットを呼び出すことができる。本開示の態様によれば、GPU は次いで、第 1 のシェーディング操作を実行するために指定されたシェーディングユニットを用いて、グラフィックスレンダリングパイプラインの第 2 の異なるシェーダステージと関連付けられるシェーディング操作を実行することができる。たとえば、GPU は、第 1 のシェーダステージと関連付けられる入力/出力インターフェースを堅持しながら、第 2 のステージと関連付けられるシェーディング操作を実行することができる。このようにして、GPU は、同じシェーディングユニットを用いて複数のシェーディング操作を実行することによって、より多くのシェーディングリソースを有する GPU をエミュレートすることができる。

【0 0 2 1】

[0041]図1は、本開示で説明される技法を実装し得るコンピューティングデバイス30を示すブロック図である。コンピューティングデバイス30の例には、限定はされないが、ワイヤレスデバイス、いわゆるスマートフォンを含む携帯電話またはセルラー電話、携帯情報端末(PDA)、ビデオディスプレイを含むビデオゲームコンソール、モバイルビデオゲームデバイス、モバイルビデオ会議ユニット、ラップトップコンピュータ、デスクトップコンピュータ、テレビジョンセットトップボックス、タブレットコンピューティングデバイス、電子ブックリーダー、固定式または移動式のメディアプレーヤーなどがある。

【0022】

[0042]図1の例では、コンピューティングデバイス30は、CPUメモリ34を有する中央処理装置(CPU)32と、グラフィックスプロセッシングユニット(GPU)メモリ38と1つまたは複数のシェーディングユニット40とを有するGPU36と、ディスプレイユニット42と、ディスプレイバッファユニット44と、ユーザインターフェースユニット46と、ストレージユニット48とを含む。加えて、ストレージユニット48は、コンパイラ54と、GPUプログラム52と、ローカルにコンパイルされたGPUプログラム56とを有する、GPUドライバ50を記憶することができる。

【0023】

[0043]CPU32の例には、限定はされないが、デジタル信号プロセッサ(DSP)、汎用マイクロプロセッサ、特定用途向け集積回路(ASIC)、フィールドプログラマブル論理アレイ(FPGA)、あるいは他の等価な集積回路またはディスクリート論理回路がある。CPU32およびGPU36は図1の例では別個のユニットとして示されるが、いくつかの例では、CPU32およびGPU36は単一のユニットへとマージされ得る。CPU32は1つまたは複数のアプリケーションを実行し得る。アプリケーションの例には、ウェブブラウザ、電子メールアプリケーション、スプレッドシート、ビデオゲーム、オーディオキャプチャおよび/またはビデオキャプチャ、再生または編集アプリケーション、あるいは、ディスプレイユニット42を介して提示されるべき画像データの生成を開始する他のアプリケーションがあり得る。

【0024】

[0044]図1に示される例では、CPU32はCPUメモリ34を含む。CPUメモリ34は、機械コードまたはオブジェクトコードを実行する際に使用されるオンチップストレージまたはメモリを表し得る。CPUメモリ34は各々、一定の数のデジタルビットを記憶することが可能なハードウェアメモリレジスタを備え得る。CPU32は、たとえばシステムバスを通じてアクセスされ得るストレージユニット48から値を読み取ること、またはそれに値を書き込むことよりも迅速に、ローカルCPUメモリ34から値を読み取り、またはそれに値を書き込むことが可能であり得る。

【0025】

[0045]GPU36は、グラフィカルな操作を実行するための1つまたは複数の専用プロセッサを表す。すなわち、たとえば、GPU36は、グラフィックスをレンダリングしGPUアプリケーションを実行するための、固定機能のコンポーネントとプログラマブルコンポーネントとを有する専用ハードウェアユニットであり得る。GPU36はまた、DSP、汎用マイクロプロセッサ、ASIC、FPGA、あるいは他の等価な集積回路またはディスクリート論理回路を含み得る。

【0026】

[0046]GPU36はまた、機械コードまたはオブジェクトコードを実行する際に使用されるオンチップストレージまたはメモリを表し得る、GPUメモリ38を含む。GPUメモリ38は各々、一定の数のデジタルビットを記憶することが可能なハードウェアメモリレジスタを備え得る。GPU36は、たとえばシステムバスを通じてアクセスされ得るストレージユニット48から値を読み取ること、またはそれに値を書き込むことよりも迅速に、ローカルGPUメモリ38から値を読み取り、またはそれに値を書き込むことが可能であり得る。

10

20

30

40

50

【 0 0 2 7 】

[0047] G P U 3 6 は、シェーディングユニット 4 0 を含む。以下でより詳細に説明されるように、シェーディングユニット 4 0 は、プロセッシングコンポーネントのプログラム可能なパイプラインとして構成され得る。いくつかの例では、シェーディングユニット 4 0 は、「シェーダプロセッサ」または「統一されたシェーダ」と呼ばれることがあり、グラフィックスをレンダリングするために、ジオメトリシェーディング操作、頂点シェーディング操作、ピクセルシェーディング操作、または他のシェーディング操作を実行することができる。シェーディングユニット 4 0 は、命令をフェッチして復号するためのコンポーネント、算術計算を実行するための 1 つまたは複数の算術論理ユニット（「A L U」）、および 1 つまたは複数のメモリ、キャッシュ、もしくはレジスタのような、わかりやすくするために図 1 には特に示されていない 1 つまたは複数のコンポーネントを含み得る。

10

【 0 0 2 8 】

[0048] ディスプレイユニット 4 2 は、閲覧者により使用される、ビデオデータ、画像、テキストまたは他のタイプのデータを表示することが可能なユニットを表す。ディスプレイユニット 4 2 は、液晶ディスプレイ（L C D）、発光ダイオード（L E D）ディスプレイ、有機 L E D（O L E D）、アクティブマトリックス O L E D（A M O L E D）ディスプレイなどを含み得る。

【 0 0 2 9 】

[0049] ディスプレイバッファユニット 4 4 は、ディスプレイユニット 4 2 のための、写真またはビデオフレームのような像の提示のためのデータを記憶することに専用のメモリまたはストレージデバイスを表す。ディスプレイバッファユニット 4 4 は、複数の記憶位置を含む 2 次元バッファを表し得る。ディスプレイバッファユニット 4 4 内の記憶位置の数は、ディスプレイユニット 4 2 上に表示されるべきピクセルの数と実質的に同様であり得る。たとえば、ディスプレイユニット 4 2 が 640×480 のピクセルを含むように構成される場合、ディスプレイバッファユニット 4 4 は 640×480 の記憶位置を含み得る。ディスプレイバッファユニット 4 4 は、G P U 3 6 によって処理されるピクセルの各々に対する最終的なピクセル値を記憶し得る。ディスプレイユニット 4 2 は、ディスプレイバッファユニット 4 4 から最終的なピクセル値を取り出し、ディスプレイバッファユニット 4 4 に記憶されたピクセル値に基づいて最終的な画像を表示し得る。

20

【 0 0 3 0 】

[0050] ユーザインターフェースユニット 4 6 は、ユーザが、C P U 3 2 のような、コンピューティングデバイス 3 0 の他のユニットと対話し得るときに用いる、または別様にそれらのユニットと通信するためにインターフェースし得るときに用いるユニットを表す。ユーザインターフェースユニット 4 6 の例には、限定はされないが、トラックボール、マウス、キーボード、および他のタイプの入力デバイスがある。ユーザインターフェースユニット 4 6 はまた、タッチスクリーンであってよく、ディスプレイユニット 4 2 の一部として組み込まれ得る。

30

【 0 0 3 1 】

[0051] ストレージユニット 4 8 は 1 つまたは複数のコンピュータ可読記憶媒体を備え得る。ストレージユニット 4 8 の例には、限定はされないが、ランダムアクセスメモリ（R A M）、読取り専用メモリ（R O M）、電気消去可能プログラマブル読取り専用メモリ（E E P R O M（登録商標））、C D - R O M もしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気ストレージデバイス、フラッシュメモリ、または、命令もしくはデータ構造の形態の所望のプログラムコードを記憶するために使用されコンピュータまたはプロセッサによってアクセスされ得る、任意の他の媒体がある。

40

【 0 0 3 2 】

[0052] いくつかの例示的な実装形態では、ストレージユニット 4 8 は、本開示において C P U 3 2 および G P U 3 6 に起因する機能を C P U 3 2 および / または G P U 3 6 に実行させる命令を含み得る。ストレージユニット 4 8 は、いくつかの例では、非一時的記憶媒体と見なされ得る。「非一時的」という用語は、記憶媒体が、搬送波または伝

50

搬信号では実施されないことを示し得る。しかしながら、「非一時的」という用語は、ストレージユニット48が可動ではないことを意味するものと解釈されるべきでない。一例として、ストレージユニット48は、コンピューティングデバイス30から取り外され、別のデバイスに移され得る。別の例として、ストレージユニット48と実質的に同様のストレージユニットが、コンピューティングデバイス30に挿入され得る。いくつかの例では、非一時的記憶媒体は、時間経過に伴って変動し得るデータを（たとえば、RAMに）記憶し得る。

【0033】

[0053]図2の例に示されるように、ストレージユニット48は、GPUドライバ50と、コンパイラ54と、GPUプログラム52と、ローカルにコンパイルされるGPUプログラム56とを記憶する。GPUドライバ50は、GPU36にアクセスするためのインターフェースを与えるコンピュータプログラムまたは実行可能コードを表す。CPU32は、GPU36とインターフェースするために、GPUドライバ50またはその一部を実行し、これが理由で、GPUドライバ50は、図1の例では、CPU32内に「GPUドライバ50」と標識された破線ボックスとして示されている。GPUドライバ50は、GPUプログラム52を含む、CPU32によって実行されるプログラムまたは他の実行ファイルにとってアクセス可能である。

【0034】

[0054]GPUプログラム52は、たとえば、アプリケーションプログラミングインターフェース(API)を使用する、高水準(HL)プログラミング言語で書かれたコードを含み得る。APIの例には、Open-Computing Language(「OpenCL」)、Open Graphics Library(「OpenGL」)、およびMicrosoft社により開発されたDirectXがある。一般に、APIは、関連するハードウェアによって実行される、所定の標準化されたコマンドのセットを含む。APIコマンドは、ユーザが、ハードウェアコンポーネントの仕様についてのユーザの知識を伴わずに、コマンドを実行するようにGPUのハードウェアコンポーネントに命令することを可能にする。

【0035】

[0055]GPUプログラム52は、GPUドライバ50によって与えられる1つまたは複数の機能呼び出すか、またはさもなければ含み得る。CPU32は一般に、GPUプログラム52が埋め込まれたプログラムを実行し、GPUプログラム52に遭遇すると、GPUプログラム52をGPUドライバ50に（たとえば、コマンドストリームの形式で）渡す。CPU32は、この状況では、GPUプログラム52を処理するために、GPUドライバ50を実行する。すなわち、たとえば、GPUドライバ50は、GPUプログラム52を、GPU36によって実行可能なオブジェクトコードまたは機械コードへとコンパイルすることによって、GPUプログラム52を処理し得る。このオブジェクトコードは、ローカルにコンパイルされたGPUプログラム56として図1の例では示されている。

【0036】

[0056]いくつかの例では、コンパイラ54は、リアルタイムまたは準リアルタイムで動作して、GPUプログラム52が埋め込まれたプログラムの実行の間に、GPUプログラム52をコンパイルすることができる。たとえば、コンパイラ54は一般に、HLプログラミング言語に従って定義されたHL命令を低水準(LL)プログラミング言語のLL命令へと縮小するモジュールを表す。コンパイルの後に、これらのLL命令は、FPGA、ASICなど（たとえば、CPU32およびGPU36を含む）のような、特定のタイプのプロセッサまたは他のタイプのハードウェアによって実行されることが可能である。

【0037】

[0057]LLプログラミング言語は、それらが、プロセッサまたは他のタイプのハードウェアの命令セットアーキテクチャからの抽象化をほとんど行わず、またはより低水準の抽

10

20

30

40

50

象化を行うという意味において、低水準と見なされ得る。LL言語は一般に、アセンブリ言語および/または機械語を指す。アセンブリ言語は、機械語よりもわずかに高度なLL言語であるが、一般に、アセンブリ言語は、コンパイラまたは他の変換モジュールを使用せずに機械語に変換され得る。機械語は、x86機械コードのような、基礎をなすハードウェア、たとえば、プロセッサによってネイティブに実行されるものと、同じではないとしても同様である命令を定義する任意の言語を表す(x86は、Intel Corporationによって開発されたx86プロセッサの命令セットアーキテクチャを指す)。

【0038】

[0058]いずれの場合でも、コンパイラ54は、HLプログラミング言語に従って定義されたHL命令を、基礎をなすハードウェアによってサポートされるLL命令へと変換することができる。これらのHLプログラミング言語に従って定義されたソフトウェアが、実際の基礎をなすハードウェアによってより直接的に実行されることが可能なように、コンパイラ54は、HLプログラミング言語(およびAPI)と関連付けられる抽象性を除去する。

【0039】

[0059]図1の例では、コンパイラ54は、GPUプログラム52を含むHLコードを実行するとき、CPU32からGPUプログラム52を受け取り得る。コンパイラ54は、LLプログラミング言語に準拠するローカルでコンパイルされたGPUプログラム56を生成するために、GPUプログラム52をコンパイルし得る。コンパイラ54は、次いで、LL命令を含むローカルにコンパイルされたGPUプログラム56を出力する。

【0040】

[0060]GPU36は一般に、(GPU36内で「ローカルにコンパイルされたGPUプログラム56」と標識された破線ボックスによって示されるように)ローカルにコンパイルされたGPUプログラム56を受け取り、その後、いくつかの例では、GPU36は、画像をレンダリングし、画像のレンダリングされた部分をディスプレイバッファユニット44に出力する。たとえば、GPU36は、ディスプレイユニット42において表示されるべき多数のプリミティブを生成することができる。プリミティブは、線(曲線、スプラインなどを含む)、点、円、楕円、多角形(通常、多角形は1つまたは複数の三角形の集合体として定義される)、または任意の他の2次元(2D)プリミティブの1つまたは複数を含み得る。「プリミティブ」という用語は、立方体、円柱、球体、円錐、三角錐、トラスなどのような、3次元(3D)プリミティブも指し得る。一般に、「プリミティブ」という用語は、ディスプレイユニット42を介して画像(またはビデオデータの状況ではフレーム)として表示するための、GPU36によってレンダリングされることが可能な任意の基本的な幾何学的形状または要素を指す。

【0041】

[0061]GPU36は、1つまたは複数のモデル変換(これは状態データにおいても規定され得る)を適用することによって、プリミティブとプリミティブの他の状態データ(たとえば、色、テクスチャ、照明、カメラ構成、または他の様相)とを、いわゆる「ワールド空間」へと変換することができる。変換されると、GPU36は、アクティブなカメラに対するビュー変換を適用して(これも、カメラを定義する状態データにおいて規定され得る)、プリミティブおよび照明の座標を、カメラ空間またはアイ空間に変換することができる。GPU36はまた、任意のアクティブな照明のもとでの、プリミティブの外観をレンダリングするために頂点シェーディングを実行することができる。GPU36は、上のモデル、ワールド空間またはビュー空間の1つまたは複数において頂点シェーディングを実行することができる(しかし、頂点シェーディングは通常、ワールド空間において実行される)。

【0042】

[0062]プリミティブがシェーディングされると、GPU36は投影を実行して、画像を、一例では(-1, -1, -1)および(1, 1, 1)において端点を伴う単位立方体

10

20

30

40

50

へと投影することができる。この単位立方体は通常、標準ビューボリュームと呼ばれる。モデルをアイ空間から標準ビューボリュームへと変換した後で、GPU 36は、ビューボリューム内に少なくとも部分的にも存在しないあらゆるプリミティブを除去するために、クリッピングを実行することができる。言い換えると、GPU 36は、カメラのフレーム内にないあらゆるプリミティブを除去することができる。GPU 36は次いで、プリミティブの3D座標をスクリーンの2D座標へと実質的に縮小する、プリミティブの座標をビューボリュームからスクリーン空間へとマッピングすることができる。

【0043】

[0063]関連するシェーディングデータを伴うプリミティブを定義する変換され投影された頂点が与えられると、GPU 36は次いで、プリミティブをラスタライズすることができる。たとえば、GPU 36は、プリミティブによって覆われるスクリーンのピクセルに対する色を計算し設定することができる。ラスタライズの間、GPU 36は、プリミティブと関連付けられる任意のテクスチャを適用することができる（テクスチャは状態データを備え得る）。GPU 36はまた、ラスタライズの間、深度テストとも呼ばれるZバッファアルゴリズムを実行して、プリミティブおよび/またはオブジェクトのいずれかが任意の他のオブジェクトによって塞がれるかどうかを判定することができる。GPU 36が各プリミティブをスクリーンに描く順序を知るように、Zバッファアルゴリズムは、プリミティブの深度に従ってプリミティブを分類する。GPU 36は、レンダリングされたピクセルをディスプレイバッファユニット44に出力する。

【0044】

[0064]ディスプレイバッファユニット44は、画像全体がレンダリングされるまで、レンダリングされた画像のレンダリングされたピクセルを一時的に記憶し得る。ディスプレイバッファユニット44は、この状況では画像フレームバッファと見なされ得る。ディスプレイバッファユニット44は、次いで、ディスプレイユニット42上に表示されるべきレンダリングされた画像を送信し得る。いくつかの代替的な例では、GPU 36は、画像をディスプレイバッファユニット44に一時的に記憶するのではなく、画像のレンダリングされた部分を表示のためにディスプレイユニット42に直接出力し得る。ディスプレイユニット42は、次いで、ディスプレイバッファユニット78に記憶された画像を表示し得る。

【0045】

[0065]上で説明された方式でピクセルをレンダリングするために、GPU 36は、（たとえば、図2および図8に関してより詳細に説明されるように）種々のシェーディング操作を実行するように、シェーディングユニット40を指定することができる。しかしながら、比較的短いレンダリングパイプラインをサポートするように設計されたいくつかのGPU（GPU 36のような）は、拡大されたレンダリングパイプラインを有するAPIをサポートすることが不可能であり得る。たとえば、いくつかのGPUは、3つ以上の異なるタイプのシェーディング操作を実行するようにシェーディングユニット40を指定することを妨げられ得る。

【0046】

[0066]ある例では、GPU 36は、頂点シェーディング操作とピクセルシェーディング操作とを実行するようにシェーディングユニット40を指定することができる。この例では、GPU 36は、ハルシェーダ、ドメインシェーダ、および/またはジオメトリシェーダと関連付けられる操作を実行するようにシェーディングユニット40を指定するためのリソースを欠いていることがある。すなわち、ハードウェアおよび/ソフトウェアの制約は、GPU 36が、ハルシェーディング操作、ドメインシェーディング操作、および/またはジオメトリシェーディング操作を実行するようにシェーディングユニット40を指定することを妨げ得る。したがって、GPU 36は、そのような機能を含むAPIと関連付けられるシェーダステージをサポートすることが不可能であり得る。

【0047】

[0067]たとえば、以前のDirectX 9 API（Direct3D 9 API

10

20

30

40

50

を含み得る、Microsoftによって開発された)をサポートしていた以前のGPUは、DirectX 10 API(Direct3D 10 APIを含み得る)をサポートすることが不可能であり得る。すなわち、DirectX 10 APIの特徴の少なくともいくつか(たとえば、いくつかのシェーダステージのような)は、以前のGPUを使用して実行されることが不可能であり得る。その上、以前のDirectX 9 APIとDirectX 10 APIとをサポートしていたGPUは、DirectX 11 APIのすべての機能をサポートすることが不可能であり得る。そのような非互換性は、DirectX 10またはDirectX 11を利用するソフトウェアまたは他のアプリケーションを実行することに対するサポートをもはや提供し得ない、現在展開されている大量のGPUをもたらし得る。上の例はAPIのMicrosoftのDirectXのファミリーに関して説明されるが、同様の互換性の問題は、他のAPIおよびレガシーのGPU 36について存在し得る。

10

【0048】

[0068]加えて、比較的長いグラフィックスプロセッシングパイプライン(たとえば、追加のシェーダステージを有するレンダリングパイプライン)をサポートすることは、より複雑なハードウェア構成を必要とし得る。たとえば、シェーディングユニット40の専用の1つによって実施されるときに、ジオメトリシェーダステージをレンダリングパイプラインに導入して、ジオメトリシェーディングを実行することは、オフチップメモリに対する追加の読取りと書込みとをもたらし得る。すなわち、GPU 36は最初に、シェーディングユニット40の1つを用いて頂点シェーディングを実行し、頂点をストレージユニット48に記憶することができる。GPU 36はまた、頂点シェーダによって出力される頂点を読み取り、シェーディングユニット40の1つによってジオメトリシェーディングを実行するときに生成される新たな頂点を書き込むことができる。テッセレーションステージ(たとえば、ハルシェーダステージおよびドメインシェーダステージ)をレンダリングパイプラインに含めることは、以下で説明されるように、同様の複雑さをもたらし得る。

20

【0049】

[0069]オフチップメモリに対する追加の読取りおよび書込みは、メモリバスの帯域幅(たとえば、GPU 36をストレージユニット48に接続する通信チャネル)を消費しながら、また、読取りおよび書込みが各々、メモリバスとストレージユニット48とに電力供給することを必要とすることを考えると、消費される電力の量を潜在的に増やし得る。この意味で、各シェーダステージに対して専用のシェーディングユニット40を使用する、多くのステージを伴うグラフィックスパイプラインを実装することは、より電力効率の低いGPUをもたらし得る。加えて、そのようなGPU 36はまた、ストレージユニット48からのデータの取り出しの遅延により、レンダリングされる画像の出力に関して実行がより低速であり得る。

30

【0050】

[0070]本開示の態様は一般に、シェーディングユニット40の1つが2つ以上のシェーディング機能を実行できるように、シェーディングユニット40の1つまたは複数の機能をマージすることに関する。たとえば、通常、GPU 36は、特定のシェーディング操作を実行するようにシェーディングユニット40を指定することによって、レンダリングプロセス(シェーダステージを有するレンダリングパイプラインと呼ばれ得る)を実行することができる。シェーディングユニット40の各々は、同じシェーダの複数のインスタンスを同時に実装することができる。すなわち、GPU 36は、たとえば、頂点シェーダの最大で256個の同時のインスタンスをサポートする、頂点シェーディング操作を実行するように、シェーディングユニット40の1つまたは複数指定することができる。GPU 36はまた、たとえば、ピクセルシェーダの最大で256個の同時のインスタンスをサポートする、ピクセルシェーディング操作を実行するように、シェーディングユニット40の1つまたは複数指定することができる。これらのハードウェアユニットは、次の指定されたハードウェアユニットがグラフィックスプロセッシングパイプラインにおいて

40

50

以前のハードウェアユニットの出力を処理することに利用可能となるまで、ストレージユニット48のようなオフチップメモリに、3つのシェーダのうちの実行されている1つからの出力を記憶することができる。

【0051】

[0071]本開示の態様は、単数形（たとえば、1つのハードウェアシェーディングユニット）で特定のハードウェアシェーディングユニットに言及することがあるが、そのようなユニットは実際には、1つまたは複数のシェーディングユニット40（2つ以上のシェーダプロセッサ）、さらには、シェーディング操作を実行するためのGPU36の1つまたは複数の他のコンポーネントを備え得ることを理解されたい。たとえば、上で述べられたように、GPU36は、複数の関連するシェーディングユニット40を有し得る。GPU36は、同じシェーディング操作を実行するように、シェーディングユニット40のうちの2つ以上を指定することができ、シェーディングユニット40の各々は、シェーディング操作をマージするための、本開示の技法を実行するように構成される。一般に、ハードウェアシェーディングユニットは、特定のシェーディング操作を実行するための、GPU36のようなGPUによって呼び出されるハードウェアコンポーネントのセットを指し得る。

10

【0052】

[0072]一例では、本開示の態様は、単一のハードウェアシェーディングユニットを用いて、頂点シェーディング操作とジオメトリシェーディング操作とを実行することを含む。別の例では、本開示の態様は、単一のハードウェアシェーディングユニットを用いて、頂点シェーディング操作とハルシェーディング操作とを実行することを含む。さらに別の例では、本開示の態様は、単一のハードウェアシェーディングユニットを用いて、ドメインシェーディング操作とジオメトリシェーディング操作とを実行することを含む。本開示の態様はまた、ハードウェアシェーディングユニットが複数のシェーディング操作の間を移行する方式に関する。すなわち、本開示の態様は、ハードウェアシェーディングユニットを用いて第1のシェーディング操作を実行することと、同じハードウェアシェーディングユニットを用いて第2のシェーディング操作を実行することとの間を移行することに関する。

20

【0053】

[0073]たとえば、本開示の態様によれば、GPU36は、頂点シェーディング操作を実行するように指定されたシェーディングユニット40を用いて、頂点シェーディングされた頂点を出力するために、頂点シェーディング操作を実行して、入力された頂点をシェーディングすることができる。この例では、シェーディングユニット40は、入力として単一の頂点を受け取り出力として単一の頂点を生成するインターフェースを用いて構成され得る。加えて、GPU36は、同じシェーディングユニット40を用いて、ジオメトリシェーディング操作を実行して、頂点シェーディングされた頂点の1つまたは複数に基づいて、1つまたは複数の新たな頂点を生成することができる。ジオメトリシェーディング操作は、1つまたは複数の頂点シェーディングされた頂点の少なくとも1つに対して行われて、1つまたは複数の新たな頂点を出力することができる。再び、単一のシェーディングユニット40に関して説明されるが、これらの技法は、GPU36の複数のシェーディングユニット40によって同時に実施され得る。

30

40

【0054】

[0074]いくつかのAPIは、頂点シェーディング操作を実行するように指定されたシェーディングユニット40が1:1インターフェースを実装または堅持することを求めることがあり、1:1インターフェースは、入力として単一の頂点を受け取り出力として単一の頂点を生成する。対照的に、ジオメトリシェーディング操作を実行するように指定されたシェーディングユニット40は、1:Nインターフェースを実装または堅持することができ、1:Nインターフェースは、入力として1つまたは複数の頂点を受け取り、出力として1つまたは複数の（かつしばしば多数の、したがって上で「N」が使用される）頂点を生成する。

50

【 0 0 5 5 】

[0075]本開示の態様によれば、GPU 36は、頂点シェーディング操作を実行するように指定されたシェーディングユニット40の1:1インターフェースを利用して、ジオメトリシェーダプログラムの複数のインスタンスを呼び出すことによって、この1:Nジオメトリシェーダインターフェースをエミュレートすることができる。GPU 36は、これらのジオメトリシェーダプログラムの各々を同時に実行して、ジオメトリシェーダ操作を実行することから得られる新たな頂点の1つを生成することができる。すなわち、シェーディングユニット40が一般に「シェーダプログラム」と呼ばれるものの複数のインスタンスを同時に実行できるように、シェーディングユニット40は、HLSL（たとえば、グラフィックスレンダリングAPIを伴う）を使用してプログラム可能であり得る。これらのシェーダプログラムは、「ファイバー」または「スレッド」（これらの両方が、プログラムまたは実行のスレッドを形成する命令のストリームを指し得る）と呼ばれ得る。本開示の態様によれば、かつ以下でより詳細に説明されるように、GPU 36は、頂点シェーディング操作のために指定されるハードウェアシェーディングユニットを使用して、ジオメトリシェーダプログラムの複数のインスタンスを実行することができる。同じシェーディングユニット40が両方のシェーダ、たとえば、頂点シェーダとジオメトリシェーダとを順番に実行するように、GPU 36は、ジオメトリシェーダ命令を頂点シェーダ命令に付加することができる。

10

【 0 0 5 6 】

[0076]別の例では、本開示の態様によれば、GPU 36は、頂点シェーディング操作を実行するように指定されたハードウェアシェーディングユニットを用いて、頂点シェーディングされた頂点を出力するために、頂点シェーディング操作を実行して、入力された頂点をシェーディングすることができる。ハードウェアシェーディングユニットは、入力として単一の頂点を受け取り出力として単一の頂点を生成するインターフェースを堅持し得る。加えて、GPUは、頂点シェーディング操作を実行するために指定された同じハードウェアシェーディングユニットを用いて、1つまたは複数のテッセレーション操作（たとえば、ハルシェーディング操作および/またはドメインシェーディング操作）を実行して、頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の新たな頂点を生成することができる。1つまたは複数のテッセレーション操作は、1つまたは複数の頂点シェーディングされた頂点の少なくとも1つに対して行われて、1つまたは複数の新たな頂点を出力することができる。

20

30

【 0 0 5 7 】

[0077]たとえば、上で説明されたシェーダステージに加えて、いくつかのグラフィックスレンダリングパイプラインはまた、ハルシェーダステージと、テッセレータステージと、ドメインシェーダステージとを含み得る。一般に、ハルシェーダステージ、テッセレータステージ、およびドメインシェーダステージが、ハードウェアテッセレーションに対応するために含まれる。すなわち、ハルシェーダステージ、テッセレータステージ、およびドメインシェーダステージが、たとえば、CPU 32によって実行されているソフトウェアアプリケーションによる実行ではなく、GPU 36によるテッセレーションに対応するために含まれる。

40

【 0 0 5 8 】

[0078]本開示の態様によれば、GPU 36は、同じシェーディングユニット40を用いて、頂点シェーディング操作とテッセレーション操作とを実行することができる。たとえば、GPU 36は、2つのパスで頂点シェーディング操作とテッセレーション操作とを実行することができる。本開示の態様によれば、かつ以下でより詳細に説明されるように、GPU 36は、異なるシェーディング操作の間の移行を可能にするための種々の値を記憶することができる。

【 0 0 5 9 】

[0079]ある例では、第1のパスでは、GPU 36は、頂点シェーディング操作とハルシェーディング操作とを実行するように1つまたは複数のシェーディングユニット40を

50

指定することができる。この例では、GPU 36は、ハルシェーダ命令を頂点シェーダ命令に付加することができる。したがって、同じシェーディングユニット40が、頂点シェーディング命令とハルシェーダ命令とを順番に実行する。

【0060】

[0080]第2のパスでは、GPU 36は、ドメインシェーディング操作とジオメトリシェーディング操作とを実行するように1つまたは複数のシェーディングユニット40を指定することができる。この例では、GPU 36は、ドメインシェーダ命令をジオメトリシェーダ命令に付加することができる。したがって、同じシェーディングユニット40が、ドメインシェーディング操作とジオメトリシェーディング操作とを順番に実行する。複数のパスで複数のシェーディング操作を実行することによって、GPU 36は、同じシェーディングハードウェアを使用して、追加のシェーディング能力を有するGPUをエミュレートすることができる。

10

【0061】

[0081]本開示の態様はまた、GPU 36が複数のシェーディング操作の間を移行する方式に関する。たとえば、本開示の態様は、操作が同じハードウェアシェーディングユニットによって順番に実行されるように、シェーディング操作が一緒にパッチされる方式に関する。

【0062】

[0082]ある例では、本開示の態様によれば、GPU 36は、レンダリングパイプラインの第1のシェーダステージと関連付けられる第1のシェーディング操作を実行するように、1つまたは複数のシェーディングユニット40を指定することができる。GPU 36は、第1のシェーディング操作が完了すると、シェーディングユニット40の動作モードを切り替えることができる。GPU 36は次いで、第1のシェーディング操作を実行するように指定された同じシェーディングユニット40を用いて、レンダリングパイプラインの第2の異なるシェーダステージと関連付けられる第2のシェーディング操作を実行することができる。

20

【0063】

[0083]いくつかの例によれば、GPU 36は、複数のモードを使用するシェーディング操作と一緒にパッチされることができ、各モードは、関連するシェーディング操作の特定のセットを有する。たとえば、第1のモードは、ドロークールが頂点シェーディング操作のみを含むことを示し得る。この例では、ドロークールを実行すると、GPU 36は、モード情報に従って頂点シェーディング操作を実行するように、1つまたは複数のシェーディングユニット40を指定することができる。加えて、第2のモードは、ドロークールが頂点シェーディング操作とジオメトリシェーディング操作の両方を含むことを示し得る。この例では、ドロークールを実行すると、GPU 36は、頂点シェーディング操作を実行するように、1つまたは複数のシェーディングユニット40を指定することができる。加えて、本開示の態様によれば、同じシェーディングユニットが頂点シェーディング操作とジオメトリシェーディング操作の両方を実行するように、GPU 36は、ジオメトリシェーダ命令を頂点シェーダ命令に付加することができる。以下でより詳細に説明されるように、追加のモードが、シェーダの他の組合せを示すために使用され得る。

30

40

【0064】

[0084]いくつかの例では、GPUドライバ50は、GPU 36によって使用されるモード情報を生成することができる。本開示の態様によれば、異なるシェーダ（たとえば、頂点シェーディング操作、ジオメトリシェーディング操作、ハルシェーディング操作、ドメインシェーディング操作など）は、同じシェーディングユニット40によって順番に実行されるように、特定の方式でコンパイルされる必要はない。むしろ、各シェーダは、GPU 36によって、ドロークールのときに独立にコンパイルされ（任意の他のシェーダを参照することなく）、一緒にパッチされ得る。すなわち、ドロークールを実行すると、GPU 36は、ドロークールと関連付けられるモードを決定し、それに従ってコンパイルされたシェーダと一緒にパッチされることができる。

50

【 0 0 6 5 】

[0085]本開示の技法は、シェーディング操作を実行するための限られた数のシェーディングユニット40を有するGPU（GPU 36のような）が、より多数のシェーディングユニット40を有するGPUをエミュレートすることが可能になり得る。たとえば、GPU 36は、3つ以上のシェーディング操作（たとえば、頂点シェーディング操作およびピクセルシェーディング操作）を実行するようにシェーディングユニット40を指定することを妨げられ得るが、本開示の技法は、GPU 36が、シェーディングユニット40を再構成することなく、追加のシェーディング操作（たとえば、ジオメトリシェーディング操作、ハルシェーディング操作、および/またはドメインシェーディング操作）を実行することを可能にし得る。すなわち、本技法は、シェーディングユニット40が、他のシェーディング操作を実行しながら、いくつかのシェーダステージの入力/出力の制約を堅持することを可能にし得る。

10

【 0 0 6 6 】

[0086]その上、同じシェーディングユニット40を用いて複数のシェーディング操作を実行することによって、本技法は、メモリのバス帯域幅の消費を減らすことができる。たとえば、他のシェーディング操作（たとえば、ジオメトリシェーディング）とともに頂点シェーディングが実行される場合、頂点シェーディングのために使用されるシェーディングユニット40は、他のシェーダ操作を実行する前に、頂点シェーディングの結果をオフチップメモリ（ストレージユニット48のような）に記憶する必要はない。むしろ、頂点シェーディングの結果は、GPUメモリ38に記憶され、ジオメトリシェーディング操作のために直ちに使用され得る。

20

【 0 0 6 7 】

[0087]このようにして、本技法は、追加のシェーディングユニット40を有するGPUと比較して、メモリのバス帯域幅の消費を減らすことができ、これにより電力消費が減り得る。したがって、本技法は、追加のハードウェアシェーダユニットを有するGPUよりも電力消費が少ない、より電力効率の高いGPUを促進し得る。したがって、いくつかの例では、本技法は、モバイルデバイス、ラップトップコンピュータ、および一定の専用の電力供給を有さない他のタイプのデバイスのような、電力が限られているデバイスにおいて展開され得る。

【 0 0 6 8 】

[0088]コンピューティングデバイス30は、明快のために図1に示されていない追加のモジュールまたはユニットを含み得ることを理解されたい。たとえば、コンピューティングデバイス30は、データを送信し受信するための送受信機モジュールを含んでよく、コンピューティングデバイス30と別のデバイスまたはネットワークとの間のワイヤレス通信または有線通信を可能にするための回路を含み得る。コンピューティングデバイス30はまた、コンピューティングデバイス30がモバイルワイヤレス電話である例において電話通信を実現するために、そのいずれも図1に示されていないスピーカーとマイクロフォンとを含んでよく、または、コンピューティングデバイス30がメディアプレーヤーである例においてスピーカーを含んでよい。いくつかの例では、ユーザインターフェースユニット46およびディスプレイユニット42は、コンピューティングデバイス30が、外部ユーザインターフェースまたはディスプレイとインターフェースする能力があるデスクトップコンピュータまたは他のデバイスである例において、コンピューティングデバイス30の外部にあり得る。

30

40

【 0 0 6 9 】

[0089]図2は、例示的なグラフィックスプロセッシングパイプライン80を示すブロック図である。例示的なパイプライン80は、入力アセンブラステージ82と、頂点シェーダステージ84と、ジオメトリシェーダステージ86と、ラスタライザステージ88と、ピクセルシェーダステージ90と、出力マージャステージ（merger stage）92とを含む。いくつかの例では、DirectX 10（またはDirect3D 10）のようなAPIは、図2に示されるステージの各々を使用するように構成され得る。グラフィックス

50

プロセッシングパイプライン 80 は、GPU 36 によって実行されるものとして以下で説明されるが、種々の他のグラフィックスプロセッサによって実行され得る。

【0070】

[0090]グラフィックスプロセッシングパイプライン 80 は一般に、プログラム可能なステージ（たとえば、丸い角によって示される）と固定された機能のステージ（たとえば、四角形の角によって示される）とを含む。たとえば、グラフィックスレンダリングパイプライン 80 のいくつかのステージと関連付けられるグラフィックスレンダリング操作は一般に、シェーディングユニット 40 の 1 つのようなプログラム可能なシェーダプロセッサによって実行され、一方、グラフィックスレンダリングパイプライン 80 の他のステージと関連付けられる他のグラフィックスレンダリング操作は一般に、GPU 36 と関連付けられるプログラム可能ではない固定された機能のハードウェアユニットによって実行される。シェーディングユニット 40 によって実行されるグラフィックスレンダリングステージは一般に、「プログラム可能」ステージと呼ばれることがあり、一方、固定された機能のユニットによって実行されるステージは一般に、固定された機能ステージと呼ばれることがある。

【0071】

[0091]入力アセンブラステージ 82 は、固定された機能ステージとして図 2 の例では示され、一般に、グラフィックスプロセッシングパイプライン 80 にグラフィックスデータ（三角形、線、および点）を供給することを担う。たとえば、入力アセンブラステージ 82 は、高次の表面、プリミティブなどに対する頂点データを収集し、頂点データと属性とを頂点シェーダステージ 84 に出力することができる。したがって、入力アセンブラステージ 80 は、固定された機能の操作を使用して、ストレージユニット 48 のようなオフチップメモリから頂点を読み取ることができる。入力アセンブラステージ 80 は次いで、これらの頂点からパイプラインのワークアイテムを作成することができ、一方、また、頂点識別子（「Vertex ID」）と、インスタンス識別子（「Instance ID」、これは頂点シェーダに対して利用可能にされる）と、プリミティブ識別子（「Primitive ID」、これはジオメトリシェーダおよびピクセルシェーダに対して利用可能にされる）とを生成する。入力アセンブラステージ 80 は、頂点を読み取ると、Vertex ID と、Instance ID と、Primitive ID とを自動的に生成することができる。

【0072】

[0092]頂点シェーダステージ 84 は、受信された頂点データと属性とを処理することができる。たとえば、頂点シェーダステージ 84 は、変換、スキニング、頂点変位、および頂点ごとのマテリアルの属性の計算のような、頂点ごとの処理を実行することができる。いくつかの例では、頂点シェーダステージ 84 は、テクスチャの座標、頂点の色、頂点の照明、フォグファクタなどを生成することができる。頂点シェーダステージ 84 は一般に、単一の入力された頂点を取り込み、単一の処理された出力される頂点を出力する。

【0073】

[0093]ジオメトリシェーダステージ 86 は、頂点データ（たとえば、三角形に対しては 3 つの頂点、線に対しては 2 つの頂点、または点に対しては単一の頂点）によって定義されるプリミティブを受け取り、このプリミティブをさらに処理することができる。たとえば、ジオメトリシェーダステージ 86 は、他のあり得るプロセッシング操作の中でもとりわけ、シルエット - エッジの検出およびシャドウボリウムの突出のような、プリミティブごとの処理を実行することができる。したがって、ジオメトリシェーダステージ 86 は、入力（1 つまたは複数の頂点を含み得る）として 1 つのプリミティブを受け取ることができ、0 個、1 個、または複数個のプリミティブ（やはり 1 つまたは複数の頂点を含み得る）を出力する。出力プリミティブは、ジオメトリシェーダステージ 86 を伴わずに可能であり得るものよりも多くのデータを含み得る。出力データの総量は、頂点の数を乗算された頂点のサイズに等しくてよく、呼出しごとに制限され得る。ジオメトリシェーダステージ 86 からのストリーム出力は、このステージに達したプリミティブが、メモリユニット

48のようなオフチップメモリに記憶されることを可能にし得る。ストリーム出力は通常、ジオメトリシェーダステージ86と結び付けられ、(たとえば、APIを使用して)両方が一緒にプログラムされ得る。

【0074】

[0094]ラスタライザステージ88は通常、プリミティブをクリッピングして、ピクセルシェーダステージ90のためにプリミティブを準備することを担う、固定された機能のステージである。たとえば、ラスタライザステージ88は、(カスタムクリップ境界を含む)クリッピングと、パースペクティブ分割と、ビューポート/シザーの選択および実装と、レンダリング対象の選択と、プリミティブのセットアップとを実行することができる。このようにして、ラスタライザステージ88は、ピクセルシェーダステージ90によるシェーディングのために多数のフラグメントを生成することができる。

10

【0075】

[0095]ピクセルシェーダステージ90は、ラスタライザステージ88からフラグメントを受け取り、色のようなピクセルごとのデータを生成する。ピクセルシェーダステージ96はまた、テクスチャ混合および照明モデル計算のような、ピクセルごとの処理を実行することができる。したがって、ピクセルシェーダステージ90は、入力として1つのピクセルを受け取ることができ、同じ相対的な位置において1つのピクセル(またはそのピクセルに対して0の値)を出力することができる。

【0076】

[0096]出力マージアステージ92は一般に、様々なタイプの出力データ(ピクセルシェーダ値、深度およびステンシル情報のような)を組み合わせる最終的な結果を生成することを担う。たとえば、出力マージアステージ92は、レンダリング対象(ピクセル位置)に対して、固定された機能である混合、深度、および/またはステンシル操作を実行することができる。頂点シェーダステージ84、ジオメトリシェーダステージ86、およびピクセルシェーダステージ90に一般に関して上では説明されたが、前述の説明の各々は、それぞれのシェーディング操作を実行するようにGPUによって指定された1つまたは複数のシェーディングユニット(シェーディングユニット40のような)を指し得る。

20

【0077】

[0097]一部のGPUは、図2に示されたシェーダステージのすべてをサポートすることが不可能であり得る。たとえば、一部のGPUは、ハードウェアおよび/またはソフトウェアの制約(たとえば、限られた数のシェーディングユニット40および関連するコンポーネント)により、3つ以上のシェーディング操作を実行するようにシェーディングユニットを指定することが不可能であり得る。ある例では、一部のGPUは、ジオメトリシェーディングステージ86と関連付けられる操作をサポートすることができない。むしろ、GPUは、頂点シェーダステージ84とピクセルシェーダステージ90とを実行するようにシェーディングユニットに指定することに対するサポートのみを含み得る。したがって、シェーディングユニットによって実行される操作は、頂点シェーダステージ84およびピクセルシェーダステージ90と関連付けられる入力/出力インターフェースを堅持しなければならない。

30

【0078】

[0098]加えて、いくつかの例では、ジオメトリシェーダステージ86をパイプラインに導入することで、ジオメトリシェーダステージ86を含まないグラフィックスプロセッシングパイプラインと比較して、ストレージユニット48に対する追加の読取りと書込みとが発生し得る。たとえば、上で述べられたように、頂点シェーダステージ86は、ストレージユニット48のようなオフチップメモリに頂点を書き出すことができる。ジオメトリシェーダステージ86は、これらの頂点(頂点シェーダステージ84によって出力された頂点)を読み取り、新たな頂点を書き込むことができ、新たな頂点は次いでピクセルシェーディングされる。ストレージユニット48に対するこれらの追加の読取りおよび書込みは、メモリのバス帯域幅を消費しつつ、消費される電力の量も増やす可能性がある。この意味で、頂点シェーダステージ84、ジオメトリシェーダステージ86、およびピクセルシ

40

50

ェーダステージ90の各々を含むグラフィックスプロセッシングパイプラインを実装することは、ストレージユニット48からデータを取り出す際の遅延が原因で、レンダリングされた画像を出力するのがより遅い可能性もある、電力効率の低いGPUをもたらし得る。

【0079】

[0099]上で述べられたように、本開示の態様は一般に、ある特定のシェーディング操作のために指定された1つのシェーディングユニット40が2つ以上のシェーディング機能を実行できるように、シェーディングユニット40の1つまたは複数の機能をマージすることに関する。以下でより詳細に説明されるように、いくつかの例では、1つのシェーディングユニット40は、頂点シェーダステージ84と関連付けられる頂点シェーディング操作を実行することを指定され得る。本開示の態様によれば、同じシェーディングユニット40はまた、ジオメトリシェーダステージ86と関連付けられるジオメトリシェーディング操作を実行するように実装され得る。すなわち、GPU 36は、頂点シェーディング操作を実行するためにシェーディングユニット40を呼び出すことができるが、ジオメトリシェーディングのタスクを実行するようにシェーディングユニット40を再指定することなく、ジオメトリシェーディング操作を実行するようにシェーディングユニット40を実装することもできる。

【0080】

[0100]図3Aおよび図3Bは、本開示の態様による、グラフィックスレンダリングパイプラインにおけるデータフローの概念図である。たとえば、図3Aは、頂点シェーダステージ100と、ジオメトリシェーダステージ102、ストリームアウト104と、ピクセルシェーダステージ106とを示す。一般に、図3Aに示される頂点シェーダステージ100、ジオメトリシェーダステージ102、およびピクセルシェーダステージ106は各々、シェーディング操作を実行するための関連するハードウェアを表す。すなわち、たとえば、頂点シェーダステージ100、ジオメトリシェーダステージ102、およびピクセルシェーダステージ106の各々は、それぞれのタスクを実行するように指定されたシェーディングユニット40のような、別々に指定されたプロセッシングユニットと関連付けられ得る。

【0081】

[0101]たとえば、頂点シェーダステージ100は、頂点シェーディング操作を実行する(シェーディングユニット40のような)1つまたは複数のユニットを表す。すなわち、頂点シェーダステージ100は、頂点シェーディング操作を実行するためにGPU 36によって呼び出されたコンポーネントを含み得る。たとえば、頂点シェーダステージ100は、入力として頂点を受け取り、3次元(3D)モデル空間からスクリーン空間中の2次元(2D)座標へと、入力された頂点を変換することができる。頂点シェーダステージ100は次いで、頂点の変換されたバージョン(これは「変換された頂点」と呼ばれ得る)を出力することができる。頂点シェーダステージ100は普通は新たな頂点を生成しないが、一度に1つの頂点に対して行われる。結果として、頂点シェーダステージ100は、1対1(1:1)ステージと呼ばれることがあり、その頂点シェーダステージ100は、単一の入力される頂点を受け取り、単一の出力される頂点を出力する。

【0082】

[0102]ジオメトリシェーダステージ102は、ジオメトリシェーディング操作を実行する(シェーディングユニット40のような)1つまたは複数のユニットを表す。すなわち、ジオメトリシェーダステージ102は、ジオメトリシェーディング操作を実行するためにGPU 36によって呼び出されたコンポーネントを含み得る。たとえば、ジオメトリシェーダステージ102は、キューブマップに対する単一パスのレンダリング、ポイントスプライトの生成などのような、多種多様な操作を実行するのに有用であり得る。通常、ジオメトリシェーダステージ102は、頂点シェーダステージ100によって頂点シェーディングされた1つまたは複数の変換された頂点からなるプリミティブを受け取る。ジオメトリシェーダステージ102は、ジオメトリシェーディング操作を実行して、新たなプリミティブを形成し得る新たな頂点を作成する(または場合によっては、追加の新たな頂

点を有する新たなタイプのプリミティブへと入力プリミティブを変換する)。

【0083】

[0103]たとえば、ジオメトリシェーダステージ102は通常、1つまたは複数の変換された頂点によって定義されるプリミティブを受け取り、受け取られたプリミティブに基づいて1つまたは複数の新たな頂点を生成する。ジオメトリシェーダステージ102は次いで、新たな頂点を出力する(1つまたは複数の新たなプリミティブを形成し得る)。結果として、ジオメトリシェーダステージ102は、ジオメトリシェーダステージ102が1つまたは複数の変換された頂点を受け取り多数の新たな頂点を生成するという点で、1対多数(1:N)ステージまたはさらには多数対多数(N:N)ステージと呼ばれることがある。

10

【0084】

[0104]1対多数またはさらには多数対多数であると説明されるが、ジオメトリシェーダステージ102はまた、いくつかの例では、新たな頂点を何ら出力しなくてよく、または、単一の新たな頂点のみを出力してよい。この点で、本技法は、すべてのインスタンスにおいて多数の頂点を出力するジオメトリシェーダのみに限定されるべきではなく、以下でより詳細に説明されるように、0個、1個、または多数の新たな頂点を出力し得る任意のジオメトリシェーダステージ102に関して一般に実装され得る。

【0085】

[0105]ジオメトリシェーダステージ102の出力は、(たとえば、ストリームアウト104の間の)追加のジオメトリシェーディングのために記憶され得る。ジオメトリシェーダステージ102の出力はまた、新たな頂点(および変換された頂点)をラスタライズしてピクセルからなるラスタ画像を生成する、ラスタライザに出力され得る。

20

【0086】

[0106]ジオメトリシェーダステージ102からのピクセルはまた、ピクセルシェーダステージ106にも渡され得る。ピクセルシェーダステージ106(フラグメントシェーダとも呼ばれ得る)は、各ピクセルの色と他の属性とを計算し、多種多様な操作を実行してシェーディングされたピクセルを生成することができる。シェーディングされたピクセルは、深度マップとマージされてよく、他のシェーディング後操作が、コンピュータモニタ、テレビジョン、または他のタイプのディスプレイデバイスなどのディスプレイデバイスを介して表示するための出力画像を生成するために実行され得る。

30

【0087】

[0107]図3Aに示されるシェーダステージは、1つまたは複数のグラフィックスAPIをサポートすることができる。説明のための例では、頂点シェーダステージ100、ジオメトリシェーダステージ102、およびピクセルシェーダステージ106は、DirectX 10 APIをサポートすることができる。すなわち、DirectX 10 APIを使用して作成されたコードが、グラフィックスデータをレンダリングするために、頂点シェーダステージ100、ジオメトリシェーダステージ102、およびピクセルシェーダステージ106によって実行され得る。しかしながら、ジオメトリシェーダステージ102は、すべてのグラフィックスレンダリングパイプラインに含まれなくてよく、すべてのGPUによって実行可能でなくてよい。たとえば、DirectX 10 APIはジオメトリシェーダステージ102に対するサポートを含むが、いくつかのより以前の改訂(たとえば、DirectX 9)はそのようなサポートを含まない。したがって、DirectX APIのより以前の改訂によって作成されたコードを実行するように設計されるGPU(または他のAPIのために設計されたGPU)は、ジオメトリシェーダステージ102を実行するようにシェーディングユニット40を指定することが不可能であり得る。

40

【0088】

[0108]図3Bは、本開示の技法による、(図3Aに示される例に対する)グラフィックスレンダリングパイプラインにおけるデータフローの修正された概念図を示す。図3Bに示される例は、マージされた頂点シェーダ/ジオメトリシェーダ(VS/GS)ステージ

50

110と、ストリームアウト112と、ピクセルシェーダステージ114とを含む。本開示の態様によれば、マージされたVS/GSステージ110は、頂点シェーダステージ100およびジオメトリシェーダステージ102に関して上で説明された機能を実行するための1つまたは複数のプロセッシングユニットを含み得る。すなわち、頂点シェーダステージ100およびジオメトリシェーダステージ102は、頂点シェーディング操作およびジオメトリシェーディング操作をそれぞれ実行するための、GPU(GPU 36のような)によって呼び出される別個のユニットを表すが、本開示の態様によれば、そのような機能は、実質的に同一のハードウェア(たとえば、シェーディングユニット40)によって実行され得る。

【0089】

10

[0109]たとえば、頂点シェーディング操作がGPU 36によって呼び出されると、VS/GSステージ110は、頂点シェーディング操作とジオメトリシェーディング操作の両方を実行することができる。すなわち、マージされたVS/GSステージ110は、頂点シェーダステージ100に関して上で説明された操作を実行し、ジオメトリシェーダステージ102に関して上で説明された操作を実行するための、シェーディングユニット40の同じセットを含み得る。

【0090】

[0110]しかしながら、GPU 36は最初は、頂点シェーディングユニットとして各シェーディングユニット40を呼び出すので、GPU 36のコンポーネントは、特定のフォーマットで、たとえば、1:1の入力/出力インターフェースを堅持して、頂点シェーディングユニットからデータを受け取るように構成され得る。たとえば、GPU 36は、単一のエントリーをキャッシュ(たとえば、以下でより詳細に説明されるような頂点パラメータキャッシュ)へと割り振り、シェーディングされた頂点に対するシェーディングユニット40からの出力を記憶することができる。GPU 36はまた、シェーディングユニット40が呼び出される方式に基づいて、何らかのラスタライズ操作を実行することができる。以下でより詳細に説明されるように、本開示の態様は、GPU 36が、頂点シェーディング操作と同じシェーディングユニットによってジオメトリシェーディング操作を実行しつつ、適切なインターフェースを依然として堅持することを可能にする。

20

【0091】

[0111]いくつかの例では、ジオメトリシェーダステージ102は、基本的に、データの小さな増幅(たとえば、ポイントスプライトの生成)のために使用され得る。そのような操作は、ジオメトリシェーダの呼出しごとに、比較的低いALU使用量しか必要としないことがある。したがって、シェーディングユニット40のALUは、ジオメトリシェーダステージ102の間には利用されないことがある。本開示の態様によれば、ジオメトリシェーダステージ102は、マージされたVS/GSステージ110を形成するために頂点シェーダステージ100に付加されてよく、マージされたVS/GSステージ110は、GPUアーキテクチャにおいて頂点シェーダステージ100として呼び出され得る。上で説明された方式でマージされたVS/GSステージ110を呼び出すことで、頂点シェーディング操作とジオメトリシェーディング操作の両方が同じプロセッシングユニットによって実行されることを可能にすることによって、ALUの利用率を上げることができる。

30

40

【0092】

[0112]マージされたVS/GSステージ110を可能にするために、図4に示される例に関してより詳細に説明されるように、GPU 36は、頂点シェーディング操作(1:1のステージ)とジオメトリシェーディング操作(1:Nのステージ)との間の移行のための機能を実行することができる。このようにして、本開示の技法は、限られたリソース(たとえば、このことは、GPUが3つ以上のシェーディング操作を実行するようにシェーディングユニット40を指定するのを妨げ得る)を有するGPUが、追加のリソースを有するGPUをエミュレートすることを可能にする。

【0093】

50

[0113]図4は、本開示で説明される技法を実施して頂点シェーディング操作とジオメトリシェーディング操作とを実行する、ハードウェアシェーディングユニットの例示的な動作を示す図である。GPU 36 (図1) に関して説明されるが、本開示の態様は、種々の他のコンポーネントを有する多種多様な他のGPUによって実行され得る。

【0094】

[0114]図4の例では、GPU 36は、頂点シェーディング操作を実行するようにシェーディングユニット40を指定することができる。したがって、GPU 36のコンポーネントは、頂点のデータをシェーディングユニット40に送り、シェーディングされた頂点のデータをシェーディングユニット40から受け取るように構成され得る（たとえば、1:1のインターフェース）。シェーディングユニット40は、頂点シェーディング操作を実行して頂点シェーディング操作を行うことができ、これによって、プリミティブの第1のセット120を生成する。図4の例では、プリミティブの第1のセット120は、点p0~p3として図示される4つの頂点を有する、隣接した三角形を含む。

10

【0095】

[0115]頂点シェーディング操作を実行した後で、GPU 36は、シェーディングされた頂点をローカルのメモリリソースに記憶することができる。たとえば、GPU 36は、（もしあれば）「切断」情報およびstreamidとともに、（たとえば、GPUメモリ38の）位置キャッシュに頂点シェーディング出力をエクスポートすることができる。頂点シェーディング操作およびジオメトリシェーディング操作は、VS END命令によって分離され得る。したがって、VS END命令を実行し頂点シェーディング操作を完了した後、頂点シェーディング操作を実行するように指定された1つまたは複数のシェーディングユニット40は、各々、ジオメトリシェーディング操作の実行を開始する。

20

【0096】

[0116]すなわち、本開示の態様によれば、頂点シェーディング操作を実行するように指定された同じシェーディングユニット40はまた、ジオメトリシェーディング操作を実行する。たとえば、GPU 36は、1つまたは複数のリソースポインタを変更することによって、状態をジオメトリシェーディング固有のリソース（たとえば、ジオメトリシェーディング定数、テクスチャオフセットなど）へと変更することができる。GPU 36は、シェーディング操作に割り当てられたモード（ドローモード）に従って、この状態変更を実行することができる。

30

【0097】

[0117]いくつかの例では、GPU 36は、ドローコールを実行するときにドローモードを設定することができる。ドローモードは、どのシェーディング操作がドローコールに関連付けられるかを示し得る。説明のための例では、0というドローモードは、ドローコールが頂点シェーディング操作のみを含むことを示し得る。1というドローモードは、ドローコールが頂点シェーディング操作とジオメトリシェーディング操作の両方を含むことを示し得る。以下でより詳細に説明されるように、他のドローモードも可能である。表1は、2つのモードを有する例示的なモードの表を与える。

【表 1】

表1:モード情報 マージされたVS/GS

モード	モード0 GS:オフ	モード1 GS:オン
フロー	VS→PS	VS GS→PS
インデックス(32ビット)	頂点インデックス(VS)	頂点インデックス(VS)
PrimitiveID(32ビット)	使用されない	<i>PrimitiveID</i> (GS)
Misc(25ビット)	使用されない	misc→ rel_primID (4:0)
		misc→ rel_vertex (9:5)
		misc→ GsInstance (14:10)
		misc→ Gsoutvertex (24:15)
Vs_valid (1ビット)		
Gshs_valid (1ビット)		
モード (2:0)	モード= モード_0	モード= モード_1

【 0 0 9 8 】

[0118]上の表 1 の例では、「フロー」は、それぞれのモードと関連付けられる操作（GPU 36によって実行されるような）のフローを示す。たとえば、モード0は、頂点シェーディング（VS）操作とピクセルシェーディング（PS）操作とを含む。したがって、GPU 36は、モード0のドロークールを実行すると、頂点シェーディング操作とピクセルシェーディング操作とを実行するようにシェーディングユニット40を指定することができる。表1のモード1は、頂点シェーディング操作およびピクセルシェーディング操作、さらには、ジオメトリシェーディング（GS）操作を含む。

【 0 0 9 9 】

[0119]したがって、GPU 36は、頂点シェーディング操作とピクセルシェーディング操作とを実行するようにシェーディングユニット40を指定することができる。しかしながら、GPU 36はまた、頂点シェーダ操作を実行することを担う同じシェーディングユニット40によってジオメトリシェーダ操作が実行されるように、頂点シェーダ命令にジオメトリシェーダ命令を付加することができる。「misc」ビットは、同じシェーディングユニット40が連続して複数の異なるシェーダを実行することを可能にするために使用される変数（たとえば、rel_primID、rel_vertex、GsInstance、Gsoutvertex）のために確保される。

【 0 1 0 0 】

[0120]図 4 の例では、同じシェーディングユニット40はまた、プリミティブの第1の

セット 1 2 0 を入力として使用して、頂点 V 0 ~ V 5 を有するプリミティブの第 2 のセット 1 2 4 (トライアングルストリップと呼ばれ得る) を生成する。頂点 V 0 ~ V 5 を生成するために、頂点シェーディングのために指定されたシェーディングユニット 4 0 は、メモリシェーダ操作の複数のインスタンス (たとえば、出力識別子 (outID) によって図示され、同じジオメトリシェーダプログラムの異なるインスタンスとしても言及され得る) を実行する。ジオメトリシェーダ操作の各インスタンスは、同じアルゴリズムを実行して、同じジオメトリシェーディング操作を実行し、1 つまたは複数の新たな頂点 V 0 ~ V 5 のそれぞれのインスタンスを生成する。

【 0 1 0 1 】

[0121] 図 4 に示される表の 8 個の列は、ジオメトリシェーダ操作 (またはプログラム) の 8 個の別個のインスタンスに対応し、各列は左から右へ、0 ~ 7 のジオメトリシェーダ操作 outID によって識別され得る。入力されたプリミティブごとのマージされた V S / G S の出力の数は、 $dcl_maxoutputvertexcount * GSInstancecount$ に等しくてよく、各 V S / G S の出力は、ジオメトリシェーダステージから放出される 1 つの頂点である。ジオメトリシェーダステージの出力される頂点の数が $dcl_maxoutputvertexcount$ より少ない例では、その出力される頂点は、以下でより詳細に説明されるように、条件に応じて廃棄または省略され得る (「消滅させられる」と呼ばれ得る)。したがって、各ファイバーは、MaxVertexOutput によって規定されるジオメトリシェーダの出力される頂点ごとの、頂点シェーダの 1 回の呼出しおよびそれに続くジオメトリシェーダの 1 回の呼出しに対応する。

【 0 1 0 2 】

[0122] 図 4 に示される例では、ジオメトリシェーダ操作の 8 個のインスタンスの各々は、頂点シェーディング操作のために指定されたのと同じシェーディングユニット 4 0 によって、しばしば同時に付加され実行されて、1 つまたは複数の新たな頂点の別個のインスタンスを生成する。したがって、ジオメトリシェーダ操作のインスタンスの各々は、6 個すべての頂点 (V 0 ~ V 5) を生成するが、6 個の新たな頂点の対応する 1 つのみを出力する。ジオメトリシェーダ操作の各インスタンスは、頂点シェーディング操作を実行するようにシェーディングユニット 4 0 を呼び出すことと関連付けられる 1 : 1 のインターフェースを堅持するために、6 個の新たな頂点の対応する 1 つのみを出力する。

【 0 1 0 3 】

[0123] 図 4 の例で示されるように、ジオメトリシェーダ操作の各々は、その outID と一致する 6 個の新たな頂点の 1 つを出力する。したがって、outID = 0 を有するジオメトリシェーダ操作の第 1 のインスタンスは、6 個の新たな頂点のうちの第 1 の頂点、V 0 を出力する。outID = 1 を有するジオメトリシェーダ操作の第 2 のインスタンスは、6 個の新たな頂点のうちの第 2 の頂点、V 1 を出力する。outID = 2 を有するジオメトリシェーダ操作の第 3 のインスタンスは、6 個の新たな頂点のうちの第 3 の頂点、V 2 を出力する。outID = 3 を有するジオメトリシェーダ操作の第 4 のインスタンスは、6 個の新たな頂点のうちの第 4 の頂点、V 3 を出力する。outID = 4 を有するジオメトリシェーダ操作の第 5 のインスタンスは、6 個の新たな頂点のうちの第 2 の頂点、V 4 を出力する。outID = 5 を有するジオメトリシェーダ操作の第 6 のインスタンスは、6 個の新たな頂点のうちの第 6 の頂点、V 5 を出力する。

【 0 1 0 4 】

[0124] ジオメトリシェーダ操作は 6 個の新たな頂点のみを生成し、ジオメトリシェーダ操作の第 7 および第 8 のインスタンスの outID は 6 個の新たな頂点のいずれにも対応しないので、ジオメトリシェーダ操作の第 7 および第 8 のインスタンスは、「消滅させられ」、または終了させられる。したがって、シェーディングユニット 4 0 は、ジオメトリシェーダ操作のこれらのインスタンスと関連付けられる対応する頂点がないと判定すると、ジオメトリシェーダ操作の第 7 および第 8 のインスタンスの実行を終了する。

【 0 1 0 5 】

[0125] 以下に示される表 2 は、頂点シェーディング操作とジオメトリシェーディング操作とを実行するために GPU 3 6 によって保持され得るいくつかのパラメータを示す。

【表 2】

表2:VS/GSのためのパラメータ

フロー	VS GS→PS
インデックス(32ビット)	頂点インデックス(VS)
uv__msb(2ビット)	使用されない
PrimitiveID(32ビット)	<i>PrimitiveID(GS)</i>
Rel_patchid(32ビット)	使用されない
Misc(25ビット)	misc→ rel_primID (4:0)
	misc→ rel_vertex (9:5)
	misc→ GsInstance (14:10)
	misc→ Gsoutvertex (24:15)
Vs__valid(1ビット)	
Gshs__valid(1ビット)	
モード(2:0)	モード= モード_1
Instance_cmd(2ビット))	

10

20

【 0 1 0 6 】

[0126]表 2 に示されるいくつかのパラメータ（たとえば、uv__msb、Rel_patchid）は、VS/GS 操作のために使用されず、以下でより詳細に説明される。表 2 の例では、インデックスは、頂点の相対的なインデックスを示す。PrimitiveID は、関連する頂点のプリミティブを識別するために、ジオメトリシェーディング操作の間に使用されるプリミティブIDを示し、システムにより生成される値（たとえば、GPU 36 の 1 つまたは複数のハードウェアコンポーネントによって生成される）であり得る。上で述べられるように、Misc は、VS 操作の後に GS 操作を実行するための、確保されたキャッシュの値を示す。たとえば、以下で示される表 3 は、図 4 に関して上で説明された頂点シェーディング操作とジオメトリシェーディング操作とを実行するときのパラメータ値を示す。

30

40

【表 3】

表3:VS/GS操作のためのパラメータ値

モード1 GS:オン	ファイバ ー0	ファイバ ー1	ファイバ ー2	ファイバ ー3	ファイバ ー4	ファイバ ー5	ファイバ ー6	ファイバ ー7
Valid_as_input	1	1	1	0	0	0	0	0
頂点インデックス (VS)	V0	V1	V2	0	0	0	0	0
<i>primitiveID</i> (GS)	5	5	5	5	5	5	5	5
Valid_as_output	1	1	1	1	1	1	1	1
misc-> rel_primID (4:0)	2	2	2	2	2	2	2	2
misc-> rel_vertex (9:5)	0	1	2	0	0	0	0	0
misc-> GsInstance (14:10)	0	0	0	0	0	0	0	0
misc-> Gsoutvertex (24:15)	0	1	2	3	4	5	6	7

【0107】

[0127]多数のファイバー（たとえば、命令）が頂点シェーディング操作とジオメトリシェーディング操作とを実行するために割り振られるが、いくつかの例では、GPU 36は、ファイバーのサブセットのみを実行し得る。たとえば、GPU 36は、シェーディングユニット40を用いて命令を実行する前に、命令が有効かどうかを判定することができる（上の表3に示されるvalid_as_input）。割り振られたファイバーのうちの3つのみがシェーディングされた頂点を生成するために使用されるので、GPU 36は、頂点シェーディング操作を実行するときに残りのファイバー（上の表3のファイバー3～7）を実行しなくてよく、このことは電力を節減し得る。以下でより詳細に説明されるように、GPU 36は、マスク（たとえば、以下の図5Bのcov_mask_1）に基づいて、どのファイバーが実行されるべきかを判定することができる。

【0108】

[0128]いくつかのAPI（たとえば、DirectX 10 API）は、ジオメトリシェーダステージからのいわゆる「ストリームアウト」を提供し、ここでストリームアウトは、新たな頂点がジオメトリシェーダに再び入力され得るように、ストレージユニット48のようなメモリへとジオメトリシェーダからこれらの新たな頂点を出力することを指す。

【0109】

[0129]本技法は、ハードウェアユニットが、ジオメトリシェーダ操作を実行することで得られる新たな頂点をストレージユニット48に出力することを可能にすることによって、このストリームアウトの機能に対するサポートを提供することができる。このストリー

ムアウトを介して出力される新たな頂点は、ラスタライザによって予想されるフォーマットではなく、予想されるジオメトリシェーダフォーマットで規定される。ハードウェアユニットは、これらの新たな頂点を取り出し、既存のジオメトリシェーダ操作を実施し続け、または、この状況では「ストリームアウト頂点」と呼ばれ得る、これらの頂点に対する新たなジオメトリシェーダ操作を実施し続けることができる。このようにして、本技法は、比較的限られた数のシェーディングユニット40を有する、GPU 36のようなGPUが、より多くのシェーディングユニットを有するGPUをエミュレートすることを可能にし得る。

【0110】

[0130]図5Aおよび図5Bは、本開示の技法を実施するハードウェアシェーディングユニットによって実行され得る例示的な動作を示す。たとえば、図5Aは一般に、頂点シェーディング操作とジオメトリシェーディング操作とを実行するときにマージされたVS/GSハードウェアシェーディングユニットによって実行される動作のフローを示す。マージされたVS/GSハードウェアシェーディングユニットは、いくつかの例では、頂点シェーディング操作を実行するようにGPU 36によって指定されるが、本開示の技法に従って頂点シェーディング操作とハードウェアシェーディング操作の両方を実行する、シェーディングユニット40を含み得る。

【0111】

[0131]図5Bは、マージされたVS/GSハードウェアシェーディングユニットによって実行され得る、図5Aに示される動作のフローに対応する擬似コードを一般に示す。図5Aおよび図5Bのいくつかの態様はGPU 36(図1)に関して説明され得るが、本開示の態様は、種々の他のコンポーネントを有する多種多様な他のGPUによって実行され得る。

【0112】

[0132]図5Aに示される例では、マージされたVS/GSハードウェアシェーディングユニットは、頂点の属性、vertex_id、nstance_id、primitive_id、miscのようなシステム値を、一連のレジスタR0、R1、およびR2に書き込む(140)。通常、システム値は、GPUの任意のそれ以外には割り振られないメモリに記憶され得る。システムにより生成された値を所定の位置にある一連のレジスタに記憶することによって、GPU 36は、VSステージおよびGSステージの各々に対する、システムにより生成された値にアクセスすることができる。したがって、GSステージは、システムにより生成された値がどこに記憶されたかを判定するために、VSステージに基づいてコンパイルされる必要がない。むしろ、GPU 36は、ステージの各々を実行するときに所定のメモリ位置にアクセスして、システムにより生成された必要とされる値にアクセスすることができる。

【0113】

[0133]マージされたVS/GSハードウェアユニットが次いで、頂点シェーディング操作を実行する(142)。頂点シェーディング操作に続いて、マージされたVS/GSハードウェアシェーディングユニットが、汎用レジスタ(GPR)の内容(たとえば、頂点シェーディング操作からのプリミティブの頂点)を、GPUメモリ38などのローカルメモリに書き込むことができる。図5Bに関して以下でより詳細に説明されるように、マージされたVS/GSハードウェアシェーディングユニットは次いで、GSのテクスチャおよび定数のオフセットに(146)、かつGSプログラムカウンタに(148)切り替えることができる。

【0114】

[0134]マージされたVS/GSハードウェアシェーディングユニットは、頂点シェーディング操作からのプリミティブの頂点のような、ローカルメモリの内容を読み取り、ジオメトリシェーディング操作を実行することができる(150)。マージされたVS/GSハードウェアシェーディングユニットは、1つの頂点の属性を頂点パラメータキャッシュ(VPC)に出力し、さらに、ジオメトリシェーディングされた頂点の位置の指示、stream_id、任意の切断の指示、および任意の変換された値を、位置キャッシュに出

10

20

30

40

50

力することができる。

【 0 1 1 5 】

[0135]図 5 B は、マージされた V S / G S ハードウェアシェーディングユニットによって実行され得る、図 5 A に示される動作のフローに対応する擬似コードを一般に示す。各シェーダステージは、（たとえば、特定のステージが別のステージとどのようにリンクされるかの知識を伴わずに）、別々に、かつ独立にコンパイルされ得る。単一のハードウェアシェーディングユニットが複数のシェーディング操作を実行することを可能にするために、ハードウェアシェーディングユニットは、ローカルメモリにおいていくつかの位置を確保することができる。たとえば、ハードウェアシェーディングユニットは、シェーダステージ（V S または G S ）の両方によってアクセスされ得るローカルメモリ中の位置を確保することができる。いくつかの変数（たとえば、PrimitiveID、misc、およびrel_patch id）は、2 つ以上のシェーダステージによって使用され得る。したがって、ローカルメモリにおいて確保された位置は、2 つ以上のシェーダステージによってアクセスされ得る、一般に使用される変数に対する標準化された位置を提供する。

10

【 0 1 1 6 】

[0136]図 5 B に示される例では、ハードウェアシェーディングユニットは最初に、頂点シェーディング操作（V S ）（図 5 A の例ではステップ 1 4 0 ~ 1 4 2 に対応し得る、上から下への第 1 の破線のボックスに含まれる）を実行することができる。本開示の態様によれば、ハードウェアシェーディングユニット（または G P U の別のコンポーネント）は次いで、いわゆる「パッチコード」を実行して、頂点シェーディング操作からジオメトリシェーディング操作（図 5 A の例ではステップ 1 4 4 ~ 1 4 8 に対応し得る、上から下への第 2 の破線のボックスに含まれる）への切り替えを開始することができる。より具体的には、コマンド C H M S K および C H S H は、ハードウェアシェーディングユニットに、（上で説明されたような）実行されているドロールモードに従って、動作モードを切り替えさせることができる。

20

【 0 1 1 7 】

[0137]たとえば、ハードウェアシェーディングユニットは、頂点シェーディング操作からローカル G P U メモリに頂点データを書き込めるので、シェーディングされる頂点は、ジオメトリシェーディング操作を実行するときに利用可能である。ハードウェアシェーディングユニット（または G P U の別のコンポーネント）は次いで、ジオメトリシェーディング操作のためのハードウェアシェーディングユニットのリソースを切り替えるマスク変更（C H M S K ）命令を実行する。たとえば、C H M S K 命令を実行することは、ハードウェアシェーディングユニットに、どのモードが現在実行されているかを判定させ得る。

30

【 0 1 1 8 】

[0138]上の表 2 に関して、C H M S K を実行することはまた、ハードウェアシェーディングユニットに、どのシェーダステージが有効か（たとえば、vs_valid、gs_validなど）を判定させ得る。上で述べられたように、G P U 3 6 は、頂点シェーディング操作とジオメトリシェーディング操作とを実行するための多数のファイバーを割り振ることができる。しかしながら、C H M S K を実行すると、G P U 3 6 は、ファイバーのサブセットのみを実行することができる。たとえば、G P U 3 6 は、シェーディングユニット 4 0 を用いて命令を実行する前に、命令が有効かどうかを判定することができる。G P U 3 6 は、有効ではないファイバーを実行しなくてよく（たとえば、シェーディングされた頂点を生成しない）、このことは電力を節減し得る。

40

【 0 1 1 9 】

[0139]ハードウェアシェーディングユニットはまた、シェーダ変更（C H S H ）命令を実行して、ジオメトリシェーディング操作を実行するためにプログラムカウンタ（P C ）を適切な状態オフセットへと切り替える。以下でより詳細に説明されるように、このパッチコード（図 5 A の例ではステップ 1 4 4 ~ 1 4 8 に対応し得る、上から下への第 2 の破線のボックスに含まれる）は、どのシェーダステージがマージされているかどうかに関係なく同一であり得る。

50

【 0 1 2 0 】

[0140]パッチコードを実行した後で、ハードウェアシェーダユニットは、頂点シェーディング操作を停止し、ジオメトリシェーディング操作（図 5 A の例ではステップ 1 5 0 に対応する、上から下への第 3 の破線のボックスに含まれる）を実行する。通常、複数のシェーディング操作を実行するハードウェアシェーディングユニットによって実行されるシェーダ（シェーディング操作を実行するためのコード）は、シェーダの依存関係に基づく再コンパイルを必要とし得る。たとえば、primitiveID（システムにより生成される値）が G S ステージによって使用される場合、V S ステージは、G S ステージがそこから値を選ぶことができる位置に、primitiveID 値を置くように（たとえば、コンパイラ 5 4 によって）コンパイルされ得る。したがって、V S ステージのコンパイルは、G S ステージの必要性に依存し得る。

10

【 0 1 2 1 】

[0141]本開示の態様によれば、シェーダの各々は、他のシェーダとは関係なく独立にコンパイルされ得る。たとえば、シェーダは、他のシェーダがいつ実行されかの知識を伴わずに、独立にコンパイルされ得る。コンパイルの後、G P U 3 6 は、ドローのときに実行されているドローコールと関連付けられるモード情報に基づいて、図 5 B に示されるパッチコードを使用して、シェーダと一緒にパッチされることができる。システムにより生成される値である vertexID および instanceID のみが、頂点シェーダにおいて使用されてよく、V S ステージをコンパイルすることによって計算されるような規定された汎用レジスタスロット（G P R）にロードされ得る。しかしながら、primitiveID および、misc および rel_patchid のような、プリミティブコントローラ（P C）からの他のマージシェーダ関連の値（たとえば、図 6 に示されるような）は、シェーダステージのいずれかによって使用され得る。

20

【 0 1 2 2 】

[0142]上で説明されたパッチコードは、G P U ドライバ 5 0 のような G P U 3 6 のためのドライバによって、コンパイルされたシェーダに追加され得る。たとえば、G P U ドライバ 5 0 は、どのシェーダが各ドローコールに対して必要とされるかを判定する。G P U ドライバ 5 0 は、図 5 B に示されるパッチコードを、いわゆるドライバ時間またはリンク時間において適切なシェーダ（マージされているシェーダ）に付加することができ、これによって、シェーダが同じハードウェアシェーディングユニットによって実行されるように、コンパイルされたシェーダをリンクする。G P U ドライバ 5 0 は、シェーダ全体を再コンパイルする必要がなく、これによって、計算リソースを節約する。

30

【 0 1 2 3 】

[0143]このようにして、G P U 3 6 は、複数のモードを使用するシェーディング操作と一緒にパッチされることができ、各モードは、関連するシェーディング操作の特定のセットを有する。そのような技法は、G P U 3 6 が、シェーディングユニット 4 0 を再構成することなく、追加のシェーディング操作（たとえば、ジオメトリシェーディング操作、ハルシェーディング操作、および / またはドメインシェーディング操作）を実行することを可能にし得る。すなわち、本技法は、シェーディングユニット 4 0 が、他のシェーディング操作を実行しながら、いくつかのシェーダステージの入力 / 出力の制約を堅持することを可能にし得る。

40

【 0 1 2 4 】

[0144]図 6 は、本開示の態様による、マージされた頂点シェーディング操作とジオメトリシェーディング操作とを実行するためのグラフィックスプロセッシングユニット 1 7 8 の例示的なコンポーネントを示す図である。図 6 の例は、マージされた V S / G S ユニット 1 8 0 と、頂点パラメータキャッシュ（V P C）1 8 2 と、プリミティブコントローラ（P C）1 8 4 と、頂点フェッチデコーダ（V F D）1 8 6 と、グラフィックスラスタライザ（G R A S）1 8 8 と、レンダバックエンド（R B）1 9 0 と、コマンドプロセッサ（C P）1 9 2 と、ピクセルシェーダ（P S）1 9 4 とを含む。加えて、図 6 は、P M 4 パケットバッファ 1 9 8 と、頂点オブジェクト 2 0 0 と、インデックスバッファ 2 0 2 と

50

、ストリームアウトバッファ 204 と、フレームバッファ 206 とを有する、メモリ 196 を含む。

【0125】

[0145] 図 6 の例では、V S / G S ユニット 180 は、上で説明された方式で頂点シェーディング操作を実行するように指定された 1 つまたは複数のシェーディングユニットによって実装される。V P C 182 は、ストリームアウトデータをストリームアウトバッファ 204 に記憶するために、ストリームアウト機能を実装することができる。P C 184 は、変換される必要があり得る頂点を管理することができる。たとえば、P C 184 は、複数の頂点を三角形のプリミティブへと組み立てることができる。V F D 186 は、頂点のフォーマット状態に基づいて、頂点データをフェッチすることができる。G R A S 188 は、入力として三角形の頂点を受け取ることができ、三角形の境界内にあるピクセルを出力することができる。プリフェッチパーサ (P F P) は、コマンドストリームを事前に復号し、メイン C P エンジン 192 がデータを必要とし得るときまでにそのデータの準備ができてるように、そのデータをポインタ (たとえば、リソースポインタ) を介してフェッチすることができる。

【0126】

[0146] 説明のための例では、D i r e c t X 10 のディスパッチ機構が、図 6 に示されるグラフィックスプロセッシングユニット 178 を使用して実装され得る。たとえば、D i r e c t X ドローコールは、V S 操作と G S 操作がマージされる、たとえば同じシェーディングユニットによって実行されることを示す、モードビット (モード情報) を有するドロージンジェクタを伴う、単一パスのドローコールとして扱われ得る。このモードは、P C 184 内の G S block が、G S 出力 vertexID および G S instanceID を伴う V F D 186 のためのデータを生成することを可能にする。G S block は、宣言された maxoutputvertexcount および G S instancecount に基づいて、入力プリミティブに対する多数の V S ファイバーを作成する。ウェーブ中のファイバーの数 (たとえば、32 個のファイバーのような、1 つのシェーディングユニットによって行われる作業の量) が maxoutputvertexcount * G S instancecount より大きい場合、ウェーブは、完全な入力 G S プリミティブを有し得る。それ以外の場合、G S の入力プリミティブの頂点インデックスは、maxoutputvertexcount * G S instancecount 個のファイバーが作成されるまで、次のウェーブに対して繰り返され得る。入力プリミティブの頂点に対して、頂点の再使用は必要ではない。

【0127】

[0147] V P C 182 の出力において、P C 184 は、G S の出力プリミティブのタイプに基づいて、プリミティブの接続を生成する。たとえば、(V S / G S 180 の) G S からの第 1 の出力された頂点は通常、この頂点の前のプリミティブ (ストリップ) の完成を示し得る、位置キャッシュ中の「切断」ビットから構成され得る。P C 184 はまた、V P C 182 に対する完成したプリミティブのこの接続情報を、ストリームアウト G S 出力に対する V P C 182 の streamid とともに、所与のストリームと結び付けられたバッファ 204 に送る。G S 180 中の複数の完全なプリミティブの間に部分的なプリミティブがある場合、そのような部分的なプリミティブは、プリミティブを脱落させるために、G R A S 188 について PRIM_AMP_DEAD として標識される。P C 184 はまた、無効なプリミティブのタイプを V P C 182 に送り、そのようなプリミティブに対するパラメータのキャッシュの割り振りを解除する。

【0128】

[0148] maxoutputvertexcount に基づいて、G P U ドライバ (図 1 に示される G P U ドライバ 50 のような) は、どれだけの入力プリミティブの頂点がローカルメモリに記憶されるかを計算することができる。この入力プリミティブ値は、次の式に従って、変数 G S _ L M _ S I Z E として計算され得る。

【数 1】

ウェーブ中のファイバー * プリミティブごとの頂点の数 * 頂点のサイズ
`maxoutputvertexcount`

【0129】

このタイプのドローコールを受け取るハイレベルシーケンサ (HLSQ) は、どのシェーダプロセッサのローカルメモリ (LM) がGS_LM_SIZEのために十分な記憶容量を有するかを (たとえば、場合によってはラウンドロビン手法を使用して) 確認することができる。HLSQは、そのような割り振りの開始基本アドレス、さらには、割り振られたウェーブによるローカルメモリに対する任意の読取りまたは書込みのアドレスを保持することができる。HLSQはまた、ローカルメモリに書き込むときに、割り振られたメモリ内の計算されたオフセットを基本アドレスに追加することができる。

10

【0130】

[0149]したがって、本開示の態様によれば、入力と出力との関係は、VS/GS180に対して、(頂点シェーディング操作を実行するように指定されるシェーディングユニットでは通常そうであるように) 1:1ではない。むしろ、GSは、各々の入力プリミティブから1つまたは複数の頂点を出力することができる。加えて、GSによって出力される頂点の数は動的であり、1から、APIにより課される最大のGSの出力(たとえば、1024個の頂点という出力の最大値に等しいことがある、1024ダブルワード(dwords))まで変化し得る。

20

【0131】

[0150]すなわち、GSは、最小で1つの頂点、かつ最大で1024個の頂点を生成することができ、GSからの出力全体が1024dwordsであり得る。GSは、変数dcl_maxoutputvertexcountを使用して、GSからの出力された頂点の最大の数、コンパイル時に宣言することができる。しかしながら、出力される頂点の実際数は、GPU36がGSを実行する時点では知られていないことがある。むしろ、dcl_maxoutputvertexcountの宣言は、GSに対するパラメータとしてのみ必要とされ得る。

【0132】

[0151]GSはまた、入力プリミティブごとに呼び出されるべきGSのインスタンス(操作)の数に対する変数instancecountを宣言することができる。この宣言は、GSの呼出しのための外側のループとして機能し得る(ジオメトリシェーダインスタンスの最大数を特定する)。最大のinstancecountは32に設定され得るが、他の値も使用され得る。したがって、GSは、ジオメトリシェーダ操作における変数GSInstanceIDへのアクセス権を有し、それは、所与のGSがどのインスタンスに対して行われているかを示す。GSのインスタンスの各々は、最大で1024dwordsを出力することができ、各々は、最大の出力される頂点の数として、dcl_maxoutputvertexcountを有し得る。加えて、各々のGSのインスタンスは、他のGSのインスタンスとは独立であり得る。

30

【0133】

[0152]GSの入力においてGPU36が宣言し得る入力プリミティブのタイプは、点、線、三角形、隣接を伴う線、隣接を伴う三角形、およびパッチ1~32であり得る。隣接を伴う三角形は、DirectX10のようないくつかのAPIの新たな機能であり得る。加えて、パッチ1~32は、DirectX11APIに対して追加されたさらなる改善であり得る。GSからの出力プリミティブのタイプは、点、ラインストリップ、またはトライアングルストリップであり得る。GSの出力は、GSにおいて宣言され得る4つのストリームのうちの1つに向かうことができ、GSは、どれだけのストリームが使用されるかを宣言し得る。一般に、「ストリーム」は、(たとえば、メモリバッファに)記憶される、またはラスタライザのようなGPUの別のユニットに送られる、シェーディングされたデータを指す。各頂点の「放出」命令は、頂点がどのストリームに向かっているかを示し得る「放出ストリーム」の指定を使用することができる。

40

50

【 0 1 3 4 】

[0153] G S は、「ストリーム切断」命令または「ストリーム放出後切断」命令を使用して、ストリップのプリミティブのタイプを完成させることができる。そのような例では、次の頂点は、所与のストリームに対する新たなプリミティブを開始する。いくつかの例では、プログラマは、(A P I を使用して) ストリームをセットアップするときにラスタライズされたストリームとして使用されるべき、多くとも 1 つのストリームを宣言することができる。加えて、4 つの 1 D バッファが 1 つのストリームと結び付けられ得るが、G S ストリームのすべてと結び付けられるバッファの総数は、4 を超えなくてよい。オフチップバッファは通常、複数のストリームの間で共有されない。

【 0 1 3 5 】

[0154] 頂点が所与のストリームに対して放出される場合、ストリームと結び付けられる各バッファに対する頂点のサブセクションは、完成したプリミティブとしてオフチップバッファ (ストレージユニット 4 8 のような) に書き込まれる。すなわち、部分的なプリミティブは一般に、オフチップバッファに書き込まれない。いくつかの例では、オフチップバッファに書き込まれるデータは、プリミティブのタイプの指示を含むように拡張されてよく、2 つ以上のストリームが所与の G S に対して可能にされる場合、G S に対する出力プリミティブのタイプは「点」のみであり得る。

【 0 1 3 6 】

[0155] G S ステージは、PrimitiveID パラメータを入力として受け取ることができ、それは、PrimitiveID がシステムにより生成される値であるからである。G S はまた、PrimitiveID パラメータと、viewportIndex パラメータと、RenderTargetArrayIndex パラメータとを 1 つまたは複数のレジスタに出力することができる。G S の入力に対する補間モードという属性は通常、定数として宣言される。いくつかの例では、G S を N U L L として宣言しながら、依然として出力を可能にすることが可能である。そのような例では、ストリーム 0 のみがアクティブであり得る。したがって、V S の出力は、プリミティブのタイプを一覧にするように拡張されてよく、ストリーム 0 と結び付けられたバッファに値を書き込むことができる。入力プリミティブのタイプが隣接というプリミティブのタイプであると宣言される場合、隣接する頂点情報が脱落させられ得る。すなわち、たとえば、隣接したプリミティブの内部の頂点のみ (たとえば、偶数の頂点番号) が、非隣接というプリミティブのタイプを形成するために処理され得る。

【 0 1 3 7 】

[0156] パッチの入力プリミティブのタイプが N U L L G S を伴う場合、パッチは、ストリームと結び付けられたバッファに、点のリストとして書き出される。宣言されたストリームもラスタライズされる場合、G P U 3 6 は、パッチ制御ポイントによって規定されるような、複数の点としてパッチをレンダリングすることができる。加えて、G S が N U L L である場合、viewportindex パラメータおよび rendertargetarrayindex パラメータは 0 であると仮定され得る。

【 0 1 3 8 】

[0157] クエリカウンタは、どれだけの V S 操作または G S 操作が G P U 3 6 によって処理されているかを決定するために実装されてよく、これによって、ハードウェアコンポーネントがプログラムの実行を記録することが可能になる。クエリカウンタは、stat_start イベントおよび stat_end イベントに基づいて、カウントを開始し停止することができる。カウンタは、stat_sample イベントを使用してサンプリングされ得る。stat_start イベントおよび / または stat_stop イベントを受け取る動作ブロックは、インクリメント信号が送信されそのようなイベントを受け取る様々な点において、カウントを開始または停止する。

【 0 1 3 9 】

[0158] G P U 3 6 のドライバがそのようなカウンタを読み取る必要がある場合、ドライバは、図 5 B に関して示され説明されるように、コマンドプロセッサ (C P) を通じて stat_sample イベントを送ることができる。レジスタバックボーン管理 (R B B M) ユニ

10

20

30

40

50

ットが、カウンタをインクリメントすることを担う動作ブロックから確認応答（または「ack」）を受け取るまで、CPは、任意の追加のドロークールをGPU 36に送るのを控えることができる。「ack」が受け取られると、RMMBユニットは、カウンタを読み取り、次のドロークールの送信を再開することができる。

【0140】

[0159] GPU 36は、種々のデータをローカルGPUメモリ38に記憶することができる。たとえば、次のクエリカウンタは、ハードウェア中のCPによって保持され得る。いくつかの例では、次のクエリカウンタは64ビットカウンタとして形成されてよく、これは、以下に示されるように、様々な動作ブロックからの1～3ビットのパルスを使用してインクリメントされ得る。

- ・IAVerticesは、プリミティブを生成する際に使用される頂点の数を指し得る。したがって、入力プリミティブのタイプが、三角形を生成するストリップである場合、IAVerticesは6であり得る。この値は、Windows（登録商標）Hardware Quality Labs（WHQL）の数字と一致し得る。この値は、プリミティブコントローラ（PC）からの2ビットのパルスを使用して制御され得る。パッチのプリミティブのために、値は、制御ポイントごとに1だけインクリメントされ得る。

- ・IAPrimitivesは、生成された完成した入力プリミティブの数を指し得る。この値は、リセットをもたらし得る部分的なプリミティブを何ら含まなくてよい。この値は、WHQLの数字と一致し得る。この値は、プリミティブが生成された後で、さらには、リセットインデックスと部分的なプリミティブの脱落とを確認した後で、PCからの1ビットのパルスを使用して制御され得る。

- ・VSInvocationsは、VS操作が呼び出される回数を指し得る。この値は頂点の再使用の後に設定されてよく、VSステージが呼び出される対象である固有の頂点の数を決定し得る。この値は、GPU 36の具体的なハードウェアに依存し得る。この値は、一度に最大で3つの頂点に対する頂点の再使用をPCが確認すると、PCからの2ビットのパルスを使用して制御され得る。GSおよびハルシェーダ（HS）（たとえば、図12A～図13Bに関して以下で説明されるような）の場合に対しては通常、頂点の再使用はない。したがって、PCは、VSInvocationsとして、ドロークール中のプリミティブにおける頂点の数を送ることができる。

- ・HSInvocationsは、HSを経たパッチの数を指し得る。この値は、DirectX 11のようないくつかのAPIの新たな値であり得る。この値は、部分的なパッチを何ら含まなくてよい。この値は、パッチが頂点フェッチデコーダ（VFD）に完全に送られると、PCおよびHSブロックからの1つのビットパルスを使用して制御され得る。この値はまた、WHQLの数字と一致すべきである。

- ・DSInvocationsは、ドメインシェーダ（DS）操作が呼び出される回数を指し得る。この値は、テッセレーションの出力プリミティブのタイプが点というタイプである場合、WHQLと一致すべきである。この値は、生成されている各ドメイン点（u, v）に対して、PC中のテッセレーションエンジン（TE）からの1ビットのパルスを使用して制御される。

- ・GSInvocationsは、GS操作が呼び出される回数を指し得る。GSInstancecount値が使用される場合、各インスタンスは、1つのGS呼出しとしてカウントされる。この値は、WHQLの数字と一致すべきである。この値は、Gsinstanceごとに、入力プリミティブごとに一度送られる、GSブロックからの1ビットのパルスを使用して制御され得る。いくつかの例では、GSブロックは、GS増幅がウェーブサイズより大きい場合、入力GSプリミティブを複数回送ることができる。この値は通常、GS入力プリミティブごとに一度カウントされる。

- ・GSPrimitivesは、生成されるGS出力プリミティブの数を指し得る。この値は、「切断」操作に起因する部分的なプリミティブを何ら含まなくてよい。この値は、WHQLの数字と一致し得る。この値は、プリミティブが構成される位置キャッシュへのアクセスの後で、かつ、「切断」操作または頂点消滅イベントが原因で部分的なプリミティブが脱

10

20

30

40

50

落した後で、P Cからの出力プリミティブごとに1ビットのパルスを使用して制御され得る。

- ・CInvocationsは、いわゆる「クリッパー」が実行される回数を指し得る。この値は、G P U 36の具体的なハードウェアに依存し得る。

- ・CPrimitivesは、クリッパーが生成したプリミティブの数を指し得る。この値は、G P U 36の具体的なハードウェアに依存し得る。

- ・PSInvocationsは、ピクセルシェーダ(P S)のスレッド(「ファイバー」とも呼ばれ得る)が呼び出される回数を指し得る。

- ・CSInvocationsは、計算ファイバーが呼び出される回数を指し得る。

【0141】

10

[0160]上で説明された値に加えて、ストリームごとに保持される、2つのストリームアウト関連のクエリカウントがあり得る。これらのストリームアウト関連の値は、次の値を含み得る。

- ・NumPrimitiveWrittenは、ドローコールが終了する前に、所与のストリームに対して書かれるプリミティブの総数を指し得る。この値はまた、完成したプリミティブのためのバッファの記憶容量がなくなったときに、ストリームと結び付けられるバッファのデータを含み得る。この値は、完成したプリミティブを記憶するための空間が所与のストリームのバッファのいずれかに存在するたびに、頂点パラメータキャッシュ(V P C)からC Pへのストリームごとの1ビットのパルスを使用して制御され得る。

- ・PrimitiveStorageNeededは、ストリームと結び付けられるいずれのバッファの記憶容量もなくなっていなければ書き込まれることが可能であったであろう、プリミティブの総数を指し得る。この値は、ストリームに対するプリミティブがG Sによって生成されるたびに、V P CからC Pへのストリームごとに1ビットのパルスを使用して制御され得る。

20

【0142】

[0161]通常、G P U 36は、V P Cから直接、ストリームアウトをサポートすることができる。上で述べられたように、G Sによってサポートされる最大で4つのストリームがあり得る。これらのストリームの各々は、最大で4つのバッファに束縛されることがあり、バッファは通常、異なるストリームの間で共有可能ではない。各バッファへの出力のサイズは、最大で128dwordsであってよく、これは頂点の最大サイズと同じである。しかしながら、ストライドは最大で512dwordsであり得る。ストリームからの出力データは複数のバッファに記憶され得るが、データは一般に、バッファ間で複製され得ない。説明のための例では、「color.x」がストリームと結び付けられたバッファの1つに書き込まれる場合、この「color.x」は、同じストリームと結び付けられた別のバッファに送られなくてよい。

30

【0143】

[0162]バッファへのストリームアウトは、完成したプリミティブとして実行され得る。すなわち、たとえば、2つのみの頂点に対する所与のストリームのための空間がいずれかのバッファにあり、プリミティブのタイプが三角形である(たとえば、3つの頂点を有する場合、プリミティブの頂点は、そのストリームと結び付けられるいずれのバッファにも書き込まれなくてよい。

40

【0144】

[0163]G Sがヌルであり、ストリームアウトが有効にされる場合、ストリームアウトは、デフォルトのストリーム0として識別され得る。ストリームアウトが実行されているとき、位置情報は、V P C、さらにはP Cにも書き込まれることがあり、これはさらなるスロットを消費し得る。加えて、ピンングが実行されるとき(たとえば、タイルベースのレンダリングのために頂点をピンに割り当てるプロセス)、ストリームアウトはピンングパスの間に実行され得る。

【0145】

[0164]D i r e c t X 10のようないくつかのA P Iでは、ストリームアウトデータ

50

を消費する、DrawAuto機能（以前に作成されたストリームをパッチしてレンダリングし得る）が規定され得る。たとえば、GPUドライバは、メモリアドレスとともに、所与のストリームに対するストリームアウトフラッシュのイベントを送ることができる。VPCは、そのようなイベントを受け取ると、RBBMに確認応答（ack）ビットを送ることができる。RBBMは、ackビットを受け取ると、バッファにおいて利用可能なバッファ空間の量（バッファリングされた満杯のサイズ）を、ドライバにより規定されるメモリまたはメモリ位置に書き込む。

【0146】

[0165] その間、コマンドプロセッサ（CP）内に含まれ得るプリフェッチパーサ（PFP）は、任意のドローコールの送信を待機する。メモリアドレスが書き込まれると、PFPは次いで、次のドローコールを送ることができる。次のドローコールが自動ドローコールである場合、GPUドライバは、ドローコールと状態の変化とを示すパケット（たとえば、いわゆる「PM4」パケット）の一部として、満杯のバッファサイズを含むメモリアドレスを送ることができる。PFPは、そのメモリ位置からbuffer_filled_sizeを読み取り、ドローコールをPCに送る。

10

【0147】

[0166] 図7は、本開示の態様による、頂点シェーディング操作とジオメトリシェーディング操作とを実行するための例示的なプロセスを示すフローチャートである。GPU 36（図1）によって実行されるものとして説明されるが、図7に関して説明される技法は、種々のGPUまたは他のプロセッシングユニットによって実行され得ることを理解されたい。

20

【0148】

[0167] GPU 36は最初に、たとえば、頂点シェーダ命令を受け取ると、頂点シェーディング操作を呼び出すことができる（210）。頂点シェーディング操作を呼び出すことで、GPU 36は、頂点シェーディング操作のために1つまたは複数のシェーディングユニット40を指定し得る。加えて、GPU 36の他のコンポーネント（頂点パラメータキャッシュ、ラスタライザなどのような）は、指定されたシェーディングユニット40の各々からの入力ごとに、単一の出力を受け取るように構成され得る。

【0149】

[0168] GPU 36は、頂点シェーディング操作のために指定されたハードウェアシェーディングユニットによって、頂点シェーディング操作を実行して、入力される頂点をシェーディングすることができる（212）。すなわち、ハードウェアシェーディングユニットは、頂点シェーディング操作を実行して、入力された頂点をシェーディングし、頂点シェーディングされたインデックスを出力することができる。ハードウェアシェーディングユニットは、1つの頂点を受け取り、1つのシェーディングされた頂点を出力することができる（たとえば、入力と出力との間の1:1の関係）。

30

【0150】

[0169] GPU 36は、ジオメトリシェーディング操作を実行するかどうかを判定することができる（214）。GPU 36は、たとえば、モード情報に基づいて、そのような判定を行うことができる。すなわち、GPU 36は、パッチコードを実行して、任意の有効なジオメトリシェーダ命令が実行された頂点シェーダ命令に付加されるかどうかを判定することができる。

40

【0151】

[0170] GPU 36がジオメトリシェーディング操作を実行しない場合（ステップ214のいいえの分岐）、GPUのハードウェアシェーディングユニットは、各々の入力された頂点に対する1つのシェーディングされた頂点を出力することができる（222）。GPU 36がジオメトリシェーディング操作を実行する場合（ステップ214のはいの分岐）、ハードウェアシェーディングユニットは、ジオメトリシェーディング操作の複数のインスタンスを実行して、受け取られた頂点に基づいて1つまたは複数の新たな頂点を生成することができる（216）。たとえば、ハードウェアシェーディングユニットは、所

50

定の数のジオメトリシェーディングのインスタンスを実行することができ、各インスタンスは出力識別子と関連付けられる。ハードウェアシェーディングユニットは、ジオメトリシェーディング操作の各インスタンスに対する出力カウントを保持することができる。加えて、出力識別子は、各々の出力された頂点に割り当てられ得る。

【0152】

[0171]したがって、ジオメトリシェーディングされた頂点をいつ出力するかを決定するために、ハードウェアシェーディングユニットは、出力カウントが出力識別子と一致するときを決定することができる(218)。たとえば、ジオメトリシェーディング操作に対する出力カウントが出力識別子と一致しない場合(ステップ218のいいえの分岐)、そのジオメトリシェーディング操作と関連付けられる頂点は廃棄される。ジオメトリシェーディング操作に対する出力カウントが出力識別子と一致する場合(ステップ218のはいの分岐)、ハードウェアシェーディングユニットは、ジオメトリシェーディング操作と関連付けられる頂点を出力することができる。このようにして、頂点シェーディングのために指定されるハードウェアシェーディングユニットは、単一のシェーディングされた頂点を出力し、ジオメトリシェーディングプログラムの各インスタンスに対する任意の使用されない頂点を廃棄し、これによって、1:1という入力対出力の比を維持する。

【0153】

[0172]図8は、テッセレーションステージを含む例示的なグラフィックスプロセッシングパイプライン238を示すブロック図である。たとえば、パイプライン238は、入力アセンブラステージ240と、頂点シェーダステージ242と、ハルシェーダステージ244と、テッセレータステージ246と、ドメインシェーダステージ248と、ジオメトリシェーダステージ250と、ラスタライザステージ252と、ピクセルシェーダステージ254と、出力マージアステージ256とを含む。いくつかの例では、DirectX 11 APIのようなAPIは、図8に示されるステージの各々を使用するように構成され得る。グラフィックスプロセッシングパイプライン238は、GPU 36によって実行されるものとして以下で説明されるが、種々の他のグラフィックスプロセッサによって実行され得る。

【0154】

[0173]図8に示されるいくつかのステージは、図2に関して示され説明されたステージ(たとえば、アセンブラステージ240、頂点シェーダステージ242、ジオメトリシェーダステージ250、ラスタライザステージ252、ピクセルシェーダステージ254、および出力マージアステージ256)と同様に、またはそれと同じように構成され得る。加えて、パイプライン238は、ハードウェアテッセレーションのための追加のステージを含む。たとえば、グラフィックスプロセッシングパイプライン238は、図2に関して上で説明されたステージに加えて、ハルシェーダステージ244と、テッセレータステージ246と、ドメインシェーダステージ248とを含む。すなわち、ハルシェーダステージ244、テッセレータステージ246、およびドメインシェーダステージ248が、たとえば、CPU 32によって実行されているソフトウェアアプリケーションによる実行ではなく、GPU 36によるテッセレーションに対応するために含まれる。

【0155】

[0174]ハルシェーダステージ244は、頂点シェーダステージ242からプリミティブを受け取り、少なくとも2つの動作を実行することを担う。まず、ハルシェーダステージ244は通常、テッセレーション係数のセットを決定することを担う。ハルシェーダステージ244は、プリミティブごとに一度、テッセレーション係数を生成することができる。テッセレーション係数は、所与のプリミティブのテッセレーションをどの程度精密に行うか(たとえば、プリミティブをどのようにより小さな部分に分割するか)を判定するために、テッセレータステージ246によって使用され得る。ハルシェーダステージ244はまた、ドメインシェーダステージ248によって後で使用される制御ポイントを生成することを担う。すなわち、たとえば、ハルシェーダステージ244は、ドメインシェーダステージ248によって使用される制御ポイントを生成し、レンダリングにおいて最終的

に使用される、実際のテッセレーションが行われた頂点を作成することを担う。

【0156】

[0175] テッセレータステージ246がハルシェーダステージ244からのデータを受け取ると、テッセレータステージ246は、いくつかのアルゴリズムの1つを使用して、現在のプリミティブのタイプに対する適切なサンプリングパターンを決定する。たとえば、一般に、テッセレータステージ246は、現在の「ドメイン」内の座標点のグループへと、要求された量のテッセレーション（ハルシェーダステージ244によって決定されるような）を変換する。すなわち、ハルシェーダステージ244からのテッセレーション係数、さらにはテッセレータステージ246の具体的な構成に応じて、テッセレータステージ246は、より小さな部分への入力プリミティブのテッセレーションを行うために、現在のプリミティブのどの点がサンプリングされる必要があるかを決定する。テッセレータステージの出力は、重心座標を含み得るドメイン点のセットであり得る。

10

【0157】

[0176] ドメインシェーダステージ248は、ハルシェーダステージ244によって生成される制御ポイントに加えてドメイン点を取り込み、ドメイン点を使用して新たな頂点を作成する。ドメインシェーダステージ248は、現在のプリミティブ、テクスチャ、手順的アルゴリズム、または他の何かに対して生成される制御ポイントの完全なリストを使用して、各々のテッセレーションが行われた点に対する重心「位置」を、パイプライン中の次のステージに渡される出力ジオメトリへと変換することができる。上で述べられたように、一部のGPUは、図8に示されたシェーダステージのすべてをサポートすることが不可能であり得る。たとえば、一部のGPUは、ハードウェアおよび/またはソフトウェアの制約（たとえば、限られた数のシェーディングユニット40および関連するコンポーネント）により、3つ以上のシェーディング操作を実行するようにシェーディングユニットを指定することが不可能であり得る。ある例では、いくつかのGPUは、ジオメトリシェーダステージ250、ハルシェーダステージ244、およびドメインシェーダステージ248と関連付けられる動作をサポートしないことがある。むしろ、GPUは、頂点シェーダステージ242とピクセルシェーダステージ252とを実行するようにシェーディングユニットに指定することに対するサポートのみを含み得る。したがって、シェーディングユニットによって実行される操作は、頂点シェーダステージ84およびピクセルシェーダステージ90と関連付けられる入力/出力インターフェースを堅持しなければならない。

20

30

【0158】

[0177] 加えて、比較的長いグラフィックスプロセッシングパイプラインをサポートすることは、比較的複雑なハードウェアの構成を必要とし得る。たとえば、ハルシェーダステージ244、テッセレータステージ246、およびドメインシェーダステージ248からの、制御ポイント、ドメイン点、およびテッセレーション係数は、オフチップメモリに対する読取りと書込みとを必要とすることがあり、このことは、メモリのバス帯域幅を消費し、消費される電力の量を増やし得る。この意味で、各シェーダステージに対して専用のシェーディングユニット40を使用する、多くのステージを伴うグラフィックスパイプラインを実装することは、より電力効率の低いGPUをもたらし得る。加えて、そのようなGPUはまた、メモリのバス帯域幅が限られている結果としての、オフチップメモリからのデータの取り出しの遅延により、レンダリングされる画像の出力がより遅くなり得る。

40

【0159】

[0178] 本開示の態様によれば、以下でより詳細に説明されるように、特定のシェーディング操作を実行するようにGPU36によって指定されるシェーディングユニット40は、2つ以上の操作を実行することができる。たとえば、頂点シェーディング（VS）操作を実行するように指定されるシェーディングユニット40はまた、ハルシェーダステージ244と関連付けられるハルシェーディング操作を実行することができる。別の例では、同じシェーディングユニット40はまた、ドメインシェーダステージ248と関連付けられるドメインシェーディング操作を実行し、続いて、ジオメトリシェーダステージ250と関連付けられるジオメトリシェーダ操作を実行することができる。

50

【 0 1 6 0 】

[0179]以下でより詳細に説明されるように、GPU 36は、ドロークールを2つのサブドロークール（たとえば、パスIおよびパスII）へと分割することによって上のシェーディング操作を実行することができ、各サブドロークールは関連するマージされたシェーダステージを有する。すなわち、GPU 36は、頂点シェーディング操作を実行するためにシェーディングユニット40を呼び出すことができるが、第1のパスの間にハルシェーディング操作を実行するように、シェーディングユニット40を実装することもできる。GPU 36は次いで、同じシェーディングユニット40（頂点シェーディング操作を実行するように指定される）を使用して、ハルシェーディング、ドメインシェーディング、またはジオメトリシェーディングのタスクを実行するようにシェーディングユニット40を決して再指定することなく、ドメインシェーディング操作とジオメトリシェーディング操作とを実行することができる。

10

【 0 1 6 1 】

[0180]図9は、より詳細にテッセレーションを示す概念図である。ハルシェーダ（HS）ステージ244およびドメインシェーダ（DS）248は、完全なシェーダステージであってよく、このステージの各々は、定数バッファ、テクスチャ、および他のリソースの固有のセットを伴う。一般に、テッセレーションは、パッチと呼ばれるプリミティブのタイプを使用して実行され得る。したがって、図9に示される例では、ハルシェーダステージ244は最初に、1つまたは複数の入力される制御ポイントを受け取り、これはパッチ制御ポイントと呼ばれ得る。パッチ制御ポイントは、（たとえば、APIを使用して）開発者により制御されるものであり得る。ハルシェーダステージ244は、以下で説明されるように、計算を実行して、ドメインシェーダステージ248によって使用される制御ポイントを含むいわゆるベジェパッチを生成することができる。

20

【 0 1 6 2 】

[0181]ハルシェーダステージ244はまた、パッチのテッセレーションの量を制御するために使用され得る、テッセレーション係数を生成する。たとえば、ハルシェーダステージ244は、パッチの視点および/または視距離に基づいて、どの程度テッセレーションを行うかを決定し得る。オブジェクトがあるシーンにおいて見る者に比較的近い場合、比較的多量のテッセレーションが、一般に滑らかに見えるパッチを生成するために必要とされ得る。オブジェクトが比較的遠い場合、より少量のテッセレーションが必要とされ得る。

30

【 0 1 6 3 】

[0182]テッセレータステージ246は、テッセレーション係数を受け取り、テッセレーションを実行する。たとえば、テッセレータステージ246は、多数の{U, V}座標を生成するための均一の等級を有する所与のパッチ（たとえば、ベジェパッチ）に対して行われる。{U, V}座標は、パッチに対するテクスチャを提供することができる。したがって、ドメインシェーダステージ248は、制御ポイント（変位情報を有する）と、{U, V}座標（テクスチャ情報を有する）と、出力されるテッセレーションが行われた頂点とを受け取ることができる。上で説明されたように、これらのテッセレーションが行われた頂点は次いで、ジオメトリシェーディングされ得る。

40

【 0 1 6 4 】

[0183]本開示の態様によれば、かつ以下でより詳細に説明されるように、ハルシェーダステージ244およびドメインシェーダステージ248と関連付けられるシェーディング操作は、GPUの同じシェーディングユニット（シェーディングユニット40のような）によって実行され得る。すなわち、たとえば、1つまたは複数のシェーディングユニット40は、頂点シェーディング操作を実行するように指定され得る。頂点シェーディング操作に加えて、GPUは、シェーダが、順番に、かつテッセレーション操作を実行するように再構成されることなく、同じシェーディングユニットによって実行されるように、ハルシェーダステージ244およびドメインシェーダステージ248と関連付けられるシェーダ命令を付加することができる。

50

【 0 1 6 5 】

[0184]図 1 0 A および図 1 0 B は、本開示の態様による、グラフィックスレンダリングパイプラインにおけるデータフローの概念図である。たとえば、図 1 0 A は、頂点シェーダステージ 2 6 0 と、ハルシェーダステージ 2 6 2 と、テッセレータステージ 2 6 4 と、ドメインシェーダステージ 2 6 6 と、ジオメトリシェーダステージ 2 6 8 と、ストリームアウト 2 7 0 と、ピクセルシェーダステージ 2 7 2 とを示す。一般に、図 1 0 A に示されるシェーダステージの各々は、シェーディング操作を実行するための関連するハードウェアを表す。すなわち、たとえば、頂点シェーダステージ 2 6 0、ハルシェーダステージ 2 6 2、ドメインシェーダステージ 2 6 6、ジオメトリシェーダステージ 2 6 8、およびピクセルシェーダステージ 2 7 2 の各々は、シェーディングユニット 4 0 のような、別々に指定されたプロセッシングユニットと関連付けられ得る。

10

【 0 1 6 6 】

[0185]図 1 0 A に示される例では、頂点シェーダステージ 2 6 0 は、いわゆる「パッチ制御ポイント」（または、図 8 および図 9 に関して上で説明されるような「制御ポイント」）で呼び出され得る。所与のパッチの中の点は、ハルシェーダステージ 2 6 2 に可視であってよく、ハルシェーダステージ 2 6 2 は、それらの点を使用して、テッセレーションステージ 2 6 4 による使用のためのテッセレーション係数を計算する。ハルシェーダステージ 2 6 2 はまた、ドメインシェーダステージ 2 6 6 による使用のための、パッチ制御ポイントと定数データとを出力することができる。

【 0 1 6 7 】

20

[0186]いくつかの例では、テッセレータステージ 2 6 4 は、テッセレーションを実行するための固定された機能のハードウェアユニットを含み得る。テッセレータステージ 2 6 4 は、ハルシェーダステージ 2 6 2 からテッセレーション係数と制御ポイントとを受け取り、いわゆるドメイン点（たとえば、どこでテッセレーションを行うかを規定する { U , V } 点）を出力することができる。ドメインシェーダステージ 2 6 6 は、これらのドメイン点を使用して、ハルシェーダステージ 2 6 2 からの出力されるパッチデータを使用して頂点を計算する。ドメインシェーダステージ 2 6 6 からのあり得る出力プリミティブは、ラスタライズのために、ストリームアウト 2 7 0 のために、またはジオメトリシェーダステージ 2 6 8 へと送信され得る、たとえば、点、線、または三角形を含む。テッセレーション係数のいずれかが 0 以下である場合、または数字ではない（N a N）場合、パッチは間引かれ得る（さらに計算されることなく廃棄され得る）。

30

【 0 1 6 8 】

[0187]図 1 0 A に示されるシェーダステージは、1 つまたは複数のグラフィックス A P I をサポートすることができる。説明のための例では、頂点シェーダステージ 2 6 0、ハルシェーダステージ 2 6 2、ドメインシェーダステージ 2 6 6、ジオメトリシェーダステージ 2 6 8、およびピクセルシェーダステージ 2 7 2 は、D i r e c t X 1 1 A P I をサポートすることができる。すなわち、D i r e c t X 1 1 A P I を使用して作成されたコードが、グラフィックスデータをレンダリングするために、頂点シェーダステージ 2 6 0、ハルシェーダステージ 2 6 2、ドメインシェーダステージ 2 6 6、ジオメトリシェーダステージ 2 6 8、およびピクセルシェーダステージ 2 7 2 によって実行され得る。しかしながら、ハルシェーダステージ 2 6 2、ドメインシェーダステージ 2 6 6、および/またはジオメトリシェーダステージ 2 6 8 のようないくつかのステージは、すべてのグラフィックスレンダリングパイプラインに含まれなくてよく、すべての G P U によって実行されなくてよい。たとえば、D i r e c t X 1 1 A P I はそのようなステージに対するサポートを含むが、いくつかのより以前の改訂（たとえば、D i r e c t X 9 および 1 0）はそのようなサポートを含まない。したがって、D i r e c t X A P I のより以前の改訂によって作成されたコードを実行するように設計される G P U（または他の A P I のために設計された G P U）は、ハルシェーダステージ 2 6 2、ドメインシェーダステージ 2 6 6、および/またはジオメトリシェーダステージ 2 6 8 と関連付けられる操作を実行するようにシェーディングユニット 4 0 を指定することが不可能であり得る。

40

50

【 0 1 6 9 】

[0188]本開示の態様によれば、図 1 0 A のシェーダステージの 2 つ以上は、シェーダステージが単一のハードウェアシェーディングユニット（たとえば、シェーディングユニット 4 0 のような）によって実行されるという点でマージされ得る。たとえば、本開示の態様によれば、GPU（GPU 3 6 のような）は、図 1 0 B に関して以下で説明されるように、ドロークールを実行して図 1 0 A に示されるシェーダステージを行うとき、複数のパスを実行することができる。

【 0 1 7 0 】

[0189]図 1 0 B は、マージされた頂点シェーダおよびハルシェーダ（VS / HS）ステージ 2 8 0 を有する第 1 のパス（パス I）を含む、グラフィックスレンダリングパイプラインにおけるデータフローを示す。加えて、データフローは、テッセレーションステージ 2 8 2 と、マージされたドメインシェーダおよびジオメトリシェーダ（DS / GS）ステージ 2 8 4 と、ストリームアウト 2 8 6 と、ピクセルシェーダステージ 2 8 8 とを有する、第 2 のパス（パス II）を含む。図 1 0 B に示されるパスは、テッセレーション操作を有するドロークールを実行するように実施され得る。

10

【 0 1 7 1 】

[0190]たとえば、図 1 0 A に関して上で説明されたように、GPU 3 6 は、テッセレーション操作を含む入力ドロークールを実行することができる。GPU 3 6 は最初に、複数のサブドロークールへとドロークールを分割することができ、各サブドロークールは、パス I 操作とパス II 操作の両方を含む。GPU 3 6 がドロークールを分割する方式は、利用可能なメモリ（たとえば、オンチップ GPU メモリ、L 2、グローバルメモリ（GMEM）、またはオフチップメモリ）の量に少なくとも部分的に依存し得る。たとえば、GPU 3 6 は、GPU 3 6 がパス I 操作によって生成されたデータのすべてをパス II 操作において使用するためにローカルメモリに記憶することが可能であるように、サブドロークールを構成することができる。ドロークールの分割は、コマンドプロセッサ（CP）コードの制御のもとで、CP において行われてよく、CP コードは、入力ドロークールのタイプに基づき得る。

20

【 0 1 7 2 】

[0191]説明のための例では、ドロークールがレンダリングのための 1 0 0 0 個の関連するパッチを含むことを仮定する。加えて、ローカルメモリは 1 0 0 個のパッチと関連付けられるデータを記憶するための容量を有すると仮定する。この例では、GPU 3 6（または、GPU ドライバ 5 0 のような GPU のためのドライバ）は、ドロークールを 1 0 個のサブドロークールへと分割することができる。GPU 3 6 は次いで、1 0 個のサブドロークールの各々に対するパス I 操作とパス II 操作とを順番に実行する。

30

【 0 1 7 3 】

[0192]パス I 操作に関して、頂点シェーディング操作が GPU 3 6 によって呼び出されると、VS / HS ステージ 2 8 0 は、頂点シェーディング操作とハルシェーディング操作の両方を実行することができる。すなわち、マージされた VS / HS ステージ 2 8 0 は、1 つまたは複数のシェーディングユニットの単一のセットを含んでよく、頂点シェーダステージ 2 6 0 およびハルシェーダステージ 2 6 2 に関して上で説明された操作を順番に実行してよい。以下でより詳細に説明されるように、本開示の態様は、GPU 3 6 が、頂点シェーディング操作と同じシェーディングユニットによってハルシェーディング操作を実行しつつ、適切なインターフェースを依然として堅持することを可能にする。いくつかの例では、ハルシェーダ命令は、パッチコードを使用して頂点シェーダ命令に付加されてよく、これによって、同じシェーディングユニットが命令の両方のセットを実行することを可能にする。

40

【 0 1 7 4 】

[0193]GPU 3 6 は次いで、パス II 操作を実行する。たとえば、テッセレーションステージ 2 8 2 は、上のテッセレーションステージ 2 6 4 に関して説明されたように、テッセレーションを実行することができる。マージされた DS / GS ステージ 2 8 4 は、上

50

で説明されたマージされたV S / H Sステージ2 8 0と同じ、1つまたは複数のシェーディングユニット4 0のセットを含み得る。マージされたD S / G Sステージ2 8 4は、ドメインシェーダステージ2 6 6およびジオメトリシェーダステージ3 6 8に関して上で説明されたドメインシェーディング操作とジオメトリシェーディング操作とを順番に実行することができる。いくつかの例では、ジオメトリシェーダ命令は、パッチコードを使用してドメインシェーダ命令に付加されてよく、これによって、同じシェーディングユニットが命令の両方のセットを実行することを可能にする。その上、これらのドメインシェーダ命令およびジオメトリシェーダ命令は、(パスIの)ハルシェーダ命令に付加され得るので、同じシェーディングユニットが、頂点シェーディングと、ハルシェーディングと、ドメインシェーディングと、ジオメトリシェーディングとを、再構成されることなく実行することができる。

10

【0 1 7 5】

[0194]パスI Iのジオメトリシェーディング操作は、上で説明されたものと同じジオメトリシェーディング操作を基本的に含み得る。しかしながら、パスI I操作を開始するとき、G P Rにより初期化された入力(前はV Sステージのための、今はD Sステージのための)は、頂点フェッチデコーダ(V F D)からフェッチされたデータではなく、テッセレーションステージ2 8 2によって生成される(u, v, patch_id)を含み得る。P Cは、パスI Iに対するrel_patch_idも計算することができ、テッセレーションステージ2 8 2によって計算される(u, v)とともに、パッチI D情報をD Sに渡すことができる。テッセレーションステージ2 8 2は、テッセレーション係数を使用して、テッセレーションが行われた頂点の(u, v)座標を生成することができる。テッセレーションステージ2 8 2の出力は、さらなる増幅(ジオメトリシェーディング)またはストリームアウト2 8 6のためにテッセレーションが行われることを準備するために、マージされたD S / G Sステージ2 8 4に与えられ得る。D Sは、オフチップスクラッチメモリからの、ハルシェーダ(H S)の出力制御ポイントデータとH Sパッチ定数データとを使用する。

20

【0 1 7 6】

[0195]いくつかの例では、図1 0 Bに示される2つのパスは、連続的に実行され得るが、2つのパスの間のアイドル状態の待機によって分離され得る。たとえば、G P UのC Pは、パスI操作のためのドローコールを送ることができる。データに対してパスI Iを開始する前に、G P Uは、制御ポイントの値がローカルメモリに完全に書き込まれるのを待機することができる。現在値がローカルメモリにおいて利用可能であることを確実にするために、G P Uは、G P UのコンポーネントがパスI I操作を開始する前はアイドル状態であることを確認することができる。

30

【0 1 7 7】

[0196]コマンドプロセッサ(C P)は次いで、パスI Iのためのドローコールを送ることができる。ある例では、パスI Iにおいて行われた作業の量に対する、第1の有用な頂点を開始するための遅延の量の比は、およそ2 %未満であり得る。したがって、いくつかの例では、パスIとパスI Iとの間には重複がないことがある。他の例では、以下で説明されるように、G P Uは、パスI操作とパスI I操作の間に重複を含み得る。すなわち、G P Uは、以前のドローコールのパスI Iのピクセルシェーダステージ2 8 8のピクセルシェーディング操作を、現在のドローコールのパスIのV S / H Sステージ2 8 0の頂点シェーディング操作と重複させることができ、それは、ピクセルシェーダの処理が頂点シェーダの処理よりも長くかかり得るからである。

40

【0 1 7 8】

[0197]本開示の態様によれば、プリミティブコントローラ(P C)は、パスIの後にPA SS_doneイベントを送ることができ、これは、ハードウェアユニットがパスI Iに切り替えることを助け得る。パスIとパスI Iとの間に重複があり得る例では、パスI操作とパスI I操作の存在は、命令を実行するシェーダプロセッサにおいて相互に排他的であり得る。しかしながら、パスI Iに対するテッセレーション係数は、パスIがまだ実行されている間にフェッチされ得る。

50

【 0 1 7 9 】

[0198]図 1 1 に関して以下で説明されるように、P C は、どれだけのパス I のウェーブが完了したかを記録するために、シェーディングされたパッチごとにカウンタを保持することができる。これらのカウンタは、どれだけのパッチがパス I の処理を完了したかを示すことができる。すべてのカウンタ値が 0 より大きくなるとすぐに、テッセレーション係数が、パス I I のためにフェッチされ得る。したがって、パス I I は、パス I が完了する前に開始し得る。しかしながら、パス I のドロークールに対するインデックスのすべてが処理されるまで、パス I I に対するドロークールは開始しなくてよい。このようにして、複数のパスの間でのパイプラインのフラッシュ（ローカル G P U メモリから外部メモリへの移行）が回避され得る。

10

【 0 1 8 0 】

[0199]図 1 1 は、本開示で説明される技法を実施して頂点シェーディング操作とハルシェーディング操作とを実行する、ハードウェアシェーディングユニットの例示的な動作を示す図である。たとえば、図 1 1 は一般に、本開示の技法に従って、図 1 0 B に関して上で説明されたように、ドロークールの第 1 のパス（パス I）の間に頂点シェーディング操作とハルシェーディング操作とを実行することを示す。G P U 3 6（図 1）に関して説明されるが、本開示の態様は、種々の他のコンポーネントを有する多種多様な他の G P U によって実行され得る。

【 0 1 8 1 】

[0200]図 1 1 の例では、G P U 3 6 は、頂点シェーディング操作を実行するようにシェーディングユニット 4 0 を指定することができ、このシェーディングユニット 4 0 はまた、最終的に、以下でより詳細に説明されるように、ハルシェーディングと、ドメインシェーディングと、ジオメトリシェーディングとを、そのようなシェーディング操作を実行するように再構成されることなく、実行することができる。たとえば、シェーディングユニット 4 0 は最初に、頂点シェーディング操作を実行して、点 p 0 ~ p 2 として図示される 3 つの頂点を有する入力プリミティブ（トライアングルストリップ）を生成することができる。

20

【 0 1 8 2 】

[0201]頂点シェーディング操作を実行した後で、G P U 3 6 は、シェーディングされた頂点をローカルのメモリリソースに記憶することができる。たとえば、G P U 3 6 は、（たとえば、G P U メモリ 3 8 の）位置キャッシュに頂点シェーダ出力をエクスポートすることができる。頂点シェーディング操作およびハルシェーディング操作は、V S E N D 命令によって分離され得る。したがって、V S E N D 命令を実行し頂点シェーディング操作を完了した後、頂点シェーディング操作を実行するように指定された 1 つまたは複数のシェーディングユニット 4 0 は、各々、ハルシェーディング操作の実行を開始する。

30

【 0 1 8 3 】

[0202]同じシェーディングユニット 4 0 は次いで、ハルシェーディング操作を実行して、制御ポイント V 0 ~ V 3 を有する出力パッチを生成することができる。この例では、シェーディングユニット 4 0 は、ハルシェーダ操作の複数のインスタンスを実行する（これは、図 4 に関して上で説明されたジオメトリシェーダ操作と同様の方式で、出力識別子（O u t v e r t）によって図示されている）。ハルシェーダ操作の各インスタンスは、同じアルゴリズムを実行して、同じハルシェーディング操作を実行し、1 つまたは複数の新たな制御ポイント V 0 ~ V 3 のそれぞれのインスタンスを生成する。

40

【 0 1 8 4 】

[0203]すなわち、図 1 1 に示される表の 4 個の列は、ハルシェーダ操作（またはプログラム）の 4 個の別個のインスタンスに対応し、各列は左から右へ、0 ~ 3 のハルシェーダ操作 O u t v e r t によって識別され得る。ハルシェーダ操作のこれらの 4 個のインスタンスの各々は、シェーディングユニット 4 0 によって、しばしば同時に実行されて、1 つまたは複数の新たな制御ポイントの別個のインスタンスを生成する。したがって、ハルシ

50

ェーダ操作のインスタンスの各々は、4個すべての頂点(V0~V3)を生成するが、4個の新たな制御ポイントの対応する1つのみを出力する。ハルシェーダ操作の各インスタンスは、頂点シェーディング操作のために呼び出された、シェーディングユニット40の1:1のインターフェースを堅持するために、4個の新たな制御ポイントの対応する1つのみを出力する。

【0185】

[0204]図11の例では、ハルシェーダ操作の各々は、そのOutvertと一致する4個の新たな頂点の1つを出力する。したがって、Outvert = 0を有するハルシェーダ操作の第1のインスタンスは、4個の新たな頂点のうちの第1の頂点、V0を出力する。したがって、Outvert = 1を有するハルシェーダ操作の第2のインスタンスは、4個の新たな頂点のうちの第2の頂点、V1を出力する。したがって、Outvert = 2を有するハルシェーダ操作の第3のインスタンスは、4個の新たな頂点のうちの第3の頂点、V2を出力する。したがって、Outvert = 3を有するハルシェーダ操作の第4のインスタンスは、4個の新たな頂点のうちの第4の頂点、V3を出力する。ハルシェーダ値がローカルメモリに書き込まれた後、上で説明されたように、ドメインシェーディング操作およびジオメトリシェーディング操作が、第2のパス(パスII)の間に実行され得る。

10

【0186】

[0205]本開示の態様によれば、頂点シェーディング操作を実行するように指定された同じシェーディングユニット40はまた、上で説明されたハルシェーディング操作を実行する。その上、同じシェーディングユニット40がまた、ドローコールの第2のパス(パスII)の間に、ドメインシェーディング操作とジオメトリシェーディング操作とを実行することができる。たとえば、GPU 36は、状態をシェーダ固有のリソース(たとえば、ハルシェーダ、ドメインシェーダ、および/またはジオメトリシェーダの定数、テクスチャオフセットなど)へと変更することができる。GPU 36は、シェーディング操作に割り当てられたモード(ドローモード)に従って、この状態変更を実行することができる。

20

【0187】

[0206]以下に示される表4は、頂点シェーディングと、ハルシェーディングと、ドメインシェーディングと、ジオメトリシェーディングとを同じシェーディングユニット40によって実行するための、GPU 36によって保持され得る動作モードとパラメータとを示す。

30

【表 4】

表 4 : シェーディング操作を実行するためのモード

モード	モード 0 GS:オフ, HS:オフ	モード 1 GS:オン HS:オフ	モード 4 GS:オン, HS:オン (パスII)	モード 3 GS:オフ, HS:オン (パスII)	モード 2 GS:オフ, HS:オン (パスI)
フロー	VS→PS	VS GS→PS	DS GS →PS	DS→PS	VS HS
インデックス (32ビット)	頂点インデ ックス(VS)	頂点インデ ックス(VS)	u(15:0) v (31:16)	u(15:0) v (31:16)	頂点 インデックス
uv_msb (2ビット)	使用 されない	使用 されない	u、v の上位 ビット	u、v の上位 ビット	使用 されない
PrimitiveID (32ビット)	使用 されない	PrimitiveID (GS)	PrimitiveID (DS, GS)	PrimitiveID (DS)	PrimitiveID (HS)
Rel_patchid (32ビット)	使用 されない	使用 されない	Rel_patchid (DS)	Rel_patchid (DS)	Rel_patchid (HS)
Misc (25ビット)	使用 されない	misc→ rel_primID (4:0)	misc→ rel_primID (4:0)	使用 されない	misc→ rel_primID (4:0)
		misc→ rel_vertex (9:5)	misc→ rel_vertex (9:5)		misc→ rel_vertex (9:5)
		misc→ GsInstance (14:10)	misc→ GsInstance (14:10)		misc→ outvertID (14:10)
		misc→ Gsoutvertex (24:15)	misc→ Gsoutvertex (24:15)		
Vs_valid (1ビット)					
Gshs_valid (1ビット)					
モード (2:0)	モード= モード_0	モード= モード_1	モード = モード_4	モード= モード_3	モード= モード_2
Instance__c md (2ビット)					

【 0 1 8 8 】

[0207]いくつかの例では、上の表 4 に示されるように、いくつかのシェーディング操作は、特定のドロークールに対しては実行されなくてよい。たとえば、ドロークールは、頂点シェーディング操作と、ハルシェーディング操作と、ドメインシェーディング操作と、ピクセルシェーディング操作とを含み得るが、(モード 3 について示されるように)ジオメトリシェーディング操作を含まないことがある。GPU 36 は、モード情報を使用し

10

20

30

40

50

て、ドローコールを実行するときどのシェーディング操作を行うかを決定することができる。

【 0 1 8 9 】

[0208]以下で示される表 5 は、ジオメトリシェーディング操作を実行することなくパス I I 操作を実行するときのパラメータ値を示す。

【表 5】

表5:ジオメトリシェーディングを伴わないパラメータ値

モード3 GS:オフ、 HS:オン	ファイ バー0	ファイ バー1	ファイ バー2	ファイ バー3	ファイ バー4	ファイ バー5	ファイ バー6	ファイ バー7
Valid_as_ input	1	1	1	1	1	1	1	1
頂点インデッ クス(VS)	U V	U V	U V	U V	U V	U V	U V	U V
Uv_msb	u v	u v	u v	u v	u v	u v	u v	u v
<i>primitiveID</i> (HS)	105	105	105	105	105	105	105	105
<i>Rel_patchID</i>	5	5	5	5	5	5	5	5

【 0 1 9 0 】

[0209]以下で示される表 6 は、ジオメトリシェーディング操作を実行することを含むパス I I 操作を実行するときのパラメータ値を示す。

10

20

【表 6】

表6:ジオメトリシェーディングを伴うパラメータ値

モード 4 GS:オフ、 HS:オン	ファイ バー 0	ファイ バー 1	ファイ バー 2	ファイ バー 3	ファイ バー 4	ファイ バー 5	ファイ バー 6	ファイ バー 7
Valid_as_ input	1	1	1	0	0	0	0	0
頂点インデッ クス(VS)	U V	U V	U V	U V	0	0	0	0
Uv_msb	u v	u v	u v	u v	0	0	0	0
primitiveID (HS およびGS)	105	105	105	105	105	105	105	105
Rel_patchID	5	5	5	5	5	5	5	5
Valid_as_outp ut	1	1	1	1	1	1	1	1
misc→ rel_primID (4:0)	0	0	0	0	0	0	0	0
misc→ rel_vertex (9:5)	0	1	2	0	0	0	0	0
misc→ GSInstance1 (4:10)	0	0	2	0	0	0	0	0
misc→ GsOutvertex (24:15)	0	1	2	3	4	5	6	7

【 0 1 9 1 】

[0210]図 1 1 に示されるような第 1 のパス (パス I) と関連付けられる操作を完了した後、GPU 36 はアイドル状態を待機することができる。GPU 36 は次いで、ドローコールの第 2 のパス (パス II) を実行して、ドローコールを完了することができる。

【 0 1 9 2 】

[0211]図 1 2 A および図 1 2 B は、本開示の技法を実施するハードウェアシェーディングユニットによって実行され得る例示的な動作を示す。図 1 2 A および図 1 2 B は一般に、パス I に関して上で説明されたシェーディング操作に対応し得る。

【 0 1 9 3 】

[0212]たとえば、図 1 2 A は一般に、頂点シェーディング操作とハルシェーディング操作とを実行するときにマージされた VS / HS ハードウェアシェーディングユニットによって実行される動作のフローを示す。マージされた VS / HS ハードウェアシェーディングユニットは、いくつかの例では、頂点シェーディング操作を実行するように GPU 36 によって指定されるが本開示の技法に従って頂点シェーディング操作とハルシェーディ

ング操作の両方を実行する、シェーディングユニット40を含み得る。図12Bは、マージされたVS/Hシェーディングユニットによって実行され得る、図12Aに示される動作のフローに対応する擬似コードを一般に示す。

【0194】

[0213]図12Aに示されるように、ハードウェアシェーディングユニットは、VS操作を実行し、続いてHS操作を実行することができる。たとえば、GPU(GPU 36のような)は、頂点の属性、vertex_id、instance_id、primitive_id、およびmisc(上で説明されたような)を含む、システムにより生成された値をレジスタに書き込むことができる。上で述べられたように、システムにより生成された値を所定の位置にある一連のレジスタに記憶することによって、GPU 36は、VSステージおよびHSステージの各々に対する、システムにより生成された値にアクセスすることができる。したがって、HSステージは、システムにより生成された値がどこに記憶されたかを判定するために、VSステージに基づいてコンパイルされる必要がない。むしろ、GPU 36は、ステージの各々を実行するときに所定のメモリ位置にアクセスして、システムにより生成された必要とされる値にアクセスすることができる。

10

【0195】

[0214]ハードウェアシェーディングユニットは次いで、頂点シェーディング操作を実行して、1つまたは複数のシェーディングされた頂点を生成することができる。ハードウェアシェーディングユニットは、シェーディングされた頂点がハルシェーディング操作のために利用可能であるように、シェーディングされた頂点をローカルメモリに書き込むことができる。

20

【0196】

[0215]GPUは次いで、ハルシェーディング操作を実行する前に、メモリオフセットとプログラムカウンタとを切り替えることができる。GPUは、たとえば、上で説明されたパッチコードを実行するときに、そのようなタスクを実行することができる。ハードウェアシェーディングユニットは次いで、ローカルメモリからシェーディングされた頂点を読み取り、ハルシェーディング操作を実行して、1つまたは複数の制御ポイントとテッセレーション係数とを生成することができる。

【0197】

[0216]第1のパスの間に生成される制御ポイントおよびテッセレーション係数は、たとえば、ローカルGPUメモリに記憶され得る。いくつかの例では、制御ポイントおよびテッセレーション係数は、ローカルGPUメモリ内の別個のバッファに記憶され得る。

30

【0198】

[0217]図12Bは、上で説明されたパスI操作を実行するハードウェアシェーディングユニットによって実行され得るコードの例示的な一部分である。図12Bに示される例では、大文字の用語は、状態または定数レジスタである。斜字の用語は、シェーダ入力を示す。VS/H操作に割り振られるGPRの数は、(gprs_needed_for_vsとgprs_needed_for_hs)の大きい方である。したがって、VS操作で使用された後、GPRは解放され、HS操作のために使用される。

【0199】

[0218]いくつかの例では、シェーディング操作のVS部分では、(図5Bに関して上で述べられたように)有効なVSファイバーのみが実行される。「SWITCH_ACTIVE」命令に遭遇すると、カバレッジマスクビットが、HSシェーダと関連付けられるように変更され、アクティブなHSファイバーのみが実行される。このようにして、確保されたレジスタはVSとHSの両方のために使用されてよく、VSおよびHSは、HS操作を実行するようにシェーディングユニットを再指定することなく、単一のハードウェアシェーディングユニットによって実施され得る。

40

【0200】

[0219]図13Aおよび図13Bは、本開示の技法を実施するハードウェアシェーディングユニットによって実行され得る例示的な動作を示す。図13Aおよび図13Bは一般に

50

、上で説明されたパス I I シェーディング操作に対応し得る。

【 0 2 0 1 】

[0220]たとえば、図 1 3 A は一般に、ドメインシェーディング操作とジオメトリシェーディング操作とを実行するときにマージされた D S / G S ハードウェアシェーディングユニットによって実行される動作のフローを示す。マージされた D S / G S ハードウェアシェーディングユニットは、いくつかの例では、図 1 2 A および図 1 2 B に関して上で説明されたものと同じ、かつ最初は頂点シェーディング操作を実行するように G P U 3 6 によって指定された、シェーディングユニット 4 0 を含み得る。図 1 3 B は、マージされた D S / G S ハードウェアシェーディングユニットによって実行され得る、図 1 3 A に示される動作のフローに対応する擬似コードを一般に示す。

10

【 0 2 0 2 】

[0221]本開示の態様によれば、第 1 のパス（図 1 2 A および図 1 2 B に関して説明された）の後に、「アイドル状態を待機する」が続き得る。すなわち、データが第 1 のパスの間にメモリへ完全に書き込まれる前に、第 2 のパスの間にデータがローカルメモリから読み取られるのを防ぐために、G P U は、図 1 3 A および図 1 3 B に示される第 2 のパスの操作を開始する前はアイドル状態（たとえば、データを計算または転送していない）であるものとして登録するために、G P U の 1 つまたは複数のコンポーネントを待機することができる。

【 0 2 0 3 】

[0222]いずれの場合でも、図 1 3 A に示されるように、ハードウェアシェーディングユニットは、ドメインシェーディングとジオメトリシェーディングとを含むパス I I 操作を実行することができる（テッセレーションも、固定された機能のテッセレーションユニットによって実行され得る）。たとえば、G P U は、{U, V} 座標と、primitive_id と、misc（上で説明されたような）とを含む、システムにより生成された値をレジスタに書き込むことができる。上で述べられたように、システムにより生成された値を所定の位置にある一連のレジスタに記憶することによって、G P U 3 6 は、D S ステージおよび G S ステージの各々に対する、システムにより生成された値にアクセスすることができる。したがって、G S ステージは、システムにより生成された値がどこに記憶されたかを判定するために、D S ステージに基づいてコンパイルされる必要がない。むしろ、G P U 3 6 は、ステージの各々を実行するときに所定のメモリ位置にアクセスして、システムにより生成された必要とされる値にアクセスすることができる。

20

30

【 0 2 0 4 】

[0223]ハードウェアシェーディングユニットは次いで、ドメインシェーディング操作を実行して、1 つまたは複数のテッセレーションが行われた頂点を生成することができる。ハードウェアシェーディングユニットは、テッセレーションが行われた頂点がジオメトリシェーディング操作のために利用可能であるように、テッセレーションが行われた頂点をローカルメモリに書き込むことができる。

【 0 2 0 5 】

[0224]G P U は次いで、ジオメトリシェーディング操作を実行する前に、メモリオフセットとプログラムカウンタとを切り替えることができる。G P U は、たとえば、上で説明されたパッチコードを実行するときに、そのようなタスクを実行することができる。ハードウェアシェーディングユニットは次いで、ローカルメモリからテッセレーションが行われた頂点を読み取り、ジオメトリシェーディング操作を実行して、頂点パラメータキャッシュに記憶され得る 1 つまたは複数のジオメトリシェーディングされた頂点を生成することができる。

40

【 0 2 0 6 】

[0225]図 1 3 B に示される例では、大文字の用語は、状態または定数レジスタである。斜字の用語は、シェーダ入力を示す。このシェーダに割り振られる G P R の数は、(gprs_needed_for_vs と gprs_needed_for_gs) の大きい方である。したがって、D S 操作で使

50

すると、カバレッジマスクビットが、GS操作と関連付けられるように変更され、アクティブなGSファイバーのみが実行される。「END_1st」命令に遭遇すると、ハードウェアシェーダユニットは、定数ファイルおよびテクスチャポインタ（たとえば、リソースポインタ）に対するリソースオフセットを、GSによりプログラムされたオフセットへと切り替え、GSの第1の命令にジャンプすることができる。このようにして、確保されたレジスタは、DSシェーダステージとGSシェーダステージの両方によって使用されてよく、DSシェーダステージおよびGSシェーダステージは、パスI操作を実行した同じハードウェアシェーディングユニットによって実行され得る。

【0207】

[0226]図12A～図13Bの例に示されるように、単一のハードウェアシェーディングユニットが、4個の異なるシェーダステージを実行することができる。いくつかの例によれば、シェーダステージをマージするためのパッチコードは、どのシェーダステージがマージされているかに関係なく、同じであり得る。たとえば、DS操作は、（図12Bの一番上から2番目の破線のボックスにおいて示される）VS操作とHS操作とをマージするために使用されたものと同じパッチコードを使用して、GS操作とマージされ得る（図13Bの一番上から2番目の破線のボックスにおいて示される）。ハードウェアシェーディングユニットは、動作モード（上の表に関して示された説明されたような）に基づいて、適切なシェーディング操作へと切り替えることができ、これは、ドローのときにGPUによって決定され得る。

【0208】

[0227]本開示の態様によれば、各シェーダステージ（VS/GS/HS/DS）は、別個に、かつ、実行の間にどのようにステージがリンクされるかを知ることなく、まとめられ得る。したがって、3個のGPRが、primitiveID、rel_patch_ID、およびmiscのようなパラメータを記憶するために確保され得る。コンパイラは、DX10/DX11の適用形態において、入力属性または内部変数を、2つ超のGPRs IDへ記憶させ得る。

【0209】

[0228]図14は、本開示の態様による、マージされた頂点シェーディング操作と、ハルシェーディング操作と、ドメインシェーディング操作と、ジオメトリシェーディング操作とを実行するためのグラフィックスプロセッシングユニット330の例示的なコンポーネントを示す図である。図14の例は、マージされたVS/HSユニット（パスI）およびマージされたDS/GSユニット（パスII）332と、頂点パラメータキャッシュ（VPC）334と、テッセレータ337を有するプリミティブコントローラ（PC）336と、頂点フェッチデコーダ（VFD）338と、グラフィックスラスタライザ（GRAS）340と、レンダラバックエンド（RB）342と、コマンドプロセッサ（CP）344と、ピクセルシェーダ（PS）346とを含む。加えて、図14は、PM4パケットバッファ350と、頂点オブジェクト352と、インデックスバッファ354と、システムスクラッチ356と、フレームバッファ358とを有する、メモリ348を含む。

【0210】

[0229]図14の例では、VS/GSユニット332は、上で説明された方式で1つまたは複数のシェーディングユニットによって実装される。VPC 334は、ストリームアウトデータをメモリ348に記憶するために、ストリームアウト機能を実装することができる。PC 336は、変換される必要があり得る頂点を管理することができ、頂点を三角形のプリミティブへと組み立てる。VFD 338は、頂点のフォーマット状態に基づいて、頂点データをフェッチすることができる。GRAS 340は、入力として三角形の頂点を受け取ることができ、三角形の境界内にあるピクセルを出力することができる。プリフェッチパーサ（PFP）は、コマンドストリームを事前に復号し、メインCPエンジン344がデータを必要とするときまでにそのデータの準備ができているように、そのデータをポインタ（たとえば、リソースポインタ）を介してフェッチすることができる。

【0211】

[0230]DirectX 11のためのディスパッチ機構に関して、ドローコールが、C

10

20

30

40

50

P 3 4 4 によって2つのパスのドロヘと分割され得る。パスIの出力を記憶するために利用可能な記憶容量に基づいて、ドロコールは、複数のサブドロコールへと分割されてよく、各サブドロコールはパスIとパスIIとを有する。パスIがあるサブドロコールのために実行され、続いて、パスIIがそのサブドロコールのために実行されるように、各サブドロコールは、パスの順序を堅持することができる。

【0212】

[0231]パスIでサブドロコールを受け取ると、PC 3 3 6は、インデックスをフェッチし、VS/HS 3 3 2を使用してパッチプリミティブのタイプを処理することができる。VS/HS 3 3 2は、パッチごとに、

【数2】

$$HS_FIBERS_PER_PATCH = 2^{\lceil \log_2 (\max(\text{input_patch}, \text{output_patch})) \rceil}$$

【0213】

個のVSファイバーを作成し、ウェーブごとに整数個のパッチを収める（ウェーブは所与の量の作業である）。入力における頂点の再使用はない。VS/HS 3 3 2の出力はオフチップからシステムスクラッチ3 5 6へと転送されるので、位置キャッシュおよびパラメータキャッシュの割り振りはないことがある。

【0214】

[0232]HS_FIBERS_PER_PATCHに基づいて、GPUドライバ（図1に示されるGPUドライバ50のような）は、どれだけの入力プリミティブの頂点がローカルメモリ（VS/HS 3 3 2に対してローカル）に記憶されるかを計算することができる。これは次のように行われ得る。

【数3】

$$HS_LM_SIZE = \left\lceil \frac{\text{ウェーブ中のファイバー}}{HS_FIBERS_PER_PATCH} \right\rceil * \text{入力パッチ中の制御点} * \text{頂点のサイズ}$$

【0215】

ドライバが最終的なデータをメモリ3 4 8に書き込む前に中間のデータをローカルメモリに書き込むべきである場合、ドライバはまた、追加のサイズをHS_LM_SIZEに加算することができる。そのような追加の空間は、HSがHSの複数のステージにおいて（たとえば、HSの不変のステージにおいて）計算された制御ポイントを使用している場合、有用であり得る。このタイプのドロコールを受け取るハイレベルシーケンサ（HLSQ）は、どのシェーディングユニットのローカルメモリ（LM）がGS_LM_SIZEのために十分な記憶容量を有するかを確認することができる。HLSQは、そのような割り振りの開始基本アドレス、さらには、割り振られたウェーブによるローカルメモリに対する任意の読取りまたは書込みのアドレスを保持することができる。HLSQはまた、ローカルメモリに書き込むときに、割り振られたメモリ内の計算されたオフセットを基本アドレスに追加することができる。

【0216】

[0233]システムにより解釈される値（SIV）（たとえば、クリップ/間引きの距離、レンダリング対象、ビューポート）も、PS 3 4 6へとロードするためにVPC 3 3 4に提供され得る。シェーダステージ（たとえば、VSまたはGS）は、条件的にそれらの値を出力することができる。したがって、PS 3 4 6がそれらの値を必要とする場合、PS 3 4 6は、そのような条件を状態の一部として設定することができる。PS 3 4 6がそれらの値を必要とせず、そのような決定がピクセルシェーディング操作の集約の後に行われる場合、これらのSIVを出力する状態は、VSまたはGSがドロのときにそれらの値をVPC 3 3 4に書き込まないように、リセットされ得る。

【0217】

10

20

30

40

50

[0234]ヌルのGSに対して(ジオメトリシェーダステージが実行されていない場合)、ヌルのGSまたはヌルではないGSに対する別個のパスが存在しないように、コンパイラは、テンプレートGSも作成することができる。このテンプレートGSは、VSまたはドメインシェーダ(DS)の出力をローカルメモリに複製して、ローカルメモリからさらに複製してVPC 334へ出力することができる。これは、ストリームアウトが実行される場合にのみ行われ得る。

【0218】

[0235]どのシェーダが実施されているかに応じて、可視性ストリームをビンングして消費するプロセスは異なり得る。たとえば、いくつかのGPUは、タイルまたは「ピン」へとレンダリングされるように画像データを分割することができ、画像全体がレンダリングされるまで、各ピンを連続的に(または場合によっては、同時にもしくは並列に)レンダリングする。画像をピンへと分割することによって、GPUは、(オンチップメモリが、タイルをレンダリングするために十分な画像データを記憶するのに十分大きい可能性があることを考慮すると)オンチップメモリの要件を低減しつつ、オフチップメモリからのデータの取り出しをより少なくすることを助けることもできる。

【0219】

[0236]可視性ストリームに関して、Zバッファアルゴリズムが、他のプリミティブによって塞がれるプリミティブを決定するために使用され得る(したがって、レンダリングされる必要はない)。たとえば、GPUは、(深度の順で)最も後ろにあるプリミティブから、(やはり深度の順で)最も前にあるプリミティブへと作業して、各プリミティブを描くことができる。この例では、いくつかのプリミティブはレンダリングされるが、結局他のプリミティブがその上に描かれることがある。

【0220】

[0237]このいわゆる「オーバードロー」の結果として、GPUは、早期のZバッファアルゴリズムのテストを実行するように適合されてよく、これは、GPUがレンダリングを実行するときに無視または迂回されるべき、完全に塞がれる、または視界の中にないプリミティブをGPUが識別することを可能にする。この観点で、GPUは、各プリミティブおよび/またはオブジェクトに関して可視性情報と呼ばれ得るものを決定するように適合され得る。

【0221】

[0238]DX10に関して、ビンングパスの間、PC 336は、GSからのすべての出力プリミティブの終了の時点で、「プリミティブの終了」をGRAS 340に送る。したがって、可視性情報は、入力プリミティブごとに記録される。ストリームアウトは、ビンングパスの間に実行され得る。CP 344は、ビンングパスの終了の時点で、すべてのストリームアウトバッファ関連の情報を読み取ることができる。ジオメトリ関連のクエリカウンタは、ビンングパスの間に更新され得る。

【0222】

[0239]可視性パスは、可視性ストリームを読み取り、プリミティブごとの可視性情報が読み取られるとストリームを進めることができる。ストリームがラスタライズされていない場合、可視性パスは飛ばされ得る。それ以外の場合、PC 336は、可視性入力GSプリミティブを確認して、ストリームアウトを何ら伴わずにレンダリングするように処理する。

【0223】

[0240]DX11に関して、ビンングパスの間、PC 336は、パスIIにおけるGSからのすべての出力プリミティブの終了の時点で、「プリミティブの終了」をGRAS 340に送る(たとえば、入力パッチごとに1ビット)。ストリームアウトは、上で説明されたように実行され得る。可視性パスの間、可視性ストリームは、パッチとともにパスIにおいて処理される(可視性のあるパッチのみが処理され得る)。パスIIは、可視のパッチのみを処理し、可視のパッチのみに対してテッセレーション係数をフェッチする。

【0224】

[0241]以下に示される表 7 は、5 個の異なる動作のモードの各々に対する、ビニングパスとレンダリングパスとに関する情報を提供する。各モードは、上で説明されたように、単一のハードウェアシェーディングユニットによって実行されるある動作に対応する。

【表 7】

表 7：異なるモードに対するビニング

モード	VS段階	PS段階	ビニングパス	レンダリングパス
モード_0	VS	PS	プリミティブごとの可視性情報	可視性ストリームを消費する
モード_1	VS+GS	PS	入力プリミティブごとの可視性情報：増幅されたプリミティブに対して、ビンのカバレッジが、入力プリミティブに対する可視性情報を生成するために論理和をとられる	可視性ストリームを消費する
モード_2	VS+HS		可視性情報なし	可視性ストリームを消費する
モード_3	DS	PS	可視性情報が入力パッチごとに生成され、すべてのテッセレーションが行われたプリミティブのビンカバレッジが、入力プリミティブに対する可視性情報を生成するために論理和をとられる	可視性ストリームを消費しない
モード_4	(DS+GS)	PS	可視性情報が入力パッチごとに生成され、すべてのテッセレーションが行われたプリミティブおよびGSプリミティブのビンカバレッジが、入力プリミティブに対する可視性情報を生成するために論理和をとられる	可視性ストリームを消費しない

【0225】

[0242]図 15 は、本開示の態様による、同じハードウェアシェーディングユニットを使用して 2 つのレンダリングパスでグラフィックスレンダリングを実行することを示すフロー図である。GPU 36 (図 1) に関して説明されるが、本開示の態様は、種々の他のコンポーネントを有する多種多様な他の GPU によって実行され得る。

【0226】

[0243]図 15 の例では、GPU 36 は、グラフィックスをレンダリングするために現在実行されているドローコールがテッセレーション操作を含むかどうかを判定する (380)。上で説明されたように、テッセレーション操作は、たとえば、ハルシェーダステー

ジ、テッセレーションステージ、およびドメインシェーダステージと関連付けられる操作を含み得る。ドロークールがテッセレーション操作を含まない場合、GPU 36は、単一のパスを伴うレンダリングを実行することができる(382)。たとえば、GPU 36は、上で説明された方式で、頂点シェーディングと、ジオメトリシェーディングと、ピクセルシェーディングとを実行することができる。

【0227】

[0244]ドロークールがテッセレーション操作を含まない場合、GPU 36は、GPUメモリ38のようなローカルのGPUメモリリソースのサイズを決定することができる(384)。GPU 36は次いで、ドロークールを複数のサブドロークールへと分割することができる(386)。いくつかの例では、各サブドロークールは、上で説明されたパスI操作とパスII操作とを含み得る。たとえば、パスI操作は、頂点シェーディング操作とハルシェーディング操作とを含み得るが、パスII操作は、ドメインシェーディング操作とジオメトリシェーディング操作とを含み得る。

10

【0228】

[0245]各サブドロークールによってレンダリングされるデータの量は、GPUメモリ38のサイズに基づいて決定され得る。たとえば、GPU 36は、GPU 36がパスI操作によって生成されたデータのすべてをパスII操作において使用するためにローカルメモリに記憶することが可能であるように、サブドロークールを構成することができる。このようにして、上で説明されたように、GPU 36は、ローカルGPUメモリと、GPUの外部のメモリとの間で転送されるデータの量を減らすことができ、これにより、レンダリングと関連する遅延が減り得る。

20

【0229】

[0246]サブドロークールを決定した後で、GPU 36は、第1のサブドロークールに対するパスI操作を実行することができる(388)。上で述べられたように、パスI操作は、同じハードウェアシェーディングユニット、たとえば、1つまたは複数のシェーディングユニット40の各々を使用して、頂点シェーディング操作とハルシェーディング操作とを実行することを含み得る。すなわち、GPU 36は、頂点シェーディングを実行するようにいくつかのシェーディングユニット40を指定することができ、シェーディングユニット40の各々は、頂点シェーディング操作とハルシェーディング操作の両方を実行することができる。

30

【0230】

[0247]GPU 36はまた、第1のサブドロークールに対するパスII操作を実行することができる(390)。上で述べられたように、パスII操作は、同じ1つまたは複数のシェーディングユニット40を使用して、ドメインシェーディング操作とジオメトリシェーディング操作とを実行することを含み得る。やはり、GPU 36は、頂点シェーディング操作を実行するようにいくつかのシェーディングユニット40を指定し得るが、シェーディングユニット40の各々は、シェーディングユニット40の各々が頂点シェーディング操作と、ハルシェーディング操作と、ドメインシェーディング操作と、ジオメトリシェーディング操作とを実行するように、パスII操作を実行することができる。

40

【0231】

[0248]GPU 36はまた、サブドロークールに対するピクセルシェーディング操作を実行することができる(392)。GPU 36は、1つまたは複数の他のシェーディングユニット40を使用して、ピクセルシェーディング操作を実行することができる。他の例では、GPU 36は、サブドロークールのすべてが完了した後で、ドロークール全体に対するピクセルシェーディングを実行することができる。

【0232】

[0249]GPU 36は次いで、完了したサブドロークールがドロークールの最後のサブドロークールかどうかを判定することができる(392)。サブドロークールがドロークールの最後のサブドロークールである場合、GPU 36は、ドロークールと関連付けられるレンダリングされたグラフィックスデータを出力することができる。サブドロークール

50

ルがドロークールの最後のサブドロークールではない場合、GPU 36は、ステップ388に戻り、次のサブドロークールに対するパスI操作を実行することができる。

【0233】

[0250]図15に示されるステップは一例として与えられたものにすぎないことを理解されたい。すなわち、図15に示されるステップは必ずしも示される順序で実行される必要があるとは限らず、より少数の、追加の、または代替のステップが実行され得る。

【0234】

[0251]図16は、本開示の態様による、2つのパスのグラフィックスレンダリングプロセスの第1のパスと関連付けられる、グラフィックスレンダリング操作を実行することを示すフロー図である。図16に示されるプロセスは、図15のステップ388に関して上

10

【0235】

[0252]図16の例では、上で説明されたように、GPU 36は最初に、グラフィックスレンダリングパイプラインの頂点シェーダステージと関連付けられる頂点シェーディング操作を実行するように、1つまたは複数のシェーディングユニット40を指定することができる(400)。頂点シェーディング操作を実行した後、指定されたシェーディングユニット40の各々は、ハルシェーディング操作のために、シェーディングされた頂点をローカルメモリに記憶することができる(402)。GPU 36はまた、ハルシェー

20

【0236】

[0253]この意味で、シェーディングユニット40の各々は、動作モードを変更してハルシェーディング操作を実行する。しかしながら、モード変更は、ハルシェーディング操作を実行するようにシェーディングユニット40を再指定することを含まない。すなわち、GPU 36のコンポーネントは依然として、頂点シェーディング操作のために指定されたシェーディングユニットの1:1のインターフェースのフォーマットとの間でデータを送信し受信するように構成され得る。

30

【0237】

[0254]GPU 36は次いで、上で説明されたように、頂点シェーディング操作を実行した同じシェーディングユニット40を使用して、グラフィックスレンダリングパイプラインのハルシェーダステージと関連付けられるハルシェーディング操作を実行することができる(404)。たとえば、各シェーディングユニット40は、シェーディングされた頂点に対して動作して、テッセレーションのために使用され得る1つまたは複数の制御ポイントを生成することができる。

【0238】

[0255]図16に示されるステップは一例として与えられたものにすぎないことを理解されたい。すなわち、図16に示されるステップは必ずしも示される順序で実行される必要があるとは限らず、より少数の、追加の、または代替のステップが実行され得る。

40

【0239】

[0256]図17は、本開示の態様による、2つのパスのグラフィックスレンダリングプロセスの第2のパスと関連付けられる、グラフィックスレンダリング操作を実行することを示すフロー図である。図17に示されるプロセスは、図15のステップ390に関して上で説明されたパスII操作に対応し得る。GPU 36(図1)に関して説明されるが、本開示の態様は、種々の他のコンポーネントを有する多種多様な他のGPUによって実行され得る。

【0240】

[0257]図17の例では、GPU 36は、図17の操作を実行するために、図16に関

50

して上で説明された同じシェーディングユニット40を使用することができる。たとえば、パスイ操作を実行するために、同じシェーディングユニット40はまず、上で説明されたように、グラフィックスレンダリングパイプラインのドメインシェーダステージと関連付けられるドメインシェーディング操作を実行することができる(420)。すなわち、シェーディングユニット40は、(ハルシェーダステージからの)制御ポイントに対して動作して、ドメインシェーディングされた頂点を生成することができる。

【0241】

[0258]ドメインシェーディング操作を実行した後、指定されたシェーディングユニット40の各々は、ジオメトリシェーディング操作のために、ドメインシェーディングされた頂点をローカルメモリに記憶することができる(402)。GPU 36はまた、ハルシェーディング操作を記録するためのプログラムカウンタを変更し、さらに、1つまたは複数のリソースポインタをハルシェーダリソースオフセットへと変更することができる。図17の操作が図16に関して説明されたものに従う例では、これらの機能(たとえば、値をローカルメモリに記憶すること、プログラムカウンタを変更すること、リソースオフセットを変更すること)も、ステップ420の前に実行され得る。

【0242】

[0259]この意味で、シェーディングユニット40の各々は、動作モードを変更して、ドメインシェーディング操作とジオメトリシェーディング操作とを実行する。しかしながら、モード変更は、ドメインシェーディング操作とジオメトリシェーディング操作とを実行するようにシェーディングユニット40を再指定することを含まない。すなわち、GPU 36のコンポーネントは依然として、頂点シェーディング操作のために指定されたハードウェアシェーディングユニットの1:1のインターフェースのフォーマットとの間でデータを送信し受信するように構成され得る。

【0243】

[0260]GPU 36は次いで、上で説明されたように、ドメインシェーディング操作を実行した同じシェーディングユニット40を使用して、グラフィックスレンダリングパイプラインのジオメトリシェーダステージと関連付けられるジオメトリシェーディング操作を実行することができる(424)。たとえば、各シェーディングユニット40は、ドメインシェーディングされた頂点に対して動作して、1つまたは複数のジオメトリシェーディングされた頂点を生成することができる。

【0244】

[0261]図17に示されるステップは一例として与えられたものにすぎないことを理解されたい。すなわち、図17に示されるステップは必ずしも示される順序で実行される必要があるとは限らず、より少数の、追加の、または代替のステップが実行され得る。

【0245】

[0262]図18は、本開示の態様による、同じハードウェアシェーディングユニットによる実行のために2つ以上のシェーダステージと一緒にパッチされることを示すフロー図である。GPU 36(図1)に関して説明されるが、本開示の態様は、種々の他のコンポーネントを有する多種多様な他のGPUによって実行され得る。

【0246】

[0263]図18の例では、GPU 36は、第1のシェーダステージと関連付けられるシェーディング操作を実行するように、1つまたは複数のハードウェアシェーディングユニット、たとえば、1つまたは複数のシェーディングユニット40を指定することができる(440)。いくつかの例では、第1のシェーダステージは、GPU 36が頂点シェーディング操作を実行するように1つまたは複数のシェーディングユニットを指定するように、頂点を生成するための頂点シェーダステージであり得る。

【0247】

[0264]第1のシェーダステージと関連付けられる操作を完了すると、GPU 36は動作モードを切り替えて、同じシェーディングユニット40が種々の他のシェーディング操作を実行することを可能にし得る(442)。たとえば、上で説明されたように、GPU

36は、第2のシェーディング操作を実行するために、プログラムカウンタと1つまたは複数のリソースポインタとを変更することができる。

【0248】

[0265]いくつかの例では、GPU 36は、実行されているドロークールと関連付けられるモード情報に基づいて、シェーディングユニット40の動作モードを切り替えることができる。たとえば、GPU 36のドライバ（GPUドライバ50のような）は、どのシェーダステージがドロークールにおいて実行されるべきかを示す、ドロークールに対するモード番号を生成することができる。GPU 36は、このモード番号を使用して、上で説明されたように、パッチコードを実行すると、シェーディングユニットの動作モードを変更することができる。

10

【0249】

[0266]以下に示される表8は、シェーダステージの種々の組合せに対するモード番号を含む、モード情報を一般に示す。

【表8】

表8:シェーダパイプラインの構成

VS	(HS, TE, DS)	GS	SO	PS	ドロークールモード
オン	オフ	オフ	オフ	オン	モード 0
オン	オフ	オフ	オン	オン/ オフ	モード 0
オン	オフ	オン	オフ	オン	モード 1
オン	オフ	オン	オン	オン/ オフ	モード 1
オン	オン	オフ	オフ	オン	パス 1: モード 2 パス 2: モード 3
オン	オン	オフ	オン	オン/ オフ	パス 1: モード 2 パス 2: モード 3
オン	オン	オン	オフ	オン	パス 1: モード 2 パス 2: モード 4
オン	オン	オン	オン	オン	パス 1: モード 2 パス 2: モード 4

20

30

40

【0250】

[0267]表8に示されるように、各モードは、どのシェーダステージがシェーディングユニットによって実行されるかを決定する。したがって、GPU 36は、シェーダ命令と一緒にひと続きにして、同じシェーディングユニット40が複数のシェーディング操作を実行することを可能にし得る。すなわち、GPU 36は、実行されているドロークールのモード番号に基づいて、適切なシェーダ命令と一緒にパッチされることができる。

【0251】

50

[0268]このようにして、GPU 36は次いで、第1のシェーディング操作を実行するように指定された同じシェーディングユニット40を用いて、第2のシェーディング操作を実行することができる(444)。たとえば、GPU 36は、上の表8に示されるように、頂点シェーディング操作、ハルシェーディング操作、ドメインシェーディング操作、およびジオメトリシェーディング操作の組合せを実行することができる。

【0252】

[0269]図18に示されるステップは一例として与えられたものにすぎないことを理解されたい。すなわち、図18に示されるステップは必ずしも示される順序で実行される必要があるとは限らず、より少数の、追加の、または代替のステップが実行され得る。

【0253】

[0270]上で説明されたいいくつかの例は、頂点シェーディング操作を実行するようにハードウェアシェーディングユニットを最初に指定することと、同じハードウェアシェーディングユニットを用いて他のシェーディング操作を実行することへと移行することを含むが、本開示の技法はこのように限定されないことを理解されたい。たとえば、GPUは、種々の他のシェーディング操作を実行するようにハードウェアシェーディングユニットのセットを最初に指定することができる。すなわち、3個の異なるシェーディング操作を実行するようにハードウェアシェーディングユニットをGPUが指定することを可能にするシステムにおいて、GPUは、頂点シェーディング操作と、ハルシェーディング操作と、ピクセルシェーディング操作とを実行するように、ハードウェアシェーディングユニットを指定することができる。この例では、GPUは、ハルシェーディング操作を実行するよう

【0254】

[0271]1つまたは複数の例では、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、機能は、非一時的コンピュータ可読媒体を備える製造品に1つまたは複数の命令またはコードとして記憶され得る。コンピュータ可読媒体はコンピュータデータ記憶媒体を含み得る。データ記憶媒体は、本開示で説明された技法の実装のための命令、コードおよび/またはデータ構造を取り出すために1つまたは複数のコンピュータあるいは1つまたは複数のプロセッサによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく、例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、フラッシュメモリ、あるいは、命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用されコンピュータによってアクセスされ得る、任意の他の媒体を備え得る。本明細書で使用されるディスク(disk)およびディスク(disc)は、コンパクトディスク(disc)(CD)、レーザーディスク(登録商標)(disc)、光ディスク(disc)、デジタル多用途ディスク(disc)(DVD)、フロッピー(登録商標)ディスク(disk)およびブルーレイ(登録商標)ディスク(disc)を含み、ディスク(disk)は、通常、データを磁氣的に再生し、ディスク(disc)は、データをレーザーで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。

【0255】

[0272]コードは、1つまたは複数のDSP、汎用マイクロプロセッサ、ASIC、FPGA、あるいは他の等価な集積回路またはディスクリート論理回路など、1つまたは複数のプロセッサによって実行され得る。さらに、いくつかの態様では、本明細書で説明される機能は、専用のハードウェアモジュールおよび/またはソフトウェアモジュールの内部で与えられ得る。また、本技法は、1つまたは複数の回路または論理要素中で完全に実装され得る。

【 0 2 5 6 】

[0273]本開示の技法は、ワイヤレスハンドセット、集積回路（ＩＣ）、またはＩＣのセット（たとえば、チップセット）を含む、多種多様なデバイスまたは装置において実装され得る。本開示では、開示される技法を実行するように構成されたデバイスの機能的態様を強調するために、様々なコンポーネント、モジュール、またはユニットが説明されたが、それらのコンポーネント、モジュール、またはユニットは、必ずしも異なるハードウェアユニットによる実現を必要とするとは限らない。むしろ、上で説明されたように、様々なユニットが、好適なソフトウェアおよび／またはファームウェアとともに、上記で説明した１つまたは複数のプロセッサを含めて、コーデックハードウェアユニットにおいて組み合わせられるか、または相互動作ハードウェアユニットの集合によって与えられ得る。

10

【 0 2 5 7 】

[0274]様々な例が説明された。これらおよび他の例は、以下の特許請求の範囲内に入る。

以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。

【 C 1 】

グラフィックスをレンダリングする方法であって、

レンダリングパイプラインの第１のシェーダステージと関連付けられる第１のシェーディング操作を実行するように、グラフィックスプロセッシングユニットのハードウェアシェーディングユニットを指定することと、

前記第１のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えることと、

20

前記第１のシェーディング操作を実行するように指定された前記グラフィックスプロセッシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第２の異なるシェーダステージと関連付けられる第２のシェーディング操作を実行することと

を備える、方法。

【 C 2 】

動作モードを切り替えることは、前記第１のシェーディング操作と前記第２のシェーディング操作とを備えるドロールモードを決定することを備える、

C 1 に記載の方法。

30

【 C 3 】

前記第２のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えることと、

前記第１のシェーディング操作を実行するように指定された前記グラフィックスプロセッシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第３の異なるシェーダステージと関連付けられる第３のシェーディング操作を実行することと

をさらに備える、C 2 に記載の方法。

【 C 4 】

前記第３のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えることと、

40

前記第１のシェーディング操作を実行するように指定された前記グラフィックスプロセッシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第４の異なるシェーダステージと関連付けられる第４のシェーディング操作を実行することと

をさらに備える、C 3 に記載の方法。

【 C 5 】

動作モードを切り替えることは、前記第１のシェーディングステージと関連付けられる入力／出力インターフェースを維持しながら動作モードを切り替えることを備える、

C 1 に記載の方法。

50

[C 6]

動作モードを切り替えることは、前記第 2 のシェーディング操作のためにプログラムカウンタと 1 つまたは複数のリソースポインタとを切り替えることを備える、

C 1 に記載の方法。

[C 7]

前記第 1 のシェーディング操作と関連付けられる第 1 の命令は、前記第 2 のシェーディング操作と関連付けられる第 2 の命令に依存しないように、前記第 1 の命令が前記第 2 の命令とは独立にコンパイルされる、

C 1 に記載の方法。

[C 8]

1 つまたは複数のシステムにより生成される値のために、ローカルメモリ中の 1 つまたは複数の所定の位置を確保することをさらに備え、前記システムにより生成される値は、前記第 1 のシェーディング操作および前記第 2 のシェーディング操作において使用される、

C 7 に記載の方法。

[C 9]

前記第 1 のシェーディング操作の結果をローカルメモリに記憶することと、前記グラフィックスプロセッシングユニットの外部に位置するオフチップメモリにアクセスすることなく、前記第 1 のシェーディング操作の前記結果に対して前記第 2 のシェーディング操作を実行することと

をさらに備える、C 1 に記載の方法。

[C 10]

前記第 1 のシェーディング操作を実行することは、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することを備え、前記第 2 のシェーディング操作を実行することは、前記頂点シェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の新たな頂点を生成するジオメトリシェーディング操作を実行することを備える、

C 1 に記載の方法。

[C 11]

前記第 1 のシェーディング操作を実行することは、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することを備え、前記第 2 のシェーディング操作を実行することは、前記頂点シェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の制御ポイントを生成するハルシェーディング操作を実行することを備える、

C 1 に記載の方法。

[C 12]

前記第 1 のシェーディング操作を実行することは、頂点を生成するためにドメインシェーディング操作を実行することを備え、前記第 2 のシェーディング操作を実行することは、前記ドメインシェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の新たな頂点を生成するためにジオメトリシェーディング操作を実行することを備える、

C 1 に記載の方法。

[C 13]

1 つまたは複数のプロセッサを備える、グラフィックスをレンダリングするためのグラフィックスプロセッシングユニットであって、前記 1 つまたは複数のプロセッサは、

レンダリングパイプラインの第 1 のシェーダステージと関連付けられる第 1 のシェーディング操作を実行するように、前記グラフィックスプロセッシングユニットのハードウェアシェーディングユニットを指定することと、

前記第 1 のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替え、

前記第 1 のシェーディング操作を実行するように指定された前記グラフィックスプロセ

10

20

30

40

50

シングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第2の異なるシェーダステージと関連付けられる第2のシェーディング操作を実行することとを行うように構成される、
グラフィックスプロセッシングユニット。

[C 1 4]

動作モードを切り替えるために、前記1つまたは複数のプロセッサは、前記第1のシェーディング操作と前記第2のシェーディング操作とを備えるドロークールのモードを決定するように構成される、

C 1 3に記載のグラフィックスプロセッシングユニット。

[C 1 5]

前記1つまたは複数のプロセッサは、

前記第2のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えることと、

前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセッシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第3の異なるシェーダステージと関連付けられる第3のシェーディング操作を実行することとを行うようにさらに構成される、

C 1 4に記載のグラフィックスプロセッシングユニット。

[C 1 6]

前記1つまたは複数のプロセッサは、

前記第3のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えることと、

前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセッシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第4の異なるシェーダステージと関連付けられる第4のシェーディング操作を実行することとを行うようにさらに構成される、

C 1 5に記載のグラフィックスプロセッシングユニット。

[C 1 7]

動作モードを切り替えるために、前記1つまたは複数のプロセッサは、前記第1のシェーディングステージと関連付けられる入力/出力インターフェースを維持しながら動作モードを切り替えるように構成される、

C 1 3に記載のグラフィックスプロセッシングユニット。

[C 1 8]

動作モードを切り替えるために、前記1つまたは複数のプロセッサが、前記第2のシェーディング操作のためにプログラムカウンタと1つまたは複数のリソースポイントとを切り替えるように構成される、

C 1 3に記載のグラフィックスプロセッシングユニット。

[C 1 9]

前記第1のシェーディング操作と関連付けられる第1の命令は、前記第2のシェーディング操作と関連付けられる第2の命令に依存しないように、前記第1の命令が前記第2の命令とは独立にコンパイルされる、

C 1 3に記載のグラフィックスプロセッシングユニット。

[C 2 0]

前記1つまたは複数のプロセッサは、1つまたは複数のシステムにより生成される値のために、前記グラフィックスプロセッシングユニットのローカルメモリ中の1つまたは複数の所定の位置を確保することを行うようにさらに構成され、前記システムにより生成される値は、前記第1のシェーディング操作および前記第2のシェーディング操作において使用される、

C 1 9に記載のグラフィックスプロセッシングユニット。

[C 2 1]

10

20

30

40

50

前記 1 つまたは複数のプロセッサは、前記第 1 のシェーディング操作の結果を前記グラフィックスプロセッシングユニットのローカルメモリに記憶することと、前記グラフィックスプロセッシングユニットの外部に位置するオフチップメモリにアクセスすることなく、前記第 1 のシェーディング操作の前記結果に対して前記第 2 のシェーディング操作を実行することとを行うようにさらに構成される、

C 1 3 に記載のグラフィックスプロセッシングユニット。

[C 2 2]

前記第 1 のシェーディング操作を実行するために、前記ハードウェアシェーディングユニットは、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することを行うように構成され、前記第 2 のシェーディング操作を実行するために、前記ハードウェアシェーディングユニットは、前記頂点シェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の新たな頂点を生成するジオメトリシェーディング操作を実行することを行うように構成される、

C 1 3 に記載のグラフィックスプロセッシングユニット。

[C 2 3]

前記第 1 のシェーディング操作を実行するために、前記ハードウェアシェーディングユニットは、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することを行うように構成され、前記第 2 のシェーディング操作を実行するために、前記ハードウェアシェーディングユニットは、前記頂点シェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の制御ポイントを生成するハルシェーディング操作を実行することを行うように構成される、

C 1 3 に記載のグラフィックスプロセッシングユニット。

[C 2 4]

前記第 1 のシェーディング操作を実行するために、前記ハードウェアシェーディングユニットは、頂点を生成するためにドメインシェーディング操作を実行することを行うように構成され、前記第 2 のシェーディング操作を実行するために、前記ハードウェアシェーディングユニットは、前記ドメインシェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の新たな頂点を生成することを行うように構成される、

C 1 3 に記載のグラフィックスプロセッシングユニット。

[C 2 5]

グラフィックスをレンダリングするための装置であって、

レンダリングパイプラインの第 1 のシェーダステージと関連付けられる第 1 のシェーディング操作を実行するように、グラフィックスプロセッシングユニットのハードウェアシェーディングユニットを指定するための手段と、

前記第 1 のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えるための手段と、

前記第 1 のシェーディング操作を実行するように指定された前記グラフィックスプロセッシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第 2 の異なるシェーダステージと関連付けられる第 2 のシェーディング操作を実行するための手段と

を備える、装置。

[C 2 6]

動作モードを切り替えるための前記手段は、前記第 1 のシェーディング操作と前記第 2 のシェーディング操作とを備えるドロールモードを決定するための手段を備える、

C 2 5 に記載の装置。

[C 2 7]

前記第 2 のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えるための手段と、

前記第 1 のシェーディング操作を実行するように指定された前記グラフィックスプロセッシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリング

10

20

30

40

50

パイプラインの第 3 の異なるシェーダステージと関連付けられる第 3 のシェーディング操作を実行するための手段と

をさらに備える、C 2 6 に記載の装置。

[C 2 8]

前記第 3 のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えるための手段と、

前記第 1 のシェーディング操作を実行するように指定された前記グラフィックスプロセッシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第 4 の異なるシェーダステージと関連付けられる第 4 のシェーディング操作を実行するための手段と

をさらに備える、C 2 7 に記載の装置。

[C 2 9]

動作モードを切り替えるための前記手段は、前記第 1 のシェーディングステージと関連付けられる入力 / 出力インターフェースを維持しながら動作モードを切り替えるための手段を備える、

C 2 5 に記載の装置。

[C 3 0]

動作モードを前記切り替えることは、前記第 2 のシェーディング操作のためにプログラムカウンタと 1 つまたは複数のリソースポイントとを切り替えるための手段を備える、

C 2 5 に記載の装置。

[C 3 1]

前記第 1 のシェーディング操作と関連付けられる第 1 の命令は、前記第 2 のシェーディング操作と関連付けられる第 2 の命令に依存しないように、前記第 1 の命令が前記第 2 の命令とは独立にコンパイルされる、

C 2 5 に記載の装置。

[C 3 2]

1 つまたは複数のシステムにより生成される値のために、ローカルメモリ中の 1 つまたは複数の所定の位置を確保するための手段をさらに備え、前記システムにより生成される値は、前記第 1 のシェーディング操作および前記第 2 のシェーディング操作において使用される、

C 3 1 に記載の装置。

[C 3 3]

前記第 1 のシェーディング操作の結果をローカルメモリに記憶し、前記グラフィックスプロセッシングユニットの外部に位置するオフチップメモリにアクセスすることなく、前記第 1 のシェーディング操作の前記結果に対して前記第 2 のシェーディング操作を実行するための手段をさらに備える、

C 2 5 に記載の装置。

[C 3 4]

前記第 1 のシェーディング操作を実行するための前記手段は、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行するための手段を備え、前記第 2 のシェーディング操作を実行するための前記手段は、前記頂点シェーディングされた頂点の 1 つまたは複数のに基づいて 1 つまたは複数の新たな頂点を生成するジオメトリシェーディング操作を実行するための手段を備える、

C 2 5 に記載の装置。

[C 3 5]

前記第 1 のシェーディング操作を実行するための前記手段は、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行するための手段を備え、前記第 2 のシェーディング操作を実行するための前記手段は、前記頂点シェーディングされた頂点の 1 つまたは複数のに基づいて 1 つまたは複数の制御ポイントを生成するハルシェーディング操作を実行するための手段を備える、

C 2 5 に記載の装置。

[C 3 6]

前記第 1 のシェーディング操作を実行するための前記手段は、頂点を生成するドメインシェーディング操作を実行するための手段を備え、前記第 2 のシェーディング操作を実行するための前記手段は、前記ドメインシェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の新たな頂点を生成するジオメトリシェーディング操作を実行するための手段を備える、

C 2 5 に記載の装置。

[C 3 7]

命令を記憶した非一時的コンピュータ可読媒体であって、前記命令は、実行されると、1 つまたは複数のプロセッサに、

レンダリングパイプラインの第 1 のシェーダステージと関連付けられる第 1 のシェーディング操作を実行するように、グラフィックスプロセッシングユニットのハードウェアシェーディングユニットを指定することと、

前記第 1 のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えることと、

前記第 1 のシェーディング操作を実行するように指定された前記グラフィックスプロセッシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第 2 の異なるシェーダステージと関連付けられる第 2 のシェーディング操作を実行することと

を行わせる、非一時的コンピュータ可読媒体。

[C 3 8]

動作モードを切り替えるために、前記命令は、前記 1 つまたは複数のプロセッサに、前記第 1 のシェーディング操作と前記第 2 のシェーディング操作とを備えるドローコールのモードを決定することを行わせる、

C 3 7 に記載の非一時的コンピュータ可読媒体。

[C 3 9]

前記 1 つまたは複数のプロセッサに、

前記第 2 のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えることと、

前記第 1 のシェーディング操作を実行するように指定された前記グラフィックスプロセッシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第 3 の異なるシェーダステージと関連付けられる第 3 のシェーディング操作を実行することと

を行わせる命令をさらに備える、C 3 8 に記載の非一時的コンピュータ可読媒体。

[C 4 0]

前記 1 つまたは複数のプロセッサに、

前記第 3 のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えることと、

前記第 1 のシェーディング操作を実行するように指定された前記グラフィックスプロセッシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第 4 の異なるシェーダステージと関連付けられる第 4 のシェーディング操作を実行することと

を行わせる、C 3 9 に記載の非一時的コンピュータ可読媒体。

[C 4 1]

動作モードを切り替えるために、前記命令は、前記 1 つまたは複数のプロセッサに、前記第 1 のシェーディングステージと関連付けられる入力 / 出力インターフェースを維持しながら動作モードを切り替えることを行わせる、

C 3 7 に記載の非一時的コンピュータ可読媒体。

[C 4 2]

動作モードを切り替えるために、前記命令は、前記 1 つまたは複数のプロセッサに、前記第 2 のシェーディング操作のためにプログラムカウンタと 1 つまたは複数のリソースポインタとを切り替えることを行わせる、

C 3 7 に記載の非一時的コンピュータ可読媒体。

[C 4 3]

前記第 1 のシェーディング操作と関連付けられる第 1 の命令が、前記第 2 のシェーディング操作と関連付けられる第 2 の命令に依存しないように、前記第 1 の命令が前記第 2 の命令とは独立にコンパイルされる、

C 3 7 に記載の非一時的コンピュータ可読媒体。

[C 4 4]

前記 1 つまたは複数のプロセッサに、 1 つまたは複数のシステムにより生成される値のために、前記グラフィックスプロセッシングユニットのローカルメモリ中の 1 つまたは複数の所定の位置を確保することを行わせる命令をさらに備え、前記システムにより生成される値は、前記第 1 のシェーディング操作および前記第 2 のシェーディング操作において使用される、

C 4 3 に記載の非一時的コンピュータ可読媒体。

[C 4 5]

前記 1 つまたは複数のプロセッサに、前記第 1 のシェーディング操作の結果を前記グラフィックスプロセッシングユニットのローカルメモリへ記憶することと、前記グラフィックスプロセッシングユニットの外部に位置するオフチップメモリにアクセスすることなく、前記第 1 のシェーディング操作の前記結果に対して前記第 2 のシェーディング操作を実行することとを行わせる命令をさらに備える、

C 3 7 に記載の非一時的コンピュータ可読媒体。

[C 4 6]

前記第 1 のシェーディング操作を実行するために、前記命令は、前記ハードウェアシェーディングに、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することと、前記第 2 のシェーディング操作を実行するために、前記命令は、前記ハードウェアシェーディングユニットに、前記頂点シェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の新たな頂点を生成するジオメトリシェーディング操作を実行することと

を行わせる、C 3 7 に記載の非一時的コンピュータ可読媒体。

[C 4 7]

前記第 1 のシェーディング操作を実行するために、前記命令は、前記ハードウェアシェーディングユニットに、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することと、前記第 2 のシェーディング操作を実行するために、前記命令は、前記ハードウェアシェーディングユニットに、前記頂点シェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の制御ポイントを生成するハルシェーディング操作を実行することと

を行わせる、C 3 7 に記載の非一時的コンピュータ可読媒体。

[C 4 8]

前記第 1 のシェーディング操作を実行するために、前記命令は、前記ハードウェアシェーディングユニットに、頂点を生成するドメインシェーディング操作を実行することと、前記第 2 のシェーディング操作を実行するために、前記命令は、前記ハードウェアシェーディングユニットに、前記ドメインシェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の新たな頂点を生成するジオメトリシェーディング操作を実行することと

を行わせる、C 3 7 に記載の非一時的コンピュータ可読媒体。

10

20

30

40

【図 1】

図 1




FIG. 1

【図 2】

図 2




FIG. 2

【図 3 A】

図 3A




FIG. 3A

【図 3 B】

図 3B




FIG. 3B

【図 4】

図 4




FIG. 4

【図 5 A】

図 5A




FIG. 5A

【図 5 B】

図 5B




FIG. 5B

【図 6】

図 6




FIG. 6

【図 7】

図 7




FIG. 7

【図 8】

図 8




FIG. 8

【図 9】

図 9




FIG. 9

【図 10 A】

図 10A




FIG. 10A

【図 10 B】

図 10B




FIG. 10B

【図 11】

図 11




FIG. 11

【 図 1 2 B 】

圖 12B




FIG. 12B

【 図 1 3 B 】

☒ 13B




FIG. 13B

【図 14】

図 14




FIG. 14

【図 15】

図 15




FIG. 15

【図 16】

図 16




FIG. 16

【図 17】

図 17




FIG. 17

【図 18】

図 18




FIG. 18

フロントページの続き

(31)優先権主張番号 61/620,333

(32)優先日 平成24年4月4日(2012.4.4)

(33)優先権主張国 米国(US)

(31)優先権主張番号 13/829,900

(32)優先日 平成25年3月14日(2013.3.14)

(33)優先権主張国 米国(US)

(74)代理人 100153051

弁理士 河野 直樹

(74)代理人 100140176

弁理士 砂川 克

(74)代理人 100158805

弁理士 井関 守三

(74)代理人 100179062

弁理士 井上 正

(74)代理人 100124394

弁理士 佐藤 立志

(74)代理人 100112807

弁理士 岡田 貴志

(74)代理人 100111073

弁理士 堀内 美保子

(72)発明者 ゴエル、ピネート

アメリカ合衆国、カリフォルニア州 9 2 1 2 1、サン・ディエゴ、モアハウス・ドライブ 5 7 7 5

(72)発明者 グルバー、アンドリュー・イー・

アメリカ合衆国、カリフォルニア州 9 2 1 2 1、サン・ディエゴ、モアハウス・ドライブ 5 7 7 5

審査官 岡本 俊威

(56)参考文献 FOLEY T ET AL, SPARK: MODULAR, COMPOSABLE SHADERS FOR GRAPHICS HARDWARE, ACM TRANSACTIONS ON GRAPHICS (TOG), 米国, ACM, 2011年 7月, VOL:30 NR:4, PAGE(S):107.1 - 107.12, URL, <http://dx.doi.org/10.1145/1964921.1965002>

(58)調査した分野(Int.Cl., DB名)

G 0 6 T 1 5 / 0 0 - 1 5 / 8 7