

(19) 日本国特許庁(JP)

## (12) 特許公報(B2)

(11) 特許番号

特許第6258293号  
(P6258293)

(45) 発行日 平成30年1月10日(2018.1.10)

(24) 登録日 平成29年12月15日(2017.12.15)

(51) Int.Cl.

G06T 15/00 (2011.01)

F 1

G06T 15/00 501

請求項の数 15 (全 73 頁)

(21) 出願番号 特願2015-504596 (P2015-504596)  
 (86) (22) 出願日 平成25年3月15日 (2013.3.15)  
 (65) 公表番号 特表2015-524092 (P2015-524092A)  
 (43) 公表日 平成27年8月20日 (2015.8.20)  
 (86) 國際出願番号 PCT/US2013/032098  
 (87) 國際公開番号 WO2013/151748  
 (87) 國際公開日 平成25年10月10日 (2013.10.10)  
 審査請求日 平成28年2月19日 (2016.2.19)  
 (31) 優先権主張番号 61/620,358  
 (32) 優先日 平成24年4月4日 (2012.4.4)  
 (33) 優先権主張国 米国(US)  
 (31) 優先権主張番号 61/620,340  
 (32) 優先日 平成24年4月4日 (2012.4.4)  
 (33) 優先権主張国 米国(US)

(73) 特許権者 595020643  
 クアアルコム・インコーポレイテッド  
 QUALCOMM INCORPORATED  
 アメリカ合衆国、カリフォルニア州 92  
 121-1714、サン・ディエゴ、モア  
 ハウス・ドライブ 5775  
 (74) 代理人 100108855  
 弁理士 蔵田 昌俊  
 (74) 代理人 100109830  
 弁理士 福原 淑弘  
 (74) 代理人 100103034  
 弁理士 野河 信久  
 (74) 代理人 100075672  
 弁理士 峰 隆司

最終頁に続く

(54) 【発明の名称】グラフィックス処理におけるパッチされたシェーディング

## (57) 【特許請求の範囲】

## 【請求項 1】

グラフィックスをレンダリングする方法であって、少なくとも1つのプリミティブをシェーディングするためのドローコールに基づいて、動作モードを決定することと、

前記決定された動作モードに基づいて、レンダリングパイプラインの第1のシェーダステージと関連付けられるセットの第1のシェーディング操作を実行するように、グラフィックスプロセシングユニットのハードウェアシェーディングユニットを指定することと、

前記決定された動作モードに基づいて、前記レンダリングパイプラインの第2の異なるシェーダステージと関連付けられるセットの第2のシェーディング操作を前記第1のシェーディング操作に付加することと、

前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセシングユニットの前記ハードウェアシェーディングユニットを用いて、前記第1のシェーディング操作に後続する前記第2のシェーディング操作を実行することとを備える、方法。

## 【請求項 2】

前記ドローコールは、ドローコールの第1のサブドローコールを備え、前記方法は、前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセシングユニットの前記ハードウェアシェーディングユニットを用いて、第3のシェーディング操作を実行することをさらに備える、請求項1に記載の方法。

10

20

**【請求項 3】**

前記決定された第2の動作モードに基づいて、レンダリングパイプラインの第4のシェーダステージと関連付けられる第2のセットの第3のシェーディング操作を実行するよう、グラフィックスプロセシングユニットの前記ハードウェアシェーディングユニットを指定することと、

前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセシングユニットの前記ハードウェアシェーディングユニットを用いて、第4のシェーディング操作を実行することと  
をさらに備える、請求項2に記載の方法。

**【請求項 4】**

10

前記第2のシェーダステージと関連付けられる前記第2のシェーディング操作を実行することは、前記第1のシェーダステージと関連付けられる入力／出力インターフェースを維持することを備える、  
請求項1に記載の方法。

**【請求項 5】**

前記第2のシェーディング操作を実行する前に、前記第2のシェーディング操作のためにプログラムカウンタと1つまたは複数のリソースポインタとを切り替えることをさらに備える、  
請求項1に記載の方法。

**【請求項 6】**

20

前記第1のシェーディング操作と関連付けられる第1の命令は、前記第2のシェーディング操作と関連付けられる第2の命令に依存しないように、前記第1の命令が前記第2の命令とは独立にコンパイルされる、  
請求項1に記載の方法。

**【請求項 7】**

1つまたは複数のシステムにより生成される値のために、ローカルメモリ中の1つまたは複数の所定の位置を確保することをさらに備え、前記システムにより生成される値は、前記第1のシェーディング操作および前記第2のシェーディング操作において使用される、  
請求項6に記載の方法。

30

**【請求項 8】**

前記第1のシェーディング操作の結果をローカルメモリに記憶することをさらに備え、前記第2のシェーディング操作を実行することは、前記グラフィックスプロセシングユニットの外部に位置するオフチップメモリにアクセスすることなく、前記第1のシェーディング操作の前記結果に対して前記第2のシェーディング操作を実行することを備える、  
請求項1に記載の方法。

**【請求項 9】**

前記第1のシェーディング操作を実行することは、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することを備え、前記第2のシェーディング操作を実行することは、前記頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の新たな頂点を生成するジオメトリシェーディング操作を実行することを備える、  
請求項1に記載の方法。

40

**【請求項 10】**

前記第1のシェーディング操作を実行することは、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することを備え、前記第2のシェーディング操作を実行することは、前記頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の制御ポイントを生成するハルシェーディング操作を実行することを備える、  
請求項1に記載の方法。

50

## 【請求項 1 1】

前記第1のシェーディング操作を実行することは、頂点を生成するためにドメインシェーディング操作を実行することを備え、前記第2のシェーディング操作を実行することは、前記ドメインシェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の新たな頂点を生成するためにジオメトリシェーディング操作を実行することを備える、請求項1に記載の方法。

## 【請求項 1 2】

グラフィックスをレンダリングするための装置であって、

少なくとも1つのプリミティブをシェーディングするためのドローコールに基づいて、前記少なくとも1つのプリミティブをシェーディングするための関連付けられるシェーディング動作のセットを有する動作モードを決定するための手段と、

前記決定された動作モードに基づいて、レンダリングパイプラインの第1のシェーダステージと関連付けられるセットの第1のシェーディング操作を実行するように、グラフィックスプロセシングユニットのハードウェアシェーディングユニットを指定するための手段と、

前記決定された動作モードに基づいて、前記レンダリングパイプラインの第2の異なるシェーダステージと関連付けられるセットの第2のシェーディング操作を前記第1のシェーディング操作に付加するための手段と、

前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセシングユニットの前記ハードウェアシェーディングユニットを用いて、前記第1のシェーディング操作に後続する前記第2のシェーディング操作を実行するための手段とを備える、装置。

## 【請求項 1 3】

前記装置は、グラフィックスをレンダリングするためのグラフィックスプロセシングユニットである、

請求項12に記載の装置。

## 【請求項 1 4】

前記ドローコールは、ドローコールの第1のサブドローコールを備え、前記装置は、

前記ドローコールの第2のサブドローコールに基づいて、前記少なくとも1つのプリミティブをシェーディングするための関連するシェーディング操作の第2のセットを有する第2の動作モードを決定するための手段と、

前記決定された第2の動作モードに基づいて、レンダリングパイプラインの第3のシェーダステージと関連付けられる第2のセットの第3のシェーディング操作を実行するように、グラフィックスプロセシングユニットの前記ハードウェアシェーディングユニットを指定するための手段と、

前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセシングユニットの前記ハードウェアシェーディングユニットを用いて、前記第3のシェーディング操作を実行するための手段とをさらに備える、請求項12に記載の装置。

## 【請求項 1 5】

命令を記憶した非一時的コンピュータ可読媒体であって、前記命令は、実行されると、1つまたは複数のプロセッサに請求項1-11のうちのいずれか一項に従った方法を実行することを行わせる、

非一時的コンピュータ可読媒体。

## 【発明の詳細な説明】

## 【関連出願】

## 【0001】

[0001]本出願は、そのすべての内容全体が参照により本明細書に組み込まれる、2012年4月4日に出願された米国仮出願第61/620,340号、2012年4月4日に出願された米国仮出願第61/620,358号、および2012年4月4日に出願され

10

20

30

40

50

た米国仮出願第 61 / 620, 333 号の利益を主張する。

【技術分野】

【0002】

[0002] 本開示は、コンピュータグラフィックスに関する。

【背景技術】

【0003】

[0003] 視覚的提示のためのコンテンツを提供するデバイスは、一般にグラフィックスプロセシングユニット (GPU) を含む。GPU は、コンテンツを表すピクセルをディスプレイ上にレンダリングする。GPU は、提示のための各ピクセルをレンダリングするために、ディスプレイ上の各ピクセルに対する 1 つまたは複数のピクセル値を生成する。

10

【0004】

[0004] いくつかの例では、GPU は、グラフィックスをレンダリングするための統一されたシェーダーアーキテクチャを実装することができる。そのような例では、GPU は、異なるシェーディング操作のパイプラインを実行するように、複数の同様のコンピューティングユニットを構成することができる。コンピューティングユニットは、統一されたシェーディングユニットまたは統一されたシェーダープロセッサと呼ばれ得る。

【発明の概要】

【0005】

[0005] 本開示の技法は一般に、グラフィックスレンダリングパイプラインのシェーダステージと関連付けられるシェーディング操作を実行することに関する。たとえば、グラフィックスプロセシングユニット (GPU) は、グラフィックスレンダリングパイプラインのシェーダステージと関連付けられるシェーディング操作を実行するために 1 つまたは複数のシェーディングユニットを呼び出すことができる。本開示の態様によれば、GPU は次いで、第 1 のシェーディング操作を実行するために指定されたシェーディングユニットを用いて、グラフィックスレンダリングパイプラインの第 2 の異なるシェーダステージと関連付けられるシェーディング操作を実行することができる。たとえば、GPU は、第 1 のシェーダステージと関連付けられる入力 / 出力インターフェースを堅持しながら、第 2 のステージと関連付けられるシェーディング操作を実行することができる。このようにして、GPU は、同じシェーディングユニットを用いて複数のシェーディング操作を実行することによって、より多くのシェーディングリソースを有する GPU をエミュレートすることができる。

20

【0006】

[0006] ある例では、本開示の態様は、頂点シェーディングのために指定されたグラフィックスプロセシングユニットのハードウェアシェーディングユニットを用いて、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することと、ここにおいて、ハードウェアユニットが、入力として单一の頂点を受け取り、出力として单一の頂点を生成するように構成される、グラフィックスプロセシングユニットのハードウェアシェーディングユニットを用いて、頂点シェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の新たな頂点を生成するためにジオメトリシェーディング操作を実行することとを含み、ジオメトリシェーディング操作が、1 つまたは複数の頂点シェーディングされた頂点の少なくとも 1 つに対して行われて 1 つまたは複数の新たな頂点を出力する、グラフィックスをレンダリングする方法に関する。

30

【0007】

[0007] 別の例では、本開示の態様は、頂点シェーディングのために指定されたグラフィックスプロセシングユニットのハードウェアシェーディングユニットを用いて、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することと、ここにおいて、ハードウェアユニットが、入力として单一の頂点を受け取り、出力として单一の頂点を生成する、グラフィックスプロセシングユニットのハードウェアシェーディングユニットを用いて、頂点シェーディングされた頂

40

50

点の 1 つまたは複数に基づいて 1 つまたは複数の新たな頂点を生成するために、ジオメトリシェーディング操作を実行することとを行うように構成され、ジオメトリシェーディング操作が、1 つまたは複数の頂点シェーディングされた頂点の少なくとも 1 つに対して行われて 1 つまたは複数の新たな頂点を出力する、1 つまたは複数のプロセッサを含むグラフィックスをレンダリングするためのグラフィックスプロセシングユニットに関する。

#### 【 0 0 0 8 】

[0008]別の例では、本開示の態様は、頂点シェーディングのために指定されたグラフィックスプロセシングユニットのハードウェアシェーディングユニットを用いて、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行するための手段と、ここにおいて、ハードウェアユニットが、入力として単一の頂点を受け取り、出力として単一の頂点を生成するように構成される、グラフィックスプロセシングユニットのハードウェアシェーディングユニットを用いて、頂点シェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の新たな頂点を生成するために、ジオメトリシェーディング操作を実行するための手段とを含み、ジオメトリシェーディング操作が、1 つまたは複数の頂点シェーディングされた頂点の少なくとも 1 つに対して行われて 1 つまたは複数の新たな頂点を出力する、グラフィックスをレンダリングするための装置に関する。

#### 【 0 0 0 9 】

[0009]別の例では、本開示の態様は、命令を記憶した非一時的コンピュータ可読媒体に關し、命令は、実行されると、1 つまたは複数のプロセッサに、頂点シェーディングのために指定されたシェーディングユニットを用いて、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングするために頂点シェーディング操作を実行することと、ここにおいて、ハードウェアユニットが、入力として単一の頂点を受け取り、出力として単一の頂点を生成するように構成される、頂点シェーディングのために指定されたハードウェアシェーディングユニットを用いて、頂点シェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の新たな頂点を生成するために、ジオメトリシェーディング操作を実行することとを行わせ、ジオメトリシェーディング操作が、1 つまたは複数の頂点シェーディングされた頂点の少なくとも 1 つに対して行われて 1 つまたは複数の新たな頂点を出力する。

#### 【 0 0 1 0 】

[0010]別の例では、本開示の態様は、頂点シェーディングのために指定されたグラフィックスプロセシングユニットのハードウェアユニットを用いて、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することと、ここにおいて、ハードウェアユニットが、入力として単一の頂点を受け取り、出力として単一の頂点を生成するインターフェースを堅持する、頂点シェーディングのために指定されたグラフィックスプロセシングユニットのハードウェアユニットを用いて、頂点シェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の制御ポイントを生成するハルシェーディング操作を実行することとを含み、1 つまたは複数のハルシェーディング操作が、1 つまたは複数の頂点シェーディングされた頂点の少なくとも 1 つに対して行われて 1 つまたは複数の制御ポイントを出力する、グラフィックスをレンダリングするための方法に関する。

#### 【 0 0 1 1 】

[0011]別の例では、本開示の態様は、頂点シェーディングのために指定されたグラフィックスプロセシングユニットのハードウェアユニットを用いて、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することと、ここにおいて、ハードウェアユニットが、入力として単一の頂点を受け取り、出力として単一の頂点を生成するインターフェースを堅持する、頂点シェーディングのために指定されたグラフィックスプロセシングユニットのハードウェアユニットを用いて、頂点シェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の制御ポイントを生成するハルシェーディング操作を実行することとを行うように構成される

10

20

30

40

50

1つまたは複数のプロセッサを含み、1つまたは複数のハルシェーディング操作が、1つまたは複数の頂点シェーディングされた頂点の少なくとも1つに対して行われて1つまたは複数の制御ポイントを出力する、グラフィックスをレンダリングするためのグラフィックスプロセシングユニットに関する。

【0012】

[0012]別の例では、本開示の態様は、頂点シェーディングのために指定されたグラフィックスプロセシングユニットのハードウェアユニットを用いて、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行するための手段と、ここにおいて、ハードウェアユニットが、入力として単一の頂点を受け取り、出力として単一の頂点を生成するインターフェースを堅持する、頂点シェーディングのために指定されたグラフィックスプロセシングユニットのハードウェアユニットを用いて、頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の制御ポイントを生成するハルシェーディング操作を実行するための手段とを含み、1つまたは複数のハルシェーディング操作が、1つまたは複数の頂点シェーディングされた頂点の少なくとも1つに対して行われて1つまたは複数の制御ポイントを出力する、グラフィックスをレンダリングするための装置に関する。

【0013】

[0013]別の例では、本開示の態様は、命令を記憶した非一時的コンピュータ可読媒体に關し、命令は、実行されると、1つまたは複数のプロセッサに、頂点シェーディングのために指定されたグラフィックスプロセシングユニットのハードウェアユニットを用いて、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することと、ここにおいて、ハードウェアユニットが、入力として単一の頂点を受け取り、出力として単一の頂点を生成するインターフェースを堅持する、頂点シェーディングのために指定されたグラフィックスプロセシングユニットのハードウェアユニットを用いて、頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の制御ポイントを生成するために、ハルシェーディング操作を実行することとを行わせ、1つまたは複数のハルシェーディング操作が、1つまたは複数の頂点シェーディングされた頂点の少なくとも1つに対して行われて1つまたは複数の制御ポイントを出力する。

【0014】

[0014]ある例では、本開示の態様は、レンダリングパイプラインの第1のシェーダステージと関連付けられる第1のシェーディング操作を実行するように、グラフィックスプロセシングユニットのハードウェアシェーディングユニットを指定することと、第1のシェーディング操作が完了すると、ハードウェアシェーディングユニットの動作モードを切り替えることと、第1のシェーディング操作を実行するように指定されたグラフィックスプロセシングユニットのハードウェアシェーディングユニットを用いて、レンダリングパイプラインの第2の異なるシェーダステージと関連付けられる第2のシェーディング操作を実行することとを含む、グラフィックスをレンダリングする方法に関する。

【0015】

[0015]別の例では、本開示の態様は、レンダリングパイプラインの第1のシェーダステージと関連付けられる第1のシェーディング操作を実行するように、グラフィックスプロセシングユニットのハードウェアシェーディングユニットを指定し、第1のシェーディング操作が完了すると、ハードウェアシェーディングユニットの動作モードを切り替え、第1のシェーディング操作を実行するように指定されたグラフィックスプロセシングユニットのハードウェアシェーディングユニットを用いて、レンダリングパイプラインの第2の異なるシェーダステージと関連付けられる第2のシェーディング操作を実行するように構成される、1つまたは複数のプロセッサを備える、グラフィックスをレンダリングするためのグラフィックスプロセシングユニットに関する。

【0016】

[0016]別の例では、本開示の態様は、レンダリングパイプラインの第1のシェーダステ

10

20

30

40

50

ージと関連付けられる第1のシェーディング操作を実行するように、グラフィックスプロセシングユニットのハードウェアシェーディングユニットを指定するための手段と、第1のシェーディング操作が完了すると、ハードウェアシェーディングユニットの動作モードを切り替えるための手段と、第1のシェーディング操作を実行するように指定されたグラフィックスプロセシングユニットのハードウェアシェーディングユニットを用いて、レンダリングパイプラインの第2の異なるシェーダステージと関連付けられる第2のシェーディング操作を実行するための手段とを含む、グラフィックスをレンダリングするための装置に関する。

## 【0017】

[0017]別の例では、本開示の態様は、命令を記憶した非一時的コンピュータ可読媒体に 10 関し、命令は、実行されると、1つまたは複数のプロセッサに、レンダリングパイプラインの第1のシェーダステージと関連付けられる第1のシェーディング操作を実行するように、グラフィックスプロセシングユニットのハードウェアシェーディングユニットを指定することと、第1のシェーディング操作が完了すると、ハードウェアシェーディングユニットの動作モードを切り替えることと、第1のシェーディング操作を実行するように指定されたグラフィックスプロセシングユニットのハードウェアシェーディングユニットを用いて、レンダリングパイプラインの第2の異なるシェーダステージと関連付けられる第2のシェーディング操作を実行することとを行わせる。

## 【0018】

[0018]本開示の1つまたは複数の例の詳細が、添付の図面および以下の説明に記載される。他の特徴、目的、および利点は、説明および図面、ならびに特許請求の範囲から明らかになるであろう。 20

## 【図面の簡単な説明】

## 【0019】

【図1】[0019]本開示で説明される技法を実装し得るコンピューティングデバイスを示す 25 ブロック図。

【図2】[0020]例示的なグラフィックスプロセシングパイプライン80を示すブロック図。

【図3A】[0021]本開示の態様による、グラフィックスレンダリングパイプラインにおけるデータフローの概念図。 30

【図3B】本開示の態様による、グラフィックスレンダリングパイプラインにおけるデータフローの概念図。

【図4】[0022]本開示で説明される技法を実施して頂点シェーディング操作とジオメトリシェーディング操作とを実行する、ハードウェアシェーディングユニットの例示的な動作を示す図。

【図5A】[0023]頂点シェーディング操作とジオメトリシェーディング操作とを実行するときにマージされた頂点シェーダ/ジオメトリシェーダハードウェアによって実行される動作のフローを示す図。

【図5B】[0024]マージされた頂点シェーダ/ジオメトリシェーダハードウェアシェーディングユニットによって実行され得る、図5Aに示される動作のフローに対応する擬似コードを示す図。 40

【図6】[0025]本開示の態様による、マージされた頂点シェーディング操作とジオメトリシェーディング操作とを実行するためのグラフィックスプロセシングユニットの例示的なコンポーネントを示す図。

【図7】[0026]本開示の態様による、頂点シェーディング操作とジオメトリシェーディング操作とを実行するための例示的なプロセスを示すフローチャート。

【図8】[0027]テッセレーションステージを含む例示的なグラフィックスプロセシングパイプラインを示すブロック図。

## 【図9】[0028]テッセレーションを示す概念図。

## 【図10A】[0029]本開示の態様による、グラフィックスレンダリングパイプラインにお 50

けるデータフローの概念図。

【図10B】本開示の態様による、グラフィックスレンダリングパイプラインにおけるデータフローの概念図。

【図11】[0030]本開示で説明される技法を実施して頂点シェーディング操作とハルシェーディング操作とを実行する、ハードウェアシェーディングユニットの例示的な動作を示す図。

【図12A】[0031]頂点シェーディング操作とハルシェーディング操作とを実行するときにマージされた頂点シェーダ／ハルシェーダハードウェアシェーディングユニットによって実行される動作のフローを示す図。

【図12B】[0032]マージされた頂点シェーダ／ハルシェーダハードウェアシェーディングユニットによって実行され得る、図12Aに示される動作のフローに対応する擬似コードを一般に示す図。 10

【図13A】[0033]ドメインシェーディング操作とジオメトリシェーディング操作とを実行するときにマージされたドメインシェーダ／ジオメトリシェーダハードウェアシェーディングユニットによって実行される動作のフローを一般に示す図。

【図13B】[0034]マージされたドメインシェーダ／ジオメトリシェーダハードウェアシェーディングユニットによって実行され得る、図13Aに示される動作のフローに対応する擬似コードを一般に示す図。

【図14】[0035]本開示の態様による、マージされた頂点シェーディング操作と、ハルシェーディング操作と、ドメインシェーディング操作と、ジオメトリシェーディング操作とを実行するためのグラフィックスプロセシングユニットの例示的なコンポーネントを示す図。 20

【図15】[0036]本開示の態様による、同じハードウェアシェーディングユニットを使用して2つのレンダリングパスでグラフィックスレンダリングを実行することを示すフロー図。

【図16】[0037]本開示の態様による、2つのパスのグラフィックスレンダリングプロセスの第1のパスと関連付けられる、グラフィックスレンダリング操作を実行することを示すフロー図。

【図17】[0038]本開示の態様による、2つのパスのグラフィックスレンダリングプロセスの第2のパスと関連付けられる、グラフィックスレンダリング操作を実行することを示すフロー図。 30

【図18】[0039]本開示の態様による、同じハードウェアシェーディングユニットによる実行のために2つ以上のシェーダステージを一緒にパッチすること(patching)を示すフロー図。

#### 【発明を実施するための形態】

##### 【0020】

[0040]本開示の技法は一般に、グラフィックスレンダリングパイプラインのシェーダステージと関連付けられるシェーディング操作を実行することに関する。たとえば、グラフィックスプロセシングユニット(GPU)は、グラフィックスレンダリングパイプラインのシェーダステージと関連付けられるシェーディング操作を実行するために、1つまたは複数のシェーディングユニットを呼び出すことができる。本開示の態様によれば、GPUは次いで、第1のシェーディング操作を実行するために指定されたシェーディングユニットを用いて、グラフィックスレンダリングパイプラインの第2の異なるシェーダステージと関連付けられるシェーディング操作を実行することができる。たとえば、GPUは、第1のシェーダステージと関連付けられる入力／出力インターフェースを堅持しながら、第2のステージと関連付けられるシェーディング操作を実行することができる。このようにして、GPUは、同じシェーディングユニットを用いて複数のシェーディング操作を実行することによって、より多くのシェーディングリソースを有するGPUをエミュレートすることができる。 40

##### 【0021】

[0041]図1は、本開示で説明される技法を実装し得るコンピューティングデバイス30を示すブロック図である。コンピューティングデバイス30の例には、限定はされないが、ワイヤレスデバイス、いわゆるスマートフォンを含む携帯電話またはセルラー電話、携帯情報端末(PDA)、ビデオディスプレイを含むビデオゲームコンソール、モバイルビデオゲームデバイス、モバイルビデオ会議ユニット、ラップトップコンピュータ、デスクトップコンピュータ、テレビジョンセットトップボックス、タブレットコンピューティングデバイス、電子ブックリーダー、固定式または移動式のメディアプレーヤーなどがある。

#### 【0022】

[0042]図1の例では、コンピューティングデバイス30は、CPUメモリ34を有する中央処理装置(CPU)32と、グラフィックスプロセシングユニット(GPU)メモリ38と1つまたは複数のシェーディングユニット40とを有するGPU36と、ディスプレイユニット42と、ディスプレイバッファユニット44と、ユーザインターフェースユニット46と、ストレージユニット48とを含む。加えて、ストレージユニット48は、コンパイラ54と、GPUプログラム52と、ローカルにコンパイルされたGPUプログラム56とを有する、GPUドライバ50を記憶することができる。

#### 【0023】

[0043]CPU32の例には、限定はされないが、デジタル信号プロセッサ(DSP)、汎用マイクロプロセッサ、特定用途向け集積回路(ASIC)、フィールドプログラマブル論理アレイ(FPGA)、あるいは他の等価な集積回路またはディスクリート論理回路がある。CPU32およびGPU36は図1の例では別個のユニットとして示されるが、いくつかの例では、CPU32およびGPU36は単一のユニットへとマージされ得る。CPU32は1つまたは複数のアプリケーションを実行し得る。アプリケーションの例には、ウェブブラウザ、電子メールアプリケーション、スプレッドシート、ビデオゲーム、オーディオキャプチャおよび/またはビデオキャプチャ、再生または編集アプリケーション、あるいは、ディスプレイユニット42を介して提示されるべき画像データの生成を開始する他のアプリケーションがあり得る。

#### 【0024】

[0044]図1に示される例では、CPU32はCPUメモリ34を含む。CPUメモリ34は、機械コードまたはオブジェクトコードを実行する際に使用されるオンチップストレージまたはメモリを表し得る。CPUメモリ34は各々、一定の数のデジタルビットを記憶することが可能なハードウェアメモリレジスタを備え得る。CPU32は、たとえばシステムバスを通じてアクセスされ得るストレージユニット48から値を読み取ること、またはそれに値を書き込むことよりも迅速に、ローカルCPUメモリ34から値を読み取り、またはそれに値を書き込むことが可能であり得る。

#### 【0025】

[0045]GPU36は、グラフィカルな操作を実行するための1つまたは複数の専用プロセッサを表す。すなわち、たとえば、GPU36は、グラフィックスをレンダリングしGPUアプリケーションを実行するための、固定機能のコンポーネントとプログラマブルコンポーネントとを有する専用ハードウェアユニットであり得る。GPU36はまた、DSP、汎用マイクロプロセッサ、ASIC、FPGA、あるいは他の等価な集積回路またはディスクリート論理回路を含み得る。

#### 【0026】

[0046]GPU36はまた、機械コードまたはオブジェクトコードを実行する際に使用されるオンチップストレージまたはメモリを表し得る、GPUメモリ38を含む。GPUメモリ38は各々、一定の数のデジタルビットを記憶することが可能なハードウェアメモリレジスタを備え得る。GPU36は、たとえばシステムバスを通じてアクセスされ得るストレージユニット48から値を読み取ること、またはそれに値を書き込むことよりも迅速に、ローカルGPUメモリ38から値を読み取り、またはそれに値を書き込むことが可能であり得る。

10

20

30

40

50

## 【0027】

[0047] GPU 36は、シェーディングユニット40を含む。以下でより詳細に説明されるように、シェーディングユニット40は、プロセシングコンポーネントのプログラム可能なパイプラインとして構成され得る。いくつかの例では、シェーディングユニット40は、「シェーダプロセッサ」または「統一されたシェーダ」と呼ばれることがあり、グラフィックスをレンダリングするために、ジオメトリシェーディング操作、頂点シェーディング操作、ピクセルシェーディング操作、または他のシェーディング操作を実行することができる。シェーディングユニット40は、命令をフェッチして復号するためのコンポーネント、算術計算を実行するための1つまたは複数の算術論理ユニット(「ALU」)、および1つまたは複数のメモリ、キャッシュ、もしくはレジスタのような、わかりやすくするために図1には特に示されていない1つまたは複数のコンポーネントを含み得る。10

## 【0028】

[0048]ディスプレイユニット42は、閲覧者により使用される、ビデオデータ、画像、テキストまたは他のタイプのデータを表示することが可能なユニットを表す。ディスプレイユニット42は、液晶ディスプレイ(LCD)、発光ダイオード(LED)ディスプレイ、有機LED(OLED)、アクティブマトリックスOLED(AMOLED)ディスプレイなどを含み得る。

## 【0029】

[0049]ディスプレイバッファユニット44は、ディスプレイユニット42のための、写真またはビデオフレームのような像の提示のためのデータを記憶することに専用のメモリまたはストレージデバイスを表す。ディスプレイバッファユニット44は、複数の記憶位置を含む2次元バッファを表し得る。ディスプレイバッファユニット44内の記憶位置の数は、ディスプレイユニット42上に表示されるべきピクセルの数と実質的に同様であり得る。たとえば、ディスプレイユニット42が $640 \times 480$ のピクセルを含むように構成される場合、ディスプレイバッファユニット44は $640 \times 480$ の記憶位置を含み得る。ディスプレイバッファユニット44は、GPU 36によって処理されるピクセルの各々に対する最終的なピクセル値を記憶し得る。ディスプレイユニット42は、ディスプレイバッファユニット44から最終的なピクセル値を取り出し、ディスプレイバッファユニット44に記憶されたピクセル値に基づいて最終的な画像を表示し得る。20

## 【0030】

[0050]ユーザインターフェースユニット46は、ユーザが、CPU 32のような、コンピューティングデバイス30の他のユニットと対話し得るときに用いる、または別様にそれらのユニットと通信するためにインターフェースし得るときに用いるユニットを表す。ユーザインターフェースユニット46の例には、限定はされないが、トラックボール、マウス、キーボード、および他のタイプの入力デバイスがある。ユーザインターフェースユニット46はまた、タッチスクリーンであってよく、ディスプレイユニット42の一部として組み込まれ得る。30

## 【0031】

[0051]ストレージユニット48は1つまたは複数のコンピュータ可読記憶媒体を備え得る。ストレージユニット48の例には、限定はされないが、ランダムアクセスメモリ(RAM)、読み取り専用メモリ(ROM)、電気消去可能プログラマブル読み取り専用メモリ(EEPROM(登録商標))、CD-ROMもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気ストレージデバイス、フラッシュメモリ、または、命令もしくはデータ構造の形態の所望のプログラムコードを記憶するために使用されコンピュータまたはプロセッサによってアクセスされ得る、任意の他の媒体がある。40

## 【0032】

[0052]いくつかの例示的な実装形態では、ストレージユニット48は、本開示においてCPU 32およびGPU 36に起因する機能をCPU 32および/またはGPU 36に実行させる命令を含み得る。ストレージユニット48は、いくつかの例では、非一時的記憶媒体と見なされ得る。「非一時的」という用語は、記憶媒体が、搬送波または伝

搬信号では実施されることを示し得る。しかしながら、「非一時的」という用語は、ストレージユニット48が可動ではないことを意味するものと解釈されるべきでない。一例として、ストレージユニット48は、コンピューティングデバイス30から取り外され、別のデバイスに移され得る。別の例として、ストレージユニット48と実質的に同様のストレージユニットが、コンピューティングデバイス30に挿入され得る。いくつかの例では、非一時的記憶媒体は、時間経過に伴って変動し得るデータを(たとえば、RAMに)記憶し得る。

#### 【0033】

[0053]図2の例に示されるように、ストレージユニット48は、GPUドライバ50と、コンパイラ54と、GPUプログラム52と、ローカルにコンパイルされるGPUプログラム56とを記憶する。GPUドライバ50は、GPU36にアクセスするためのインターフェースを与えるコンピュータプログラムまたは実行可能コードを表す。CPU32は、GPU36とインターフェースするために、GPUドライバ50またはその一部を実行し、これが理由で、GPUドライバ50は、図1の例では、CPU32内に「GPUドライバ50」と標識された破線ボックスとして示されている。GPUドライバ50は、GPUプログラム52を含む、CPU32によって実行されるプログラムまたは他の実行ファイルにとってアクセス可能である。

#### 【0034】

[0054]GPUプログラム52は、たとえば、アプリケーションプログラミングインターフェース(API)を使用する、高水準(HL)プログラミング言語で書かれたコードを含み得る。APIの例には、Open-Computing Language('OpenCL')、Open Graphics Library('OpenGL')、およびMicrosoft社により開発されたDirectXがある。一般に、APIは、関連するハードウェアによって実行される、所定の標準化されたコマンドのセットを含む。APIコマンドは、ユーザが、ハードウェアコンポーネントの仕様についてのユーザの知識を伴わずに、コマンドを実行するようにGPUのハードウェアコンポーネントに命令することを可能にする。

#### 【0035】

[0055]GPUプログラム52は、GPUドライバ50によって与えられる1つまたは複数の機能を呼び出すか、またはさもなければ含み得る。CPU32は一般に、GPUプログラム52が埋め込まれたプログラムを実行し、GPUプログラム52に遭遇すると、GPUプログラム52をGPUドライバ50に(たとえば、コマンドストリームの形式で)渡す。CPU32は、この状況では、GPUプログラム52を処理するために、GPUドライバ50を実行する。すなわち、たとえば、GPUドライバ50は、GPUプログラム52を、GPU36によって実行可能なオブジェクトコードまたは機械コードへとコンパイルすることによって、GPUプログラム52を処理し得る。このオブジェクトコードは、ローカルにコンパイルされたGPUプログラム56として図1の例では示されている。

#### 【0036】

[0056]いくつかの例では、コンパイラ54は、リアルタイムまたは準リアルタイムで動作して、GPUプログラム52が埋め込まれたプログラムの実行の間に、GPUプログラム52をコンパイルすることができる。たとえば、コンパイラ54は一般に、HLプログラミング言語に従って定義されたHL命令を低水準(LL)プログラミング言語のLL命令へと縮小するモジュールを表す。コンパイルの後に、これらのLL命令は、FPGA、ASICなど(たとえば、CPU32およびGPU36を含む)のような、特定のタイプのプロセッサまたは他のタイプのハードウェアによって実行されることが可能である。

#### 【0037】

[0057]LLプログラミング言語は、それらが、プロセッサまたは他のタイプのハードウェアの命令セットアーキテクチャからの抽象化をほとんど行わず、またはより低水準の抽

10

20

30

40

50

象化を行うという意味において、低水準と見なされ得る。LL言語は一般に、アセンブリ言語および／または機械語を指す。アセンブリ言語は、機械語よりもわずかに高度なLL言語であるが、一般に、アセンブリ言語は、コンパイラまたは他の変換モジュールを使用せずに機械語に変換され得る。機械語は、x86機械コードのような、基礎をなすハードウェア、たとえば、プロセッサによってネイティブに実行されるものと、同じではないとしても同様である命令を定義する任意の言語を表す(x86は、Intel Corporationによって開発されたx86プロセッサの命令セットアーキテクチャを指す)。

#### 【0038】

[0058] いずれの場合でも、コンパイラ54は、HLプログラミング言語に従って定義されたHL命令を、基礎をなすハードウェアによってサポートされるLL命令へと変換することができる。これらのHLプログラミング言語に従って定義されたソフトウェアが、実際の基礎をなすハードウェアによってより直接的に実行されることが可能なように、コンパイラ54は、HLプログラミング言語(およびAPI)と関連付けられる抽象性を除去する。

#### 【0039】

[0059] 図1の例では、コンパイラ54は、GPUプログラム52を含むHLコードを実行するとき、CPU32からGPUプログラム52を受け取り得る。コンパイラ54は、LLプログラミング言語に準拠するローカルでコンパイルされたGPUプログラム56を生成するために、GPUプログラム52をコンパイルし得る。コンパイラ54は、次いで、LL命令を含むローカルにコンパイルされたGPUプログラム56を出力する。

#### 【0040】

[0060] GPU36は一般に、(GPU36内で「ローカルにコンパイルされたGPUプログラム56」と標識された破線ボックスによって示されるように)ローカルにコンパイルされたGPUプログラム56を受け取り、その後、いくつかの例では、GPU36は、画像をレンダリングし、画像のレンダリングされた部分をディスプレイバッファユニット44に出力する。たとえば、GPU36は、ディスプレイユニット42において表示されるべき多数のプリミティブを生成することができる。プリミティブは、線(曲線、スプラインなどを含む)、点、円、楕円、多角形(通常、多角形は1つまたは複数の三角形の集合体として定義される)、または任意の他の2次元(2D)プリミティブの1つまたは複数を含み得る。「プリミティブ」という用語は、立方体、円柱、球体、円錐、三角錐、トーラスなどのような、3次元(3D)プリミティブも指し得る。一般に、「プリミティブ」という用語は、ディスプレイユニット42を介して画像(またはビデオデータの状況ではフレーム)として表示するための、GPU36によってレンダリングされることが可能な任意の基本的な幾何学的形状または要素を指す。

#### 【0041】

[0061] GPU36は、1つまたは複数のモデル変換(これは状態データにおいても規定され得る)を適用することによって、プリミティブとプリミティブの他の状態データ(たとえば、色、テクスチャ、照明、カメラ構成、または他の様相)とを、いわゆる「ワールド空間」へと変換することができる。変換されると、GPU36は、アクティブなカメラに対するビュー変換を適用して(これも、カメラを定義する状態データにおいて規定され得る)、プリミティブおよび照明の座標を、カメラ空間またはアイ空間に変換することができる。GPU36はまた、任意のアクティブな照明のもとでの、プリミティブの外観をレンダリングするために頂点シェーディングを実行することができる。GPU36は、上のモデル、ワールド空間またはビュー空間の1つまたは複数において頂点シェーディングを実行することができる(しかし、頂点シェーディングは通常、ワールド空間において実行される)。

#### 【0042】

[0062] プリミティブがシェーディングされると、GPU36は投影を実行して、画像を、一例では(-1, -1, -1)および(1, 1, 1)において端点を伴う単位立方体

10

20

30

40

50

へと投影することができる。この単位立方体は通常、標準ビューボリュームと呼ばれる。モデルをアイ空間から標準ビューボリュームへと変換した後で、GPU 36は、ビューボリューム内に少なくとも部分的にも存在しないあらゆるプリミティブを除去するために、クリッピングを実行することができる。言い換えると、GPU 36は、カメラのフレーム内にないあらゆるプリミティブを除去することができる。GPU 36は次いで、プリミティブの3D座標をスクリーンの2D座標へと実質的に縮小する、プリミティブの座標をビューボリュームからスクリーン空間へとマッピングすることができる。

#### 【0043】

[0063]関連するシェーディングデータを伴うプリミティブを定義する変換され投影された頂点が与えられると、GPU 36は次いで、プリミティブをラスタライズすることができる。たとえば、GPU 36は、プリミティブによって覆われるスクリーンのピクセルに対する色を計算し設定することができる。ラスタライズの間、GPU 36は、プリミティブと関連付けられる任意のテクスチャを適用することができる（テクスチャは状態データを備え得る）。GPU 36はまた、ラスタライズの間に、深度テストとも呼ばれるZバッファアルゴリズムを実行して、プリミティブおよび／またはオブジェクトのいずれかが任意の他のオブジェクトによって塞がれるかどうかを判定することができる。GPU 36が各プリミティブをスクリーンに描く順序を知るよう、Zバッファアルゴリズムは、プリミティブの深度に従ってプリミティブを分類する。GPU 36は、レンダリングされたピクセルをディスプレイバッファユニット44に出力する。

#### 【0044】

[0064]ディスプレイバッファユニット44は、画像全体がレンダリングされるまで、レンダリングされた画像のレンダリングされたピクセルを一時的に記憶し得る。ディスプレイバッファユニット44は、この状況では画像フレームバッファと見なされ得る。ディスプレイバッファユニット44は、次いで、ディスプレイユニット42上に表示されるべきレンダリングされた画像を送信し得る。いくつかの代替的な例では、GPU 36は、画像をディスプレイバッファユニット44に一時的に記憶するのではなく、画像のレンダリングされた部分を表示のためにディスプレイユニット42に直接出力し得る。ディスプレイユニット42は、次いで、ディスプレイバッファユニット78に記憶された画像を表示し得る。

#### 【0045】

[0065]上で説明された方式でピクセルをレンダリングするために、GPU 36は、（たとえば、図2および図8に関してより詳細に説明されるように）種々のシェーディング操作を実行するように、シェーディングユニット40を指定することができる。しかしながら、比較的短いレンダリングパイプラインをサポートするように設計されたいくつかのGPU（GPU 36のような）は、拡大されたレンダリングパイプラインを有するAPIをサポートすることが不可能であり得る。たとえば、いくつかのGPUは、3つ以上の異なるタイプのシェーディング操作を実行するようにシェーディングユニット40を指定することを妨げられ得る。

#### 【0046】

[0066]ある例では、GPU 36は、頂点シェーディング操作とピクセルシェーディング操作とを実行するようにシェーディングユニット40を指定することができる。この例では、GPU 36は、ハルシェーダ、ドメインシェーダ、および／またはジオメトリシェーダと関連付けられる操作を実行するようにシェーディングユニット40を指定するためのリソースを欠いていることがある。すなわち、ハードウェアおよび／ソフトウェアの制約は、GPU 36が、ハルシェーディング操作、ドメインシェーディング操作、および／またはジオメトリシェーディング操作を実行するようにシェーディングユニット40を指定することを妨げ得る。したがって、GPU 36は、そのような機能を含むAPIと関連付けられるシェーダステージをサポートすることが不可能であり得る。

#### 【0047】

[0067]たとえば、以前のDirectX 9 API（Direct3D 9 API）

10

20

30

40

50

を含み得る、Microsoftによって開発された)をサポートしていた以前のGPUは、DirectX 10 API (Direct3D 10 APIを含み得る)をサポートすることが不可能であり得る。すなわち、DirectX 10 APIの特徴の少なくともいくつか(たとえば、いくつかのシェーダステージのような)は、以前のGPUを使用して実行されることは不可能であり得る。その上、以前のDirectX 9 APIとDirectX 10 APIとをサポートしていたGPUは、DirectX 11 APIのすべての機能をサポートすることが不可能であり得る。そのような非互換性は、DirectX 10またはDirectX 11を利用するソフトウェアまたは他のアプリケーションを実行することに対するサポートをもはや提供し得ない、現在展開されている大量のGPUをもたらし得る。上の例はAPIのMicrosoftのDirectXのファミリーに関して説明されるが、同様の互換性の問題は、他のAPIおよびレガシーのGPU 36について存在し得る。  
10

#### 【0048】

[0068]加えて、比較的長いグラフィックスプロセシングパイプライン(たとえば、追加のシェーダステージを有するレンダリングパイプライン)をサポートすることは、より複雑なハードウェア構成を必要とし得る。たとえば、シェーディングユニット40の専用の1つによって実施されるときに、ジオメトリシェーダステージをレンダリングパイプラインに導入して、ジオメトリシェーディングを実行することは、オフチップメモリに対する追加の読み取りと書き込みとをもたらし得る。すなわち、GPU 36は最初に、シェーディングユニット40の1つを用いて頂点シェーディングを実行し、頂点をストレージユニット48に記憶することができる。GPU 36はまた、頂点シェーダによって出力される頂点を読み取り、シェーディングユニット40の1つによってジオメトリシェーディングを実行するときに生成される新たな頂点を書き込むことができる。テッセレーションステージ(たとえば、ハルシェーダステージおよびドメインシェーダステージ)をレンダリングパイプラインに含めることは、以下で説明されるように、同様の複雑さをもたらし得る。  
20

#### 【0049】

[0069]オフチップメモリに対する追加の読み取りおよび書き込みは、メモリバスの帯域幅(たとえば、GPU 36をストレージユニット48に接続する通信チャネル)を消費しながら、また、読み取りおよび書き込みが各々、メモリバスとストレージユニット48とに電力供給することを必要とすると考えると、消費される電力の量を潜在的に増やし得る。この意味で、各シェーダステージに対して専用のシェーディングユニット40を使用する、多くのステージを伴うグラフィックスパイプラインを実装することは、より電力効率の低いGPUをもたらし得る。加えて、そのようなGPU 36はまた、ストレージユニット48からのデータの取り出しの遅延により、レンダリングされる画像の出力に関して実行がより低速であり得る。  
30

#### 【0050】

[0070]本開示の態様は一般に、シェーディングユニット40の1つが2つ以上のシェーディング機能を実行できるように、シェーディングユニット40の1つまたは複数の機能をマージすることに関する。たとえば、通常、GPU 36は、特定のシェーディング操作を実行するようにシェーディングユニット40を指定することによって、レンダリングプロセス(シェーダステージを有するレンダリングパイプラインと呼ばれる)を実行することができ、シェーディングユニット40の各々は、同じシェーダの複数のインスタンスを同時に実装することができる。すなわち、GPU 36は、たとえば、頂点シェーダの最大で256個の同時のインスタンスをサポートする、頂点シェーディング操作を実行するように、シェーディングユニット40の1つまたは複数を指定することができる。GPU 36はまた、たとえば、ピクセルシェーダの最大で256個の同時のインスタンスをサポートする、ピクセルシェーディング操作を実行するように、シェーディングユニット40の1つまたは複数を指定することができる。これらのハードウェアユニットは、次の指定されたハードウェアユニットがグラフィックスプロセシングパイプラインにおいて  
40  
50

以前のハードウェアユニットの出力を処理することに利用可能となるまで、ストレージユニット48のようなオフチップメモリに、3つのシェーダのうちの実行されている1つからの出力を記憶することができる。

【0051】

[0071]本開示の態様は、単数形（たとえば、1つのハードウェアシェーディングユニット）で特定のハードウェアシェーディングユニットに言及することがあるが、そのようなユニットは実際には、1つまたは複数のシェーディングユニット40（2つ以上のシェーダプロセッサ）、さらには、シェーディング操作を実行するためのGPU36の1つまたは複数の他のコンポーネントを備え得ることを理解されたい。たとえば、上で述べられたように、GPU36は、複数の関連するシェーディングユニット40を有し得る。GPU36は、同じシェーディング操作を実行するように、シェーディングユニット40のうちの2つ以上を指定することができ、シェーディングユニット40の各々は、シェーディング操作をマージするための、本開示の技法を実行するように構成される。一般に、ハードウェアシェーディングユニットは、特定のシェーディング操作を実行するための、GPU36のようなGPUによって呼び出されるハードウェアコンポーネントのセットを指し得る。 10

【0052】

[0072]一例では、本開示の態様は、単一のハードウェアシェーディングユニットを用いて、頂点シェーディング操作とジオメトリシェーディング操作とを実行することを含む。別の例では、本開示の態様は、単一のハードウェアシェーディングユニットを用いて、頂点シェーディング操作とハルシェーディング操作とを実行することを含む。さらに別の例では、本開示の態様は、単一のハードウェアシェーディングユニットを用いて、ドメインシェーディング操作とジオメトリシェーディング操作とを実行することを含む。本開示の態様はまた、ハードウェアシェーディングユニットが複数のシェーディング操作の間を移行する方式に関する。すなわち、本開示の態様は、ハードウェアシェーディングユニットを用いて第1のシェーディング操作を実行することと、同じハードウェアシェーディングユニットを用いて第2のシェーディング操作を実行することとの間を移行することに関する。 20

【0053】

[0073]たとえば、本開示の態様によれば、GPU36は、頂点シェーディング操作を実行するように指定されたシェーディングユニット40を用いて、頂点シェーディングされた頂点を出力するために、頂点シェーディング操作を実行して、入力された頂点をシェーディングすることができる。この例では、シェーディングユニット40は、入力として単一の頂点を受け取り出力として単一の頂点を生成するインターフェースを用いて構成され得る。加えて、GPU36は、同じシェーディングユニット40を用いて、ジオメトリシェーディング操作を実行して、頂点シェーディングされた頂点の1つまたは複数に基づいて、1つまたは複数の新たな頂点を生成することができる。ジオメトリシェーディング操作は、1つまたは複数の頂点シェーディングされた頂点の少なくとも1つに対して行われて、1つまたは複数の新たな頂点を出力することができる。再び、単一のシェーディングユニット40に関して説明されるが、これらの技法は、GPU36の複数のシェーディングユニット40によって同時に実施され得る。 30 40

【0054】

[0074]いくつかのAPIは、頂点シェーディング操作を実行するように指定されたシェーディングユニット40が1:1インターフェースを実装または堅持することを求めることがあり、1:1インターフェースは、入力として単一の頂点を受け取り出力として単一の頂点を生成する。対照的に、ジオメトリシェーディング操作を実行するように指定されたシェーディングユニット40は、1:Nインターフェースを実装または堅持することができ、1:Nインターフェースは、入力として1つまたは複数の頂点を受け取り、出力として1つまたは複数の（かつしばしば多数の、したがって上で「N」が使用される）頂点を生成する。 50

## 【0055】

[0075]本開示の態様によれば、GPU 36は、頂点シェーディング操作を実行するように指定されたシェーディングユニット40の1:1インターフェースを利用して、ジオメトリシェーダプログラムの複数のインスタンスを呼び出すことによって、この1:Nジオメトリシェーダインターフェースをエミュレートすることができる。GPU 36は、これらのジオメトリシェーダプログラムの各々を同時に実行して、ジオメトリシェーダ操作を実行することから得られる新たな頂点の1つを生成することができる。すなわち、シェーディングユニット40が一般に「シェーダプログラム」と呼ばれるものの複数のインスタンスを同時に実行できるように、シェーディングユニット40は、HLSL(たとえば、グラフィックスレンダリングAPIを伴う)を使用してプログラム可能であり得る。これらのシェーダプログラムは、「ファイバー」または「スレッド」(これらの両方が、プログラムまたは実行のスレッドを形成する命令のストリームを指し得る)と呼ばれ得る。本開示の態様によれば、かつ以下でより詳細に説明されるように、GPU 36は、頂点シェーディング操作のために指定されるハードウェアシェーディングユニットを使用して、ジオメトリシェーダプログラムの複数のインスタンスを実行することができる。同じシェーディングユニット40が両方のシェーダ、たとえば、頂点シェーダとジオメトリシェーダとを順番に実行するように、GPU 36は、ジオメトリシェーダ命令を頂点シェーダ命令に付加することができる。

## 【0056】

[0076]別の例では、本開示の態様によれば、GPU 36は、頂点シェーディング操作を実行するように指定されたハードウェアシェーディングユニットを用いて、頂点シェーディングされた頂点を出力するために、頂点シェーディング操作を実行して、入力された頂点をシェーディングすることができる。ハードウェアシェーディングユニットは、入力として単一の頂点を受け取り出力として単一の頂点を生成するインターフェースを堅持し得る。加えて、GPUは、頂点シェーディング操作を実行するために指定された同じハードウェアシェーディングユニットを用いて、1つまたは複数のテッセレーション操作(たとえば、ハルシェーディング操作および/またはドメインシェーディング操作)を実行して、頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の新たな頂点を生成することができる。1つまたは複数のテッセレーション操作は、1つまたは複数の頂点シェーディングされた頂点の少なくとも1つに対して行われて、1つまたは複数の新たな頂点を出力することができる。

## 【0057】

[0077]たとえば、上で説明されたシェーダステージに加えて、いくつかのグラフィックスレンダリングパイプラインはまた、ハルシェーダステージと、テッセレータステージと、ドメインシェーダステージとを含み得る。一般に、ハルシェーダステージ、テッセレータステージ、およびドメインシェーダステージが、ハードウェアテッセレーションに対応するために含まれる。すなわち、ハルシェーダステージ、テッセレータステージ、およびドメインシェーダステージが、たとえば、CPU 32によって実行されているソフトウェアアプリケーションによる実行ではなく、GPU 36によるテッセレーションに対応するために含まれる。

## 【0058】

[0078]本開示の態様によれば、GPU 36は、同じシェーディングユニット40を用いて、頂点シェーディング操作とテッセレーション操作とを実行することができる。たとえば、GPU 36は、2つのパスで頂点シェーディング操作とテッセレーション操作とを実行することができる。本開示の態様によれば、かつ以下でより詳細に説明されるように、GPU 36は、異なるシェーディング操作の間の移行を可能にするための種々の値を記憶することができる。

## 【0059】

[0079]ある例では、第1のパスでは、GPU 36は、頂点シェーディング操作とハルシェーディング操作とを実行するように1つまたは複数のシェーディングユニット40を

10

20

30

40

50

指定することができる。この例では、GPU 36は、ハルシェーダ命令を頂点シェーダ命令に付加することができる。したがって、同じシェーディングユニット40が、頂点シェーディング命令とハルシェーダ命令とを順番に実行する。

#### 【0060】

[0080]第2のパスでは、GPU 36は、ドメインシェーディング操作とジオメトリシェーディング操作とを実行するように1つまたは複数のシェーディングユニット40を指定することができる。この例では、GPU 36は、ドメインシェーダ命令をジオメトリシェーダ命令に付加することができる。したがって、同じシェーディングユニット40が、ドメインシェーディング操作とジオメトリシェーディング操作とを順番に実行する。複数のパスで複数のシェーディング操作を実行することによって、GPU 36は、同じシェーディングハードウェアを使用して、追加のシェーディング能力を有するGPUをエミュレートすることができる。 10

#### 【0061】

[0081]本開示の態様はまた、GPU 36が複数のシェーディング操作の間を移行する方式に関する。たとえば、本開示の態様は、操作が同じハードウェアシェーディングユニットによって順番に実行されるように、シェーディング操作が一緒にパッチされる方式に関する。

#### 【0062】

[0082]ある例では、本開示の態様によれば、GPU 36は、レンダリングパイプラインの第1のシェーダステージと関連付けられる第1のシェーディング操作を実行するように、1つまたは複数のシェーディングユニット40を指定することができる。GPU 36は、第1のシェーディング操作が完了すると、シェーディングユニット40の動作モードを切り替えることができる。GPU 36は次いで、第1のシェーディング操作を実行するように指定された同じシェーディングユニット40を用いて、レンダリングパイプラインの第2の異なるシェーダステージと関連付けられる第2のシェーディング操作を実行することができる。 20

#### 【0063】

[0083]いくつかの例によれば、GPU 36は、複数のモードを使用するシェーディング操作と一緒にパッチされることができる、各モードは、関連するシェーディング操作の特定のセットを有する。たとえば、第1のモードは、ドローコールが頂点シェーディング操作のみを含むことを示し得る。この例では、ドローコールを実行すると、GPU 36は、モード情報に従って頂点シェーディング操作を実行するように、1つまたは複数のシェーディングユニット40を指定することができる。加えて、第2のモードは、ドローコールが頂点シェーディング操作とジオメトリシェーディング操作の両方を含むことを示し得る。この例では、ドローコールを実行すると、GPU 36は、頂点シェーディング操作を実行するように、1つまたは複数のシェーディングユニット40を指定することができる。加えて、本開示の態様によれば、同じシェーディングユニットが頂点シェーディング操作とジオメトリシェーディング操作の両方を実行するように、GPU 36は、ジオメトリシェーダ命令を頂点シェーダ命令に付加することができる。以下でより詳細に説明されるように、追加のモードが、シェーダの他の組合せを示すために使用され得る。 40

#### 【0064】

[0084]いくつかの例では、GPUドライバ50は、GPU 36によって使用されるモード情報を生成することができる。本開示の態様によれば、異なるシェーダ（たとえば、頂点シェーディング操作、ジオメトリシェーディング操作、ハルシェーディング操作、ドメインシェーディング操作など）は、同じシェーディングユニット40によって順番に実行されるように、特定の方式でコンパイルされる必要はない。むしろ、各シェーダは、GPU 36によって、ドローのときに独立にコンパイルされ（任意の他のシェーダを参照することなく）、一緒にパッチされ得る。すなわち、ドローコールを実行すると、GPU 36は、ドローコールと関連付けられるモードを決定し、それに従ってコンパイルされたシェーダと一緒にパッチされることができる。 50

## 【0065】

[0085]本開示の技法は、シェーディング操作を実行するための限られた数のシェーディングユニット40を有するGPU(GPU 36のような)が、より多数のシェーディングユニット40を有するGPUをエミュレートすることが可能になり得る。たとえば、GPU 36は、3つ以上のシェーディング操作(たとえば、頂点シェーディング操作およびピクセルシェーディング操作)を実行するようにシェーディングユニット40を指定することを妨げられ得るが、本開示の技法は、GPU 36が、シェーディングユニット40を再構成することなく、追加のシェーディング操作(たとえば、ジオメトリシェーディング操作、ハルシェーディング操作、および/またはドメインシェーディング操作)を実行することを可能にし得る。すなわち、本技法は、シェーディングユニット40が、他のシェーディング操作を実行しながら、いくつかのシェーダステージの入力/出力の制約を堅持することを可能にし得る。10

## 【0066】

[0086]その上、同じシェーディングユニット40を用いて複数のシェーディング操作を実行することによって、本技法は、メモリのバス帯域幅の消費を減らすことができる。たとえば、他のシェーディング操作(たとえば、ジオメトリシェーディング)とともに頂点シェーディングが実行される場合、頂点シェーディングのために使用されるシェーディングユニット40は、他のシェーダ操作を実行する前に、頂点シェーディングの結果をオフチップメモリ(ストレージユニット48のような)に記憶する必要はない。むしろ、頂点シェーディングの結果は、GPUメモリ38に記憶され、ジオメトリシェーディング操作のために直ちに使用され得る。20

## 【0067】

[0087]このようにして、本技法は、追加のシェーディングユニット40を有するGPUと比較して、メモリのバス帯域幅の消費を減らすことができ、これにより電力消費が減り得る。したがって、本技法は、追加のハードウェアシェーダユニットを有するGPUよりも電力消費が少ない、より電力効率の高いGPUを促進し得る。したがって、いくつかの例では、本技法は、モバイルデバイス、ラップトップコンピュータ、および一定の専用の電力供給を有さない他のタイプのデバイスのような、電力が限られているデバイスにおいて展開され得る。30

## 【0068】

[0088]コンピューティングデバイス30は、明快のために図1に示されていない追加のモジュールまたはユニットを含み得ることを理解されたい。たとえば、コンピューティングデバイス30は、データを送信し受信するための送受信機モジュールを含んでよく、コンピューティングデバイス30と別のデバイスまたはネットワークとの間のワイヤレス通信または有線通信を可能にするための回路を含み得る。コンピューティングデバイス30はまた、コンピューティングデバイス30がモバイルワイヤレス電話である例において電話通信を実現するために、そのいずれも図1に示されていないスピーカーとマイクロフォンとを含んでよく、または、コンピューティングデバイス30がメディアプレーヤーである例においてスピーカーを含んでよい。いくつかの例では、ユーザインターフェースユニット46およびディスプレイユニット42は、コンピューティングデバイス30が、外部ユーザインターフェースまたはディスプレイとインターフェースする能力があるデスクトップコンピュータまたは他のデバイスである例において、コンピューティングデバイス30の外部にあり得る。40

## 【0069】

[0089]図2は、例示的なグラフィックスプロセシングパイプライン80を示すブロック図である。例示的なパイプライン80は、入力アセンブラステージ82と、頂点シェーダステージ84と、ジオメトリシェーダステージ86と、ラスタライザステージ88と、ピクセルシェーダステージ90と、出力マージャステージ(merger stage)92とを含む。いくつかの例では、DirectX 10(またはDirect3D 10)のようなAPIは、図2に示されるステージの各々を使用するように構成され得る。グラフィックス50

プロセシングパイプライン 80 は、GPU 36 によって実行されるものとして以下で説明されるが、種々の他のグラフィックスプロセッサによって実行され得る。

#### 【0070】

[0090] グラフィックスプロセシングパイプライン 80 は一般に、プログラム可能なステージ（たとえば、丸い角によって示される）と固定された機能のステージ（たとえば、四角形の角によって示される）とを含む。たとえば、グラフィックスレンダリングパイプライン 80 のいくつかのステージと関連付けられるグラフィックスレンダリング操作は一般に、シェーディングユニット 40 の 1 つのようなプログラム可能なシェーダプロセッサによって実行され、一方、グラフィックスレンダリングパイプライン 80 の他のステージと関連付けられる他のグラフィックスレンダリング操作は一般に、GPU 36 と関連付けられるプログラム可能ではない固定された機能のハードウェアユニットによって実行される。シェーディングユニット 40 によって実行されるグラフィックスレンダリングステージは一般に、「プログラム可能」ステージと呼ばれることがあり、一方、固定された機能のユニットによって実行されるステージは一般に、固定された機能ステージと呼ばれることがある。

10

#### 【0071】

[0091] 入力アセンプラスステージ 82 は、固定された機能ステージとして図 2 の例では示され、一般に、グラフィックスプロセシングパイプライン 80 にグラフィックスデータ（三角形、線、および点）を供給することを担う。たとえば、入力アセンプラスステージ 82 は、高次の表面、プリミティブなどに対する頂点データを収集し、頂点データと属性とを頂点シェーダステージ 84 に出力することができる。したがって、入力アセンプラスステージ 80 は、固定された機能の操作を使用して、ストレージユニット 48 のようなオフチップメモリから頂点を読み取ることができる。入力アセンプラスステージ 80 は次いで、これらの頂点からパイプラインのワークアイテムを作成することができ、一方、また、頂点識別子（「Vertex ID」）と、インスタンス識別子（「Instance ID」、これは頂点シェーダに対して利用可能にされる）と、プリミティブ識別子（「Primitive ID」、これはジオメトリシェーダおよびピクセルシェーダに対して利用可能にされる）とを生成する。入力アセンプラスステージ 80 は、頂点を読み取ると、Vertex ID と、Instance ID と、Primitive ID とを自動的に生成することができる。

20

#### 【0072】

[0092] 頂点シェーダステージ 84 は、受信された頂点データと属性とを処理することができる。たとえば、頂点シェーダステージ 84 は、変換、スキーリング、頂点変位、および頂点ごとのマテリアルの属性の計算のような、頂点ごとの処理を実行することができる。いくつかの例では、頂点シェーダステージ 84 は、テクスチャの座標、頂点の色、頂点の照明、フォグファクタなどを生成することができる。頂点シェーダステージ 84 は一般に、単一の入力された頂点を取り込み、単一の処理された出力される頂点を出力する。

30

#### 【0073】

[0093] ジオメトリシェーダステージ 86 は、頂点データ（たとえば、三角形に対しては 3 つの頂点、線に対しては 2 つの頂点、または点に対しては単一の頂点）によって定義されるプリミティブを受け取り、このプリミティブをさらに処理することができる。たとえば、ジオメトリシェーダステージ 86 は、他のあり得るプロセシング操作の中でもとりわけ、シルエット - エッジの検出およびシャドウボリュームの突出のような、プリミティブごとの処理を実行することができる。したがって、ジオメトリシェーダステージ 86 は、入力（1 つまたは複数の頂点を含み得る）として 1 つのプリミティブを受け取ることができ、0 個、1 個、または複数個のプリミティブ（やはり 1 つまたは複数の頂点を含み得る）を出力する。出力プリミティブは、ジオメトリシェーダステージ 86 を伴わずに可能であり得るものよりも多くのデータを含み得る。出力データの総量は、頂点の数を乗算された頂点のサイズに等しくてよく、呼出しごとに制限され得る。ジオメトリシェーダステージ 86 からのストリーム出力は、このステージに達したプリミティブが、メモリユニット

40

50

48のようなオフチップメモリに記憶されることを可能にし得る。ストリーム出力は通常、ジオメトリシェーダステージ86と結び付けられ、(たとえば、APIを使用して)両方が一緒にプログラムされ得る。

#### 【0074】

[0094]ラスタライザステージ88は通常、プリミティブをクリッピングして、ピクセルシェーダステージ90のためにプリミティブを準備することを担う、固定された機能のステージである。たとえば、ラスタライザステージ88は、(カスタムクリップ境界を含む)クリッピングと、パースペクティブ分割と、ビューポート/シザーリングの選択および実装と、レンダリング対象の選択と、プリミティブのセットアップとを実行することができる。このようにして、ラスタライザステージ88は、ピクセルシェーダステージ90によるシェーディングのために多数のフラグメントを生成することができる。10

#### 【0075】

[0095]ピクセルシェーダステージ90は、ラスタライザステージ88からフラグメントを受け取り、色のようなピクセルごとのデータを生成する。ピクセルシェーダステージ96はまた、テクスチャ混合および照明モデル計算のような、ピクセルごとの処理を実行することができる。したがって、ピクセルシェーダステージ90は、入力として1つのピクセルを受け取ることができ、同じ相対的な位置において1つのピクセル(またはそのピクセルに対して0の値)を出力することができる。

#### 【0076】

[0096]出力マージャステージ92は一般に、様々なタイプの出力データ(ピクセルシェーダ値、深度およびステンシル情報のような)を組み合わせて最終的な結果を生成することを担う。たとえば、出力マージャステージ92は、レンダリング対象(ピクセル位置)に対して、固定された機能である混合、深度、および/またはステンシル操作を実行することができる。頂点シェーダステージ84、ジオメトリシェーダステージ86、およびピクセルシェーダステージ90に一般に関して上では説明されたが、前述の説明の各々は、それぞれのシェーディング操作を実行するようにGPUによって指定された1つまたは複数のシェーディングユニット(シェーディングユニット40のような)を指し得る。20

#### 【0077】

[0097]一部のGPUは、図2に示されたシェーダステージのすべてをサポートすることが不可能であり得る。たとえば、一部のGPUは、ハードウェアおよび/またはソフトウェアの制約(たとえば、限られた数のシェーディングユニット40および関連するコンポーネント)により、3つ以上のシェーディング操作を実行するようにシェーディングユニットを指定することが不可能であり得る。ある例では、一部のGPUは、ジオメトリシェーディングステージ86と関連付けられる操作をサポートすることができない。むしろ、GPUは、頂点シェーダステージ84とピクセルシェーダステージ90とを実行するようにシェーディングユニットに指定することに対するサポートのみを含み得る。したがって、シェーディングユニットによって実行される操作は、頂点シェーダステージ84およびピクセルシェーダステージ90と関連付けられる入力/出力インターフェースを堅持しなければならない。30

#### 【0078】

[0098]加えて、いくつかの例では、ジオメトリシェーダステージ86をパイプラインに導入することで、ジオメトリシェーダステージ86を含まないグラフィックスプロセシングパイプラインと比較して、ストレージユニット48に対する追加の読み取りと書き込みとが発生し得る。たとえば、上で述べられたように、頂点シェーダステージ86は、ストレージユニット48のようなオフチップメモリに頂点を書き出すことができる。ジオメトリシェーダステージ86は、これらの頂点(頂点シェーダステージ84によって出力された頂点)を読み取り、新たな頂点を書き込むことができ、新たな頂点は次いでピクセルシェーディングされる。ストレージユニット48に対するこれらの追加の読み取りおよび書き込みは、メモリのバス帯域幅を消費しつつ、消費される電力の量も増やす可能性がある。この意味で、頂点シェーダステージ84、ジオメトリシェーダステージ86、およびピクセルシ4050

エーダステージ90の各々を含むグラフィックスプロセシングパイプラインを実装することは、ストレージユニット48からデータを取り出す際の遅延が原因で、レンダリングされた画像を出力するのがより遅い可能性もある、電力効率の低いGPUをもたらし得る。

#### 【0079】

[0099]上で述べられたように、本開示の態様は一般に、ある特定のシェーディング操作のために指定された1つのシェーディングユニット40が2つ以上のシェーディング機能を実行できるように、シェーディングユニット40の1つまたは複数の機能をマージすることに関する。以下でより詳細に説明されるように、いくつかの例では、1つのシェーディングユニット40は、頂点シェーダステージ84と関連付けられる頂点シェーディング操作を実行することを指定され得る。本開示の態様によれば、同じシェーディングユニット40はまた、ジオメトリシェーダステージ86と関連付けられるジオメトリシェーディング操作を実行するように実装され得る。すなわち、GPU36は、頂点シェーディング操作を実行するためにシェーディングユニット40を呼び出すことができるが、ジオメトリシェーディングのタスクを実行するようにシェーディングユニット40を再指定することなく、ジオメトリシェーディング操作を実行するようにシェーディングユニット40を実装することもできる。

#### 【0080】

[0100]図3Aおよび図3Bは、本開示の態様による、グラフィックスレンダリングパイプラインにおけるデータフローの概念図である。たとえば、図3Aは、頂点シェーダステージ100と、ジオメトリシェーダステージ102、ストリームアウト104と、ピクセルシェーダステージ106とを示す。一般に、図3Aに示される頂点シェーダステージ100、ジオメトリシェーダステージ102、およびピクセルシェーダステージ106は各々、シェーディング操作を実行するための関連するハードウェアを表す。すなわち、たとえば、頂点シェーダステージ100、ジオメトリシェーダステージ102、およびピクセルシェーダステージ106の各々は、それぞれのタスクを実行するように指定されたシェーディングユニット40のような、別々に指定されたプロセシングユニットと関連付けられ得る。

#### 【0081】

[0101]たとえば、頂点シェーダステージ100は、頂点シェーディング操作を実行する（シェーディングユニット40のような）1つまたは複数のユニットを表す。すなわち、頂点シェーダステージ100は、頂点シェーディング操作を実行するためにGPU36によって呼び出されたコンポーネントを含み得る。たとえば、頂点シェーダステージ100は、入力として頂点を受け取り、3次元（3D）モデル空間からスクリーン空間中の2次元（2D）座標へと、入力された頂点を変換することができる。頂点シェーダステージ100は次いで、頂点の変換されたバージョン（これは「変換された頂点」と呼ばれ得る）を出力することができる。頂点シェーダステージ100は普通は新たな頂点を生成しないが、一度に1つの頂点に対して行われる。結果として、頂点シェーダステージ100は、1対1（1:1）ステージと呼ばれることがあり、その頂点シェーダステージ100は、単一の入力される頂点を受け取り、単一の出力される頂点を出力する。

#### 【0082】

[0102]ジオメトリシェーダステージ102は、ジオメトリシェーディング操作を実行する（シェーディングユニット40のような）1つまたは複数のユニットを表す。すなわち、ジオメトリシェーダステージ102は、ジオメトリシェーディング操作を実行するためにGPU36によって呼び出されたコンポーネントを含み得る。たとえば、ジオメトリシェーダステージ102は、キューブマップに対する単一パスのレンダリング、ポイントスplatiteの生成などのような、多種多様な操作を実行するのに有用であり得る。通常、ジオメトリシェーダステージ102は、頂点シェーダステージ100によって頂点シェーディングされた1つまたは複数の変換された頂点からなるプリミティブを受け取る。ジオメトリシェーダステージ102は、ジオメトリシェーディング操作を実行して、新たなプリミティブを形成し得る新たな頂点を作成する（または場合によっては、追加の新たな頂

10

20

30

40

50

点を有する新たなタイプのプリミティブへと入力プリミティブを変換する)。

【0083】

[0103]たとえば、ジオメトリシェーダステージ102は通常、1つまたは複数の変換された頂点によって定義されるプリミティブを受け取り、受け取られたプリミティブに基づいて1つまたは複数の新たな頂点を生成する。ジオメトリシェーダステージ102は次いで、新たな頂点を出力する(1つまたは複数の新たなプリミティブを形成し得る)。結果として、ジオメトリシェーダステージ102は、ジオメトリシェーダステージ102が1つまたは複数の変換された頂点を受け取り多数の新たな頂点を生成するという点で、1対多数(1:N)ステージまたはさらには多数対多数(N:N)ステージと呼ばれることがある。

10

【0084】

[0104]1対多数またはさらには多数対多数であると説明されるが、ジオメトリシェーダステージ102はまた、いくつかの例では、新たな頂点を何ら出力しなくてよく、または、単一の新たな頂点のみを出力してよい。この点で、本技法は、すべてのインスタンスにおいて多数の頂点を出力するジオメトリシェーダのみに限定されるべきではなく、以下により詳細に説明されるように、0個、1個、または多数の新たな頂点を出力し得る任意のジオメトリシェーダステージ102に関して一般に実装され得る。

【0085】

[0105]ジオメトリシェーダステージ102の出力は、(たとえば、ストリームアウト104の間の)追加のジオメトリシェーディングのために記憶され得る。ジオメトリシェーダステージ102の出力はまた、新たな頂点(および変換された頂点)をラスタライズしてピクセルからなるラスター画像を生成する、ラスタライザに出力され得る。

20

【0086】

[0106]ジオメトリシェーダステージ102からのピクセルはまた、ピクセルシェーダステージ106にも渡され得る。ピクセルシェーダステージ106(フラグメントシェーダとも呼ばれ得る)は、各ピクセルの色と他の属性とを計算し、多種多様な操作を実行してシェーディングされたピクセルを生成することができる。シェーディングされたピクセルは、深度マップとマージされてよく、他のシェーディング後操作が、コンピュータモニタ、テレビジョン、または他のタイプのディスプレイデバイスなどのディスプレイデバイスを介して表示するための出力画像を生成するために実行され得る。

30

【0087】

[0107]図3Aに示されるシェーダステージは、1つまたは複数のグラフィックスAPIをサポートすることができる。説明のための例では、頂点シェーダステージ100、ジオメトリシェーダステージ102、およびピクセルシェーダステージ106は、DirectX 10 APIをサポートすることができる。すなわち、DirectX 10 APIを使用して作成されたコードが、グラフィックスデータをレンダリングするために、頂点シェーダステージ100、ジオメトリシェーダステージ102、およびピクセルシェーダステージ106によって実行され得る。しかしながら、ジオメトリシェーダステージ102は、すべてのグラフィックスレンダリングパイプラインに含まれなくてよく、すべてのGPUによって実行可能でなくてよい。たとえば、DirectX 10 APIはジオメトリシェーダステージ102に対するサポートを含むが、いくつかのより以前の改訂(たとえば、DirectX 9)はそのようなサポートを含まない。したがって、DirectX APIのより以前の改訂によって作成されたコードを実行するように設計されるGPU(または他のAPIのために設計されたGPU)は、ジオメトリシェーダステージ102を実行するようにシェーディングユニット40を指定することが不可能であり得る。

40

【0088】

[0108]図3Bは、本開示の技法による、(図3Aに示される例に対する)グラフィックスレンダリングパイプラインにおけるデータフローの修正された概念図を示す。図3Bに示される例は、マージされた頂点シェーダ/ジオメトリシェーダ(VS/GS)ステージ

50

110と、ストリームアウト112と、ピクセルシェーダステージ114とを含む。本開示の態様によれば、マージされたV S / G Sステージ110は、頂点シェーダステージ100およびジオメトリシェーダステージ102に関して上で説明された機能を実行するための1つまたは複数のプロセシングユニットを含み得る。すなわち、頂点シェーダステージ100およびジオメトリシェーダステージ102は、頂点シェーディング操作およびジオメトリシェーディング操作をそれぞれ実行するための、G P U ( G P U 36のような)によって呼び出される別個のユニットを表すが、本開示の態様によれば、そのような機能は、実質的に同一のハードウェア(たとえば、シェーディングユニット40)によって実行され得る。

## 【0089】

10

[0109]たとえば、頂点シェーディング操作がG P U 36によって呼び出されると、V S / G Sステージ110は、頂点シェーディング操作とジオメトリシェーディング操作の両方を実行することができる。すなわち、マージされたV S / G Sステージ110は、頂点シェーダステージ100に関して上で説明された操作を実行し、ジオメトリシェーダステージ102に関して上で説明された操作を実行するための、シェーディングユニット40の同じセットを含み得る。

## 【0090】

20

[0110]しかしながら、G P U 36は最初は、頂点シェーディングユニットとして各シェーディングユニット40を呼び出すので、G P U 36のコンポーネントは、特定のフォーマットで、たとえば、1:1の入力/出力インターフェースを堅持して、頂点シェーディングユニットからデータを受け取るように構成され得る。たとえば、G P U 36は、単一のエントリーをキャッシュ(たとえば、以下でより詳細に説明されるような頂点パラメータキャッシュ)へと割り振り、シェーディングされた頂点に対するシェーディングユニット40からの出力を記憶することができる。G P U 36はまた、シェーディングユニット40が呼び出される方式に基づいて、何らかのラスタライズ操作を実行することができる。以下でより詳細に説明されるように、本開示の態様は、G P U 36が、頂点シェーディング操作と同じシェーディングユニットによってジオメトリシェーディング操作を実行しつつ、適切なインターフェースを依然として堅持することを可能にする。

## 【0091】

30

[0111]いくつかの例では、ジオメトリシェーダステージ102は、基本的に、データの小さな増幅(たとえば、ポイントスプライトの生成)のために使用され得る。そのような操作は、ジオメトリシェーダの呼出しごとに、比較的低いA L U使用量しか必要としないことがある。したがって、シェーディングユニット40のA L Uは、ジオメトリシェーダステージ102の間は完全には利用されないことがある。本開示の態様によれば、ジオメトリシェーダステージ102は、マージされたV S / G Sステージ110を形成するために頂点シェーダステージ100に付加されてよく、マージされたV S / G Sステージ110は、G P Uアーキテクチャにおいて頂点シェーダステージ100として呼び出され得る。上で説明された方式でマージされたV S / G Sステージ110を呼び出すことで、頂点シェーディング操作とジオメトリシェーディング操作の両方が同じプロセシングユニットによって実行されることを可能にすることによって、A L Uの利用率を上げることができる。

40

## 【0092】

[0112]マージされたV S / G Sステージ110を可能にするために、図4に示される例に関してより詳細に説明されるように、G P U 36は、頂点シェーディング操作(1:1のステージ)とジオメトリシェーディング操作(1:Nのステージ)との間の移行のための機能を実行することができる。このようにして、本開示の技法は、限られたリソース(たとえば、このことは、G P Uが3つ以上のシェーディング操作を実行するようにシェーディングユニット40を指定するのを妨げ得る)を有するG P Uが、追加のリソースを有するG P Uをエミュレートすることを可能にする。

## 【0093】

50

[0113]図4は、本開示で説明される技法を実施して頂点シェーディング操作とジオメトリシェーディング操作とを実行する、ハードウェアシェーディングユニットの例示的な動作を示す図である。GPU 36(図1)に関して説明されるが、本開示の態様は、種々の他のコンポーネントを有する多種多様な他のGPUによって実行され得る。

#### 【0094】

[0114]図4の例では、GPU 36は、頂点シェーディング操作を実行するようにシェーディングユニット40を指定することができる。したがって、GPU 36のコンポーネントは、頂点のデータをシェーディングユニット40に送り、シェーディングされた頂点のデータをシェーディングユニット40から受け取るように構成され得る(たとえば、1:1のインターフェース)。シェーディングユニット40は、頂点シェーダを実行して頂点シェーディング操作を行うことができ、これによって、プリミティブの第1のセット120を生成する。図4の例では、プリミティブの第1のセット120は、点p0~p3として図示される4つの頂点を有する、隣接した三角形を含む。

10

#### 【0095】

[0115]頂点シェーディング操作を実行した後で、GPU 36は、シェーディングされた頂点をローカルのメモリリソースに記憶することができる。たとえば、GPU 36は、(もしあれば)「切断」情報およびstreamidとともに、(たとえば、GPUメモリ38の)位置キャッシュに頂点シェーダ出力をエクスポートすることができる。頂点シェーディング操作およびジオメトリシェーディング操作は、VSEND命令によって分離され得る。したがって、VSEND命令を実行し頂点シェーディング操作を完了した後、頂点シェーディング操作を実行するように指定された1つまたは複数のシェーディングユニット40は、各々、ジオメトリシェーディング操作の実行を開始する。

20

#### 【0096】

[0116]すなわち、本開示の態様によれば、頂点シェーディング操作を実行するように指定された同じシェーディングユニット40はまた、ジオメトリシェーディング操作を実行する。たとえば、GPU 36は、1つまたは複数のリソースポインタを変更することによって、状態をジオメトリシェーダ固有のリソース(たとえば、ジオメトリシェーダ定数、テクスチャオフセットなど)へと変更することができる。GPU 36は、シェーディング操作に割り当てられたモード(ドローモード)に従って、この状態変更を実行することができる。

30

#### 【0097】

[0117]いくつかの例では、GPU 36は、ドローコールを実行するときにドローモードを設定することができる。ドローモードは、どのシェーディング操作がドローコールと関連付けられるかを示し得る。説明のための例では、0というドローモードは、ドローコールが頂点シェーディング操作のみを含むことを示し得る。1というドローモードは、ドローコールが頂点シェーディング操作とジオメトリシェーディング操作の両方を含むことを示し得る。以下でより詳細に説明されるように、他のドローモードも可能である。表1は、2つのモードを有する例示的なモードの表を与える。

【表1】

表1:モード情報 マージされたVS/GS

モード	モード0 GS:オフ	モード1 GS:オン
フロー	VS->PS	VS  GS->PS
インデックス(32ビット)	頂点インデックス(VS)	頂点インデックス(VS)
PrimitiveID(32ビット)	使用されない	<i>PrimitiveID (GS)</i>
Misc(25ビット)	使用されない	misc-> rel_primID (4:0)
		misc-> rel_vertex (9:5)
		misc-> GsInstance (14:10)
		misc-> Gsoutvertex (24:15)
Vs_valid (1ビット)		
Gshs_valid (1ビット)		
モード (2:0)	モード= モード_0	モード= モード_1

10

20

30

【0098】

[0118]上の表1の例では、「フロー」は、それぞれのモードと関連付けられる操作 ( G P U 3 6 によって実行されるような ) のフローを示す。たとえば、モード0は、頂点シェーディング ( V S ) 操作とピクセルシェーディング ( P S ) 操作とを含む。したがって、G P U 3 6 は、モード0のドローコールを実行すると、頂点シェーディング操作とピクセルシェーディング操作とを実行するようにシェーディングユニット4 0を指定することができる。表1のモード1は、頂点シェーディング操作およびピクセルシェーディング操作、さらには、ジオメトリシェーディング ( G S ) 操作を含む。

【0099】

[0119]したがって、G P U 3 6 は、頂点シェーディング操作とピクセルシェーディング操作とを実行するようにシェーディングユニット4 0を指定することができる。しかしながら、G P U 3 6 はまた、頂点シェーダ操作を実行することを担う同じシェーディングユニット4 0によってジオメトリシェーダ操作が実行されるように、頂点シェーダ命令にジオメトリシェーダ命令を付加することができる。「misc」ビットは、同じシェーディングユニット4 0が連続して複数の異なるシェーダを実行することを可能にするために使用される変数 ( たとえば、rel\_primID、rel\_vertex、GsInstance、Gsoutvertex ) のために確保される。

【0100】

[0120]図4の例では、同じシェーディングユニット4 0はまた、プリミティブの第1の

40

50

セット 120 を入力として使用して、頂点 V0 ~ V5 を有するプリミティブの第 2 のセット 124 (トライアングルストリップと呼ばれる) を生成する。頂点 V0 ~ V5 を生成するために、頂点シェーディングのために指定されたシェーディングユニット 40 は、メモリシェーダ操作の複数のインスタンス (たとえば、出力識別子 (outID) によって図示され、同じジオメトリシェーダプログラムの異なるインスタンスとしても言及され得る) を実行する。ジオメトリシェーダ操作の各インスタンスは、同じアルゴリズムを実行して、同じジオメトリシェーディング操作を実行し、1 つまたは複数の新たな頂点 V0 ~ V5 のそれぞれのインスタンスを生成する。

#### 【0101】

[0121] 図 4 に示される表の 8 個の列は、ジオメトリシェーダ操作 (またはプログラム) の 8 個の別個のインスタンスに対応し、各列は左から右へ、0 ~ 7 のジオメトリシェーダ操作 outID によって識別され得る。入力されたプリミティブごとのマージされた VS / GS の出力の数は、dcl\_maxoutputvertexcount \* GSInstancecount に等しくてよく、各 VS / GS の出力は、ジオメトリシェーダステージから放出される 1 つの頂点である。ジオメトリシェーダステージの出力される頂点の数が dcl\_maxoutputvertexcount より少ない例では、その出力される頂点は、以下でより詳細に説明されるように、条件に応じて廃棄または省略され得る (「消滅させられる」と呼ばれる)。したがって、各ファイバーは、MaxVertexOutput によって規定されるジオメトリシェーダの出力される頂点ごとの、頂点シェーダの 1 回の呼出しおよびそれに続くジオメトリシェーダの 1 回の呼出しに対応する。

#### 【0102】

[0122] 図 4 に示される例では、ジオメトリシェーダ操作の 8 個のインスタンスの各々は、頂点シェーディング操作のために指定されたのと同じシェーディングユニット 40 によって、しばしば同時に付加され実行されて、1 つまたは複数の新たな頂点の別個のインスタンスを生成する。したがって、ジオメトリシェーダ操作のインスタンスの各々は、6 個すべての頂点 (V0 ~ V5) を生成するが、6 個の新たな頂点の対応する 1 つのみを出力する。ジオメトリシェーダ操作の各インスタンスは、頂点シェーディング操作を実行するようにシェーディングユニット 40 を呼び出すことと関連付けられる 1 : 1 のインターフェースを堅持するために、6 個の新たな頂点の対応する 1 つのみを出力する。

#### 【0103】

[0123] 図 4 の例で示されるように、ジオメトリシェーダ操作の各々は、その outID と一致する 6 個の新たな頂点の 1 つを出力する。したがって、outID = 0 を有するジオメトリシェーダ操作の第 1 のインスタンスは、6 個の新たな頂点のうちの第 1 の頂点、V0 を出力する。outID = 1 を有するジオメトリシェーダ操作の第 2 のインスタンスは、6 個の新たな頂点のうちの第 2 の頂点、V1 を出力する。outID = 2 を有するジオメトリシェーダ操作の第 3 のインスタンスは、6 個の新たな頂点のうちの第 3 の頂点、V2 を出力する。outID = 3 を有するジオメトリシェーダ操作の第 4 のインスタンスは、6 個の新たな頂点のうちの第 4 の頂点、V3 を出力する。outID = 4 を有するジオメトリシェーダ操作の第 5 のインスタンスは、6 個の新たな頂点のうちの第 2 の頂点、V4 を出力する。outID = 5 を有するジオメトリシェーダ操作の第 6 のインスタンスは、6 個の新たな頂点のうちの第 6 の頂点、V5 を出力する。

#### 【0104】

[0124] ジオメトリシェーダ操作は 6 個の新たな頂点のみを生成し、ジオメトリシェーダ操作の第 7 および第 8 のインスタンスの outID は 6 個の新たな頂点のいずれにも対応しないので、ジオメトリシェーダ操作の第 7 および第 8 のインスタンスは、「消滅させられ」、または終了させられる。したがって、シェーディングユニット 40 は、ジオメトリシェーダ操作のこれらのインスタンスと関連付けられる対応する頂点がないと判定すると、ジオメトリシェーダ操作の第 7 および第 8 のインスタンスの実行を終了する。

#### 【0105】

[0125] 以下に示される表 2 は、頂点シェーディング操作とジオメトリシェーディング操作とを実行するために GPU 36 によって保持され得るいくつかのパラメータを示す。

10

20

30

40

50

【表2】

表2: VS/GSのためのパラメータ

フロー	VS  GS->PS
インデックス(32ビット)	頂点インデックス(VS)
uv_msb(2ビット)	使用されない
PrimitiveID(32ビット)	PrimitiveID(GS)
Rel_patchid(32ビット)	使用されない
Misc(25ビット)	misc-> rel_primID (4:0)
	misc-> rel_vertex (9:5)
	misc-> GsInstance (14:10)
	misc-> Gsoutvertex (24:15)
Vs_valid(1ビット)	
Gshs_valid(1ビット)	
モード(2:0)	モード= モード_1
Instance_cmd(2ビット))	

【0106】

[0126] 表2に示されるいくつかのパラメータ(たとえば、uv\_msb、Rel\_patchid)は、VS/GS操作のために使用されず、以下でより詳細に説明される。表2の例では、インデックスは、頂点の相対的なインデックスを示す。PrimitiveIDは、関連する頂点のプリミティブを識別するために、ジオメトリシェーディング操作の間に使用されるプリミティブIDを示し、システムにより生成される値(たとえば、GPU\_36の1つまたは複数のハードウェアコンポーネントによって生成される)である。上で述べられるように、Miscは、VS操作の後にGS操作を実行するための、確保されたキャッシュの値を示す。たとえば、以下で示される表3は、図4に関して上で説明された頂点シェーディング操作とジオメトリシェーディング操作とを実行するときのパラメータ値を示す。

10

20

30

40

【表3】

表3: VS/GS操作のためのパラメータ値

モード1 GS:オン	ファイバ -0	ファイバ -1	ファイバ -2	ファイバ -3	ファイバ -4	ファイバ -5	ファイバ -6	ファイバ -7
Valid_as_input	1	1	1	0	0	0	0	0
頂点インデックス (VS)	V0	V1	V2	0	0	0	0	0
primitiveID (GS)	5	5	5	5	5	5	5	5
Valid_as_output	1	1	1	1	1	1	1	1
misc→ rel_primID (4:0)	2	2	2	2	2	2	2	2
misc→ rel_vertex (9:5)	0	1	2	0	0	0	0	0
misc→ GsInstance (14:10)	0	0	0	0	0	0	0	0
misc→ Gsoutvertex (24:15)	0	1	2	3	4	5	6	7

【0107】

[0127] 多数のファイバー（たとえば、命令）が頂点シェーディング操作とジオメトリシェーディング操作とを実行するために割り振られるが、いくつかの例では、GPU 36は、ファイバーのサブセットのみを実行し得る。たとえば、GPU 36は、シェーディングユニット40を用いて命令を実行する前に、命令が有効かどうかを判定することができる（上の表3に示されるvalid\_as\_input）。割り振られたファイバーのうちの3つのみがシェーディングされた頂点を生成するために使用されるので、GPU 36は、頂点シェーディング操作を実行するときに残りのファイバー（上の表3のファイバー3～7）を実行しなくてよく、このことは電力を節減し得る。以下でより詳細に説明されるように、GPU 36は、マスク（たとえば、以下の図5Bのcov\_mask\_1）に基づいて、どのファイバーが実行されるべきかを判定することができる。

【0108】

[0128] いくつかのAPI（たとえば、DirectX 10 API）は、ジオメトリシェーダステージからのいわゆる「ストリームアウト」を提供し、ここでストリームアウトは、新たな頂点がジオメトリシェーダに再び入力され得るように、ストレージユニット48のようなメモリへとジオメトリシェーダからこれらの新たな頂点を出力することを指す。

【0109】

[0129] 本技法は、ハードウェアユニットが、ジオメトリシェーダ操作を実行することで得られる新たな頂点をストレージユニット48に出力することを可能にすることによって、このストリームアウトの機能に対するサポートを提供することができる。このストリームアウト

10

20

30

40

50

ムアウトを介して出力される新たな頂点は、ラスタライザによって予想されるフォーマットではなく、予想されるジオメトリシェーダフォーマットで規定される。ハードウェアユニットは、これらの新たな頂点を取り出し、既存のジオメトリシェーダ操作を実施し続け、または、この状況では「ストリームアウト頂点」と呼ばれ得る、これらの頂点に対する新たなジオメトリシェーダ操作を実施し続けることができる。このようにして、本技法は、比較的限られた数のシェーディングユニット40を有する、GPU 36のようなGPUが、より多くのシェーディングユニットを有するGPUをエミュレートすることを可能にし得る。

#### 【0110】

[0130]図5Aおよび図5Bは、本開示の技法を実施するハードウェアシェーディングユニットによって実行され得る例示的な動作を示す。たとえば、図5Aは一般に、頂点シェーディング操作とジオメトリシェーディング操作とを実行するときにマージされたVS/GSハードウェアシェーディングユニットによって実行される動作のフローを示す。マージされたVS/GSハードウェアシェーディングユニットは、いくつかの例では、頂点シェーディング操作を実行するようにGPU 36によって指定されるが、本開示の技法に従って頂点シェーディング操作とハードウェアシェーディング操作の両方を実行する、シェーディングユニット40を含み得る。

#### 【0111】

[0131]図5Bは、マージされたVS/GSハードウェアシェーディングユニットによって実行され得る、図5Aに示される動作のフローに対応する擬似コードを一般に示す。図5Aおよび図5Bのいくつかの態様はGPU 36(図1)に関して説明され得るが、本開示の態様は、種々の他のコンポーネントを有する多種多様な他のGPUによって実行され得る。

#### 【0112】

[0132]図5Aに示される例では、マージされたVS/GSハードウェアシェーディングユニットは、頂点の属性、vertex\_id、instance\_id、primitive\_id、miscのようなシステム値を、一連のレジスタR0、R1、およびR2に書き込む(140)。通常、システム値は、GPUの任意のそれ以外には割り振られないメモリに記憶され得る。システムにより生成された値を所定の位置にある一連のレジスタに記憶することによって、GPU 36は、VSステージおよびGSステージの各々に対する、システムにより生成された値にアクセスすることができる。したがって、GSステージは、システムにより生成された値がどこに記憶されたかを判定するために、VSステージに基づいてコンパイルされる必要がない。むしろ、GPU 36は、ステージの各々を実行するときに所定のメモリ位置にアクセスして、システムにより生成された必要とされる値にアクセスすることができる。

#### 【0113】

[0133]マージされたVS/GSハードウェアユニットが次いで、頂点シェーディング操作を実行する(142)。頂点シェーディング操作に続いて、マージされたVS/GSハードウェアシェーディングユニットが、汎用レジスタ(GPR)の内容(たとえば、頂点シェーディング操作からのプリミティブの頂点)を、GPUメモリ38などのローカルメモリに書き込むことができる。図5Bに関して以下でより詳細に説明されるように、マージされたVS/GSハードウェアシェーディングユニットは次いで、GSのテクスチャおよび定数のオフセットに(146)、かつGSプログラムカウンタに(148)切り替えることができる。

#### 【0114】

[0134]マージされたVS/GSハードウェアシェーディングユニットは、頂点シェーディング操作からのプリミティブの頂点のような、ローカルメモリの内容を読み取り、ジオメトリシェーディング操作を実行することができる(150)。マージされたVS/GSハードウェアシェーディングユニットは、1つの頂点の属性を頂点パラメータキャッシュ(VPC)に出力し、さらに、ジオメトリシェーディングされた頂点の位置の指示、stream\_id、任意の切断の指示、および任意の変換された値を、位置キャッシュに出

10

20

30

40

50

力することができる。

【0115】

[0135]図5Bは、マージされたVS/GSハードウェアシェーディングユニットによって実行され得る、図5Aに示される動作のフローに対応する擬似コードを一般に示す。各シェーダステージは、(たとえば、特定のステージが別のステージとどのようにリンクされるかの知識を伴わずに)、別々に、かつ独立にコンパイルされ得る。単一のハードウェアシェーディングユニットが複数のシェーディング操作を実行することを可能にするために、ハードウェアシェーディングユニットは、ローカルメモリにおいていくつかの位置を確保することができる。たとえば、ハードウェアシェーディングユニットは、シェーダステージ(VSまたはGS)の両方によってアクセスされ得るローカルメモリ中の位置を確保することができる。いくつかの変数(たとえば、PrimitiveID、misc、およびrel\_patch\_id)は、2つ以上のシェーダステージによって使用され得る。したがって、ローカルメモリにおいて確保された位置は、2つ以上のシェーダステージによってアクセスされ得る、一般に使用される変数に対する標準化された位置を提供する。

【0116】

[0136]図5Bに示される例では、ハードウェアシェーディングユニットは最初に、頂点シェーディング操作(VS)(図5Aの例ではステップ140～142に対応し得る、上から下への第1の破線のボックスに含まれる)を実行することができる。本開示の態様によれば、ハードウェアシェーディングユニット(またはGPUの別のコンポーネント)は次いで、いわゆる「パッチコード」を実行して、頂点シェーディング操作からジオメトリシェーディング操作(図5Aの例ではステップ144～148に対応し得る、上から下への第2の破線のボックスに含まれる)への切り替えを開始することができる。より具体的には、コマンドCHMSKおよびCHSHは、ハードウェアシェーディングユニットに、(上で説明されたような)実行されているドローコールのモードに従って、動作モードを切り替えさせることができる。

【0117】

[0137]たとえば、ハードウェアシェーディングユニットは、頂点シェーディング操作からローカルGPUメモリに頂点データを書き込めるので、シェーディングされる頂点は、ジオメトリシェーディング操作を実行するときに利用可能である。ハードウェアシェーディングユニット(またはGPUの別のコンポーネント)は次いで、ジオメトリシェーディング操作のためのハードウェアシェーディングユニットのリソースを切り替えるマスク変更(CHMSK)命令を実行する。たとえば、CHMSK命令を実行することは、ハードウェアシェーディングユニットに、どのモードが現在実行されているかを判定させ得る。

【0118】

[0138]上の表2に関して、CHMSKを実行することはまた、ハードウェアシェーディングユニットに、どのシェーダステージが有効か(たとえば、vs\_valid、gs\_validなど)を判定させ得る。上で述べられたように、GPU36は、頂点シェーディング操作とジオメトリシェーディング操作とを実行するための多数のファイバーを割り振ることができる。しかしながら、CHMSKを実行すると、GPU36は、ファイバーのサブセットのみを実行することができる。たとえば、GPU36は、シェーディングユニット40を用いて命令を実行する前に、命令が有効かどうかを判定することができる。GPU36は、有効ではないファイバーを実行しなくてよく(たとえば、シェーディングされた頂点を生成しない)、このことは電力を節減し得る。

【0119】

[0139]ハードウェアシェーディングユニットはまた、シェーダ変更(CHSH)命令を実行して、ジオメトリシェーディング操作を実行するためにプログラムカウンタ(PCR)を適切な状態オフセットへと切り替える。以下でより詳細に説明されるように、このパッチコード(図5Aの例ではステップ144～148に対応し得る、上から下への第2の破線のボックスに含まれる)は、どのシェーダステージがマージされているかどうかに関係なく同一であり得る。

10

20

30

40

50

## 【0120】

[0140]パッチコードを実行した後で、ハードウェアシェーダユニットは、頂点シェーディング操作を停止し、ジオメトリシェーディング操作（図5Aの例ではステップ150に対応する、上から下への第3の破線のボックスに含まれる）を実行する。通常、複数のシェーディング操作を実行するハードウェアシェーディングユニットによって実行されるシェーダ（シェーディング操作を実行するためのコード）は、シェーダの依存関係に基づく再コンパイルを必要とし得る。たとえば、primitiveID（システムにより生成される値）がGSステージによって使用される場合、VSステージは、GSステージがそこから値を選ぶことができる位置に、primitiveID値を置くように（たとえば、コンパイラ54によって）コンパイルされ得る。したがって、VSステージのコンパイルは、GSステージの必要性に依存し得る。10

## 【0121】

[0141]本開示の態様によれば、シェーダの各々は、他のシェーダとは関係なく独立にコンパイルされ得る。たとえば、シェーダは、他のシェーダがいつ実行されかの知識を伴わずに、独立にコンパイルされ得る。コンパイルの後、GPU36は、ドローのときに実行されているドローコールと関連付けられるモード情報に基づいて、図5Bに示されるパッチコードを使用して、シェーダと一緒にパッチされることができる。システムにより生成される値であるvertexIDおよびinstanceIDのみが、頂点シェーダにおいて使用されてよく、VSステージをコンパイルすることによって計算されるような規定された汎用レジスタスロット（GPR）にロードされ得る。しかしながら、primitiveIDおよび、miscおよびrel\_patchidのような、プリミティブコントローラ（PC）からの他のマージシェーダ関連の値（たとえば、図6に示されるような）は、シェーダステージのいずれかによって使用され得る。20

## 【0122】

[0142]上で説明されたパッチコードは、GPUドライバ50のようなGPU36のためのドライバによって、コンパイルされたシェーダに追加され得る。たとえば、GPUドライバ50は、どのシェーダが各ドローコールに対して必要とされるかを判定する。GPUドライバ50は、図5Bに示されるパッチコードを、いわゆるドライバ時間またはリンク時間において適切なシェーダ（マージされているシェーダ）に付加することができ、これによって、シェーダが同じハードウェアシェーディングユニットによって実行されるよう、コンパイルされたシェーダをリンクする。GPUドライバ50は、シェーダ全体を再コンパイルする必要がなく、これによって、計算リソースを節約する。30

## 【0123】

[0143]このようにして、GPU36は、複数のモードを使用するシェーディング操作と一緒にパッチされることができる、各モードは、関連するシェーディング操作の特定のセットを有する。そのような技法は、GPU36が、シェーディングユニット40を再構成することなく、追加のシェーディング操作（たとえば、ジオメトリシェーディング操作、ハルシェーディング操作、および／またはドメインシェーディング操作）を実行することを可能にし得る。すなわち、本技法は、シェーディングユニット40が、他のシェーディング操作を実行しながら、いくつかのシェーダステージの入力／出力の制約を堅持することを可能にし得る。40

## 【0124】

[0144]図6は、本開示の態様による、マージされた頂点シェーディング操作とジオメトリシェーディング操作とを実行するためのグラフィックスプロセシングユニット178の例示的なコンポーネントを示す図である。図6の例は、マージされたVS/GSユニット180と、頂点パラメータキャッシュ（VPC）182と、プリミティブコントローラ（PC）184と、頂点フェッチデコーダ（VFD）186と、グラフィックスラスタライザ（GRAS）188と、レンダーバックエンド（RB）190と、コマンドプロセッサ（CP）192と、ピクセルシェーダ（PS）194とを含む。加えて、図6は、PM4パケットバッファ198と、頂点オブジェクト200と、インデックスバッファ202と50

、ストリームアウトバッファ204と、フレームバッファ206とを有する、メモリ196を含む。

【0125】

[0145]図6の例では、VS/GSユニット180は、上で説明された方式で頂点シェーディング操作を実行するように指定された1つまたは複数のシェーディングユニットによって実装される。VPC 182は、ストリームアウトデータをストリームアウトバッファ204に記憶するために、ストリームアウト機能を実装することができる。PC 184は、変換される必要があり得る頂点を管理することができる。たとえば、PC 184は、複数の頂点を三角形のプリミティブへと組み立てることができる。VFD 186は、頂点のフォーマット状態に基づいて、頂点データをフェッチすることができる。GRAS 188は、入力として三角形の頂点を受け取ることができ、三角形の境界内にあるピクセルを出力することができる。プリフェッチパーサ(PFP)は、コマンドストリームを事前に復号し、メインCPエンジン192がデータを必要とし得るときまでにそのデータの準備ができているように、そのデータをポインタ(たとえば、リソースポインタ)を介してフェッチすることができる。

【0126】

[0146]説明のための例では、DirectX 10のディスパッチ機構が、図6に示されるグラフィックスプロセシングユニット178を使用して実装され得る。たとえば、DirectXドローコールは、VS操作とGS操作がマージされる、たとえば同じシェーディングユニットによって実行されることを示す、モードビット(モード情報)を有するドローアンジケータを伴う、単一パスのドローコールとして扱われ得る。このモードは、PC 184内のGSblockが、GS出力vertexIDおよびGS instanceIDを伴うVFD 186のためのデータを生成することを可能にする。GSblockは、宣言されたmaxoutputvertexcountおよびGSinstancecountに基づいて、入力プリミティブに対する多数のVSファイバーを作成する。ウェーブ中のファイバーの数(たとえば、32個のファイバーのような、1つのシェーディングユニットによって行われる作業の量)がmaxoutputvertexcount \* GSinstancecountより大きい場合、ウェーブは、完全な入力GSプリミティブを有し得る。それ以外の場合、GSの入力プリミティブの頂点インデックスは、maxoutputvertexcount \* GSinstancecount個のファイバーが作成されるまで、次のウェーブに対して繰り返され得る。入力プリミティブの頂点に対して、頂点の再使用は必要ではない。

【0127】

[0147]VPC 182の出力において、PC 184は、GSの出力プリミティブのタイプに基づいて、プリミティブの接続を生成する。たとえば、(VS/GS 180の)GSからの第1の出力された頂点は通常、この頂点の前のプリミティブ(ストリップ)の完成を示し得る、位置キャッシュ中の「切断」ビットから構成され得る。PC 184はまた、VPC 182に対する完成したプリミティブのこの接続情報を、ストリームアウトGS出力に対するVPC 182のstreamidとともに、所与のストリームと結び付けられたバッファ204に送る。GS 180中の複数の完全なプリミティブの間に部分的なプリミティブがある場合、そのような部分的なプリミティブは、プリミティブを脱落させるために、GRAS 188についてPRIM\_AMP\_DEADとして標識される。PC 184はまた、無効なプリミティブのタイプをVPC 182に送り、そのようなプリミティブに対するパラメータのキャッシュの割り振りを解除する。

【0128】

[0148]maxoutputvertexcountに基づいて、GPUドライバ(図1に示されるGPUドライバ50のような)は、どれだけの入力プリミティブの頂点がローカルメモリに記憶されるかを計算することができる。この入力プリミティブ値は、次の式に従って、変数GS\_LM\_SIZEとして計算され得る。

## 【数1】

ウェーブ中のファイバー \* プリミティブごとの頂点の数 \* 頂点のサイズ  
**maxoutputvertexcount**

## 【0129】

このタイプのドローコールを受け取るハイレベルシェーペンサ (HLSQ) は、どのシェーペンサのローカルメモリ (LM) が GS\_LM\_SIZE のために十分な記憶容量を有するかを (たとえば、場合によってはラウンドロビン手法を使用して) 確認することができる。 HLSQ は、そのような割り振りの開始基本アドレス、さらには、割り振られたウェーブによるローカルメモリに対する任意の読み取りまたは書き込みのアドレスを保持することができる。 HLSQ はまた、ローカルメモリに書き込むときに、割り振られたメモリ内の計算されたオフセットを基本アドレスに追加することができる。  
10

## 【0130】

[0149] したがって、本開示の態様によれば、入力と出力との関係は、 VS / GS 180 に対して、 (頂点シェーディング操作を実行するように指定されるシェーディングユニットでは通常そうであるように) 1 : 1 ではない。むしろ、 GS は、各々の入力プリミティブから 1 つまたは複数の頂点を出力することができる。加えて、 GS によって出力される頂点の数は動的であり、 1 から、 API により課される最大の GS の出力 (たとえば、 1024 個の頂点という出力の最大値に等しいことがある、 1024 ダブルワード (dwords) ) まで変化し得る。  
20

## 【0131】

[0150] すなわち、 GS は、最小で 1 つの頂点、かつ最大で 1024 個の頂点を生成することができ、 GS からの出力全体が 1024 dwords であり得る。 GS は、変数 **dcl\_maxoutputvertexcount** を使用して、 GS からの出力された頂点の最大の数を、コンパイル時に宣言することができる。しかしながら、出力される頂点の実際の数は、 GPU 36 が GS を実行する時点では知られていないことがある。むしろ、 **dcl\_maxoutputvertexcount** の宣言は、 GS に対するパラメータとしてのみ必要とされ得る。

## 【0132】

[0151] GS はまた、入力プリミティブごとに呼び出されるべき GS のインスタンス (操作) の数に対する変数 **instancecount** を宣言することができる。この宣言は、 GS の呼び出しのための外側のループとして機能し得る (ジオメトリシェーペンサインスタンスの最大の数を特定する)。最大の **instancecount** は 32 に設定され得るが、他の値も使用され得る。したがって、 GS は、ジオメトリシェーペンサ操作における変数 **GSInstanceID** へのアクセス権を有し、それは、所与の GS がどのインスタンスに対して行われているかを示す。 GS のインスタンスの各々は、最大で 1024 dwords を出力することができ、各々は、最大の出力される頂点の数として、 **dcl\_maxoutputvertexcount** を有し得る。加えて、各々の GS のインスタンスは、他の GS のインスタンスとは独立であり得る。  
30

## 【0133】

[0152] GS の入力において GPU 36 が宣言し得る入力プリミティブのタイプは、点、線、三角形、隣接を伴う線、隣接を伴う三角形、およびパッチ 1 ~ 32 であり得る。隣接を伴う三角形は、 DirectX 10 のようないくつかの API の新たな機能であり得る。加えて、パッチ 1 ~ 32 は、 DirectX 11 API に対して追加されたさらなる改善であり得る。 GS からの出力プリミティブのタイプは、点、ラインストリップ、またはトライアングルストリップであり得る。 GS の出力は、 GS において宣言され得る 4 つのストリームのうちの 1 つに向かうことができ、 GS は、どれだけのストリームが使用されるかを宣言し得る。一般に、「ストリーム」は、 (たとえば、メモリバッファに) 記憶される、またはラスタライザのような GPU の別のユニットに送られる、シェーディングされたデータを指す。各頂点の「放出」命令は、頂点がどのストリームに向かっているかを示し得る「放出ストリーム」の指定を使用することができる。  
40  
50

## 【0134】

[0153] GS は、「ストリーム切断」命令または「ストリーム放出後切断」命令を使用して、ストリップのプリミティブのタイプを完成させることができる。そのような例では、次の頂点は、所与のストリームに対する新たなプリミティブを開始する。いくつかの例では、プログラマは、( API を使用して)ストリームをセットアップするときにラスタライズされたストリームとして使用されるべき、多くとも 1 つのストリームを宣言することができる。加えて、4 つの 1D バッファが 1 つのストリームと結び付けられ得るが、GS ストリームのすべてと結び付けられるバッファの総数は、4 を超えなくてよい。オフチップバッファは通常、複数のストリームの間で共有されない。

## 【0135】

[0154] 頂点が所与のストリームに対して放出される場合、ストリームと結び付けられる各バッファに対する頂点のサブセクションは、完成したプリミティブとしてオフチップバッファ(ストレージユニット 48 のような)に書き込まれる。すなわち、部分的なプリミティブは一般に、オフチップバッファに書き込まれない。いくつかの例では、オフチップバッファに書き込まれるデータは、プリミティブのタイプの指示を含むように拡張されてよく、2 つ以上のストリームが所与の GS に対して可能にされる場合、GS に対する出力プリミティブのタイプは「点」のみであり得る。

## 【0136】

[0155] GS ステージは、PrimitiveID パラメータを入力として受け取ることができ、それは、PrimitiveID がシステムにより生成される値であるからである。GS はまた、PrimitiveID パラメータと、viewportIndex パラメータと、RenderTargetArrayIndex パラメータとを 1 つまたは複数のレジスタに出力することができる。GS の入力に対する補間モードという属性は通常、定数として宣言される。いくつかの例では、GS を NULL として宣言しながら、依然として出力を可能にすることが可能である。そのような例では、ストリーム 0 のみがアクティブであり得る。したがって、VS の出力は、プリミティブのタイプを一覧にするように拡張されてよく、ストリーム 0 と結び付けられたバッファに値を書き込むことができる。入力プリミティブのタイプが隣接というプリミティブのタイプであると宣言される場合、隣接する頂点情報が脱落させられ得る。すなわち、たとえば、隣接したプリミティブの内部の頂点のみ(たとえば、偶数の頂点番号)が、非隣接というプリミティブのタイプを形成するために処理され得る。

## 【0137】

[0156] パッチの入力プリミティブのタイプが NULL GS を伴う場合、パッチは、ストリームと結び付けられたバッファに、点のリストとして書き出される。宣言されたストリームもラスタライズされる場合、GPU 36 は、パッチ制御ポイントによって規定されるような、複数の点としてパッチをレンダリングすることができる。加えて、GS が NUL である場合、viewportIndex パラメータおよび renderTargetArrayIndex パラメータは 0 であると仮定され得る。

## 【0138】

[0157] クエリカウンタは、どれだけの VS 操作または GS 操作が GPU 36 によって処理されているかを決定するために実装されてよく、これによって、ハードウェアコンポーネントがプログラムの実行を記録することができる。クエリカウンタは、stat\_start イベントおよび stat\_end イベントに基づいて、カウントを開始し停止することができる。カウンタは、stat\_sample イベントを使用してサンプリングされ得る。stat\_start イベントおよび / または stat\_stop イベントを受け取る動作ブロックは、インクリメント信号が送信されそのようなイベントを受け取る様々な点において、カウントを開始または停止する。

## 【0139】

[0158] GPU 36 のドライバがそのようなカウンタを読み取る必要がある場合、ドライバは、図 5B に関して示され説明されるように、コマンドプロセッサ(CP)を通じて stat\_sample イベントを送ることができる。レジスタバックボーン管理(RBBM)ユニ

10

20

30

40

50

ットが、カウンタをインクリメントすることを担う動作ブロックから確認応答（または「ack」）を受け取るまで、GPUは、任意の追加のドローコールをGPU 36に送るのを控えることができる。「ack」が受け取られると、RMMBユニットは、カウンタを読み取り、次のドローコールの送信を再開することができる。

#### 【0140】

[0159] GPU 36は、種々のデータをローカルGPUメモリ38に記憶することができる。たとえば、次のクエリカウントは、ハードウェア中のCPUによって保持され得る。いくつかの例では、次のクエリカウントは64ビットカウンタとして形成されてよく、これは、以下に示されるように、様々な動作ブロックからの1～3ビットのパルスを使用してインクリメントされ得る。

・IAVerticesは、プリミティブを生成する際に使用される頂点の数を指し得る。したがって、入力プリミティブのタイプが、三角形を生成するストリップである場合、IAVerticesは6であり得る。この値は、Windows（登録商標）Hardware Quality Labs（WQL）の数字と一致し得る。この値は、プリミティブコントローラ（PC）からの2ビットのパルスを使用して制御され得る。パッチのプリミティブのために、値は、制御ポイントごとに1だけインクリメントされ得る。

・IAPrimitivesは、生成された完成した入力プリミティブの数を指し得る。この値は、リセットをもたらし得る部分的なプリミティブを何ら含まなくてよい。この値は、WQLの数字と一致し得る。この値は、プリミティブが生成された後で、さらには、リセットインデックスと部分的なプリミティブの脱落とを確認した後で、PCからの1ビットのパルスを使用して制御され得る。

・VSInvocationsは、VS操作が呼び出される回数を指し得る。この値は頂点の再使用の後に設定されてよく、VSステージが呼び出される対象である固有の頂点の数を決定し得る。この値は、GPU 36の具体的なハードウェアに依存し得る。この値は、一度に最大で3つの頂点に対する頂点の再使用をPCが確認すると、PCからの2ビットのパルスを使用して制御され得る。GSおよびハルシェーダ（HS）（たとえば、図12A～図13Bに関して以下で説明されるような）の場合に対しては通常、頂点の再使用はない。したがって、PCは、VSInvocationsとして、ドローコール中のプリミティブにおける頂点の数を送ることができる。

・HSInvocationsは、HSを経たパッチの数を指し得る。この値は、DirectX 11のようないくつかのAPIの新たな値であり得る。この値は、部分的なパッチを何ら含まなくてよい。この値は、パッチが頂点フェッチデコーダ（VFD）に完全に送られると、PCおよびHSブロックからの1つのビットパルスを使用して制御され得る。この値はまた、WQLの数字と一致すべきである。

・DSInvocationsは、ドメインシェーダ（DS）操作が呼び出される回数を指し得る。この値は、テッセレーションの出力プリミティブのタイプが点というタイプである場合、WQLと一致すべきである。この値は、生成されている各ドメイン点（u, v）に対して、PC中のテッセレーションエンジン（TE）からの1ビットのパルスを使用して制御される。

・GSInvocationsは、GS操作が呼び出される回数を指し得る。GSinstancecount値が使用される場合、各インスタンスは、1つのGS呼出しとしてカウントされる。この値は、WQLの数字と一致すべきである。この値は、Gsinstanceごとに、入力プリミティブごとに一度送られる、GSブロックからの1ビットのパルスを使用して制御され得る。いくつかの例では、GSブロックは、GS増幅がウェーブサイズより大きい場合、入力GSプリミティブを複数回送ることができる。この値は通常、GS入力プリミティブごとに一度カウントされる。

・GSPrimitivesは、生成されるGS出力プリミティブの数を指し得る。この値は、「切断」操作に起因する部分的なプリミティブを何ら含まなくてよい。この値は、WQLの数字と一致し得る。この値は、プリミティブが構成される位置キャッシュへのアクセスの後で、かつ、「切断」操作または頂点消滅イベントが原因で部分的なプリミティブが脱

10

20

30

40

50

落した後で、P Cからの出力プリミティブごとに1ビットのパルスを使用して制御され得る。

・CInvocationsは、いわゆる「クリッパー」が実行される回数を指し得る。この値は、G P U 3 6の具体的なハードウェアに依存し得る。

・CPrimitivesは、クリッパーが生成したプリミティブの数を指し得る。この値は、G P U 3 6の具体的なハードウェアに依存し得る。

・PSInvocationsは、ピクセルシェーダ(P S)のスレッド(「ファイバー」とも呼ばれる)が呼び出される回数を指し得る。

・CSInvocationsは、計算ファイバーが呼び出される回数を指し得る。

#### 【0 1 4 1】

[0160]上で説明された値に加えて、ストリームごとに保持される、2つのストリームアウト関連のクエリカウントがあり得る。これらのストリームアウト関連の値は、次の値を含み得る。

・NumPrimitiveWrittenは、ドローコールが終了する前に、所与のストリームに対して書かれるプリミティブの総数を指し得る。この値はまた、完成したプリミティブのためのバッファの記憶容量がなくなったときに、ストリームと結び付けられるバッファのデータを含み得る。この値は、完成したプリミティブを記憶するための空間が所与のストリームのバッファのいずれかに存在するたびに、頂点パラメータキャッシュ(V P C)からC Pへのストリームごとの1ビットのパルスを使用して制御され得る。

・PrimitiveStorageNeededは、ストリームと結び付けられるいずれのバッファの記憶容量もなくなつていなければ書き込まれることが可能であったであろう、プリミティブの総数を指し得る。この値は、ストリームに対するプリミティブがG Sによって生成されるたびに、V P CからC Pへのストリームごとに1ビットのパルスを使用して制御され得る。

#### 【0 1 4 2】

[0161]通常、G P U 3 6は、V P Cから直接、ストリームアウトをサポートすることができる。上で述べられたように、G Sによってサポートされる最大で4つのストリームがあり得る。これらのストリームの各々は、最大で4つのバッファに束縛され得ることがあり、バッファは通常、異なるストリームの間で共有可能ではない。各バッファへの出力のサイズは、最大で1 2 8 dwordsであってよく、これは頂点の最大サイズと同じである。しかしながら、ストライドは最大で5 1 2 dwordsであり得る。ストリームからの出力データは複数のバッファに記憶され得るが、データは一般に、バッファ間で複製され得ない。説明のための例では、「color.x」がストリームと結び付けられたバッファの1つに書き込まれる場合、この「color.x」は、同じストリームと結び付けられた別のバッファに送られなくてよい。

#### 【0 1 4 3】

[0162]バッファへのストリームアウトは、完成したプリミティブとして実行され得る。すなわち、たとえば、2つのみの頂点に対する所与のストリームのための空間がいずれかのバッファにあり、プリミティブのタイプが三角形である(たとえば、3つの頂点を有する)場合、プリミティブの頂点は、そのストリームと結び付けられるいずれのバッファにも書き込まれなくてよい。

#### 【0 1 4 4】

[0163]G Sがヌルであり、ストリームアウトが有効にされる場合、ストリームアウトは、デフォルトのストリーム0として識別され得る。ストリームアウトが実行されているとき、位置情報は、V P C、さらにはP Cにも書き込まれることがあり、これはさらなるスロットを消費し得る。加えて、ビニングが実行されるとき(たとえば、タイルベースのレンダリングのために頂点をピクセルに割り当てるプロセス)、ストリームアウトはビニングパスの間に実行され得る。

#### 【0 1 4 5】

[0164]D i r e c t X 1 0のようないくつかのA P Iでは、ストリームアウトデータ

10

20

30

40

50

を消費する、DrawAuto機能（以前に作成されたストリームをパッチしてレンダリングし得る）が規定され得る。たとえば、GPU ドライバは、メモリアドレスとともに、所与のストリームに対するストリームアウトフラッシュのイベントを送ることができる。VPC は、そのようなイベントを受け取ると、RBBM に確認応答（ack）ビットを送ることができる。RBBM は、ack ビットを受け取ると、バッファにおいて利用可能なバッファ空間の量（バッファリングされた満杯のサイズ）を、ドライバにより規定されるメモリまたはメモリ位置に書き込む。

#### 【 0 1 4 6 】

[0165] その間、コマンドプロセッサ（CP）内に含まれ得るプリフェッチャーサ（PF P）は、任意のドローコールの送信を待機する。メモリアドレスが書き込まれると、PF P は次いで、次のドローコールを送ることができる。次のドローコールが自動ドローコールである場合、GPU ドライバは、ドローコールと状態の変化とを示すパケット（たとえば、いわゆる「PM4」パケット）の一部として、満杯のバッファサイズを含むメモリアドレスを送ることができる。PF P は、そのメモリ位置からbuffer\_filled\_sizeを読み取り、ドローコールをPC に送る。

#### 【 0 1 4 7 】

[0166] 図7は、本開示の態様による、頂点シェーディング操作とジオメトリシェーディング操作とを実行するための例示的なプロセスを示すフローチャートである。GPU 36（図1）によって実行されるものとして説明されるが、図7に関して説明される技法は、種々のGPU または他のプロセシングユニットによって実行され得ることを理解されたい。

#### 【 0 1 4 8 】

[0167] GPU 36 は最初に、たとえば、頂点シェーダ命令を受け取ると、頂点シェーディング操作を呼び出すことができる（210）。頂点シェーディング操作を呼び出すことで、GPU 36 は、頂点シェーディング操作のために1つまたは複数のシェーディングユニット40を指定し得る。加えて、GPU 36 の他のコンポーネント（頂点パラメータキャッシュ、ラスタライザなどのような）は、指定されたシェーディングユニット40の各々からの入力ごとに、単一の出力を受け取るように構成され得る。

#### 【 0 1 4 9 】

[0168] GPU 36 は、頂点シェーディング操作のために指定されたハードウェアシェーディングユニットによって、頂点シェーディング操作を実行して、入力される頂点をシェーディングすることができる（212）。すなわち、ハードウェアシェーディングユニットは、頂点シェーディング操作を実行して、入力された頂点をシェーディングし、頂点シェーディングされたインデックスを出力することができる。ハードウェアシェーディングユニットは、1つの頂点を受け取り、1つのシェーディングされた頂点を出力することができる（たとえば、入力と出力との間の1:1の関係）。

#### 【 0 1 5 0 】

[0169] GPU 36 は、ジオメトリシェーディング操作を実行するかどうかを判定することができる（214）。GPU 36 は、たとえば、モード情報に基づいて、そのような判定を行うことができる。すなわち、GPU 36 は、パッチコードを実行して、任意の有効なジオメトリシェーダ命令が実行された頂点シェーダ命令に付加されるかどうかを判定することができる。

#### 【 0 1 5 1 】

[0170] GPU 36 がジオメトリシェーディング操作を実行しない場合（ステップ214のいいえの分岐）、GPU のハードウェアシェーディングユニットは、各々の入力された頂点に対する1つのシェーディングされた頂点を出力することができる（222）。GPU 36 がジオメトリシェーディング操作を実行する場合（ステップ214のはいの分岐）、ハードウェアシェーディングユニットは、ジオメトリシェーディング操作の複数のインスタンスを実行して、受け取られた頂点に基づいて1つまたは複数の新たな頂点を生成することができる（216）。たとえば、ハードウェアシェーディングユニットは、所

10

20

30

40

50

定の数のジオメトリシェーディングのインスタンスを実行することができ、各インスタンスは出力識別子と関連付けられる。ハードウェアシェーディングユニットは、ジオメトリシェーディング操作の各インスタンスに対する出力カウントを保持することができる。加えて、出力識別子は、各々の出力された頂点に割り当てられ得る。

【0152】

[0171]したがって、ジオメトリシェーディングされた頂点をいつ出力するかを決定するために、ハードウェアシェーディングユニットは、出力カウントが出力識別子と一致するときを決定することができる（218）。たとえば、ジオメトリシェーディング操作に対する出力カウントが出力識別子と一致しない場合（ステップ218のいいえの分岐）、そのジオメトリシェーディング操作と関連付けられる頂点は廃棄される。ジオメトリシェーディング操作に対する出力カウントが出力識別子と一致する場合（ステップ218のはいの分岐）、ハードウェアシェーディングユニットは、ジオメトリシェーディング操作と関連付けられる頂点を出力することができる。このようにして、頂点シェーディングのために指定されるハードウェアシェーディングユニットは、単一のシェーディングされた頂点を出力し、ジオメトリシェーディングプログラムの各インスタンスに対する任意の使用されない頂点を廃棄し、これによって、1:1という入力対出力の比を維持する。

10

【0153】

[0172]図8は、テッセレーションステージを含む例示的なグラフィックスプロセシングパイプライン238を示すブロック図である。たとえば、パイプライン238は、入力アセンブ拉斯テージ240と、頂点シェーダステージ242と、ハルシェーダステージ244と、テッセレータステージ246と、ドメインシェーダステージ248と、ジオメトリシェーダステージ250と、ラスタライザステージ252と、ピクセルシェーダステージ254と、出力マージャステージ256とを含む。いくつかの例では、DirectX 11 APIのようなAPIは、図8に示されるステージの各々を使用するように構成され得る。グラフィックスプロセシングパイプライン238は、GPU 36によって実行されるものとして以下で説明されるが、種々の他のグラフィックスプロセッサによって実行され得る。

20

【0154】

[0173]図8に示されるいくつかのステージは、図2に関して示され説明されたステージ（たとえば、アセンブ拉斯テージ240、頂点シェーダステージ242、ジオメトリシェーダステージ250、ラスタライザステージ252、ピクセルシェーダステージ254、および出力マージャステージ256）と同様に、またはそれと同じように構成され得る。加えて、パイプライン238は、ハードウェアテッセレーションのための追加のステージを含む。たとえば、グラフィックスプロセシングパイプライン238は、図2に関して上で説明されたステージに加えて、ハルシェーダステージ244と、テッセレータステージ246と、ドメインシェーダステージ248とを含む。すなわち、ハルシェーダステージ244、テッセレータステージ246、およびドメインシェーダステージ248が、たとえば、CPU 32によって実行されているソフトウェアアプリケーションによる実行ではなく、GPU 36によるテッセレーションに対応するために含まれる。

30

【0155】

[0174]ハルシェーダステージ244は、頂点シェーダステージ242からプリミティブを受け取り、少なくとも2つの動作を実行することを担う。まず、ハルシェーダステージ244は通常、テッセレーション係数のセットを決定することを担う。ハルシェーダステージ244は、プリミティブごとに一度、テッセレーション係数を生成することができる。テッセレーション係数は、所与のプリミティブのテッセレーションをどの程度精密に行うか（たとえば、プリミティブをどのようにより小さな部分に分割するか）を判定するために、テッセレータステージ246によって使用され得る。ハルシェーダステージ244はまた、ドメインシェーダステージ248によって後で使用される制御ポイントを生成することを担う。すなわち、たとえば、ハルシェーダステージ244は、ドメインシェーダステージ248によって使用される制御ポイントを生成し、レンダリングにおいて最終的

40

50

に使用される、実際のテッセレーションが行われた頂点を作成することを担う。

【0156】

[0175] テッセレータステージ 246 がハルシェーダステージ 244 からのデータを受取ると、テッセレータステージ 246 は、いくつかのアルゴリズムの 1 つを使用して、現在のプリミティブのタイプに対する適切なサンプリングパターンを決定する。たとえば、一般に、テッセレータステージ 246 は、現在の「ドメイン」内の座標点のグループへと、要求された量のテッセレーション（ハルシェーダステージ 244 によって決定されるような）を変換する。すなわち、ハルシェーダステージ 244 からのテッセレーション係数、さらにはテッセレータステージ 246 の具体的な構成に応じて、テッセレータステージ 246 は、より小さな部分への入力プリミティブのテッセレーションを行うために、現在のプリミティブのどの点がサンプリングされる必要があるかを決定する。テッセレータステージの出力は、重心座標を含み得るドメイン点のセットであり得る。

【0157】

[0176] ドメインシェーダステージ 248 は、ハルシェーダステージ 244 によって生成される制御ポイントに加えてドメイン点を取り込み、ドメイン点を使用して新たな頂点を作成する。ドメインシェーダステージ 248 は、現在のプリミティブ、テクスチャ、手順的アルゴリズム、または他の何かに対して生成される制御ポイントの完全なリストを使用して、各々のテッセレーションが行われた点に対する重心「位置」を、パイプライン中の次のステージに渡される出力ジオメトリへと変換することができる。上で述べられたように、一部の GPU は、図 8 に示されたシェーダステージのすべてをサポートすることが不可能であり得る。たとえば、一部の GPU は、ハードウェアおよび / またはソフトウェアの制約（たとえば、限られた数のシェーディングユニット 40 および関連するコンポーネント）により、3 つ以上のシェーディング操作を実行するようにシェーディングユニットを指定することが不可能であり得る。ある例では、いくつかの GPU は、ジオメトリシェーダステージ 250、ハルシェーダステージ 244、およびドメインシェーダステージ 248 と関連付けられる動作をサポートしないことがある。むしろ、GPU は、頂点シェーダステージ 242 とピクセルシェーダステージ 252 とを実行するようにシェーディングユニットに指定することに対するサポートのみを含み得る。したがって、シェーディングユニットによって実行される操作は、頂点シェーダステージ 84 およびピクセルシェーダステージ 90 と関連付けられる入力 / 出力インターフェースを堅持しなければならない。

【0158】

[0177] 加えて、比較的長いグラフィックスプロセシングパイプラインをサポートすることは、比較的複雑なハードウェアの構成を必要とし得る。たとえば、ハルシェーダステージ 244、テッセレータステージ 246、およびドメインシェーダステージ 248 からの、制御ポイント、ドメイン点、およびテッセレーション係数は、オフチップメモリに対する読み取りと書き込みとを必要とすることがあり、このことは、メモリのバス帯域幅を消費し、消費される電力の量を増やし得る。この意味で、各シェーダステージに対して専用のシェーディングユニット 40 を使用する、多くのステージを伴うグラフィックスパイプラインを実装することは、より電力効率の低い GPU をもたらし得る。加えて、そのような GPU はまた、メモリのバス帯域幅が限られている結果としての、オフチップメモリからのデータの取り出しの遅延により、レンダリングされる画像の出力がより遅くなり得る。

【0159】

[0178] 本開示の態様によれば、以下により詳細に説明されるように、特定のシェーディング操作を実行するように GPU 36 によって指定されるシェーディングユニット 40 は、2 つ以上の操作を実行することができる。たとえば、頂点シェーディング (VS) 操作を実行するように指定されるシェーディングユニット 40 はまた、ハルシェーダステージ 244 と関連付けられるハルシェーディング操作を実行することができる。別の例では、同じシェーディングユニット 40 はまた、ドメインシェーダステージ 248 と関連付けられるドメインシェーディング操作を実行し、続いて、ジオメトリシェーダステージ 250 と関連付けられるジオメトリシェーダ操作を実行することができる。

## 【0160】

[0179]以下により詳細に説明されるように、GPU 36は、ドローコールを2つのサブドローコール（たとえば、パスIおよびパスII）へと分割することによって上のシェーディング操作を実行することができ、各サブドローコールは関連するマージされたシェーダステージを有する。すなわち、GPU 36は、頂点シェーディング操作を実行するためにシェーディングユニット40を呼び出すことができるが、第1のパスの間にハルシェーディング操作を実行するように、シェーディングユニット40を実装することもできる。GPU 36は次いで、同じシェーディングユニット40（頂点シェーディング操作を実行するように指定される）を使用して、ハルシェーディング、ドメインシェーディング、またはジオメトリシェーディングのタスクを実行するようにシェーディングユニット40を決して再指定することなく、ドメインシェーディング操作とジオメトリシェーディング操作とを実行することができる。10

## 【0161】

[0180]図9は、より詳細にテッセレーションを示す概念図である。ハルシェーダ（HS）ステージ244およびドメインシェーダ（DS）248は、完全なシェーダステージであってよく、このステージの各々は、定数バッファ、テクスチャ、および他のリソースの固有のセットを伴う。一般に、テッセレーションは、パッチと呼ばれるプリミティブのタイプを使用して実行され得る。したがって、図9に示される例では、ハルシェーダステージ244は最初に、1つまたは複数の入力される制御ポイントを受け取り、これはパッチ制御ポイントと呼ばれ得る。パッチ制御ポイントは、（たとえば、APIを使用して）開発者により制御されるものであり得る。ハルシェーダステージ244は、以下で説明されるように、計算を実行して、ドメインシェーダステージ248によって使用される制御ポイントを含むいわゆるベジェパッチを生成することができる。20

## 【0162】

[0181]ハルシェーダステージ244はまた、パッチのテッセレーションの量を制御するために使用され得る、テッセレーション係数を生成する。たとえば、ハルシェーダステージ244は、パッチの視点および／または視距離に基づいて、どの程度テッセレーションを行うかを決定し得る。オブジェクトがあるシーンにおいて見る者に比較的近い場合、比較的多量のテッセレーションが、一般に滑らかに見えるパッチを生成するために必要とされ得る。オブジェクトが比較的遠い場合、より少量のテッセレーションが必要とされ得る。30

## 【0163】

[0182]テッセレータステージ246は、テッセレーション係数を受け取り、テッセレーションを実行する。たとえば、テッセレータステージ246は、多数の{U, V}座標を生成するための均一の等級を有する所与のパッチ（たとえば、ベジェパッチ）に対して行われる。{U, V}座標は、パッチに対するテクスチャを提供することができる。したがって、ドメインシェーダステージ248は、制御ポイント（変位情報を有する）と、{U, V}座標（テクスチャ情報を有する）と、出力されるテッセレーションが行われた頂点とを受け取ることができる。上で説明されたように、これらのテッセレーションが行われた頂点は次いで、ジオメトリシェーディングされ得る。40

## 【0164】

[0183]本開示の態様によれば、かつ以下により詳細に説明されるように、ハルシェーダステージ244およびドメインシェーダステージ248と関連付けられるシェーディング操作は、GPUの同じシェーディングユニット（シェーディングユニット40のような）によって実行され得る。すなわち、たとえば、1つまたは複数のシェーディングユニット40は、頂点シェーディング操作を実行するように指定され得る。頂点シェーディング操作に加えて、GPUは、シェーダが、順番に、かつテッセレーション操作を実行するよう再構成されることなく、同じシェーディングユニットによって実行されるように、ハルシェーダステージ244およびドメインシェーダステージ248と関連付けられるシェーダ命令を付加することができる。50

## 【0165】

[0184]図10Aおよび図10Bは、本開示の態様による、グラフィックスレンダリングパイプラインにおけるデータフローの概念図である。たとえば、図10Aは、頂点シェーダステージ260と、ハルシェーダステージ262と、テッセレータステージ264と、ドメインシェーダステージ266と、ジオメトリシェーダステージ268と、ストリームアウト270と、ピクセルシェーダステージ272とを示す。一般に、図10Aに示されるシェーダステージの各々は、シェーディング操作を実行するための関連するハードウェアを表す。すなわち、たとえば、頂点シェーダステージ260、ハルシェーダステージ262、ドメインシェーダステージ266、ジオメトリシェーダステージ268、およびピクセルシェーダステージ272の各々は、シェーディングユニット40のような、別々に指定されたプロセシングユニットと関連付けられ得る。

## 【0166】

[0185]図10Aに示される例では、頂点シェーダステージ260は、いわゆる「パッチ制御ポイント」(または、図8および図9に関して上で説明されるような「制御ポイント」)で呼び出され得る。所与のパッチの中の点は、ハルシェーダステージ262に可視であってよく、ハルシェーダステージ262は、それらの点を使用して、テッセレーションステージ264による使用のためのテッセレーション係数を計算する。ハルシェーダステージ262はまた、ドメインシェーダステージ266による使用のための、パッチ制御ポイントと定数データとを出力することができる。

## 【0167】

[0186]いくつかの例では、テッセレータステージ264は、テッセレーションを実行するための固定された機能のハードウェアユニットを含み得る。テッセレータステージ264は、ハルシェーダステージ262からテッセレーション係数と制御ポイントとを受け取り、いわゆるドメイン点(たとえば、どこでテッセレーションを行うかを規定する{U,V}点)を出力することができる。ドメインシェーダステージ266は、これらのドメイン点を使用して、ハルシェーダステージ262からの出力されるパッチデータを使用して頂点を計算する。ドメインシェーダステージ266からのあり得る出力プリミティブは、ラスタライズのために、ストリームアウト270のために、またはジオメトリシェーダステージ268へと送信され得る、たとえば、点、線、または三角形を含む。テッセレーション係数のいずれかが0以下である場合、または数字ではない(NaN)場合、パッチは間引かれ得る(さらに計算されることなく廃棄され得る)。

## 【0168】

[0187]図10Aに示されるシェーダステージは、1つまたは複数のグラフィックスAPIをサポートすることができる。説明のための例では、頂点シェーダステージ260、ハルシェーダステージ262、ドメインシェーダステージ266、ジオメトリシェーダステージ268、およびピクセルシェーダステージ272は、DirectX 11 APIをサポートすることができる。すなわち、DirectX 11 APIを使用して作成されたコードが、グラフィックスデータをレンダリングするために、頂点シェーダステージ260、ハルシェーダステージ262、ドメインシェーダステージ266、ジオメトリシェーダステージ268、およびピクセルシェーダステージ272によって実行され得る。しかしながら、ハルシェーダステージ262、ドメインシェーダステージ266、および/またはジオメトリシェーダステージ268のようないくつかのステージは、すべてのグラフィックスレンダリングパイプラインに含まれなくてよく、すべてのGPUによって実行されなくてよい。たとえば、DirectX 11 APIはそのようなステージに対するサポートを含むが、いくつかのより以前の改訂(たとえば、DirectX 9および10)はそのようなサポートを含まない。したがって、DirectX APIのより以前の改訂によって作成されたコードを実行するように設計されるGPU(または他のAPIのために設計されたGPU)は、ハルシェーダステージ262、ドメインシェーダステージ266、および/またはジオメトリシェーダステージ268と関連付けられる操作を実行するようにシェーディングユニット40を指定することが不可能であり得る。

10

20

30

40

50

## 【0169】

[0188]本開示の態様によれば、図10Aのシェーダステージの2つ以上は、シェーダステージが単一のハードウェアシェーディングユニット（たとえば、シェーディングユニット40のような）によって実行されるという点でマージされ得る。たとえば、本開示の態様によれば、GPU（GPU 36のような）は、図10Bに関して以下で説明されるように、ドローコールを実行して図10Aに示されるシェーダステージを行うとき、複数のパスを実行することができる。

## 【0170】

[0189]図10Bは、マージされた頂点シェーダおよびハルシェーダ（VS / HS）ステージ280を有する第1のパス（パスI）を含む、グラフィックスレンダリングパイプラインにおけるデータフローを示す。加えて、データフローは、テッセレーションステージ282と、マージされたドメインシェーダおよびジオメトリシェーダ（DS / GS）ステージ284と、ストリームアウト286と、ピクセルシェーダステージ288とを有する、第2のパス（パスII）を含む。図10Bに示されるパスは、テッセレーション操作を有するドローコールを実行するように実施され得る。

10

## 【0171】

[0190]たとえば、図10Aに関して上で説明されたように、GPU 36は、テッセレーション操作を含む入力ドローコールを実行することができる。GPU 36は最初に、複数のサブドローコールへとドローコールを分割することができ、各サブドローコールは、パスI操作とパスII操作の両方を含む。GPU 36がドローコールを分割する方式は、利用可能なメモリ（たとえば、オンチップGPUメモリ、L2、グローバルメモリ（GMEM）、またはオフチップメモリ）の量に少なくとも部分的に依存し得る。たとえば、GPU 36は、GPU 36がパスI操作によって生成されたデータのすべてをパスII操作において使用するためにローカルメモリに記憶することができるよう、サブドローコールを構成することができる。ドローコールの分割は、コマンドプロセッサ（CP）コードの制御のもとで、CPにおいて行われてよく、CPコードは、入力ドローコールのタイプに基づき得る。

20

## 【0172】

[0191]説明のための例では、ドローコールがレンダリングのための1000個の関連するパッチを含むことを仮定する。加えて、ローカルメモリは100個のパッチと関連付けられるデータを記憶するための容量を有すると仮定する。この例では、GPU 36（または、GPUドライバ50のようなGPUのためのドライバ）は、ドローコールを10個のサブドローコールへと分割することができる。GPU 36は次いで、10個のサブドローコールの各々に対するパスI操作とパスII操作とを順番に実行する。

30

## 【0173】

[0192]パスI操作に関して、頂点シェーディング操作がGPU 36によって呼び出されると、VS / HSステージ280は、頂点シェーディング操作とハルシェーディング操作の両方を実行することができる。すなわち、マージされたVS / HSステージ280は、1つまたは複数のシェーディングユニットの単一のセットを含んでよく、頂点シェーダステージ260およびハルシェーダステージ262に関して上で説明された操作を順番に実行してよい。以下でより詳細に説明されるように、本開示の態様は、GPU 36が、頂点シェーディング操作と同じシェーディングユニットによってハルシェーディング操作を実行しつつ、適切なインターフェースを依然として堅持することを可能にする。いくつかの例では、ハルシェーダ命令は、パッチコードを使用して頂点シェーダ命令に付加されてよく、これによって、同じシェーディングユニットが命令の両方のセットを実行することを可能にする。

40

## 【0174】

[0193]GPU 36は次いで、パスII操作を実行する。たとえば、テッセレーションステージ282は、上のテッセレーションステージ264に関して説明されたように、テッセレーションを実行することができる。マージされたDS / GSステージ284は、上

50

で説明されたマージされた V S / H S ステージ 2 8 0 と同じ、1つまたは複数のシェーディングユニット 4 0 のセットを含み得る。マージされた D S / G S ステージ 2 8 4 は、ドメインシェーダステージ 2 6 6 およびジオメトリシェーダステージ 3 6 8 に関して上で説明されたドメインシェーディング操作とジオメトリシェーディング操作とを順番に実行することができる。いくつかの例では、ジオメトリシェーダ命令は、パッチコードを使用してドメインシェーダ命令に付加されてよく、これによって、同じシェーディングユニットが命令の両方のセットを実行することを可能にする。その上、これらのドメインシェーダ命令およびジオメトリシェーダ命令は、(パス I の) ハルシェーダ命令に付加され得るので、同じシェーディングユニットが、頂点シェーディングと、ハルシェーディングと、ドメインシェーディングと、ジオメトリシェーディングとを、再構成されることなく実行することができる。10

#### 【 0 1 7 5 】

[0194] パス I I のジオメトリシェーディング操作は、上で説明されたものと同じジオメトリシェーディング操作を基本的に含み得る。しかしながら、パス I I 操作を開始するとき、G P R により初期化された入力(前は V S ステージのための、今は D S ステージのための)は、頂点フェッチデコーダ(V F D)からフェッチされたデータではなく、テッセレーションステージ 2 8 2 によって生成される(u, v, patch\_id)を含み得る。P C は、パス I I に対する rel\_patch\_id も計算することができ、テッセレーションステージ 2 8 2 によって計算される(u, v)とともに、パッチ ID 情報を D S に渡すことができる。テッセレーションステージ 2 8 2 は、テッセレーション係数を使用して、テッセレーションが行われた頂点の(u, v)座標を生成することができる。テッセレーションステージ 2 8 2 の出力は、さらなる増幅(ジオメトリシェーディング)またはストリームアウト 2 8 6 のためにテッセレーションが行われることを準備するために、マージされた D S / G S ステージ 2 8 4 に与えられ得る。D S は、オフチップスクラッチメモリからの、ハルシェーダ(H S)の出力制御ポイントデータと H S パッチ定数データとを使用する。20

#### 【 0 1 7 6 】

[0195] いくつかの例では、図 1 0 B に示される 2 つのパスは、連続的に実行され得るが、2 つのパスの間のアイドル状態の待機によって分離され得る。たとえば、G P U の C P は、パス I 操作のためのドローコールを送ることができる。データに対してパス I I を開始する前に、G P U は、制御ポイントの値がローカルメモリに完全に書き込まれるのを待機することができる。現在値がローカルメモリにおいて利用可能であることを確実にするために、G P U は、G P U のコンポーネントがパス I I 操作を開始する前はアイドル状態であることを確認することができる。30

#### 【 0 1 7 7 】

[0196] コマンドプロセッサ(C P)は次いで、パス I I のためのドローコールを送ることができる。ある例では、パス I I において行われた作業の量に対する、第 1 の有用な頂点を開始するための遅延の量の比は、およそ 2 % 未満であり得る。したがって、いくつかの例では、パス I とパス I I との間には重複がないことがある。他の例では、以下で説明されるように、G P U は、パス I 操作とパス I I 操作の間に重複を含み得る。すなわち、G P U は、以前のドローコールのパス I I のピクセルシェーダステージ 2 8 8 のピクセルシェーディング操作を、現在のドローコールのパス I の V S / H S ステージ 2 8 0 の頂点シェーディング操作と重複させることができ、それは、ピクセルシェーダの処理が頂点シェーダの処理よりも長くかかり得るからである。40

#### 【 0 1 7 8 】

[0197] 本開示の態様によれば、プリミティブコントローラ(P C)は、パス I の後に P A S S \_ d o n e イベントを送ることができ、これは、ハードウェアユニットがパス I I に切り替えることを助け得る。パス I とパス I I との間に重複があり得る例では、パス I 操作とパス I I 操作の存在は、命令を実行するシェーダプロセッサにおいて相互に排他的であり得る。しかしながら、パス I I に対するテッセレーション係数は、パス I がまだ実行されている間にフェッチされ得る。50

## 【0179】

[0198]図11に関して以下で説明されるように、P Cは、どれだけのバスIのウェーブが完了したかを記録するために、シェーディングされたパッチごとにカウンタを保持することができる。これらのカウンタは、どれだけのパッチがバスIの処理を完了したかを示すことができる。すべてのカウンタ値が0より大きくなるとすぐに、テッセレーション係数が、バスIIのためにフェッチされ得る。したがって、バスIIは、バスIが完了する前に開始し得る。しかしながら、バスIのドローコールに対するインデックスのすべてが処理されるまで、バスIIに対するドローコールは開始しなくてよい。このようにして、複数のバスの間でのパイプラインのフラッシュ（ローカルGPUメモリから外部メモリへの移行）が回避され得る。

10

## 【0180】

[0199]図11は、本開示で説明される技法を実施して頂点シェーディング操作とハルシェーディング操作とを実行する、ハードウェアシェーディングユニットの例示的な動作を示す図である。たとえば、図11は一般に、本開示の技法に従って、図10Bに関して上で説明されたように、ドローコールの第1のバス（バスI）の間に頂点シェーディング操作とハルシェーディング操作とを実行することを示す。GPU 36（図1）に関して説明されるが、本開示の態様は、種々の他のコンポーネントを有する多種多様な他のGPUによって実行され得る。

## 【0181】

[0200]図11の例では、GPU 36は、頂点シェーディング操作を実行するようにシェーディングユニット40を指定することができ、このシェーディングユニット40はまた、最終的に、以下でより詳細に説明されるように、ハルシェーディングと、ドメインシェーディングと、ジオメトリシェーディングとを、そのようなシェーディング操作を実行するように再構成されることなく、実行することができる。たとえば、シェーディングユニット40は最初に、頂点シェーディング操作を実行して、点p0～p2として図示される3つの頂点を有する入力プリミティブ（トライアングルストリップ）を生成することができる。

20

## 【0182】

[0201]頂点シェーディング操作を実行した後で、GPU 36は、シェーディングされた頂点をローカルのメモリリソースに記憶することができる。たとえば、GPU 36は、（たとえば、GPUメモリ38の）位置キャッシュに頂点シェーダ出力をエクスポートすることができる。頂点シェーディング操作およびハルシェーディング操作は、VSEN D命令によって分離され得る。したがって、VSEN D命令を実行し頂点シェーディング操作を完了した後、頂点シェーディング操作を実行するように指定された1つまたは複数のシェーディングユニット40は、各々、ハルシェーディング操作の実行を開始する。

30

## 【0183】

[0202]同じシェーディングユニット40は次いで、ハルシェーディング操作を実行して、制御ポイントV0～V3を有する出力パッチを生成することができる。この例では、シェーディングユニット40は、ハルシェーダ操作の複数のインスタンスを実行する（これは、図4に関して上で説明されたジオメトリシェーダ操作と同様の方式で、出力識別子（Outvert）によって図示されている）。ハルシェーダ操作の各インスタンスは、同じアルゴリズムを実行して、同じハルシェーディング操作を実行し、1つまたは複数の新たな制御ポイントV0～V3のそれぞれのインスタンスを生成する。

40

## 【0184】

[0203]すなわち、図11に示される表の4個の列は、ハルシェーダ操作（またはプログラム）の4個の別個のインスタンスに対応し、各列は左から右へ、0～3のハルシェーダ操作Outvertによって識別され得る。ハルシェーダ操作のこれらの4個のインスタンスの各々は、シェーディングユニット40によって、しばしば同時に実行されて、1つまたは複数の新たな制御ポイントの別個のインスタンスを生成する。したがって、ハルシ

50

エーダ操作のインスタンスの各々は、4個すべての頂点（V0～V3）を生成するが、4個の新たな制御ポイントの対応する1つのみを出力する。ハルシェーダ操作の各インスタンスは、頂点シェーディング操作のために呼び出された、シェーディングユニット40の1:1のインターフェースを堅持するために、4個の新たな制御ポイントの対応する1つのみを出力する。

#### 【0185】

[0204]図11の例では、ハルシェーダ操作の各々は、そのOutvertと一致する4個の新たな頂点の1つを出力する。したがって、Outvert = 0を有するハルシェーダ操作の第1のインスタンスは、4個の新たな頂点のうちの第1の頂点、V0を出力する。したがって、Outvert = 1を有するハルシェーダ操作の第2のインスタンスは、4個の新たな頂点のうちの第2の頂点、V1を出力する。したがって、Outvert = 2を有するハルシェーダ操作の第3のインスタンスは、4個の新たな頂点のうちの第3の頂点、V2を出力する。したがって、Outvert = 3を有するハルシェーダ操作の第4のインスタンスは、4個の新たな頂点のうちの第4の頂点、V3を出力する。ハルシェーダ値がローカルメモリに書き込まれた後、上で説明されたように、ドメインシェーディング操作およびジオメトリシェーディング操作が、第2のパス（パスII）の間に実行され得る。

#### 【0186】

[0205]本開示の態様によれば、頂点シェーディング操作を実行するように指定された同じシェーディングユニット40はまた、上で説明されたハルシェーディング操作を実行する。その上、同じシェーディングユニット40がまた、ドローコールの第2のパス（パスII）の間に、ドメインシェーディング操作とジオメトリシェーディング操作とを実行することができる。たとえば、GPU 36は、状態をシェーダ固有のリソース（たとえば、ハルシェーダ、ドメインシェーダ、および／またはジオメトリシェーダの定数、テクスチャオフセットなど）へと変更することができる。GPU 36は、シェーディング操作に割り当てられたモード（ドローモード）に従って、この状態変更を実行することができる。

#### 【0187】

[0206]以下に示される表4は、頂点シェーディングと、ハルシェーディングと、ドメインシェーディングと、ジオメトリシェーディングとを同じシェーディングユニット40によって実行するための、GPU 36によって保持され得る動作モードとパラメータとを示す。

10

20

30

【表4】

表4：シェーディング操作を実行するためのモード

モード	モード0 GS:オフ, HS:オフ	モード1 GS:オン HS:オフ	モード4 GS:オン, HS:オン (パスII)	モード3 GS:オフ, HS:オン (パスII)	モード2 GS:オフ, HS:オン (パスI)
フロー	VS→PS	VS  GS→PS	DS  GS →PS	DS→PS	VS  HS
インデックス (32ビット)	頂点インデックス(VS)	頂点インデックス(VS)	u(15:0) v (31:16)	u(15:0) v (31:16)	頂点インデックス
uv_msb (2ビット)	使用 されない	使用 されない	u、vの上位 ビット	u、vの上位 ビット	使用 されない
PrimitiveID (32ビット)	使用 されない	PrimitiveID (GS)	PrimitiveID (DS, GS)	PrimitiveID (DS)	PrimitiveID (HS)
Rel_patchid (32ビット)	使用 されない	使用 されない	Rel_patchid (DS)	Rel_patchid (DS)	Rel_patchid (HS)
Misc (25ビット)	使用 されない	misc→ rel_primID (4:0)	misc→ rel_primID (4:0)	使用 されない	misc→ rel_primID (4:0)
		misc→ rel_vertex (9:5)	misc→ rel_vertex (9:5)		misc→ rel_vertex (9:5)
		misc→ GsInstance (14:10)	misc→ GsInstance (14:10)		misc→ outvertID (14:10)
		misc→ Gsoutvertex (24:15)	misc→ Gsoutvertex (24:15)		
Vs_valid (1ビット)					
Gshs_valid (1ビット)					
モード (2:0)	モード=モード_0	モード=モード_1	モード=モード_4	モード=モード_3	モード=モード_2
Instance_c md (2ビット)					

【0188】

[0207] いくつかの例では、上の表4に示されるように、いくつかのシェーディング操作は、特定のドローコールに対しては実行されなくてよい。たとえば、ドローコールは、頂点シェーディング操作と、ハルシェーディング操作と、ドメインシェーディング操作と、ピクセルシェーディング操作とを含み得るが、(モード3について示されるように) ジオメトリシェーディング操作を含まないことがある。G P U 3 6 は、モード情報を使用し

10

20

30

40

50

て、ドローコールを実行するときにどのシェーディング操作を行うかを決定することができる。

【0189】

[0208]以下で示される表5は、ジオメトリシェーディング操作を実行することなくパスII操作を実行するときのパラメータ値を示す。

【表5】

表5:ジオメトリシェーディングを伴わないパラメータ値

モード3 GS:オフ、 HS:オン	ファイ バー0	ファイ バー1	ファイ バー2	ファイ バー3	ファイ バー4	ファイ バー5	ファイ バー6	ファイ バー7
Valid_as_input	1	1	1	1	1	1	1	1
頂点インデックス(VS)	U V	U V	U V	U V	U V	U V	U V	U V
Uv_msb	u v	u v	u v	u v	u v	u v	u v	u v
primitiveID (HS)	105	105	105	105	105	105	105	105
Rel_patchID	5	5	5	5	5	5	5	5

10

20

【0190】

[0209]以下で示される表6は、ジオメトリシェーディング操作を実行することを含むパスII操作を実行するときのパラメータ値を示す。

【表6】

表6:ジオメトリシェーディングを伴うパラメータ値

モード4 GS:オフ、 HS:オン	ファイ バー 0	ファイ バー 1	ファイ バー 2	ファイ バー 3	ファイ バー 4	ファイ バー 5	ファイ バー 6	ファイ バー 7
Valid_as_ input	1	1	1	0	0	0	0	0
頂点インデッ クス(VS)	U V	U V	U V	U V	0	0	0	0
Uv_msb	u v	u v	u v	u v	0	0	0	0
primitiveID (HS およびGS)	105	105	105	105	105	105	105	105
Rel_patchID	5	5	5	5	5	5	5	5
Valid_as_outp ut	1	1	1	1	1	1	1	1
misc-> rel_primID (4:0)	0	0	0	0	0	0	0	0
misc-> rel_vertex (9:5)	0	1	2	0	0	0	0	0
misc-> GSInstance1 4:10)	0	0	2	0	0	0	0	0
misc-> GsOutvertex (24:15)	0	1	2	3	4	5	6	7

【0191】

[0210]図11に示されるような第1のパス(パスI)と関連付けられる操作を完了した後、GPU 36はアイドル状態を待機することができる。GPU 36は次いで、ドローコールの第2のパス(パスII)を実行して、ドローコールを完了することができる。

【0192】

[0211]図12Aおよび図12Bは、本開示の技法を実施するハードウェアシェーディングユニットによって実行され得る例示的な動作を示す。図12Aおよび図12Bは一般に、パスIに関して上で説明されたシェーディング操作に対応し得る。

【0193】

[0212]たとえば、図12Aは一般に、頂点シェーディング操作とハルシェーディング操作とを実行するときにマージされたVS/HSハードウェアシェーディングユニットによって実行される動作のフローを示す。マージされたVS/HSハードウェアシェーディングユニットは、いくつかの例では、頂点シェーディング操作を実行するようにGPU 36によって指定されるが本開示の技法に従って頂点シェーディング操作とハルシェーディ

10

20

30

40

50

ング操作の両方を実行する、シェーディングユニット40を含み得る。図12Bは、マージされたVS/HSハードウェアシェーディングユニットによって実行され得る、図12Aに示される動作のフローに対応する擬似コードを一般に示す。

#### 【0194】

[0213]図12Aに示されるように、ハードウェアシェーディングユニットは、VS操作を実行し、続いてHS操作を実行することができる。たとえば、GPU(GPU 36のような)は、頂点の属性、vertex\_id、instance\_id、primitive\_id、およびmisc(上で説明されたような)を含む、システムにより生成された値をレジスタに書き込むことができる。上で述べられたように、システムにより生成された値を所定の位置にある一連のレジスタに記憶することによって、GPU 36は、VSステージおよびHSステージの各々に対する、システムにより生成された値にアクセスすることができる。したがって、HSステージは、システムにより生成された値がどこに記憶されたかを判定するために、VSステージに基づいてコンパイルされる必要がない。むしろ、GPU 36は、ステージの各々を実行するときに所定のメモリ位置にアクセスして、システムにより生成された必要とされる値にアクセスすることができる。

#### 【0195】

[0214]ハードウェアシェーディングユニットは次いで、頂点シェーディング操作を実行して、1つまたは複数のシェーディングされた頂点を生成することができる。ハードウェアシェーディングユニットは、シェーディングされた頂点がハルシェーディング操作のために利用可能であるように、シェーディングされた頂点をローカルメモリに書き込むことができる。

#### 【0196】

[0215]GPUは次いで、ハルシェーディング操作を実行する前に、メモリオフセットとプログラムカウンタとを切り替えることができる。GPUは、たとえば、上で説明されたパッチコードを実行するときに、そのようなタスクを実行することができる。ハードウェアシェーディングユニットは次いで、ローカルメモリからシェーディングされた頂点を読み取り、ハルシェーディング操作を実行して、1つまたは複数の制御ポイントとテッセレーション係数とを生成することができる。

#### 【0197】

[0216]第1のパスの間に生成される制御ポイントおよびテッセレーション係数は、たとえば、ローカルGPUメモリに記憶され得る。いくつかの例では、制御ポイントおよびテッセレーション係数は、ローカルGPUメモリ内の別個のバッファに記憶され得る。

#### 【0198】

[0217]図12Bは、上で説明されたパスI操作を実行するハードウェアシェーディングユニットによって実行され得るコードの例示的な一部分である。図12Bに示される例では、大文字の用語は、状態または定数レジスタである。斜字の用語は、シェーダ入力を示す。VS/HS操作に割り振られるGPRの数は、(gprs\_needed\_for\_vsとgprs\_needed\_for\_hs)の大きい方である。したがって、VS操作で使用された後、GPRは解放され、HS操作のために使用される。

#### 【0199】

[0218]いくつかの例では、シェーディング操作のVS部分では、(図5Bに関して上で述べられたように)有効なVSファイバーのみが実行される。「SWITCH\_ACTIVE」命令に遭遇すると、カバレッジマスクビットが、HSシェーダと関連付けられるように変更され、アクティブなHSファイバーのみが実行される。このようにして、確保されたレジスタはVSとHSの両方のために使用されてよく、VSおよびHSは、HS操作を実行するようにシェーディングユニットを再指定することなく、単一のハードウェアシェーディングユニットによって実施され得る。

#### 【0200】

[0219]図13Aおよび図13Bは、本開示の技法を実施するハードウェアシェーディングユニットによって実行され得る例示的な動作を示す。図13Aおよび図13Bは一般に

10

20

30

40

50

、上で説明されたバス I I シェーディング操作に対応し得る。

【0201】

[0220]たとえば、図 13 A は一般に、ドメインシェーディング操作とジオメトリシェーディング操作とを実行するときにマージされた D S / G S ハードウェアシェーディングユニットによって実行される動作のフローを示す。マージされた D S / G S ハードウェアシェーディングユニットは、いくつかの例では、図 12 A および図 12 B に関して上で説明されたものと同じ、かつ最初は頂点シェーディング操作を実行するように G P U 36 によって指定された、シェーディングユニット 40 を含み得る。図 13 B は、マージされた D S / G S ハードウェアシェーディングユニットによって実行され得る、図 13 A に示される動作のフローに対応する擬似コードを一般に示す。

10

【0202】

[0221]本開示の態様によれば、第 1 のバス（図 12 A および図 12 B に関して説明された）の後に、「アイドル状態を待機する」が続き得る。すなわち、データが第 1 のバスの間にメモリへ完全に書き込まれる前に、第 2 のバスの間にデータがローカルメモリから読み取られるのを防ぐために、G P U は、図 13 A および図 13 B に示される第 2 のバスの操作を開始する前はアイドル状態（たとえば、データを計算または転送していない）であるものとして登録するために、G P U の 1 つまたは複数のコンポーネントを待機することができる。

【0203】

[0222]いずれの場合でも、図 13 A に示されるように、ハードウェアシェーディングユニットは、ドメインシェーディングとジオメトリシェーディングとを含むバス I I 操作を実行することができる（テッセレーションも、固定された機能のテッセレーションユニットによって実行され得る）。たとえば、G P U は、{U, V} 座標と、primitive\_id と、misc（上で説明されたような）とを含む、システムにより生成された値をレジスタに書き込むことができる。上で述べられたように、システムにより生成された値を所定の位置にある一連のレジスタに記憶することによって、G P U 36 は、D S ステージおよび G S ステージの各々に対する、システムにより生成された値にアクセスすることができる。したがって、G S ステージは、システムにより生成された値がどこに記憶されたかを判定するために、D S ステージに基づいてコンパイルされる必要がない。むしろ、G P U 36 は、ステージの各々を実行するときに所定のメモリ位置にアクセスして、システムにより生成された必要とされる値にアクセスすることができる。

20

【0204】

[0223]ハードウェアシェーディングユニットは次いで、ドメインシェーディング操作を実行して、1 つまたは複数のテッセレーションが行われた頂点を生成することができる。ハードウェアシェーディングユニットは、テッセレーションが行われた頂点がジオメトリシェーディング操作のために利用可能であるように、テッセレーションが行われた頂点をローカルメモリに書き込むことができる。

30

【0205】

[0224]G P U は次いで、ジオメトリシェーディング操作を実行する前に、メモリオフセットとプログラムカウンタとを切り替えることができる。G P U は、たとえば、上で説明されたパッチコードを実行するときに、そのようなタスクを実行することができる。ハードウェアシェーディングユニットは次いで、ローカルメモリからテッセレーションが行われた頂点を読み取り、ジオメトリシェーディング操作を実行して、頂点パラメータキャッシュに記憶され得る 1 つまたは複数のジオメトリシェーディングされた頂点を生成することができる。

40

【0206】

[0225]図 13 B に示される例では、大文字の用語は、状態または定数レジスタである。斜字の用語は、シェーダ入力を示す。このシェーダに割り振られる G P R の数は、（gprs\_needed\_for\_vs と gprs\_needed\_for\_gs）の大きい方である。したがって、D S 操作で使用された G P R は、解放され G S 操作のために使用される。「SWITCH\_ACTIVE」命令に遭遇

50

すると、カバレッジマスクビットが、GS操作と関連付けられるように変更され、アクティブなGSファイバーのみが実行される。「END\_1st」命令に遭遇すると、ハードウェアシェーダユニットは、定数ファイルおよびテクスチャポインタ（たとえば、リソースポインタ）に対するリソースオフセットを、GSによりプログラムされたオフセットへと切り替え、GSの第1の命令にジャンプすることができる。このようにして、確保されたレジスタは、DSシェーダステージとGSシェーダステージの両方によって使用されてよく、DSシェーダステージおよびGSシェーダステージは、バスI操作を実行した同じハードウェアシェーディングユニットによって実行され得る。

#### 【0207】

[0226]図12A～図13Bの例に示されるように、単一のハードウェアシェーディングユニットが、4個の異なるシェーダステージを実行することができる。いくつかの例によれば、シェーダステージをマージするためのパッチコードは、どのシェーダステージがマージされているかに関係なく、同じであり得る。たとえば、DS操作は、（図12Bの一番上から2番目の破線のボックスにおいて示される）VS操作とHS操作とをマージするために使用されたものと同じパッチコードを使用して、GS操作とマージされ得る（図13Bの一番上から2番目の破線のボックスにおいて示される）。ハードウェアシェーディングユニットは、動作モード（上の表に関して示された説明されたような）に基づいて、適切なシェーディング操作へと切り替えることができ、これは、ドローのときにGPUによって決定され得る。

#### 【0208】

[0227]本開示の態様によれば、各シェーダステージ（VS/GS/HS/DS）は、別個に、かつ、実行の間にどのようにステージがリンクされるかを知ることなく、まとめられ得る。したがって、3個のGPRが、primitveID、rel\_patch\_ID、およびmiscのようなパラメータを記憶するために確保され得る。コンパイラは、DX10/DX11の適用形態において、入力の属性または内部変数を、2つ超のGPRs IDへ記憶させ得る。

#### 【0209】

[0228]図14は、本開示の態様による、マージされた頂点シェーディング操作と、ハルシェーディング操作と、ドメインシェーディング操作と、ジオメトリシェーディング操作とを実行するためのグラフィックスプロセシングユニット330の例示的なコンポーネントを示す図である。図14の例は、マージされたVS/HSユニット（バスI）およびマージされたDS/GSユニット（バスII）332と、頂点パラメータキャッシュ（VPC）334と、テッセレータ337を有するプリミティブコントローラ（PC）336と、頂点フェッチデコーダ（VFD）338と、グラフィックスラスタライザ（GRAS）340と、レンダーバックエンド（RB）342と、コマンドプロセッサ（CP）344と、ピクセルシェーダ（PS）346とを含む。加えて、図14は、PM4パケットバッファ350と、頂点オブジェクト352と、インデックスバッファ354と、システムスクラッチ356と、フレームバッファ358とを有する、メモリ348を含む。

#### 【0210】

[0229]図14の例では、VS/GSユニット332は、上で説明された方式で1つまたは複数のシェーディングユニットによって実装される。VPC 334は、ストリームアウトデータをメモリ348に記憶するために、ストリームアウト機能を実装することができる。PC 336は、変換される必要があり得る頂点を管理することができ、頂点を三角形のプリミティブへと組み立てる。VFD 338は、頂点のフォーマット状態に基づいて、頂点データをフェッチすることができる。GRAS 340は、入力として三角形の頂点を受け取ることができ、三角形の境界内にあるピクセルを出力することができる。プリフェッチパーサ（PFP）は、コマンドストリームを事前に復号し、メインCPエンジン344がデータを必要とするときまでにそのデータの準備ができているように、そのデータをポインタ（たとえば、リソースポインタ）を介してフェッチすることができる。

#### 【0211】

[0230]DirectX 11のためのディスパッチ機構に関して、ドローコールが、C

10

20

30

40

50

P 344 によって 2 つのパスのドローへと分割され得る。パス I の出力を記憶するために利用可能な記憶容量に基づいて、ドローコールは、複数のサブドローコールへと分割されてよく、各サブドローコールはパス I とパス II とを有する。パス I があるサブドローコールのために実行され、続いて、パス II がそのサブドローコールのために実行されるように、各サブドローコールは、パスの順序を堅持することができる。

#### 【0212】

[0231] パス I でサブドローコールを受け取ると、P C 336 は、インデックスをフェッチし、V S / H S 332 を使用してパッチプリミティブのタイプを処理することができる。V S / H S 332 は、パッチごとに、

#### 【数2】

10

$$HS\_FIBERS\_PER\_PATCH = 2^{\lceil \log_2(\max(\frac{\text{input\_patch}}{\text{patch}}, \frac{\text{output\_patch}}{\text{patch}})) \rceil}$$

#### 【0213】

個の V S ファイバーを作成し、ウェーブごとに整数個のパッチを収める（ウェーブは所与の量の作業である）。入力における頂点の再使用はない。V S / H S 332 の出力はオフチップからシステムスクラッチ 356 へと転送されるので、位置キャッシュおよびパラメータキャッシュの割り振りはないことがある。

#### 【0214】

[0232] H S \_ F I B E R S \_ P E R \_ P A T C H に基づいて、G P U ドライバ（図 1 に示される G P U ドライバ 50 のような）は、どれだけの入力プリミティブの頂点がローカルメモリ（V S / H S 332 に対してローカル）に記憶されるかを計算することができる。これは次のように行われ得る。

#### 【数3】

20

$$HS\_LM\_SIZE \left\lceil \frac{\text{ウェーブ中のファイバー}}{HS\_FIBERS\_PER\_PATCH} \right\rceil * \text{入力パッチ中の制御点} *$$

頂点のサイズ

#### 【0215】

ドライバが最終的なデータをメモリ 348 に書き込む前に中間のデータをローカルメモリに書き込むべきである場合、ドライバはまた、追加のサイズを H S \_ L M \_ S I Z E に加算することができる。そのような追加の空間は、H S が H S の複数のステージにおいて（たとえば、H S の不变のステージにおいて）計算された制御ポイントを使用している場合、有用であり得る。このタイプのドローコールを受け取るハイレベルシーケンサ（H L S Q）は、どのシェーディングユニットのローカルメモリ（L M）が G S \_ L M \_ S I Z E のために十分な記憶容量を有するかを確認することができる。H L S Q は、そのような割り振りの開始基本アドレス、さらには、割り振られたウェーブによるローカルメモリに対する任意の読み取りまたは書き込みのアドレスを保持することができる。H L S Q はまた、ローカルメモリに書き込むときに、割り振られたメモリ内の計算されたオフセットを基本アドレスに追加することができる。

30

#### 【0216】

40

[0233] システムにより解釈される値（S I V）（たとえば、クリップ／間引きの距離、レンダリング対象、ビューポート）も、P S 346 へとロードするために V P C 334 に提供され得る。シェーダステージ（たとえば、V S または G S）は、条件的にそれらの値を出力することができる。したがって、P S 346 がそれらの値を必要とする場合、P S 346 は、そのような条件を状態の一部として設定することができる。P S 346 がそれらの値を必要とせず、そのような決定がピクセルシェーディング操作の集約の後に行われる場合、これらの S I V を出力する状態は、V S または G S がドローのときにそれらの値を V P C 334 に書き込まないように、リセットされ得る。

#### 【0217】

50

[0234] ヌルの GS に対して (ジオメトリシェーダステージが実行されていない場合)、ヌルの GS またはヌルではない GS に対する別個のパスが存在しないように、コンパイラは、テンプレート GS も作成することができる。このテンプレート GS は、VS またはドメインシェーダ (DS) の出力をローカルメモリに複製して、ローカルメモリからさらに複製して VPC 334 へ出力することができる。これは、ストリームアウトが実行される場合にのみ行われ得る。

#### 【0218】

[0235] どのシェーダが実施されているかに応じて、可視性ストリームをビニングして消費するプロセスは異なり得る。たとえば、いくつかの GPU は、タイルまたは「ピン」へとレンダリングされるように画像データを分割することができ、画像全体がレンダリングされるまで、各ピンを連続的に (または場合によっては、同時にもしくは並列に) レンダリングする。画像をピンへと分割することによって、GPU は、(オンチップメモリが、タイルをレンダリングするために十分な画像データを記憶するのに十分大きい可能性があることを考慮すると) オンチップメモリの要件を低減しつつ、オフチップメモリからのデータの取り出しをより少なくすることも助けることができる。

10

#### 【0219】

[0236] 可視性ストリームに関して、Z バッファアルゴリズムが、他のプリミティブによって塞がれるプリミティブを決定するために使用され得る (したがって、レンダリングされる必要はない)。たとえば、GPU は、(深度の順で) 最も後ろにあるプリミティブから、(やはり深度の順で) 最も前にあるプリミティブへと作業して、各プリミティブを描くことができる。この例では、いくつかのプリミティブはレンダリングされるが、結局他のプリミティブがその上に描かれことがある。

20

#### 【0220】

[0237] このいわゆる「オーバードロー」の結果として、GPU は、早期の Z バッファアルゴリズムのテストを実行するように適合されてよく、これは、GPU がレンダリングを実行するときに無視または迂回されるべき、完全に塞がれる、または視界の中にはプリミティブを GPU が識別することを可能にする。この観点で、GPU は、各プリミティブおよび / またはオブジェクトに関して可視性情報と呼ばれ得るものを見定すように適合され得る。

30

#### 【0221】

[0238] DX10 に関して、ビニングパスの間、PC 336 は、GS からのすべての出力プリミティブの終了の時点で、「プリミティブの終了」を GRAS 340 に送る。したがって、可視性情報は、入力プリミティブごとに記録される。ストリームアウトは、ビニングパスの間に実行され得る。CP 344 は、ビニングパスの終了の時点で、すべてのストリームアウトバッファ関連の情報を読み取ることができる。ジオメトリ関連のクリカウンタは、ビニングパスの間に更新され得る。

30

#### 【0222】

[0239] 可視性パスは、可視性ストリームを読み取り、プリミティブごとの可視性情報が読み取られるとストリームを進めることができる。ストリームがラスタライズされていない場合、可視性パスは飛ばされ得る。それ以外の場合、PC 336 は、可視性入力 GS プリミティブを確認して、ストリームアウトを何ら伴わずにレンダリングするように処理する。

40

#### 【0223】

[0240] DX11 に関して、ビニングパスの間、PC 336 は、バス II における GS からのすべての出力プリミティブの終了の時点で、「プリミティブの終了」を GRAS 340 に送る (たとえば、入力パッチごとに 1 ビット)。ストリームアウトは、上で説明されたように実行され得る。可視性パスの間、可視性ストリームは、パッチとともにバス II において処理される (可視性のあるパッチのみが処理され得る)。バス II は、可視のパッチのみを処理し、可視のパッチのみに対してテッセレーション係数をフェッチする。

#### 【0224】

50

[0241]以下に示される表7は、5個の異なる動作のモードの各々に対する、ビニングパスとレンダリングパスに関する情報を提供する。各モードは、上で説明されたように、単一のハードウェアシェーディングユニットによって実行されるある動作に対応する。

【表7】

表7：異なるモードに対するビニング

モード	VS段階	PS段階	ビニングパス	レンダリングパス
モード_0	VS	PS	プリミティブごとの可視性情報	可視性ストリームを消費する
モード_1	VS+GS	PS	入力プリミティブごとの可視性情報:増幅されたプリミティブに対して、ビンのカバレッジが、入力プリミティブに対する可視性情報を生成するために論理和をとられる	可視性ストリームを消費する
モード_2	VS+HS		可視性情報なし	可視性ストリームを消費する
モード_3	DS	PS	可視性情報が入力パッチごとに生成され、すべてのテッセレーションが行われたプリミティブのビンカバレッジが、入力プリミティブに対する可視性情報を生成するために論理和をとられる	可視性ストリームを消費しない
モード_4	(DS+GS)	PS	可視性情報が入力パッチごとに生成され、すべてのテッセレーションが行われたプリミティブおよびGSプリミティブのビンカバレッジが、入力プリミティブに対する可視性情報を生成するために論理和をとられる	可視性ストリームを消費しない

10

20

30

40

## 【0225】

[0242]図15は、本開示の態様による、同じハードウェアシェーディングユニットを使用して2つのレンダリングパスでグラフィックスレンダリングを実行することを示すフロー図である。GPU 36(図1)に関して説明されるが、本開示の態様は、種々の他のコンポーネントを有する多種多様な他のGPUによって実行され得る。

## 【0226】

[0243]図15の例では、GPU 36は、グラフィックスをレンダリングするために現在実行されているドローコールがテッセレーション操作を含むかどうかを判定する(380)。上で説明されたように、テッセレーション操作は、たとえば、ハルシェーダステー

50

ジ、テッセレーションステージ、およびドメインシェーダステージと関連付けられる操作を含み得る。ドローコールがテッセレーション操作を含まない場合、GPU 36は、单一のパスを伴うレンダリングを実行することができる(382)。たとえば、GPU 36は、上で説明された方式で、頂点シェーディングと、ジオメトリシェーディングと、ピクセルシェーディングとを実行することができる。

#### 【0227】

[0244]ドローコールがテッセレーション操作を含まない場合、GPU 36は、GPU メモリ38のようなローカルのGPUメモリリソースのサイズを決定することができる(384)。GPU 36は次いで、ドローコールを複数のサブドローコールへと分割することができる(386)。いくつかの例では、各サブドローコールは、上で説明されたパスI操作とパスII操作とを含み得る。たとえば、パスI操作は、頂点シェーディング操作とハルシェーディング操作とを含み得るが、パスII操作は、ドメインシェーディング操作とジオメトリシェーディング操作とを含み得る。

#### 【0228】

[0245]各サブドローコールによってレンダリングされるデータの量は、GPUメモリ38のサイズに基づいて決定され得る。たとえば、GPU 36は、GPU 36がパスI操作によって生成されたデータのすべてをパスII操作において使用するためにローカルメモリに記憶することが可能であるように、サブドローコールを構成することができる。このようにして、上で説明されたように、GPU 36は、ローカルGPUメモリと、GPUの外部のメモリとの間で転送されるデータの量を減らすことができ、これにより、レンダリングと関連する遅延が減り得る。

#### 【0229】

[0246]サブドローコールを決定した後で、GPU 36は、第1のサブドローコールに対するパスI操作を実行することができる(388)。上で述べられたように、パスI操作は、同じハードウェアシェーディングユニット、たとえば、1つまたは複数のシェーディングユニット40の各々を使用して、頂点シェーディング操作とハルシェーディング操作とを実行することを含み得る。すなわち、GPU 36は、頂点シェーディングを実行するようにいくつかのシェーディングユニット40を指定することができ、シェーディングユニット40の各々は、頂点シェーディング操作とハルシェーディング操作の両方を実行することができる。

#### 【0230】

[0247]GPU 36はまた、第1のサブドローコールに対するパスII操作を実行することができる(390)。上で述べられたように、パスII操作は、同じ1つまたは複数のシェーディングユニット40を使用して、ドメインシェーディング操作とジオメトリシェーディング操作とを実行することを含み得る。やはり、GPU 36は、頂点シェーディング操作を実行するようにいくつかのシェーディングユニット40を指定し得るが、シェーディングユニット40の各々は、シェーディングユニット40の各々が頂点シェーディング操作と、ハルシェーディング操作と、ドメインシェーディング操作と、ジオメトリシェーディング操作とを実行するように、パスII操作を実行することができる。

#### 【0231】

[0248]GPU 36はまた、サブドローコールに対するピクセルシェーディング操作を実行することができる(392)。GPU 36は、1つまたは複数の他のシェーディングユニット40を使用して、ピクセルシェーディング操作を実行することができる。他の例では、GPU 36は、サブドローコールのすべてが完了した後で、ドローコール全体に対するピクセルシェーディングを実行することができる。

#### 【0232】

[0249]GPU 36は次いで、完了したサブドローコールがドローコールの最後のサブドローコールかどうかを判定することができる(392)。サブドローコールがドローコールの最後のサブドローコールである場合、GPU 36は、ドローコールと関連付けられるレンダリングされたグラフィックスデータを出力することができる。サブドローコー

10

20

30

40

50

ルがドローコールの最後のサブドローコールではない場合、G P U 3 6 は、ステップ 3 8 8 に戻り、次のサブドローコールに対するパス I 操作を実行することができる。

#### 【 0 2 3 3 】

[0250] 図 1 5 に示されるステップは一例として与えられたものにすぎないことを理解されたい。すなわち、図 1 5 に示されるステップは必ずしも示される順序で実行される必要があるとは限らず、より少数の、追加の、または代替のステップが実行され得る。

#### 【 0 2 3 4 】

[0251] 図 1 6 は、本開示の態様による、2つのパスのグラフィックスレンダリングプロセスの第 1 のパスと関連付けられる、グラフィックスレンダリング操作を実行することを示すフロー図である。図 1 6 に示されるプロセスは、図 1 5 のステップ 3 8 8 に関して上で説明されたパス I 操作に対応し得る。G P U 3 6 (図 1) に関して説明されるが、本開示の態様は、種々の他のコンポーネントを有する多種多様な他の G P U によって実行され得る。

#### 【 0 2 3 5 】

[0252] 図 1 6 の例では、上で説明されたように、G P U 3 6 は最初に、グラフィックスレンダリングパイプラインの頂点シェーダステージと関連付けられる頂点シェーディング操作を実行するように、1つまたは複数のシェーディングユニット 4 0 を指定することができる (4 0 0)。頂点シェーディング操作を実行した後、指定されたシェーディングユニット 4 0 の各々は、ハルシェーディング操作のために、シェーディングされた頂点をローカルメモリに記憶することができる (4 0 2)。G P U 3 6 はまた、ハルシェーディング操作を記録するためのプログラムカウンタを変更し、さらに、1つまたは複数のリソースポインタをハルシェーダリソースオフセットへと変更することができる。たとえば、リソースポインタは、ハルシェーディング操作に割り振られたデータ位置を指し得る。

#### 【 0 2 3 6 】

[0253] この意味で、シェーディングユニット 4 0 の各々は、動作モードを変更してハルシェーディング操作を実行する。しかしながら、モード変更は、ハルシェーディング操作を実行するようにシェーディングユニット 4 0 を再指定することを含まない。すなわち、G P U 3 6 のコンポーネントは依然として、頂点シェーディング操作のために指定されたシェーディングユニットの 1 : 1 のインターフェースのフォーマットとの間でデータを送信し受信するように構成され得る。

#### 【 0 2 3 7 】

[0254] G P U 3 6 は次いで、上で説明されたように、頂点シェーディング操作を実行した同じシェーディングユニット 4 0 を使用して、グラフィックスレンダリングパイプラインのハルシェーダステージと関連付けられるハルシェーディング操作を実行することができる (4 0 4)。たとえば、各シェーディングユニット 4 0 は、シェーディングされた頂点に対して動作して、テッセレーションのために使用され得る1つまたは複数の制御ポイントを生成することができる。

#### 【 0 2 3 8 】

[0255] 図 1 6 に示されるステップは一例として与えられたものにすぎないことを理解されたい。すなわち、図 1 6 に示されるステップは必ずしも示される順序で実行される必要があるとは限らず、より少数の、追加の、または代替のステップが実行され得る。

#### 【 0 2 3 9 】

[0256] 図 1 7 は、本開示の態様による、2つのパスのグラフィックスレンダリングプロセスの第 2 のパスと関連付けられる、グラフィックスレンダリング操作を実行することを示すフロー図である。図 1 7 に示されるプロセスは、図 1 5 のステップ 3 9 0 に関して上で説明されたパス I I 操作に対応し得る。G P U 3 6 (図 1) に関して説明されるが、本開示の態様は、種々の他のコンポーネントを有する多種多様な他の G P U によって実行され得る。

#### 【 0 2 4 0 】

[0257] 図 1 7 の例では、G P U 3 6 は、図 1 7 の操作を実行するために、図 1 6 に關

10

20

30

40

50

して上で説明された同じシェーディングユニット40を使用することができる。たとえば、バスII操作を実行するために、同じシェーディングユニット40はまず、上で説明されたように、グラフィックスレンダリングパイプラインのドメインシェーダステージと関連付けられるドメインシェーディング操作を実行することができる(420)。すなわち、シェーディングユニット40は、(ハルシェーダステージからの)制御ポイントに対して動作して、ドメインシェーディングされた頂点を生成することができる。

#### 【0241】

[0258]ドメインシェーディング操作を実行した後、指定されたシェーディングユニット40の各々は、ジオメトリシェーディング操作のために、ドメインシェーディングされた頂点をローカルメモリに記憶することができる(402)。GPU36はまた、ハルシェーディング操作を記録するためのプログラムカウンタを変更し、さらに、1つまたは複数のリソースポインタをハルシェーダリソースオフセットへと変更することができる。図17の操作が図16に関して説明されたものに従う例では、これらの機能(たとえば、値をローカルメモリに記憶すること、プログラムカウンタを変更すること、リソースオフセットを変更すること)も、ステップ420の前に実行され得る。

10

#### 【0242】

[0259]この意味で、シェーディングユニット40の各々は、動作モードを変更して、ドメインシェーディング操作とジオメトリシェーディング操作とを実行する。しかしながら、モード変更は、ドメインシェーディング操作とジオメトリシェーディング操作とを実行するようにシェーディングユニット40を再指定することを含まない。すなわち、GPU

20

36のコンポーネントは依然として、頂点シェーディング操作のために指定されたハードウェアシェーディングユニットの1:1のインターフェースのフォーマットとの間でデータを送信し受信するように構成され得る。

#### 【0243】

[0260]GPU36は次いで、上で説明されたように、ドメインシェーディング操作を実行した同じシェーディングユニット40を使用して、グラフィックスレンダリングパイプラインのジオメトリシェーダステージと関連付けられるジオメトリシェーディング操作を実行することができる(424)。たとえば、各シェーディングユニット40は、ドメインシェーディングされた頂点に対して動作して、1つまたは複数のジオメトリシェーディングされた頂点を生成することができる。

30

#### 【0244】

[0261]図17に示されるステップは一例として与えられたものにすぎないことを理解されたい。すなわち、図17に示されるステップは必ずしも示される順序で実行される必要があるとは限らず、より少数の、追加の、または代替のステップが実行され得る。

#### 【0245】

[0262]図18は、本開示の態様による、同じハードウェアシェーディングユニットによる実行のために2つ以上のシェーダステージを一緒にパッチされることを示すフロー図である。GPU36(図1)に関して説明されるが、本開示の態様は、種々の他のコンポーネントを有する多種多様な他のGPUによって実行され得る。

40

#### 【0246】

[0263]図18の例では、GPU36は、第1のシェーダステージと関連付けられるシェーディング操作を実行するように、1つまたは複数のハードウェアシェーディングユニット、たとえば、1つまたは複数のシェーディングユニット40を指定することができる(440)。いくつかの例では、第1のシェーダステージは、GPU36が頂点シェーディング操作を実行するように1つまたは複数のシェーディングユニットを指定するように、頂点を生成するための頂点シェーダステージであり得る。

#### 【0247】

[0264]第1のシェーダステージと関連付けられる操作を完了すると、GPU36は動作モードを切り替えて、同じシェーディングユニット40が種々の他のシェーディング操作を実行することを可能にし得る(442)。たとえば、上で説明されたように、GPU

50

36 は、第 2 のシェーディング操作を実行するために、プログラムカウンタと 1 つまたは複数のリソースポインタとを変更することができる。

【0248】

[0265] いくつかの例では、GPU 36 は、実行されているドローコールと関連付けられるモード情報に基づいて、シェーディングユニット 40 の動作モードを切り替えることができる。たとえば、GPU 36 のドライバ (GPU ドライバ 50 のような) は、どのシェーダステージがドローコールにおいて実行されるべきかを示す、ドローコールに対するモード番号を生成することができる。GPU 36 は、このモード番号を使用して、上で説明されたように、パッチコードを実行すると、シェーディングユニットの動作モードを変更することができる。

10

【0249】

[0266] 以下に示される表 8 は、シェーダステージの種々の組合せに対するモード番号を含む、モード情報を一般に示す。

【表 8】

表8:シェーダパイプラインの構成

VS	(HS, TE, DS)	GS	SO	PS	ドローモード
オン	オフ	オフ	オフ	オン	モード 0
オン	オフ	オフ	オン	オン / オフ	モード 0
オン	オフ	オン	オフ	オン	モード 1
オン	オフ	オン	オン	オン / オフ	モード 1
オン	オン	オフ	オフ	オン	パス 1: モード 2 パス 2: モード 3
オン	オン	オフ	オン	オン / オフ	パス 1: モード 2 パス 2: モード 3
オン	オン	オン	オフ	オン	パス 1: モード 2 パス 2: モード 4
オン	オン	オン	オン	オン	パス 1: モード 2 パス 2: モード 4

20

30

40

【0250】

[0267] 表 8 に示されるように、各モードは、どのシェーダステージがシェーディングユニットによって実行されるかを決定する。したがって、GPU 36 は、シェーダ命令と一緒にひと続きにして、同じシェーディングユニット 40 が複数のシェーディング操作を実行することを可能にし得る。すなわち、GPU 36 は、実行されているドローコールのモード番号に基づいて、適切なシェーダ命令と一緒にパッチされることできる。

【0251】

50

[0268]このようにして、G P U 3 6 は次いで、第1のシェーディング操作を実行するように指定された同じシェーディングユニット4 0 を用いて、第2のシェーディング操作を実行することができる(4 4 4)。たとえば、G P U 3 6 は、上の表8に示されるように、頂点シェーディング操作、ハルシェーディング操作、ドメインシェーディング操作、およびジオメトリシェーディング操作の組合せを実行することができる。

#### 【0252】

[0269]図18に示されるステップは一例として与えられたものにすぎないことを理解されたい。すなわち、図18に示されるステップは必ずしも示される順序で実行される必要があるとは限らず、より少数の、追加の、または代替のステップが実行され得る。

#### 【0253】

[0270]上で説明されたいいくつかの例は、頂点シェーディング操作を実行するようにハードウェアシェーディングユニットを最初に指定することと、同じハードウェアシェーディングユニットを用いて他のシェーディング操作を実行することへと移行することとを含むが、本開示の技法はこのように限定されないことを理解されたい。たとえば、G P U は、種々の他のシェーディング操作を実行するようにハードウェアシェーディングユニットのセットを最初に指定することができる。すなわち、3個の異なるシェーディング操作を実行するようにハードウェアシェーディングユニットをG P U が指定することを可能にするシステムにおいて、G P U は、頂点シェーディング操作と、ハルシェーディング操作と、ピクセルシェーディング操作とを実行するように、ハードウェアシェーディングユニットを指定することができる。この例では、G P U は、ハルシェーディング操作を実行するように1つまたは複数のハードウェアシェーディングユニットを最初に指定することができるが、上で説明されたように、同じハードウェアシェーディングユニットによってドメインシェーディング操作とジオメトリシェーディング操作とを実行することもできる。種々の他の操作の組合せも可能である。

#### 【0254】

[0271]1つまたは複数の例では、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、機能は、非一時的コンピュータ可読媒体を備える製造品に1つまたは複数の命令またはコードとして記憶され得る。コンピュータ可読媒体はコンピュータデータ記憶媒体を含み得る。データ記憶媒体は、本開示で説明された技法の実装のための命令、コードおよび／またはデータ構造を取り出すために1つまたは複数のコンピュータあるいは1つまたは複数のプロセッサによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく、例として、そのようなコンピュータ可読媒体は、R A M、R O M、E E P R O M、C D - R O Mまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、フラッシュメモリ、あるいは、命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用されコンピュータによってアクセスされ得る、任意の他の媒体を備え得る。本明細書で使用されるディスク(disk)およびディスク(disc)は、コンパクトディスク(disc)(C D)、レーザーディスク(登録商標)(disc)、光ディスク(disc)、デジタル多用途ディスク(disc)(D V D)、フロッピー(登録商標)ディスク(disk)およびブルーレイ(登録商標)ディスク(disc)を含み、ディスク(disk)は、通常、データを磁気的に再生し、ディスク(disc)は、データをレーザーで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。

#### 【0255】

[0272]コードは、1つまたは複数のD S P、汎用マイクロプロセッサ、A S I C、F P G A、あるいは他の等価な集積回路またはディスクリート論理回路など、1つまたは複数のプロセッサによって実行され得る。さらに、いくつかの態様では、本明細書で説明される機能は、専用のハードウェアモジュールおよび／またはソフトウェアモジュールの内部で与えられ得る。また、本技法は、1つまたは複数の回路または論理要素中で完全に実装され得る。

## 【0256】

[0273]本開示の技法は、ワイヤレスハンドセット、集積回路（IC）、またはICのセット（たとえば、チップセット）を含む、多種多様なデバイスまたは装置において実装され得る。本開示では、開示される技法を実行するように構成されたデバイスの機能的態様を強調するために、様々なコンポーネント、モジュール、またはユニットが説明されたが、それらのコンポーネント、モジュール、またはユニットは、必ずしも異なるハードウェアユニットによる実現を必要とするとは限らない。むしろ、上で説明されたように、様々なユニットが、好適なソフトウェアおよび／またはファームウェアとともに、上記で説明した1つまたは複数のプロセッサを含めて、コーデックハードウェアユニットにおいて組み合わせられるか、または相互動作ハードウェアユニットの集合によって与えられ得る。

10

## 【0257】

[0274]様々な例が説明された。これらおよび他の例は、以下の特許請求の範囲内に入る。

以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。

## [C1]

グラフィックスをレンダリングする方法であって、

レンダリングパイプラインの第1のシェーダステージと関連付けられる第1のシェーディング操作を実行するように、グラフィックスプロセシングユニットのハードウェアシェーディングユニットを指定すること、

前記第1のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えることと、

前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第2の異なるシェーダステージと関連付けられる第2のシェーディング操作を実行することと  
を備える、方法。

## [C2]

動作モードを切り替えることは、前記第1のシェーディング操作と前記第2のシェーディング操作とを備えるドローコールのモードを決定することを備える、

C1に記載の方法。

30

## [C3]

前記第2のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えることと、

前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第3の異なるシェーダステージと関連付けられる第3のシェーディング操作を実行することと

をさらに備える、C2に記載の方法。

## [C4]

前記第3のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えることと、

前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第4の異なるシェーダステージと関連付けられる第4のシェーディング操作を実行することと

をさらに備える、C3に記載の方法。

40

## [C5]

動作モードを切り替えることは、前記第1のシェーディングステージと関連付けられる入力／出力インターフェースを維持しながら動作モードを切り替えることを備える、

C1に記載の方法。

50

## [ C 6 ]

動作モードを切り替えることは、前記第2のシェーディング操作のためにプログラムカウンタと1つまたは複数のリソースポインタとを切り替えることを備える、  
C 1に記載の方法。

## [ C 7 ]

前記第1のシェーディング操作と関連付けられる第1の命令は、前記第2のシェーディング操作と関連付けられる第2の命令に依存しないように、前記第1の命令が前記第2の命令とは独立にコンパイルされる、  
C 1に記載の方法。

## [ C 8 ]

1つまたは複数のシステムにより生成される値のために、ローカルメモリ中の1つまたは複数の所定の位置を確保することをさらに備え、前記システムにより生成される値は、前記第1のシェーディング操作および前記第2のシェーディング操作において使用される、  
C 7に記載の方法。

## [ C 9 ]

前記第1のシェーディング操作の結果をローカルメモリに記憶することと、前記グラフィックスプロセシングユニットの外部に位置するオフチップメモリにアクセスすることなく、前記第1のシェーディング操作の前記結果に対して前記第2のシェーディング操作を実行することと  
をさらに備える、C 1に記載の方法。

## [ C 10 ]

前記第1のシェーディング操作を実行することは、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することを備え、前記第2のシェーディング操作を実行することは、前記頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の新たな頂点を生成するジオメトリシェーディング操作を実行することを備える、  
C 1に記載の方法。

## [ C 11 ]

前記第1のシェーディング操作を実行することは、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することを備え、前記第2のシェーディング操作を実行することは、前記頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の制御ポイントを生成するハルシェーディング操作を実行することを備える、  
C 1に記載の方法。

## [ C 12 ]

前記第1のシェーディング操作を実行することは、頂点を生成するためにドメインシェーディング操作を実行することを備え、前記第2のシェーディング操作を実行することは、前記ドメインシェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の新たな頂点を生成するためにジオメトリシェーディング操作を実行することを備える、  
C 1に記載の方法。

## [ C 13 ]

1つまたは複数のプロセッサを備える、グラフィックスをレンダリングするためのグラフィックスプロセシングユニットであって、前記1つまたは複数のプロセッサは、  
レンダリングパイプラインの第1のシェーダステージと関連付けられる第1のシェーディング操作を実行するように、前記グラフィックスプロセシングユニットのハードウェアシェーディングユニットを指定することと、

前記第1のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替え、

前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセ

10

20

30

40

50

シングルユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第2の異なるシェーダステージと関連付けられる第2のシェーディング操作を実行することとを行うように構成される、  
グラフィックスプロセシングユニット。

[ C 1 4 ]

動作モードを切り替えるために、前記1つまたは複数のプロセッサは、前記第1のシェーディング操作と前記第2のシェーディング操作とを備えるドローコールのモードを決定するように構成される、

C 1 3 に記載のグラフィックスプロセシングユニット。

[ C 1 5 ]

10

前記1つまたは複数のプロセッサは、

前記第2のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えることと、

前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第3の異なるシェーダステージと関連付けられる第3のシェーディング操作を実行することとを行うようにさらに構成される、

C 1 4 に記載のグラフィックスプロセシングユニット。

[ C 1 6 ]

20

前記1つまたは複数のプロセッサは、

前記第3のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えることと、

前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第4の異なるシェーダステージと関連付けられる第4のシェーディング操作を実行することとを行うようにさらに構成される、

C 1 5 に記載のグラフィックスプロセシングユニット。

[ C 1 7 ]

30

動作モードを切り替えるために、前記1つまたは複数のプロセッサは、前記第1のシェーディングステージと関連付けられる入力/出力インターフェースを維持しながら動作モードを切り替えるように構成される、

C 1 3 に記載のグラフィックスプロセシングユニット。

[ C 1 8 ]

動作モードを切り替えるために、前記1つまたは複数のプロセッサが、前記第2のシェーディング操作のためにプログラムカウンタと1つまたは複数のリソースポインタとを切り替えるように構成される、

C 1 3 に記載のグラフィックスプロセシングユニット。

[ C 1 9 ]

40

前記第1のシェーディング操作と関連付けられる第1の命令は、前記第2のシェーディング操作と関連付けられる第2の命令に依存しないように、前記第1の命令が前記第2の命令とは独立にコンパイルされる、

C 1 3 に記載のグラフィックスプロセシングユニット。

[ C 2 0 ]

前記1つまたは複数のプロセッサは、1つまたは複数のシステムにより生成される値のために、前記グラフィックスプロセシングユニットのローカルメモリ中の1つまたは複数の所定の位置を確保することを行なうようにさらに構成され、前記システムにより生成される値は、前記第1のシェーディング操作および前記第2のシェーディング操作において使用される、

C 1 9 に記載のグラフィックスプロセシングユニット。

[ C 2 1 ]

50

前記 1 つまたは複数のプロセッサは、前記第 1 のシェーディング操作の結果を前記グラフィックスプロセシングユニットのローカルメモリに記憶することと、前記グラフィックスプロセシングユニットの外部に位置するオフチップメモリにアクセスすることなく、前記第 1 のシェーディング操作の前記結果に対して前記第 2 のシェーディング操作を実行することとを行うようにさらに構成される、

C 1 3 に記載のグラフィックスプロセシングユニット。

[ C 2 2 ]

前記第 1 のシェーディング操作を実行するために、前記ハードウェアシェーディングユニットは、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することを行いうように構成され、前記第 2 のシェーディング操作を実行するために、前記ハードウェアシェーディングユニットは、前記頂点シェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の新たな頂点を生成するジオメトリシェーディング操作を実行することを行いうように構成される、

C 1 3 に記載のグラフィックスプロセシングユニット。

[ C 2 3 ]

前記第 1 のシェーディング操作を実行するために、前記ハードウェアシェーディングユニットは、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することを行いうように構成され、前記第 2 のシェーディング操作を実行するために、前記ハードウェアシェーディングユニットは、前記頂点シェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の制御ポイントを生成するハルシェーディング操作を実行することを行いうように構成される、

C 1 3 に記載のグラフィックスプロセシングユニット。

[ C 2 4 ]

前記第 1 のシェーディング操作を実行するために、前記ハードウェアシェーディングユニットは、頂点を生成するためにドメインシェーディング操作を実行することを行いうように構成され、前記第 2 のシェーディング操作を実行するために、前記ハードウェアシェーディングユニットは、前記ドメインシェーディングされた頂点の 1 つまたは複数に基づいて 1 つまたは複数の新たな頂点を生成することを行いうように構成される、

C 1 3 に記載のグラフィックスプロセシングユニット。

[ C 2 5 ]

グラフィックスをレンダリングするための装置であって、  
レンダリングパイプラインの第 1 のシェーダステージと関連付けられる第 1 のシェーディング操作を実行するように、グラフィックスプロセシングユニットのハードウェアシェーディングユニットを指定するための手段と、

前記第 1 のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えるための手段と、

前記第 1 のシェーディング操作を実行するように指定された前記グラフィックスプロセシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第 2 の異なるシェーダステージと関連付けられる第 2 のシェーディング操作を実行するための手段と

を備える、装置。

[ C 2 6 ]

動作モードを切り替えるための前記手段は、前記第 1 のシェーディング操作と前記第 2 のシェーディング操作とを備えるドローコールのモードを決定するための手段を備える、

C 2 5 に記載の装置。

[ C 2 7 ]

前記第 2 のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えるための手段と、

前記第 1 のシェーディング操作を実行するように指定された前記グラフィックスプロセシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリング

10

20

30

40

50

パイプラインの第3の異なるシェーダステージと関連付けられる第3のシェーディング操作を実行するための手段と  
をさらに備える、C 2 6 に記載の装置。

[ C 2 8 ]

前記第3のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えるための手段と、

前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第4の異なるシェーダステージと関連付けられる第4のシェーディング操作を実行するための手段と

10

をさらに備える、C 2 7 に記載の装置。

[ C 2 9 ]

動作モードを切り替えるための前記手段は、前記第1のシェーディングステージと関連付けられる入力／出力インターフェースを維持しながら動作モードを切り替えるための手段を備える、

C 2 5 に記載の装置。

[ C 3 0 ]

動作モードを前記切り替えることは、前記第2のシェーディング操作のためにプログラムカウンタと1つまたは複数のリソースポインタとを切り替えるための手段を備える、

C 2 5 に記載の装置。

20

[ C 3 1 ]

前記第1のシェーディング操作と関連付けられる第1の命令は、前記第2のシェーディング操作と関連付けられる第2の命令に依存しないように、前記第1の命令が前記第2の命令とは独立にコンパイルされる、

C 2 5 に記載の装置。

[ C 3 2 ]

1つまたは複数のシステムにより生成される値のために、ローカルメモリ中の1つまたは複数の所定の位置を確保するための手段をさらに備え、前記システムにより生成される値は、前記第1のシェーディング操作および前記第2のシェーディング操作において使用される、

C 3 1 に記載の装置。

30

[ C 3 3 ]

前記第1のシェーディング操作の結果をローカルメモリに記憶し、前記グラフィックスプロセシングユニットの外部に位置するオフチップメモリにアクセスすることなく、前記第1のシェーディング操作の前記結果に対して前記第2のシェーディング操作を実行するための手段をさらに備える、

C 2 5 に記載の装置。

[ C 3 4 ]

前記第1のシェーディング操作を実行するための前記手段は、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行するための手段を備え、前記第2のシェーディング操作を実行するための前記手段は、前記頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の新たな頂点を生成するジオメトリシェーディング操作を実行するための手段を備える、

C 2 5 に記載の装置。

40

[ C 3 5 ]

前記第1のシェーディング操作を実行するための前記手段は、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行するための手段を備え、前記第2のシェーディング操作を実行するための前記手段は、前記頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の制御ポイントを生成するハルシェーディング操作を実行するための手段を備える、

50

C 2 5 に記載の装置。

[ C 3 6 ]

前記第1のシェーディング操作を実行するための前記手段は、頂点を生成するドメインシェーディング操作を実行するための手段を備え、前記第2のシェーディング操作を実行するための前記手段は、前記ドメインシェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の新たな頂点を生成するジオメトリシェーディング操作を実行するための手段を備える、

C 2 5 に記載の装置。

[ C 3 7 ]

命令を記憶した非一時的コンピュータ可読媒体であって、前記命令は、実行されると、1つまたは複数のプロセッサに、

10

レンダリングパイプラインの第1のシェーダステージと関連付けられる第1のシェーディング操作を実行するように、グラフィックスプロセシングユニットのハードウェアシェーディングユニットを指定することと、

前記第1のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えることと、

前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第2の異なるシェーダステージと関連付けられる第2のシェーディング操作を実行することと

20

を行わせる、非一時的コンピュータ可読媒体。

[ C 3 8 ]

動作モードを切り替えるために、前記命令は、前記1つまたは複数のプロセッサに、前記第1のシェーディング操作と前記第2のシェーディング操作とを備えるドローコールのモードを決定することを行わせる、

C 3 7 に記載の非一時的コンピュータ可読媒体。

[ C 3 9 ]

前記1つまたは複数のプロセッサに、

前記第2のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えることと、

30

前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第3の異なるシェーダステージと関連付けられる第3のシェーディング操作を実行することと

を行わせる命令をさらに備える、C 3 8 に記載の非一時的コンピュータ可読媒体。

[ C 4 0 ]

前記1つまたは複数のプロセッサに、

前記第3のシェーディング操作が完了すると、前記ハードウェアシェーディングユニットの動作モードを切り替えることと、

40

前記第1のシェーディング操作を実行するように指定された前記グラフィックスプロセシングユニットの前記ハードウェアシェーディングユニットを用いて、前記レンダリングパイプラインの第4の異なるシェーダステージと関連付けられる第4のシェーディング操作を実行することと

を行わせる、C 3 9 に記載の非一時的コンピュータ可読媒体。

[ C 4 1 ]

動作モードを切り替えるために、前記命令は、前記1つまたは複数のプロセッサに、前記第1のシェーディングステージと関連付けられる入力/出力インターフェースを維持しながら動作モードを切り替えることを行わせる、

C 3 7 に記載の非一時的コンピュータ可読媒体。

[ C 4 2 ]

50

動作モードを切り替えるために、前記命令は、前記1つまたは複数のプロセッサに、前記第2のシェーディング操作のためにプログラムカウンタと1つまたは複数のリソースボインタとを切り替えることを行わせる、

C 3 7 に記載の非一時的コンピュータ可読媒体。

[ C 4 3 ]

前記第1のシェーディング操作と関連付けられる第1の命令が、前記第2のシェーディング操作と関連付けられる第2の命令に依存しないように、前記第1の命令が前記第2の命令とは独立にコンパイルされる、

C 3 7 に記載の非一時的コンピュータ可読媒体。

[ C 4 4 ]

前記1つまたは複数のプロセッサに、1つまたは複数のシステムにより生成される値のために、前記グラフィックスプロセシングユニットのローカルメモリ中の1つまたは複数の所定の位置を確保することを行わせる命令をさらに備え、前記システムにより生成される値は、前記第1のシェーディング操作および前記第2のシェーディング操作において使用される、

C 4 3 に記載の非一時的コンピュータ可読媒体。

[ C 4 5 ]

前記1つまたは複数のプロセッサに、前記第1のシェーディング操作の結果を前記グラフィックスプロセシングユニットのローカルメモリへ記憶することと、前記グラフィックスプロセシングユニットの外部に位置するオフチップメモリにアクセスすることなく、前記第1のシェーディング操作の前記結果に対して前記第2のシェーディング操作を実行することとを行わせる命令をさらに備える、

C 3 7 に記載の非一時的コンピュータ可読媒体。

[ C 4 6 ]

前記第1のシェーディング操作を実行するために、前記命令は、前記ハードウェアシェーディングに、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することと、前記第2のシェーディング操作を実行するために、前記命令は、前記ハードウェアシェーディングユニットに、前記頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の新たな頂点を生成するジオメトリシェーディング操作を実行することと

を行わせる、C 3 7 に記載の非一時的コンピュータ可読媒体。

[ C 4 7 ]

前記第1のシェーディング操作を実行するために、前記命令は、前記ハードウェアシェーディングユニットに、頂点シェーディングされた頂点を出力するために、入力された頂点をシェーディングする頂点シェーディング操作を実行することと、前記第2のシェーディング操作を実行するために、前記命令は、前記ハードウェアシェーディングユニットに、前記頂点シェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の制御ポイントを生成するハルシェーディング操作を実行することと

を行わせる、C 3 7 に記載の非一時的コンピュータ可読媒体。

[ C 4 8 ]

前記第1のシェーディング操作を実行するために、前記命令は、前記ハードウェアシェーディングユニットに、頂点を生成するドメインシェーディング操作を実行することと、前記第2のシェーディング操作を実行するために、前記命令は、前記ハードウェアシェーディングユニットに、前記ドメインシェーディングされた頂点の1つまたは複数に基づいて1つまたは複数の新たな頂点を生成するジオメトリシェーディング操作を実行することと

を行わせる、C 3 7 に記載の非一時的コンピュータ可読媒体。

10


20

30

40

【 図 1 】

図 1



**FIG. 1**

【図2】

図 2





FIG. 2

【図3A】

図 3A



**FIG. 3A**

【 図 4 】

4




FIG. 4

【図5A】




FIG. 5A

【図5B】

5B

```

VS: "Normal" VS code //instanceIDを使用でき、initialはprimitiveID、
    //misce, rel_prime記憶する
    //GPRにおける左側のデータ
    //DX9スタイルのシェーダーが終了した。
    END_FINAL; //それ以外の場合は無視し、シェーダーが終了する場合にgprを
    //VPCに書き込むのはSPFであることに留意されたい

LM_Vs_offset = rel_prime*D*PRIM_SIZE + rel_vertex*VERT_SIZE;

GPR中の頂点データをLM_Vs_offsetに書き込む

CHMSK //第2のステージに対するcov_imask_1を使用し、
      //第2のシェーダリソースに切り替える(リソースptrを
      //GSリソースオブジェクトに切り替える)

CHSH //GSプログラムカウントおよび状態オフセットに切り替える

GS: For (vertex_id = 0; vertex_id++; vertex_id <= max_input)
  {
    Load from LM using offset = rel_prime*D*PRIM_SIZE + vertex_id *
    VERT_SIZE
    //HLSLにより計算される基本アドレスを使用してLMからフェッチする
  }
  for(streamid = 0;streamid++;streamid<4);
  cut[streamid] = true;
  gsoutcount = 0;

//「通常の」GSコード

{.. using primitiveID, GSInstanceID
CUT(streamid); { Cut[streamid] = true;
EMIT(streamid); {
  If(Gsoutcount==GsoutvertID){
    oPos = vertex.pos; oColor =vertex.clr;
    oMisc = (cut[streamid],streamid)
    gsoutcount = maxoutputvertexcount;
    go to END_FINAL; //オプション
  }
  cut[streamid] = false;
  gsoutcount++;
}


If (gsoutcount < maxoutputvertexcount)
  KILL PRIM; //任意の「残りの」ファイバを削除する
}

```

**FIG. 5B**

【 四 6 】

図 6



【 义 7 】

四





FIG. 7

【 図 8 】


四 8



**FIG. 8**

【図9】


図 9



**FIG. 9**

【図 10A】


図 10A



**FIG. 10A**

【 义 1 0 B 】

図 10B



**FIG. 10B**

【図11】

図 1




FIG. 11

【図 1 2 A】

図 12A




FIG. 12A

【図 1 2 B】

図 12B

```

//VFDSが頂点インデックスおよび有効な頂点に基づいて頂点データをフェッチする。
//VFDは頂点データを有効な頂点にロードしなければならない
VS: 'Normal' VS code //instanceIDを使用できる
//GPRにおける左側のデータ
END_FINAL; //DX9スタイルのシェーダであれば終了し、それ以外の場合は無視する
LM_Vs_offset = rel_primID*PRIM_SIZE + rel_vertex*VERT_SIZE;
GPR中の頂点データをLM_Vs_offsetに書き込む
CHMSK; //第1のステージに対するcov_mask_1を使用し、
//第2のシェーダリソースに切り替える(リソースptrを
//GSリソースオフセットに切り替える)
CHSH //シェーダプログラムカウンタおよび状態オフセットに切り替える
//HS PC /オフセット)

HS: For (vertex_id = 0; vertex_id++; vertex_id <= max_input)
{
    Load from LM using offset = rel_primID*PRIM_SIZE + vertex_id *
    VERT_SIZE
    //HLSLによって計算される基本アドレスを使用してLMからフェッチする
}

For (hsoutcount = 0; hsoutcount++; hsoutcount <= maxout) //これはfork
{
    //HS出力頂点を計算するHSコード
    ... primitiveID * 使用して
    Mem_offset = rel_patchid*OUTPUT_PRIM_SIZE + outVertID *
    OUTPUT_VERTEX_SIZE + SCRATCH_MEMORY_CONTROL_BASE

    If (hscount == outVertID) //バッチ出力点が順番に
    //処理されれば完了
    (export computed vertex to mem_offset)

    For (fork_id = outVertID; fork_id += WAVE_OUT_SIZE; fork_id < n)
    {
        Fork(fork_id) //並列計算のためfibers_per_primの間に
        //fork(n)命令を広げる
    }
    if (outVertID == 0) //outVertID=0を伴う1つのみのファイバーを使用する
    Join
    Tf_offset = rel_patchid*TF_OUT_SIZE + tess_attr +
    SCRATCH_MEMORY_TESSION_BASE; //テクセレーション係数メモリに
    //テクセレーション係数を書き込む
    Write primitiveID
    Write tessellation factors
}
END_FINAL;
  
```

FIG. 12B

【図 1 3 A】

図 13A




FIG. 13A

【図 1 3 B】

図 13B

```


//VFDは頂点データをフェッチしない
//instanceID = rel_patchID
//(u, v)は異なる2つのpatchID
//このpatchIDに対するrel_patchIDを実際に表すinstanceIDをSPがロードできるように、
//gpr中にpatchIDがあることを予想してコンパイラはDSコードをコンパイルした
DS: Compute_patch_ptr = rel_patchid * OUTPUT_PRIM_SIZE +
    SCRATCH_MEMORY_CONTROL_BASE.
'Normal' DS code
//patch_ptr + OUTPUT_VERTEX_SIZE * control_pointIDを
//使用してHS出力制御ポイントにアクセスする
//patch_ptr + OUTPUT_VERTEX_SIZE * num_output_control_pts
//を使用して、(u, v)を使用してHS定数データにアクセスして、テクセレーション
//が行われる頂点を計算する
//PRIMの左側のデータ
END_FINAL; //GSが伴わないDX11のDSシェーダであれば終了し、それ以外の場合は無視し、
//シェーダが終了する場合にptrをVPCに書き込むのはSPでどこに留意されたい
LM_Vs_offset = rel_primID*PRIM_SIZE + rel_vertex*VERT_SIZE;
Write vertex data in GPR to LM_Vs_offset
CHMSK; //リソースptrをGSリソースオフセットに切り替える
//第2のステージに対するcov_mask_1を使用する
CHSH //GSプログラムカウンタおよび状態オフセットに切り替える
GS: For (vertex_id = 0; vertex_id++; vertex_id <= max_input)
{
    Load from LM using offset = rel_primID*PRIM_SIZE + vertex_id *
    VERT_SIZE
    //HLSLによって計算される基本アドレスを使用してLMからフェッチする
}
for(streamid = 0; streamid++; streamid < 4);
cut[streamid] = true;
gsoutcount = 0;

//通常のGSコード
{.. using primitiveID, GSInstanceID
CUT(streamid): {Cut[streamid] = true;}
EMIT(streamid): {
    If(gsoutcount == GsoutvertID)
        oPos = vertex.pos; oColor = vertex.clr;
        oMisc = (cut[streamid], streamid)
        gsoutcount = maxoutputvertexcount;
        go to END_FINAL; //オプション
    }
    cut[streamid] = false;
    gsoutcount++;
}
If(gsoutcount < maxoutputvertexcount)
    KILL_PRIM; //eliminate any 'leftover' fibers
}
END_FINAL;
  
```

FIG. 13B


【図14】

図14




【図15】

図15




【図16】

図16



【図17】

図17



## 【図18】

図18




FIG. 18

---

フロントページの続き

(31)優先権主張番号 61/620,333  
(32)優先日 平成24年4月4日(2012.4.4)  
(33)優先権主張国 米国(US)  
(31)優先権主張番号 13/829,900  
(32)優先日 平成25年3月14日(2013.3.14)  
(33)優先権主張国 米国(US)

(74)代理人 100153051  
弁理士 河野 直樹  
(74)代理人 100140176  
弁理士 砂川 克  
(74)代理人 100158805  
弁理士 井関 守三  
(74)代理人 100179062  
弁理士 井上 正  
(74)代理人 100124394  
弁理士 佐藤 立志  
(74)代理人 100112807  
弁理士 岡田 貴志  
(74)代理人 100111073  
弁理士 堀内 美保子  
(72)発明者 ゴエル、ビネート  
アメリカ合衆国、カリフォルニア州 92121、サン・ディエゴ、モアハウス・ドライブ 57  
75  
(72)発明者 グルバー、アンドリュー・イー。  
アメリカ合衆国、カリフォルニア州 92121、サン・ディエゴ、モアハウス・ドライブ 57  
75

審査官 岡本 俊威

(56)参考文献 FOLEY T ET AL , SPARK: MODULAR, COMPOSABLE SHADERS FOR GRAPHICS HARDWARE , ACM TRANSACTIONS ON GRAPHICS (TOG) , 米国 , ACM , 2011年 7月 , VOL:30 NR:4 , PAGE(S):107.1 - 107.12 , U R L , <http://dx.doi.org/10.1145/1964921.1965002>

(58)調査した分野(Int.Cl. , DB名)  
G 06 T 15 / 00 - 15 / 87