

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4009338号
(P4009338)

(45) 発行日 平成19年11月14日(2007.11.14)

(24) 登録日 平成19年9月7日(2007.9.7)

(51) Int. Cl. F I
H03M 5/12 (2006.01) H03M 5/12

請求項の数 2 (全 28 頁)

<p>(21) 出願番号 特願平8-302036 (22) 出願日 平成8年11月13日(1996.11.13) (65) 公開番号 特開平9-270710 (43) 公開日 平成9年10月14日(1997.10.14) 審査請求日 平成15年10月22日(2003.10.22) (31) 優先権主張番号 006617 (32) 優先日 平成7年11月13日(1995.11.13) (33) 優先権主張国 米国(US)</p> <p>前置審査</p>	<p>(73) 特許権者 590000879 テキサス インストルメンツ インコーポ レイテッド アメリカ合衆国テキサス州ダラス, ノース セントラルエクスプレスウェイ 135 00 (74) 代理人 100066692 弁理士 浅村 皓 (74) 代理人 100072040 弁理士 浅村 肇 (74) 代理人 100094673 弁理士 林 拓三 (74) 代理人 100091339 弁理士 清水 邦明</p> <p style="text-align: right;">最終頁に続く</p>
---	---

(54) 【発明の名称】 雑音性、断続性データ流デコーディング装置及び方法

(57) 【特許請求の範囲】

【請求項1】

マンチェスターコード化データ流デコーディング装置であって、
前記マンチェスターコード化データ流の遷移が検出されるとき遷移表示出力を発生する
ように前記マンチェスターコード化データ流を受信する遷移検出器、
前記遷移表示出力が発生された後の所定時刻に出力制御パルスが発生する回路、及び
前記マンチェスターコード化データ流を受信するサンプリングフリップフロップであっ
て、前記出力制御パルスが発生されるとき前記マンチェスターコード化データの状態を出
力するように前記出力制御パルスによって制御され、前記デコーディング装置はさらに前
記マンチェスターコード化データ流より高い周波数のクロックパルス流を発生するクロッ
ク発生器を含み、前記遷移検出器は前記クロックパルス流を受信するように接続され、前
記遷移検出器は前記遷移表示出力を前記クロックパルス流のパルスと同期させるように構
成されている前記サンプリングフリップフロップ
を含み、位相ロックループ回路を用いないデコーディング装置。

【請求項2】

マンチェスターコード化データ流デコーディング装置であって、
前記マンチェスターコード化データ流の遷移が検出されるとき遷移表示出力を発生する
ように前記マンチェスターコード化データ流を受信する遷移検出器、
前記遷移表示出力が発生された後の所定時刻に出力制御パルスが発生する回路、及び
前記マンチェスターコード化データ流を受信するサンプリングフリップフロップであっ

10

20

て、前記出力制御パルスが発生されるとき前記マンチェスターコード化データの状態を出力するように前記出力制御パルスによって制御され、前記デコーディング装置はさらに遷移後に発生するマンチェスターデータセルの既知半部を選択する位相選択器を含む前記サンプリングフリップフロップ

を含み、位相ロックループ回路を用いないデコーディング装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、マンチェスターコード化データ又はこれに似たデータのような、雑音性、断続性データデコーディング方法及び装置の改善に関し、更に、受信するデータ信号に応じた多動作モードを有する方法及び回路に関する。

10

【0002】

【従来の技術】

マンチェスターコード化データは、遠隔測定データ又はその他の型式のデータを信頼性を以て伝送するのに有効である。典型的に、例えば、マンチェスターコード化データ流は、コード化遠隔測定データ流から発生される。このデータ流は、例えば、2進非零復帰(BNRZとも称する)コード化信号(又は他の類似の技術によってコード化されたデータ流)であり、技術上知られている。マンチェスターコード化データを受信すると、この信号をデコードして元の2進非零復帰コード化信号を回復することが行われる。どんな手段によるにしろそうであるが、特に無線周波伝送を経由するデータ伝送に固有の問題の1つは、信号が雑音性になる、すなわち、静信号、又は他の高周波信号もしくは雑音を累積すると云うことである。これが、マンチェスターコード化データ信号のデコーディングを信頼性を以て遂行するのを困難にする。

20

【0003】

マンチェスターコード化は、データ伝送分野及び遠隔測定分野に広く使用される技術であって、マンチェスターコード化データ流となるコード化する信号内の中点遷移の方向によってコード化される信号のデータの状態を定義する。マンチェスターコード化データ流は、等しい持続時間の時間的逐次「セル」を有する。各セルの中点で、データは、コード化される信号の状態を表示する方向に状態を変化させる。

【0004】

それゆえ、例えば、高論理状態から低論理状態への遷移は、コード化される信号が低論理状態にあることを表示する。他方、低論理状態から高論理状態への遷移は、コード化される信号が高論理状態にあることを表示する。もちろん、各セルの終端点でマンチェスターコード化データ流を形成することになる信号の状態は、次の中点遷移を可能にするようにセットアップ、すなわち、確立されなければならない。それゆえ、もし論理0をコード化しようとするならば、マンチェスターコード化データ流を形成することになる信号は、高論理状態から低論理状態への中点遷移を実現できるように、初頭高論理状態になければならない。代わって、もし論理1をコード化しようとするならば、マンチェスターコード化データ流を形成することになる信号は、低論理状態から高論理状態への中点遷移を実現できるように初頭低論理状態になければならない。

30

40

【0005】

したがって、もし同じ論理状態の一連の論理状態をコード化するならば、結果のマンチェスターコード化信号は、セルの長さに等しい周期の1つの方形波であることが判る。他方、もし一連の交互の論理1と論理0をコード化しようとするならば、結果のマンチェスターコード化信号はセルの長さの2倍に等しい周期の方形波である。

【0006】

マンチェスターコード化データの種々のデコーディング方法が提案されている。1つの普及している技術は、位相ロックループ回路を使用することである。しかしながら、実際には、ときにはマンチェスターコード化信号は、10データセル、これに続く短休止時間、及びこれに更に続く実データのような、「目覚まし」系列を発生するように書式化される

50

。目覚まし系列は非常に短く、僅か10データセルであるので、位相ロックループ回路はロックしないかも知れず、短休止時間中ドリフトするかも知れない。それゆえ、この場合、普通使用される位相ロックループデコーディング技術を使用することができない。

【0007】

他のデコーディング技術は、アナログ整合フィルタ、デジタル整合フィルタ、集中 (integrate) 方式又はダンプ方式、及び高度オーバーサンプルデジタル信号処理技術を採用する。長同期時間及び高コンポーネントカウントは、これらの方式のほとんどの使用を妨げる。

【0008】

提案されている1つの方法は、許可信号を発生するためにマンチェスターコード化波形内のセル中点遷移に応答するゲーティング回路を採用する。許可信号は、クロック回路に高周波クロックパルスを発生させ、このクロックパルスがプログラマブルカウンタ内に蓄積される。もしカウンタのカウントが後続の許可信号の開始前にクロックカウントしきい値を超えるならば、記憶素子にコード化波形をサンプルさせかつ記憶させる。

10

【0009】

【発明が解決しようとする課題】

したがって、上述に照らして、本発明の目的は、マンチェスターコード化データデコーディング及びタイミング回復のための改善された装置及び方法を提供することにある。

【0010】

本発明の他の目的は、入力信号の性質に応じて、種々の動作モードを用意する上に挙げた型式の改善された装置及び方法を提供することにある。

20

【0011】

本発明の他の目的は、マンチェスターコード化データの所定系列が受信されるまで出力を発生しない「目覚まし」動作モードを有する上に説明した型式の改善された装置及び方法を提供することにある。

【0012】

本発明の他の目的は、マンチェスターコード化データを受信しない所定休止時間間隔が起こることがあり、この時間間隔中装置のバイアスを維持する「ホールド」動作モードを有する上に説明した型式の改善された装置及び方法を提供することにある。

【0013】

発明のこれらの目的、特徴、及び利点は、添付図面及び上掲の特許請求の範囲と関連して、後掲の本発明の詳細な説明から技術の習熟者に明らかになるであろう。

30

【0014】

【課題を解決するための手段】

本発明の全般的態様によれば、マンチェスターコード化データ流デコーディング装置が提供される。この装置は、マンチェスターコード化データ流の遷移が検出されるとき遷移表示出力を発生するようにマンチェスターコード化データを受信する遷移検出器を含む。また、遷移表示出力が発生された後の所定時刻に出力制御パルスを発生する回路を備える。サンプリングフリップフロップがマンチェスターコード化データ流を受信し、かつ出力制御パルスが発生されるときマンチェスターコード化データの状態を出力するように出力制御パルスによって制御される。

40

【0015】

好適実施例においては、サンプリングフリップフロップは、マンチェスターコード化データ流の2進非零復帰波形を発生するように動作する。遷移検出器は、その遷移表示出力をクロックパルス流のパルスと同期させるように構成される。またマンチェスターコード化データの第1シンボル又は第2シンボルのどちらかを選択してこれをラッチしかつこの装置から出力する位相選択器を含む。

【0016】

本発明の他の全般的態様によれば、入力信号内のマンチェスターコード化データ目覚まし系列にตอบสนองして休止状態からマンチェスターコード化データ検出器の動作を開始させる目

50

覚まし回路が備わる。この回路は低域通過フィルタ及びホールド回路を含み、ホールド回路は初期的にオフであり、マンチェスターコード化データ検出器が休止状態にあるとき入力信号を受信する。低域通過フィルタは、入力信号の平均値に相当する出力信号を発生する。オフセット回路は、初期的にオンであって基準電圧を発生するために低域通過フィルタ出力信号をシフトさせる。比較器は、基準電圧と入力信号との間の差に相当するデータ出力信号を発生する。第1所定時間の後にホールド回路を選択的にオンにスイッチし、第2所定長時間の後にホールド回路をオフしかつオフセット回路をオンし、及びどの遷移であってもその直後にホールド回路をオフする回路が備わる。差働増幅器は増幅した入力信号を発生する。また、オフセット回路をオフへ選択的にスイッチするために比較器のデータ出力信号内でそれぞれの所定状態を取って所定数のデータセルが逐次受信されたかどうかを判定する回路が備わる。

10

【0017】

目覚まし回路もまた、反転入力と非反転入力、及び出力を有する差働増幅器を含むことがある。また、比較器は、反転入力と基準電圧との間に接続された第1コンデンサ、及び非反転入力と基準電圧との間に接続された第2コンデンサを含むことがある。第1抵抗器は入力信号と反転入力との間に接続されることがあり、それであるから非反転入力の電圧は入力信号の平均値に相当する。

【0018】

オフセット回路もまた、差働増幅器の反転入力と基準電圧との間に接続された第1抵抗器、及び非反転入力と入力信号との間に接続された第2抵抗器を含むことがある。スイッチがオフセット回路をターンオンするために第1抵抗器と直列に接続されることがあり、それであるから反転入力の電圧は入力信号の平均値とオフセット電圧との和に相当する。差働増幅器の出力は、第1スイッチが閉じているとき入力信号パルスオフセット電圧の平均値と入力信号との間の差に相当するデータ出力信号を発生する。

20

【0019】

比較器は、また、第1抵抗器と直列に接続された第2スイッチを含むことがあり、それであるから第2スイッチが閉じかつ第1スイッチが開いているとき差働増幅器の出力は、入力信号と入力信号の平均値との間の増幅された差を発生する。

【0020】

本発明のなお他の全般的態様によれば、マンチェスターコード化データの非零復帰2進表現を発生するマンチェスターコード化データデコーディング方法が提供される。この方法は、マンチェスターコード化データの各遷移毎にパルスを発生するステップ、マンチェスターコード化データの各遷移毎に発生する前記パルスと時間的に位相を合わせてサンプリング信号を発生するステップを含む。次のステップで、サンプリング信号の各発生の際にマンチェスターコード化データをラッチし、ラッチしたデータを出力としてを発生する。更にこれに続くステップで、雑音に対する強化余裕度を達成しながらマンチェスターコード化データを受信するように適応しきい値検出を使用する。1実施例においては、適応しきい値検出を使用するステップは、「定常状態」動作モード及び「オフセット」動作モードのような、複数の動作モードをデコーディング装置のデータ入力回路に提供する。1実施例においては、「目覚まし」動作モードを提供する。

30

40

【0021】

本発明のなお他の全般的態様によれば、タイミング回復及びマンチェスターコード化データデコーディングシステムが提供される。このシステムは、出力パルスを供給する発振器、及びマンチェスターコード化データ信号を含むことがある入力信号を受信しかつデータを含む信号を出力するように接続された多モード入力回路を含む。遷移検出器は、多モード入力回路の出力信号を受信し、マンチェスターコード化データの遷移（以下、マンチェスター遷移、又は単に遷移と称する）毎に遷移表示パルスを発生するように接続される。マンチェスター遷移検出器によって同期させられるカウンタが、所定カウントで発振器の出力パルスを分周して、マンチェスター遷移の後に所定数の発振器パルスを開始させる出力パルスを発生するように接続される。除数2分周回路が、カウンタからのパルスを受信

50

してサンプル命令信号を発生するように接続される。サンプリング回路が、除数2分周回路の出力及びマンチェスターコード化データを受信して、除数2分周回路の出力にตอบสนองしてマンチェスターコード化データの状態をラッチするように接続される。

【0022】

1実施例において、タイミング回復及びマンチェスターコード化データデコーディングシステムがまた、モードデコーダを含むことがあり、このデコーダは論理ゲートアレー又はこれに類似の回路であって、カウンタの出力カウントを受信して、カウンタの出力カウントが予選択されたカウントに達すると出力を供給するように接続される。また、モード制御回路が、モード検出器の出力の少なくとも或るものを受信するように接続されることがあり、なお、モード制御回路は多モード入力回路のモードを選択的に制御するように接続される。

10

【0023】

タイミング回復及びマンチェスターコード化データデコーディングシステムは、また、サンプリング回路によってラッチされたデータ及び遷移表示信号パルスを受信して、非零復帰出力データ信号及び出力タイミングパルスを発生し、及び、もし望まれるならば、出力タイミングパルスを発振器周波数の半サイクルだけ遅延させる回路を含むように接続される。

【0024】

1実施例における多モード入力回路は、マンチェスターコード化データ流が処理されかつ2進非零復帰信号が出力に発生される「定常状態」動作モード、システムに「目覚まし」をさせかつ「定常状態」動作モードを再開させるために目覚ましマンチェスターコード化データ系列が起こることが必要である「オフセット」動作モード、及び、たとえ「定常状態」動作モードマンチェスターコード化データを受信されなくても装置のシステムバイアスを維持する「ホールド」モードを有する。

20

【0025】

多入力モード回路は、反転入力と非反転入力とを備え、及び入力信号を非反転入力に接続する第1抵抗器を備える比較器、及び入力信号を比較器の反転入力に接続する第2抵抗器を含む。第3抵抗器は、その一端で比較器の反転入力に接続される。第1スイッチ機能が第2抵抗器と直列に接続され、かつ第2スイッチ機能が第3抵抗器の他の端と基準電圧との間に接続される。第1コンデンサが比較器の反転入力と接地との間に接続され、及び第2コンデンサが比較器の非反転入力と接地との間に接続される。第1スイッチ機能及び第2スイッチ機能は、モード制御回路によって制御される。

30

【0026】

本発明のなお他の全般的態様によれば、マンチェスターコード化データ流内のデータセル（以下、マンチェスターセル又は単にセルと称する）の第2半部の状態に相当する非零復帰データ信号を発生する装置が提供される。この装置は、クロックパルス流を発生する発振器及びマンチェスターコード化データ流を受信するように接続されて各マンチェスター遷移において出力パルスを発生するパルス発生器を含む。除数n分周カウンタが発振器からのクロックパルスによってクロック駆動されかつパルス発生器からのパルスによってリセットされるように接続され、除数n分周カウンタは所定数のクロックパルスの後に状態を変化する出力を有する。タイミングフリップフロップが除数n分周カウンタの出力によってクロック駆動され、かつ除数n分周カウンタの出力の毎第2カウントに出力を発生するように接続される。サンプリングフリップフロップはデータ入力にマンチェスターコード化データ流を受信しかつクロック入力にタイミングフリップフロップの出力を受信するように接続される。サンプリングフリップフロップは、このフリップフロップがクロック駆動されるとき出力にマンチェスターコード化データ流のそのとき存在する状態を発生する。逐次カウンタがクロック入力に除数n分周カウンタの出力を受信しかつリセット入力にパルス発生器の出力パルスを受信するように接続され、こうすることによって逐次カウンタはいつ2倍幅マンチェスターパルスが起こったかを表示する信号を発生し、この信号はタイミングフリップフロップをリセットするように接続される。

40

50

【 0 0 2 7 】

本発明の更に他の全般的態様によれば、マンチェスターコード化データ流内の各マンチェスターセルの既知の半部の状態に相当する非零復帰データ信号を発生する方法が提供される。この方法は、各マンチェスター遷移において遷移パルスを発生するステップ、マンチェスターコード化データ流内のマンチェスターセルの周波数の n 倍の周波数を有する一連のタイミングパルスを発生するステップを含む。一連のタイミングパルスは各遷移パルスに応答して再開始され、かつマンチェスターセルの現行状態は各第 m タイミングパルスが起こる際にラッチされ、ここに m は $n / 2$ より大きい。これと同時にタイミングパルスがカウントされてタイミングパルスカウントを発生し、このカウントは各遷移パルスに
10 応答して再開始される。もしタイミングパルスカウントが $n / 2$ より大きくなれば、ラッチ動作を進めて次の第 $(n / 2)$ タイミングパルスが起こる際にマンチェスターコード化データ流をラッチする。

【 0 0 2 8 】

本発明の更になお他の全般的態様によれば、マンチェスターコード化データ流内のマンチェスターセルの第 2 半部の状態に相当する非零復帰データ信号を発生する方法が提供され、この方法においてマンチェスターコード化データ流内のマンチェスターセルの周波数の 2 倍の周波数を有する一連のタイミングパルスが発生される。マンチェスターセルの現行状態が、各第 2 タイミングパルスの起こる際にラッチされる。マンチェスターコード化データ流内の 2 倍幅パルスの発生のみが検出され、ラッチ動作は 2 倍幅パルスが検出された後次に起こるタイミングパルスの際に開始するように再同期させられる。
20

【 0 0 2 9 】

【 発明の実施の形態 】

図 1 は、マンチェスターコード化データの例を示す。波形 1 0 は等しい長さのマンチェスターセル 1 2 ~ 2 2 の系列を有し、各セルは相当する 2 進データのビットを表現する。ことごとくのセルの midpoint に遷移があり、この midpoint はマンチェスターセルを 2 つの間隔、すなわち、2 つのシンボルに分割する。遷移 2 5 のような、正指向セル midpoint 遷移は、2 進の 1 を表現し、遷移 2 6 のような負指向セル midpoint 遷移は 2 進の 0 を表現する。

【 0 0 3 0 】

一定連の 0 又は一定連の 1 は、セル 1 2 ~ 1 5 又はセル 2 0 ~ 2 2 のような、シンボル時間に等しいパルス幅及びセル時間に等しい周期を持つ同等の方形波を発生する。これらの波形は、位相のみを異にする。これらの波形は、2 つの隣接するシンボルが同じセル内にあるか又は隣接するセル内にあるかどうか、云い換えれば、遷移がセル midpoint にあるか又はセル境界にあるかどうかのような、他の情報がなければ、区別することができない。
30

【 0 0 3 1 】

一定連の 1 又は一定連の 0 と対照的に、1 及び 0 の交互のマンチェスター表現は明瞭である。「1 0」はセル 1 6 及び 1 7 によって表現されるように、2 シンボル幅マンチェスター高状態を生じ、及び「0 1」はセル 1 7 及び 1 8 によって表現されるように 2 シンボル幅マンチェスター低状態を生じる。これらの 2 倍幅パルスは常にセル境界を跨いで広がり、それゆえタイミング基準を指向させる基礎を提供し、本発明の 1 システム実施例の実現に使用される。いったんタイミング基準を確立すると、一定データを表現する単一幅パルスを正しくデコードすることができる。
40

【 0 0 3 2 】

マンチェスターコード化データデコーディングシステム 4 0 0 の全般ブロック線図が図 2 に示されており、この図にはこのシステムの全体動作が図 3 に示された種々の波形と関連して図示されている。このシステムにとってのタイミングは発振器 3 5 によって提供され、この発振器は図 3 に「S C L K」で指示されたクロックパルス流を発生する。M D A T で指示された、デコードされるマンチェスターコード化データ信号は、入力線路 8 8 を通してシステム 4 0 0 に供給され、D O U T で指示されたデコードされたデータ出力信号は、このシステムから線路 2 5 5 上へ出力され、及び T R I G で指示されたデコードされたタイミングパルスは線路 2 5 7 上へ出力される。
50

【0033】

マンチェスターコード化データ信号M D A Tは、遷移で以てトリガされる単安定パルス発生器（以下、遷移検出器と称する）45の入力に初めに接続され、遷移検出器45は各正指向データ遷移又は各負指向データ遷移において単一出力パルスを発生し、この出力遷移表示信号は線路83上にM2D A Tで指示される。マンチェスターコード化データ信号M D A T及び遷移表示信号M2D A Tの代表的波形を図3に示す。図3から観察できるように、データ信号M D A Tは発振器35からのクロックパルスS C L Kと必ずしも同期しないが、遷移表示信号M2D A Tはデータ信号M D A Tの各遷移に存在する。

【0034】

遷移検出器45から線路83へ出力される遷移表示信号M2D A Tは除数5分周カウンタ75をクリア又はリセットし、このカウンタは発振器35から線路87を通して供給されるクロックパルスS C L Kによってクロック駆動されるように接続される。除数5分周カウンタ75は各カウント毎の種々の分離出力を有し、カウント3に対する出力（以下、「カウント3出力」と称する、「カウント4」についても同様）はD形フリップフロップを含む除数2分周回路105に接続され、カウント4出力は遷移検出器45をリセットするように帰還接続される。除数5分周カウンタ75の出力は、マンチェスターコード化データ信号M D A Tの期待周波数の2倍の周波数を有する2X C Kで指示された波形を有する。

10

【0035】

定常動作中、除数2分周回路105は、検出されたマンチェスターセルの第2半部に相当する分周されたクロックパルス2X C Kの各第2遷移においてD形フリップフロップを含むサンプリング回路120をクロック駆動する。除数2分周回路105の出力する分周されたクロックパルス2X C Kがサンプリング回路120をクロック駆動するように接続されているので、除数2分周回路105からのサンプル命令信号S S M Sが負から正へ状態を変化させるとき、常にサンプリング回路120は線路88上にそのとき存在するマンチェスターデータ信号M D A Tの状態をクロック駆動して線路255上のデコードされたデータ出力信号D O U Tを発生する。したがって、サンプリング回路120は線路255上に非零復帰データ出力信号D O U Tを発生し、これはサンプリング回路120がクロック駆動される各逐次時刻からのマンチェスターコード化データ信号M D A Tの状態をコピーする。

20

30

【0036】

もし適当な同期措置を取らなかったとしたならば、システムが、分周されたクロックパルス2X C Kのデータデコーディング系列であるがマンチェスターセルの第1半部のタイミングに相当するデコーディング系列の方にロックすることがあり得るであろう。それゆえ、除数5分周カウンタ75からのカウント3出力が、また、逐次カウンタ402をクロック駆動するように接続される。逐次カウンタ402は、線路83上の遷移表示信号M2D A Tによってリセットされる前に分周されたクロックパルス2X C Kの所定数の遷移をカウントするように動作する。例えば、図示された実施例において、逐次カウンタ402のカウント2出力が状態変化を生じる前に分周されたクロックパルス2X C Kの2の遷移がカウントされる。したがって、逐次カウンタ402のカウント2出力信号は線路107上に同期パルスD B 2 I N Iを供給し、この信号はマンチェスターコード化データ内に2倍幅パルスが起こることを表示し、かつ除数2分周回路105をリセットするように働く。

40

【0037】

図示された実施例において、上述したように、マンチェスターセルの第2半部をサンプルすることが望まれる。したがって、いつ2つの連続するパルス2X C Kがデータ信号M D A Tパルスの単一状態中起こる（すなわち、中点遷移が期待されているが、しかし起こらない状態）かを検出することによってオリエンテーションプロセスが開始される。特に、図3を参照すると、パルス404又はパルス426のように、2つの連続パルス2X C Kが「2倍幅」マンチェスターコード化データの状態を表示する中間マンチェスターコード化データパルス変化を伴うことなく起こるとき、常に線路107上の出力同期パルスD B

50

2 I N I は状態を変化して除数 2 分周回路 1 0 5 をクリアし、このシステムを各マンチェスターセルの第 2 半部に同期させる。

【 0 0 3 8 】

例えば、示されているデータ信号 M D A T の第 1 パルス 4 0 4 は、この場合、デコードされるデータ信号 M D A T が表現するデータ値「 0 1 」又は「 1 0 」によって発生された「 2 倍幅パルス」である。2 倍幅パルスは、そのそれぞれ正指向遷移及び負指向遷移において遷移表示信号 M 2 D A T パルス 4 0 6 及び 4 0 7 を発生する。遷移表示信号 M 2 D A T 第 1 パルス 4 0 6 は除数 5 分周カウンタ 7 5 をリセットし、このカウンタはクロックパルス S C L K のカウントを進める。パルス 4 0 6 は、また、逐次カウンタ 4 0 2 もリセットする。カウント 3 出力上のパルス 2 X C K は、3 つのクロックパルスが起こるまで、パルス 4 1 0 によって示されるように、低状態に留まり、3 つのクロックパルスが起こったときにカウント 3 出力はセットされる。カウント 3 出力は、除数 5 分周カウンタ 7 5 がカウント 5 に達するまで、パルス 4 1 1 によって示された 2 つの追加カウントにわたって高状態に留まる。

10

【 0 0 3 9 】

カウント 5 に達したときに、マンチェスターコード化データ信号 D M A T パルス 4 0 4 に状態変化が起こらないので、遷移表示信号 M 2 D A T 内に遷移表示パルスは発生されてはならず、それであるから除数 5 分周カウンタ 7 5 は新データ系列のカウントを直ちに進める。3 カウントのうちの第 2 カウントの後、除数 5 分周カウンタ 7 5 の出力は、信号 2 X C K パルス 4 1 4 及び 4 1 6 によって示されるように、状態を変化する。更に、2 つの連続するパルス 2 X C K の第 2 パルス 4 1 6 が起こるとき、マンチェスター遷移が欠けているために逐次カウンタ 4 0 2 はリセットされなかったもので、同期パルス D B 2 I N I が発生される。データ信号 D M A T 内のこのような 2 倍幅パルスに続いて、次に起こる状態変化は適正中点遷移であることが判る。それゆえ、同期パルス D B 2 N I N が除数 2 分周回路 1 0 5 をリセットするとき、次のパルス 2 X C K が起こるのに応じて、除数 2 分周回路 1 0 5 は信号 S S M S をマンチェスターセルの第 2 半部内に確実にあるように発生して、サンプリング回路 1 2 0 をクロック駆動し、それによって、システムをその後起こるマンチェスターセルの第 2 半部をサンプルするように同期させる。

20

【 0 0 4 0 】

更に特に、図示されているように、データ信号 M D A T パルス 4 0 4 に続いて、データ信号 M D A T は、分周されたクロックパルス 2 X C K 4 1 8 中に起こる 3 つのクロックパルス S C L K についての次のカウントに先立ち、パルス 4 2 6 への midpoint 遷移を経る。これが、遷移表示信号 M 2 D A T パルス 4 0 7 を発生させ、このパルスが除数 5 分周カウンタ 7 5 をリセットしかつ新カウントを開始させる。次に起こるパルス 2 X C K 4 1 9 は、マンチェスターセルタイミングの第 2 半部中に起こるものであって、除数 2 分周回路 1 0 5 をクロック駆動し、この分周回路が立ち代わってサンプリング回路 1 2 0 をクロック駆動し、後者はそのときに存在するマンチェスターデータ信号 M D A T をサンプルしかつラッチする。

30

【 0 0 4 1 】

説明したパルス 2 X C K のタイミングはマンチェスターセルのタイミングの 2 倍であるが、各マンチェスターセルの第 2 半部中に起こる信号 2 X C K の特定パルスを選択するように分周回路を適当に調節するならば、どんな倍数 n を選択してもよい。逐次カウンタによって行われるリセット動作も、ラッチング機能を活性化するパルスの適当な数、例えば、 $n / 2$ を選択するようにラッチ出力をリセットするように変化させてよい。

40

【 0 0 4 2 】

データが出力線路 2 5 5 上に発生されるのと同時に、線路 8 7 上のクロックパルス S C L K と同期させられるトリガパルスが線路 2 5 7 上に発生され、T R I G で指示される。トリガパルス T R I G のサンプル命令信号 S M M S の立上がり縁に対する関係は、図 3 で見ることができる。

【 0 0 4 3 】

50

図2を参照して説明されたシステムと類似のマンチェスターコード化データデコーディングシステムが図4に示されており、この図を参照してこれから説明する。図4に示されたシステム430は、追加の短休止時間検出特徴及び長休止時間検出特徴、及び短休止時間レジスタ431及び長休止時間レジスタ432によって提供される長期休眠能力及び目覚まし能力を有する。短休止時間レジスタ431及び長休止時間レジスタ432は、入力マンチェスターコード化データ状態調整(conditioning)回路(以下、多モード入力回路又は単に入力回路と称する)41のしきい値を調節しかつマンチェスターコード化データが所定時間長にわたって検出されないときシステム430の出力を使用禁止するように働く。システム430の短時間検出特徴及び長休止時間検出特徴を下に詳細に説明する。

10

【0044】

更に、図4のシステム430は、長休止時間レジスタ432及び分離目覚ましカウンタ165によって提供される休眠及び目覚まし特徴を含む。休眠及び目覚まし特徴の動作を下に詳細に説明する。

【0045】

図5は、本発明の好適実施例によるタイミング回復及びマンチェスターコード化データデコーディングシステム34のより詳細なブロック図を示す。50kHz自走発振器35は、システムの残りの部分にベースタイミング基準を供給する。発振器35は、標準構成のものでよく、その1実施例の詳細が図6に示されている。発振器35は離散論理構成要素で構成されているように示されているが、この発振器の機能を周知の表面波(SAW)デバイス、又は他の適当な発振デバイスもしくは発振回路(図示されていない)によって提供することができる。

20

【0046】

図5を参照すると、デコードされるマンチェスターコード化データ流を含むことがある入力信号は入力線路40を通して多モード入力回路41に接続され、入力回路41はその出力(すなわち、データ信号MDAT)を線路42を通して遷移検出器45に供給する。(図示の実施例においては、下に詳細に説明される試験モード制御回路55を具備し、この回路はタイミング回復及びマンチェスターコード化データデコーディングシステム34の残りの部分に入力信号又は試験信号のどちらかを印加するか制御する。次いで、試験モード制御回路55の出力は、遷移検出器45へ送出される)。

30

【0047】

多モード入力回路41は、図示のように反転入力及び非反転入力を有する比較器46を有する。入力信号は第1抵抗器47によって非反転入力に接続され、及び第2抵抗器48によって反転入力に接続される。第1スイッチ50は、抵抗器48と直列に接続され、下に詳細に説明されるモード制御回路160によって制御される。第1スイッチ50は物理的スイッチ、すなわち、既知のスイッチ機能態勢に接続されたトランジスタであってもよいが、その目的は入力信号を比較器46の反転入力に選択的に印加することである。したがって、この選択電圧印加を遂行するために等価電子回路を採用してもよく、その1例は、図19に示された多モード入力回路41の1実施例に示された転送ゲート283である。

【0048】

第3抵抗器56が比較器46の反転入力と第2スイッチ58との間に接続され、このスイッチもまたモード制御回路160によって制御される。スイッチ58は、図の V_{CC} のような基準電圧に接続される。やはり、スイッチ58も、物理的スイッチ、すなわち、既知のスイッチ機能態勢に接続されたトランジスタであってもよいが、その目的は電圧 V_{CC} を比較器46の反転入力に選択的に接続することである。したがって、この選択電圧印加を遂行するために等価電子回路を採用してもよく、その1例は、図19に示された多モード入力回路41の1実施例に示された電流源280とミラー回路281である。2つのコンデンサ60及び61が、比較器46の反転入力と非反転入力との間、及び非反転入力と接地との間に、それぞれ、接続される。

40

【0049】

50

遷移検出器45は、マンチェスター遷移毎に、それが正又は負であろうと、正のマンチェスター遷移表示信号M2DATパルスを発生するものであって、多モード入力回路41の出力を線路42を通して、図7に示されたように、D形フリップフロップ64の入力を受信する。発振器35から線路87を通して供給されるクロックパルスはD形フリップフロップ64をクロック駆動し、フリップフロップ64の出力は排他的ORゲート65の1つの入力に接続される。排他的ORゲート65の出力は、NANDゲート66の1つの入力に接続され、NANDゲート66の出力はフリップフロップ67の1つの入力に接続され、フリップフロップ67はNANDゲート68及び69を含む。

【0050】

フリップフロップ67の他の入力、下に詳細に説明される除数5分周カウンタ75から線路71を通して信号を受信することによって、確実に、遷移検出器45が2つの遷移の第2のものに反応しないようにする。これら2つの遷移は、所定数のクロックパルス未滿に相当する時間、例えば、約60から80ミリ秒だけ隔てられている。フリップフロップ67の出力は、インバータ77、78、及び抵抗器79を経由してNANDゲート66の第2入力に接続される。コンデンサ81は、インバータ78と接地との間に接続されて、抵抗器79と一緒に低域通過フィルタを構成する。

10

【0051】

NANDゲート66の出力はインバータ84に接続され、後者は、入力線路42上に正遷移又は負遷移が起こるとき、常に、線路83上に、例えば、約12ナノ秒長の遷移表示信号M2DAT正パルスを発生するように動作する。線路85上には「M2DATZ」で指示された反転出力が発生する。第1マンチェスターシンボル又は第2マンチェスターシンボルのどちらかが、下に詳細に説明されるマンチェスター遷移カウンタ、すなわち、除数5分周カウンタ75によって選択されることがある。カウンタ75は、発振器35によってクロック駆動され、かつマンチェスター遷移表示信号M2DATパルスによって表示されるように、線路85上のマンチェスター遷移が起こる際にリセットされる。

20

【0052】

図8に適当な除数5分周カウンタ75の詳細が示されており、この図において発振器35からのクロックパルスは入力線路87上に供給され、遷移検出器45の出力は線路85上に供給される。除数5分周カウンタ75は3つのD形フリップフロップ90、91、及び92を有し、これらはそれぞれのクロック入力に線路87を通してクロックパルスを受信しかつそれぞれのクリア入力又はリセット入力にマンチェスター遷移表示信号M2DATZを受信する。第1D形フリップフロップ90の出力は第2D形フリップフロップ91のデータ入力に接続され、第2、第3D形フリップフロップ91、92の出力はNORゲート94を介して第1D形フリップフロップ90の入力に接続される。加えて、第2、第3D形フリップフロップ91、92の出力は、NANDゲート96の入力に接続され、第2D形フリップフロップ91の出力はインバータ98によって反転される。

30

【0053】

除数5分周カウンタ75はモジュロ5クロックパルスカウンタであって、これにより線路100上に分周されたクロックパルス2XCKが供給されるのは、カウンタ75が線路85上にマンチェスター遷移表示信号M2DATZパルスが起こることによってリセットされてから発振器35によって線路87上に3つのクロックパルスSCLKが発生された後である。もしマンチェスター遷移によるカウンタ75のリセット動作がないならば、線路100上の分周されたクロックパルスは単にクロックパルスの周波数を5で除した周波数を有する。出力線路71上の信号は、線路85上のマンチェスター遷移によるリセット動作に続く毎4カウントの後に起こり、上述したように、遷移検出器45のフリップフロップ67の入力に帰還接続される。

40

【0054】

注意を要するのは、ここに説明した本発明の特定システム実施例は、除数5分周カウンタ75が発生する4遅延カウントで決定される各マンチェスターセルの第2シンボルをサンプルしかつラッチすることによってマンチェスターコード化データをデコードすることで

50

ある。マンチェスターコード化データの第1シンボルをサンプルし、ラッチした後、異なる遅延カウンタを選択し、次いでデータを反転することによって、第1シンボルをデコードすることもできる。

【0055】

カウンタ75から線路100上に供給される分周されたクロックパルスは、除数2分周回路105の入力に接続され、この回路の詳細は図9に示されている。除数2分周回路105は、D形フリップフロップ106を含み、このフリップフロップはそのクロック入力に線路100を通してカウンタ75からの分周されたクロックパルス2XCKを受信し、そのリセット入力は下に詳細に説明されるモードデコード110からのリセット信号を線路107を通して受信するように接続される。D形フリップフロップ106の出力は、NANDゲート112によって反転され、かつ後者の入力に接続される。NANDゲート112の他の入力は、モードデコード110からの信号を線路113を通して受信するように接続され、この信号は線路100上の分周されたクロックパルスの3つの連続する周期中マンチェスター遷移がなかったことを表示する。線路113上の信号は、インバータ114によって反転される。

10

【0056】

動作中、除数2分周回路105は、線路100上の分周されたクロックパルス2XCKを2で分周して、出力線路117上にサンプル命令信号SSMSを発生する。これから明らかになるように、線路100上の分周されたクロックパルスの2つの正縁が線路85上のどれか2つの逐次マンチェスター遷移表示信号MDATパルス間で起こったとき、リセット信号が線路107上に発生される。遷移は各マンチェスターセルのシンボル間で起こらなければならないので、もし線路100上の分周されたクロックパルスの2つのカウントがマンチェスター遷移間で起こったならば、第2カウントによって発生されたりセット信号は、確実に、このシステムをマンチェスターセルの正しいシンボルに同期させ、かつ2倍幅パルスが起こっている（例えば、図1の2倍幅パルス27と比較されたい）。2倍幅パルスは線路100上の分周されたクロックパルス2XCKの2つの前縁と常に重なり、これに反して単一倍幅パルスは1つの前縁とのみ常に重なる。線路107上のリセット信号はD形フリップフロップ106をリセットするので、除数2分周回路105の動作は、このシステムを、線路100上の分周されたクロックパルスの次のカウントパルスが起こる際に正しいマンチェスターシンボルを検出しかつその後1つ置きにシンボルを検出するように、自動的に同期させる。

20

30

【0057】

D形フリップフロップ106がリセットされた後、線路100上の分周されたクロックパルスの次の正縁が線路117上のサンプル命令信号を高状態へ指向させ、サンプリング回路120（下で説明される）を作動させて、第2マンチェスターシンボル中、受信マンチェスターコード化データをサンプルさせる。もし線路100上の分周されたクロックパルスの3つの連続する周期中にマンチェスター遷移がないならば、線路113に出力された信号が高状態へ指向して、NANDゲート112の出力を高状態へ指向させる。これが、線路100上の分周されたクロックパルスの次の正縁が起こる際に線路117上のサンプル命令信号を高状態へ指向させる。マンチェスター遷移が再び開始すると、D形フリップフロップ106は、セットアップされてマンチェスターセルの第2半部をサンプルするが、これは、線路100上の分周されたクロックパルスの第1正縁が線路117上のサンプル命令信号をその低状態へクロック駆動するからである。線路100上の分周されたクロックパルスの次の正縁は、サンプル命令信号を高状態へクロック駆動し、これがサンプリング回路120に現行マンチェスターコード化データをサンプルさせる。

40

【0058】

図5に示されたサンプリング回路120は、図示の実施例ではD形フリップフロップ121である。マンチェスターコード化データ信号MDATを含む信号は、このフリップフロップのデータ入力に接続され、かつこのフリップフロップの出力は下に説明される出力制御回路125に接続される。各マンチェスターセルの第2シンボルの周波数及び位相のサ

50

ンプリングパルスで以てサンプリングD形フリップフロップ121をクロック駆動することによって、フリップフロップ121は線路250上のマンチェスターコード化データ信号MDATを正しくサンプルしかつラッチする。この点で注意を要するのは、ラッチされたマンチェスターコード化データの論理レベルはサンプル間で一定であるので、結果のデータは図1に波形30によって示された、コード化データの2進非零復帰表現であることである。

【0059】

上に論じたように、線路100上の1つ置きに分周されたクロックパルスを選択することによって、サンプリングパルス波形にとって正しい周波数が得られる。しかしながら、初期化が行われないならば、サンプリングパルスがマンチェスターセルの第2シンボルでなく第1シンボルに整列する可能性も同等の公算であり、後者の場合ならば、デコードされたデータは反転されるであろう。適正な整列は、モードデコーダ110によって決定され、この回路は2倍幅マンチェスター波形の存在を検出する。モードデコーダ110の詳細は、図10に示されている。

10

【0060】

一般に、モードデコーダ110は、下に説明されるパルス発生器130からのカウントをデコードし、かつ本質的に論理ゲートアレーであって、種々の入力カウント組合わせに対して既知の論理状態の出力を線路132～136及び107上に供給する。モードデコーダ110は、4つの入力NANDゲート140～143を有し、これらはパルス発生器130の出力を線路180～188を通して受信する。

20

【0061】

NANDゲート140及び141は、それらの入力にパルス発生器130の出力を線路181～185を通して受信する。NANDゲート140及び141の出力はNORゲート150の入力に接続され、後者は線路132上に出力を発生し、この出力は、線路180～185上のカウント信号が全て高状態のとき、線路100上の分周されたクロックパルスのカウント数63に際して高状態へ指向する。出力線路132上の信号は、下に説明されるように、パルス発生器130の入力を禁止するように働く。

【0062】

NORゲート153は、そのそれぞれの入力にNANDゲート142及び143の出力を受信するばかりでなく、線路185に接続された入力を有し、かつ線路154上に出力を発生して、線路100上の分周されたクロックパルスの3カウントを表示する。線路154はインバータとして働くNANDゲート155の両入力に接続され、かつNORゲート156及び157によって構成されるフリップフロップ161の1つの入力に接続され、第3カウントが起こったとき、このフリップフロップをセットする。線路133上のNANDゲート155の出力は、線路100上の分周されたクロックパルスの3カウントの際に低状態へ指向し、かつ、下に説明されるように、遷移カウンタ165をクリアするのに使用される。したがって、線路134上のフリップフロップ161の出力は線路100上の分周されたクロックパルスの3カウントの際に高状態へ指向し、かつ上に説明されたように、除数2分周回路105(図9)のNANDゲートを使用許可するように働く。

30

【0063】

NORゲート156及び157を含むフリップフロップ161の他の入力は、遷移検出器45(図7)からの遷移表示信号M2DATを線路83を通して受信するように接続される。遷移表示信号M2DATを受信すると、フリップフロップ161はリセットされ、線路133上の出力状態を高状態へ復帰させ、かつ線路134上の出力状態を低状態へ復帰させる。

40

【0064】

NANDゲート143の出力ばかりでなく、線路185上の信号がNORゲート159の入力に接続される。NORゲート159の出力ばかりでなく、線路181上の信号がNANDゲート162の入力に接続され、NANDゲート162は線路107上に出力を発生し、これが線路100上の分周されたクロックパルスの2カウントの際に低状態へ指向す

50

る。線路107上の信号は、図9の除数2分周回路105のD形フリップフロップ106をリセットするように働く。下に詳細に説明される遷移カウンタ165のから線路166上に発生される出力信号は、インバータ167によって反転されて出力線路136上に供給され、これが、下に説明されるモード制御回路160のD形フリップフロップ135をリセットする。

【0065】

線路100上の分周されたクロックパルスのカウントをモードデコーダ110に供給するパルス発生器130は、図11に詳細に示されている。パルス発生器130は、リプルカウンタとして接続された6つのD形フリップフロップ170～175を含む。線路100上の分周されたクロックパルス及び(図10に示されたモードデコーダ110のNANDゲート150からの)線路132上のカウントが63に達したことを表示する信号がORゲート177の入力に印加される。パルス発生器130は、線路85上のマンチェスター遷移表示信号M2DATZによってリセットされ、かつORゲート177によって使用許可される線路100上の分周されたクロックパルスによってクロック駆動される。上に説明されたように、パルス発生器130の出力は線路180～188上に発生され、モードデコーダ110へ供給される。

10

【0066】

パルス発生器130の動作は、線路85上に現れるマンチェスター遷移表示信号パルス間で起こる線路100上の分周されたクロックパルスの数をカウントすることである。線路85上のマンチェスター遷移表示信号パルスは、パルス発生器130を全「1」初期状態へプリセットし、その後線路100上の分周されたクロックパルスが逐次にカウントされる。もしカウント64に達したならば、線路132上のモードデコーダ110からの信号が高状態へ指向して、次のマンチェスター遷移表示信号パルスが起こるまで更にクロック駆動するのを禁止する。

20

【0067】

追加の制御信号がモード制御回路160によって発生され、この回路の詳細は図12に示されている。モード制御回路160は、図13のモードデコーダ110の出力を線路132を通して受信するように接続されたD形フリップフロップ135を含む。線路132上の信号は、線路100上の分周されたクロックパルスのカウントが64に達したことを表示する。D形フリップフロップ135は図13のモードデコーダ110から線路136上へ発生される出力によってリセットされよう接続され、この出力は下に説明される遷移カウンタ165から線路166上に発生される反転出力を表示する。D形フリップフロップ135は、ORゲート235を経由して供給される線路100上の分周されたクロックパルスによってクロック駆動されるように接続される。D形フリップフロップ135の出力は、ORゲート235の第2入力に接続されることによって、この出力が高状態のとき線路100上の分周されたクロックパルスを禁止する。

30

【0068】

D形フリップフロップ135の反転出力はNANDゲート236の1つの入力に接続され、後者の線路238上の出力信号は入力回路41のスイッチ50を制御するのに使用される。スイッチ50は、マンチェスターデコーディングシステム34の動作モードを制御する。NANDゲート236の他の入力は、図10に示されたモードデコーダ110の出力を線路134を通して受信するように接続される。線路134上の信号は、線路100上の分周されたクロックパルスの第3カウントが起こった後に高状態へ指向する。

40

【0069】

D形フリップフロップ135の反転出力は、NANDゲート240及び241を含むフリップフロップをセットするように接続される。このフリップフロップは、線路100上の分周された8クロックパルスのカウントに相当する、パルス発生器130から線路187上に出力された信号によってリセットされる。このフリップフロップの出力はNORゲート242の1つの入力に接続され、このNORゲートはその第2入力に線路134上の信号を受信するように接続される。

50

【 0 0 7 0 】

線路 2 4 4 上の出力使用許可信号は、下に説明される出力制御回路 1 2 5 を使用許可するように接続される。それゆえ、動作中、モード制御回路 1 6 0 は、線路 2 4 4 上の出力使用許可信号が高状態に指向するのを防止しかつ線路 1 0 0 上の分周されたクロックパルスの 8 カウントに相当する短休止時間の後まで出力制御回路 1 2 5 の出力を使用許可する。

【 0 0 7 1 】

モードデコーダ 1 1 0 の説明と一緒に上で述べた遷移カウンタ 1 6 5 が、図 1 3 に示されており、3 つの D 形フリップフロップ 1 9 0 ~ 1 9 2 を有する。第 1 D 形フリップフロップ 1 9 0 は、モード制御回路 1 6 0 の出力信号 L D T . B が低状態に留まっているならば、サンプリング回路 1 2 0 が線路 2 5 0 に出力するマンチェスターコード化データの状態の変化によってクロック駆動される。信号 L D T . B が高状態へ指向するとき、O R ゲート 1 9 5 が更に遷移表示信号を通過させるのを禁止する。第 1 D 形フリップフロップ 1 9 0 の出力は、第 2 D 形フリップフロップ 1 9 1 のクロック入力に接続されるばかりでなく、3 入力 N O R ゲート 1 9 6 の第 1 入力に接続される。第 1 D 形フリップフロップ 1 9 0 の反転出力は、そのデータ入力に接続される。

10

【 0 0 7 2 】

第 2 D 形フリップフロップ 1 9 1 は、同様に、その反転出力をその入力に接続され、その出力を N O R ゲート 1 9 6 の第 2 入力に接続され、及び第 3 D 形フリップフロップ 1 9 2 のクロック入力に接続される。同様に、第 3 D 形フリップフロップ 1 9 2 は、その反転出力をその入力に接続され、しかしながらその反転出力をまた 3 入力 N O R ゲート 1 9 6 の第 3 入力に接続される。

20

【 0 0 7 3 】

3 つの D 形フリップフロップ 1 9 0 ~ 1 9 2 は、モードデコーダ 1 1 0 (図 1 0) から線路 1 3 3 上に発生された信号によってリセットされる。この信号は、上述のように、線路 1 0 0 上の分周されたクロックパルスの第 3 カウントの際に低状態へ指向する。それゆえ、遷移カウンタ 1 6 5 は、サンプルされたマンチェスターコード化データの 4 つの正縁をカウントするように働き、かつ長休止時間間隔の後、システムに「目覚まし」させるように動作する。回路の目覚まし特徴は下に詳細に説明するが、簡単に云うと、もし線路 1 3 3 上のリセット信号が起こる前にカウント 4 に達するならば、線路 1 6 6 上の信号は高状態へ指向して、下に説明するように、システムの残りの部分を目覚ましさせる。

30

【 0 0 7 4 】

遷移カウンタ 1 6 5 の入力に線路 2 5 0 を通して入力される 2 進非零復帰信号は、また、出力制御回路 1 2 5 の入力に印加され、この回路の詳細は図 1 4 に示されている。出力制御回路 1 2 5 は、サンプリング D 形フリップフロップ 1 2 1 からのデコードされた 2 進非零復帰信号をその使用許可 A N D ゲート 2 5 2 の入力に受信し、ゲート 2 5 2 の出力を出力バッファ 2 5 3 によってバッファしてデータ出力線路 2 5 5 上にデコードされたデータ出力信号 D O U T を供給する。A N D ゲート 2 5 2 は、図 1 2 を参照して上に説明したモード制御回路 1 6 0 の N O R ゲート 2 4 2 の出力から線路 2 4 4 に発生された出力使用許可信号によって使用許可される。

【 0 0 7 5 】

線路 2 5 7 上のトリガパルス、すなわち、タイミングパルス T R I G は使用許可 A N D ゲート 2 6 0 によって発生され、このゲートの出力は出力バッファ 2 6 1 によってバッファされる。A N D ゲート 2 6 0 は、また、モード制御回路 1 6 0 の N O R ゲート 2 4 2 から線路 2 4 4 上には発生された出力使用許可信号によって使用許可される。A N D ゲート 2 6 0 の他の入力には、発振器 3 5 から線路 8 7 へ発生されかつ半サイクル遅延されたクロック信号が供給される。線路 8 7 上のクロック信号はインバータ 2 6 5 によって反転されて、図 9 を参照して上に説明した除数 2 分周回路 1 0 5 によって線路 1 1 7 上に発生されたサンプル命令信号をクロック駆動して D 形フリップフロップ 2 6 8 へ入力させる。

40

【 0 0 7 6 】

線路 8 7 上のクロックパルスの半サイクル遅延が D 形フリップフロップ 2 7 0 によって発

50

生まれ、このフリップフロップはそのデータ入力にD形フリップフロップ268の出力を受信しかつそのクロック入力に線路87を通してクロックパルスを受信する。D形フリップフロップ270の出力はNORゲート271の1つの入力に接続され、このゲートの出力はANDゲート260に接続される。NORゲート271の他の入力、インバータ272によって反転されたD形フリップフロップ268の出力を受信する。

【0077】

線路257上に発生されたタイミングパルスTRIGは、除数2分周回路105の出力側の線路117上のサンプル命令信号(またしたがって線路250上の2進非零復帰信号)の状態変化から、線路87上のクロックパルスの半周期だけ遅延させられる。この遅延は、例えば、約10マイクロ秒台でよい。この場合、この出力タイミングパルスの幅もまた、線路87上のクロックパルスの半周期、約10マイクロ秒である。

10

【0078】

線路255上のデコードされたデータ出力信号DOUTの波形及び線路257上のタイミングパルスTRIGは、線路257上のタイミングパルスが線路100上の分周されたクロックパルスの半周期だけ遅延させられていることを除き、サンプリング回路120の出力2進非零復帰信号及び除数2分周回路105の出力信号の、それぞれ、コピーである。

【0079】

下に説明される回路の定常状態動作と対照的に、タイミング回復及びマンチェスターコード化データデコーディングシステム34は、試験モードを用意しており、試験モードでは試験信号を試験モード制御回路55を経由してその回路に印加することができる。それゆえ、システム34は、通常、詳細を図12に示されたモード制御回路160の制御の下に、その多モード入力回路41にマンチェスターコード化データ信号MDATを受信する。しかしながら、試験モードを実行するためには、多モード入力回路41の出力を、図15で、線路42を通してNANDゲート210の入力、NORゲート211の入力、及びマルチプレクサ212の入力に接続する。NANDゲート210の出力及びNORゲート211の出力は、インバータ214及び215によって、それぞれ、反転され、所望試験目的又は監視目的に使用される。

20

【0080】

マルチプレクサ212は、上に論じたように、通常、マンチェスターコード化データを含む信号を線路42を通して受信しかつその出力を線路88を通してシステムの残りの部分に供給する。しかしながら、もし高状態試験使用許可信号が試験使用許可線路220に印加されるならば、線路221に印加されているマンチェスターコード化データを含む試験信号が出力線路88へ供給される。

30

【0081】

上述のように、タイミング回復及びマンチェスターコード化データデコーディングシステム34は、入力信号に含まれたマンチェスターコード化データによって確立された条件に従って、3つの動作モードを有する。これら3つの動作モードは、入力信号の特性及び性質に従って、動作の適応しきい値検出方式を用意する。第1動作モードは、上述のように、「定常状態」動作モードであり、この動作モードでマンチェスターコード化データを含む信号が処理されかつ出力2進非零復帰信号が発生される。第2動作モードは「オフセット」動作モードであって、この動作モードでシステム34は「休眠」しており、休眠中システム34に「目覚まし」させかつ「定常状態」動作モードを再開させるためには目覚ましマンチェスターコード化データ系列を起こす必要がある。第3動作モードは「ホールド」動作モードであって、このモードでシステムは目覚まし系列の検出と通常データの受信との間で動作し、このモード中、システムは、たとえ定常モードマンチェスターコード化データを受信していなくても、システムバイアスを維持する。

40

【0082】

特定モードでは、いかに比較器46がスイッチ50及び58によってバイアスされるかに従ってシステムが動作する。それゆえ、図12に示されたモード制御回路160が線路238上に出力する信号に応答してマンチェスター遷移表示信号波形を監視することから検

50

出された信号条件に基づき、スイッチ50及び58を3つの基準電圧の整定の1つを選択するように動作させる。

【0083】

3つの基準電圧整定に対して発生された波形を図16A～Cに概略的に示す。図5で明らかのように、比較器46の反転入力上の接続点2における時定数は、比較器46の非反転入力上の接続点1における時定数より遥かに大きい。したがって、接続点2は復調された振幅偏移変調信号DASK(復調ASK)の長期平均に主として応答するのに対して、接続点1は信号DASKデータ遷移に応答する。図16Aに示した波形を有する「定常状態」動作モードでは、スイッチ50は閉じ、スイッチ58は開く。「定常状態」動作モードでは、接続点2の基準電圧300は接続点1の信号302の平均値に等しいことになる。マンチェスターコード化データの平均値は常に高レベルと低レベルとの間に中心を置いているから、雑音に対する最大余裕度が達成される。

10

【0084】

図16Bに示された波形を有する「ホールド」動作モードでは、両スイッチ50及び58が開く。放電路がないから、接続点2上のコンデンサ60は、波形304として見られるように、先行電圧を保持する。波形306によって表現されるような、短休止時間間隔によって分離されたデータのバーストを含む伝送書式の場合、「ホールド」動作モードは妥当データのバーストとバーストとの間で最適しきい値を維持する。

【0085】

図16Cに示された波形を有する「オフセット」動作モードでは、基準電圧308は接続点1の雑音の平均値からオフセットしている。オフセット電圧は、基準電圧が接続点1に期待される最弱有効信号310の高レベルと低レベルとの間の midpoint に近似的にあるように選択される。このモードは、長休止時間間隔中使用される。比較器の出力雑音は、基準電圧が雑音平均値に等しくなることを許容するほとんどの遠隔制御受信機に見られる雑音よりも遥かに低く抑制される。

20

【0086】

「オフセット」動作モードにおける比較器の雑音に対する余裕度は「定常状態」動作モードにおけるほど良好でないかもしれないが、更に行われる信号処理と組合わされる簡単な伝送書式が、データ出力線路255(図14)上で雑音を従える疑似目覚まし系列が発生する可能性をほとんど除去することができる。目覚まし系列及び図17に示されたような短休止時間を伴う書式が使用されることがある。これで判るように、目覚まし系列は、いくつかの類似パルス遷移314～323、これに続く休止時間間隔326、これにまた続く所望マンチェスターコード化データ流328、330を含む。図示の実施例では、絶対に必要ではないが、初期系列である8マンチェスターコード化遷移328が適正同期を確実にするために伝送される。この同期系列328の後に、注目の実際のマンチェスターコード化データ信号330が伝送される。この書式で以て、線路225上のデコードされたデータ出力信号DOUT及びの出力制御回路125(図14)から出力された線路257上のタイミングパルスTRIGは、妥当目覚まし系列及び短休止時間が起こった後にのみ活性化される。これらは、次の休止時間間隔が検出されるまで活性を保つ。

30

【0087】

モード制御回路160は、マンチェスター遷移表示信号及び線路100上の分周されたクロックパルスに応答して、適当な比較器基準モードを決定する。長休止時間中、「オフセット」動作モードが有効であり、かつ遷移表示信号の示す遷移がどれか検出されるとこれが候補目覚まし系列を開始させる。比較器46は、妥当目覚まし系列が検出されるまで「オフセット」動作モードに留まる。妥当目覚まし系列は、所定数の適正に間隔を取った逐次遷移で構成される。適正な間隔を取るために、どれか2つの遷移間の間隔は3シンボル幅より狭くなければならない。これは、毎遷移に続く線路100上の分周されたクロックパルスをカウントすることによって決定される。もしカウント3に達するならば、その系列を破棄し、かつ次に検出された遷移が過ぎた所で開始する。

40

【0088】

50

特に、図18に、入力回路41の種々の接続点における波形がより詳細に示されている。目覚まし系列中、曲線セグメント340によって示されたように、比較器46に対する基準電圧は、信号平均の最終値とオフセットとの和に向け上昇する。目覚ましに続いて、基準電圧は、点342において「定常状態」動作モードへスイッチされる。この図から明らかのように、目覚まし中、基準電圧は「定常状態」動作モードが使用されていたとしたならば上昇するであろうよりも敏速に信号平均値へと上昇する。これは、短い時定数及びオフセット電圧の存在の両方に起因する。図示の実施例では、目覚ましバースト内に12の遷移があるがしかし4つの遷移しか目覚ましに必要でないので、システムは、普通、全バーストが完了する前に目覚める。これは基準電圧にとって真の平均値へ落ち着くのに追加の時間を許すが、「定常状態」動作モードにスイッチしたときには基準電圧が既に真の平均値になっているならば明らかに有利である。これは、目覚まし目覚ましバーストの終端近く又は終端で起こり得る非常に弱い信号又は高雑音条件の場合に特に云える。

10

【0089】

システムが目覚めた後、短休止時間が領域344で起こる。(注意を要するのは、図18に示された休止時間領域344は図示の都合上相対的に短くされている。典型的休止時間は、例えば、2ミリ秒又はそれより長いことがある)。線路255上のデータ出力信号及び線路257上のタイミングパルスは、目覚ましに続く短休止時間の終端で使用許可される。このホールドオフが目覚ましバーストの残りの部分からデータを出力するの防止する。短休止時間は、各マンチェスター遷移表示信号パルスに続く線路100上の分周されたクロックパルスをカウントすることによって検出される。もしカウント3に達したならば、短休止時間は開始されかつ比較器基準電圧がホールドモードへスイッチされる。これらの整定は、検出された遷移が再開するか又は線路100上の分周されたクロックパルス及びカウントが64に達するかのどちらかが起こるまで有効を保つ。もし検出された遷移が先に起こるならば、線路100上の分周されたクロックパルスのカウントは零にセットされ、比較器基準電圧は「定常状態」動作モードにセットされ、その出力が使用許可され、デコードされたデータ出力信号DOUT、及びタイミングパルス、すなわち、トリガパルスTRIGがそれぞれの出力線路257及び257に現れる。

20

【0090】

本発明は、或る程度の特異性を伴って説明され図示されたが、本開示はただ例を示すために行われたのであって、部分の組み合わせ及び配置上の数々の変更は、前掲の特許請求の範囲に掲げた本発明の精神及び範囲に反することなく、技術の習熟者にとって可能である。

30

【0091】

以上の説明に関して更に以下の項を開示する。

【0092】

(1) マンチェスターコード化データ流デコーディング装置であって、前記マンチェスターコード化データ流の遷移が検出されるとき遷移表示出力を発生するように前記マンチェスターコード化データを受信する遷移検出器、前記遷移表示出力が発生された後の所定時刻に出力制御パルスを発生する回路、及び前記マンチェスターコード化データ流を受信するサンプリングフリップフロップであって、前記出力制御パルスが発生されるとき前記マンチェスターコード化データの状態を出力するように前記出力制御パルスによって制御される前記サンプリングフリップフロップを含む装置。

40

【0093】

(2) 第1項記載の装置において、前記サンプリングフリップフロップが前記マンチェスターコード化データ流の2進非零復帰形を発生するように動作する、装置。

【0094】

(3) 第1項記載の装置であって、前記マンチェスターコード化データ流の周波数より高い周波数でクロックパルス流を発生するクロック発生器を更に含む装置。

【0095】

(4) 第3項記載の装置において、前記遷移検出器が前記クロックパルス流を受信しか

50

つ前記遷移表示出力を前記クロックパルス流のパルスと同期させるように構成される、装置。

【0096】

(5) 第1項記載の装置であって、遷移の後に起こるマンチェスターセルの既知半部を選択する位相セレクタを更に含む装置。

【0097】

(6) 第5項記載の装置において、前記位相セレクタがマンチェスターセルの第2半部を選択する、装置。

【0098】

(7) 第5項記載の装置において、前記位相セレクタがマンチェスターセルの第1半部を選択する、装置。

10

【0099】

(8) 第7項記載の装置であって、前記フリップフロップからの出力を反転させるインバータを更に含む装置。

【0100】

(9) タイミング回復及びマンチェスターコード化データデコーディングシステムであって、

出力パルスを供給する発振器、

マンチェスターコード化データ信号を含むことがある入力信号を受信しかつデータを含む信号を出力するように接続された多モード入力回路、

20

毎マンチェスター遷移においてマンチェスター遷移表示信号パルスを発生するために前記多モード入力回路の出力信号を受信するように接続された遷移検出器、

マンチェスター遷移の後に所定数の発振器パルスを発生するために前記発振器の出力パルスを受信するように接続されたマンチェスター遷移カウンタ、

サンプル命令信号を発生するために前記マンチェスター遷移カウンタから前記発振器パルスを受信するように接続された除数2分周回路、及び

前記除数2分周回路の出力にตอบสนองして前記マンチェスターコード化データの状態をラッチするために前記除数2分周回路の出力と前記マンチェスターコード化データとを受信するように接続されたサンプリング回路

を含むシステム。

30

【0101】

(10) 第9項記載のシステムであって、

前記発振器の出力パルスを受信しかつ出力カウンタを発生するように接続されたパルス発生器、

前記パルス発生器の前記出力カウンタが予選択されたカウンタに達した際に出力を供給するために前記パルス発生器の前記カウンタ出力を受信するように接続されたモードデコーダ、及び

前記モードデコーダの出力の少なくともいくつかを受信するように接続されたモード制御回路であって、前記多モード入力回路のモードを選択的に制御するように接続された前記モード制御回路

40

を更に含むシステム。

【0102】

(11) 第10項記載のシステムにおいて、前記モードデコーダが論理ゲートアレーである、システム。

【0103】

(12) 第9項記載のシステムであって、

非零復帰出力データ信号と出力タイミングパルスとを発生するために前記サンプリング回路によってラッチされたデータと前記遷移表示パルスとを受信するように接続された出力制御回路

を更に含むシステム。

50

【 0 1 0 4 】

(1 3) 第 1 2 項記載のシステムであって、半サイクルだけ前記出力タイミングパルス
を遅延させる回路を更に含むシステム。

【 0 1 0 5 】

(1 4) 第 9 項記載のシステムにおいて、前記多モード入力回路はマンチェスターコー
ド化データ流を含む信号を処理する「定常状態」動作モードと、前記システムに「目覚ま
し」させかつ前記「定常状態」動作モードを再開させるために目覚ましマンチェスターコー
ド化データの系列を起こす必要がある「オフセット」動作モードと、たとえ「定常状態
」動作モードマンチェスターコード化データを受信していなくても、システムバイアスを
維持する「ホールド」動作モードとを有する、システム。

10

【 0 1 0 6 】

(1 5) 第 9 項記載のシステムであって、入力信号又は試験信号のどちらが処理される
か制御する試験モード制御回路を更に含む、システム。

【 0 1 0 7 】

(1 6) 第 9 項記載のシステムにおいて、前記多モード入力回路が
反転入力と非反転入力とを備える比較器、

前記入力信号を前記比較器の前記非反転入力に接続する第 1 抵抗器、

前記入力信号を前記比較器の前記反転入力に接続する第 2 抵抗器、

前記比較器の前記反転入力に 1 つの端で接続された第 3 対抗器、

前記第 2 抵抗器と直列に接続された第 1 スイッチ機能、

前記第 3 抵抗器の他の端と基準電圧との間に接続された第 2 スイッチ機能、

前記比較器の前記反転入力と前記非反転入力との間に接続された第 1 コンデンサ、及び

前記比較器の前記非反転入力と接地との間に接続された第 2 コンデンサ

を含み、

前記第 1 スイッチ機能と前記第 2 スイッチ機能とは前記モード制御回路によって制御され
る、システム。

20

【 0 1 0 8 】

(1 7) 入力信号内のマンチェスターコード化データ目覚まし系列にตอบสนองして休止状態
からマンチェスターコード化データ検出器の動作を開始させる目覚まし回路であって、

前記入力信号のサンプルされた状態に相当するデータ出力信号を発生するために前記マン
チェスターコード化データ検出器が休止状態にあるとき前記入力信号を受信するように初
期的にオフであるホールド動作モードを有する入力回路、

基準電圧と前記入力信号との間の差に相当するデータ出力信号を発生するために入力信号
平均値と所定オフセット電圧との和から導出された前記基準電圧と前記入力信号を比較す
るために前記入力信号を受信するように初期的にオンであるオフセット回路、

前記オフセット回路を選択的にスイッチするために前記入力回路の前記データ出力信号内
に含まれるようにマンチェスターセルが果たして受信されたかどうか判定する回路、及び

前記オフセット回路をオフへ選択的にスイッチするために前記オフセット回路の前記デー
タ出力信号内でそれぞれの所定状態を有するように所定数のマンチェスターセルが逐次受
信されたかどうか判定する回路

を含む目覚まし回路。

30

40

【 0 1 0 9 】

(1 8) 第 1 7 項記載の目覚まし回路であって、反転入力と、非反転入力と、出力とを
有する差働増幅器を更に含み、

前記入力回路が前記差働増幅器の前記反転入力と基準電圧との間に接続された第 1 コンデ
ンサと、前記差働増幅器の前記非反転入力と前記基準電圧との間に接続された第 2 コンデ
ンサと、前記入力信号と前記差働増幅器の前記反転入力との間に接続された第 1 抵抗器と

を含み、前記データ出力信号が前記差働増幅器の前記出力に発生され、

前記オフセット回路が前記差働増幅器の前記反転入力と前記基準電圧との間に接続された
第 1 抵抗器と、前記差働増幅器の前記非反転入力と前記入力信号との間に接続された第 2

第 1 抵抗器と、前記差働増幅器の前記非反転入力と前記入力信号との間に接続された第 2

50

抵抗器と、前記オフセット回路をターンオフするために前記第 1 抵抗器と直列に接続された第 1 スイッチとを含み、前記第 1 スイッチが閉じたとき前記差働増幅器の前記出力が前記基準電圧と前記入力信号との間の差に相当する前記データ出力信号を発生し、前記オフセット回路が前記第 2 抵抗器と直列に接続された第 2 スイッチを含み、前記第 2 スイッチが閉じかつ前記第 1 スイッチが開いたとき、前記差働増幅器の前記出力が増幅された前記入力信号を発生する、目覚まし回路。

【 0 1 1 0 】

(1 9) データの非零復帰 2 進表現を発生するマンチェスターコード化データデコーディング方法であって、
前記マンチェスターコード化データの各遷移毎にパルスが発生するステップ、
前記マンチェスターコード化データの各遷移毎に発生する前記パルスと時間的に位相を合わせてサンプリング信号を発生するステップ、
前記サンプリング信号の各発生の際に前記マンチェスターコード化データをラッチしかつ前記ラッチされたデータを出力として発生するステップ、及び
雑音に対する強化余裕度を達成しながら前記マンチェスターコード化データを受信するように適応しきい値検出を使用するステップ
を含む方法。

10

【 0 1 1 1 】

(2 0) 第 1 9 項記載の方法において、前記適応しきい値検出を使用するステップがデコーディング装置のデータ入力回路において複数の動作モードを提供するステップを含む、方法。

20

【 0 1 1 2 】

(2 1) 第 2 0 項記載の方法において、前記複数の動作モードを提供するステップが「定常状態」動作モードを提供するステップと「オフセット」動作モードとを提供するステップとを含む、方法。

【 0 1 1 3 】

(2 2) マンチェスターコード化データ流内の各マンチェスターセルの既知の半部の状態に相当する非零復帰データ信号を発生する方法であって、
前記マンチェスターコード化データ流内の各遷移において遷移パルスを発生するステップ、
前記マンチェスターコード化データ流内の前記マンチェスターセルの周波数の n 倍の周波数を有する一連のタイミングパルスを発生するステップ、
各遷移パルスにตอบสนองして前記一連のタイミングパルスを再開させるステップ、
各第 m タイミングパルスが起こる際にマンチェスターセルの現行状態をラッチするステップであって、 m が $n / 2$ より大きい、前記ラッチするステップ、
タイミングパルスカウントを供給するために前記タイミングパルスをカウントするステップ、
各遷移パルスにตอบสนองして前記カウントする動作を再開させるステップ、及びもし前記タイミングパルスカウントが $n / 2$ より大きくなれば、次の第 $(n / 2)$ タイミングパルスの起こる際に前記マンチェスターコード化データ流をラッチするように前記ラッチする動作を進めるステップ
を含む方法。

30

40

【 0 1 1 4 】

(2 3) 第 2 2 項記載の方法において、前記タイミグパルスが有する周波数は前記マンチェスターコード化データ流内の前記マンチェスターセルの周波数の 2 倍であり、 n は 2 である、方法。

【 0 1 1 5 】

(2 4) マンチェスターコード化データ流内の各マンチェスターセルの第 2 半部の状態に相当する非零復帰データ信号を発生する方法であって、

50

前記マンチェスターコード化データ流内の前記マンチェスターセルの周波数の半分の周波数を有する一連のタイミングパルスが発生するステップ、
 各第2タイミングパルスが起こる際にマンチェスターセルの現行状態をラッチするステップ、
 前記マンチェスターコード化データ流内の2倍幅パルスが起こるのを検出するステップ、
 及び
 前記2倍幅パルスが検出された後に次に起こるタイミングパルスの際に前記ラッチする動作を開始するように再同期するステップ
 を含む方法。

【0116】

(25) マンチェスターコード化データ流内のマンチェスターセルの第2半部の状態に相当する非零復帰データ信号が発生する装置であって、
 クロックパルス流が発生する発振器、
 前記マンチェスターコード化データ流内の各遷移において出力パルスが発生するために前記マンチェスターコード化データ流を受信するように接続されたパルス発生器、
 前記発振器からの前記クロックパルスによってクロック駆動されるように接続された除数n分周カウンタであって、所定数の前記クロックパルスの後に状態を変化する出力を有する前記除数n分周カウンタ、
 前記除数n分周カウンタの前記出力によってクロック駆動されるように接続されたタイミングフリップフロップであって、前記除数n分周カウンタの前記出力の毎第2カウントの際に出力が発生するように接続される前記タイミングフリップフロップ、
 前記マンチェスターコード化データ流を受信するデータ入力と前記タイミングフリップフロップの出力を受信するクロック入力とを有するように接続されたサンプリングフリップフロップであって、前記サンプリングフリップフロップがクロック駆動されるとき、前記マンチェスターコード化データ流の状態を出力として供給する前記サンプリングフリップフロップ、及び
 前記除数n分周カウンタの前記出力を受信するクロック入力と前記パルス発生器の前記パルス出力を受信するリセット入力とを有するように接続されることによって、いつ前記2倍幅マンチェスターパルスが起こったかを表示する信号が発生する逐次カウンタであって、前記表示する信号が前記サンプリングフリップフロップをリセットするように接続される、前記逐次カウンタ
 を含む装置。

【0117】

(26) 本発明の全般的態様によれば、マンチェスターコード化データ流デコーディング装置34が提供される。この装置は、マンチェスターコード化データ流の遷移が検出されるとき遷移表示出力が発生するようにマンチェスターコード化データを受信する遷移検出器45を含む。また、遷移表示出力が発生された後の所定時刻に出力制御パルスが発生する回路105を備える。サンプリングフリップフロップ120がマンチェスターコード化データ流を受信し、かつ出力制御パルスが発生されるときマンチェスターコード化データの状態を出力制御回路125へ出力するように出力制御パルスによって制御される。好適実施例においては、サンプリングフリップフロップ120は、マンチェスターコード化データ流の2進非零復帰波形が発生するように動作する。遷移検出器45は、その遷移表示出力をクロックパルス流のパルスと同期させるように構成されることがある。また、マンチェスターコード化データの第1シンボル又は第2シンボルのどちらかを選択して装置の出力へ供給する位相選択器を含むことがある。

【図面の簡単な説明】

【図1】典型的マンチェスターコード化データ流の波形と、本発明の好適実施例によるタイミング回復及びデコーディングシステムを使用して同上データ流から導出された非零復帰データ流の波形とを示す波形図。

【図2】本発明の好適実施例によるマンチェスターコード化データデコーディングシステ

10

20

30

40

50

ムの全体的電気回路図。

【図 3】図 2 のシステムの動作を通して発生される各種信号の波形図。

【図 4】図 2 のシステムに類似したシステムであって、本発明の他の好適実施による短及び長休止時間検出特徴、並びに長期休眠及び目覚まし能力を追加して備えるマンチェスターコード化データデコーディングシステムの電気回路図。

【図 5】本発明の更に他の好適実施例によるタイミング回復及びマンチェスターコード化データデコーディングシステムの詳細電気回路図。

【図 6】図 5 のシステムに使用される発振器の電気回路図。

【図 7】図 5 のシステムに使用される遷移検出器の電気回路図。

【図 8】図 5 のシステムに使用される除数 5 分周カウンタの電気回路図。

【図 9】図 5 のシステムに使用される除数 2 分周回路の電気回路図。

【図 10】図 5 のシステムに使用されるモードデコーダの電気回路図。

【図 11】図 5 のシステムに使用されるパルス発生器の電気回路図。

【図 12】図 5 のシステムに使用されるモード制御回路の電気回路図。

【図 13】図 5 のシステムに使用される遷移カウンタの電気回路図。

【図 14】図 5 のシステムに使用され、マンチェスターコード化データを含むことがある入力信号から導出された非零復帰データ出力及びこれに伴うタイミング又はトリガパルスを発生する出力回路の電気回路図。

【図 15】図 5 のシステムに使用される試験モード選択回路の電気回路図。

【図 16】図 5 のシステムの各動作モードにおける図 15 の回路からの出力信号波形図であって、A は「定常状態」動作モードにおける出力信号波形、B は「ホールド」動作モードにおける出力信号波形、及び C は「オフセット」動作モードにおける出力信号波形。

【図 17】図 5 のシステムに採用される目覚まし系列及び短休止時間間隔を伴うパルス信号の波形図。

【図 18】図 5 のシステムの入力回路内の比較器の種々の接続点における信号の詳細な波形図。

【図 19】図 5 のシステムに使用される多モード入力回路の詳細な回路図。

【符号の説明】

34 タイミング回復及びマンチェスターコード化データデコーディングシステム

35 発振器

40 (システム) 入力線路

41 多モード入力回路

45 遷移検出器 (単安定パルス発生器)

46 比較器

47 第 1 抵抗器

48 第 2 抵抗器

50 第 1 スイッチ

55 試験モード制御回路

56 第 3 抵抗器

58 第 2 スイッチ

60 第 1 コンデンサ

61 第 2 コンデンサ

75 除数 5 分周カウンタ (マンチェスター遷移カウンタ)

105 除数 2 分周回路

110 モードデコーダ

120 サンプリング回路

121 サンプリング D 形フリップフロップ

125 出力制御回路

130 パルス発生器

160 モード制御回路

10

20

30

40


50

- 1 6 5 目覚ましカウンタ、遷移カウンタ
- 2 1 2 マルチプレクサ
- 2 5 5 データ出力線路
- 2 8 0 電流源
- 2 8 1 ミラー回路
- 4 0 0 マンチェスターコード化データデコーディングシステム
- 4 0 2 逐次カウンタ
- 4 3 0 マンチェスターコード化データデコーディングシステム
- 4 3 1 短休止時間レジスタ
- 4 3 2 長休止時間レジスタ
- 2 I N I 2倍幅パルス表示信号
- 2 X C K 分周されたクロックパルス
- D A S K 復調 A S K 信号 (入力信号)
- D B 2 I N I 同期パルス
- D O U T デコードされたデータ出力信号
- M 2 D A T 遷移表示信号
- M D A T マンチェスターコード化データ信号
- S C L K クロックパルス
- S S M S サンプル命令信号
- T R I G タイミングパルス、すなわち、トリガパルス


10

20


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【 8 】




【 9 】




【 10 】




【 11 】




【 図 1 2 】




【 図 1 3 】




【 図 1 4 】




【 図 1 5 】




【図 16】




【図 17】



【図 18】



【図 19】



フロントページの続き

(72)発明者 ウィリアム エイ . ホワイト
アメリカ合衆国テキサス州ガーランド, プレシディオ ドライブ 5113

審査官 渡辺 未央子

(56)参考文献 特開昭61-113325(JP,A)
特開昭63-139428(JP,A)
特開昭60-084042(JP,A)
特開昭59-193656(JP,A)
特開平03-267821(JP,A)
特開平06-045967(JP,A)
特開昭63-306731(JP,A)

(58)調査した分野(Int.Cl., DB名)
H03M 5/12