



(12)发明专利申请

(10)申请公布号 CN 107957822 A

(43)申请公布日 2018.04.24

(21)申请号 201810027586.9

(22)申请日 2018.01.11

(71)申请人 京东方科技股份有限公司

地址 100015 北京市朝阳区酒仙桥路10号

申请人 鄂尔多斯市源盛光电有限责任公司

(72)发明人 马明超 樊君 李付强

(74)专利代理机构 北京中博世达专利商标代理
有限公司 11274

代理人 申健

(51)Int.Cl.

G06F 3/041(2006.01)


权利要求书2页 说明书10页 附图4页

(54)发明名称

阵列基板及其制造方法、触控显示面板、触
控显示装置

(57)摘要

本发明公开一种阵列基板及其制造方法、触
控显示面板、触控显示装置，涉及触控显示技术
领域，用于降低触控显示面板工作时的功耗，同时
避免因在有机材料上形成金属的触控电极而造成
溅射腔室的污染。所述阵列基板包括：形成在衬底
基板上的薄膜晶体管；绝缘平坦化层，绝缘平坦化层
位于薄膜晶体管上，绝缘平坦化层中具有暴露出薄
膜晶体管的漏极的过孔；像素电极，像素电极位于
绝缘平坦化层背向薄膜晶体管的一侧，像素电极通
过过孔与薄膜晶体管的漏极连接；公共电极，公共电极
位于像素电极背向绝缘平坦化层的一侧；触控电极，
触控电极位于公共电极背向像素电极的一侧，触控电
极与对应的公共电极连接。



1. 一种阵列基板，其特征在于，包括：
形成在衬底基板上的薄膜晶体管；
绝缘平坦化层，所述绝缘平坦化层位于所述薄膜晶体管上，所述绝缘平坦化层中具有暴露出所述薄膜晶体管的漏极的过孔；
像素电极，所述像素电极位于所述绝缘平坦化层背向所述薄膜晶体管的一侧，所述像素电极通过所述过孔与所述薄膜晶体管的漏极连接；
公共电极，所述公共电极位于所述像素电极背向所述绝缘平坦化层的一侧；
触控电极，所述触控电极位于所述公共电极背向所述像素电极的一侧，所述触控电极与对应的所述公共电极连接。
2. 根据权利要求1所述的阵列基板，其特征在于，所述绝缘平坦化层的层数为一层或多层；所述绝缘平坦化层的层数为一层时，该层绝缘平坦化层的厚度大于或等于6μm；所述绝缘平坦化层的层数为多层时，多层所述绝缘平坦化层的总厚度大于或等于6μm。
3. 根据权利要求1所述的阵列基板，其特征在于，所述绝缘平坦化层的层数为两层，其中，靠近所述薄膜晶体管的一层所述绝缘平坦化层的厚度大于或等于4μm，远离所述薄膜晶体管的一层所述绝缘平坦化层的厚度为2μm～4μm。
4. 根据权利要求1所述的阵列基板，其特征在于，所述绝缘平坦化层的材料为亚克力。
5. 根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括保护层，所述保护层覆盖所述触控电极。
6. 根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括位于所述衬底基板上的数据线，所述薄膜晶体管的源极与对应的所述数据线连接；所述触控电极在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影对应。
7. 根据权利要求6所述的阵列基板，其特征在于，除所述公共电极与对应的所述触控电极连接的部位以外，所述公共电极在所述衬底基板上的正投影与所述触控电极在所述衬底基板上的正投影不重叠。
8. 根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管为低温多晶硅薄膜晶体管。
9. 根据权利要求1所述的阵列基板，其特征在于，所述像素电极与所述公共电极之间设置有第一介电层，所述公共电极与所述触控电极之间设置有第二介电层。
10. 根据权利要求9所述的阵列基板，其特征在于，所述第一介电层的材料为无机材料，所述第二介电层的材料为无机材料。
11. 一种触控显示面板，其特征在于，所述触控显示面板包括如权利要求1～10任一所述的阵列基板。
12. 一种触控显示装置，其特征在于，所述触控显示装置包括如权利要求11所述的触控显示面板。
13. 一种如权利要求1～10任一所述的阵列基板的制造方法，其特征在于，包括：
步骤S1、提供衬底基板；
步骤S2、在所述衬底基板上形成薄膜晶体管；
步骤S3、形成绝缘平坦化层以及所述绝缘平坦化层中的过孔，其中，所述绝缘平坦化层位于所述薄膜晶体管上，所述绝缘平坦化层中的过孔暴露出所述薄膜晶体管的漏极；

步骤S4、形成像素电极，所述像素电极通过所述绝缘平坦化层中的过孔与所述薄膜晶体管的漏极连接；

步骤S5、形成公共电极；

步骤S6、形成触控电极，所述触控电极与对应的所述公共电极连接。

14. 根据权利要求13所述的阵列基板的制造方法，其特征在于，所述绝缘平坦化层的层数为多层时，所述步骤S3包括：

步骤S31、沉积一层所述绝缘平坦化层；

步骤S32、在所述绝缘平坦化层中形成暴露出所述漏极的过孔；

步骤S33、重复所述步骤S31和所述步骤S32多次，在后一次形成的绝缘平坦化层中形成的过孔与在前一次形成的绝缘平坦化层中形成的过孔相互连通。

15. 根据权利要求13所述的阵列基板的制造方法，其特征在于，

所述步骤S4之后、所述步骤S5之前，所述阵列基板的制造方法还包括：

步骤S4'、形成第一介电层；

所述步骤S5之后、所述步骤S6之前，所述阵列基板的制造方法还包括：

步骤S5'、形成第二介电层；

所述步骤S6之后，所述阵列基板的制造方法还包括：

步骤S7、形成保护层。

阵列基板及其制造方法、触控显示面板、触控显示装置

技术领域

[0001] 本发明涉及触控显示技术领域，尤其涉及一种阵列基板及其制造方法、触控显示面板、触控显示装置。

背景技术

[0002] 触控显示装置是一种既可以实现显示又可以实现触控的装置，目前，触控显示装置通常包括触控显示面板，触控显示面板通常包括显示面板和触控面板，根据触控面板与显示面板的相对位置关系，可以将触控显示面板划分为内置式触控显示面板和外挂式触控显示面板(Out-cell)，其中，内置式触控显示面板又可以分为内置面内式触控显示面板(In-cell，也称为内嵌式触控显示面板)和内置面上式触控显示面板(On-cell)，由于内置面内式触控显示面板(In-cell)便于制造轻薄化的产品，得到广泛的研究和应用。

[0003] 现有的一种内置面内式触控显示面板(In-cell)通常包括阵列基板，该阵列基板通常包括：衬底基板，依次形成在衬底基板上的薄膜晶体管、触控电极、公共电极和像素电极，触控电极与对应的公共电极连接，像素电极与对应的薄膜晶体管的漏极连接，薄膜晶体管与触控电极之间形成有一层绝缘平坦化层。设置有上述阵列基板的触控显示面板工作时，在显示阶段，薄膜晶体管导通，为像素电极提供像素电压信号，触控电极为公共电极提供公共电压信号，像素电极与公共电极之间构成电压差，实现触控显示面板的显示功能，在触控阶段，触控电极为公共电极提供触控电压信号，公共电极感受到触控后其电压发生变化，实现触控显示面板的触控功能。

[0004] 然而，上述阵列基板中，像素电极位于公共电极背向薄膜晶体管的一侧，设置有上述阵列基板的触控显示面板工作时，在显示阶段，公共电极与薄膜晶体管中的电极如源极之间容易形成较大的电容，因此，为了实现触控显示面板的良好显示，通常需要增加为公共电极提供的公共电压信号的大小，从而造成触控显示面板工作时的功耗增加；同时，上述阵列基板中，触控电极形成在绝缘平坦化层上，而目前触控电极的材料通常为金属，且通常采用溅射工艺形成触控电极，绝缘平坦化层的材料通常为有机材料，因而采用溅射工艺形成触控电极时，容易使得绝缘平坦化层在温度较高的溅射腔室内发生分解，造成溅射腔室的污染。

发明内容

[0005] 本发明的目的在于提供一种阵列基板，用于降低触控显示面板工作时的功耗，同时避免因在有机材料上形成金属的触控电极而造成溅射腔室的污染。

[0006] 为了实现上述目的，本发明提供如下技术方案：

[0007] 一种阵列基板，包括：

[0008] 形成在衬底基板上的薄膜晶体管；

[0009] 绝缘平坦化层，所述绝缘平坦化层位于所述薄膜晶体管上，所述绝缘平坦化层中具有暴露出所述薄膜晶体管的漏极的过孔；

[0010] 像素电极，所述像素电极位于所述绝缘平坦化层背向所述薄膜晶体管的一侧，所述像素电极通过所述过孔与所述薄膜晶体管的漏极连接；

[0011] 公共电极，所述公共电极位于所述像素电极背向所述绝缘平坦化层的一侧；

[0012] 触控电极，所述触控电极位于所述公共电极背向所述像素电极的一侧，所述触控电极与对应的所述公共电极连接。

[0013] 可选的，所述绝缘平坦化层的层数为一层或多层；所述绝缘平坦化层的层数为一层时，该层绝缘平坦化层的厚度大于或等于 $6\mu\text{m}$ ；所述绝缘平坦化层的层数为多层时，多层所述绝缘平坦化层的总厚度大于或等于 $6\mu\text{m}$ 。

[0014] 可选的，所述绝缘平坦化层的层数为两层，其中，靠近所述薄膜晶体管的一层所述绝缘平坦化层的厚度大于或等于 $4\mu\text{m}$ ，远离所述薄膜晶体管的一层所述绝缘平坦化层的厚度为 $2\mu\text{m}\sim 4\mu\text{m}$ 。

[0015] 可选的，所述绝缘平坦化层的材料为亚克力。

[0016] 可选的，所述阵列基板还包括保护层，所述保护层覆盖所述触控电极。

[0017] 可选的，所述阵列基板还包括位于所述衬底基板上的数据线，所述薄膜晶体管的源极与对应的所述数据线连接；所述触控电极在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影对应。

[0018] 可选的，除所述公共电极与对应的所述触控电极连接的部位以外，所述公共电极在所述衬底基板上的正投影与所述触控电极在所述衬底基板上的正投影不重叠。

[0019] 可选的，所述薄膜晶体管为低温多晶硅薄膜晶体管。

[0020] 可选的，所述像素电极与所述公共电极之间设置有第一介电层，所述公共电极与所述触控电极之间设置有第二介电层。

[0021] 可选的，所述第一介电层的材料为无机材料，所述第二介电层的材料为无机材料。

[0022] 本发明提供的阵列基板中，在薄膜晶体管与像素电极之间设置绝缘平坦化层，将公共电极设置在像素电极背向绝缘平坦化层的一侧，而像素电极位于绝缘平坦化层背向薄膜晶体管的一侧，公共电极与薄膜晶体管之间间隔有像素电极和绝缘平坦化层，使得公共电极与薄膜晶体管之间的距离较大，比如公共电极与薄膜晶体管的源极之间的距离较大，并且，像素电极位于薄膜晶体管与公共电极之间，将本发明提供的阵列基板应用于触控显示面板中，触控显示面板工作时，像素电极可以隔断公共电极与薄膜晶体管中各电极之间产生的电力线，因此，将本发明提供的阵列基板应用于触控显示面板中，触控显示面板工作时，可以降低触控显示面板在显示阶段时公共电极与薄膜晶体管中的电极如源极之间的电容，从而可以降低触控显示面板在显示时需要给公共电极提供的电压大小，进而降低触控显示面板工作时的功耗；同时，在本发明提供的阵列基板中，将像素电极形成在绝缘平坦化层上，避免将触控电极形成在绝缘平坦化层上，采用溅射工艺形成触控电极时，不会因为温度较高而造成绝缘平坦化层的分解，从而可以避免采用溅射工艺形成触控电极时引起溅射腔室的污染。

[0023] 本发明的目的在于提供一种触控显示面板，用于降低触控显示面板工作时的功耗，同时避免因在有机材料上形成金属的触控电极而造成溅射腔室的污染。

[0024] 为了实现上述目的，本发明提供如下技术方案：

[0025] 一种触控显示面板，所述触控显示面板包括如上述技术方案所述的阵列基板。

[0026] 所述触控显示面板与上述阵列基板相对于现有技术所具有的优势相同,在此不再赘述。

[0027] 本发明的目的在于提供一种触控显示装置,用于降低触控显示面板工作时的功耗,同时避免因在有机材料上形成金属的触控电极而造成溅射腔室的污染。

[0028] 为了实现上述目的,本发明提供如下技术方案:

[0029] 一种触控显示装置,其特征在于,所述触控显示装置包括如上述技术方案所述的触控显示面板。

[0030] 所述触控显示装置与上述触控显示面板相对于现有技术所具有的优势相同,在此不再赘述。

[0031] 本发明的目的在于提供一种阵列基板的制造方法,用于降低触控显示面板工作时的功耗,同时避免因在有机材料上形成金属的触控电极而造成溅射腔室的污染。

[0032] 为了实现上述目的,本发明提供如下技术方案:

[0033] 一种如上述技术方案所述的阵列基板的制造方法,包括:

[0034] 步骤S1、提供衬底基板;

[0035] 步骤S2、在所述衬底基板上形成薄膜晶体管;

[0036] 步骤S3、形成绝缘平坦化层以及所述绝缘平坦化层中的过孔,其中,所述绝缘平坦化层位于所述薄膜晶体管上,所述绝缘平坦化层中的过孔暴露出所述薄膜晶体管的漏极;

[0037] 步骤S4、形成像素电极,所述像素电极通过所述绝缘平坦化层中的过孔与所述薄膜晶体管的漏极连接;

[0038] 步骤S5、形成公共电极;

[0039] 步骤S6、形成触控电极,所述触控电极与对应的所述公共电极连接。

[0040] 可选的,所述绝缘平坦化层的层数为多层时,所述步骤S3包括:

[0041] 步骤S31、沉积一层所述绝缘平坦化层;

[0042] 步骤S32、在所述绝缘平坦化层中形成暴露出所述漏极的过孔;

[0043] 步骤S33、重复所述步骤S31和所述步骤S32多次,在后一次形成的绝缘平坦化层中形成的过孔与在前一次形成的绝缘平坦化层中形成的过孔相互连通。

[0044] 可选的,所述步骤S4之后、所述步骤S5之前,所述阵列基板的制造方法还包括:

[0045] 步骤S4'、形成第一介电层;

[0046] 所述步骤S5之后、所述步骤S6之前,所述阵列基板的制造方法还包括:

[0047] 步骤S5'、形成第二介电层;

[0048] 所述步骤S6之后,所述阵列基板的制造方法还包括:

[0049] 步骤S7、形成保护层。

[0050] 所述阵列基板的制造方法与上述阵列基板相对于现有技术所具有的优势相同,在此不再赘述。

附图说明

[0051] 此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:

[0052] 图1为本发明实施例提供的阵列基板的平面结构示意图;

- [0053] 图2为图1中A-A向视图；
- [0054] 图3为图1中B-B向视图；
- [0055] 图4为本发明实施例提供的阵列基板的制造方法的流程图；
- [0056] 图5为图4中步骤S2的流程图；
- [0057] 图6为图4中步骤S3的流程图。

[0058] 附图标记：

- | | |
|-------------------|------------|
| [0059] 1-栅线， | 2-数据线， |
| [0060] 10-衬底基板， | 11-薄膜晶体管， |
| [0061] 111-有源层， | 112-栅极绝缘层， |
| [0062] 113-栅极， | 114-层间绝缘层， |
| [0063] 115-源极， | 116-漏极， |
| [0064] 12-绝缘平坦化层， | 13-像素电极， |
| [0065] 14-第一介电层， | 15-公共电极， |
| [0066] 16-第二介电层， | 17-触控电极， |
| [0067] 18-保护层。 | |

具体实施方式

[0068] 为了进一步说明本发明实施例提供的阵列基板及其制造方法、触控显示面板、触控显示装置，下面结合说明书附图进行详细描述。

[0069] 请参阅图1和图2，本发明实施例提供的阵列基板包括：形成在衬底基板10上的薄膜晶体管11；绝缘平坦化层12，绝缘平坦化层12位于薄膜晶体管11上，绝缘平坦化层12中具有暴露出薄膜晶体管11的漏极116的过孔；像素电极13，像素电极13位于绝缘平坦化层12背向薄膜晶体管11的一侧，像素电极13通过绝缘平坦化层12中的过孔与薄膜晶体管11的漏极116连接；公共电极15，公共电极15位于像素电极13背向绝缘平坦化层12的一侧；触控电极17，触控电极17位于公共电极15背向像素电极13的一侧，触控电极17与对应的公共电极15连接。

[0070] 举例来说，请继续参阅图1和图2，本发明实施例提供一种阵列基板，该阵列基板应用于触控显示面板，实现触控显示面板的显示功能和触控功能，该阵列基板包括衬底基板10以及依次形成在衬底基板10上的薄膜晶体管11、绝缘平坦化层12、像素电极13、触控电极17和公共电极15，薄膜晶体管11的数量包括多个，多个薄膜晶体管11在衬底基板10上呈阵列排布；绝缘平坦化层12位于薄膜晶体管11上，并覆盖薄膜晶体管11；像素电极13形成在绝缘平坦化层12上，像素电极13位于绝缘平坦化层12背向薄膜晶体管11的一侧，像素电极13的数量为多个，多个像素电极13呈阵列排布，每个像素电极13通过绝缘平坦化层12中对应的过孔与对应的薄膜晶体管11的漏极116连接，像素电极13的材料可以选用ITO(Indium Tin Oxide, 钨锡氧化物)、IGZO(Indium Gallium Zinc Oxide, 钨镓锌氧化物)等透明导电材料；公共电极15位于像素电极13背向绝缘平坦化层12的一侧，公共电极15位于像素电极13的上方，公共电极15的材料可以选用ITO(Indium Tin Oxide, 钨锡氧化物)、IGZO(Indium Gallium Zinc Oxide, 钨镓锌氧化物)等透明导电材料；触控电极17位于公共电极15背向像素电极13的一侧，即触控电极17位于的公共电极15上方，触控电极17与对应公共电极15的

连接。

[0071] 当将本发明实施例提供的阵列基板应用于触控显示面板中，触控显示面板工作时，在显示阶段，薄膜晶体管11导通，薄膜晶体管11为像素电极13提供像素电压信号，同时，通过触控电极17为对应的公共电极15提供公共电压信号，此时，像素电极13与公共电极15之间产生电压差，以实现触控显示面板的显示功能；在触控阶段，通过触控电极17为对应的公共电极15提供触控电压信号，当触控发生时，公共电极15上的电压信号发生变化，以实现触控显示面板的触控功能。

[0072] 由上述可知，本发明实施例提供的阵列基板中，在薄膜晶体管11与像素电极13之间设置绝缘平坦化层12，将公共电极15设置在像素电极13背向绝缘平坦化层12的一侧，公共电极15与薄膜晶体管11之间间隔有像素电极13和绝缘平坦化层12，使得公共电极15与薄膜晶体管11之间的距离较大，比如公共电极15与薄膜晶体管11的源极115之间的距离较大，并且，像素电极13位于薄膜晶体管11与公共电极15之间，将本发明提供的阵列基板应用于触控显示面板中，触控显示面板工作时，像素电极13可以隔断公共电极15与薄膜晶体管11中各电极之间产生的电力线，因此，将本发明实施例提供的阵列基板应用于触控显示面板中，触控显示面板工作时，可以降低触控显示面板在显示阶段时公共电极15与薄膜晶体管11中的电极如源极115之间的电容，从而可以降低触控显示面板在显示时需要给公共电极15提供的电压大小，进而降低触控显示面板工作时的功耗；同时，在本发明实施例提供的阵列基板中，将像素电极13形成在绝缘平坦化层12上，避免将触控电极17形成在绝缘平坦化层12上，采用溅射工艺形成触控电极17时，不会因为温度较高而造成绝缘平坦化层12的分解，从而可以避免采用溅射工艺形成触控电极17时引起溅射腔室的污染。

[0073] 另外，在现有技术中，薄膜晶体管11上的绝缘平坦化层12的材料为有机材料时，为了防止采用溅射工艺在绝缘平坦化层12上形成触控电极17时引起有机材料的分解，通常会在形成该绝缘平坦化层12并在该绝缘平坦化层12与漏极116对应的部位形成过孔后，形成一层无机材料保护层，该无机材料保护层与漏极116对应的部位也形成有过孔，无机材料保护层中的过孔的直径小于绝缘平坦化层12中的过孔的直径，因而需要专门配备一个掩膜版，以形成无机材料保护层中的过孔，造成制造阵列基板的工艺繁琐，且成本较高；而本发明实施例中，避免在有机材料的绝缘平坦化层12上形成触控电极17，因而无需备用多个掩膜版，简化了制造阵列基板的工艺步骤，并降低了制造阵列基板的成本。

[0074] 再者，在本发明实施例提供的阵列基板中，像素电极13与公共电极14之间不存在其它导电膜层，因此，将本发明实施例提供的阵列基板应用于触控显示面板中，触控显示面板工作时，在显示阶段，可以使得像素电极13与公共电极15之间的存储电容更加稳定，从而改善触控显示面板的显示效果。

[0075] 将上述实施例提供的阵列基板应用于触控显示面板中，触控显示面板工作时，在显示阶段，薄膜晶体管11导通，薄膜晶体管11为像素电极13提供像素电压信号，同时，通过触控电极17为对应的公共电极15提供公共电压信号，此时，像素电极13与公共电极15之间产生电压差，以实现触控显示面板的显示功能；在触控阶段，通过触控电极17为公共电极15提供触控电压信号，以实现触控显示面板的触控功能。因此，在显示阶段，公共电极15与像素电极13共同实现触控显示面板的显示功能，在触控阶段，公共电极15作为触控感应元件的一部分，实现触控显示面板的触控功能，因此，在本发明实施例中，公共电极15的数量为

多个,每个公共电极15的覆盖面积可以根据实际需要进行设定,例如,可以根据所需要的触控分辨率以及触控驱动芯片所能支持的触控电极17的数量来确定。

[0076] 上述实施例中,绝缘平坦化层12的层数以及总厚度可以根据实际需要进行设定。例如,绝缘平坦化层12的层数可以为一层,此时,该层绝缘平坦化层12的厚度可以设定为大于或等于 $6\mu\text{m}$,如此,可以使得公共电极15与薄膜晶体管11之间的距离更大,进而减小触控显示面板工作时触控显示面板在显示阶段公共电极15与薄膜晶体管11中的电极如源极115之间的电容,从而可以降低触控显示面板在显示时需要给公共电极15提供的电压大小,进而降低触控显示面板工作时的功耗。

[0077] 或者,绝缘平坦化层12的层数也可以为多层,例如绝缘平坦化层12的层数可以为两层、三层或三层以上,多层绝缘平坦化层12层叠设置,并覆盖薄膜晶体管11,此时,多层绝缘平坦化层12的总厚度可以设定为大于或等于 $6\mu\text{m}$,如此,与绝缘平坦化层12的层数为一层相比,当设定的绝缘平坦化层12的总厚度一定时,多层绝缘平坦化层12中的每层绝缘平坦化层12的厚度较小,可以减少形成绝缘平坦化层12的工艺难度,同时也方便在绝缘平坦化层12中形成过孔。需要说明的是,绝缘平坦化层12的层数为多层时,每层绝缘平坦化层12与薄膜晶体管11的漏极116对应的部位,设置有贯穿该绝缘平坦化层12的过孔,该过孔暴露出薄膜晶体管11的漏极116,各层绝缘平坦化层12中的过孔相互连通。

[0078] 本发明实施例提供的阵列基板中,在薄膜晶体管11与像素电极13之间设置至少一层绝缘平坦化层12,且该至少一层绝缘平坦化层12的总厚度大于或等于 $6\mu\text{m}$,与现有技术中通过一层无机材料的绝缘平坦化层12来实现薄膜晶体管11与像素电极13之间的绝缘相比,可以增加薄膜晶体管11与像素电极13之间的绝缘可靠性,同时还增加了公共电极15与薄膜晶体管11之间的距离。

[0079] 在上述实施例中,绝缘平坦化层12的层数为至少一层,实际应用中,绝缘平坦化层12的层数可以根据产品实际需要、制造工艺能力等来确定,例如,根据产品实际需要计算阵列基板中像素电极13与薄膜晶体管11之间的距离,也可以理解为绝缘平坦化层12的总厚度,该总厚度一般需要大于或等于 $6\mu\text{m}$,然后根据计算得到的总厚度、绝缘平坦化层12的制造工艺、以及制造绝缘平坦化层12时所采用的制造工艺的工艺能力(如制造工艺能达到的膜层的最大厚度)等,计算绝缘平坦化层12的层数。

[0080] 在本发明实施例中,请继续参阅图2,绝缘平坦化层12的层数可以选用为两层,此时,与绝缘平坦化层12的层数为一层相比,可以在满足绝缘平坦化层12的总厚度的要求下,在一定程度上增加该总厚度,以增加薄膜晶体管11与像素电极13之间的距离,增加薄膜晶体管11与公共电极15之间的距离,减小触控显示面板工作时公共电极15与薄膜晶体管11中的电极如源极115之间的电容,进而降低触控显示面板工作时的功耗;同时,与绝缘平坦化层12的层数为三层或三层以上相比,可以在满足绝缘平坦化层12的总厚度的要求下,减少制造阵列基板时的工艺步骤。

[0081] 当绝缘平坦化层12的层数选用为两层时,在本发明实施例中,靠近薄膜晶体管11的一层绝缘平坦化层12的厚度大于或等于 $4\mu\text{m}$,即完成薄膜晶体管11的形成后,先形成的一层绝缘平坦化层12的厚度大于或等于 $4\mu\text{m}$,如此,可加强该层绝缘平坦化层12对衬底基板10上已形成的结构的平坦化效果,便于后续绝缘平坦化层12的形成,同时,由于该绝缘平坦化层12所起到的作用主要是平坦化,而薄膜晶体管11的漏极116在衬底基板10上通常为凸起

状态,因而该绝缘平坦化层12与薄膜晶体管11的漏极116对应的部位的厚度通常会较小(一般小于该层绝缘平坦化层12的实际设定厚度),不会造成该层绝缘平坦化层12中过孔的形成难度增加。

[0082] 当绝缘平坦化层12的层数选用为两层时,在本发明实施例中,远离薄膜晶体管11的一层绝缘平坦化层12的厚度为 $2\mu\text{m} \sim 4\mu\text{m}$,即完成薄膜晶体管11的形成以及第一层绝缘平坦化层12的形成后,后形成的一层绝缘平坦化层12的厚度可以为 $2\mu\text{m} \sim 4\mu\text{m}$ 。第一层绝缘平坦化层12形成后,第一层绝缘层平坦化层背向衬底基板10的表面基本上平整,即第一层绝缘层平坦化层在图2中的上表面基本平整,因而后续形成的绝缘平坦化层12的厚度在各个区域基本上相同,将后形成的一层绝缘平坦化层12的厚度选择为 $2\mu\text{m} \sim 4\mu\text{m}$,可以在保证多层绝缘平坦化层12的总厚度达到要求的前提下,防止因该层绝缘平坦化层12的厚度太大而造成该绝缘平坦化层12中的过孔的形成难度增加。

[0083] 值得一提的是,当绝缘平坦化层12的层数为多层,在形成多层绝缘平坦化层12以及贯穿各绝缘平坦化层12的过孔时,可以采用如下方式:方式一,可以先依次层叠形成多层绝缘平坦化层12,然后采用构图工艺一次性形成贯穿各绝缘平坦化层12的贯穿孔,该贯穿孔暴露出薄膜晶体管11的漏极116,以在每层绝缘平坦化层12中形成过孔;或者,方式二,每形成一层绝缘平坦化层12,采用构图工艺在该绝缘平坦化层12中形成贯穿该绝缘平坦化层12的过孔,该过孔与薄膜晶体管11的漏极116对应,该过孔暴露出薄膜晶体管11的漏极116,并且,该过孔与前一层绝缘平坦化层12中的过孔相互连通,举例来说,假设绝缘平坦化层12的层数为两层,采用方式二时,可以先形成第一层绝缘平坦化层12,第一层绝缘平坦化层12覆盖薄膜晶体管11和衬底基板10,然后在第一层绝缘平坦化层12与薄膜晶体管11的漏极116对应的部位形成过孔,第一层绝缘平坦化层12中的过孔暴露出薄膜晶体管11的漏极116,然后形成第二层绝缘平坦化层12,第二层绝缘平坦化层12位于第一层绝缘平坦化层12上并覆盖第一层绝缘平坦化层12,然后在第二层绝缘平坦化层12与薄膜晶体管11的漏极116对应的部位形成过孔,第二层绝缘平坦化层12中的过孔与第一层绝缘平坦化层12中的过孔对应且相互连通,第二层绝缘平坦化层12中的过孔暴露出薄膜晶体管11的漏极116。

[0084] 在上述实施例中,绝缘平坦化层12的材料可以根据实际需要进行选择,例如,绝缘层平坦化层的材料可以选择为有机材料,如亚克力。将绝缘平坦化层12的材料设定为有机材料,与无机材料的绝缘平坦化层12相比,可以增加绝缘平坦化层12的厚度,同时,在形成过孔时,只需要曝光、显影即可,无需进行刻蚀、去胶,因而可以减少制造阵列基板时的工艺步骤。

[0085] 请继续参阅图2和图3,本发明实施例提供的阵列基板还包括保护层18,保护层18覆盖触控电极17,保护层18的材料可以为有机材料如亚克力或无机材料如 SiN_x (氮化硅)。保护层18的设置,可以对触控电极17进行保护,防止金属的触控电极17发生氧化,同时,保护层18还可以起到平坦化的作用,以便后续形成如取向膜等功能膜层。

[0086] 请继续参阅图1、图2和图3,本发明实施例提供的阵列基板还包括位于衬底基板10上的数据线2,薄膜晶体管11的源极115与对应的数据线2连接;触控电极17在衬底基板10上的正投影与数据线2在衬底基板10上的正投影对应,需要注意的是,此处“触控电极17在衬底基板10上的正投影与数据线2在衬底基板10上的正投影对应”,可以理解为触控电极17在衬底基板10上的正投影与数据线2在衬底基板10上的正投影完全重合,或者,触控电极17在

衬底基板10上的正投影落入数据线2在衬底基板10上的正投影内,或者,触控电极17在衬底基板10上的正投影覆盖数据线2在衬底基板10上的正投影,且沿垂直于数据线2的方向,触控电极17在衬底基板10上的正投影略大于数据线2在衬底基板10上的正投影。触控电极17在衬底基板10上的正投影与数据线2在衬底基板10上的正投影对应,也就是说,触控电极17形成在数据线2的正上方,因而触控电极17不会覆盖像素显示区,因而不会对触控显示面板的开口率造成不良影响。

[0087] 请继续参阅图1和图3,在本发明实施例中,除公共电极15与对应的触控电极17连接的部位以外,公共电极15在衬底基板10上的正投影与触控电极17在衬底基板10上的正投影不重叠,也就是说,公共电极15触控电极17对应的部分中,除公共电极15与对应的触控电极17连接的部位以外,均去除,因而可以减少公共电极15与数据线2对应的面积,从而可以减小触控显示面板在显示时公共电极15与数据线2之间的电容,进而降低触控显示面板工作时的功耗。

[0088] 在上述实施例中,薄膜晶体管11的类型可以根据实际需要进行设定,例如,薄膜晶体管11可以根据有源层111的材料来选择,如薄膜晶体管11可以为非晶硅薄膜晶体管、单晶硅薄膜晶体管、多晶硅薄膜晶体管、金属氧化物薄膜晶体管等;或/和,薄膜晶体管11可以根据结构来选择,如薄膜晶体管11可以为顶栅型薄膜晶体管、底栅型薄膜晶体管。在本发明实施例中,薄膜晶体管11中有源层111的材料选择为低温多晶硅,结构选择为顶栅型,即本发明实施例中的薄膜晶体管11为顶栅型低温多晶硅薄膜晶体管,具体地,请参阅图2,在本发明实施例中,薄膜晶体管11包括有源层111、栅极绝缘层112、栅极113、层间绝缘层114、源极115和漏极116,有源层111形成在衬底基板10上,有源层111的材料为低温多晶硅,栅极绝缘层112覆盖有源层111和衬底基板10,栅极113形成在栅极绝缘层112上与有源层111对应的部位,与栅极113同层设置有栅线1,栅极113与对应的栅线1连接,层间绝缘层114覆盖栅极113、栅线1和栅极绝缘层112,源极115和漏极116形成在层间绝缘层114上,源极115在衬底基板10上的正投影和漏极116在衬底基板10上的正投影位于沿平行于栅线1的方向栅极113在衬底基板10上的正投影的两侧,源极115和漏极116分别通过贯穿层间绝缘层114和栅极绝缘层112的过孔与有源层111连接,与源极115、漏极116同层设置有数据线2,源极115与对应的数据线2连接,数据线2与栅线1相互垂直交叉,划分出像素区。

[0089] 请继续参阅图2和图3,在本发明实施例中,像素电极13与公共电极15之间设置有第一介电层14,以使像素电极13与公共电极15之间绝缘,第一介电层14的材料可以为无机材料或有机材料,优选为无机材料,以增大像素电极13与公共电极15之间的存储电容。

[0090] 请继续参阅图2和图3,在本发明实施例中,公共电极15与触控电极17之间设置有第二介电层16,以使公共电极15与触控电极17之间除连接处以外绝缘,第二介电层16的材料可以为无机材料如 SiO_x (氧化硅)、 SiN_x (氧化硅)、 SiNO (氮氧化硅),以防止后续采用溅射工艺形成金属材质的触控电极17时引起第一介电层14的分解,从而防止采用溅射工艺形成金属材质的触控电极17时引起溅射腔室的污染。

[0091] 需要说明的是,上述实施例中,有机材料可以根据实际需要进行选择,如有机材料可以为亚克力、聚酰亚胺等,无机材料也可以根据实际需要进行选择,如无机材料可以为 SiO_x (氧化硅)、 SiN_x (氧化硅)、 SiNO (氮氧化硅)等。

[0092] 本发明实施例还提供一种触控显示面板,所述触控显示面板包括如上述实施例所

述的阵列基板。

[0093] 所述触控显示面板与上述阵列基板相对于现有技术所具有的优势相同,在此不再赘述。

[0094] 本发明实施例还提供一种触控显示装置,所述触控显示装置包括如上述实施例所述的触控显示面板。

[0095] 所述触控显示装置与上述触控显示面板相对于现有技术所具有的优势相同,在此不再赘述。

[0096] 请参阅图4,本发明实施例还提供一种阵列基板的制造方法,用于制造如上述实施例所述的阵列基板,所述阵列基板的制造方法包括:

[0097] 步骤S1、提供衬底基板。

[0098] 步骤S2、在衬底基板上形成薄膜晶体管。

[0099] 步骤S3、形成绝缘平坦化层以及绝缘平坦化层中的过孔,其中,绝缘平坦化层位于薄膜晶体管上,绝缘平坦化层中的过孔均暴露出薄膜晶体管的漏极。

[0100] 步骤S4、形成像素电极,像素电极通过绝缘平坦化层中的过孔与薄膜晶体管的漏极连接。

[0101] 步骤S5、形成公共电极。

[0102] 步骤S6、形成触控电极,触控电极与对应的公共电极连接。

[0103] 所述阵列基板的制造方法与上述阵列基板相对于现有技术所具有的优势相同,在此不再赘述。

[0104] 其中,请参阅图5,步骤S2、在衬底基板上形成薄膜晶体管可以包括:

[0105] 步骤S21、在衬底基板上形成有源层。

[0106] 步骤S22、形成栅极绝缘层,栅极绝缘层覆盖有源层和衬底基板。

[0107] 步骤S23、在栅极绝缘层上形成栅极,栅极与有源层对应。其中,与栅极同时形成的还有位于栅极绝缘层上的栅线,栅极与对应的栅线连接。

[0108] 步骤S24、形成层间绝缘层,层间绝缘层覆盖栅极、栅线和栅极绝缘层。

[0109] 步骤S25、沿平行于栅线的方向在栅极的两侧分别形成贯穿层间绝缘层和栅极绝缘层的过孔。

[0110] 步骤S26、形成源极和漏极,源极和漏极分别通过对应的、贯穿层间绝缘层和栅极绝缘层的过孔与有源层连接。其中,与源极、漏极同时形成的还有位于层间绝缘层上的数据线,源极与对应的数据线连接。

[0111] 上述实施例中,请参阅图6,绝缘平坦化层的层数为多层时,步骤S3、形成绝缘平坦化层以及绝缘平坦化层中的过孔,可以包括:

[0112] 步骤S31、沉积一层绝缘平坦化层。

[0113] 步骤S32、在绝缘平坦化层中形成暴露出漏极的过孔。

[0114] 步骤S33、重复步骤S31和步骤S32多次,后一次在绝缘平坦化层中形成的过孔与前一次在绝缘平坦化层中形成的过孔相互连通。

[0115] 请继续参阅图4,在本发明实施例提供阵列基板的制造方法中,步骤S4之后、步骤S5之前,所述阵列基板的制造方法还包括:

[0116] 步骤S4'、形成第一介电层。

- [0117] 步骤S5之后、步骤S6之前,所述阵列基板的制造方法还包括:
- [0118] 步骤S5'、形成第二介电层。
- [0119] 步骤S6之后,所述阵列基板的制造方法还包括:
- [0120] 步骤S7、形成保护层。
- [0121] 在上述实施方式的描述中,具体特征、结构、材料或者特点可以在任何一个或多个实施例或示例中以合适的方式结合。
- [0122] 以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。




图1




图2




图3




图4




图5




图6