

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成26年8月21日(2014.8.21)

【公開番号】特開2013-84644(P2013-84644A)

【公開日】平成25年5月9日(2013.5.9)

【年通号数】公開・登録公報2013-022

【出願番号】特願2011-221519(P2011-221519)

【国際特許分類】

H 01 L 27/11 (2006.01)

H 01 L 21/8244 (2006.01)

【F I】

H 01 L 27/10 3 8 1

【手続補正書】

【提出日】平成26年7月3日(2014.7.3)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0023

【補正方法】変更

【補正の内容】

【0023】

同様に、S R A M 1においては、ダミーゲート電極2の下に存在するP型のアクティブ領域40a(P型ウェル領域40)により、第2方向Tに隣接するメモリセル1aのN型領域3h同士(或いはN型領域3f(ビット線XBL)同士)が電気的に分離される。また、S R A M 1においては、ダミーゲート電極2の下に存在するN型のアクティブ領域30a又は30b(N型ウェル領域30)により、第2方向Tに隣接するメモリセル1aのP型領域3e同士又は3j同士が電気的に分離される。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0052

【補正方法】変更

【補正の内容】

【0052】

図11及び図12は別形態のS R A M の別例を示す図である。図11は要部平面模式図である。図12は要部断面模式図であって、(A)は図11のM7-M7断面模式図、(B)は図11のM8-M8断面模式図である。尚、説明の便宜上、図11及び図12では、上記のS R A M 1及びS R A M 100と同等又は対応する要素には同じ符号を付している。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0058

【補正方法】変更

【補正の内容】

【0058】

S R A M 1では、図1、図2及び図3(A)のように、第2方向Tに並ぶメモリセル1aの、各トランスマジックアトランジスタTf1のゲート電極2aが、第2方向Tに延在されるワード線WL1にコンタクト電極4mで電気的に接続される。ワード線WL1は、トランスマジックアトランジスタTf1及びドライバトランジスタDr1が形成されるP型ウェル領域20のP型タップ領域21に電気的に接続される。これにより、第2方向Tに並ぶ各メモ

リセル 1 aにおいて、トランസファトランジスタ T f 1 のゲート電極 2 a (ワード線 W L 1) と、トランസファトランジスタ T f 1 及びドライバトランジ스타 D r 1 が形成される P 型ウェル領域 2 0 とが、短絡される (D T M O S)。

【手続補正 4】

【補正対象書類名】明細書

【補正対象項目名】0 0 5 9

【補正方法】変更

【補正の内容】

【0 0 5 9】

同様に、S R A M 1 では、第 2 方向 T に並ぶメモリセル 1 a の、各トランസファトランジスタ T f 2 のゲート電極 2 d が、ワード線 W L 2 にコンタクト電極 4 n で電気的に接続される。ワード線 W L 2 は、トランsusファトランジスタ T f 2 及びドライバトランジ스타 D r 2 が形成される P 型ウェル領域 4 0 の P 型タップ領域 4 1 に電気的に接続される。これにより、第 2 方向 T に並ぶ各メモリセル 1 a において、トランsusファトランジ스타 T f 2 のゲート電極 2 d (ワード線 W L 2) と、トランsusファトランジ스타 T f 2 及びドライバトランジ스타 D r 2 が形成される P 型ウェル領域 4 0 とが、短絡される (D T M O S)。

。

【手続補正 5】

【補正対象書類名】明細書

【補正対象項目名】0 0 7 5

【補正方法】変更

【補正の内容】

【0 0 7 5】

P 型ウェル領域 2 0 及び P 型ウェル領域 4 0 の形成後、図 1 5 に示すように、N 型ウェル領域 3 0 及び N 型ウェル領域 5 0 を形成する。N 型ウェル領域 3 0 は、フォトリソグラフィ技術及びイオン注入技術を用い、P M O S (ロードトランジスタ) を形成する領域、及び P M O S のタップ領域に、リン、ヒ素等の N 型不純物 7 2 を導入して、形成する (図 1 5 (A), (C))。N 型ウェル領域 5 0 は、隣接するメモリセル 1 a の第 1 方向 S の境界 B b が含まれる領域に、N 型不純物 7 2 を導入して、形成する (図 1 5 (A), (C))。N 型不純物 7 2 は、犠牲酸化層 1 2 を通じて半導体基板 1 0 内に導入され、その後、この工程で或いは後の工程で行われるアニールによって拡散、活性化される。

【手続補正 6】

【補正対象書類名】明細書

【補正対象項目名】0 0 9 3

【補正方法】変更

【補正の内容】

【0 0 9 3】

上記図 2 2 の工程まで行った後、図 2 3 に示すように、コンタクト電極 4 a ~ 4 j , 4 m , 4 n , 3 1 a , 2 1 a , 4 1 a を形成する。

コンタクト電極 4 a ~ 4 j , 4 m , 4 n , 3 1 a , 2 1 a , 4 1 a の形成に先立ち、まず上記図 2 1 , 2 2 の工程で述べた N 型領域 3 a , 3 b , 3 c , 3 f , 3 g , 3 h 、P 型領域 3 d , 3 e , 3 i , 3 j 、N 型タップ領域 3 1 、P 型タップ領域 2 1 及び P 型タップ領域 4 1 にサリサイド層 7 7 を形成する。その後、層間絶縁膜 7 8 を形成し、その層間絶縁膜 7 8 のコンタクト電極 4 a ~ 4 j , 4 m , 4 n , 3 1 a , 2 1 a , 4 1 a を形成する領域 (N 型領域 3 a , 3 b , 3 c , 3 f , 3 g , 3 h 、P 型領域 3 d , 3 e , 3 i , 3 j 、N 型タップ領域 3 1 、P 型タップ領域 2 1 、P 型タップ領域 4 1) にコンタクトホール 7 8 a を形成する。そして、コンタクトホール 7 8 a を、タングステンや銅等の導電材料で埋め込み、コンタクト電極 4 a ~ 4 j , 4 m , 4 n , 3 1 a , 2 1 a , 4 1 a を形成する。

【手続補正 7】

【補正対象書類名】明細書

【補正対象項目名】0095

【補正方法】変更

【補正の内容】

【0095】

以上のようにして、上記S R A M 1を形成することができる。

次に、第2の実施の形態について説明する。

図24及び図25は第2の実施の形態に係るS R A Mの一例を示す図である。図24は要部平面模式図である。図25は要部断面模式図であって、(A)は図24のM11-M11断面模式図、(B)は図24のM12-M12断面模式図である。尚、説明の便宜上、上記のS R A M 1と同等又は対応する要素には同じ符号を付している。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0099

【補正方法】変更

【補正の内容】

【0099】

上記のように、S R A M 1 Aでは、第1方向Sに隣接するメモリセル1 A aのP型ウェル領域20間及びP型ウェル領域40間を、素子分離層11とN型ウェル領域60で電気的に分離する。そのため、素子分離層11の幅は、第1方向Sに隣接するメモリセル1 A aのアクティブ領域20a間及びアクティブ領域40a間に設計、製造上必要とされる最小間隔まで狭めることが可能になる。但し、上記S R A M 1同様、このS R A M 1 Aにおいても、第1方向Sに隣接するメモリセル1 A aのゲート電極2a間及びゲート電極2d間は分離されるため、ゲート電極2a間及びゲート電極2d間に設計、製造上必要とされる最小間隔が確保される。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0100

【補正方法】変更

【補正の内容】

【0100】

このようにゲート電極2a間及びゲート電極2d間に所定の間隔を確保するために、メモリセル1 A aは、第1方向Sについて、片側につき長さL6(ゲート電極2a間又はゲート電極2d間の間隔の半分)だけ増加する。例えば、長さL6が0.12μm(両側で0.24μm)とすると、S R A M 1 Aのメモリセル1 A aのセル面積は概ね、(1.17μm+0.24μm)×(0.5μm+0.24μm)=1.0434μm²と見積もられる。S R A M 1 Aのメモリセル1 A aでは、0.5Vセル(図7(B))、セル面積1.44μm²)よりもそのセル面積を抑えることが可能になる。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0142

【補正方法】変更

【補正の内容】

【0142】

第2方向Tに隣接するメモリセル1 B aの境界B aには、ダミーゲート電極2が設けられる。ダミーゲート電極2の下に存在するP型のアクティブ領域40bにより、第2方向Tに隣接するメモリセル1 B aのN型領域3w(読み出しビット線RBL)同土或いはN型領域3u同土が電気的に分離される。読み出しビット線RBLは、この例では、第1方向Sに延在される。