

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 7 部門第 2 区分

【発行日】平成 26 年 8 月 21 日 (2014.8.21)

【公開番号】特開 2013-84644 (P2013-84644A)

【公開日】平成 25 年 5 月 9 日 (2013.5.9)

【年通号数】公開・登録公報 2013-022

【出願番号】特願 2011-221519 (P2011-221519)

【国際特許分類】

H 0 1 L 27/11 (2006.01)

H 0 1 L 21/8244 (2006.01)

【 F I 】

H 0 1 L 27/10 3 8 1

【手続補正書】

【提出日】平成 26 年 7 月 3 日 (2014.7.3)

【手続補正 1】

【補正対象書類名】明細書

【補正対象項目名】0 0 2 3

【補正方法】変更

【補正の内容】

【 0 0 2 3 】

同様に、S R A M 1 においては、ダミーゲート電極 2 の下に存在する P 型のアクティブ領域 4 0 a ( P 型ウェル領域 4 0 ) により、第 2 方向 T に隣接するメモリセル 1 a の N 型領域 3 h 同士 ( 或いは N 型領域 3 f ( ビット線 X B L ) 同士 ) が電氣的に分離される。また、S R A M 1 においては、ダミーゲート電極 2 の下に存在する N 型のアクティブ領域 3 0 a 又は 3 0 b ( N 型ウェル領域 3 0 ) により、第 2 方向 T に隣接するメモリセル 1 a の P 型領域 3 e 同士又は 3 j 同士が電氣的に分離される。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】0 0 5 2

【補正方法】変更

【補正の内容】

【 0 0 5 2 】

図 1 1 及び図 1 2 は別形態の S R A M の別例を示す図である。図 1 1 は要部平面模式図である。図 1 2 は要部断面模式図であって、( A ) は図 1 1 の M 7 - M 7 断面模式図、( B ) は図 1 1 の M 8 - M 8 断面模式図である。尚、説明の便宜上、図 1 1 及び図 1 2 では、上記の S R A M 1 及び S R A M 1 0 0 と同等又は対応する要素には同じ符号を付している。

【手続補正 3】

【補正対象書類名】明細書

【補正対象項目名】0 0 5 8

【補正方法】変更

【補正の内容】

【 0 0 5 8 】

S R A M 1 では、図 1、図 2 及び図 3 ( A ) のように、第 2 方向 T に並ぶメモリセル 1 a の、各トランスファトランジスタ T f 1 のゲート電極 2 a が、第 2 方向 T に延在されるワード線 W L 1 にコンタクト電極 4 m で電氣的に接続される。ワード線 W L 1 は、トランスファトランジスタ T f 1 及びドライバトランジスタ D r 1 が形成される P 型ウェル領域 2 0 の P 型タップ領域 2 1 に電氣的に接続される。これにより、第 2 方向 T に並ぶ各メモ

リセル 1 a において、トランスファートランジスタ T f 1 のゲート電極 2 a (ワード線 W L 1) と、トランスファートランジスタ T f 1 及びドライバートランジスタ D r 1 が形成される P 型ウェル領域 2 0 とが、短絡される (D T M O S)。

【手続補正 4】

【補正対象書類名】明細書

【補正対象項目名】0 0 5 9

【補正方法】変更

【補正の内容】

【0 0 5 9】

同様に、S R A M 1 では、第 2 方向 T に並ぶメモリセル 1 a の、各トランスファートランジスタ T f 2 のゲート電極 2 d が、ワード線 W L 2 にコンタクト電極 4 n で電氣的に接続される。ワード線 W L 2 は、トランスファートランジスタ T f 2 及びドライバートランジスタ D r 2 が形成される P 型ウェル領域 4 0 の P 型タップ領域 4 1 に電氣的に接続される。これにより、第 2 方向 T に並ぶ各メモリセル 1 a において、トランスファートランジスタ T f 2 のゲート電極 2 d (ワード線 W L 2) と、トランスファートランジスタ T f 2 及びドライバートランジスタ D r 2 が形成される P 型ウェル領域 4 0 とが、短絡される (D T M O S)。

【手続補正 5】

【補正対象書類名】明細書

【補正対象項目名】0 0 7 5

【補正方法】変更

【補正の内容】

【0 0 7 5】

P 型ウェル領域 2 0 及び P 型ウェル領域 4 0 の形成後、図 1 5 に示すように、N 型ウェル領域 3 0 及び N 型ウェル領域 5 0 を形成する。N 型ウェル領域 3 0 は、フォトリソグラフィ技術及びイオン注入技術を用い、P M O S (ロードトランジスタ) を形成する領域、及び P M O S のタップ領域に、リン、ヒ素等の N 型不純物 7 2 を導入して、形成する (図 1 5 (A), (C))。N 型ウェル領域 5 0 は、隣接するメモリセル 1 a の第 1 方向 S の境界 B b が含まれる領域に、N 型不純物 7 2 を導入して、形成する (図 1 5 (A), (C))。N 型不純物 7 2 は、犠牲酸化層 1 2 を通って半導体基板 1 0 内に導入され、その後、この工程で或いは後の工程で行われるアニールによって拡散、活性化される。

【手続補正 6】

【補正対象書類名】明細書

【補正対象項目名】0 0 9 3

【補正方法】変更

【補正の内容】

【0 0 9 3】

上記図 2 2 の工程まで行った後、図 2 3 に示すように、コンタクト電極 4 a ~ 4 j , 4 m , 4 n , 3 1 a , 2 1 a , 4 1 a を形成する。

コンタクト電極 4 a ~ 4 j , 4 m , 4 n , 3 1 a , 2 1 a , 4 1 a の形成に先立ち、まず上記図 2 1 , 2 2 の工程で述べた N 型領域 3 a , 3 b , 3 c , 3 f , 3 g , 3 h 、P 型領域 3 d , 3 e , 3 i , 3 j 、N 型タップ領域 3 1 、P 型タップ領域 2 1 及び P 型タップ領域 4 1 にサリサイド層 7 7 を形成する。その後、層間絶縁膜 7 8 を形成し、その層間絶縁膜 7 8 のコンタクト電極 4 a ~ 4 j , 4 m , 4 n , 3 1 a , 2 1 a , 4 1 a を形成する領域 (N 型領域 3 a , 3 b , 3 c , 3 f , 3 g , 3 h 、P 型領域 3 d , 3 e , 3 i , 3 j 、N 型タップ領域 3 1 、P 型タップ領域 2 1 、P 型タップ領域 4 1) にコンタクトホール 7 8 a を形成する。そして、コンタクトホール 7 8 a を、タングステンや銅等の導電材料で埋め込み、コンタクト電極 4 a ~ 4 j , 4 m , 4 n , 3 1 a , 2 1 a , 4 1 a を形成する。

【手続補正 7】

【補正対象書類名】明細書

【補正対象項目名】0095

【補正方法】変更

【補正の内容】

【0095】

以上のようにして、上記SRAM1を形成することができる。

次に、第2の実施の形態について説明する。

図24及び図25は第2の実施の形態に係るSRAMの一例を示す図である。図24は要部平面模式図である。図25は要部断面模式図であって、(A)は図24のM11-M11断面模式図、(B)は図24のM12-M12断面模式図である。尚、説明の便宜上、上記のSRAM1と同等又は対応する要素には同じ符号を付している。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0099

【補正方法】変更

【補正の内容】

【0099】

上記のように、SRAM1Aでは、第1方向Sに隣接するメモリセル1AaのP型ウェル領域20間及びP型ウェル領域40間を、素子分離層11とN型ウェル領域60で電気的に分離する。そのため、素子分離層11の幅は、第1方向Sに隣接するメモリセル1Aaのアクティブ領域20a間及びアクティブ領域40a間に設計、製造上必要とされる最小間隔まで狭めることが可能になる。但し、上記SRAM1同様、このSRAM1Aにおいても、第1方向Sに隣接するメモリセル1Aaのゲート電極2a間及びゲート電極2d間は分離されるため、ゲート電極2a間及びゲート電極2d間に設計、製造上必要とされる最小間隔が確保される。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0100

【補正方法】変更

【補正の内容】

【0100】

このようにゲート電極2a間及びゲート電極2d間に所定の間隔を確保するために、メモリセル1Aaは、第1方向Sについて、片側につき長さL6(ゲート電極2a間又はゲート電極2d間の間隔の半分)だけ増加する。例えば、長さL6が $0.12\mu\text{m}$ (両側で $0.24\mu\text{m}$ )とすると、SRAM1Aのメモリセル1Aaのセル面積は概ね、 $(1.17\mu\text{m} + 0.24\mu\text{m}) \times (0.5\mu\text{m} + 0.24\mu\text{m}) = 1.0434\mu\text{m}^2$ と見積もられる。SRAM1Aのメモリセル1Aaでは、 $0.5\text{V}$ セル(図7(B))、セル面積 $1.44\mu\text{m}^2$ よりもそのセル面積を抑えることが可能になる。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0142

【補正方法】変更

【補正の内容】

【0142】

第2方向Tに隣接するメモリセル1Baの境界Baには、ダミーゲート電極2が設けられる。ダミーゲート電極2の下に存在するP型のアクティブ領域40bにより、第2方向Tに隣接するメモリセル1BaのN型領域3w(読み出しビット線RBL)同土或いはN型領域3u同土が電氣的に分離される。読み出しビット線RBLは、この例では、第1方向Sに延在される。