

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5869811号
(P5869811)

(45) 発行日 平成28年2月24日 (2016. 2. 24)

(24) 登録日 平成28年1月15日 (2016. 1. 15)

(51) Int. Cl.

F I

H O 1 L 29/786 (2006. 01)

H O 1 L 51/50 (2006. 01)

H O 1 L 29/78 6 1 7 N

H O 1 L 29/78 6 1 8 B

H O 1 L 29/78 6 1 2 B

H O 1 L 29/78 6 1 6 T

H O 5 B 33/14 A

請求項の数 4 (全 34 頁)

(21) 出願番号 特願2011-198077 (P2011-198077)
 (22) 出願日 平成23年9月12日 (2011. 9. 12)
 (65) 公開番号 特開2012-84864 (P2012-84864A)
 (43) 公開日 平成24年4月26日 (2012. 4. 26)
 審査請求日 平成26年9月1日 (2014. 9. 1)
 (31) 優先権主張番号 特願2010-207009 (P2010-207009)
 (32) 優先日 平成22年9月15日 (2010. 9. 15)
 (33) 優先権主張国 日本国 (JP)

(73) 特許権者 000153878
 株式会社半導体エネルギー研究所
 神奈川県厚木市長谷 3 9 8 番地
 (72) 発明者 井上 聖子
 神奈川県厚木市長谷 3 9 8 番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 三宅 博之
 神奈川県厚木市長谷 3 9 8 番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 豊高 耕平
 神奈川県厚木市長谷 3 9 8 番地 株式会社
 半導体エネルギー研究所内

審査官 市川 武宜

最終頁に続く

(54) 【発明の名称】 半導体装置

(57) 【特許請求の範囲】

【請求項 1】

絶縁表面上の、第 1 のゲート電極及び第 2 のゲート電極と、
 ゲート絶縁膜を介して、前記第 1 のゲート電極と重なる第 1 の領域と、前記第 2 のゲート電極と重なる第 2 の領域と、前記第 1 のゲート電極及び第 2 のゲート電極と重ならず前記第 1 の領域及び前記第 2 の領域の間にある第 3 の領域と、を有する酸化物半導体膜と、
 前記第 1 のゲート電極の一部及び前記酸化物半導体膜の一部と重なるソース電極と、
 前記第 2 のゲート電極の一部及び前記酸化物半導体膜の一部と重なるドレイン電極と、
 前記ゲート絶縁膜、前記第 1 のゲート電極、前記第 2 のゲート電極、前記酸化物半導体膜、前記ソース電極、及び前記ドレイン電極上の、絶縁膜と、
 を有し、
 前記絶縁膜は、前記第 3 の領域と接することを特徴とする半導体装置。

【請求項 2】

絶縁表面上の、第 1 のトランジスタ及び第 2 のトランジスタを有する半導体装置であり、
 前記第 1 のトランジスタは、
 前記絶縁表面上の、第 1 のゲート電極及び第 2 のゲート電極と、
 ゲート絶縁膜を介して、前記第 1 のゲート電極と重なる第 1 の領域と、前記第 2 のゲート電極と重なる第 2 の領域と、前記第 1 のゲート電極及び第 2 のゲート電極と重ならず前記第 1 の領域及び前記第 2 の領域の間にある第 3 の領域と、を有する第 1 の酸化物半導体

10

20

膜と、

前記第 1 のゲート電極の一部及び前記第 1 の酸化物半導体膜の一部と重なる第 1 のソース電極と、

前記第 2 のゲート電極の一部及び前記第 1 の酸化物半導体膜の一部と重なる第 1 のドレイン電極と、

前記ゲート絶縁膜、前記第 1 のゲート電極、前記第 2 のゲート電極、前記第 1 の酸化物半導体膜、前記第 1 のソース電極、及び第 1 のドレイン電極上の、絶縁膜と、

を有し、

前記第 2 のトランジスタは、

前記絶縁表面上の、第 3 のゲート電極と、

前記ゲート絶縁膜を介して、前記第 3 のゲート電極と重なる領域を有する第 2 の酸化物半導体膜と、

前記第 3 のゲート電極の一部及び前記第 2 の酸化物半導体膜の一部と重なる第 2 のソース電極及び第 2 のドレイン電極と、

前記ゲート絶縁膜、前記第 3 のゲート電極、前記第 2 の酸化物半導体膜、前記第 2 のソース電極、及び前記第 2 のドレイン電極上の、前記絶縁膜と、

を有し、

前記絶縁膜は、前記第 3 の領域と接することを特徴とする半導体装置。

【請求項 3】

請求項 2 において、

前記絶縁表面上に、複数の画素を有する画素部、及び、前記画素部を駆動する駆動回路を有し、

前記複数の画素はそれぞれ、発光素子と、前記発光素子の電流を制御する電流制御素子と、前記電流制御素子のオン及びオフを制御するスイッチング素子とを有し、

前記第 1 のトランジスタは、前記電流制御素子としての機能を有することを特徴とする半導体装置。

【請求項 4】

請求項 2 において、

前記絶縁表面上に、複数の画素を有する画素部、及び、前記画素部を駆動する駆動回路を有し、

前記複数の画素はそれぞれ前記第 1 のトランジスタを有し、

前記駆動回路は前記第 2 のトランジスタを有することを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

開示される発明の一態様は、半導体装置、表示装置、及びそれらの作製方法に関する。

【背景技術】

【0002】

近年、マトリクス状に配置された表示画素毎に薄膜トランジスタ (Thin Film Transistor: TFT) からなるスイッチング素子や電流制御素子を設けたアクティブマトリクス型の表示装置 (発光表示装置や電気泳動式表示装置等) が盛んに開発されている。このような発光表示装置の一つとして、例えば、エレクトロルミネッセンス (Electro Luminescence: EL) 表示装置が挙げられる。

【0003】

また、チャネル形成領域に酸化物半導体膜を用いるトランジスタ (以下「酸化物半導体トランジスタ」と呼ぶ) を、透光性を有する基板上に形成し、表示装置のスイッチング素子などに用いる技術が研究されている (特許文献 1 参照)。

【0004】

酸化物半導体トランジスタは、チャネル形成領域にアモルファスシリコン膜を用いたトランジスタに比べ、移動度が高いため、オン電流が高いという利点がある。また酸化物半導

10

20

30

40

50

体トランジスタのオフ電流は、チャネル形成領域にアモルファスシリコン膜を用いたトランジスタに比べて低いという利点がある。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開2010-56539号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ところが、発光表示装置の画素に設けられるトランジスタとして、酸化物半導体トランジスタを用いると、酸化物半導体トランジスタのオン電流が高すぎる恐れがある。オン電流が高すぎるトランジスタは、トランジスタの駆動電圧の小さな変動でドレイン電流が大きく変動してしまう。トランジスタのドレイン電流が大きく変動すると、発光表示装置の輝度が大きく変動するという問題が生じる。

10

【0007】

そのため画素に設けられる酸化物半導体トランジスタは、オン電流を調節する必要がある。酸化物半導体トランジスタのオン電流を下げるためには、酸化物半導体トランジスタのチャネル長を長く設ければよい。

【0008】

しかしながら、酸化物半導体トランジスタのチャネル長が長くなると、酸化物半導体トランジスタの占有面積が増大してしまうという恐れがある。

20

【0009】

ところで、高精細の表示装置は、一つの画素の占有面積が小さい。

【0010】

そのため、当該占有面積が小さい画素に、当該占有面積が大きいトランジスタを用いると、表示装置の開口率が小さくなるという恐れがある。

【0011】

以上を鑑みて、開示される発明の一態様では、占有面積を増大させることなくオン電流を低減できる酸化物半導体トランジスタを得ることを課題の一とする。

【0012】

30

また開示される発明の一態様では、開口率を減少させることなく、オン電流が低減された酸化物半導体トランジスタを画素に用いた表示装置を得ることを課題の一とする。

【0013】

また酸化物半導体トランジスタは、上述のようにオン電流が高いため、ゲートドライバやソースドライバのような駆動回路に用いることができる。

【0014】

オン電流が低い酸化物半導体トランジスタとオン電流が高い酸化物半導体トランジスタを同一基板上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。

【0015】

40

以上を鑑み、開示される発明の一態様では、同一基板上に、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することを課題の一とする。

【0016】

また表示装置の作製において、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製工程が削減でき、作製コストを抑制することができる。

【0017】

よって、開示される発明の一態様では、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用い

50

た表示装置を得ることを課題の一とする。

【課題を解決するための手段】

【0018】

酸化物半導体トランジスタのソース電極側及びドレイン電極側それぞれに、第1のゲート電極及び第2のゲート電極を設ける。

【0019】

これにより、酸化物半導体膜と第1のゲート電極が重畳している領域と、酸化物半導体膜と第2のゲート電極が重畳している領域との間に、酸化物半導体膜とゲート電極が重畳しない領域が生じる。本明細書では、当該ゲート電極が重畳しない酸化物半導体膜の領域を L_{off} 領域と呼ぶ。当該 L_{off} 領域を設けることにより、酸化物半導体トランジスタのオン電流を減少させることができる。

10

【0020】

以上の様にして作製された酸化物半導体トランジスタを画素に用いることにより、酸化物半導体トランジスタの占有面積を増大させずに、オン電流を低減させることができる。

【0021】

また、上記のオン電流を低減させた酸化物半導体トランジスタを用いた画素を有する表示装置では、開口率が減少するのを抑制することができる。

【0022】

また、 L_{off} 領域を設けない酸化物半導体トランジスタは、上述のようにオン電流が高い。そこでオン電流が低い酸化物半導体トランジスタと、オン電流が高い酸化物半導体トランジスタを同一基板上に作製することができる。

20

【0023】

このように、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを同一基板上に作製すると、作製工程が削減でき、作製コストを抑制することができる。

【0024】

また、 L_{off} 領域を設けない酸化物半導体トランジスタ（オン電流が高い酸化物半導体トランジスタ）を駆動回路を構成するトランジスタ、 L_{off} 領域を設けた酸化物半導体トランジスタ（オン電流が低い酸化物半導体トランジスタ）を、画素を構成するトランジスタとして用いると、画素と駆動回路の酸化物半導体トランジスタを同一基板上に作製することができる。

30

【0025】

このように、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製工程が削減でき、作製コストを抑制することができる。

【0026】

開示される発明の一態様は、絶縁表面上に設けられ、互いに離れて配置された第1のゲート電極及び第2のゲート電極と、ゲート絶縁膜を介して、当該第1のゲート電極及び第2のゲート電極と重畳する領域、並びに当該第1のゲート電極及び第2のゲート電極と重畳しない領域を有する酸化物半導体膜と、当該第1のゲート電極の一部及び当該酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の一方と、当該第2のゲート電極の一部及び当該酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第1のゲート電極、当該第2のゲート電極、当該酸化物半導体膜、並びに、当該ソース電極及びドレイン電極を覆い、当該酸化物半導体膜と直接接触している絶縁膜とを有することを特徴とする半導体装置に関する。

40

【0027】

開示される発明の一態様は、絶縁表面上に設けられた第1のトランジスタ及び第2のトランジスタを有する半導体装置であり、当該絶縁表面上に設けられ、互いに離れて配置された第1のゲート電極及び第2のゲート電極と、ゲート絶縁膜を介して、当該第1のゲート電極及び第2のゲート電極と重畳する領域、及び当該第1のゲート電極及び第2のゲート

50

電極と重畳しない領域を有する第１の酸化物半導体膜と、当該第１のゲート電極の一部及び当該第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の一方と、当該第２のゲート電極の一部及び当該第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第１のゲート電極、当該第２のゲート電極、当該第１の酸化物半導体膜、及び、当該第１のソース電極及びドレイン電極を覆い、当該第１の酸化物半導体膜と直接接触している絶縁膜とを有する当該第１のトランジスタと、当該絶縁表面上に設けられた第３のゲート電極と、当該ゲート絶縁膜を介して、当該第３のゲート電極と重畳する第２の酸化物半導体膜と、当該第３のゲート電極の一部及び当該第２の酸化物半導体膜の一部と重畳する第２のソース電極及びドレイン電極と、当該ゲート絶縁膜、当該第３のゲート電極、当該第２の酸化物半導体膜、及び、当該第２のソース電極及びドレイン電極を覆い、当該第２の酸化物半導体膜と直接接触している当該絶縁膜とを有する当該第２のトランジスタと、を有することを特徴とする半導体装置に関する。

10

【００２８】

開示される発明の一態様は、絶縁表面上に、複数の画素を有する画素部、及び、当該画素部を駆動する駆動回路を有する表示装置であり、当該複数の画素はそれぞれ、発光素子と、当該発光素子の電流を制御する電流制御素子と、当該電流制御素子のオン及びオフを制御するスイッチング素子とを有し、当該電流制御素子は、当該絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、ゲート絶縁膜を介して、当該第１のゲート電極及び第２のゲート電極と重畳する領域、及び当該第１のゲート電極及び第２のゲート電極と重畳しない領域を有する酸化物半導体膜と、当該第１のゲート電極の一部及び当該酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の一方と、当該第２のゲート電極の一部及び当該酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第１のゲート電極、当該第２のゲート電極、当該酸化物半導体膜、及び、当該ソース電極及びドレイン電極を覆い、当該酸化物半導体膜と直接接触している絶縁膜とを有するトランジスタを有することを特徴とする表示装置に関する。

20

【００２９】

開示される発明の一態様は、絶縁表面上に、複数の画素を有する画素部、及び、当該画素部を駆動する駆動回路を有する表示装置であり、当該複数の画素はそれぞれ、当該絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、ゲート絶縁膜を介して、当該第１のゲート電極及び第２のゲート電極と重畳する領域、及び当該第１のゲート電極及び第２のゲート電極と重畳しない領域を有する第１の酸化物半導体膜と、当該第１のゲート電極の一部及び当該第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の一方と、当該第２のゲート電極の一部及び当該第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第１のゲート電極、当該第２のゲート電極、当該第１の酸化物半導体膜、及び、当該第１のソース電極及びドレイン電極を覆い、当該第１の酸化物半導体膜と直接接触している絶縁膜とを有する当該第１のトランジスタを有し、当該駆動回路は、当該絶縁表面上に設けられた第３のゲート電極と、当該ゲート絶縁膜を介して、当該第３のゲート電極と重畳する第２の酸化物半導体膜と、当該第３のゲート電極の一部及び当該第２の酸化物半導体膜の一部と重畳する第２のソース電極及びドレイン電極と、当該ゲート絶縁膜、当該第３のゲート電極、当該第２の酸化物半導体膜、及び、当該第２のソース電極及びドレイン電極を覆い、当該第２の酸化物半導体膜と直接接触している絶縁膜とを有する当該第２のトランジスタを有することを特徴とする表示装置に関する。

30

40

【００３０】

開示される発明の一態様において、当該複数の画素はそれぞれ発光素子を有することを特徴とする。

【００３１】

開示される発明の一態様は、絶縁表面上に、複数の画素を有する画素部、及び、当該画素

50

部を駆動する駆動回路を有する表示装置であり、当該複数の画素はそれぞれ、発光素子と、当該発光素子の電流を制御する電流制御素子と、当該電流制御素子のオン及びオフを制御するスイッチング素子とを有し、当該電流制御素子は、当該絶縁表面上に設けられ、互いに離れて配置された第1のゲート電極及び第2のゲート電極と、ゲート絶縁膜を介して、当該第1のゲート電極及び第2のゲート電極と重畳する領域、及び当該第1のゲート電極及び第2のゲート電極と重畳しない領域を有する第1の酸化物半導体膜と、当該第1のゲート電極の一部及び当該第1の酸化物半導体膜の一部と重畳する第1のソース電極又はドレイン電極の一方と、当該第2のゲート電極の一部及び当該第1酸化物半導体膜の一部と重畳する第1のソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第1のゲート電極、当該第2のゲート電極、当該第1の酸化物半導体膜、及び、当該第1のソース電極及びドレイン電極を覆い、当該第1の酸化物半導体膜と直接接触している絶縁膜とを有する当該第1のトランジスタを有し、当該駆動回路は、当該絶縁表面上に設けられた第3のゲート電極と、当該ゲート絶縁膜を介して、当該第3のゲート電極と重畳する第2の酸化物半導体膜と、当該第3のゲート電極の一部及び当該第2の酸化物半導体膜の一部と重畳する第2のソース電極又はドレイン電極と、当該ゲート絶縁膜、当該第3のゲート電極、当該第2の酸化物半導体膜、及び、当該第2のソース電極及びドレイン電極を覆い、当該第2の酸化物半導体膜と直接接触している絶縁膜とを有する当該第2のトランジスタを有することを特徴とする表示装置に関する。

10

【0032】

開示される発明の一態様において、当該駆動回路は、ソースドライバ及びゲートドライバであることを特徴とする。

20

【発明の効果】

【0033】

開示される発明の一態様により、占有面積を増大することなくオン電流を低減できる酸化物半導体トランジスタを得ることができる。

【0034】

また開示される発明の一態様により、開口率を減少させることなく、オン電流が低減された酸化物半導体トランジスタを画素に用いた表示装置を得ることができる。

【0035】

さらに、開示される発明の一態様により、同一基板上に、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することができる。

30

【0036】

オン電流が低い酸化物半導体トランジスタとオン電流が高い酸化物半導体トランジスタを同一基板上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。

【0037】

また、開示される発明の一態様により、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用いた表示装置を得ることができる。

40

【0038】

同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製工程が削減でき、作製コストを抑制することができる。

【図面の簡単な説明】

【0039】

【図1】半導体装置の上面図及び断面図。

【図2】半導体装置の上面図及び断面図。

【図3】半導体装置の作製工程を示す断面図。

【図4】半導体装置の作製工程を示す断面図。

【図5】表示装置のブロック図及び画素の回路図。

50

【図 6】表示装置の断面図。

【図 7】表示パネルの上面図及び断面図。

【図 8】酸化物半導体トランジスタの $V_{gs} - I_d$ 特性を示す図。

【図 9】チャネル長の異なるトランジスタの特性を示す図。

【図 10】半導体装置の上面図及び断面図。

【図 11】酸化物材料の構造を説明する図。

【図 12】酸化物材料の構造を説明する図。

【図 13】酸化物材料の構造を説明する図。

【発明を実施するための形態】

【0040】

10

以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

【0041】

なお本明細書に開示された発明において、半導体装置とは、半導体を利用することで機能する素子及び装置全般を指し、電子回路、表示装置、発光装置等を含む電気装置およびその電気装置を搭載した電子機器をその範疇とする。

20

【0042】

< L_{off} 領域を有する酸化物半導体トランジスタ >

図 1 (B) に示す酸化物半導体トランジスタ 100 は、絶縁表面を有する基板 101 上に形成されている。酸化物半導体トランジスタ 100 は、第 1 のゲート電極であるゲート電極 102 a、第 2 のゲート電極であるゲート電極 102 b、ゲート絶縁膜 123、第 1 の酸化物半導体膜である酸化物半導体膜 104、ソース電極又はドレイン電極の一方である電極 105 a、ソース電極又はドレイン電極の他方である電極 105 b を有している。

【0043】

基板 101 は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。

30

【0044】

基板 101 上に設けられたゲート電極 102 a 及びゲート電極 102 b は、互いに離れて配置されている。また、ゲート電極 102 a 及びゲート電極 102 b の間には、ゲート絶縁膜 123 が配置されている。

【0045】

第 1 のゲート電極であるゲート電極 102 a、及び第 2 のゲート電極であるゲート電極 102 b は、それぞれチタン (Ti)、モリブデン (Mo)、クロム (Cr)、タンタル (Ta)、タングステン (W)、アルミニウム (Al)、銀 (Ag)、金 (Au)、銅 (Cu) のいずれかを含む導電膜である。

40

【0046】

また、ゲート電極 102 a 及びゲート電極 102 b はそれぞれ、上記の元素のいずれかを含む導電膜を用いた単層構造であってもよく、又上記の元素のいずれかを含む導電膜の積層構造であってもよい。

【0047】

なお、ゲート電極 102 a 及びゲート電極 102 b それぞれの上には、半導体膜や導電膜が形成される。そのため、半導体膜や導電膜の段切れ防止のため、ゲート電極 102 a 及びゲート電極 102 b それぞれの端部は、テーパ状になるように加工することが望ましい

50

。

【 0 0 4 8 】

ゲート絶縁膜 1 2 3 は、ゲート電極 1 0 2 a 及びゲート電極 1 0 2 b を覆って設けられている。

【 0 0 4 9 】

ゲート絶縁膜 1 2 3 は、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、窒化珪素膜を用いた単層構造、或いはこれらの膜を積層した積層構造を用いてもよい。

【 0 0 5 0 】

本実施の形態において、酸化窒化珪素膜とは、その組成において、窒素 (N) よりも酸素 (O) の含有量が多いものであって、ラザフォード後方散乱法 (R B S : R u t h e r f o r d B a c k s c a t t e r i n g S p e c t r o m e t r y) 及び水素前方散乱法 (H F S : H y d r o g e n F o r w a r d S c a t t e r i n g) を用いて測定した場合に、濃度範囲として酸素 (O) が 5 5 ~ 7 0 原子 %、窒素 (N) が 0 . 5 ~ 1 5 原子 %、珪素 (S i) が 2 5 ~ 3 5 原子 %、水素 (H) が 0 . 1 ~ 1 0 原子 % の範囲で含まれるものをいう。

10

【 0 0 5 1 】

また、窒化酸化珪素膜とは、その組成において、酸素 (O) よりも窒素 (N) の含有量が多いものであって、濃度範囲として酸素 (O) が 5 ~ 3 0 原子 %、窒素 (N) が 2 0 ~ 5 5 原子 %、珪素 (S i) が 2 5 ~ 3 5 原子 %、水素 (H) が 1 0 ~ 3 0 原子 % の範囲で含まれるものをいう。

20

【 0 0 5 2 】

但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を 1 0 0 原子 % としたとき、窒素 (N)、酸素 (O)、珪素 (S i)、及び水素 (H) の含有比率が上記の範囲内に含まれるものとする。

【 0 0 5 3 】

また、ゲート絶縁膜 1 2 3 として、アルミニウム (A l)、イットリウム (Y)、マグネシウム (M g)、又はハフニウム (H f) の酸化物、アルミニウム (A l)、イットリウム (Y)、マグネシウム (M g)、又はハフニウム (H f) 窒化物、アルミニウム (A l)、イットリウム (Y)、マグネシウム (M g)、又はハフニウム (H f) 酸化窒化物、又はアルミニウム (A l)、イットリウム (Y)、マグネシウム (M g)、又はハフニウム (H f) 窒化酸化物のいずれかを用いることができる。また当該酸化物、窒化物、酸化窒化物、窒化酸化物の少なくとも 2 種以上を含む化合物を用いることもできる。

30

【 0 0 5 4 】

また酸化物半導体トランジスタ 1 0 0 は、ゲート絶縁膜 1 2 3 上に形成され、チャネル形成領域が形成される酸化物半導体膜 1 0 4 を有している。酸化物半導体トランジスタ 1 0 0 は、連続した面を有する酸化物半導体膜 1 0 4 を有しているので、キャリアの移動に障壁がなく好適である。

【 0 0 5 5 】

酸化物半導体膜 1 0 4 と第 1 のゲート電極 1 0 2 a が重畳している領域と、酸化物半導体膜 1 0 4 と第 2 のゲート電極 1 0 2 b が重畳している領域との間に、酸化物半導体膜 1 0 4 とゲート電極が重畳しない領域が生じる。上述のように、本明細書では、当該ゲート電極 1 0 2 a 及びゲート電極 1 0 2 b が重畳しない酸化物半導体膜 1 0 4 の領域を L_{off} 領域 1 0 9 と呼ぶ。

40

【 0 0 5 6 】

酸化物半導体膜 1 0 4 は、以下の酸化物半導体の薄膜を用いる。

【 0 0 5 7 】

本実施の形態で用いる酸化物半導体としては、少なくともインジウム (I n) あるいは亜鉛 (Z n) を含むことが好ましい。特に I n と Z n を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム (G a) を有することが好ましい。また、スタビライザーと

50

してスズ (Sn) を有することが好ましい。また、スタビライザーとしてハフニウム (Hf) を有することが好ましい。また、スタビライザーとしてアルミニウム (Al) を有することが好ましい。

【0058】

また、他のスタビライザーとして、ランタノイドである、ランタン (La)、セリウム (Ce)、プラセオジウム (Pr)、ネオジウム (Nd)、サマリウム (Sm)、ユウロピウム (Eu)、ガドリニウム (Gd)、テルビウム (Tb)、ジスプロシウム (Dy)、ホルミウム (Ho)、エルビウム (Er)、ツリウム (Tm)、イッテルビウム (Yb)、ルテチウム (Lu) のいずれか一種あるいは複数種を有してもよい。

【0059】

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物である In-Zn 系酸化物、Sn-Zn 系酸化物、Al-Zn 系酸化物、Zn-Mg 系酸化物、Sn-Mg 系酸化物、In-Mg 系酸化物、In-Ga 系酸化物、三元系金属の酸化物である In-Ga-Zn 系酸化物 (IGZO とも表記する)、In-Al-Zn 系酸化物、In-Sn-Zn 系酸化物、Sn-Ga-Zn 系酸化物、Al-Ga-Zn 系酸化物、Sn-Al-Zn 系酸化物、In-Hf-Zn 系酸化物、In-La-Zn 系酸化物、In-Ce-Zn 系酸化物、In-Pr-Zn 系酸化物、In-Nd-Zn 系酸化物、In-Sm-Zn 系酸化物、In-Eu-Zn 系酸化物、In-Gd-Zn 系酸化物、In-Tb-Zn 系酸化物、In-Dy-Zn 系酸化物、In-Ho-Zn 系酸化物、In-Er-Zn 系酸化物、In-Tm-Zn 系酸化物、In-Yb-Zn 系酸化物、In-Lu-Zn 系酸化物、四元系金属の酸化物である In-Sn-Ga-Zn 系酸化物、In-Hf-Ga-Zn 系酸化物、In-Al-Ga-Zn 系酸化物、In-Sn-Al-Zn 系酸化物、In-Sn-Hf-Zn 系酸化物、In-Hf-Al-Zn 系酸化物を用いることができる。

【0060】

なお、ここで、例えば、In-Ga-Zn 系酸化物とは、In と Ga と Zn を主成分として有する酸化物という意味であり、In と Ga と Zn の比率は問わない。また、In と Ga と Zn 以外の金属元素が入っていてもよい。

【0061】

また、酸化物半導体として、 $\text{InM}(\text{ZnO})_m$ ($m > 0$ 、且つ、 m は整数でない) で表記される材料を用いてもよい。なお、 M は、Ga、Fe、Mn 及び Co から選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、 $\text{In}_2\text{SnO}_5(\text{ZnO})_n$ ($n > 0$ 、且つ、 n は整数) で表記される材料を用いてもよい。

【0062】

例えば、 $\text{In} : \text{Ga} : \text{Zn} = 1 : 1 : 1$ ($= 1/3 : 1/3 : 1/3$) あるいは $\text{In} : \text{Ga} : \text{Zn} = 2 : 2 : 1$ ($= 2/5 : 2/5 : 1/5$) の原子比の In-Ga-Zn 系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、 $\text{In} : \text{Sn} : \text{Zn} = 1 : 1 : 1$ ($= 1/3 : 1/3 : 1/3$)、 $\text{In} : \text{Sn} : \text{Zn} = 2 : 1 : 3$ ($= 1/3 : 1/6 : 1/2$) あるいは $\text{In} : \text{Sn} : \text{Zn} = 2 : 1 : 5$ ($= 1/4 : 1/8 : 5/8$) の原子比の In-Sn-Zn 系酸化物やその組成の近傍の酸化物を用いるとよい。

【0063】

しかし、これらに限られず、必要とする半導体特性 (移動度、しきい値、ばらつき等) に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとするのが好ましい。

【0064】

例えば、In-Sn-Zn 系酸化物では比較的容易に高い移動度を得られる。しかしながら、In-Ga-Zn 系酸化物でも、バルク内欠陥密度を下げるにより移動度を上げることができる。

【0065】

10

20

30

40

50

なお、例えば、I n、G a、Z nの原子数比がI n：G a：Z n = a：b：c（a + b + c = 1）である酸化物の組成が、原子数比がI n：G a：Z n = A：B：C（A + B + C = 1）の酸化物の組成の近傍であるとは、a、b、cが、 $(a - A)^2 + (b - B)^2 + (c - C)^2 \leq r^2$ 、を満たすことをいい、rは、例えば、0.05とすればよい。他の酸化物でも同様である。

【0066】

酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。

【0067】

アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。

【0068】

また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ra）が1 nm以下、好ましくは0.3 nm以下、より好ましくは0.1 nm以下の表面上に形成するとよい。

【0069】

なお、Raは、JIS B 0601で定義されている中心線平均粗さを面に対して適用できるように三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。

【0070】

【数1】

$$Ra = \frac{1}{S_0} \int_{y_1}^{y_2} \int_{x_1}^{x_2} |f(x, y) - Z_0| dx dy$$

【0071】

なお、上記において、 S_0 は、測定面（座標 (x_1, y_1) 、 (x_1, y_2) 、 (x_2, y_1) 、 (x_2, y_2) ）で表される4点によって囲まれる長方形の領域）の面積を指し、 Z_0 は測定面の平均高さを指す。Raは原子間力顕微鏡（AFM：Atomic Force Microscope）にて評価可能である。

【0072】

ここで酸化物半導体が結晶性を有する場合として、c軸配向し、かつab面、表面または界面の方向から見て三角形または六角形の原子配列を有し、c軸においては金属原子が層状または金属原子と酸素原子とが層状に配列しており、ab面においてはa軸またはb軸の向きが異なる（c軸を中心に回転した）結晶（CAAC：C Axis Aligned Crystalともいう）を含む酸化物について説明する。

【0073】

CAACを含む酸化物とは、広義に、非単結晶であって、そのab面に垂直な方向から見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつc軸方向に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸化物をいう。

【0074】

CAACは単結晶ではないが、非晶質のみから形成されているものでもない。また、CAACは結晶化した部分（結晶部分）を含むが、1つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。

10

20

30

40

50

【0075】

C A A C に酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、C A A C を構成する個々の結晶部分の c 軸は一定の方向（例えば、C A A C を支持する基板面、C A A C の表面などに垂直な方向）に揃っていてもよい。または、C A A C を構成する個々の結晶部分の a b 面の法線は一定の方向（例えば、C A A C を支持する基板面、C A A C の表面などに垂直な方向）を向いていてもよい。

【0076】

C A A C は、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。

10

【0077】

このような C A A C の例として、膜状に形成され、膜表面または支持する基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められる結晶を挙げることできる。

【0078】

C A A C に含まれる結晶構造の一例について図 1 1 乃至図 1 3 を用いて詳細に説明する。なお、特に断りがない限り、図 1 1 乃至図 1 3 は上方向を c 軸方向とし、c 軸方向と直交する面を a b 面とする。なお、単に上半分、下半分という場合、a b 面を境にした場合の上半分、下半分をいう。また、図 1 1 において、丸で囲まれた O は 4 配位の O を示し、二重丸で囲まれた O は 3 配位の O を示す。

20

【0079】

図 1 1 (A) に、1 個の 6 配位の I n と、I n に近接の 6 個の 4 配位の酸素原子（以下 4 配位の O ）と、を有する構造を示す。ここでは、金属原子が 1 個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図 1 1 (A) の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図 1 1 (A) の上半分および下半分にはそれぞれ 3 個ずつ 4 配位の O がある。図 1 1 (A) に示す小グループは電荷が 0 である。

【0080】

図 1 1 (B) に、1 個の 5 配位の G a と、G a に近接の 3 個の 3 配位の酸素原子（以下 3 配位の O ）と、G a に近接の 2 個の 4 配位の O と、を有する構造を示す。3 配位の O は、いずれも a b 面に存在する。図 1 1 (B) の上半分および下半分にはそれぞれ 1 個ずつ 4 配位の O がある。また、I n も 5 配位をとるため、図 1 1 (B) に示す構造をとりうる。図 1 1 (B) に示す小グループは電荷が 0 である。

30

【0081】

図 1 1 (C) に、1 個の 4 配位の Z n と、Z n に近接の 4 個の 4 配位の O と、を有する構造を示す。図 1 1 (C) の上半分には 1 個の 4 配位の O があり、下半分には 3 個の 4 配位の O がある。または、図 1 1 (C) の上半分に 3 個の 4 配位の O があり、下半分に 1 個の 4 配位の O があってもよい。図 1 1 (C) に示す小グループは電荷が 0 である。

【0082】

図 1 1 (D) に、1 個の 6 配位の S n と、S n に近接の 6 個の 4 配位の O と、を有する構造を示す。図 1 1 (D) の上半分には 3 個の 4 配位の O があり、下半分には 3 個の 4 配位の O がある。図 1 1 (D) に示す小グループは電荷が + 1 となる。

40

【0083】

図 1 1 (E) に、2 個の Z n を含む小グループを示す。図 1 1 (E) の上半分には 1 個の 4 配位の O があり、下半分には 1 個の 4 配位の O がある。図 1 1 (E) に示す小グループは電荷が - 1 となる。

【0084】

ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ（ユニットセルともいう。）と呼ぶ。

【0085】

50

ここで、これらの小グループ同士が結合する規則について説明する。図 1 1 (A) に示す 6 配位の $I n$ の上半分の 3 個の O は、下方向にそれぞれ 3 個の近接 $I n$ を有し、下半分の 3 個の O は、上方向にそれぞれ 3 個の近接 $I n$ を有する。5 配位の $G a$ の上半分の 1 個の O は、下方向に 1 個の近接 $G a$ を有し、下半分の 1 個の O は、上方向に 1 個の近接 $G a$ を有する。4 配位の $Z n$ の上半分の 1 個の O は下方向に 1 個の近接 $Z n$ を有し、下半分の 3 個の O は、上方向にそれぞれ 3 個の近接 $Z n$ を有する。この様に、金属原子の上方向の 4 配位の O の数と、その O の下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の 4 配位の O の数と、その O の上方向にある近接金属原子の数は等しい。 O は 4 配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は 4 になる。従って、金属原子の上方向にある 4 配位の O の数と、別の金属原子の下方向にある 4 配位の O の数との和が 4 個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、6 配位の金属原子 ($I n$ または $S n$) が下半分の 4 配位の O を介して結合する場合、4 配位の O が 3 個であるため、5 配位の金属原子 ($G a$ または $I n$)、または 4 配位の金属原子 ($Z n$) のいずれかと結合することになる。

【 0 0 8 6 】

これらの配位数を有する金属原子は、 c 軸方向において、4 配位の O を介して結合する。また、このほかにも、層構造の合計の電荷が 0 となるように複数の小グループが結合して中グループを構成する。

【 0 0 8 7 】

図 1 2 (A) に、 $I n - S n - Z n - O$ 系の層構造を構成する中グループのモデル図を示す。図 1 2 (B) に、3 つの中グループで構成される大グループを示す。なお、図 1 2 (C) は、図 1 2 (B) の層構造を c 軸方向から観察した場合の原子配列を示す。

【 0 0 8 8 】

図 1 2 (A) においては、簡単のため、3 配位の O は省略し、4 配位の O は個数のみ示し、例えば、 $S n$ の上半分および下半分にはそれぞれ 3 個ずつ 4 配位の O があることを丸枠の 3 として示している。同様に、図 1 2 (A) において、 $I n$ の上半分および下半分にはそれぞれ 1 個ずつ 4 配位の O があり、丸枠の 1 として示している。また、同様に、図 1 2 (A) において、下半分には 1 個の 4 配位の O があり、上半分には 3 個の 4 配位の O がある $Z n$ と、上半分には 1 個の 4 配位の O があり、下半分には 3 個の 4 配位の O がある $Z n$ とを示している。

【 0 0 8 9 】

図 1 2 (A) において、 $I n - S n - Z n - O$ 系の層構造を構成する中グループは、上から順に 4 配位の O が 3 個ずつ上半分および下半分にある $S n$ が、4 配位の O が 1 個ずつ上半分および下半分にある $I n$ と結合し、その $I n$ が、上半分に 3 個の 4 配位の O がある $Z n$ と結合し、その $Z n$ の下半分の 1 個の 4 配位の O を介して 4 配位の O が 3 個ずつ上半分および下半分にある $I n$ と結合し、その $I n$ が、上半分に 1 個の 4 配位の O がある $Z n$ 2 個からなる小グループと結合し、この小グループの下半分の 1 個の 4 配位の O を介して 4 配位の O が 3 個ずつ上半分および下半分にある $S n$ と結合している構成である。この中グループが複数結合して大グループを構成する。

【 0 0 9 0 】

ここで、3 配位の O および 4 配位の O の場合、結合 1 本当たりの電荷はそれぞれ -0.667 、 -0.5 と考えることができる。例えば、 $I n$ (6 配位または 5 配位)、 $Z n$ (4 配位)、 $S n$ (5 配位または 6 配位) の電荷は、それぞれ $+3$ 、 $+2$ 、 $+4$ である。従って、 $S n$ を含む小グループは電荷が $+1$ となる。そのため、 $S n$ を含む層構造を形成するためには、電荷 $+1$ を打ち消す電荷 -1 が必要となる。電荷 -1 をとる構造として、図 1 1 (E) に示すように、2 個の $Z n$ を含む小グループが挙げられる。例えば、 $S n$ を含む小グループが 1 個に対し、2 個の $Z n$ を含む小グループが 1 個あれば、電荷が打ち消されるため、層構造の合計の電荷を 0 とすることができる。

【 0 0 9 1 】

具体的には、図 1 2 (B) に示した大グループが繰り返されることで、 $I n - S n - Z n$

10

20

30

40

50

- O系の結晶 ($\text{In}_2\text{SnZn}_3\text{O}_8$) を得ることができる。なお、得られる $\text{In} - \text{Sn} - \text{Zn} - \text{O}$ 系の層構造は、 $\text{In}_2\text{SnZn}_2\text{O}_7(\text{ZnO})_m$ (m は0または自然数。) とする組成式で表すことができる。

【0092】

また、このほかにも、四元系金属の酸化物である $\text{In} - \text{Sn} - \text{Ga} - \text{Zn}$ 系酸化物や、三元系金属の酸化物である $\text{In} - \text{Ga} - \text{Zn}$ 系酸化物 (IGZO とも表記する。)、 $\text{In} - \text{Al} - \text{Zn}$ 系酸化物、 $\text{Sn} - \text{Ga} - \text{Zn}$ 系酸化物、 $\text{Al} - \text{Ga} - \text{Zn}$ 系酸化物、 $\text{Sn} - \text{Al} - \text{Zn}$ 系酸化物や、 $\text{In} - \text{Hf} - \text{Zn}$ 系酸化物、 $\text{In} - \text{La} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Ce} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Pr} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Nd} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Sm} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Eu} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Gd} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Tb} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Dy} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Ho} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Er} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Tm} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Yb} - \text{Zn}$ 系酸化物、 $\text{In} - \text{Lu} - \text{Zn}$ 系酸化物や、二元系金属の酸化物である $\text{In} - \text{Zn}$ 系酸化物、 $\text{Sn} - \text{Zn}$ 系酸化物、 $\text{Al} - \text{Zn}$ 系酸化物、 $\text{Zn} - \text{Mg}$ 系酸化物、 $\text{Sn} - \text{Mg}$ 系酸化物、 $\text{In} - \text{Mg}$ 系酸化物や、 $\text{In} - \text{Ga}$ 系酸化物などを用いた場合も同様である。

【0093】

例えば、図13(A)に、 $\text{In} - \text{Ga} - \text{Zn} - \text{O}$ 系の層構造を構成する中グループのモデル図を示す。

【0094】

図13(A)において、 $\text{In} - \text{Ga} - \text{Zn} - \text{O}$ 系の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分および下半分にあるInが、4配位のOが1個上半分にあるZnと結合し、そのZnの下半分の3個の4配位のOを介して、4配位のOが1個ずつ上半分および下半分にあるGaと結合し、そのGaの下半分の1個の4配位のOを介して、4配位のOが3個ずつ上半分および下半分にあるInと結合している構成である。この中グループが複数結合して大グループを構成する。

【0095】

図13(B)に3つの中グループで構成される大グループを示す。なお、図13(C)は、図13(B)の層構造をc軸方向から観察した場合の原子配列を示している。

【0096】

ここで、In(6配位または5配位)、Zn(4配位)、Ga(5配位)の電荷は、それぞれ+3、+2、+3であるため、In、ZnおよびGaのいずれかを含む小グループは、電荷が0となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に0となる。

【0097】

また、 $\text{In} - \text{Ga} - \text{Zn} - \text{O}$ 系の層構造を構成する中グループは、図13(A)に示した中グループに限定されず、In、Ga、Znの配列が異なる中グループを組み合わせた大グループも取りうる。

【0098】

また、 $\text{In} - \text{Sn} - \text{Zn}$ 系酸化物は、ITZOと呼ぶことができ、用いるターゲットの組成比は、In:Sn:Znが原子数比で、1:2:2、2:1:3、1:1:1、または20:45:35などとなる酸化物ターゲットを用いる。

【0099】

なお本明細書の酸化物半導体膜において、二次イオン質量分析法(SIMS: Secondary Ion Mass Spectroscopy)によって測定されたナトリウム(Na)の濃度は、 $5 \times 10^{-16} \text{ cm}^{-3}$ 以下、好ましくは $1 \times 10^{-16} \text{ cm}^{-3}$ 以下、さらに好ましくは $1 \times 10^{-15} \text{ cm}^{-3}$ 以下が好適である。また本明細書の酸化物半導体膜において、SIMSによって測定されたリチウム(Li)の濃度は、 $5 \times 10^{-15} \text{ cm}^{-3}$ 以下、好ましくは $1 \times 10^{-15} \text{ cm}^{-3}$ 以下が好適である。また本明細書の酸化物半導体膜において、SIMSによって測定されたカリウム(K)の濃度は、 $5 \times 10^{-15} \text{ cm}^{-3}$ 以下、好ましくは $1 \times 10^{-15} \text{ cm}^{-3}$ 以下が好適である。

【0100】

当該酸化物半導体膜中において、ナトリウム(Na)、リチウム(Li)、カリウム(K)等のアルカリ金属、並びに、アルカリ土類金属の濃度が高い場合、トランジスタ特性の劣化及びトランジスタ特性のばらつきをもたらす恐れがある。そのため、トランジスタ特性の劣化及びトランジスタ特性のばらつきを抑制するために、酸化物半導体膜中のアルカリ金属及びアルカリ土類金属は、上述の濃度範囲であることが好適である。

【0101】

特に、酸化物半導体膜に接する絶縁膜が酸化物絶縁膜である場合、ナトリウム(Na)は、当該絶縁膜中に拡散し、ナトリウムイオン(Na^+)となる。また、ナトリウム(Na)は、酸化物半導体膜中において、金属と酸素の結合を分断し、あるいは結合中に割り込む恐れがある。

10

【0102】

ナトリウム(Na)が絶縁膜中でナトリウムイオン(Na^+)となる場合、ナトリウム(Na)が酸化物半導体膜中において、金属と酸素の結合を分断し、或いは、ナトリウム(Na)が酸化物半導体膜中において、結合中に割り込む場合、トランジスタ特性の劣化(例えば、ノーマリオン化(しきい値の負へのシフト)、移動度の低下等)の原因となる恐れがある。さらに、このようなナトリウム(Na)の振る舞いは、トランジスタ特性のばらつきの原因ともなる。

【0103】

上述のアルカリ金属及びアルカリ土類金属に起因するトランジスタ特性の劣化及びトランジスタ特性のばらつきは、特に酸化物半導体膜中の水素の濃度が十分に低い場合において顕著となる。従って、酸化物半導体膜中の水素の濃度が、 $5 \times 10^{19} \text{ cm}^{-3}$ 以下、特に $5 \times 10^{18} \text{ cm}^{-3}$ 以下である場合には、アルカリ金属の濃度を上述の値にすることが好適である。

20

【0104】

またソース電極又はドレイン電極の一方である電極105aは、ゲート電極102aの一部及び酸化物半導体膜104の一部と重畳している。また、ソース電極又はドレイン電極の他方である電極105bは、ゲート電極102bの一部及び酸化物半導体膜104の一部と重畳している。

【0105】

電極105a及び電極105bそれぞれは、アルミニウム(Al)、クロム(Cr)、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素を含む導電膜、上述した元素を成分とする合金膜、或いは上述した元素を組み合わせた合金膜等を用いる。

30

【0106】

なお、アルミニウム(Al)単体のアルミニウム膜は、耐熱性が劣り、また腐蝕しやすい等の問題点がある。そのため、電極105a及び電極105bそれぞれをアルミニウム(Al)を用いて形成する場合は、アルミニウム(Al)と耐熱性導電性材料を組み合わせ形成する。

【0107】

アルミニウム(Al)と組み合わせる耐熱性導電性材料としては、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、クロム(Cr)、ネオジム(Nd)、スカンジウム(Sc)から選ばれた元素を含む材料、または上述した元素を成分とする合金材料、上述した元素を組み合わせた合金材料、または上述した元素を成分とする窒化物を用いる。

40

【0108】

また第1のゲート電極であるゲート電極102a、第2のゲート電極であるゲート電極102b、ゲート絶縁膜123、酸化物半導体膜104、ソース電極又はドレイン電極の一方である電極105a、ソース電極又はドレイン電極の他方である電極105bを覆って、絶縁膜126が形成されている。絶縁膜126は、酸化物半導体膜104に直接接触し

50

て設けられている絶縁膜であり、酸化物半導体膜 104 を保護する保護膜である。

【0109】

絶縁膜 126 は、ゲート絶縁膜 123 と同様に、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、窒化珪素膜を用いた単層構造、或いはこれらの膜を積層した積層構造を用いてもよい。保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。

【0110】

図 1 (A) は、酸化物半導体トランジスタ 100 の上面図であり、図 1 (A) の A - A' の断面図が、図 1 (B) となる。

【0111】

酸化物半導体膜 104 中の電極 105 a 及び電極 105 b (ソース電極及びドレイン電極) との間の領域が、チャネル形成領域となる。よって図 1 (A) に示すように、電極 105 a の端部及び電極 105 b の端部との間の距離が、チャネル長 L となる。また電極 105 a 又は電極 105 b のチャネル長と垂直な一辺の長さが、チャネル幅 W となる。

【0112】

よって当該チャネル形成領域、かつ、酸化物半導体膜 104 がゲート電極 102 a 及びゲート電極 102 b に重畳しない領域が、 L_{off} 領域 109 となる。 L_{off} 領域 109 のチャネル長方向の長さを長さ F とする。

【0113】

L_{off} 領域 109 のチャネル長方向の長さである長さ F は、短すぎるとオン電流低減の効果が望めず、長すぎるとチャネル形成領域の抵抗が増大する。よって、 L_{off} 領域 109 のチャネル長方向の長さである長さ F は、 $1\mu\text{m}$ 以上 $20\mu\text{m}$ 以下が好適である。

【0114】

L_{off} 領域 109 を設けることにより、酸化物半導体トランジスタ 100 のオン電流を低減することができる。よって、占有面積を増大することなくオン電流を低減できる酸化物半導体トランジスタ 100 を得ることができる。

【0115】

このように L_{off} 領域 109 を設けることによってオン電流が低減された酸化物半導体トランジスタ 100 は、表示装置の画素に用いることができる。画素に酸化物半導体トランジスタ 100 を用いた表示装置については、後述する。

【0116】

なお本実施の形態では、酸化物半導体トランジスタ 100 として、ボトムゲート構造を有するトランジスタについて説明したが、開示される発明の一態様はこれに限定されない。第 1 のゲート電極と第 2 のゲート電極が互いに離れており、ゲート絶縁膜を介して、当該第 1 のゲート電極と第 2 のゲート電極に重畳する領域と重畳しない領域を有する酸化物半導体トランジスタは、トップゲート構造であってもオン電流低減の効果が望めるので好適である。

【0117】

< 同一基板上に設けられた L_{off} 領域を設けない酸化物半導体トランジスタ及び L_{off} 領域を設けた酸化物半導体トランジスタ >

図 2 (A) ~ 図 2 (C) に、 L_{off} 領域を設けない酸化物半導体トランジスタ 110 及び L_{off} 領域 109 を設けた酸化物半導体トランジスタ 100 の上面図と断面図を示す。

【0118】

図 2 (C) において、A - A' の断面図が図 2 (B) に対応し、B - B' の断面図が図 2 (A) に対応する。なお、図 2 (B) は図 1 (A) と同じ図面であり、図 2 (C) の A - A' の断面図は、図 1 (B) と同じ図面である。図 2 (B) 及び図 2 (C) に示される酸化物半導体トランジスタ 100 の詳細な説明については、上述したので割愛する。

【0119】

図 2 (A) 及び図 2 (C) で示す酸化物半導体トランジスタ 110 は、絶縁表面を有する

10

20

30

40

50

基板 101 上に形成されている。

【0120】

酸化物半導体トランジスタ 110 は、基板 101 上に設けられ、第 3 のゲート電極であるゲート電極 112、及びゲート絶縁膜 123 を有している。ゲート電極 112 の材料は、ゲート電極 102a 及びゲート電極 102b と同様である。

【0121】

また酸化物半導体トランジスタ 110 は、ゲート電極 112 上にゲート絶縁膜 123 を介して設けられ、チャネル形成領域が形成される第 2 の酸化物半導体膜である酸化物半導体膜 114 を有している。酸化物半導体膜 114 の材料は、酸化物半導体膜 104 と同様である。

10

【0122】

また酸化物半導体トランジスタ 110 は、ゲート電極 112 の一部及び酸化物半導体膜 114 の一部と重畳し、ソース電極又はドレイン電極の一方である電極 115a、及び、ゲート電極 112 の一部及び酸化物半導体膜 114 の一部と重畳し、ソース電極又はドレイン電極の他方である電極 115b を有している。電極 115a 及び電極 115b の材料は、電極 105a 及び電極 105b と同様である。

【0123】

また酸化物半導体トランジスタ 100 と同様に、酸化物半導体トランジスタ 110 において、ゲート電極 112、ゲート絶縁膜 123、酸化物半導体膜 114、ソース電極又はドレイン電極の一方である電極 115a、ソース電極又はドレイン電極の他方である電極 115b を覆って、絶縁膜 126 が形成されている。絶縁膜 126 は、酸化物半導体膜 114 に直接接触して設けられている絶縁膜であり、酸化物半導体膜 114 を保護する保護膜である。

20

【0124】

酸化物半導体トランジスタ 110 は、 L_{off} 領域が設けられていないので、オン電流が高い。このようなオン電流の高い酸化物半導体トランジスタ 110 は、表示装置の駆動回路に用いることができる。酸化物半導体トランジスタ 110 を駆動回路に用いた表示装置については、後述する。

【0125】

なお図 2 (A) ~ 図 2 (C) においては、酸化物半導体トランジスタ 100 のゲート電極 102a、ゲート電極 102b、酸化物半導体膜 104、電極 105a、及び、電極 105b、並びに、酸化物半導体トランジスタ 110 のゲート電極 112、酸化物半導体膜 114、電極 115a、及び、電極 115b を矩形としたが、本実施の形態はこれに限定されない。酸化物半導体トランジスタ 100 及び酸化物半導体トランジスタ 110 を構成するゲート電極、酸化物半導体膜、ソース電極及びドレイン電極を、図 10 (A) ~ 図 10 (C) に示すように、湾曲形状を有するように形成してもよい。ゲート電極、酸化物半導体膜、ソース電極及びドレイン電極が湾曲形状を有する酸化物半導体トランジスタにおいても、 L_{off} 領域が形成された酸化物半導体トランジスタは、オン電流が低いという点において好適である。また L_{off} 領域が形成されない酸化物半導体トランジスタは、オン電流が高いので駆動回路に用いることが可能である。

30

40

【0126】

また本実施の形態では、酸化物半導体トランジスタ 100 及び酸化物半導体トランジスタ 110 として、ボトムゲート構造を有するトランジスタについて説明したが、本実施の形態はこれに限定されない。トップゲート構造の酸化物半導体トランジスタにおいても、 L_{off} 領域が形成された酸化物半導体トランジスタは、オン電流が低いという点において好適である。また L_{off} 領域が形成されない酸化物半導体トランジスタは、オン電流が高いので駆動回路に用いることが可能である。

【0127】

同一基板 101 上に、 L_{off} 領域を設けない酸化物半導体トランジスタ 110、及び L_{off} 領域 109 を設けた酸化物半導体トランジスタ 100 の作製方法について、以下に

50

述べる。

【0128】

まず絶縁表面を有する基板101上に、ゲート電極112、ゲート電極102a、及びゲート電極102bを作製する(図3(A)参照)。

【0129】

ゲート電極112、ゲート電極102a、及びゲート電極102bは、スパッタリング法や真空蒸着法で、導電膜を形成し、当該導電膜をエッチングすることによって形成する。或いは、導電性ナノペーストを用い、インクジェット法により吐出し焼成することにより、ゲート電極112、ゲート電極102a、及びゲート電極102bを形成してもよい。

【0130】

次いで、基板101、ゲート電極112、ゲート電極102a、及びゲート電極102bを覆って、ゲート絶縁膜123を形成する(図3(B)参照)。

【0131】

ゲート絶縁膜123を覆って、酸化物半導体膜124を形成する(図3(C)参照)。酸化物半導体膜124は、上述した酸化物半導体膜104の材料をターゲットとして用い、スパッタ法にて形成すればよい。

【0132】

次いで酸化物半導体膜124をエッチングにて加工し、ゲート電極112上にゲート絶縁膜123を介して酸化物半導体膜114、並びに、ゲート電極102a及びゲート電極102b上にゲート絶縁膜123を介して酸化物半導体膜104が形成される(図4(A)参照)。これにより、酸化物半導体トランジスタ110のチャネル形成領域である酸化物半導体膜である114、及び酸化物半導体トランジスタ100のチャネル形成領域である酸化物半導体膜104を、同じ材料及び同じ工程で形成することができる。

【0133】

図4(A)において、酸化物半導体膜104中の領域で、ゲート電極102a及びゲート電極102bの間の領域、すなわちゲート電極と酸化物半導体膜104が重畳しない領域が、 L_{off} 領域109となる。 L_{off} 領域109が存在することにより、酸化物半導体トランジスタ100のオン電流が低減される。

【0134】

ゲート絶縁膜123、酸化物半導体膜114、及び酸化物半導体膜104を覆って、導電膜125を形成する(図4(B)参照)。導電膜125は、上述した電極105a及び電極105bの材料をターゲットとして用い、スパッタ法にて形成すればよい。

【0135】

次いで、導電膜125をエッチングして、酸化物半導体トランジスタ110のソース電極及びドレイン電極である電極115a及び電極115b、並びに、酸化物半導体トランジスタ100のソース電極及びドレイン電極である電極105a及び電極105bを形成する。以上により、酸化物半導体トランジスタ110及び酸化物半導体トランジスタ100が作製される(図4(C)参照)。

【0136】

次いで、酸化物半導体トランジスタ110及び酸化物半導体トランジスタ100を覆って、保護膜として機能する絶縁膜126を形成する(図2(C)参照)。

【0137】

酸化物半導体トランジスタ110は、 L_{off} 領域が形成されないため、オン電流が高い。一方、酸化物半導体トランジスタ100は、 L_{off} 領域109が設けられているため、オン電流が低減される。

【0138】

以上のようにして、同一基板101上に、オン電流が低い酸化物半導体トランジスタ100及びオン電流が高い酸化物半導体トランジスタ110を作製することができる。

【0139】

なお、本実施の形態においては、酸化物半導体膜124をエッチングして酸化物半導体膜

10

20

30

40

50

１１４及び酸化物半導体膜１０４を形成した後、導電膜１２５を形成し、導電膜１２５をエッチングすることにより電極１１５a、電極１１５b、電極１０５a、及び電極１０５bを形成する。しかし本実施の形態は、上述の作製工程に限定されない。酸化物半導体膜１２４及び導電膜１２５を形成し、酸化物半導体膜１２４及び導電膜１２５を、同じマスクを用いてエッチングしてもよい。酸化物半導体膜１２４及び導電膜１２５を、同じマスクを用いてエッチングすると、マスク数を減らすことができ、作製工程を減らすことが可能である。

【０１４０】

このように、オン電流が低い酸化物半導体トランジスタ１００とオン電流が高い酸化物半導体トランジスタ１１０を同一基板１０１上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。

10

【０１４１】

なお本実施の形態では、オン電流が低い酸化物半導体トランジスタ１００及びオン電流が高い酸化物半導体トランジスタ１１０として、ボトムゲート構造のトランジスタを作製する例について述べたが、開示される発明の一態様はこれに限定されない。酸化物半導体トランジスタ１００及び酸化物半導体トランジスタ１１０としてトップゲート構造を有するトランジスタを用いた場合においても、同一基板上にそれぞれのトランジスタを同時に作製することが可能である。これにより、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。

20

【０１４２】

<表示装置>

本実施の形態では、本発明の一態様に係る表示装置として、発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

【０１４３】

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

30

【０１４４】

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー-アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。

40

【０１４５】

図５（Ａ）に、本発明の一態様に係る発光表示装置の一例として、アクティブマトリクス型ＥＬ表示装置を示す。図５（Ａ）に示す発光表示装置は、絶縁表面を有する基板１０１上に、複数の画素１３６を有する画素部１３１、並びに、画素部１３１を駆動する駆動回路であるゲートドライバ１３２及びソースドライバ１３４を有する。

【０１４６】

画素部１３１は、ソースドライバ１３４から伸張して配置された複数のソース線１３５により、ソースドライバ１３４と接続されている。また画素部１３１は、ゲートドライバ１３２から伸張して配置された複数のゲート線１３３によりゲートドライバ１３２と接続されている。また画素部１３１は、ソース線１３５及びゲート線１３３に対応して、マトリ

50

クス状に配置された複数の画素 1 3 6 を有する。

【 0 1 4 7 】

各画素 1 3 6 は、トランジスタ 1 4 1、トランジスタ 1 4 2、発光素子 1 4 4、容量素子 1 4 3、ソース線 1 3 5、ゲート線 1 3 3、電源線 1 3 7 を含む（図 5（B）参照）。

【 0 1 4 8 】

トランジスタ 1 4 1 のソース又はドレインの一方は、ソース線 1 3 5 に電氣的に接続されている。トランジスタ 1 4 1 のソース又はドレインの他方は、容量素子 1 4 3 の一方の端子、及びトランジスタ 1 4 2 のゲートに電氣的に接続されている。トランジスタ 1 4 1 のゲートは、ゲート線 1 3 3 に電氣的に接続されている。トランジスタ 1 4 1 は、トランジスタ 1 4 2 のオン及びオフを制御するスイッチング素子として機能する。

10

【 0 1 4 9 】

トランジスタ 1 4 2 のソース又はドレインの一方は、発光素子 1 4 4 に電氣的に接続されている。トランジスタ 1 4 2 のソース又はドレインの他方は、容量素子 1 4 3 の他方の端子、及び電源線 1 3 7 に電氣的に接続されている。トランジスタ 1 4 2 のゲートは、トランジスタ 1 4 1 のソース又はドレインの他方、及び容量素子 1 4 3 の一方の端子に電氣的に接続されている。トランジスタ 1 4 2 は、発光素子 1 4 4 に流す電流の制御を行う電流制御素子として機能する。

【 0 1 5 0 】

容量素子 1 4 3 の一方の端子は、トランジスタ 1 4 1 のソース又はドレインの他方、及びトランジスタ 1 4 2 のゲートに電氣的に接続されている。容量素子 1 4 3 の他方の端子は、トランジスタ 1 4 2 のソース又はドレインの他方、及び電源線 1 3 7 に電氣的に接続されている。

20

【 0 1 5 1 】

発光素子 1 4 4 は、トランジスタ 1 4 2 のソース又はドレインの一方に電氣的に接続されている。

【 0 1 5 2 】

画素 1 3 6 に用いられるトランジスタ 1 4 1 及びトランジスタ 1 4 2 はそれぞれ、図 1（A）～図 1（B）及び図 2（B）～図 2（C）で説明された酸化物半導体トランジスタ 1 0 0 を用いることができる。

【 0 1 5 3 】

画素 1 3 6 に用いるトランジスタ 1 4 1 及びトランジスタ 1 4 2 として、 L_{off} 領域 1 0 9 を有する酸化物半導体トランジスタ 1 0 0 を用いると、占有面積を増大させずに、オン電流が低減されたトランジスタ 1 4 1 及びトランジスタ 1 4 2 を得ることができる。

30

【 0 1 5 4 】

以上説明したように、オン電流が低減された酸化物半導体トランジスタを画素 1 3 6 に用いた発光表示装置は、発光表示装置の開口率が減少するのを抑制することが可能である。

【 0 1 5 5 】

また、発光素子 1 4 4 の電流制御用トランジスタであるトランジスタ 1 4 2 として、オン電流が低減されたトランジスタを用いると、トランジスタ 1 4 2 の駆動電圧が変化してもドレイン電流の変化量が小さいという点で特に好適である。その理由を以下に説明する。

40

【 0 1 5 6 】

本実施の形態の発光表示装置の輝度は、発光素子 1 4 4 及びトランジスタ 1 4 2 の電流に依存する。そのため、発光素子 1 4 4 及びトランジスタ 1 4 2 の特性が発光表示装置の輝度にとっては重要である。

【 0 1 5 7 】

図 5 に示すトランジスタ 1 4 2 として、チャネル長が長いことによりオン電流が低いトランジスタを用いた場合と、チャネル長が短いことによりオン電流が高いトランジスタを用いた場合の特性の違いを、図 9（A）及び図 9（B）を用いて説明する。

【 0 1 5 8 】

まず図 5 において、トランジスタ 1 4 2 のソース又はドレインのうち、電源線 1 3 7 と接

50

続されている側の電圧を V_A 、またトランジスタ142のソース又はドレインのうち、発光素子144と接続されている側の電圧を電圧 V_E とする。

【0159】

図9(A)及び図9(B)は、オン電流が低い(チャネル長が長い)トランジスタ及びオン電流が高い(チャネル長が短い)トランジスタそれぞれにおいて、電圧 V_E 及びドレイン電流 I_D 特性(以下「 $V_E - I_D$ 特性」ともいう)、並びに、発光素子144の電圧特性を示す。なおこのとき、オン電流が低い(チャネル長が長い)トランジスタ及びオン電流が高い(チャネル長が短い)トランジスタのゲート及びソース間電圧 V_{gs} は等しいものとする。

【0160】

図9(A)において、発光素子144の電圧特性の曲線を曲線 C_E とする。

【0161】

また、オン電流が低い(チャネル長が長い)トランジスタの $V_E - I_D$ 特性の曲線を曲線 C_1 、曲線 C_1 が曲線 C_E と交わる点の電圧を電圧 V_1 、及び、曲線 C_1 が曲線 C_E と交わる点の電流を I_{d1} とする。

【0162】

また、オン電流が高い(チャネル長が短い)トランジスタの $V_E - I_D$ 特性の曲線を曲線 C_s 、曲線 C_s が曲線 C_E と交わる点の電圧を電圧 V_s 、及び、曲線 C_s が曲線 C_E と交わる点の電流を I_{ds} とする。

【0163】

曲線 C_1 及び曲線 C_s はそれぞれ、電圧 V_E に対してドレイン電流 I_d がほぼ変化しない領域である飽和領域S、及び、電圧 V_E に対してドレイン電流 I_d に対して線形に変化する線形領域Rを有する。

【0164】

電圧 V_1 はオン電流が低い(チャネル長が長い)トランジスタの駆動電圧、電圧 V_s はオン電流が高い(チャネル長が短い)トランジスタの駆動電圧となる。

【0165】

ここで図9(B)に、発光素子144が劣化し、発光素子144に流せる電流が低くなった場合の電圧特性を示す。

【0166】

図9(B)においては、劣化前の発光素子144の電圧特性の曲線 C_E を曲線 C_{E1} とし、劣化後の発光素子144の電圧特性の曲線 C_E を曲線 C_{E2} とする。

【0167】

また、オン電流が低い(チャネル長が長い)トランジスタの $V_E - I_D$ 特性の曲線 C_1 が、曲線 C_{E1} と交わる点の電圧を駆動電圧 V_{11} とする。オン電流が高い(チャネル長が短い)トランジスタの $V_E - I_D$ 特性の曲線 C_s が、曲線 C_{E1} と交わる点の電圧を駆動電圧 V_{s1} とする。

【0168】

同様に、オン電流が低い(チャネル長が長い)トランジスタの $V_E - I_D$ 特性の曲線 C_1 が、曲線 C_{E2} と交わる点の電圧を駆動電圧 V_{12} とする。オン電流が高い(チャネル長が短い)トランジスタの $V_E - I_D$ 特性の曲線 C_s が、曲線 C_{E2} と交わる点の電圧を駆動電圧 V_{s2} とする。

【0169】

発光素子144が劣化し、発光素子144に流せる電流が低くなると、発光素子144に印加する電圧を増加させなければならない。そのため、駆動電圧 V_{11} 及び駆動電圧 V_{s1} よりも、駆動電圧 V_{12} 及び駆動電圧 V_{s2} の方が電圧値が高くなる。さらに、駆動電圧 V_{12} 及び駆動電圧 V_{s2} が高くなると、駆動電圧 V_{12} 及び駆動電圧 V_{s2} が線形領域Rに入る恐れがある。

【0170】

図9(B)では、オン電流が高い(チャネル長が短い)トランジスタを用いた場合の駆動

10

20

30

40

50

電圧 V_{s2} が線形領域 R に入った場合を示している。駆動電圧が線形領域 R に入ると、駆動電圧の小さな変化でドレイン電流が大きく変化してしまう恐れがある。

【0171】

一方、オン電流が低い（チャネル長が長い）トランジスタを用いた場合の駆動電圧 V_{12} は、線形領域 R に入らず、飽和領域 S に存在する。

【0172】

そのためオン電流が低い（チャネル長が長い）トランジスタでは、駆動電圧が変化してもドレイン電流の変化量が小さいという効果を奏する。

【0173】

よって、トランジスタ 142 としてオン電流が低い（チャネル長の長い）トランジスタを用いると、トランジスタ 142 の駆動電圧が変化してもドレイン電流の変化量が小さいという点で特に好適である。

10

【0174】

また当該複数の画素 136 を有する画素部 131 を駆動するゲートドライバ 132 及びソースドライバ 134 に用いるトランジスタとして、図 2 (A) 及び図 2 (C) で説明された酸化物半導体トランジスタ 110 を用いることができる。

【0175】

ゲートドライバ 132 及びソースドライバ 134 に用いるトランジスタとして酸化物半導体トランジスタ 110 を用いると、オン電流が高い酸化物半導体トランジスタ 110 と、上記オン電流が低い酸化物半導体トランジスタ 100 を、同一基板 101 上に作製することができる。

20

【0176】

オン電流が高い酸化物半導体トランジスタ 110 とオン電流が低い酸化物半導体トランジスタ 100 を同一基板 101 上に作製すると、酸化物半導体トランジスタ 110 及び酸化物半導体トランジスタ 100 の作製工程が削減でき、作製コストを抑制することができる。

【0177】

よって、本実施の形態により、同一基板 101 上に、画素 136 にオン電流が低い酸化物半導体トランジスタ 100 を用い、かつ駆動回路（ゲートドライバ 132 及びソースドライバ 134）にオン電流が高い酸化物半導体トランジスタ 110 を用いた表示装置を得ることができる。

30

【0178】

よって、複数の画素 136 を有する画素部 131、及び駆動回路（ゲートドライバ 132 及びソースドライバ 134）に用いられるトランジスタとして、それぞれ酸化物半導体トランジスタ 100 及び酸化物半導体トランジスタ 110 を同一基板 101 上に作製することができる。これにより、発光表示装置の作製において、作製工程が削減でき、作製コストを抑制することが可能となる。

【0179】

図 6 (A) ~ 図 6 (C) に、トランジスタ 142 として用いた酸化物半導体トランジスタ 100、及び発光素子 144 の断面を示す。

40

【0180】

図 6 (A) に示す発光表示装置は、基板 101、トランジスタ 142 として酸化物半導体トランジスタ 100、絶縁膜 126、絶縁膜 127、隔壁 128、電極 107、発光層 152、電極 153 を有している。電極 107 は、酸化物半導体トランジスタ 100 のソース電極又はドレイン電極の他方に電気的に接続されている。また、電極 107、発光層 152、及び電極 153 で、発光素子 144 を形成する。

【0181】

発光素子 144 は、発光を取り出すために、少なくとも陽極又は陰極の一方が透光性を有すればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基

50

板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一態様に係る画素構成はどの射出構造の発光素子にも適用することができる。

【0182】

図6(A)では、上面射出構造の発光素子144について説明する。

【0183】

絶縁膜127は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンを用いて形成することが好ましい。

【0184】

本実施の形態では、画素136のトランジスタ142(酸化半導体トランジスタ100)がn型である。そのため、電極107を陰極として用いることが望ましい。具体的には、陰極としては、仕事関数が小さい材料、例えば、Ca、Al、CaF、MgAg、AlLi等の金属材料を用いることができる。

10

【0185】

隔壁128は、有機樹脂膜、無機絶縁膜、又は有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、電極107上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

【0186】

発光層152は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。

【0187】

20

発光層152を覆うように、陽極として電極153を形成する。電極153は、透光性を有する導電性材料を用いた透光性導電膜で形成することができる。

【0188】

透光性を有する導電性材料として、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等が挙げられる。

【0189】

電極107、発光層152、及び電極153が重畳することにより、発光素子144が形成されている。また、発光素子144に酸素、水素、水分、二酸化炭素等が侵入しないように、電極153及び隔壁128を覆って保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、DLC膜等を形成することができる。

30

【0190】

図6(A)に示した発光素子144の場合、陰極である電極107が遮光性を有する金属材料、陽極である電極153が透光性を有する導電性材料を用いて形成されている。そのため、図6(A)に示した発光素子144から発せられる光は、矢印で示すように電極153側に射出する。よって、図6(A)に示す発光素子144は、上面射出構造の発光素子である。

【0191】

なお図6(A)に示す発光素子が上面射出構造の発光素子のため、発光表示装置の開口率を上げることは難しい。しかしながら、本実施の形態により、トランジスタ142のオン電流の最適化が行われているので好適である。

40

【0192】

図6(B)では、下面射出構造の発光素子144について説明する。

【0193】

図6(B)では、画素136のトランジスタ142(酸化半導体トランジスタ100)に電氣的に接続された電極108を、上述の透光性を有する導電性材料を用いて形成する。

【0194】

透光性を有する電極108上に、発光素子144の陰極である電極154が成膜されてお

50

り、電極 1 5 4 上に発光層 1 5 2、陽極である電極 1 5 3 が順に積層されている。

【 0 1 9 5 】

陰極である電極 1 5 4 は、図 6 (A) に示す電極 1 0 7 と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、5 nm ~ 30 nm 程度）とする。例えば 20 nm の膜厚を有するアルミニウム膜を、電極 1 5 4 として用いることができる。

【 0 1 9 6 】

陽極である電極 1 5 3 が透光性を有する場合、電極 1 5 3 を覆うように、光を反射または遮蔽するための遮蔽膜 1 5 5 を形成する。遮蔽膜 1 5 5 は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料添加した樹脂等を用いることもできる。

10

【 0 1 9 7 】

電極 1 5 4、発光層 1 5 2、及び電極 1 5 3 が重畳することにより、発光素子 1 4 4 が形成されている。また、発光素子 1 4 4 に酸素、水素、水分、二酸化炭素等が侵入しないように、遮蔽膜 1 5 5 及び隔壁 1 2 8 を覆って保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、DLC 膜等を形成することができる。

【 0 1 9 8 】

図 6 (B) に示した発光素子 1 4 4 の場合、陰極である電極 1 5 4 は光を透過する程度に薄い。また電極 1 5 4 の下方には、透光性を有する電極 1 0 8 が設けられている。また、陽極である電極 1 5 3 を覆って遮蔽膜 1 5 5 が形成されている。

20

【 0 1 9 9 】

そのため、図 6 (B) に示した発光素子 1 4 4 から発せられる光は、矢印で示すように電極 1 5 4 側に射出する。よって、図 6 (B) に示す発光素子 1 4 4 は、下面射出構造の発光素子である。

【 0 2 0 0 】

図 6 (B) に示す発光素子は、上面射出構造の発光素子のため、本実施の形態により発光表示装置の開口率を上げることができる。さらに、本実施の形態により、トランジスタ 1 4 2 のオン電流の最適化が行われているので好適である。

【 0 2 0 1 】

図 6 (C) では、両面射出構造の発光素子 1 4 4 について説明する。

30

【 0 2 0 2 】

図 6 (C) では、図 6 (B) と同様に、画素 1 3 6 のトランジスタ 1 4 2 (酸化物半導体トランジスタ 1 0 0) に電気的に接続された電極 1 0 8 を、上述の透光性を有する導電性材料を用いて形成する。

【 0 2 0 3 】

また図 6 (C) に示す発光素子 1 4 4 において、図 6 (B) と同様に、透光性を有する電極 1 0 8 上に、発光素子 1 4 4 の陰極である電極 1 5 4 が成膜されており、電極 1 5 4 上に発光層 1 5 2、陽極である電極 1 5 3 が順に積層されている。

【 0 2 0 4 】

陰極である電極 1 5 4 は、図 6 (A) に示す電極 1 0 7 と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、5 nm ~ 30 nm 程度）とする。例えば 20 nm の膜厚を有するアルミニウム膜を、電極 1 5 4 として用いることができる。

40

【 0 2 0 5 】

電極 1 5 4、発光層 1 5 2、及び電極 1 5 3 が重畳することにより、発光素子 1 4 4 が形成されている。また、発光素子 1 4 4 に酸素、水素、水分、二酸化炭素等が侵入しないように、電極 1 5 3 及び隔壁 1 2 8 を覆って保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、DLC 膜等を形成することができる。

【 0 2 0 6 】

図 6 (C) に示した発光素子 1 4 4 の場合、陰極である電極 1 5 4 は光を透過する程度に

50

薄い。また電極 154 の下方には、透光性を有する電極 108 が設けられている。また、陽極である電極 153 も透光性を有する導電材料を用いて形成されている。

【0207】

そのため、図 6 (C) に示した発光素子 144 から発せられる光は、矢印で示すように電極 154 側及び電極 153 側の両方に射出する。よって、図 6 (C) に示す発光素子 144 は、両面射出構造の発光素子である。

【0208】

さらに、以上のようにして作製された発光素子 144 を、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。

10

【0209】

なお、ここでは、発光素子 144 として有機 EL 素子について述べたが、発光素子 144 として無機 EL 素子を設けることも可能である。

【0210】

また、酸化物半導体トランジスタ 100 において、必要であれば、 L_{off} 領域 109 を遮光する遮光膜、更に或いは酸化物半導体トランジスタ 100 全体を遮光する遮光膜を設けてもよい。このような遮光膜を設けることにより、光の取り出し効率を高めることができる。

【0211】

<表示パネル>

20

図 7 (A) 及び図 7 (B) は、本実施の形態の表示装置の一形態である表示パネルの上面図及び断面図である。図 7 (B) は、図 7 (A) の C - C' の断面図に相当する。

【0212】

第 1 の基板 101 上に設けられた画素部 131、ゲートドライバ 132a、ゲートドライバ 132b、ソースドライバ 134a、及びソースドライバ 134b を囲むようにして、シール材 162 が設けられている。また画素部 131、ゲートドライバ 132a、ゲートドライバ 132b、ソースドライバ 134a、及びソースドライバ 134b の上に第 2 の基板 161 が設けられている。画素部 131、ゲートドライバ 132a、ゲートドライバ 132b、ソースドライバ 134a、及びソースドライバ 134b は、第 1 の基板 101、第 2 の基板 161、及びシール材 162 によって、充填材 169 と共に密封されている。

30

【0213】

第 1 の基板 101 上に設けられた画素部 131 に用いられるトランジスタとして、上述のように、図 1 (A) ~ 図 1 (B) 及び図 2 (B) ~ 図 2 (C) で説明された酸化物半導体トランジスタ 100 を用いることができる。

【0214】

画素部 131 に用いられるトランジスタとして、 L_{off} 領域 109 を有する酸化物半導体トランジスタ 100 を用いると、画素部 131 に用いられるトランジスタは、占有面積を増大させることなくオン電流を低減することができる。

【0215】

このような酸化物半導体トランジスタ 100 を画素部 131 に用いた表示パネルは、表示パネルの開口率が減少するのを抑制することが可能である。

40

【0216】

また、ゲートドライバ 132a、ゲートドライバ 132b、ソースドライバ 134a、及びソースドライバ 134b にトランジスタとして、上述のように、図 2 (A) 及び図 2 (C) で説明された酸化物半導体トランジスタ 110 を用いることができる。

【0217】

よって、同一基板 101 上に、画素部 131 にオン電流が低い酸化物半導体トランジスタ 100 を用い、かつゲートドライバ 132a、ゲートドライバ 132b、ソースドライバ 134a、及びソースドライバ 134b にオン電流が高い酸化物半導体トランジスタ 11

50

0を用いた表示パネルを得ることができる。これにより、表示パネルの作製において、作製工程が削減でき、作製コストを抑制することができる。

【0218】

ゲートドライバ132a、ゲートドライバ132b、ソースドライバ134a、及びソースドライバ134bに与えられる各種信号及び電位は、FPC167a及びFPC167bから供給されている。

【0219】

図7(B)に示す表示パネルでは、発光素子144として図6(A)に示す上方射出構造の発光素子を用いる。当該表示パネルにおいて、接続端子165が、電極107と同じ導電膜から形成され、配線166は、発光素子144が有する電極153と同じ導電膜から形成されている。

10

【0220】

ただし発光素子144として、図6(A)に示す上方射出構造の発光素子のみならず、図6(B)に示す下方射出構造の発光素子、図6(C)に示す両面射出構造の発光素子を用いてもよい。

【0221】

図7(B)に示す表示パネルに図6(B)に示す下方射出構造の発光素子を用いる場合には、接続端子165として電極108又は電極154と同じ導電膜、配線166として電極153と同じ導電膜を用いることができる。

【0222】

20

図7(B)に示す表示パネルに図6(C)に示す両面射出構造の発光素子を用いる場合には、接続端子165として電極108又は電極154と同じ導電膜、配線166として電極153と同じ導電膜を用いることができる。

【0223】

接続端子165は、FPC167aが有する端子と、異方性導電膜168を介して電氣的に接続されている。

【0224】

発光素子144として、図6(A)に示す上方射出構造の発光素子、又は図6(C)に示す両面射出構造の発光素子を用いる場合には、発光素子144からの光の取り出し方向に位置する第2の基板161は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。

30

【0225】

また、充填材169としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。本実施の形態は充填材169として窒素を用いた。

【0226】

また、必要であれば、発光素子144の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、位相差板(1/4板、1/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

40

【0227】

以上述べたように、本実施の形態により、オン電流が低減され、かつ、占有面積の増大が抑制された酸化物半導体トランジスタを得ることができる。

【0228】

また本実施の形態により、オン電流が低減された酸化物半導体トランジスタを画素に用いた表示装置において、表示装置の開口率が減少するのを抑制することができる。

【0229】

50

また本実施の形態により、同一基板上に、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することができる。

【0230】

さらに、本実施の形態により、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用いた表示装置を得ることができる。

【実施例】

【0231】

本実施例では、 L_{off} 領域109のチャネル長方向の長さFを変えた場合において、酸化物半導体トランジスタの特性の変化について述べる。より具体的には、ゲート-ソース間電圧 V_{gs} 及びドレイン電流 I_d 特性（以後「 $V_{gs} - I_d$ 特性」ともいう）の長さFとの依存性について述べる。

【0232】

図8に、長さFを変えた酸化物半導体トランジスタの $V_{gs} - I_d$ 特性を示す。本実施例における酸化物半導体トランジスタとして、実施の形態で述べた酸化物半導体トランジスタ100を用いた。また、長さFが $0\mu m$ 、すなわち L_{off} 領域が存在しない酸化物半導体トランジスタの構造は、実施の形態の酸化物半導体トランジスタ110と同様である。なお本実施例では、酸化物半導体トランジスタ100の酸化物半導体膜104、及び酸化物半導体トランジスタ110の酸化物半導体膜114の材料として、酸化インジウムと酸化ガリウムと酸化亜鉛からなる酸化物（IGZO：Indium Gallium Zinc Oxide）を用いた。

【0233】

ただし、本実施例で測定した酸化物半導体トランジスタは、それぞれチャネル長L及びチャネル幅Wが異なる酸化物半導体トランジスタであった。ドレイン電流 I_d は、チャネル長L及びチャネル幅Wに依存して変化してしまう。そのため、本実施例では、チャネル長L及びチャネル幅Wの比に基づいて、ドレイン電流 I_d の規格化を行った。

【0234】

まず L_{off} 領域が存在しない酸化物半導体トランジスタをトランジスタ1、トランジスタ1のチャネル長Lをチャネル長 L_1 、トランジスタ1のチャネル幅Wを W_1 とする。

【0235】

L_{off} 領域109のチャネル長方向の長さFが $3\mu m$ の酸化物半導体トランジスタを、トランジスタ2とする。トランジスタ2のチャネル長Lをチャネル長 L_2 、トランジスタ2のチャネル幅Wを W_2 、及びトランジスタ2の測定されたドレイン電流 I_d を I_{d2} とする。同様に、チャネル長方向の長さFが $10\mu m$ の酸化物半導体トランジスタをトランジスタ3とし、トランジスタ3のチャネル長L、チャネル幅W、測定されたドレイン電流 I_d をそれぞれ、チャネル長 L_3 、チャネル幅 W_3 、ドレイン電流 I_{d3} とする（表1参照）。

【0236】

【表1】

	チャネル長L		チャネル幅W		F	ドレイン電流 I_d	
	名前	長さ(μm)		長さ(μm)	長さ(μm)	測定された I_d	規格化後の I_d
トランジスタ1	L_1	20	W_1	10	0		
トランジスタ2	L_2	9	W_2	11	3	I_{d2}	I_{d2}'
トランジスタ3	L_3	21	W_3	11	15	I_{d3}	I_{d3}'

【0237】

トランジスタ2のドレイン電流 I_{d2} 及びトランジスタ3のドレイン電流 I_{d3} を、トランジスタ1のチャネル長 L_1 とチャネル幅 W_1 の比 L_1 / W_1 によって規格化した。

【0238】

トランジスタ 2 において、測定されたドレイン電流 I_{d2} をドレイン電流 I_{d2} 、規格化後のドレイン電流をドレイン電流 I_{d2}' とする。測定されたドレイン電流 I_{d2} を L_1 / W_1 によって規格化するには、 $I_{d2}' : I_{d2} = W_2 / L_2 : W_1 / L_1$ が成り立つ。これにより、 $I_{d2}' = I_{d2} \times (W_2 / L_2) \times (L_1 / W_1)$ となる。またトランジスタ 3 においても同様の規格化を行った（表 1 参照）。

【0239】

図 8 に、トランジスタ 1、並びに、規格化後のトランジスタ 2 及びトランジスタ 3 の $V_{gs} - I_d$ 特性を示す。図 8 において、トランジスタ 1 の $V_{gs} - I_d$ 特性は点線、トランジスタ 2 の $V_{gs} - I_d$ 特性は一点鎖線、トランジスタ 3 の $V_{gs} - I_d$ 特性は実線で示されている。

10

【0240】

図 8 に示されるように、 L_{off} 領域 109 のチャンネル長方向の長さ F が長くなるにつれて、規格化後のドレイン電流 I_d' が低くなった。

【0241】

以上本実施例により、 L_{off} 領域 109 によるオン電流低減の効果が確認できた。

【0242】

このように、開示される発明の一態様により、占有面積を増大することなくオン電流を低減できる酸化物半導体トランジスタを得ることができる。

【0243】

また開示される発明の一態様により、開口率を減少させることなく、オン電流が低減された酸化物半導体トランジスタを画素に用いた表示装置を得ることができる。

20

【0244】

さらに、開示される発明の一態様により、同一基板上に、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することができる。

【0245】

オン電流が低い酸化物半導体トランジスタとオン電流が高い酸化物半導体トランジスタを同一基板上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。

【0246】

また、開示される発明の一態様により、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用いた表示装置を得ることができる。

30

【0247】

同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製工程が削減でき、作製コストを抑制することができる。

【符号の説明】

【0248】


- 100 酸化物半導体トランジスタ
- 101 基板
- 102a ゲート電極
- 102b ゲート電極
- 104 酸化物半導体膜
- 105a 電極
- 105b 電極
- 107 電極
- 108 電極
- 109 L_{off} 領域
- 110 酸化物半導体トランジスタ
- 112 ゲート電極

40


50

1 1 4	酸化物半導体膜	
1 1 5 a	電極	
1 1 5 b	電極	
1 2 3	ゲート絶縁膜	
1 2 4	酸化物半導体膜	
1 2 5	導電膜	
1 2 6	絶縁膜	
1 2 7	絶縁膜	
1 2 8	隔壁	
1 3 1	画素部	10
1 3 2	ゲートドライバ	
1 3 2 a	ゲートドライバ	
1 3 2 b	ゲートドライバ	
1 3 3	ゲート線	
1 3 4	ソースドライバ	
1 3 4 a	ソースドライバ	
1 3 4 b	ソースドライバ	
1 3 5	ソース線	
1 3 6	画素	
1 3 7	電源線	20
1 4 1	トランジスタ	
1 4 2	トランジスタ	
1 4 3	容量素子	
1 4 4	発光素子	
1 5 2	発光層	
1 5 3	電極	
1 5 4	電極	
1 5 5	遮蔽膜	
1 6 1	基板	
1 6 2	シール材	30
1 6 5	接続端子	
1 6 6	配線	
1 6 7 a	F P C	
1 6 7 b	F P C	
1 6 8	異方性導電膜	
1 6 9	充填材	


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】



【 図 1 0 】




【 図 1 1 】



【図 12】



(A)




(B)



(C)



【図 13】



フロントページの続き

(56)参考文献 特開2009-021612(JP,A)
特開2005-227618(JP,A)
特開2010-080952(JP,A)
特開平07-030116(JP,A)
特開平02-135780(JP,A)

(58)調査した分野(Int.Cl., DB名)
H01L 29/786
H01L 51/50