

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4029959号
(P4029959)

(45) 発行日 平成20年1月9日(2008.1.9)

(24) 登録日 平成19年10月26日(2007.10.26)

(51) Int.Cl.

G06F 17/50 (2006.01)

F I

G06F 17/50 654D

請求項の数 7 (全 30 頁)

(21) 出願番号	特願2001-264287 (P2001-264287)	(73) 特許権者	000005049
(22) 出願日	平成13年8月31日(2001.8.31)		シャープ株式会社
(65) 公開番号	特開2003-76728 (P2003-76728A)		大阪府大阪市阿倍野区長池町22番22号
(43) 公開日	平成15年3月14日(2003.3.14)	(74) 代理人	100078282
審査請求日	平成16年6月18日(2004.6.18)		弁理士 山本 秀策
		(72) 発明者	岡田 和久
			大阪府大阪市阿倍野区長池町22番22号
			シャープ株式会社内
		審査官	松浦 功
		(56) 参考文献	特開平08-044773 (JP, A)
		(58) 調査した分野(Int.Cl., DB名)	G06F 17/50

(54) 【発明の名称】 演算器アロケーション設計装置および演算器アロケーション設計方法

(57) 【特許請求の範囲】

【請求項1】

ハードウェアの構成に関する情報が含まれず、処理のアルゴリズムのみが記述された動作記述から回路を合成する高位合成を行う際に、データの流が枝、演算が節点で表されたデータフローグラフ中の演算を、スケジューリング結果に基づいて、演算器に割り付ける演算器アロケーション設計装置において、

ある演算Aを演算器に割り付ける際に、既に他の演算Bが割り付けられている演算器Cに割り付けるために設けられるセレクトタによって増加する面積と、その演算Aのみを割り付けるために新たに追加される演算器Dの面積とを比較する比較手段と、

前記比較手段における比較の結果、前者の面積が小さい場合には、その演算Aを他の演算Bが割り付けられている演算器Cに割り付けると共にセレクトタを設け、後者の面積が小さい場合には、新たに演算器Dを追加して、その演算Aを新たに追加された演算器Dに割り付ける割付手段と、

を有することを特徴とする演算器アロケーション設計装置。

【請求項2】

ハードウェアの構成に関する情報が含まれず、処理のアルゴリズムのみが記述された動作記述から回路を合成する高位合成を行う際に、データの流が枝、演算が節点で表されたデータフローグラフ中の演算を、スケジューリング結果に基づいて、演算器に割り付ける演算器アロケーション設計装置において、

複数の演算をある1つの演算器に割り付ける際に、組み合わせ回路のみを経由するルー

10

20

プが発生するか否かを判断する判断手段と、

前記判断手段における判断の結果、前記ループが発生しない場合には、それら複数の演算をその演算器に割り付け、前記ループが発生する場合には、それら複数の演算を異なる演算器にそれぞれ割り付ける割付手段と、

を有することを特徴とする演算器アロケーション設計装置。

【請求項 3】

ハードウェアの構成に関する情報が含まれず、処理のアルゴリズムのみが記述された動作記述から回路を合成する高位合成を行う際に、データの流が枝、演算が節点で表されたデータフローグラフ中の演算を、スケジューリング結果に基づいて、演算器に割り付ける演算器アロケーション設計装置において、

10

複数の演算をある 1 つの演算器に割り付ける際に、指定した期間よりも長いフォールスパスが発生するか否かを判断する判断手段と、

前記判断手段における判断の結果、前記フォールスパスが発生しない場合には、それら複数の演算をその演算器に割り付け、前記フォールスパスが発生する場合には、それら複数の演算を異なる演算器にそれぞれ割り付ける割付手段と、

を有することを特徴とする演算器アロケーション設計装置。

【請求項 4】

請求項 1 に記載の演算器アロケーション設計装置によって実施される演算器アロケーション設計方法であって、

前記比較手段によって、ある演算 A を演算器に割り付ける際に、既に他の演算 B が割り付けられている演算器 C に割り付けるために設けられるセクタによって増加する面積と、その演算 A のみを割り付けるために新たに追加される演算器 D の面積とを比較する比較工程と、

20

前記割付手段によって、前記比較工程における比較の結果、前者の面積が小さい場合には、その演算 A を他の演算 B が割り付けられている演算器 C に割り付けると共にセクタを設け、後者の面積が小さい場合には、新たに演算器 D を追加して、その演算 A を新たに追加された演算器 D に割り付ける割付工程と、

を包含することを特徴とする演算器アロケーション設計方法。

【請求項 5】

請求項 2 に記載の演算器アロケーション設計装置によって実施される演算器アロケーション設計方法であって、

30

前記判断手段によって、複数の演算をある 1 つの演算器に割り付ける際に、組み合わせ回路のみを経由するループが発生するか否かを判断する判断工程と、

前記割付手段によって、前記判断工程における判断の結果、前記ループが発生しない場合には、それら複数の演算をその演算器に割り付け、前記ループが発生する場合には、それら複数の演算を異なる演算器にそれぞれ割り付ける割付工程と、

を包含することを特徴とする演算器アロケーション設計方法。

【請求項 6】

請求項 3 に記載の演算器アロケーション設計装置によって実施される演算器アロケーション設計方法であって、

40

前記判断手段によって、複数の演算をある 1 つの演算器に割り付ける際に、指定した期間よりも長いフォールスパスが発生するか否かを判断する判断工程と、

前記割付手段によって、前記判断工程における判断の結果、前記フォールスパスが発生しない場合には、それら複数の演算をその演算器に割り付け、前記フォールスパスが発生する場合には、それら複数の演算を異なる演算器にそれぞれ割り付ける割付工程と、

を包含することを特徴とする演算器アロケーション設計方法。

【請求項 7】

前記割付工程において、面積が大きい演算器を用いる演算から順に演算を割り付けることを特徴とする請求項 4 乃至請求項 6 のいずれかに記載の演算器アロケーション設計方法

。

50

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、LSIの動作記述からデジタル回路を自動合成する高位合成を行う際に、データフローグラフ中の演算をスケジューリング結果に基づいて演算器に割り付ける演算器アロケーション設計方法に関する。

【0002】

【従来の技術】

従来から、大規模なLSIを短期間で設計するために有効な技術として、高位合成技術が知られている。高位合成技術とは、ハードウェアの構造に関する情報が含まれず、処理のアルゴリズムのみが記述された動作記述から、回路を自動的に合成する技術である。従来の高位合成技術の詳細に記した文献としては、例えば“High Level Synthesis” Kluwer Academic Publishers等が挙げられる。

【0003】

以下に、従来の高位合成技術を用いて、動作記述から回路を自動的に合成する過程について、簡単に説明する。高位合成は、図1に示す手順によって行なわれる。

【0004】

まず、ステップ1では、動作記述におけるデータの流れを解析して、データフローグラフ(DFG)と称されるモデルを作成する。データフローグラフは、プログラムのフローチャートに類似したグラフであり、節点と枝とによって構成されている。枝はデータを表し、節点は演算を表しており、演算の入力は節点の入力枝に対応し、出力は出力枝に対応している。

【0005】

例えば、図2に示す動作記述は、図3に示すデータフローグラフによって表される。図3に示すデータフローグラフは、2つの乗算を表す節点31、32と、1つの加算を表す節点33とを含み、入力aおよびbを乗算した結果と、入力bおよびcを乗算した結果とを加算し、その演算結果xを出力することを表している。

【0006】

次に、ステップ2では、データフローグラフの節点に対応する演算をいつ実行するか、すなわち、どのクロックサイクルで実行するかを決定するスケジューリングを行う。このときには、各演算の遅延時間を考慮して、全ての節点がクロック周期内に収まるようにする必要がある。

【0007】

図3に示すデータフローグラフのスケジューリング例を図4および図6に示す。図4は、2つの乗算と1つの加算とを1つのクロックサイクル(サイクル1)で実行するようにスケジューリングされている。例えば、加算器の遅延時間が5ns、乗算器の遅延時間が60nsの場合、クロック周期が65ns以上であれば、図4に示すようにスケジューリングすることができる。

【0008】

図6では、サイクル1で1つの乗算61を実行し、次のサイクル2で残りの乗算62と加算65とを実行するようにスケジューリングされている。図6に示すスケジューリングも、クロック周期が65ns以上の場合に可能である。図6において、クロックサイクルの境界をまたぐ枝63によって表されるデータは、レジスタR1に記憶され、クロックサイクルの境界をまたぐ枝64によって表されるデータは、変数bを保存するレジスタ(図示せず)に記憶される。

【0009】

図4に示すスケジューリング結果は、図5に示すような回路によって実現することができる。図5に示す回路は、2つの乗算器と1つの加算器とによって構成されており、一方の乗算器にa、bが入力されて乗算され、他方の乗算器にb、cが入力されて乗算され、両乗算器による乗算結果が加算器に入力されて加算され、演算結果xが出力される。

10

20

30

40

50

【0010】

これに対して、図6に示すスケジューリング結果は、図7に示すような回路によって実現することができる。図7に示す回路は、1つのセクタ(sel)71と、1つの乗算器75と、1つの加算器74と、レジスタ(R1)72と、コントローラ(controller)73とによって構成されている。

【0011】

セクタ71は、点線で表されたセレクト信号76が1の場合に右側の入力を出し、0の場合には左側の入力を出し、また、レジスタ72は、点線で表されたイネーブル信号77が1の場合に、クロックが立ち上がる瞬間の入力の値を記憶し、0の場合には記憶している値を保持する。また、レジスタ72からは、記憶している値が出力される。コントローラ73は、セクタ71とレジスタ72をコントロールする信号76および77を生成する。

10

【0012】

図7に示す回路の動作を説明する。サイクル1ではセクタ信号76とイネーブル信号77とは共に1であるため、 $a \times b$ がレジスタ72に記憶される。サイクル2ではセクタ信号76とイネーブル信号77とは共に0であるため、 $c \times b$ が計算され、レジスタ72に記憶された $a \times b$ の値との和 x が出力される。

【0013】

図5に示す回路は1サイクルで動作が終了するが、乗算器が2つ必要である。これに対して、図7に示す回路は動作のために2サイクル必要であるが、乗算器が1つで良い。このように、高位合成技術では、高速な回路が必要なときには図5に示す回路、小面積な回路が必要なときには図7に示す回路を合成することができる。

20

【0014】

次に、ステップ3では、レジスタアロケーションを行なう。図6に示すスケジューリング結果において、枝63および64のように、クロックサイクルの境界をまたぐ枝については、その枝が表すデータをレジスタに蓄える必要がある。その理由は、同期回路において、レジスタの値は、1クロックサイクル毎に変更されるからであり、例えば乗算61の計算結果 $a \times b$ を加算65によって使用するためには、サイクルの境界で一旦レジスタに記憶させる必要がある。レジスタアロケーションでは、このような各クロックサイクルの境界をまたぐ枝に対して、レジスタを割り付ける。以降の説明では、レジスタアロケーションの結果は、図6に示す66のように、レジスタ名を矩形で囲んで表す。なお、枝64に対するレジスタは、変数bの値を保存するレジスタを利用することができるため、図7には示していない。

30

【0015】

次に、ステップ4では、スケジューリング・レジスタアロケーション結果に基づいて、DFG中の演算を演算器に割り付ける、演算器アロケーションを行う。図6に示すスケジューリング結果では、2つの乗算61および62は、図7に示す1つの乗算器75を共有して実行することができる。しかしながら、演算器を共有する方法が複数ある場合には、最適な共有方法を決定する手順が必要になり、この手順が演算器アロケーションである。

【0016】

従来の演算器アロケーション設計方法("High Level Synthesis" Kluwer Academic Publishers、特開2000-242669号公報等)では、図6に示す2つの乗算61、62を図7に示す1つの乗算器75にアロケーションする場合のように、可能な限り演算器の個数が少なくなるように演算を割り付けて、回路面積の削減を図っている。

40

【0017】

次に、ステップ5では、データフローグラフの枝に基づいてデータパスを生成し、レジスタ、セクタ等を制御する制御論理を生成して、レジスタ、演算器等のハードウェア構成と動作周期毎のレジスタ間のデータの流れと処理とが含まれるRTL(レジスタトランスファレベル)の回路を生成する。

50

【 0 0 1 8 】

【 発明が解決しようとする課題 】

従来の演算器アロケーション設計方法においては、演算器の個数ができるだけ少なくなるように、演算器に演算が割り付けられるため、図 6 に示すスケジューリング・レジスタアロケーション結果に基づいて演算器アロケーションを行った場合、図 7 に示すような演算器アロケーション結果が得られる。

【 0 0 1 9 】

しかしながら、図 8 に示すように、図 6 に示す 2 つの乗算 6 1 および 6 2 に対して、それぞれ異なる乗算器 1 0 1 および 1 0 2 を割り付ける演算器アロケーションも考えられる。図 8 に示す回路は、入力された a と b とが乗算される乗算器 1 0 1 と、入力された b と c とが乗算される乗算器 1 0 2 と、乗算器 1 0 1 の乗算結果が記憶されて保持されるレジスタ (R 1) 1 0 3 と、レジスタ 1 0 3 の出力と乗算器 1 0 2 の乗算結果とが加算されて演算結果 x が出力される加算器と、レジスタ 1 0 3 のコントロール信号を生成するコントローラ (c o n t r o l l e r) とによって構成されている。

10

【 0 0 2 0 】

この図 8 に示す回路では、乗算器が 2 つ必要であるが、図 7 に示す演算器アロケーション結果では必要であったセクタが不要である。よって、乗算器の面積がセクタの面積よりも小さい場合には、図 8 に示す演算器アロケーション結果の方が回路全体の面積が小さくなり、逆に、セクタの面積が乗算器の面積よりも小さい場合には図 7 に示す演算器アロケーション結果の方が回路全体の面積が小さくなる。

20

【 0 0 2 1 】

一般には、セクタよりも乗算器の方が面積が大きいため、図 7 に示す演算器アロケーション結果の方が良い場合が多いが、セクタよりも面積が小さい演算器を用いる演算の場合には、図 8 に示すように演算器を共有しない演算器アロケーション結果の方が面積が小さくなる。

【 0 0 2 2 】

ここで、図 9 に示すようなスケジューリング・レジスタアロケーション結果に基づいて演算器アロケーションを行う場合を考える。図 9 では、サイクル 1 で a と b とを加算 (1 1 1) し、次のサイクル 2 で c と d とを加算 (1 1 2) して、加算 1 1 1 の結果と加算 1 1 2 の結果とを乗算する。図 9 において、クロックサイクルの境界をまたぐ枝によって表されるデータ (a と b との加算結果) は、レジスタ R 1 に記憶される。

30

【 0 0 2 3 】

この場合、図 1 0 に示すような演算器アロケーションと、図 1 1 に示すような演算器アロケーションとが可能である。図 1 0 に示す回路は、入力された a および c のいずれか一方が選択されるセクタ (s e l) と、入力された b および d のいずれか一方が選択されるセクタと、両セクタの選択結果が入力されて加算される加算器と、加算器の加算結果が記憶されて保持されるレジスタ (R 1) と、レジスタからの出力と加算器の加算結果とを乗算した結果 x を出力する乗算器と、レジスタおよびセクタのコントロール信号を生成するコントローラ (c o n t r o l l e r) とによって構成されている。

【 0 0 2 4 】

また、図 1 1 に示す回路は、入力された a と b とを加算する加算器と、加算結果 (a + b) が記憶されて保持されるレジスタと、入力された c と d とを加算する加算器と、加算結果 (c + d) とレジスタからの出力とを乗算して乗算結果 x を出力する乗算器と、レジスタのコントロール信号を生成するコントローラ (c o n t r o l l e r) とによって構成されている。

40

【 0 0 2 5 】

図 1 0 に示す回路では、加算 1 1 1 および 1 1 2 を 1 つの加算器で実現するために加算器は 1 つで良いが、セクタが 2 つ必要である。これに対して、図 1 1 に示す回路では、加算 1 1 1 および 1 1 2 を 2 つの加算器で実現するために加算器は 2 つ必要であるが、セクタは不要である。よって、セクタ 2 つの面積が加算器の面積よりも小さい場合には、

50

加算器 1 つによって実現される図 10 に示す演算器アロケーション結果の方が回路全体の面積が小さくなり、逆に、セクタ 2 つの面積が加算器の面積よりも小さい場合にはセクタ 2 つによって実現される図 11 に示す演算器アロケーション結果の方が回路全体の面積が小さくなる。

【0026】

一般には、加算器の面積は、同じビット幅のセクタ面積の 2 倍前後であるため、比較のようなより小さい演算器を用いる演算の場合には当然のことながら、加算においても演算器を共有しないで別々の演算器を用いることによってセクタの数を減らす方が、全体の面積としては小さくなる場合がある。

【0027】

しかしながら、演算器の個数を最小化する、従来の演算器アロケーション設計方法では、図 7 および図 10 に示すように、演算器の個数は最小であるが、多数のセクタが必要になるために、全体の面積としてはかえって大きくなってしまう場合がある。

【0028】

次に、図 12 に示すスケジューリング結果に基づいて演算器アロケーションを行う場合を考える。図 12 では、サイクル 1 で a と b とを加算 (142) し、加算結果と c とを乗算 (142) して演算結果 x を出力する。次のサイクル 2 では c と d とを乗算 (143) し、乗算結果と b とを加算 (144) して演算結果 y を出力する。

【0029】

演算器の個数を最小化する従来の演算器アロケーション設計方法を用いた場合には、図 13 に示すような回路が得られる。この図 13 に示す回路は、セクタ 154 および 155 と、加算器 152 と、乗算器 153 と、コントローラ 151 とによって構成され、加算 141 および 144 が 1 つの加算器 152 に割り付けられ、乗算 142 および 143 が 1 つの乗算器 153 に割り付けられている。

【0030】

図 13 に示す回路の動作について説明する。サイクル 1 では、コントローラ 151 から出力されるコントロール信号 157 と 158 は、それぞれ、1 と 0 である。よって、セクタ 154 は a を選択して加算器 152 に入力し、加算器 152 は $a + b$ を計算して、結果をセクタ 155 に出力する。セクタ 155 は加算結果 $a + b$ を選択して乗算器 153 に入力し、乗算器 153 は $(a + b) \times c$ を計算して、演算結果 x を出力する。サイクル 2 では、コントローラ 151 から出力されるコントロール信号 157 と 158 は、それぞれ、0 と 1 である。よって、セクタ 155 は d を選択して乗算器 153 に入力し、乗算器 153 は $d \times c$ を計算して、結果をセクタ 154 に出力する。セクタ 154 は乗算結果 $d \times c$ を選択して加算器 152 に入力し、加算器 152 は $(d \times c) + b$ を計算して、演算結果 y を出力する。このように、図 13 に示す回路は、加算器 1 つと乗算器 1 つを用いて、図 12 に示す演算結果 x と y とを得ることができる。

【0031】

しかしながら、図 13 に示す回路では、太線に示すように、組み合わせ回路 (論理出力がその時刻の論理入力によってのみ定まる論理回路であり、インバータ、NAND 回路、NOR 回路等およびこれらを組み合わせた回路等が挙げられる。フリップフロップ、ラッチ等のような順序回路は、組み合わせ回路に含まれない) のみによって構成されるループ 156 が生成されている。理想的には、コントローラから出力されるコントロール信号 157 と 158 は同時に 0 になることはないため、セクタ 154 と 155 が同時に左側の入力を選択することはなく、このループ 156 が活性化されることはない。但し、現実の回路では、コントローラから出力されるコントロール信号 157 と 158 との変化タイミングにずれが生じて、短時間ではあるものの、このループ 156 が活性化される場合がある。

【0032】

このような、組み合わせ回路のみによって構成されるループ 156 は、データが同じ演算器に戻ってくるため、リングオシレータと同様の原理によって発振を引き起こすおそれが

10

20

30

40

50

ある。一旦発振が起こると、消費電力が増大するだけではなく、回路の動作が不安定になって、誤動作の原因ともなる。また、このようなループがあると、論理合成、フロアプラン（ブロック単位での配置）、配置配線（ブロック内のゲート単位での配置）等の工程で、遅延を正確に見積もることができない。よって、演算器の個数を最小化演算期するアロケーション設計方法によって生成された回路は、信頼性に欠けたものとなる。

【0033】

次に、図14に示すスケジューリング結果に基づいてアロケーションを行う場合を考える。図14では、サイクル1でaとbとを乗算し、乗算結果とcとを加算（161）して演算結果xを出力する。次のサイクル2ではcとdとを加算（162）し、加算結果をdで除算して演算結果yを出力する。

10

【0034】

ここで、加算器の遅延は5ns、乗算器および除算器の遅延は60ns、セレクタの遅延は1ns、クロック周期は100nsとする。図14のサイクル1では乗算と加算を続けて行なうため、65nsの時間が必要であるが、クロック周期が100nsであるため、十分に間に合う。サイクル2でも、同様に間に合う。

【0035】

このスケジューリング結果に基づいて、演算器の個数を最小化する従来の演算器アロケーション設計方法を用いて演算器アロケーションを行った場合、図15に示すような回路が得られる。この図15に示す回路は、乗算器171と、セレクタ174と、加算器172と、除算器173と、コントローラ175とによって構成され、2つの加算161および162が1つの加算器に割り付けられている。

20

【0036】

図15に示す回路の動作を説明する。サイクル1ではコントローラから出力されるコントロール信号175は0である。よって、セレクタ174は乗算器171の出力 $a \times b$ を選択して加算器172へ入力し、加算器172は $a \times b$ とcを加算して演算結果xを出力する。ここで、a、b、cからxへのパス全ての遅延がクロック周期100ns以下であれば、正しい演算結果xが出力される。aからxへのパスは乗算器171、セレクタ174、加算器172を経由するため、66nsである。また、bからx、cからxは、66nsと5nsであり、全てのパスの遅延はクロック周期以下である。サイクル2では、コントローラから出力されるコントロール信号175は1である。よって、加算器172へはdが入力され、加算器172は $d + c$ を計算して除算器173へ出力する。除算器173は $(d + c) / e$ の値を計算して演算結果yを出力する。ここで、c、d、eからyへのパス全ての遅延がクロック周期100ns以下であれば、正しい結果演算yが出力される。dからyへのパスはセレクタ174、加算器172、除算器173を経由するため、66nsである。また、cからy、eからyは、65nsと60nsであり、全てのパスの遅延はクロック周期以下である。

30

【0037】

この図15に示す回路では、太線で表すaからyへのパス176が存在する。このパス176は、乗算器171、セレクタ174、加算器172、除算器173を通るため、合計遅延は126nsであり、仮にこのパス176上をデータが流れたとすると、クロック周期100nsよりも遅延が大きくなってしまうため、回路が誤動作する。しかし、コントローラから出力されるコントロール信号175が0のときにはaからxのパスにデータが流れ、1のときにはdからyのパスにデータが流れるようにセレクタによってデータが選択され、aからyへデータが流れることはない。よって、aからyのパスの合計遅延がクロック周期を越えたとしても、回路は正常に動作するため、aからyへのパスを考慮する必要はない。このようなパスをフォールスパスと称する。

40

【0038】

しかしながら、現状の自動論理合成ツール、フロアプランツール、配置配線ツール等では、パスがフォールスパスであるか、または実際にデータが流れるパスであるかを区別することができない。このため、クロック周期よりも長いフォールスパスに対して擬似タイミ

50

ングエラーが発生したり、論理合成の最適化時にフォールスパス上の演算器が、高速ではあるが面積が大きい演算器に入れ換えられて、回路面積が無駄に増加したりしていた。将来的に、フォールスパスを認識できるようなツールが実現されれば、このような問題は生じないが、現状では問題が多発している。

【0039】

このようなフォールスパスによるタイミングエラーを検出する方法としては、例えば特開2000-203555号公報に開示されているようなものがある。しかし、この方法は、シミュレーションを行なうことによって、タイミングエラーが実際には起こらないことを確認してフォールスパスであると判定するため、フォールスパスの検出に非常に時間がかかってしまうという問題がある。また、シミュレーションパターンに漏れがある場合には、実際に信号が伝わるパスがフォールスパスであると誤認されるおそれがある。

10

【0040】

さらに、組み合わせ回路のみによって構成されるループ、長いフォールスパス等の発生を考慮せずに演算器アロケーションを行なった後に、組み合わせ回路のみによって構成されるループ、長いフォールスパス等を削除するためには、1つの演算器が複数の演算によって共有されないように、演算器を追加する必要がある、回路面積が大きくなってしまう。

【0041】

本発明は、このような従来技術の課題を解決するためになされたものであり、回路の規模を縮小し、回路に組み合わせ回路のみからなるループが含まれないようにし、回路に長いフォールスパスが含まれないようにすることができる、演算器アロケーション設計方法を

20

【0042】

【課題を解決するための手段】

本発明の演算器アロケーション設計装置は、ハードウェアの構成に関する情報が含まれず、処理のアルゴリズムのみが記述された動作記述から回路を合成する高位合成を行う際に、データの流れが枝、演算が節点で表されたデータフローグラフ中の演算を、スケジューリング結果に基づいて、演算器に割り付ける演算器アロケーション設計装置において、ある演算Aを演算器に割り付ける際に、既に他の演算Bが割り付けられている演算器Cに割り付けるために設けられるセクタによって増加する面積と、その演算Aのみを割り付けるために新たに追加される演算器Dの面積とを比較する比較手段と、前記比較手段における比較の結果、前者の面積が小さい場合には、その演算Aを他の演算Bが割り付けられている演算器Cに割り付けると共にセクタを設け、後者の面積が小さい場合には、新たに演算器Dを追加して、その演算Aを新たに追加された演算器Dに割り付ける割付手段と、を有することを特徴とする。

30

また、本発明の演算器アロケーション設計方法は、前記演算器アロケーション設計装置によって実施される演算器アロケーション設計方法であって、前記比較手段によって、ある演算Aを演算器に割り付ける際に、既に他の演算Bが割り付けられている演算器Cに割り付けるために設けられるセクタによって増加する面積と、その演算Aのみを割り付けるために新たに追加される演算器Dの面積とを比較する比較工程と、前記割付手段によって、前記比較工程における比較の結果、前者の面積が小さい場合には、その演算Aを他の演算Bが割り付けられている演算器Cに割り付けると共にセクタを設け、後者の面積が小さい場合には、新たに演算器Dを追加して、その演算Aを新たに追加された演算器Dに割り付ける割付工程と、を包含することを特徴とする。

40

【0043】

LSIの設計に際しては、チップサイズを可能な限り小さくすることと、演算の高速化という前提のもとで、共有できる演算器、レジスタを可能な限り共有化することによって演算器、レジスタの個数を最小化するように演算器アロケーション、レジスタアロケーションが行われ、一つのクロック周期内に可能な限り多くの演算器を割り当てるようにスケジューリングが行われる。

【0044】

50

本発明にあつては、ある演算を実行させるための面積の増加に着目して、新たに演算器を割り付ける事で増加する面積（演算器の面積）Aと、演算器の数を減らすために、同じ演算を新たな演算器を割り付けずに既に存在する演算器を用いる（この場合にはセレクトが必要になる場合が多い）ことによって増加する面積（セレクトの面積）Bとを比較する。そして、可能な限り小面積となるように、AおよびBのうち、面積が小さくなる方を実際に割り付ける。

【0045】

上記方法によれば、後述する実施形態1に示すように、演算器の数は少ないがセレクトが多くなって全体の面積が大きくなってしまったり、セレクトを少なくするために多数の演算器を用いて全体の面積が大きくなってしまったりすることがなくなり、演算器とセレクトの合計面積が小さくなるような演算器アロケーション結果を得ることができる。

10

【0046】

さらに、本発明の演算器アロケーション設計装置は、ハードウェアの構成に関する情報が含まれず、処理のアルゴリズムのみが記述された動作記述から回路を合成する高位合成を行う際に、データの流れが枝、演算が節点で表されたデータフローグラフ中の演算を、スケジューリング結果に基づいて、演算器に割り付ける演算器アロケーション設計装置において、複数の演算をある1つの演算器に割り付ける際に、組み合わせ回路のみを経由するループが発生するか否かを判断する判断手段と、前記判断手段における判断の結果、前記ループが発生しない場合には、それら複数の演算をその演算器に割り付け、前記ループが発生する場合には、それら複数の演算を異なる演算器にそれぞれ割り付ける割付手段と

20

を有することを特徴とする。

また、本発明の演算器アロケーション設計方法は、前記演算器アロケーション設計装置によって実施される演算器アロケーション設計方法であつて、前記判断手段によって、複数の演算をある1つの演算器に割り付ける際に、組み合わせ回路のみを経由するループが発生するか否かを判断する判断工程と、前記割付手段によって、前記判断工程における判断の結果、前記ループが発生しない場合には、それら複数の演算をその演算器に割り付け、前記ループが発生する場合には、それら複数の演算を異なる演算器にそれぞれ割り付ける割付工程と、を包含することを特徴とする。

【0047】

30

上記方法によれば、後述する実施形態2に示すように、組み合わせ回路のみを経由するループが発生しないように演算器アロケーション結果が得られるため、回路の発振によって消費電力が増大したり、回路が誤動作したりすることを防ぐことができる。また、論理合成、フロアプラン、配置配線等の工程における遅延見積りも正確に行うことができる。ループの有無は、着目演算の前演算もしくは後演算に同じ演算があるか否かによって判断することができ、同じ演算がある場合にはループがあることになる。

【0048】

さらに、本発明の演算器アロケーション設計装置は、ハードウェアの構成に関する情報が含まれず、処理のアルゴリズムのみが記述された動作記述から回路を合成する高位合成を行う際に、データの流れが枝、演算が節点で表されたデータフローグラフ中の演算を、スケジューリング結果に基づいて、演算器に割り付ける演算器アロケーション設計装置において、複数の演算をある1つの演算器に割り付ける際に、指定した期間よりも長いフォールスパスが発生するか否かを判断する判断手段と、前記判断手段における判断の結果、前記フォールスパスが発生しない場合には、それら複数の演算をその演算器に割り付け、前記フォールスパスが発生する場合には、それら複数の演算を異なる演算器にそれぞれ割り付ける割付手段と、を有することを特徴とする。

40

また、本発明の演算器アロケーション設計方法は、前記演算器アロケーション設計装置によって実施される演算器アロケーション設計方法であつて、前記判断手段によって、複数の演算をある1つの演算器に割り付ける際に、指定した期間よりも長いフォールスパスが発生するか否かを判断する判断工程と、前記割付手段によって、前記判断工程における

50

判断の結果、前記フォールスパスが発生しない場合には、それら複数の演算をその演算器に割り付け、前記フォールスパスが発生する場合には、それら複数の演算を異なる演算器にそれぞれ割り付ける割付工程と、を包含することを特徴とする。

【0049】

フォールスパスは、LSIの動作上、実際には起こり得ないパスであるので、実際の回路ではフォールスパスがあっても問題は無い。しかし、LSIの設計が完了した後、設計検証ツールを用いた検証および論理合成ツールを用いた回路の論理の最適化が行われ、現状の設計検証ツールおよび論理合成ツールではフォールスパスを認識できないため、問題が生じる。

【0050】

通常、設計検証ツールでは、クロック周期よりも大きい遅延を生じるような場合には、エラーと認識される。また、論理合成ツールでは、フォールスパスを、実際に動作するパスと誤認して最適化が行なわれる。この場合、レジスタからレジスタまでの全てのパスが1クロック以内の遅延で動作するように回路を設計する必要があることから、フォールスパスが1クロックよりも長い遅延を持つ場合には、フォールスパス上の演算器を高速なものに置き換えてフォールスパスの遅延が1クロック以内に収まるように最適化される。一般に、高速な演算器は面積が大きいため、回路面積が大きくなってしまいが、実際にはフォールスパスは動作しないので、このような最適化は不要であり、無駄に回路面積を大きくしてしまうことになる。

【0051】

そこで、本発明にあっては、このような現状の設計検証ツールおよび論理合成ツールを用いた場合でもエラーが発生しないように、クロック周期 $\pm \alpha$ を指定値として、これよりも時間的に長いフォールスパスであれば、設計をやり直して演算器を再度割り付ける。クロック周期 $\pm \alpha$ よりも時間的に短いフォールスパスであればそのまま割り付ける。これは、フォールスパスは、実際には生じ得ないパスであるので、LSIとしては問題が無く、かつ、この場合は設計検証ツールでもエラーが発生しないので、作業上に問題が無いからである。

【0052】

上記方法によれば、後述する実施形態3に示すように、指定した期間以上のフォールスパスが発生しないような演算器アロケーション結果が得られるため、クロック周期よりも長いフォールスパスに対して疑似タイミングエラーが発生したり、論理合成の最適化時にフォールスパス上の演算器が、高速ではあるが面積が大きい演算器に入れ換えられて、回路面積が無駄に増加したりすることを防ぐことができる。

【0053】

本発明の演算器アロケーション設計方法は、前記割付工程において、面積が大きい演算器を用いる演算から順に演算を割り付けることを特徴としてもよい。

【0054】

上記方法によれば、後述する実施形態4に示すように、演算器を追加してセクタを削減する場合、演算器を追加して組み合わせ回路のみからなるループの発生を防ぐ場合、演算器を追加して指定した期間以上のフォールスパスの発生を防ぐ場合等に、面積の増加を最小限にすることができる。面積が小さい演算器から割り付けを行った場合、結果として、後で大きな演算器を使わざるを得なくなり、トータル面積が大きくなるからである。

【0055】

【発明の実施の形態】

本発明の実施の形態について、図面に基づいて説明する。

【0056】

(実施形態1)

図16は、本実施形態1の演算器アロケーション設計方法について説明するためのフローチャートである。本実施形態では、データフローグラフ(DFG)中の各演算を、スケジューリング結果に基づいて、1つずつ演算器に割り付けていく。

10

20

30

40

50

【 0 0 5 7 】

ステップ 1 1 では、D F G 中の演算を 1 つ選択する。ステップ 1 2 では、(a) ステップ 1 1 で選択された演算を新たに作成した演算器に割り付け、ステップ 1 3 では、(b) 既に他の演算が割り付けられた演算器を共有するように演算を割り付ける方法を試みる。このとき、他の演算が割り付けられている演算器に演算を割り付けて演算器を共有する場合には、両演算が競合しないようにセクタが設けられる。また、上記 (b) の方法で割り付け可能な演算器が複数ある場合には、それぞれに対する割り付けを試みる。

【 0 0 5 8 】

次に、ステップ 1 4 では、上記 (a) の方法で演算器に演算を割り付けた場合に増加する新たな演算器の面積と、上記 (b) の方法で演算器に演算を割り付けた場合に増加するセクタの面積とを比較し、増加する面積がより少ない割り付け方法を採用する。このとき、上記 (b) の方法で割り付け可能な演算器が複数ある場合には、増加する面積が最も少ない割り付け方法を採用する。ステップ 1 5 では、割り付けられていない演算がまだ残っているか否かを判断し、残っている場合にはステップ 1 に戻り、残っていない場合には処理を終了する。

10

【 0 0 5 9 】

以下に、図 1 7 に示すスケジューリング・レジスタアロケーション結果に基づいて、データフローグラフ中の演算を演算器に割り付ける場合を例に挙げて、本実施形態の演算器アロケーション設計方法について詳細に説明する。ここでは、加算器の面積は 9、セクタの面積は 5 であるとする。

20

【 0 0 6 0 】

図 1 7 では、サイクル 1 でレジスタ R 1 に保持されているデータとレジスタ R 2 に保持されているデータとを加算 (2 1 1) し、レジスタ R 1 に格納する。次のサイクル 2 では、レジスタ R 1 に格納されたデータとレジスタ R 3 に保持されているデータとを加算 (2 1 2) し、レジスタ R 4 に格納する。次のサイクル 3 では、レジスタ R 4 に格納されたデータとレジスタ R 5 に保持されているデータとを加算 (2 1 3) して演算結果 x を出力する。

【 0 0 6 1 】

この図 1 7 に示すスケジューリング・レジスタアロケーション結果に基づいて、図 1 8 の 2 2 1 に示すように、加算 2 1 1 を、新たに演算器を作成して割り付ける上記 (a) の方法によって割り付ける。この時点での面積は、加算器 1 個分で 9 となる。この時点では、まだ他の演算が割り付けられた演算器は存在しないため、他の演算と演算器を共有する上記 (b) の方法は行なわない。

30

【 0 0 6 2 】

次に、図 1 8 の 2 2 2 に示すように、加算 2 1 2 を、新たに演算器を作成して割り付ける上記 (a) の方法によって割り付ける。この場合での面積は、加算器 2 個分で 1 8 となる。

【 0 0 6 3 】

この時点では、演算 2 1 1 が既に割り付けられている演算器があるので、図 1 8 の 2 2 3 に示すように、加算 2 1 2 を、他の演算と演算器を共有する上記 (b) の方法によって割り付ける。この場合の面積は、加算器とセクタとがそれぞれ 1 個ずつであるので 1 4 となる。

40

【 0 0 6 4 】

ここで、上記 (a) の方法による割り付け結果 (図 1 8 の 2 2 2) の面積 1 8 と、上記 (b) の方法による割り付け結果 (図 1 8 の 2 2 3) の面積 1 4 とを比べて、面積が小さい上記 (a) の方法 (図 1 8 の 2 2 3) を採用する。既に他の演算が割り付けられた演算器が複数ある場合には、それぞれの演算器に対して演算の割りつけを試み、最も面積が小さい場合を採用する。

【 0 0 6 5 】

次に、図 1 8 の 2 2 4 に示すように、加算 2 1 3 を、新たに演算器を作成して割り付ける

50

上記 (a) の方法によって割り付ける。この場合の面積は、加算器 2 個とセクタ 1 個とで 2 3 となる。

【 0 0 6 6 】

また、図 1 8 の 2 2 5 に示すように、加算 2 1 3 を、他の演算と演算器を共有する上記 (b) の方法によって割り付ける。この場合の面積は、加算器 1 個とセクタ 3 個とであるので 2 4 となる。

【 0 0 6 7 】

ここで、上記 (a) の方法による割り付け結果 (図 1 8 の 2 2 4) の面積 2 3 と、上記 (b) の方法による割り付け結果 (図 1 8 の 2 2 5) の面積 2 4 とを比べて、面積が小さい上記 (a) の方法 (図 1 8 の 2 2 5) を採用する。既に他の演算が割り付けられた演算器が複数ある場合には、それぞれの演算器に対して演算の割り付けを試み、最も面積が少ない場合を採用する。

10

【 0 0 6 8 】

この演算器アロケーション結果によって、図 1 9 に示すように回路が得られる。図 1 9 に示す回路は、レジスタ R 1 ~ レジスタ R 5 と、レジスタ R 2 およびレジスタ R 3 の出力のいずれか一方が選択されるセクタと、レジスタ R 1 の出力とセクタの出力とが加算されてレジスタ R 1 またはレジスタ R 4 に出力される加算器と、レジスタ R 4 の出力とレジスタ R 5 の出力とが加算されて演算結果 x が出力される加算器と、レジスタ R 1 ~ R 5 およびセクタのコントロール信号を生成するコントローラ (c o n t r o l l e r) とによって構成されている。

20

【 0 0 6 9 】

一方、図 1 7 に示すスケジューリング・レジスタアロケーション結果に基づいて、データフローグラフ中の演算を演算器の個数を最小化する従来の演算器アロケーション設計方法によって演算器アロケーションを行った結果は、図 2 0 に示すようになり、生成される回路は図 2 1 に示すようになる。

図 2 0 に示す従来の演算器アロケーション結果では、図 1 8 の 2 2 5 と同様に、加算器とセクタとの面積合計は 2 4 となり、本実施形態 1 による演算器アロケーション結果の面積 2 3 の方が小さい。

【 0 0 7 0 】

図 2 1 に示す回路は、レジスタ R 1 ~ レジスタ R 5 と、レジスタ R 1 およびレジスタ R 4 の出力のいずれか一方が選択されるセクタと、レジスタ R 3 およびレジスタ R 5 の出力のいずれか一方が選択されるセクタと、レジスタ R 2 の出力と右側のセクタの出力のいずれか一方が選択されるセクタと、左側のセクタの出力と中央のセクタの出力とが加算されてレジスタ R 1、レジスタ R 4 に入力され、または演算結果 x が出力される加算器と、レジスタ R 1 ~ R 5 およびセクタのコントロール信号を生成するコントローラ (c o n t r o l l e r) とによって構成されている。

30

【 0 0 7 1 】

図 2 0 に示す従来の演算器アロケーション結果では、図 1 8 の 2 2 5 と同様に、加算器とセクタとの面積合計は 2 4 となり、本実施形態 1 による演算器アロケーション結果の面積 2 3 の方が小さい。

40

【 0 0 7 2 】

また、図 2 2 に、全ての演算で演算器を共有しない場合の演算器アロケーション結果を示し、図 2 3 は生成される回路を示す。

【 0 0 7 3 】

図 2 3 に示す回路は、レジスタ R 1 ~ レジスタ R 5 と、レジスタ R 1 の出力とレジスタ R 2 の出力とが加算されてレジスタ R 1 に出力される加算器と、レジスタ R 1 の出力とレジスタ R 3 の出力とが加算されてレジスタ R 4 に出力される加算器と、レジスタ R 4 の出力とレジスタ R 5 の出力とが加算されて演算結果 x が出力される加算器と、レジスタ R 1 ~ R 5 コントロール信号を生成するコントローラ (c o n t r o l l e r) とによって構成されている。

50

【 0 0 7 4 】

図 2 2 に示す従来の演算器アロケーション結果では、面積が加算器 3 個分であるので 2 7 となり、本実施形態 1 による演算器アロケーション結果の面積 2 3 の方が小さい。

【 0 0 7 5 】

以上のように、本実施形態 1 によれば、演算器を新たに作成した場合に増加する演算器の面積と、演算間で演算器を共有する場合に増加するセレクタの面積とを比較して、最適な演算器割り付け方法を選択し、面積が小さい演算器アロケーション結果を得ることができる。従って、演算速度を向上させたスケジューリング結果に基づいて、L S I の高集積化を図ることができる演算器アロケーションを行うことができる。

【 0 0 7 6 】

10

(実施形態 2)

図 2 4 は、本実施形態 2 の演算器アロケーション設計方法について説明するためのフローチャートである。本実施形態では、データフローグラフ中のある演算を、スケジューリング結果に基づいて演算器に割り付けたときに、図 1 3 に示すような組み合わせ回路によるループ発生を防ぐ。

【 0 0 7 7 】

まず、前準備として、次のような手順により演算間のデータ依存関係を調べる。ステップ 2 1 では、スケジューリング・レジスタアロケーション結果に基づいて、D F G から演算器割り付けが行われる演算を全て検出して着目演算として列挙する。ここでは、例として、図 1 2 に示すスケジューリング結果に基づいて、図 2 5 に示すように、各演算器 1 4 1 ~ 1 4 4 を着目演算として列挙する。

20

【 0 0 7 8 】

次に、ステップ 2 2 では、各着目演算に対して、前演算と後演算とを求める。前演算は、着目演算と同一クロックサイクルに実行され、着目演算にデータを供給する演算であり、図 2 5 に示すように、着目演算 1 4 2 の前演算は 1 4 1、着目演算 1 4 4 の前演算は 1 4 3 となる。また、後演算は、着目演算と同一クロックサイクルに実行され、着目演算からデータを受けとる演算であり、図 2 5 に示すように、着目演算 1 4 1 の後演算は 1 4 2、着目演算 1 4 3 の後演算は 1 4 4 となる。

【 0 0 7 9 】

なお、前演算と後演算とは、着目演算との間に別の演算を含んでもよい。例えば、図 2 6 に示すようにサイクル 1 で乗算 3 2 1 を行い、サイクル 2 で乗算 3 2 2 ~ 3 2 4 を行う場合に、演算 3 2 2 を着目演算とすると、演算 3 2 3 だけではなく演算 3 2 4 も後演算となる。しかし、演算 3 2 1 のように、サイクルが異なる演算は前演算または後演算には含まれない。

30

【 0 0 8 0 】

次に、ステップ 2 3 では、以下のような手順によりループを検出する。ここでは、例として、図 1 2 に示すスケジューリング結果に基づいて、データフローグラフ中の演算を演算器アロケーションする場合について説明する。

【 0 0 8 1 】

例えば、乗算 1 4 2 と乗算 1 4 3 とを 1 つの乗算器に割り付ける場合を考える。組み合わせ回路のみからなるループが発生するのは、図 1 3 に示すように、2 つ以上の演算器を、それぞれ、2 つ以上の演算が共有している場合のみである。従って、乗算 1 4 2 と乗算 1 4 3 とを 1 つの乗算器に割り付けただけでは、ループは発生しない。

40

【 0 0 8 2 】

ここで、乗算 1 4 2 と乗算 1 4 3 を 1 つの乗算器に割り付けることが他の演算の割り付けに及ぼす影響を考慮するために、加算 1 4 2 と加算 1 4 3 とを次の手順で結合して、図 2 7 に示すように、着目演算、前演算および後演算を変更する。

【 0 0 8 3 】

まず、図 2 5 において、乗算 1 4 2 と乗算 1 4 3 とを着目演算とする (3 1 2) および (3 1 3) を、図 2 7 に示す (3 3 5) のように 1 つにまとめる。図 2 7 の (3 3 5) の

50

前演算と後演算には、図 2 5 の (3 1 2) および (3 1 3) のそれぞれの前演算と後演算を並列に接続する。図 2 5 において、(3 1 2) は演算 1 4 2 の前演算のみを含み、(3 1 3) は演算 1 4 3 の後演算のみを含むため、図 2 7 に示す (3 3 5) の前演算と後演算は (3 3 1) と (3 3 2) のようになる。

【 0 0 8 4 】

ここで、図 2 9 に示すように、1 つにまとめる演算 3 5 1 と演算 3 5 5 の両方に後演算がある場合には、図 3 0 に示す後演算のように、演算 3 5 1 の後演算と演算 3 5 5 の後演算とを並列に接続する。1 つにまとめる演算の両方に前演算がある場合についても同様である。

【 0 0 8 5 】

次に、図 2 5 において、1 つにまとめる乗算 1 4 2 および乗算 1 4 3 を後演算または前演算に含む (3 1 1) および (3 1 4) を、図 2 7 に示す (3 3 6) および (3 3 7) のように更新する。図 2 5 に示す (3 1 1) のように、乗算 1 4 2 が後演算にある場合は、図 2 7 において (3 3 5) に新たに追加した後演算 (3 3 2) を、(3 3 6) の後演算として (3 3 3) のように追加する。また、図 2 5 に示す (3 1 4) のように、乗算 1 4 3 が前演算にある場合は、図 2 7 において (3 3 5) で新たに追加した前演算 (3 3 1) を、(3 3 7) の前演算として (3 3 4) のように追加する。

【 0 0 8 6 】

次に、図 1 2 に示すスケジューリング結果の乗算 1 4 2 と乗算 1 4 3 とを 1 つの乗算器に割り付けた後に、引き続いて、加算 1 4 1 と加算 1 4 4 とを 1 つの加算器に割り付ける場合を考える。乗算 1 4 2 と乗算 1 4 3 とを割り付けた後の前演算と後演算とは、図 2 7 に示すようになっている。

【 0 0 8 7 】

ここで、組み合わせ回路のみからなるループができる条件は、ある演算器 A に対して演算 B と演算 C とを割り付けるときに、演算 B を着目演算としたときの演算 B の前演算または後演算に演算 C があること、または、演算 C を着目演算としたときの演算 C の前演算または後演算に演算 B があることである。

【 0 0 8 8 】

加算 1 4 1 と加算 1 4 4 とを 1 つの加算器に割り付ける場合に、図 2 7 では、加算 1 4 1 を着目演算とした場合には後演算に加算 1 4 4 を含み、加算 1 4 4 を着目演算とした場合には前演算に加算 1 4 1 を含む。よって、加算 1 4 1 と加算 1 4 4 とを 1 つの演算器に割り付けることによって、組み合わせ回路のみからなるループができてしまうことが分かる。

【 0 0 8 9 】

ステップ 2 3 では、以上の方法によって、複数の演算を 1 つの演算器に割り付けるときに、組み合わせ回路のみからなるループができるか否かを判断する。そして、組み合わせ回路のみからなるループができない場合にはステップ 2 5 に進み、それら複数の演算を 1 つの演算器に割り付けて、ステップ 2 6 において前演算と後演算とを更新する。一方、組み合わせ回路のみからなるループができる場合にはステップ 2 4 に進み、それら複数の演算を異なる演算器に別々に割り付ける。

【 0 0 9 0 】

図 2 7 に示す例では、加算 1 4 1 と加算 1 4 4 とを 1 つの加算器に割り付けることによって、組み合わせ回路のみからなるループができてしまうので、加算 1 4 1 と加算 1 4 4 とを別々に、2 つの加算器に割り付ければよい。この場合に得られる回路は、図 2 8 に示すようになる。図 2 8 に示す回路は、入力された a と b とを加算する加算器と、加算器の出力と d とのいずれか一方を選択して出力するセレクタと、セレクタの出力と c とを乗算して下側の加算器に出力し、または演算結果 x を出力する乗算器と、乗算器の出力と b とを加算して演算結果 y を出力する乗算器と、セレクタのコントロール信号 k 1 を出力するコントローラとによって構成されている。図 2 8 の回路によれば、図 1 3 に示すような組み合わせ回路によるループ 1 5 6 を含まないため、発振により回路の消費電力が大きくなった

10

20

30

40

50

り、動作が不安定になったりすることがない。

【0091】

ステップ27では、全ての演算が演算器に割り付けられたか否かを判断し、割り付けられていない演算が残っている場合にはステップ23に戻り、残っていない場合には処理を終了する。

【0092】

なお、本実施形態2の演算器アロケーション設計方法は、実施形態1の演算器アロケーション設計方法と組み合わせて用いることも可能である。実施形態1の演算器アロケーション設計方法では、演算を既に他の演算が割り付けられた演算器に割り付ける場合と、新たに生成された演算器に割り付ける場合とで、小面積となる方を選択する。このうち、演算を既に他の演算が割り付けられた演算器に割り付ける場合に対して、本実施形態2の演算器アロケーション設計方法を適用することによって、組み合わせ回路のみからなるループができるか否かを判断する。そして、組み合わせ回路のみからなるループができれば、その割り付け方法を行わずに、新たに演算器を生成して演算を割り付けることによって、組み合わせ回路のみからなるループの生成を防ぐことができる。

【0093】

(実施形態3)

図31は、本実施形態3の演算器アロケーション設計方法について説明するためのフローチャートである。フォールスパスは、実際には動作し得ないパスであり、これがあっても回路自体には問題は生じない。しかしながら、現状の設計検証ツールでは、フォールスパスであるか、実際に動作するパスであるかを判断することができないため、フォールスパスがエラーとして検出されてしまい、問題となっている。そこで、本実施形態では、演算を演算器に割り付けるときに、指定した値よりも遅延が長いフォールスパスの発生を防ぐ。

【0094】

まず、複数の演算を1つの演算器に割り付けるときに、指定した値よりも遅延が長いフォールスパスが発生するか否かを調べる。

【0095】

ステップ31では、スケジューリング・レジスタアロケーション結果に基づいて、DFGから演算器割り付けが行われる演算を全て検出して着目演算として列挙し、ステップ32では着目演算の前演算と後演算とを抽出する。これらのステップ31およびステップ32は、図24に示すステップ21およびステップ22と同様にして行うことができる。

【0096】

次に、ステップ33では、着目演算、前演算および後演算のそれぞれの遅延時間を求める。前演算および後演算に複数の演算が含まれる場合には、それら全ての演算が完了するために要する遅延時間を求める。

【0097】

次に、ステップ34では、演算Aと演算Bとを1つの演算器に割り当てる場合に生成されるフォールスパスの遅延を、

【0098】

【数1】

$$\begin{aligned} (\text{フォールスパスの遅延}) = & \max \left(((A \text{ の前演算の遅延}) + (A \text{ または } B \text{ の遅延}) \right. \\ & + (B \text{ の後演算の遅延})), ((B \text{ の前演算の遅延}) \\ & \left. + (A \text{ または } B \text{ の遅延}) + (A \text{ の後演算の遅延})) \right) \cdots (\text{式1}) \end{aligned}$$

によって求める。ここで、演算Aと演算Bとは同一の演算であるため、同一の遅延時間で

ある。そして、フォールスパスの遅延と、指定された値（クロック周期 + α ）とを比較し、フォールスパスの遅延が大きい場合には、指定された値よりも遅延が長いフォールスパスとなる。

【0099】

例として、図32に示すスケジューリング結果に基づいて、データフローグラフ中の演算を演算器アロケーションする場合について説明する。ここでは、乗算器の遅延が60 ns、加算器の遅延が5 ns、セレクタの遅延が1 ns、クロック周期は100 nsであるとする。

【0100】

図32では、サイクル1でaとbとを乗算（411）し、乗算結果とcとを加算（412）して演算結果xを出力する。次に、サイクル2でcとdとを加算（413）し、加算結果とbとを乗算（414）して演算結果yを出力する。

【0101】

図32に示すデータフローグラフにおいて、着目演算411～414のそれぞれの前演算および後演算は、図33に示すようになり、各着目演算411～414と、それぞれの前演算および後演算の遅延時間は、下記表1に示すようになる。

【0102】

【表1】

着目節点	411	412	413	414
前演算の遅延	0	60	0	5
着目演算の遅延	60	5	5	60
後演算の遅延	5	0	60	0

ここで、図32に示す乗算411と乗算414とを1つの乗算器に割り当てる場合を考える。上記表1から、乗算411の遅延は60 nsであり、その前演算と後演算の遅延は0 nsと5 nsである。また、乗算414の遅延は60 nsであり、その前演算と後演算の遅延は5 nsと0 nsである。よって、フォールスパスの遅延は、上記（式1）より、 $\max(0 + 60 + 0, 5 + 60 + 5) = 70 \text{ ns}$ となる。

【0103】

フォールスパスの遅延を比較する値として、クロック周期である100 nsが指定された場合、70 nsは指定値100 nsよりも小さいため、乗算411と乗算414とを1つの乗算器に割り付けることによって発生するフォールスパスは、論理合成時の最適化の妨げにならない。フォールスパスは、存在しても実際の回路ではデータパスとして生じ得ないので、問題はないが、このときの遅延が、クロック周期（またはその前後の値）よりも長い場合には、設計検証ツールによってエラーとして検出されてしまい、演算器アロケーションがやり直されるからである。

【0104】

図32に示すスケジューリング結果に基づいて、乗算411と乗算414とを1つの乗算器に割り当て、加算412と加算413とを、それぞれ別の加算器に割り当てた回路を図34に示す。図34に示す回路は、入力されたdとcとが加算される加算器と、加算器の出力とaとのいずれか一方を選択するセレクタと、セレクタの出力とbとを乗算して下側の加算器に出力し、または演算結果yを出力する乗算器と、乗算器の出力とcとを加算して演算結果xを出力する加算器と、セレクタのコントロール信号k1を生成するコントローラによって構成されている。

【0105】

この図34に示す回路では、太線で表すdからxへのパス441がフォールスパスになる

。このパス 4 4 1 は、加算器、セレクタ、乗算器、加算器を通るため、合計遅延は 7 1 n s であり、クロック周期である指定値 1 0 0 n s よりも小さい。

【 0 1 0 6 】

本実施形態において、表 1 のように着目演算、前演算、後演算の遅延を用いてフォールスパスの遅延を見積もる場合には、セレクタの遅延 (1 n s ~ 2 n s 程度) は考慮することができないため、セレクタの遅延をマージンとして考慮して、フォールスパスの遅延を比較するための値として、例えば 9 5 n s 等、クロック周期よりも若干小さい値を指定してもよい。しかし、この方法によってフォールスパスの生成を防止した場合、多くの演算が、演算器を共有して使用することができなくなり、演算器の個数が増加する。よって、クロック周期よりも若干遅延が長いフォールスパスの発生を許容して、例えば 1 2 0 n s 等、クロック周期よりも若干大きい値を指定してもよい。

10

【 0 1 0 7 】

次に、図 3 2 に示す加算 4 1 2 と加算 4 1 3 とを 1 つの乗算器に割り当てる場合を考える。上記表 1 から、加算 4 1 2 の遅延は 5 n s であり、その前演算と後演算の遅延は 6 0 n s と 0 n s である。また、加算 4 1 3 の遅延は 5 n s であり、その前演算と後演算の遅延は 0 n s と 6 0 n s である。よって、フォールスパスの遅延は、上記 (式 1) より、 $\max (6 0 + 5 + 6 0 , 0 + 5 + 0) = 1 2 5 n s$ となる。

【 0 1 0 8 】

フォールスパスの遅延を比較する値として、クロック周期である 1 0 0 n s が指定された場合、1 2 5 n s は指定値 1 0 0 n s よりも大きいため、加算 4 1 2 と加算 4 1 3 とを 1 つの加算器に割り付けることによって発生するフォールスパスは、論理合成時に設計検証ツールによってタイミングエラーとして検出されてしまうおそれがある。また、論理合成ツールによって、このフォールスパス上の演算器を高速ではあるが、面積が大きい演算器に入れ換えることなどによって、遅延が 1 0 0 n s 以下になるように最適化される可能性もあるが、このパスはフォールスパスであるため、このような最適化は不要であり、回路面積を増大させるだけである。

20

【 0 1 0 9 】

図 3 2 に示すスケジューリング結果に基づいて、加算 4 1 2 と加算 4 1 3 とを 1 つの加算器に割り当て、乗算 4 1 1 と加算 4 1 4 とを、それぞれ別の乗算器に割り当てた回路を図 3 5 に示す。図 3 5 に示す回路は、入力された a と b とが乗算される乗算器と、乗算器の出力と d とのいずれか一方を選択するセレクタと、セレクタの出力と c とを加算して下側の乗算器に出力し、または演算結果 x を出力する加算器と、加算器の出力と b とを乗算して演算結果 y を出力する加算器と、セレクタのコントロール信号 k 1 を生成するコントローラによって構成されている。

30

【 0 1 1 0 】

この図 3 5 に示す回路では、太線で表す a から y へのパス 4 5 1 がフォールスパスになる。このパス 4 5 1 は、乗算器、セレクタ、加算器、乗算器を通るため、合計遅延は 1 2 6 n s であり、クロック周期である指定値 1 0 0 n s よりも大きい。

【 0 1 1 1 】

このように、本実施形態では、図 3 2 に示すスケジューリング結果に基づいて演算器アロケーションを行った場合に、乗算 4 1 1 と乗算 4 1 4 とを 1 つの乗算器に割り付けてもクロック周期よりも長いフォールスパスは生成されないが、加算 4 1 2 と加算 4 1 3 とを 1 つの加算器に割り付けるとクロック周期よりも長いフォールスパスが生成されることが容易に検出される。

40

【 0 1 1 2 】

よって、ステップ 3 4 において、加算 4 1 2 と加算 4 1 3 とを 1 つの加算器に割り付ける場合のようにクロック周期よりも長いフォールスパスができる場合には、ステップ 3 5 に進み、それら複数の演算を異なる演算器に別々に割り付ける。一方、乗算 4 1 1 と乗算 4 1 4 とを 1 つの乗算器に割り付ける場合のようにクロック周期よりも長いフォールスパスができない場合には、ステップ 3 6 に進み、それら複数の演算を 1 つの演算器に割り付け

50

て、ステップ 37 において前演算と後演算とを更新し、それに従ってステップ 38 において前演算と後演算の遅延を更新する。これによって、クロック周期よりも長いフォールスパスが生成されることを防ぐことが可能となる。

【0113】

ステップ 39 では、全ての演算が演算器に割り付けられたか否かを判断し、割り付けられていない演算が残っている場合にはステップ 34 に戻り、残っていない場合には処理を終了する。

【0114】

次に、複数の演算を複数の演算器に割り付ける場合について、図 36 に示すスケジューリング結果を例として説明する。図 36 に含まれる演算は、全て、入力 1 つである単項演算子である。円の中に「r」を記した(461)は四捨五入演算であり、遅延は 10 ns である。円の中に「+1」を記した(462)、(463)および(464)はインクリメント演算であり、遅延は 10 ns である。円の中に「^2」を記した(465)および(466)は 2 乗演算であり、遅延は 65 ns である。円の中に「×2」を記した(467)は 2 倍演算であり、遅延は 10 ns である。また、クロック周期は 100 ns であるとする。

【0115】

図 36 では、サイクル 1 で a が四捨五入(461)されて +1 加算(462)され、演算結果 x が出力される。次のサイクル 2 では b が +1 加算(463)された後、さらに +1 加算(463)され、2 乗(465)されて演算結果 y が出力される。次のサイクル 3 では c が 2 乗(466)されて 2 倍(467)され、z に出力される。

【0116】

図 36 に示すデータフローグラフに含まれる演算のうち、複数の演算が 1 つの演算器を共有する可能性のある演算は(462)、(463)、(464)、(465)および(466)であり、これらの演算を着目演算とした前演算と後演算とは図 37 に示すようになる。また、図 37 に示す各着目演算と、それぞれの前演算および後演算の遅延時間は、下記表 2 に示すようになる。

【0117】

【表 2】

着目節点	462	463	464	465	466
前演算の遅延	10	0	10	10	0
着目演算の遅延	10	10	10	65	65
後演算の遅延	0	75	65	0	10

図 36 に示すデータフローグラフにおいて、演算 463 と演算 464 とは同一のクロックサイクル 2 で実行されるため、1 つの演算器を共有するように割り付けることはできない。一方、サイクルが異なる演算は、演算器を共有できるため、1 つの演算器を共有できる可能性のある演算は、(462)と(463)、(462)と(464)、(465)と(466)である。

【0118】

これらの演算の組み合わせを上記(式 1)によって評価すると、それぞれ、95 ns、85 ns、85 ns となり、どの組み合わせの演算が演算器を共有したとしても、クロック周期 100 ns を越えるフォールスパスはできないことが分かる。

【0119】

ここで、例えば 2 乗演算 465 と 2 乗演算 466 とを 1 つの 2 乗演算器に割り付けた場合を考える。この割り付けにより、他の演算の組み合わせ(462)と(463)、(462

10

20

30

40

50

）と（４６４）によって生じるフォールスパスの長さが変わる可能性があるので、以下のような方法によって、演算４６５と演算４６６とを同じ演算器に割り付けた影響を、前演算、後演算の遅延を表す表２に反映させる。

【０１２０】

まず、演算器を共有するために、図３７に示す（４７４）の演算４６５と（４７５）の演算（４６６）とを１つにまとめ、図３８に示す（４９４）のようにする。（４９４）の前演算および後演算には、図３７に示す（４７４）と（４７５）のそれぞれの前演算および後演算を並列に接続する。ここで、（４７４）の後演算と（４７５）の前演算は無いため、図３８に示す（４９４）の前演算と後演算は（４８１）と（４８２）のようになる。

【０１２１】

このとき、図２９に示すように、１つにまとめる演算３５１と演算３５５の両方に後演算がある場合には、図３０に示す後演算のように、並列に接続する。この場合の後演算の遅延は、演算３５２と演算３５３の遅延の合計と、演算３５６の遅延の大きい方となる。１つにまとめる演算の両方に前演算がある場合も同様である。

【０１２２】

次に、遅延時間を見るために、演算４６５または演算４６６を前演算もしくは後演算に含む、図３７に示す（４７２）と（４７３）について、図３８に示す（４９４）の前演算（４８１）と後演算（４８２）を、（４９２）の後演算（４８３）、（４９３）の後演算（４８４）のように追加する。演算４６５または演算４６６を前演算もしくは後演算に含まない、図３７に示す（４７１）については、図３８に示す（４９１）のように、前演算、後演算はそのままである。

【０１２３】

その後、前演算、後演算の遅延を表す表２を、図３８に示す前演算、後演算の遅延に従って更新し、下記表３とする。

【０１２４】

【表３】

着目節点	462	463	464	(465,466)
前演算の遅延	10	0	10	20
着目演算の遅延	10	10	10	65
後演算の遅延	0	85	75	10

上記表３に基づいて、演算４６２と演算４６３の組み合わせ、演算４６２と演算４６４の組み合わせを、共通の演算器に割り当てた場合に生じるフォールスパスの長さを、それぞれ、上記（式１）によって再度評価すると、１０５ｎｓと９５ｎｓとなり、演算４６２と演算４６３を１つの演算器に割り付けた場合には、クロックサイクル１００ｎｓよりも長いフォールスパスができてしまうことが分かる。これに対して、演算４６２と演算４６４とを１つの演算器に割り付けた場合には、クロックサイクル１００ｎｓよりも長いフォールスパスはできないことが分かる。

【０１２５】

このように、本実施形態によれば、演算４６５と演算４６６とを１つの演算器に割り付ける前の評価では、演算４６２と演算４６３とを１つの演算器に割り付けたとしてもクロックサイクル１００ｎｓよりも長いフォールスパスはできないが、演算４６５と演算４６６とを１つの演算器に割り付けた後の評価では、演算４６５と演算４６６とを割り付けた影響によって、クロックサイクル１００ｎｓよりも長いフォールスパスができてしまうことが検出される。

【０１２６】

図 3 6 に示すスケジューリング結果において、演算 4 6 5 と演算 4 6 6 とを 1 つの演算器に割り付け、さらに、演算 4 6 2 と演算 4 6 4 とを 1 つの演算器に割り付けた場合の回路を図 3 9 に示す。図 3 9 に示す回路は、入力された a が四捨五入される四捨五入器と、入力された b に + 1 加算する加算器と、四捨五入演算器の出力と加算器の出力とのいずれか一方を選択するセレクタと、セレクタの出力に + 1 加算して下側のセレクタに出力し、または演算結果 x を出力する加算器 5 3 2 と、加算器 5 3 2 の出力と c とのいずれか一方を選択するセレクタと、下側のセレクタの出力を 2 乗して 2 倍器に出力し、または演算結果 y を出力する 2 乗器 5 3 1 と、2 乗器 5 3 1 の出力を 2 倍して z に出力する 2 倍器と、セレクタのコントロール信号を生成するコントローラによって構成されている。

【 0 1 2 7 】

10

図 3 9 に示す回路において、演算器 5 3 1 は演算 4 6 5 と演算 4 6 6 とを実行し、演算器 5 3 2 は演算 (4 6 2) と演算 (4 6 4) とを実行する。図 3 5 に示す回路に含まれる最も長いフォールスパスは、太線で表す a から z へのパス 5 3 3 である。このパス 5 3 3 は、四捨五入器、加算器、2 乗器、2 倍器をそれぞれ 1 回ずつと 2 つのセレクタを通る。セレクタの遅延を 1 n s とすると、パス 5 3 3 上に配置された演算器による遅延の合計は、 $10 + 10 + 65 + 10 + 2 = 97$ n s となり、クロックサイクル 100 n s よりも小さい。

【 0 1 2 8 】

このように、本実施形態の演算器アロケーション方法を用いることによって、論理合成時に設計検出ツールによってフォールスパスによる不要なタイミングエラーが発生したり、論理合成ツールによってフォールスパスによる不必要な最適化を行ったりすることなく、演算器アロケーションを行うことができる。

20

【 0 1 2 9 】

なお、本実施形態 3 の演算器アロケーション設計方法は、実施形態 1 の演算器アロケーション設計方法と組み合わせて用いることも可能である。実施形態 1 の演算器アロケーション設計方法では、演算を既に他の演算が割り付けられた演算器に割り付ける場合と、新たに生成された演算器に割り付ける場合とで、小面積となる方を選択する。このうち、演算を既に他の演算が割り付けられた演算器に割り付ける場合に対して、本実施形態 3 の演算器アロケーション設計方法を適用することによって、指定値よりも長いフォールスパスができるか否かを判断する。そして、指定値よりも長いフォールスパスができれば、その割り付け方法を行わずに、新たに演算器を生成して演算を割り付けることによって、指定値よりも長いフォールスパスの生成を防ぐことができる。

30

【 0 1 3 0 】

(実施形態 4)

本実施形態では、データフローグラフ中の演算をスケジューリング結果に基づいて演算器に割り付ける際に、面積が大きい演算器を使用する演算から面積が小さい演算器を使用する演算へ、順次割り付けを行っていく方法について説明する。

【 0 1 3 1 】

ここでは、例として、図 1 2 に示すスケジューリング結果に基づいて演算器アロケーションを行う場合について考える。図 1 2 に示すデータフローグラフにおいて、加算 1 4 1 と加算 1 4 4 とを 1 つの加算器に割り付け、乗算 1 4 2 と乗算 1 4 3 とを 1 つの乗算器に割り付けた場合、図 1 5 に示すように、組み合わせ回路のみからなるループができてしまうため、回路が誤動作する可能性がある。

40

【 0 1 3 2 】

上述した実施形態 2 の方法では、例えば、乗算 1 4 2 と乗算 1 4 3 とを 1 つの乗算器に割り付けた後に、加算 1 4 1 と加算 1 4 4 とを 1 つの加算器に割り付けようとする、組み合わせ回路のみからなるループが発生するため、加算 1 4 1 と加算 1 4 4 とを 2 つの加算器に別々に割り付けることによって、図 2 8 に示すような組み合わせ回路のみからなるループが無い回路を生成している。

【 0 1 3 3 】

50

ここで、同じく実施形態2の方法を用いて、加算141と加算144とを1つの加算器に割り付けた後に、乗算142と乗算143とを1つの乗算器に割り付けようとした場合、加算141と加算144とが1つの加算器に割り付けられ、乗算142と乗算143とが2つの乗算器に別々に割り付けられた、図40に示すような回路が生成される。

【0134】

ここで、図28に示す回路と図40に示す回路とは、処理内容は同じであるが、図28に示す回路は2つの加算器と1つの乗算器とを含むのに対して、図40に示す回路は1つの加算器と2つの乗算器とを含む。通常、乗算器の面積は加算器の面積の数倍以上であるため、図40に示す回路の方が図28に示す回路よりも面積が大きくなる。

【0135】

本実施形態では、演算器アロケーションにおいて、面積が大きい演算器を使用する演算から順に割り付けを行なうため、面積が大きい演算器に演算を割り付けた後で、面積が小さい演算器への演算の割り付けを考えることになる。よって、実施形態2の方法によって組み合わせ回路のみからなるループの発生を防ぐ場合に、面積の大きい演算器に複数の演算が割り付けられ、面積の小さい複数の演算器に複数の演算が別々に割り付けられることになる。従って、図12に示すスケジューリング結果に基づいて演算器アロケーションを行った結果は、図28に示すようになり、図40に示すようにはならない。このように、本実施形態によれば、組み合わせ回路のみからなるループの発生を防ぐために増加する、演算器の面積を最小限に抑えることが可能であり、小面積の回路を得ることができる。

【0136】

なお、本実施形態4の演算器アロケーション設計方法は、実施形態3の演算器アロケーション設計方法と組み合わせることも可能である。実施形態3の演算器アロケーション設計方法では、複数の演算を1つの演算器に割り付けた後に、他の複数の演算を1つの演算器に割り付ける場合に、指定値よりも長いフォールスパスができるか否かを判断して、指定値よりも長いフォールスパスができる場合には、演算器を共有せずに、異なる演算器に別々に演算を割り付ける。この場合に、本実施形態4の演算器設計アロケーション設計方法を適用することによって、面積が大きい演算器を使用する演算から順に割り付けを行なう。これにより、指定した値よりも長いフォールスパスが生成するのを防ぐために演算器を共有せずに異なる演算器に演算を別々に割り付ける場合にも、比較的面積の小さい演算器が増加することになる。よって、回路面積の増加を最小限に抑えることが可能であり、小面積の回路を得ることができる。

【0137】

【発明の効果】

以上詳述したように、本発明によれば、従来の演算器アロケーション設計方法のように、演算器の数は少ないがセレクトが多くなって全体の面積が大きくなってしまったり、セレクトを少なくするために多数の演算器を用いて全体の面積が大きくなってしまったりすることがなくなり、演算器とセレクトの合計面積が小さくなるような演算器アロケーション結果を得ることができる。

【0138】

また、本発明によれば、組み合わせ回路のみを経由するループが発生するのを防ぐことができるため、回路の発振によって消費電力が増大したり、回路が誤動作したりすることを防ぐことができる。また、論理合成、フロアプラン、配置配線等の工程における遅延見積りも正確に行うことができる。

【0139】

また、本発明によれば、現状の設計検証ツールおよび論理合成ツールを用いた場合でもタイミングエラーが発生したり、不要な最適化が行われないように、指定値よりも長いフォールスパスが生成されないようにすることができる。

【0140】

さらに、本発明によれば、演算器を追加してセレクトを削減する場合、演算器を追加して組み合わせ回路のみからなるループの発生を防ぐ場合、演算器を追加して指定した期間以

10

20

30

40

50

上のフォールスパスの発生を防ぐ場合等に、面積の増加を最小限にすることができる。

【図面の簡単な説明】

【図 1】高位合成技術を説明するためのフローチャートである。

【図 2】動作記述の一例を示す図である。

【図 3】図 2 に示す動作記述のデータフロログラフを示す図である。

【図 4】図 3 に示すデータフロログラフのスケジューリング結果の一例を示す図である。

【図 5】図 4 に示すスケジューリング結果に基づいて生成される回路の一例を示す図である。

【図 6】図 3 に示すデータフロログラフのスケジューリング結果の他の例を示す図である。

10

【図 7】図 6 に示すスケジューリング結果に基づいて生成される回路の一例を示す図である。

【図 8】図 6 に示すスケジューリング結果に基づいて生成される回路の他の例を示す図である。

【図 9】データフロログラフのスケジューリング結果の一例を示す図である。

【図 10】図 9 に示すスケジューリング結果に基づいて生成される回路の一例を示す図である。

【図 11】図 9 に示すスケジューリング結果に基づいて生成される回路の他の例を示す図である。

【図 12】データフロログラフのスケジューリング結果の一例を示す図である。

20

【図 13】組み合わせ回路のみからなるループについて説明するための図である。

【図 14】データフロログラフのスケジューリング結果の一例を示す図である。

【図 15】フォールスパスについて説明するための図である。

【図 16】実施形態 1 の演算器アロケーション設計方法の手順を説明するための図である。

【図 17】データフロログラフのスケジューリング結果の一例を示す図である。

【図 18】実施形態 1 の演算器アロケーション設計方法の手順を説明するための図である。

【図 19】図 17 に示すスケジューリング結果に基づいて生成される回路の一例を示す図である。

30

【図 20】従来の演算器アロケーション設計方法によるアロケーション結果の一例を示す図である。

【図 21】図 20 に示すアロケーション結果によって生成される回路の一例を示す図である。

【図 22】従来の演算器アロケーション設計方法によるアロケーション結果の他の例を示す図である。

【図 23】図 22 に示すアロケーション結果によって生成される回路の一例を示す図である。

【図 24】実施形態 2 の演算器アロケーション設計方法の手順を説明するための図である。

40

【図 25】着目演算と前演算と後演算について説明するための図である。

【図 26】後演算の一例を示す図である。

【図 27】図 25 に示す前演算と後演算の更新例を示す図である。

【図 28】組み合わせ回路のみからなるループを含まない回路の一例を示す図である。

【図 29】後演算の一例を示す図である。

【図 30】図 29 に示す前演算と後演算の更新例を示す図である。

【図 31】実施形態 3 の演算器アロケーション設計方法の手順を説明するための図である。

【図 32】データフロログラフのスケジューリング結果の一例を示す図である。

【図 33】図 32 に示す着目演算と前演算と後演算について説明するための図である。

50

【図 3 4】図 3 2 に示すスケジューリング結果に基づいて生成される回路の一例を示す図である。

【図 3 5】図 3 2 に示すスケジューリング結果に基づいて生成される回路の他の例を示す図である。

【図 3 6】データフローグラフのスケジューリング結果の一例を示す図である。

【図 3 7】図 3 6 に示す着目演算と前演算と後演算について説明するための図である。

【図 3 8】図 3 7 に示す前演算と後演算の更新例を示す図である。


【図 3 9】図 3 6 に示すスケジューリング結果に基づいて生成される回路の一例を示す図である。

【図 4 0】図 1 2 に示すスケジューリング結果に基づいて生成される回路の一例を示す図 10
である。

【符号の説明】

3 1、3 2、6 1、6 2、1 4 2、1 4 3、3 2 1、3 2 2、3 2 3、3 5 3、3 5 6、
4 1 1、4 1 4 乗算
3 3、6 5、1 1 1、1 1 2、1 4 1、1 4 4、1 6 1、1 6 2、2 1 1、2 1 2、2 1
3、3 2 4、3 5 1、3 5 2、3 5 4、3 5 5、4 1 2、4 1 3 加算
6 3、6 4 枝
7 1、1 5 4、1 5 5、1 7 4 セレクタ
7 2、1 0 3 レジスタ
7 3、1 5 1 コントローラ 20
7 4、1 5 2、1 7 2 加算器
7 5、1 0 1、1 0 2、1 5 3、1 7 1 乗算器
7 6、7 7、1 7 5 コントロール信号
1 5 6 組み合わせ回路のみからなるループ
1 7 3 除算器
1 7 6、4 4 1、4 5 1、5 3 3 フォールスパス
2 2 1 ~ 2 2 5 演算器の割り付け例
3 1 1 ~ 3 1 4、3 3 5 ~ 3 3 7、4 7 1 ~ 4 7 5、4 9 1 ~ 4 9 4 着目演算と前演算
および後演算の例
3 3 1、3 3 4、4 8 1 前演算の例 30
3 3 2、3 3 3、4 8 2 ~ 4 8 4 後演算の例
4 6 1 四捨五入演算
4 6 2 ~ 4 6 4 + 1 加算
4 6 5、4 6 6 2 乗演算
4 6 7 2 倍演算
5 3 1 2 乗器
5 3 2 + 1 加算器


【図 1】




【図 2】

$$x = (a \times b) + (b \times c);$$


【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 14】




【図 13】




【図 15】




【図 16】




【図 17】




【図 18】



【図 19】




【図 20】




面積 24

【図 21】




【図 22】




面積 27


【図 23】




【図 24】




【図 25】




【図 26】




【図 29】




【図 30】




【図 27】




【図 28】




【図 31】




【図 3 2】




【図 3 3】




【図 3 4】




【図 3 5】




【図 3 6】




【図 3 7】



【図 3 8】



【図 39】



【図 40】

