

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6722044号
(P6722044)

(45) 発行日 令和2年7月15日 (2020.7.15)

(24) 登録日 令和2年6月23日 (2020.6.23)

(51) Int.Cl.

F I

H O 4 N 5/232 (2006.01)
G O 6 F 13/36 (2006.01)H O 4 N 5/232
G O 6 F 13/36 5 2 0 Z

請求項の数 13 (全 28 頁)

(21) 出願番号 特願2016-106555 (P2016-106555)
 (22) 出願日 平成28年5月27日 (2016.5.27)
 (65) 公開番号 特開2017-212690 (P2017-212690A)
 (43) 公開日 平成29年11月30日 (2017.11.30)
 審査請求日 令和1年5月20日 (2019.5.20)

(73) 特許権者 316005926
 ソニーセミコンダクタソリューションズ株
 式会社
 神奈川県厚木市旭町四丁目14番1号
 (74) 代理人 110002147
 特許業務法人酒井国際特許事務所
 (72) 発明者 三林 秀樹
 神奈川県厚木市旭町四丁目14番1号 ソ
 ニーセミコンダクタソリューションズ株式
 会社内
 (72) 発明者 横川 峰志
 神奈川県厚木市旭町四丁目14番1号 ソ
 ニーセミコンダクタソリューションズ株式
 会社内

最終頁に続く

(54) 【発明の名称】 処理装置、画像センサ、およびシステム

(57) 【特許請求の範囲】

【請求項 1】

データバスに接続可能であり、前記データバスに接続され、グローバルシャッター方式
 に対応する複数の画像センサそれぞれにおいて所定の期間内に撮像された画像の出力制御
 を行う処理部を備え、

前記画像センサそれぞれにおける前記画像の出力タイミングは、前記出力制御が行われ
 ることによって変わり、

前記処理部は、

制御情報を送信することによって、前記複数の画像センサを同期して撮像させるととも
 に、前記出力制御として、前記画像センサの保持容量に前記画像を一時的に保持させるこ
 とで、前記画像センサが前記画像を出力する際の遅延を制御する、処理装置。

【請求項 2】

前記処理部は、前記出力制御として、前記画像センサが前記画像を出力する際のパケッ
 トの出力間隔を制御する、請求項 1 に記載の処理装置。

【請求項 3】

前記処理部は、前記画像センサそれぞれに対して、制御情報を送信することによって、
 前記出力制御を行う、請求項 1 または請求項 2 に記載の処理装置。

【請求項 4】

前記制御情報は、前記画像センサそれぞれに接続される、前記データバスと異なる制御
 バスを介して送信される、請求項 3 に記載の処理装置。

10

20

【請求項 5】

前記制御情報は、前記画像センサが備えるレジスタに記録される、請求項 3 または請求項 4 に記載の処理装置。

【請求項 6】

前記所定の期間内に撮像された画像は、複数の前記画像センサが同期して撮像を行った画像である、請求項 1 乃至請求項 5 の何れか 1 項に記載の処理装置。

【請求項 7】

前記処理部は、

前記複数の画像センサそれぞれに対して、前記複数の画像センサそれぞれを同期して動作させるための同期信号を含む前記制御情報を送信することによって、前記複数の画像センサを同期して撮像させる、請求項 1 乃至請求項 6 の何れか 1 項に記載の処理装置。

10

【請求項 8】

グローバルシャッター方式に対応する画像センサであって、他の画像センサが接続されるデータバスに接続可能であり、制御情報に基づいて、前記他の画像センサと同期して撮像するとともに、所定の期間内に撮像された画像を保持容量に一時的に保持することで、出力タイミングを遅延させて前記画像を出力する、画像センサ。

【請求項 9】

前記制御情報には、画像を出力する際の遅延量を示す第 1 出力情報が含まれ、

前記第 1 出力情報が示す遅延量分遅延させて前記画像を出力する、請求項 8 に記載の画像センサ。

20

【請求項 10】

前記制御情報には、画像を出力する際のパケットの出力間隔を示す第 2 出力情報が含まれ、

前記第 2 出力情報が示す出力間隔に従って、前記画像のパケットを出力する、請求項 8 または請求項 9 に記載の画像センサ。

【請求項 11】

前記制御情報は、レジスタに記憶される、請求項 8 乃至請求項 10 の何れか 1 項に記載の画像センサ。

【請求項 12】

前記制御情報には、前記他の画像センサと同期して動作するための同期信号が含まれる、請求項 8 乃至請求項 11 の何れか 1 項に記載の画像センサ。

30

【請求項 13】

データバスにそれぞれ接続され、グローバルシャッター方式に対応する複数の画像センサと、

前記データバスに接続される処理装置と、

を有し、

前記処理装置は、複数の前記画像センサそれぞれにおいて所定の期間内に撮像された画像の出力制御を行う処理部を備え、

前記画像センサそれぞれにおける前記画像の出力タイミングは、前記出力制御が行われることによって変わり、

40

前記処理部は、

制御情報を送信することによって、前記複数の画像センサを同期して撮像させるとともに、前記出力制御として、前記画像センサの保持容量に前記画像を一時的に保持させることで、前記画像センサが前記画像を出力する際の遅延を制御する、システム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、処理装置、画像センサ、およびシステムに関する。

【背景技術】

【0002】

50

例えばプロセッサとセンサと間の接続などの、デバイス間の接続に係る技術が開発されている。デバイス間の接続に係る技術としては、例えば下記の特許文献1に記載の技術が挙げられる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願公開第2014/0281753号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

10

例えば、電子機器の高機能化、多機能化などに伴い、プロセッサなどの処理装置を備える電子機器の中には、複数の画像センサを備えるものがある。

【0005】

ここで、プロセッサ（処理装置の一例。以下、同様とする。）と画像センサとをデータバス（信号の伝送路）で接続する規格としては、MIP I（Mobile Industry Processor Interface）アライアンスのCSI-2（Camera Serial Interface 2）規格がある。CSI-2規格は、プロセッサと画像センサとをデータバスで1対1で接続するための規格である。しかしながら、CSI-2規格のような既存の規格では、“データバス上で、プロセッサと複数の画像センサとが接続されること”は、想定されていない。

【0006】

20

本開示では、処理装置と複数の画像センサとがデータバスで接続される場合に、複数の画像センサそれぞれにおいて所定の期間内に撮像された画像を、データバスにより伝送することが可能な、新規かつ改良された処理装置、画像センサ、およびシステムを提案する。

【課題を解決するための手段】

【0007】

本開示によれば、データバスに接続可能であり、上記データバスに接続される複数の画像センサそれぞれにおいて所定の期間内に撮像された画像の出力制御を行う処理部を備え、上記画像センサそれぞれにおける上記画像の出力タイミングは、上記出力制御が行われることによって変わる、処理装置が、提供される。

30

【0008】

また、本開示によれば、他の画像センサが接続されるデータバスに接続可能であり、制御情報に基づく出力タイミングで、所定の期間内に撮像された画像を出力する、画像センサが、提供される。

【0009】

また、本開示によれば、データバスにそれぞれ接続される複数の画像センサと、上記データバスに接続される処理装置と、を有し、上記処理装置は、複数の上記画像センサそれぞれにおいて所定の期間内に撮像された画像の出力制御を行う処理部を備え、上記画像センサそれぞれにおける上記画像の出力タイミングは、上記出力制御が行われることによって変わる、システムが、提供される。

40

【発明の効果】

【0010】

本開示によれば、処理装置と複数の画像センサとがデータバスで接続される場合に、複数の画像センサそれぞれにおいて所定の期間内に撮像された画像を、データバスにより伝送することができる。

【0011】

なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握されうる他の効果が奏されてもよい。

【図面の簡単な説明】

50

【 0 0 1 2 】

【図 1】本実施形態に係るシステムの構成の一例を示す説明図である。

【図 2】複数のセンサが接続されているデータバスにおいて、画像を時分割多重化して伝送させる場合の一例を示す説明図である。

【図 3】本実施形態に係るシステムにおける画像の伝送の概要を説明するための説明図である。

【図 4】本実施形態に係るシステムを構成するセンサの構成の一例を示す説明図である。

【図 5】本実施形態に係るシステムを構成するセンサにより撮像された画像データの一例を示している。

【図 6】本実施形態に係るシステムを構成するデータバス上で伝送される画像データの packets 列の一例を示している。 10

【図 7】本実施形態に係るシステムを構成するメモリ上に確保されたフレームバッファの一例を示している。

【図 8】ローリングシャッター方式に対応する撮像デバイスを備えるセンサ 200 における動作の一例を示す説明図である。

【図 9】ローリングシャッター方式に対応する撮像デバイスを備えるセンサにおける動作の一例を示す説明図である。

【図 10】ローリングシャッター方式に対応する撮像デバイスをそれぞれ備える、2つのセンサにおける動作の一例を示す説明図である。

【図 11】グローバルシャッター方式に対応する撮像デバイスを備えるセンサにおける動作の一例を示す説明図である。 20

【図 12】グローバルシャッター方式に対応する撮像デバイスを備えるセンサにおける動作の一例を示す説明図である。

【図 13】本実施形態に係るシステムにおけるセンサからの画像の出力の第 1 の例を示す説明図である。

【図 14】本実施形態に係るシステムにおけるセンサからの画像の出力の第 2 の例を示す説明図である。

【図 15】本実施形態に係るシステムを構成するプロセッサにおける画像の出力制御に係る処理（本実施形態に係る制御方法に係る処理）の一例を示す流れ図である。

【発明を実施するための形態】 30

【 0 0 1 3 】

以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

【 0 0 1 4 】

また、以下では、下記に示す順序で説明を行う。

1. 本実施形態に係るシステムの構成
2. 本実施形態に係るシステムにおける画像の出力例
3. 本実施形態に係るプログラム

【 0 0 1 5 】 40

（本実施形態に係るシステムの構成）

図 1 は、本実施形態に係るシステム 1000 の構成の一例を示す説明図である。システム 1000 としては、例えば、スマートフォンなどの通信装置や、ドローン（遠隔操作による動作、または、自律的な動作が可能な機器）、自動車などの移動体などが挙げられる。なお、システム 1000 の適用例は、上記に示す例に限られない。システム 1000 の他の適用例については、後述する。

【 0 0 1 6 】

システム 1000 は、例えば、プロセッサ 100（本実施形態に係る処理装置）と、画像を出力する機能を有する複数のセンサ 200A、200B、...（本実施形態に係る画像センサ）と、メモリ 300 と、表示デバイス 400 とを有する。以下では、複数のセンサ 50

200A、200B、...を総称して、または、複数のセンサ200A、200B、...のうちの1つのセンサを代表的に示して、「センサ200」と示す場合がある。

【0017】

なお、図1では、2以上のセンサ200を有するシステム1000を示しているが、本実施形態に係るシステムが有するセンサ200の数は、図1に示す例に限られない。例えば、本実施形態に係るシステムは、2つのセンサ200、3つのセンサ200など、2以上の任意の数のセンサ200を有していてもよい。以下では、説明の便宜上、システム1000が有する複数のセンサ200のうちの2つのセンサ200から画像が出力される場合を主に例に挙げる。

【0018】

プロセッサ100と複数のセンサ200それぞれとは、1つのデータバスB1により電氣的に接続される。データバスB1は、プロセッサ100とセンサ200それぞれとを接続する、一の信号の伝送路である。例えば、センサ200それぞれから出力される画像を示すデータ（以下、「画像データ」と示す場合がある。）が、センサ200からプロセッサ100へとデータバスB1を介して伝送される。

【0019】

システム1000においてデータバスB1により伝送される信号は、例えば、C S I - 2規格、P C I E x p r e s sなどの、データを時分割多重化して伝送することが可能な任意の規格によって、伝送される。以下では、データバスB1により伝送される信号が、C S I - 2規格に従って伝送される例を示す。

【0020】

また、プロセッサ100と複数のセンサ200それぞれとは、データバスB1とは異なる制御バスB2により電氣的に接続される。制御バスB2は、プロセッサ100とセンサ200それぞれとを接続する、他の信号の伝送路である。例えば、プロセッサ100から出力される制御情報（後述する）が、プロセッサ100からセンサ200へと制御バスB2を介して伝送される。以下では、データバスB1と同様に、制御バスB2により伝送される信号が、C S I - 2規格に従って伝送される例を示す。なお、図1では、プロセッサ100と複数のセンサ200それぞれとが、1つの制御バスB2により接続される例を示しているが、本実施形態に係るシステムは、センサ200ごとに制御バスが設けられる構成をとることも可能である。また、プロセッサ100と複数のセンサ200それぞれとは、制御バスB2を介して制御情報（後述する）を送受信する構成に限られず、例えば、後述する制御情報の送受信を行うことが可能な任意の通信方式の無線通信によって制御情報（後述する）を送受信する構成であってもよい。

【0021】

[1] システム1000における画像の伝送の概要

システム1000の構成について説明する前に、システム1000における画像の伝送の概要を説明する。

【0022】

システム1000のように、画像を出力する機能を有する複数のセンサがデータバスに接続されている場合には、データバス上で伝送されるデータの衝突を回避するために、画像を時分割多重化して伝送させることが、考えられる。

【0023】

図2は、複数のセンサが接続されているデータバスにおいて、画像を時分割多重化して伝送させる場合の一例を示す説明図である。図2は、撮像デバイスをそれぞれ有する2つのセンサ（図2に示すセンサ#1およびセンサ#2）が、撮像直後に画像をデータバスに出力する場合における、時分割多重化による伝送の一例を示している。

【0024】

図2に示すように、センサそれぞれが撮像直後に画像をデータバスに出力する場合には、時分割多重化による伝送を実現するために2つのセンサの露光タイミングを遅延させる必要がある。

10

20

30

40

50

【 0 0 2 5 】

よって、図 2 に示す例では、センサ間で撮像のタイミングが合わないので、2つのセンサにおいて撮像された画像は、同一の時点に撮像された画像（または、同一の時点に撮像されたとみなせる画像）とはならない。

【 0 0 2 6 】

そこで、システム 1 0 0 0 では、所定の期間内において複数のセンサそれぞれに撮像を行わせ、複数のセンサから画像が出力されるタイミングをセンサ間でずらすことによって、時分割多重化による伝送を実現する。システム 1 0 0 0 において、複数のセンサそれぞれにおける撮像の制御と、複数のセンサそれぞれにおける画像の出力タイミングの制御とは、例えばプロセッサ 1 0 0 により行われる。

10

【 0 0 2 7 】

ここで、本実施形態に係る所定の期間内としては、例えば、1フレーム期間内や、画像の数ラインのずれに相当する期間内、同時などが挙げられる。なお、本実施形態に係る所定の期間内は、上記に示す例に限られない。本実施形態に係る所定の期間内は、例えば、システム 1 0 0 0 の設計者や利用者などが、複数のセンサが同時に撮像したとみなせるとして設定した、任意の期間内であってもよい。

【 0 0 2 8 】

複数のセンサによる所定の期間内での撮像は、例えば、制御バス B 2 を介してプロセッサ 1 0 0 が送信する、撮像の制御のための制御情報に基づき制御される。

【 0 0 2 9 】

20

撮像の制御のための制御情報としては、例えば、撮像命令（処理命令の一例）を含むデータが挙げられる。

【 0 0 3 0 】

また、撮像の制御のための制御情報には、複数のセンサを同期して動作させるための同期信号が含まれていてもよい。同期信号を含む制御情報により、センサにおける撮像が制御される場合、“複数のセンサそれぞれにおいて所定の期間内に撮像された画像は、複数の画像センサが同期して撮像を行った画像である”といえる。なお、後述するように、システム 1 0 0 0 において同期信号は、システム 1 0 0 0 を構成する複数のセンサ 2 0 0 のうちの、マスタとして機能するセンサ 2 0 0 により送信されてもよい。

【 0 0 3 1 】

30

図 3 は、本実施形態に係るシステム 1 0 0 0 における画像の伝送の概要を説明するための説明図である。図 3 は、撮像デバイスをそれぞれ有する 2 つのセンサ（図 3 に示すセンサ # 1 およびセンサ # 2）が、同期信号 V s y n c の受信に基づき同期して撮像を行う例を示している。

【 0 0 3 2 】

ここで、システム 1 0 0 0 において、同期信号 V s y n c は、例えば制御バス B 2 を介してプロセッサ 1 0 0 から送信される。同期信号 V s y n c が制御バス B 2 を介してプロセッサ 1 0 0 から送信されることによって、システム 1 0 0 0 では、複数のセンサ 2 0 0 を同期して動作させることが実現される。つまり、システム 1 0 0 0 では、制御バス B 2 を介したプロセッサ 1 0 0 による制御によって、例えば複数のセンサ 2 0 0 における撮像と画像の出力とを同期させることができる。

40

【 0 0 3 3 】

なお、システム 1 0 0 0 において複数のセンサ 2 0 0 を同期して動作させる方法は、上記“プロセッサ 1 0 0 がシステム 1 0 0 0 を構成する全センサ 2 0 0 に対して同期信号 V s y n c を送信する方法”に限られない。

【 0 0 3 4 】

例えば、システム 1 0 0 0 では、プロセッサ 1 0 0 が制御バス B 2 を介してセンサ 2 0 0 それぞれの動作開始させた後に、複数のセンサ 2 0 0 のうちのある 1 つのセンサ 2 0 0 がマスタとして機能することによって、複数のセンサ 2 0 0 が同期して動作してもよい。具体的には、システム 1 0 0 0 では、マスタとして機能するセンサ 2 0 0 が、同期信号 V

50

syncを他のセンサ200（スレーブとして機能するセンサ200）に対して送信する。そして、システム1000では、上記他のセンサ200がマスタとして機能するセンサ200から送信された同期信号Vsyncを受信することによって、複数のセンサ200を同期して動作させることが実現される。ここで、センサ200間における同期信号Vsyncの送受信は、例えばセンサ200間を接続する1ビットの専用線などを介して行われる。

【0035】

図3に示すように、2つのセンサは、同期信号Vsyncに基づき同期して撮像を行う。そして、2つのセンサそれぞれは、撮像された画像を示すデータがデータバスB1上で衝突しないように、相異なるタイミングで出力される。例えば図3に示す例では、センサ#1は、撮像直後に画像をデータバスに出力し、センサ#2は、撮像後、図3において“Wait”と示されている遅延量分遅延させて画像をデータバスに出力している。

10

【0036】

よって、図3に示す例では、センサ間で撮像のタイミングが揃った画像（所定の期間内に撮像された画像）を、データバスB1上で時分割多重化して伝送させることができる。

【0037】

以下、図1に示すシステム1000の構成について説明しつつ、図3に示すような伝送を実現するための本実施形態に係る制御に係る処理を、説明する。

【0038】

[2] プロセッサ100（本実施形態に係る処理装置）

20

プロセッサ100は、MPU（Micro Processing Unit）などの演算回路で構成される、1または2以上のプロセッサや、各種処理回路などで構成される。また、プロセッサ100は、例えば、データバスB1を接続することが可能な端子や、制御バスB2を接続することが可能な端子などの外部バスを接続することが可能な端子を有し、データバスB1などの外部バスに接続可能である。プロセッサ100は、バッテリーなどのシステム1000を構成する内部電源（図示せず）から供給される電力、または、システム1000の外部電源から供給される電力によって、駆動する。

【0039】

プロセッサ100は、本実施形態に係る処理装置の一例である。本実施形態に係る処理装置は、後述する処理部における処理（本実施形態に係る制御方法に係る処理）を行うことが可能な、任意の回路、任意のデバイスに適用することが可能である。

30

【0040】

プロセッサ100は、“データバスB1に接続される複数のセンサ200それぞれにおいて所定の期間内に撮像された画像の出力制御（本実施形態に係る制御方法に係る制御）”を行う。

【0041】

画像の出力制御は、例えば、プロセッサ100が備える処理部102において行われる。プロセッサ100では、画像の出力制御を行う特定のプロセッサ（または特定の処理回路）、または、複数のプロセッサ（または複数の処理回路）が、処理部102の役目を果たす。

40

【0042】

なお、処理部102は、プロセッサ100における機能を便宜上切り分けたものである。よって、プロセッサ100では、例えば、本実施形態に係る画像の出力制御が、複数の機能ブロックによって行われてもよい。以下では、本実施形態に係る画像の出力制御が、処理部102において行われる場合を例に挙げる。

【0043】

[1-1] 本実施形態に係る画像の出力制御の一例

処理部102は、センサ200それぞれに対して制御情報を送信することによって、画像の出力制御を行う。

【0044】

50

本実施形態に係る制御情報には、例えば、センサ 200 を示す識別情報と、制御のための情報と、処理命令とが含まれる。本実施形態に係る識別情報としては、例えば、センサ 200 に設定されている ID などの、センサ 200 を特定することが可能な任意のデータが挙げられる。また、本実施形態に係る制御のための情報の具体例については、後述する。

【0045】

制御情報は、上述したように、例えば制御バス B2 を介して送信される。

【0046】

また、処理部 102 により送信された制御情報は、例えば、センサ 200 それぞれが備えるレジスタ（記録媒体の一例）に記録される。そして、後述するように、センサ 200 は、レジスタに記憶されている制御情報に基づく出力タイミングで、所定の期間内に撮像された画像を出力する。

10

【0047】

処理部 102 は、画像の出力制御として、例えば下記の（1）に示す第 1 の例に係る制御～下記の（3）に示す第 3 の例に係る制御のいずれかの制御を行う。なお、本実施形態に係る画像の出力制御により実現される、システム 1000 における画像の出力例については、後述する。

【0048】

（1）画像の出力制御の第 1 の例：遅延の制御

処理部 102 は、センサ 200 が画像を出力する際の遅延を制御する。

20

【0049】

処理部 102 は、例えば、画像を出力する際の遅延量を示すデータ（第 1 出力情報。制御のための情報の一例）を含む制御情報を、センサ 200 に対して送信することによって、センサ 200 における画像を出力する際の遅延を制御する。画像を出力する際の遅延量を示すデータ（以下、「遅延量を示すデータ」と示す場合がある。）としては、例えば、遅延時間を示すデータなどの数値などで遅延量を直接的に示すデータや、遅延量に対応付けられている ID などの、遅延量を間接的に示すデータなどが、挙げられる。

【0050】

（2）画像の出力制御の第 2 の例：送信間隔の制御

処理部 102 は、センサ 200 が画像を出力する際のパケットの出力間隔を制御する。画像を出力する際のパケットとしては、例えば、画像におけるライン単位のデータが、挙げられる。

30

【0051】

処理部 102 は、例えば、画像を出力する際のパケットの出力間隔（データピッチ）を示すデータ（第 2 出力情報。制御のための情報の一例）を含む制御情報を、センサ 200 に対して送信することによって、センサ 200 における画像を出力する際のパケットの出力間隔を制御する。画像を出力する際のパケットの出力間隔を示すデータ（以下、「パケットの出力間隔を示すデータ」と示す場合がある。）としては、例えば、時間間隔を示すデータなどの数値などで出力間隔を直接的に示すデータや、出力間隔に対応付けられている ID などの、出力間隔を間接的に示すデータなどが、挙げられる。

40

【0052】

（3）画像の出力制御の第 3 の例

処理部 102 は、上記（1）に示す第 1 の例に係る制御と上記（2）に示す第 2 の例に係る制御との双方の制御を、行ってもよい。

【0053】

処理部 102 は、画像の出力制御として、例えば上記（1）に示す第 1 の例に係る制御～上記（3）に示す第 3 の例に係る制御を行う。

【0054】

プロセッサ 100 は、例えば処理部 102 を備えることによって、上述したような画像の出力制御に係る処理（本実施形態に係る制御方法に係る処理）を行う。

50

【 0 0 5 5 】

ここで、プロセッサ 1 0 0 において上記 (1) に示す第 1 の例に係る制御 ~ 上記 (3) に示す第 3 の例に係る制御が行われることによって、センサ 2 0 0 それぞれでは、画像を出力する際の遅延と、画像を出力する際のパケットの出力間隔との一方または双方が、レジスタなどに記憶される制御情報に基づき制御される。

【 0 0 5 6 】

よって、プロセッサ 1 0 0 は、画像の出力制御に係る処理を行うことによって、センサ 2 0 0 (画像センサ) それぞれにおける画像の出力タイミングを、変えることができる。換言すると、システム 1 0 0 0 では、センサ 2 0 0 それぞれにおける画像の出力タイミングは、プロセッサ 1 0 0 において画像の出力制御が行われることによって変わりうる。

10

【 0 0 5 7 】

なお、プロセッサ 1 0 0 において行われる処理は、上述したような画像の出力制御に係る処理に限られない。

【 0 0 5 8 】

例えば、プロセッサ 1 0 0 は、センサ 2 0 0 それぞれに対して制御情報を送信することによって、出力される画像の制御を行うことが、可能である。出力される画像の制御は、例えば処理部 1 0 2 により行われる。

【 0 0 5 9 】

本実施形態に係る出力される画像の制御としては、例えば、センサ 2 0 0 それぞれから出力される画像サイズの制御と、複数のセンサ 2 0 0 それぞれから出力される画像のフレームレートの制御との一方または双方が、挙げられる。

20

【 0 0 6 0 】

プロセッサ 1 0 0 は、例えば、画像サイズを示すデータと、フレームレートを示すデータとの一方または双方 (制御のための情報の一例) を含む制御情報を、センサ 2 0 0 に対して送信することによって、センサ 2 0 0 から出力される画像を制御する。

【 0 0 6 1 】

また、プロセッサ 1 0 0 は、例えば、メモリ 3 0 0 などの記録媒体へのデータバス B 1 を介して受信された画像データの記録制御に係る処理、表示デバイス 4 0 0 の表示画面への画像の表示制御に係る処理、任意のアプリケーションソフトウェアを実行する処理など、様々な処理を行うことが可能である。記録制御に係る処理としては、例えば “ 記録命令を含む制御データと記録媒体に記録させるデータとを、メモリ 3 0 0 などの記録媒体に伝達する処理 ” が、挙げられる。また、表示制御に係る処理としては、例えば “ 表示命令を含む制御データと表示画面に表示させるデータとを、表示デバイス 4 0 0 などの表示デバイスに伝達する処理 ” が、挙げられる。

30

【 0 0 6 2 】

[3] センサ 2 0 0 (本実施形態に係る画像センサ)

センサ 2 0 0 は、画像センサである。本実施形態に係る画像センサは、例えば、デジタルスチルカメラやデジタルビデオカメラ、ステレオカメラなどの撮像デバイスや、赤外線センサ、距離画像センサなどの、撮像機能を有する任意のセンサデバイスを含み、撮像により生成された画像を出力する機能を有する。ここで、センサ 2 0 0 において生成される画像は、センサ 2 0 0 におけるセンシング結果を示すデータに該当する。

40

【 0 0 6 3 】

センサ 2 0 0 は、例えば図 1 に示すように、他のセンサ 2 0 0 が接続されるデータバス B 1 に接続される。

【 0 0 6 4 】

上述したように、センサ 2 0 0 における撮像は、例えば、制御バス B 2 を介して受信される制御情報に基づいて行われ、プロセッサ 1 0 0 により制御される。例えばセンサ 2 0 0 における撮像がプロセッサ 1 0 0 により制御されることによって、センサ 2 0 0 における撮像とシステム 1 0 0 0 を構成する他のセンサ 2 0 0 における撮像とは、所定の期間内に行われる。

50

【 0 0 6 5 】

また、センサ 2 0 0 は、制御情報に基づく出力タイミングで画像を出力する。ここで、センサ 2 0 0 における撮像と他のセンサ 2 0 0 における撮像とは、所定の期間内に行われるので、センサ 2 0 0 が制御情報に基づき出力する画像は、所定の期間内に撮像された画像であるといえる。上述したように、制御情報はプロセッサ 1 0 0 から送信され、センサ 2 0 0 は、例えば制御バス B 2 を介して制御情報を受信する。

【 0 0 6 6 】

図 4 は、本実施形態に係るシステム 1 0 0 0 を構成するセンサ 2 0 0 の構成の一例を示す説明図である。センサ 2 0 0 は、例えば、プロセッサ 2 5 0 と、ROM 2 5 2 と、レジスタ 2 5 4 と、センサデバイス 2 5 6 と、通信デバイス 2 5 8 とを有する。また、センサ 2 0 0 における各構成要素は、例えば内部バス 2 6 0 で接続される。また、センサ 2 0 0 は、例えば、データバス B 1 を接続することが可能な端子や、制御バス B 2 を接続することが可能な端子などの外部バスを接続することが可能な端子を有し、データバス B 1 などの外部バスに接続可能である。センサ 2 0 0 は、バッテリーなどのシステム 1 0 0 0 を構成する内部電源（図示せず）から供給される電力、または、システム 1 0 0 0 の外部電源から供給される電力によって、駆動する。

【 0 0 6 7 】

なお、センサ 2 0 0 の構成は、図 4 に示す例に限られない。例えば、センサ 2 0 0 は、出力する画像を一時的に保持するための記録媒体を、さらに備えていてもよい。画像を一時的に保持するための記録媒体としては、例えば、RAM (Random Access Memory) などの揮発性メモリや、フラッシュメモリなどの不揮発性メモリなどが挙げられる。

【 0 0 6 8 】

ここで、後述するセンサデバイス 2 5 6 として機能する撮像デバイスが、グローバルシャッター方式に対応する撮像デバイスである場合には、当該撮像デバイスを構成する、信号電荷を保持するための保持容量を利用して、画像を一時的に保持することが可能である。

【 0 0 6 9 】

よって、センサ 2 0 0 が、グローバルシャッター方式に対応する撮像デバイスをセンサデバイス 2 5 6 として備える場合には、センサ 2 0 0 は、上記画像を一時的に保持するための記録媒体を、別途備える必要はない。上記画像を一時的に保持するための記録媒体を別途備える必要がない場合には、センサ 2 0 0 の小型化やコストの低減などを図ることができる。

【 0 0 7 0 】

プロセッサ 2 5 0 は、センサ 2 0 0 全体を制御する役目を果たす。プロセッサ 2 5 0 による制御としては、例えば、レジスタ 2 5 4 への受信された制御情報の記録の制御、センサデバイス 2 5 6 の動作の制御、通信デバイス 2 5 8 の通信の制御などが挙げられる。

【 0 0 7 1 】

受信された制御情報の記録の制御に係る処理としては、例えば、“受信された制御情報に含まれる識別情報と、ROM 2 5 2 に記憶されている識別情報 2 7 0 とを比較し、比較結果に基づいて、受信された制御情報を選択的にレジスタ 2 5 4 に記録する処理”が、挙げられる。プロセッサ 2 5 0 は、例えば、受信された制御情報に含まれる識別情報と、ROM 2 5 2 に記憶されている識別情報 2 7 0 とが一致する場合に、受信された制御情報を選択的にレジスタ 2 5 4 に記録する。

【 0 0 7 2 】

センサデバイス 2 5 6 の動作の制御に係る処理としては、例えば“撮像命令を含む制御情報が受信された場合に、センサデバイス 2 5 6 を動作させる命令を含む制御信号を、センサデバイス 2 5 6 に伝達する処理”が、挙げられる。

【 0 0 7 3 】

通信デバイス 2 5 8 の通信の制御に係る処理としては、例えば、“送信命令と送信するデータとを含む制御信号を、通信デバイス 2 5 8 に伝達する処理”が挙げられる。

【 0 0 7 4 】

R O M 2 5 2 は、センサ 2 0 0 が備える一の記録媒体である。R O M 2 5 2 には、例えば、識別情報が記憶される。

【 0 0 7 5 】

レジスタ 2 5 4 は、センサ 2 0 0 が備える他の記録媒体である。レジスタ 2 5 4 には、例えば、制御バス B 2 を介して受信された制御情報が、記憶される。なお、図 4 では、制御情報がレジスタ 2 5 4 に記憶される例を示しているが、制御情報は、フラッシュメモリなどの不揮発性メモリや、ハードディスクなどの磁気記録媒体などの、他の記録媒体に記憶されてもよい。

【 0 0 7 6 】

センサデバイス 2 5 6 は、画像を生成するデバイスである。センサデバイス 2 5 6 としては、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像デバイスや、赤外線センサ、距離画像センサなどの、撮像により画像を生成する機能を有する任意のセンサデバイスが、挙げられる。

【 0 0 7 7 】

センサデバイス 2 5 6 について一例を挙げて具体的に説明すると、センサデバイス 2 5 6 として機能する撮像デバイスは、例えば、光学系のレンズ（図示せず）と、撮像素子（図示せず）と、撮像素子（図示せず）に対応する画素アレイ（図示せず）と、ドライバ（図示せず）とを有する。

【 0 0 7 8 】

本実施形態に係る撮像素子（図示せず）としては、例えば、C M O S（Complementary Metal Oxide Semiconductor）や、C C D（Charge Coupled Device）が挙げられる。また、本実施形態に係る撮像素子（図示せず）は、C M O S に C C D などの他の構成要素が積層されて構成される、スタック型の撮像素子であってもよい。つまり、撮像デバイスをセンサデバイス 2 5 6 として備えるセンサ 2 0 0 は、グローバルシャッター方式、または、ローリングシャッター方式によって撮像を行うことが可能である。

【 0 0 7 9 】

画素アレイ（図示せず）は、複数の画素回路が行列状に配置される構成を有する。画素回路それぞれは、信号線を介してドライバ（図示せず）と電氣的に接続される。画素回路は、例えば、フォトダイオードなどの受光素子やトランジスタ、容量素子などで構成される。画素回路では、ドライバ（図示せず）から信号線を介して伝達される制御信号によって、入射される光に応じた信号電荷の蓄電や、画素回路の初期化などが行われる。

【 0 0 8 0 】

画素回路を構成する上記トランジスタとしては、例えば、バイポーラトランジスタや、T F T（Thin Film Transistor）や M O S F E T（Metal-Oxide-Semiconductor Field Effect Transistor）などの F E T（Field-Effect Transistor）などが、挙げられる。また、画素回路を構成する上記容量素子としては、例えばキャパシタが挙げられる。なお、画素回路を構成する上記容量素子には、配線などの寄生容量が含まれていてもよい。

【 0 0 8 1 】

ドライバ（図示せず）は、画素回路に対して制御信号を伝達することによって、画素回路を駆動させる。

【 0 0 8 2 】

センサデバイス 2 5 6 として機能する撮像デバイスは、例えば上記に示すような構成を有する。なお、撮像デバイスの構成が、上記に示す例に限られないことは、言うまでもない。

【 0 0 8 3 】

通信デバイス 2 5 8 は、例えば、データバス B 1、制御バス B 2 などの接続されている外部バスを介して、外部デバイスと通信を行うためのデバイスである。通信デバイス 2 5 8 としては、例えば、C S I - 2 規格、P C I E x p r e s s などの、データを時分割多重化して伝送することが可能な任意の規格に対応する通信を行うことが可能なデバイス

10

20

30

40

50

が、挙げられる。

【 0 0 8 4 】

センサ 2 0 0 は、例えば図 4 に示す構成を有することによって、制御情報に基づく出力タイミングで画像を出力する。なお、センサ 2 0 0 の構成が、図 4 に示す例に限られないことは、言うまでもない。

【 0 0 8 5 】

センサ 2 0 0 における制御情報に基づく画像の出力に係る処理について、より具体的に説明する。センサ 2 0 0 は、制御情報に基づく画像の出力に係る処理として、例えば下記の (I) に示す第 1 の例に係る出力処理と下記の (I I) に示す第 2 の例に係る出力処理のうち的一方または双方を行う。センサ 2 0 0 において、下記に示す制御情報に基づく画像の出力に係る処理は、例えば、センサ 2 0 0 を構成するプロセッサ 2 5 0 がレジスタ 2 5 4 に記憶されている制御情報 2 7 2 を参照することによって、行われる。

10

【 0 0 8 6 】

(I) 第 1 の例に係る出力処理：制御情報に、画像を出力する際の遅延量を示すデータ (第 1 出力情報) が含まれる場合

制御情報に、遅延量を示すデータが含まれる場合、センサ 2 0 0 は、遅延量を示すデータが示す遅延量分遅延させて画像を出力する。

【 0 0 8 7 】

センサ 2 0 0 では、例えば、上述した“画像を一時的に保持するための記録媒体”、または、上述した“センサデバイス 2 5 6 として機能するグローバルシャッター方式に対応する撮像デバイスを構成する保持容量”に、画像が保持されることによって、画像の出力の遅延が実現される。

20

【 0 0 8 8 】

例えば、遅延量を示すデータが、遅延量を直接的に示すデータである場合、センサ 2 0 0 は、所定の時点から、遅延量を示すデータが示す遅延量に応じた時間が経過したときに、画像を出力する。

【 0 0 8 9 】

所定の時点としては、例えば、撮像命令や同期信号が受信された時点や、撮像における露光が終了した時点などが、挙げられる。所定の時点を示すデータは、例えば、ROM 2 5 2 などに予め記憶されていてもよいし、制御情報に含まれていてもよい。

30

【 0 0 9 0 】

また、例えば、遅延量を示すデータが、遅延量を間接的に示すデータである場合、センサ 2 0 0 は、遅延量を示すデータに基づき遅延量を特定する。例えば、遅延量を間接的に示すデータが、遅延量に対応付けられている ID を示す場合、センサ 2 0 0 は、ROM 2 5 2 などの記録媒体に記憶されている、ID と遅延量とが対応付けられているテーブル (またはデータベース) を参照することによって、遅延量を特定する。そして、センサ 2 0 0 は、所定の時点から、特定された遅延量に応じた時間が経過したときに、画像を出力する。

【 0 0 9 1 】

また、第 1 の例に係る出力処理のみが行われる場合、センサ 2 0 0 は、例えば、設定されている出力間隔に従って、画像のパケットを出力する。センサ 2 0 0 は、例えば、ROM 2 5 2 などの記録媒体に記憶されている出力間隔を示すデータを参照することによって、設定されている出力間隔を特定する。

40

【 0 0 9 2 】

(I I) 第 2 の例に係る出力処理：制御情報に、画像を出力する際のパケットの出力間隔を示すデータ (第 2 出力情報) が含まれる場合

制御情報に、パケットの出力間隔を示すデータが含まれる場合、センサ 2 0 0 は、パケットの出力間隔を示すデータが示す出力間隔に従って、画像のパケットを出力する。

【 0 0 9 3 】

例えば、パケットの出力間隔を示すデータが、出力間隔を直接的に示すデータである場

50

合、センサ２００は、一の packets を出力した後、packets の出力間隔を示すデータが示す出力間隔に応じた時間が経過したときに、次に出力する packets を出力する。

【００９４】

また、例えば、packets の出力間隔を示すデータが、出力間隔を間接的に示すデータである場合、センサ２００は、packets の出力間隔を示すデータに基づき出力間隔を特定する。例えば、出力間隔を間接的に示すデータが、出力間隔に対応付けられているＩＤを示す場合、センサ２００は、ＲＯＭ２５２などの記録媒体に記憶されている、ＩＤと出力間隔とが対応付けられているテーブル（またはデータベース）を参照することによって、出力間隔を特定する。そして、センサ２００は、一の packets を出力した後、特定された出力間隔に応じた時間が経過したときに、次に出力する packets を出力する。

10

【００９５】

また、第２の例に係る出力処理のみが行われる場合、センサ２００は、例えば、設定されている遅延量分遅延させて、画像を出力する。センサ２００は、例えば、ＲＯＭ２５２などの記録媒体に記憶されている遅延量を示すデータを参照することによって、設定されている遅延量を特定する。

【００９６】

センサ２００は、例えば上記（Ｉ）に示す第１の例に係る出力処理と上記（ＩＩ）に示す第２の例に係る出力処理のうち的一方または双方を行う。よって、システム１０００では、プロセッサ１００によりセンサ２００に設定された制御情報に基づく出力タイミングで、所定の期間内に撮像された画像がセンサ２００から出力される。そして、システム１

20

０００では、センサ２００それぞれからデータバスＢ１を介して出力される画像が、プロセッサ１００により取得される。

【００９７】

なお、本実施形態に係るセンサ２００における制御情報に基づく画像の出力に係る処理は、上記（Ｉ）に示す第１の例に係る出力処理と上記（ＩＩ）に示す第２の例に係る出力処理とに限られない。

【００９８】

例えば、制御情報に画像サイズを示すデータが含まれる場合、センサ２００は、制御情報が示す画像サイズの画像を出力する。

【００９９】

30

また、制御情報にフレームレートを示すデータが含まれる場合、センサ２００は、制御情報が示すフレームレートで、画像を出力させる。

【０１００】

また、制御情報に、画像サイズを示すデータとフレームレートを示すデータとが含まれる場合、センサ２００は、制御情報が示すフレームレートで、制御情報が示す画像サイズの画像を出力させる。

【０１０１】

[４] メモリ３００

メモリ３００は、システム１０００が有する記録媒体である。メモリ３００としては、例えば、ＲＡＭなどの揮発性メモリや、フラッシュメモリなどの不揮発性メモリなどが挙げられる。

40

【０１０２】

メモリ３００には、例えばセンサ２００それぞれから出力された画像が記憶される。メモリ３００への画像の記録は、例えばプロセッサ１００により制御される。

【０１０３】

[５] 表示デバイス４００

表示デバイス４００は、システム１０００が有する表示デバイスである。表示デバイス４００としては、例えば、液晶ディスプレイ（Liquid Crystal Display）や有機ＥＬディスプレイ（Organic Electro-Luminescence Display。または、ＯＬＥＤディスプレイ（Organic Light Emitting Diode Display）ともよばれる。）などが挙げられる。

50

【 0 1 0 4 】

表示デバイス 4 0 0 の表示画面には、例えば、センサ 2 0 0 それぞれから出力された画像や、プロセッサ 1 0 0 において実行されるアプリケーションに係る画面、U I (User Interface) に係る画面など、様々な画像や画面が表示される。表示デバイス 4 0 0 の表示画面への画像などの表示は、例えばプロセッサ 1 0 0 により制御される。

【 0 1 0 5 】

[6] システム 1 0 0 0 が奏する効果、およびシステム 1 0 0 0 の変形例
システム 1 0 0 0 は、例えば図 1 に示す構成を有する。

【 0 1 0 6 】

システム 1 0 0 0 では、プロセッサ 1 0 0 と複数のセンサ 2 0 0 とが、データバス B 1 により接続される。また、システム 1 0 0 0 において複数のセンサ 2 0 0 における画像の出力は、プロセッサ 1 0 0 により画像の出力制御が行われることによって、制御される。よって、システム 1 0 0 0 では、データバス B 1 に接続された複数のセンサ 2 0 0 が独立に出力する、所定の期間内に撮像された画像が、データバス B 1 上で時分割多重化して伝送される。そして、プロセッサ 1 0 0 は、複数のセンサ 2 0 0 が独立に出力する画像を、データバス B 1 を介して受信することができる。

10

【 0 1 0 7 】

したがって、プロセッサ 1 0 0 (本実施形態に係る処理装置) と複数のセンサ 2 0 0 (本実施形態に係る画像センサ) とがデータバス B 1 で接続される場合に、複数のセンサ 2 0 0 それぞれにおいて所定の期間内に撮像された画像を、データバス B 1 により伝送することができる。

20

【 0 1 0 8 】

また、システム 1 0 0 0 により、例えば “ 撮像のタイミングが同期されている複数のセンサ 2 0 0 (所定の期間内に撮像が行われる複数のセンサ 2 0 0 の一例) がそれぞれ独立に出力する画像を、同一のデータバス B 1 上で時分割多重化する機構 ” が、実現される。

【 0 1 0 9 】

また、システム 1 0 0 0 では、プロセッサ 1 0 0 と複数のセンサ 2 0 0 とが、データバス B 1 により接続されるので、C S I - 2 規格のような既存の規格を単に利用する場合よりも、プロセッサ 1 0 0 に接続されるデータバスの数を減らすことができる。

【 0 1 1 0 】

また、システム 1 0 0 0 では、プロセッサ 1 0 0 に接続されるデータバスの数を減らすことができることによって、下記のような効果が奏される。

30

- ・プロセッサ 1 0 0 と複数のセンサ 2 0 0 とを接続する配線領域をより小さくすることができる

- ・例えばデータバスを接続するための端子数が減ることなどにより、プロセッサ 1 0 0 のハードウェア構成をより簡略化することができる。

【 0 1 1 1 】

なお、本実施形態に係るシステムの構成は、図 1 に示す例に限られない。

【 0 1 1 2 】

例えば、システムの外部の記録媒体に複数のセンサ 2 0 0 から出力される画像が記憶される場合、または、複数のセンサ 2 0 0 から出力される画像がプロセッサ 1 0 0 が備えるメモリに記憶される場合には、本実施形態に係るシステムは、図 1 に示すメモリ 3 0 0 を有していなくてもよい。

40

【 0 1 1 3 】

また、本実施形態に係るシステムは、図 1 に示す表示デバイス 4 0 0 を有さない構成をとることも可能である。

【 0 1 1 4 】

また、本実施形態に係るシステムは、後述する本実施形態に係るシステムが適用される電子機器が有する機能に応じた、任意の構成を有していてもよい。

【 0 1 1 5 】

50

また、本実施形態に係るシステムは、プロセッサにM本（Mは、センサ200の数よりも小さい整数）のデータバスが接続される構成であってもよい。本実施形態に係るシステムが、プロセッサにM本（Mは、システムが有するセンサ200の数よりも小さい整数）のデータバスが接続される構成であっても、C S I - 2規格のような既存の規格を単に利用する場合よりも、プロセッサに接続されるデータバスの数を減らすことができる。

【0116】

[7] 本実施形態に係るシステムの適用例

以上、本実施形態として、システムを挙げて説明したが、本実施形態は、かかる形態に限られない。本実施形態は、例えば、スマートフォンなどの通信装置や、ドローン（遠隔操作による動作、または、自律的な動作が可能な機器）、自動車などの移動体、P C（Personal Computer）などのコンピュータ、タブレット型の装置、ゲーム機など、様々な電子機器に適用することができる。

10

【0117】

また、上記では、本実施形態に係るシステムを構成する処理装置として、プロセッサを例に挙げたが、本実施形態に係る処理装置は、上記に示す例に限られない。例えば、本実施形態に係る処理装置は、データバスに接続される複数の画像センサそれぞれから当該データバスを介して出力される画像の出力制御を行うことが可能な、任意の処理回路、または、任意のデバイスに適用することができる。

【0118】

（本実施形態に係るシステムにおける画像の出力例）

20

次に、上述したシステム1000における画像の出力例を、説明する。以下では、データバスB1により伝送される信号が、C S I - 2規格に従って伝送される例を示す。

【0119】

図5は、本実施形態に係るシステム1000を構成するセンサ200により撮像された画像データの一例を示している。

【0120】

センサ200により撮像された画像データは、例えばN（Nは、1以上の整数）行のデータで構成され、1行ずつデータバスB1に出力される。

【0121】

図6は、本実施形態に係るシステム1000を構成するデータバスB1上で伝送される画像データの packets 列の一例を示しており、C S I - 2規格に従った packets 列の一例を示している。図6に示す“F S”は、C S I - 2規格におけるF S（Frame Start） packets を示しており、図6に示す“F E”は、C S I - 2規格におけるF E（Frame End） packets を示している。また、図6に示す“P H”は、 packets ヘッダを示しており、図6に示す“P F”は、 packets フッタを示している。

30

【0122】

C S I - 2規格では、画像データの先頭にF S packets P1が発行された後、画像データ packets P2がN packets 発行され、最後にF E packets P3が発行される。一の画像データ packets P1と他の画像データ packets P1の間隔はラインブランキングB L1とよばれ、F E packets P3と次のF S packets P1の間隔はフレームブランキングB L2とよばれる。

40

【0123】

図7は、本実施形態に係るシステム1000を構成するメモリ300上に確保されたフレームバッファの一例を示している。

【0124】

図6に示す packets 列を受信したプロセッサ100は、受信した画像データを、図7に示すようにメモリ300のフレームバッファに記録させる。

【0125】

センサ200において撮像された画像がC S I - 2規格に従って伝送される場合、システム1000では、図6に示すような画像データの packets 列がデータバスB1上で伝送

50

され、プロセッサ 100 により受信された画像データは、図 7 に示すようにフレームバッファに記憶される。

【0126】

次に、センサ 200 が、センサデバイス 256 として撮像デバイスを備える場合を例に挙げて、センサ 200 から出力される画像の出力タイミングの例を説明する。

【0127】

[I] 対応するシャッター方式に応じた画像の出力例

プロセッサ 100 による出力制御により実現される、センサ 200 から出力される画像の出力タイミングの例を説明する前に、センサが備える撮像デバイスが対応するシャッター方式に応じた画像の出力例を説明する。

【0128】

(I-1) 撮像デバイスが、ローリングシャッター方式に対応する場合

図 8 は、ローリングシャッター方式に対応する撮像デバイスを備えるセンサにおける動作の一例を示す説明図である。図 8 は、ローリングシャッター方式に対応する撮像デバイスを備えるセンサ（以下、「ローリングシャッター方式に対応するセンサ」と示す場合がある。）が、ある 1 つの N ラインを撮像して N ラインに対応する画像データを出力するまでの動作を示している。

【0129】

図 8 に示す“画素 RST”は、画素のリセットを示しており、図 8 に示す“画素 RD”は、入射される光に応じて蓄積された電荷を読み出すことを示している。図 8 に示す“A/D 変換”は、アナログ - デジタル変換回路（図示せず）により、読み出された電荷に応じたアナログ信号をデジタル信号に変換することを示している。以下、他の図においても同様とする。

【0130】

N ラインを撮像する場合、ローリングシャッター方式に対応するセンサでは、N ラインに対応する画素のリセット（図 8 に示す画素 RST）が行われる。ここで、画素のリセットは、撮像デバイスのシャッターを開く動作に該当する。

【0131】

ローリングシャッター方式に対応するセンサでは、画素に入射される光に応じた信号電荷が蓄積され（図 8 に示す蓄積）、その後、蓄積された電荷が読み出される（図 8 に示す画素 RD）。ここで、蓄積された電荷の読み出しは、撮像デバイスのシャッターを閉じる動作に該当する。

【0132】

ローリングシャッター方式に対応するセンサでは、読み出された電荷がアナログ - デジタル変換されることによって（図 8 に示す A/D 変換）N ラインに対応するデジタルデータが得られ、当該デジタルデータがデータバスに出力される（図 8 に示すデータ出力）。

【0133】

図 9 は、ローリングシャッター方式に対応する撮像デバイスを備えるセンサにおける動作の一例を示す説明図であり、図 8 に示すある N ラインにおける動作が、1 ライン ~ N ライン（図 9 において、N は、4 以上の整数）の複数ラインについて、連続して行われる例を示している。

【0134】

ローリングシャッター方式に対応するセンサでは、図 9 に示すように、各ラインに対応するデジタルデータのデータバスへの出力が衝突しないようにラインごとにタイミングをずらして、画素リセット（図 9 に示す画素 RST）~ データ出力（図 9 に示すデータ出力）という一連の動作が行われる。

【0135】

図 10 は、ローリングシャッター方式に対応する撮像デバイスをそれぞれ備える、2 つのセンサにおける動作の一例を示す説明図である。図 10 は、データバス上で画像データが時分割多重化されるように、2 つのローリングシャッター方式に対応するセンサ（セン

10

20

30

40

50

サ#1およびセンサ#2)それぞれにおいて図9に示す動作が行われる場合の一例を示している。

【0136】

データバス上のデータの出力タイミングが、2つのローリングシャッター方式に対応するセンサで重ならないようにするためには、図2を参照して示したように2つのローリングシャッター方式に対応するセンサの撮像のタイミングをずらす必要がある。そのため、図10に示す例では、一のセンサが全てのラインに対応するデータをデータバスへ出力した後に、他のセンサにおける各ラインに対応するデータのデータバスへの出力が行われている。よって、図10に示す例では、2つのローリングシャッター方式に対応するセンサにおいて撮像された画像は、同一の時点に撮像された画像(または、同一の時点に撮像されたとみなせる画像)とはならない。

10

【0137】

(I-2)撮像デバイスが、グローバルシャッター方式に対応する場合

図11は、グローバルシャッター方式に対応する撮像デバイスを備えるセンサにおける動作の一例を示す説明図である。図11は、グローバルシャッター方式に対応する撮像デバイスを備えるセンサ(以下、「グローバルシャッター方式に対応するセンサ」と示す場合がある。)が、ある1つのNラインを撮像してNラインに対応する画像データを出力するまでの動作を示している。

【0138】

Nラインを撮像する場合、グローバルシャッター方式に対応するセンサでは、Nラインに対応する画素のリセット(図11に示す画素RST)が行われる。

20

【0139】

グローバルシャッター方式に対応するセンサでは、画素に入射される光に応じた信号電荷が蓄積され(図11に示す蓄積)、その後、蓄積された電荷が読み出される(図11に示す画素RD)。

【0140】

グローバルシャッター方式に対応するセンサでは、ローリングシャッター方式に対応するセンサと異なり、読み出された電荷は、例えば画素に隣接する容量素子に転送され、当該容量素子で保持される(図11に示す容量保持)。以下では、上記画素に隣接する容量素子のような、読み出された電荷が保持される容量素子を、「保持容量」と示す。

30

【0141】

グローバルシャッター方式に対応するセンサでは、保持容量に保持されている電荷がアナログ-デジタル変換されることによって(図11に示すAD変換)Nラインに対応するデジタルデータが得られ、当該デジタルデータがデータバスに出力される(図11に示すデータ出力)。つまり、グローバルシャッター方式に対応するセンサでは、保持容量に電荷を保持することによって、アナログ-デジタル変換とデータバスへのデータの出力とを、遅らせることが可能である。

【0142】

図12は、グローバルシャッター方式に対応する撮像デバイスを備えるセンサにおける動作の一例を示す説明図であり、図12に示すあるNラインにおける動作が、1ライン~Nライン(図12において、Nは、4以上の整数)の複数ラインについて、連続して行われる例を示している。

40

【0143】

グローバルシャッター方式に対応するセンサでは、図12に示すように、画素リセット(図12に示す画素RST)を全てのラインで同時に開始することができる。また、グローバルシャッター方式に対応するセンサでは、例えば図12に示すように、信号電荷の蓄積(図12に示す蓄積)と蓄積された電荷の読み出し(図12に示す画素RD)とが、全てのラインで同時に行われる。なお、グローバルシャッター方式に対応するセンサでは、信号電荷の蓄積(図12に示す蓄積)と蓄積された電荷の読み出し(図12に示す画素RD)とを、ラインごとに変えることも可能である。

50

【 0 1 4 4 】

グローバルシャッター方式に対応するセンサは、各ラインにおいて読み出された電荷を保持容量に転送して保持容量に保持させ（図 1 2 に示す容量保持）、保持容量に保持された電荷を 1 ラインずつ順次にアナログ - デジタル変換して、データバスへとデータを出力する（図 1 2 に示す A D 変換およびデータ出力）。なお、図 1 2 では、ライン 1（図 1 2 に示す L i n e 1）については、便宜上、読み出された電荷を保持容量に転送して保持容量に保持させることを、省略している（なお、後述する図 1 3、図 1 4 においても、図 1 2 と同様に省略する。）。

【 0 1 4 5 】

例えば図 1 2 に示すように、グローバルシャッター方式に対応するセンサは、各ラインにおいて読み出された電荷を保持容量に保持させることが可能であるので、各ラインに対応するデータをデータバスへと出力する出力タイミングを、データの衝突が回避されるようにずらすことができる。

10

【 0 1 4 6 】

[I I] システム 1 0 0 0 におけるセンサ 2 0 0 からの画像の出力例

次に、システム 1 0 0 0 におけるセンサ 2 0 0 からの画像の出力例を説明する。

【 0 1 4 7 】

以下では、システム 1 0 0 0 を構成するセンサ 2 0 0 が備えるセンサデバイス 2 5 6 が、グローバルシャッター方式に対応するセンサであり、保持容量を利用して画像を一時的に保持する場合を、主に例に挙げる。上述したように、グローバルシャッター方式に対応するセンサを構成する保持容量を利用して画像を一時的に保持する場合には、センサ 2 0 0 は、R A M などの画像を一時的に保持するための記録媒体を備えていなくてもよい。また、上述したように、センサ 2 0 0 は、R A M などの画像を一時的に保持するための記録媒体を備えることによって、画像を一時的に保持することも可能である。

20

【 0 1 4 8 】

(I I - 1) 第 1 の出力例

図 1 3 は、本実施形態に係るシステム 1 0 0 0 におけるセンサ 2 0 0 からの画像の出力の第 1 の例を示す説明図である。図 1 3 は、グローバルシャッター方式に対応するセンサをセンサデバイス 2 5 6 としてそれぞれ備える、センサ 2 0 0 A、2 0 0 B における動作の一例を示している。センサ 2 0 0 A とセンサ 2 0 0 B とは、例えば制御バス B 2 を介して同期して動作する。

30

【 0 1 4 9 】

センサ 2 0 0 A、2 0 0 B では、例えば同期信号 V s y n c の受信に基づき同期して画素のリセット（図 1 3 に示す画素 R S T）が行われ、その後、信号電荷の蓄積（図 1 3 に示す蓄積）と蓄積された電荷の読み出し（図 1 3 に示す画素 R D）とが行われる。

【 0 1 5 0 】

また、センサ 2 0 0 A、2 0 0 B それぞれは、図 1 2 を参照して示したように、各ラインにおいて読み出された電荷を保持容量に転送して保持容量に保持させ（図 1 3 に示す容量保持）、保持容量に保持された電荷を 1 ラインずつ順次にアナログ - デジタル変換して、データバス B 1 へとデータを出力する（図 1 3 に示す A D 変換およびデータ出力）。データバス B 1 へと出力される各ラインにそれぞれ対応するデータが、「画像のパケット」に該当する。

40

【 0 1 5 1 】

ここで、上述したように、センサ 2 0 0 A、2 0 0 B それぞれは、例えばレジスタ 2 5 4 に記憶されている制御情報に基づく出力タイミングで、画像を出力する。

【 0 1 5 2 】

例えば、遅延量を示すデータが制御情報に含まれる場合、センサ 2 0 0 A、2 0 0 B それぞれは、当該遅延量を示すデータに対応する遅延量分、出力が遅延するように、各ラインにおいて読み出された電荷を保持容量に保持させる。

【 0 1 5 3 】

50

また、パケットの出力間隔を示すデータが制御情報に含まれる場合、センサ 200 A、200 B それぞれは、当該出力間隔を示すデータが示す出力間隔に従って、各ラインに対応するデータをデータバス B 1 へ出力する。

【0154】

図 13 に示す例は、センサ 200 B が備えるレジスタ 254 に記憶されている制御情報が示す遅延量が、センサ 200 A が備えるレジスタ 254 に記憶されている制御情報が示す遅延量よりも大きい例を示している。より具体的には、図 13 に示す例は、センサ 200 A が全てのラインに対応するデータをデータバス B 1 へ出力した後に、センサ 200 B における各ラインに対応するデータの出力が行われるような制御情報が、センサ 200 A、200 B それぞれのレジスタ 254 に記憶されている例を示している。

10

【0155】

ここで、図 13 に示す例では、センサ 200 A が各ラインに対応するデータ（画像のパケット）を出力する間隔と、センサ 200 B が各ラインに対応するデータを出力する間隔とが、同一である例を示しているが、センサ 200 A、200 B それぞれがデータを出力する間隔は、図 13 に示す例に限られない。例えば、センサ 200 A、200 B それぞれが、制御情報が示す出力間隔に従って各ラインに対応するデータをデータバス B 1 へ出力することによって、センサ 200 A におけるデータの出力間隔とセンサ 200 B におけるデータの出力間隔とは、異なってもよい。

【0156】

センサ 200 A、200 B それぞれが、制御情報に基づく出力タイミングで画像を出力することによって、例えば図 13 に示すように、センサ 200 A、200 B 間で撮像のタイミングが揃った画像（所定の期間内に撮像された画像）を、データバス B 1 上で時分割多重化して伝送させることができる。

20

【0157】

（II - 2）第 2 の出力例

図 14 は、本実施形態に係るシステム 1000 におけるセンサ 200 からの画像の出力の第 2 の例を示す説明図である。図 14 は、グローバルシャッター方式に対応するセンサをセンサデバイス 256 としてそれぞれ備える、センサ 200 A、200 B における動作の他の例を示している。センサ 200 A とセンサ 200 B とは、例えば制御バス B 2 を介して同期して動作する。

30

【0158】

図 14 に示すセンサ 200 A、200 B それぞれにおける動作は、図 13 に示す第 1 の出力例におけるセンサ 200 A、200 B の動作と同一である。しかしながら、センサ 200 A、200 B それぞれが参照する制御情報が図 13 に示す例と異なることによって、図 14 に示す第 2 の出力例と図 13 に示す第 1 の出力例とでは、画像データの出力順序が異なっている。

【0159】

図 14 に示す例は、センサ 200 B が備えるレジスタ 254 に記憶されている制御情報が示す遅延量が、センサ 200 A が備えるレジスタ 254 に記憶されている制御情報が示す遅延量よりも大きい例を示している。より具体的には、図 14 に示す例は、センサ 200 A における各ラインに対応するデータをデータバス B 1 へ出力と、センサ 200 B における各ラインに対応するデータをデータバス B 1 へ出力とが、交互に行われるような制御情報が、センサ 200 A、200 B それぞれのレジスタ 254 に記憶されている例を示している。

40

【0160】

ここで、図 14 に示す例では、センサ 200 A が各ラインに対応するデータ（画像のパケット）を出力する間隔と、センサ 200 B が各ラインに対応するデータを出力する間隔とが、同一である例を示しているが、センサ 200 A、200 B それぞれがデータを出力する間隔は、図 14 に示す例に限られない。例えば、センサ 200 A、200 B それぞれが、制御情報が示す出力間隔に従って各ラインに対応するデータをデータバス B 1 へ出力

50

することによって、センサ 200 A におけるデータの出力間隔とセンサ 200 B におけるデータの出力間隔とは、（データバス B 1 上でデータの衝突が発生しない範囲で）異なっている。

【0161】

センサ 200 A、200 B それぞれが、制御情報に基づく出力タイミングで画像を出力することによって、例えば図 14 に示すように、センサ 200 A、200 B 間で撮像のタイミングが揃った画像（所定の期間内に撮像された画像）を、データバス B 1 上で時分割多重化して伝送させることができる。

【0162】

（II-3）他の出力例

本実施形態に係るシステム 1000 におけるセンサ 200 からの画像の出力例は、上記（II-1）に示す第 1 の出力例と上記（II-2）に示す第 2 の出力例とに限られない。

【0163】

例えば、図 13 に示す第 1 の出力例および図 14 に示す第 2 の出力例では、2 つのセンサ 200 A、200 B における画像の出力を例に挙げた。しかしながら、システム 1000 を構成するセンサ 200 が 3 つ以上である場合においても、各センサ 200 が制御情報に基づく出力タイミングで画像を出力することによって、第 1 の出力例および第 2 の出力例と同様に、センサ 200 それぞれから出力される画像をデータバス B 1 上で時分割多重化して伝送させることができる。

【0164】

また、図 13 に示す第 1 の出力例および図 14 に示す第 2 の出力例では、“複数のセンサ 200 が、グローバルシャッター方式に対応するセンサをセンサデバイス 256 として備え、保持容量に電荷を保持することによって、データバス B 1 へのデータの出力タイミングが調整される例”を示した。しかしながら、システム 1000 では、例えば、センサ 200 が、RAM などの画像を一時的に保持するための記録媒体を備え、各ラインに対応するアナログ-デジタル変換されたデータを当該記録媒体に保持することによって、センサ 200 それぞれがデータバス B 1 へとデータを出力する出力タイミングが、調整されてもよい。

【0165】

センサ 200 が RAM などの記録媒体に各ラインに対応するデータを保持する構成であっても、各センサ 200 が制御情報に基づく出力タイミングで画像を出力することによって、第 1 の出力例および第 2 の出力例と同様に、センサ 200 それぞれから出力される画像をデータバス B 1 上で時分割多重化して伝送させることができる。また、センサ 200 が RAM などの記録媒体に各ラインに対応するデータを保持する構成である場合、センサ 200 は、例えば、グローバルシャッター方式に対応するセンサや、上述したローリングシャッター方式に対応するセンサなどのグローバルシャッター方式に対応するセンサ以外のセンサデバイスを、センサデバイス 256 として備えることが可能である。

【0166】

【III】プロセッサ 100 における画像の出力制御に係る処理（本実施形態に係る制御方法に係る処理）の一例

次に、上述したシステム 1000 におけるセンサ 200 からの画像の出力例を実現させることが可能な、プロセッサ 100 における画像の出力制御に係る処理の一例を説明する。

【0167】

図 15 は、本実施形態に係るシステム 1000 を構成するプロセッサ 100 における画像の出力制御に係る処理（本実施形態に係る制御方法に係る処理）の一例を示す流れ図である。図 15 では、システム 1000 が、センサ 200 A、200 B という 2 つの画像センサを有している場合における、プロセッサ 100 における画像の出力制御に係る処理の一例を示している。

【 0 1 6 8 】

プロセッサ 1 0 0 は、制御対象のセンサ 2 0 0 A、2 0 0 Bそれぞれの電源をオン状態にし、リセット解除を行う (S 1 0 0)。ステップ S 1 0 0 の処理は、例えばセンサ 2 0 0 A、2 0 0 Bを初期化する処理の一例に該当する。

【 0 1 6 9 】

プロセッサ 1 0 0 は、センサ 2 0 0 Aのレジスタ設定を行う (S 1 0 2)。プロセッサ 1 0 0 は、制御バス B 2 を介して制御情報を送信することによって、センサ 2 0 0 Aのレジスタ設定を行う。

【 0 1 7 0 】

ここで、プロセッサ 1 0 0 は、例えば、センサ 2 0 0 Aが指定され、かつ、センサ 2 0 0 Aが備えるレジスタのアドレスが指定された制御情報を送信することによって、センサ 2 0 0 Aのレジスタ設定を行う。また、プロセッサ 1 0 0 は、例えば、制御対象の全てのセンサ 2 0 0 が指定され、かつ、センサ 2 0 0 が備えるレジスタのアドレスが指定された制御情報を送信することによって、センサ 2 0 0 Aのレジスタ設定を行うことも可能である。制御対象の全てのセンサ 2 0 0 が指定され、かつ、センサ 2 0 0 が備えるレジスタのアドレスが指定された制御情報が送信されることは、例えば、全てのセンサ 2 0 0 が備えるレジスタに同一のデータを同期して記録させる場合に有効である。

【 0 1 7 1 】

プロセッサ 1 0 0 は、センサ 2 0 0 Bのレジスタ設定を行う (S 1 0 4)。プロセッサ 1 0 0 は、ステップ S 1 0 2 と同様に、制御バス B 2 を介して制御情報を送信することによって、センサ 2 0 0 Bのレジスタ設定を行う。

【 0 1 7 2 】

プロセッサ 1 0 0 は、センサ 2 0 0 A、2 0 0 Bそれぞれに、撮像およびデータバス B 1 への画像データの出力を行わせる (S 1 0 6)。プロセッサ 1 0 0 は、制御バス B 2 を介して制御情報を送信することによって、センサ 2 0 0 A、2 0 0 Bそれぞれに、撮像およびデータバス B 1 への画像データの出力を行わせる。

【 0 1 7 3 】

プロセッサ 1 0 0 は、画像の出力制御に係る処理として、例えば図 1 5 に示す処理を行う。なお、画像の出力制御に係る処理の例が、図 1 5 に示す例に限られないことは、言うまでもない。

【 0 1 7 4 】

例えば図 1 5 に示すようなプロセッサ 1 0 0 による画像の出力制御によって、センサ 2 0 0 が備えるレジスタに制御情報が記録される。また、センサ 2 0 0 は、上述したように、制御情報に基づく出力タイミングで画像を出力する。

【 0 1 7 5 】

よって、例えば図 1 5 に示すようなプロセッサ 1 0 0 による画像の出力制御に係る処理が行われることによって、上述したシステム 1 0 0 0 におけるセンサ 2 0 0 からの画像の出力例を実現させることができる。

【 0 1 7 6 】

(本実施形態に係るプログラム)

コンピュータを、本実施形態に係る処理装置として機能させるためのプログラム (例えば、画像の出力制御に係る処理 (本実施形態に係る制御方法に係る処理) を、コンピュータに実行させるプログラム) が、コンピュータにおいてプロセッサなどにより実行されることによって、例えば “ 撮像のタイミングが同期されている複数の画像センサ (所定の期間内に撮像が行われる複数の画像センサの一例) がそれぞれ独立に出力する画像を、同一のデータバス上で時分割多重化する機構 ” が、実現される。

【 0 1 7 7 】

また、コンピュータを、本実施形態に係る処理装置として機能させるためのプログラムが、コンピュータにおいてプロセッサなどにより実行されることによって、上述した画像の出力制御に係る処理 (本実施形態に係る制御方法に係る処理) が行われることによって

10

20

30

40

50

奏される効果を、奏することができる。

【0178】

以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。

【0179】

例えば、上記では、コンピュータを、本実施形態に係る処理装置として機能させるためのプログラム（コンピュータプログラム）が提供されることを示したが、本実施形態は、

10

さらに、上記プログラムを記憶させた記録媒体も併せて提供することができる。

【0180】

上述した構成は、本実施形態の一例を示すものであり、当然に、本開示の技術的範囲に属するものである。

【0181】

また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。

【0182】

なお、以下のような構成も本開示の技術的範囲に属する。

20

(1)

データベースに接続可能であり、前記データベースに接続される複数の画像センサそれぞれにおいて所定の期間内に撮像された画像の出力制御を行う処理部を備え、

前記画像センサそれぞれにおける前記画像の出力タイミングは、前記出力制御が行われることによって変わる、処理装置。

(2)

前記処理部は、前記出力制御として、前記画像センサが前記画像を出力する際の遅延を制御する、(1)に記載の処理装置。

(3)

前記処理部は、前記出力制御として、前記画像センサが前記画像を出力する際のパケットの出力間隔を制御する、(1)、または(2)に記載の処理装置。

30

(4)

前記処理部は、前記画像センサそれぞれに対して、制御情報を送信することによって、前記出力制御を行う、(1)～(3)のいずれか1つに記載の処理装置。

(5)

前記制御情報は、前記画像センサそれぞれに接続される、前記データベースと異なる制御バスを介して送信される、(4)に記載の処理装置。

(6)

前記制御情報は、前記画像センサが備えるレジスタに記録される、(4)、または(5)に記載の処理装置。

40

(7)

前記所定の期間内に撮像された画像は、複数の前記画像センサが同期して撮像を行った画像である、(1)～(6)のいずれか1つに記載の処理装置。

(8)

他の画像センサが接続されるデータベースに接続可能であり、制御情報に基づく出力タイミングで、所定の期間内に撮像された画像を出力する、画像センサ。

(9)

前記制御情報には、画像を出力する際の遅延量を示す第1出力情報が含まれ、

前記第1出力情報が示す遅延量分遅延させて前記画像を出力する、(8)に記載の画像センサ。

50

(1 0)

前記制御情報には、画像を出力する際のパケットの出力間隔を示す第2出力情報が含まれ、

前記第2出力情報が示す出力間隔に従って、前記画像のパケットを出力する、(8)、または(9)に記載の画像センサ。

(1 1)

前記制御情報は、レジスタに記憶される、(8) ~ (1 0) のいずれか1つに記載の画像センサ。

(1 2)

データバスにそれぞれ接続される複数の画像センサと、

10

前記データバスに接続される処理装置と、

を有し、

前記処理装置は、複数の前記画像センサそれぞれにおいて所定の期間内に撮像された画像の出力制御を行う処理部を備え、

前記画像センサそれぞれにおける前記画像の出力タイミングは、前記出力制御が行われることによって変わる、システム。

【符号の説明】

【 0 1 8 3 】

1 0 0、2 5 0 プロセッサ

1 0 2 処理部

20

2 0 0、2 0 0 A、2 0 0 B センサ

2 5 2 R O M

2 5 4 レジスタ

2 5 6 センサデバイス

2 5 8 通信デバイス

2 6 0 内部バス

2 7 0 識別情報

2 7 2 制御情報

3 0 0 メモリ

4 0 0 表示デバイス


30

1 0 0 0 システム


B 1 データバス

B 2 制御バス


【図 1】




【図 2】



【図 3】




【図 4】



【図 5】

Line 1
Line 2
⋮
Line N-1
Line N


【図 6】




【図 7】

frame buffer on memory
Line 1
Line 2
⋮
Line N-1
Line N


【図 8】




【図 9】




【図 11】




【図 10】




【図 12】




【図 13】



【図 14】



【図 15】



フロントページの続き

(72)発明者 吉持 直樹

神奈川県厚木市旭町四丁目１４番１号 ソニーセミコンダクタソリューションズ株式会社内

審査官 徳 田 賢二

(56)参考文献 特開２００４－０２３３９７（ＪＰ，Ａ）

米国特許出願公開第２０１２／０１６２５１１（ＵＳ，Ａ１）

特表２００９－５３２０８２（ＪＰ，Ａ）

(58)調査した分野(Int.Cl.，ＤＢ名)

H 0 4 N 5 / 2 3 2

G 0 6 F 1 3 / 3 6