

公告本

386199

申請日期	87.2.9
案 號	86119244
類 別	G06F 15/76

A4
C4

386199

(以上各欄由本局填註)

發 明 專 利 說 明 書

一、發明 新 型 名 稱	中 文	記憶模組及其建構法
	英 文	MEMORY MODULE FOR HIGH SPEED AND HIGH DENSITY SYSTEMS
二、發明 創 作 人	姓 名	維威伯 Wilbur C. Vogley
	國 籍	美國
	住、居所	美國德州瑪莎市伯朗街二九〇二號 2902 Bull Run Court, Missouri City, Texas 77459, USA
三、申請人	姓 名 (名稱)	美商德州儀器公司 Texas Instruments Incorporated
	國 籍	美國籍
	住、居所 (事務所)	美國德克薩斯州達拉斯城北方大廈655474號信箱 P.O. Box 655474, MAIL STATION 219, EXPRESSWAY SITE, NORTH BLDG., DALLAS, TX, USA
	代 表 人 姓 名	郝威廉(William E. Hiller)

裝

訂

線

(由本局填寫)

承辦人代碼：
大類：
IPC分類：

A6
B6

本案已向：

美國(地區) 申請專利，申請日期：西曆1996年案號：60/033,510，☒有 ☐無主張優先權
12月19日

有關微生物已寄存於：

，寄存日期：

，寄存號碼：

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

經濟部中央標準局員工消費合作社印製

五、發明說明 (1)

發明之技術領域

本發明一般與電子系統之領域相關，且更特別的與高速及高密度系統之記憶體模組有關。

發明背景

電腦及其它電子系統對系統大量記憶體的需求日見增加。尤以高效率處理器及平行處理系統架構為甚。電子系統被預期包含超過十億位元組(gigabytes)的主記憶體諸如 DRAM 記憶體，以支援其處理器及軟體的應用。提供如此系統所需要的記憶體空間產生了定址速度、密度、功率散逸、功率分佈、互相連絡、實體空間上的問題。一些解決因為大記憶體空間所產生定址問題傳統的方法包括 RAMBUS，它是以單一匯流排架構提供大量記憶體裝置間的通訊。但是，RAMBUS 的構成受頻寬的限制且有一過高的費用，使得無法應用 RAMBUS 匯流排資料傳輸率的最高可用率。

發明概述

依據本發明，提供一種用於高速高密度系統之記憶體模組，實質上減少或免除習知記憶體模組的問題或缺點。

依據本發明之一實施例，提供一種記憶體模組具有一外圍遮蔽物形成記憶體模組的外圍週邊。一電路板安置於外圍遮蔽物之內，且與外圍遮蔽物共同延伸定義出記憶體模組的外部及內部。連接到電路板且安置於外圍遮蔽物及電路板之間外部之多個記憶體裝置。此電路板可由記憶體裝置通訊傳入或傳出資訊來操作。將一連接介面安置於內

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (2)

部，且可由記憶體裝置通訊傳入或傳出資訊來操作。將一第一介面驅動器連接於連接介面與電路板之間，此第一介面驅動器可操作由連接介面傳輸資訊至電路板。將一第二介面驅動器連接於連接介面與電路板之間，此第二介面驅動器可操作由連接介面傳輸資訊至電路板。將一電源分配帶安置於內部且連接至電路板，此電源分配帶可供應電源給電路板操作。依據本發明之一觀點，多個此記憶體裝置可堆疊形成一記憶體塔。

本發明一技術上的優點為提供一記憶體模組次系統，以低實質等待時間高頻寬供應高性能系統所需的資料。

圖例簡述

為了更完整的瞭解本發明及其優點，因此可能需要參考下列說明配合相關附圖，圖中相同的參考編號表示相同的特性，其中

圖 1 為依據本發明教義所構建之一記憶體模組實施例的方塊圖；

圖 2 為依據本發明教義所構建之另一記憶體模組實施例的方塊圖；

圖 3 為依據本發明教義所構建之又另一記憶體模組實施例的方塊圖；以及

圖 4A 為依據本發明教義之多個記憶體模組之塔組合實施例的方塊圖；

圖 4B 為部分圖 4A 的放大圖。

發明之詳細說明

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (3)

圖 1 為依據本發明教義構建之一記憶體模組實施例方塊圖，一般顯示於 10。記憶體模組 10 包括一外部遮蔽物 12 及一彈性電路板 14 形成一多個記憶體裝置 16 的容器。外部遮蔽物 12 也可形成冷卻容器的界限，在其間空氣及冷卻液通過記憶體裝置 16 之間。如圖所示，多個記憶體裝置 16 連接至彈性電路板 14 而電路板又連接至一介面 (I/F) 驅動器 18 及一介面驅動器 20。介面驅動器 18 及介面驅動器 20 連接至一連接介面 22。在本發明之一實施例中，連接介面 22 包括在記憶體模組 10 間傳遞資訊的光學纖維。介面驅動器 18 的運作由連接介面 22 傳輸資訊至彈性電路板 14 及適當的記憶體裝置 16。相反的，介面驅動器 20 的運作由記憶體裝置 16 傳輸資訊經彈性電路板 14 且至連接介面 22。記憶體模組 10 更包括電源分配帶 24 供應電源至彈性電路板 14。

在操作中，記憶體模組 10 提供一介面經由彈性電路板 14、介面驅動器 18、介面驅動器 20 及連接介面 22 至記憶體裝置 16。在高速下操作，信號的分配及至各種記憶體裝置 16 的時鐘，可使用一相鎖迴路或其它適當的同步構成。

一般而言，本發明記憶體將諸如 SDRAM 以彈性光學電纜裝置於一介面驅動器周圍。在 100 百萬赫 (MHz) 時，記憶體裝置間基本漂移可小於約 400 微微秒 (picoseconds)，因此沒有時鐘或資料移位存在的必要。在 500 百萬赫時，可使用一相鎖迴路時鐘分配。例如，資料

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(4)

可在介面驅動器上多工。接著，使用一砷化鎵(GaAs)雷射驅動至一特定之光學介面，例如，以小型電腦介面(SCI)標準，可將資料以單向介面經由一記憶體模組傳送至下一個。在記憶體模組內記憶體裝置的位置，可允許將多個記憶體裝置安置於單一介面驅動器四週。記憶體模組接著堆疊成一塔，如圖 4 所示，類似三度空間的包裝觀念。這些堆疊可有數個記憶體模組的深度。例如，記憶體模組可配置成端點對端點，在塔中最後之記憶體模組具有一終端在其上終端單純的將光學路徑經由一第二光纖重新導向通過記憶體模組。如上所述，沿著記憶體模組的內部，記憶體模組可有作成積層平板的功率匯流排，同時用作功率散逸表面的一部分。也可包含記憶體塔以促成空氣或液體冷卻。本發明之這些記憶體模組提供定址問題在速度、密度、功率散逸、功率分配、相互連接、介面及實體空間上的優點。

圖 2 為記憶體模組另一實施例的方塊圖，一般顯示為 26，類似於圖 1 所示的且包括外部遮蔽物 12、彈性電路板 14，及一多個記憶體裝置 16。記憶體模組 26 也包括介面驅動器 18、介面驅動器 20 及連接介面 22。此外，記憶體模組 26 包括功率散逸帶 24。這些組件操作提供與圖 1 實施例相同記憶體裝置 16 的存取方法。在圖 2 記憶體模組 26 及圖 1 記憶體模組 10 間的差異為記憶體模組 26 有較多數量的記憶體裝置 16。但是應瞭解，記憶體模組可依本發明構成有不同數量的記憶體裝置 16 以適應所需求

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(5)

的應用。

圖 3 為依據本發明教義又另一記憶體模組的實施例，一般顯示於 30。記憶體模組 30 具有方的外型，在某些狀況下，可較如圖 1 及圖 2 所示圓形的製造成本為低。記憶體模組 30 包括一外部遮蔽物 32，其間在記憶體模組 30 角落部分的定義出多個冷卻區域。一電路板 36 定義一內部表面其上連接多個記憶體裝置 38。類似於上述之實施例，空氣或其它的液體可通過記憶體裝置 38 之間且經過冷卻區域 34 以散逸結構的熱度。一介面驅動器 40 及一介面驅動器 42 連接至電路板 36 且也連接至一連接介面 44。在本發明之一實施例中，連接介面 44 包括在記憶體模組 30 間傳輸資訊的光學纖維。介面驅動器 40 提供由連接介面 44 至電路板 36 及適當記憶體裝置 38 的資訊傳輸。介面驅動器 42 提供由電路板 36 及適當記憶體裝置 38 至連接介面 44 的資訊傳輸。記憶體模組 30 更包括功率散逸帶 46 以供應電源給電路板 36 及記憶體裝置 38。

圖 4 為依據本發明教義，由記憶體模組組合之記憶體塔實施例方塊圖，一般顯示於 50。記憶體塔組件 50 包括多個分離的記憶體模組 52 相互堆疊及連接。將每一記憶體模組 52 構成具有與光學纖維單向內部記憶體通訊的介面。光學纖維接著經過所有的記憶體模組 52 且將信號經記憶體模組 52 回送而結束。記憶體模組 52 接著沿記憶體匯流排與電腦系統的其它部分通訊。本發明記憶體塔模組組件 50 允許一相對小的實體區域以包含大量的主記憶

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (6)

體。例如一 22 英吋 x 22 英吋 x 4 英吋的區域可包含 5120 億位元組的主記憶體。

雖然本發明在此已詳細的敘述，應瞭解可作各種的改變、取代及變更而不會偏離本發明附錄專利申請項目之精神及實際範圍。

(請先閱讀背面之注意事項再填寫本頁)

(裝

訂

四、中文發明摘要(發明之名稱：

記憶模組及其建構法)

提供一種記憶體模組(10)具有一外圍遮蔽物(12)形成記憶體模組(10)的外圍週邊。一電路板(14)安置於外圍遮蔽物(12)之內，且與外圍遮蔽物(12)共同延伸定義記憶體模組(10)的外部及內部。將多個記憶體裝置(16)連接到電路板(14)且安置於外圍遮蔽物(12)及電路板(14)之間的外部。此電路板(14)可由記憶體裝置(16)通訊傳入或傳出資訊來操作。一連接介面(22)安置於內部且可由記憶體模組(10)通訊傳入或傳出資訊來操作。將一第一介面驅動器(18)連接於連接介面與電路板之間由連接介面(22)傳輸資訊至電路板(14)。將一第二介面驅動器(20)連接於連接介面(22)與電路板(14)之間由電路板(14)傳輸資訊至連接介面(22)。安置一電源分配帶(24)於內部且連接至電路板(14)供應電源給電路板(14)。多個記憶體模組(10)裝置可堆疊形成一記憶體塔(50)。

英文發明摘要(發明之名稱：

MEMORY MODULE FOR HIGH SPEED)
AND HIGH DENSITY SYSTEMS

A memory module (10) is provided that has an outer shield (12) forming an outer perimeter of the memory module (10). A board (14) is positioned inside the outer shield (12) and is coextensive with the outer shield (12) to define an outer portion and an inner portion of the memory module (10). A plurality of memory devices (16) are connected to the board (14) and are positioned in the outer portion between the outer shield (12) and the board (14). The board (14) is operable to communicate information to and from the memory devices (16). An interface connected (22) is positioned in the inner portion and is operable to communicate information to and from the memory module (10). A first interface driver (18) is connected between the interface connection and the board to communicate information from the interface connection (22) and the board (14) to communicate information from the board (14) to the interface connection (22). A power distribution strip (24) is positioned in the inner portion and connected to the board (14) to provide power to the board (14). A plurality of the memory modules (10) can be stacked to form a memory tower (50).

六、申請專利範圍

1. 一種記憶體模組，包括：

一外圍遮蔽物形成記憶體模組的外圍週邊；

一安置於外圍遮蔽物之內的電路板，該電路板與外圍遮蔽物共同延伸且定義記憶體模組的外部及內部；

連接到電路板且安置於外圍遮蔽物及電路板之間的外部之多個記憶體裝置，此電路板可由記憶體裝置通訊傳入或傳出資訊操作；

一安置於內部之連接介面，此電路板可由記憶體裝置通訊傳入或傳出資訊操作；

連接於連接介面與電路板之間的一第一介面驅動器，此第一介面驅動器可由連接介面傳輸資訊至電路板操作；

連接於連接介面與電路板之間的一第二介面驅動器，此第二介面驅動器可由連接介面傳輸資訊至電路板操作；以及

安置於內部且連接至電路板之一電源分配帶，此電源分配帶可供應電源給電路板操作。

2. 如申請專利範圍第1項所述之記憶體模組，其中此連接介面包括光纖。

3. 如申請專利範圍第1項所述之記憶體模組，其中此外圍遮蔽物為圓柱形，且電路板包括一具圓柱外形的彈性電路板。

4. 如申請專利範圍第1項所述之記憶體模組，其中此外圍遮蔽物及電路板為矩形。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

六、申請專利範圍

5. 如申請專利範圍第1項所述之記憶體模組，其中此連接介面連接至一第二記憶體模組以形成一記憶體塔。
6. 如申請專利範圍第1項所述之記憶體模組，其中空氣循環經由記憶體模組的外部以冷卻記憶體模組。
7. 如申請專利範圍第1項所述之記憶體模組，其中一冷卻流循環經由記憶體模組的外部以冷卻記憶體模組。
8. 如申請專利範圍第1項所述之記憶體模組，其中此多個記憶體模組包括DRAM模組。
9. 如申請專利範圍第1項所述之記憶體模組，其中此多個記憶體模組包括SDRAM模組。
10. 一種記憶體塔，包括：
 - 多個相互連接的記憶體模組，每一記憶體模組包括：
 - 一外圍遮蔽物形成記憶體模組的外圍週邊；
 - 一安置於外圍遮蔽物之內的電路板，該電路板與外圍遮蔽物共同延伸且定義記憶體模組的外部及內部；
 - 多個記憶體裝置連接到電路板且安置於外圍遮蔽物及電路板之間的外部，此電路板可由記憶體裝置通訊傳入或傳出資訊操作；
 - 安置於內部的一連接介面，此電路板可由記憶體裝置通訊傳入或傳出資訊操作；
 - 連接於連接介面與電路板之間的一第一介面驅動器，此第一介面驅動器可由連接介面傳輸資訊至電路板操作；
 - 連接於連接介面與電路板之間的一第二介面驅動器，

六、申請專利範圍

此第二介面驅動器可由連接介面傳輸資訊至電路板操作；以及

安置於內部且連接至電路板的一電源分配帶，此電源分配帶可供應電源給電路板操作；

將每一記憶體模組的連接介面以一頂部記憶體模組迴接至其本身，經由一為單向由底部至頂部且接著由頂部至底部的記憶體塔形成一個通訊路徑，連接至鄰近記憶體模組的連接介面。

11. 如申請專利範圍第10項所述之記憶體塔，其中每一記憶體模組的連接介面包括光纖。

12. 一種構建記憶體模組之方法，包括：

將一電路板安置於內且共同延伸一外圍遮蔽物，形成一記憶體裝置的容器，該容器具有一外部及內部；

將多個記憶體裝置連接到電路板且安置於外圍遮蔽物及電路板之間的外部，此電路板可由記憶體裝置通訊傳入或傳出資訊操作；

將一介面連接安置於內部，此電路板可由記憶體裝置通訊傳入或傳出資訊操作；

將一第一介面驅動器連接於連接介面與電路板之間，第一介面驅動器可由連接介面傳輸資訊至電路板操作；

將一第二介面驅動器連接於連接介面與電路板之間，第二介面驅動器可由連接介面傳輸資訊至電路板操作；以及

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

- 將一電源分配帶安置於內部且連接至電路板，此電源分配帶可供應電源給電路板操作。
13. 如申請專利範圍第12項所述之方法，其中此連接介面由光纖組成。
 14. 如申請專利範圍第12項所述之方法，其中形成容器包括形成圓柱形外圍遮蔽物，且由彈性電路板形成圓柱外形的電路板。
 15. 如申請專利範圍第12項所述之方法，其中形成容器包括形成外圍遮蔽物及矩形的電路板。
 16. 如申請專利範圍第12項所述之方法，更包括將連接介面連接至一第二記憶體模組以形成記憶體塔。
 17. 如申請專利範圍第12項所述之方法，更包括將空氣經由記憶體模組外部循環以冷卻記憶體模組。
 18. 如申請專利範圍第12項所述之方法，更包括將冷卻液經由記憶體模組外部循環以冷卻記憶體模組。
 19. 如申請專利範圍第12項所述之方法，其中此多個記憶體模組包括DRAM模組。
 20. 如申請專利範圍第12項所述之方法，其中此多個記憶體模組包括SDRAM模組。

86119244

386199

圖 1




圖 2




圖 3




圖 4B




圖 4A

