



República Federativa do Brasil  
Ministério da Economia  
Instituto Nacional da Propriedade Industrial

**(11) PI 0816848-2 B1**



**(22) Data do Depósito: 10/09/2008**

**(45) Data de Concessão: 28/05/2019**

---

**(54) Título:** CÓDIGO DE CHECAGEM DE REDUNDÂNCIA CÍCLICA DE CAMADA MÚLTIPLA EM UM SISTEMA DE COMUNICAÇÃO SEM FIO

**(51) Int.Cl.:** H03M 13/09; H04L 1/00.

**(30) Prioridade Unionista:** 14/09/2007 US 11/855,637.

**(73) Titular(es):** GOOGLE TECHNOLOGY HOLDINGS LLC.

**(72) Inventor(es):** MICHAEL E. BUCKLEY; YUFEI W. BLANKENSHIP; BRIAN K. CLASSON; AJIT NIMBALKER; KENNETH A. STEWART.

**(86) Pedido PCT:** PCT US2008075775 de 10/09/2008

**(87) Publicação PCT:** WO 2009/036004 de 19/03/2009

**(85) Data do Início da Fase Nacional:** 15/03/2010

**(57) Resumo:** CÓDIGO DE CHECAGEM DE REDUNDÂNCIA CÍCLICA DE CAMADA MÚLTIPLA EM UM SISTEMA DE COMUNICAÇÃO SEM FIO Um dispositivo de comunicação sem fio (200) que inclui um primeiro codificador de CRC que gera um primeiro bloco de bits de paridade de CRC em um bloco de transporte e associa o primeiro bloco de bits de paridade de CRC ao bloco de transporte, uma entidade de segmentação que segmenta os blocos de transporte em múltiplos blocos de código após a associação, e um segundo codificador que gera um segundo bloco de bits de paridade de CRC em cada bloco de código e associa um segundo bloco de bits de paridade de CRC a cada bloco de código. Os primeiro e segundo blocos de bits de paridade de CRC são com base nos primeiro e segundo polinômios geradores. Em uma modalidade, os primeiro e segundo polinômios geradores são diferentes. Em uma outra modalidade, os polinômios geradores são os mesmos e o bloco de transporte é entrelaçado após uma segmentação ou os blocos de código são entrelaçados antes de uma codificação com o segundo bloco de bits de paridade de CRC.

**CÓDIGO DE CHECAGEM DE REDUNDÂNCIA CÍCLICA DE CAMADA  
MÚLTIPLA EM UM SISTEMA DE COMUNICAÇÃO SEM FIO**

**Campo da Invenção**

A presente exposição se refere geralmente a  
5 comunicações sem fio e, mais especificamente, à codificação  
de dados usando códigos de checagem de redundância cíclica  
(CRC).

**Antecedentes**

Uma codificação de CRC é comumente usada para a  
10 detecção de erros em dados transmitidos em sistemas de  
comunicação sem fio. Na especificação de LTE de 3GPP  
evolvente, por exemplo, foi proposto que 24 bits de  
paridade de CRC sejam gerados com base no bloco de  
transporte inteiro (TB). Os 24 bits de paridade de CRC  
15 então são anexados ao TB, após o que o TB é segmentado em  
múltiplos blocos de código (CBs). Na proposta de LTE, os 24  
bits de paridade de CRC também são calculados com base em  
cada bloco de código (CB) e os 24 bits de paridade de CRC  
então são anexados ao CB correspondente. Na proposta de  
20 LTE, o mesmo polinômio gerador é usado na geração dos bits  
de paridade de CRC com base no bloco de transporte e na  
geração dos bits de paridade de CRC com base nos blocos de  
código. A primeira codificação de CRC de transporte ajuda o  
dispositivo de recepção a detectar erros residuais. Foi  
25 sugerido que a codificação de CRC dos blocos de código pode  
ser usada pelo dispositivo de recepção para reduzir o  
número de processos de turbo decodificação, ou para redução  
do número de iterações de decodificação turbo, ou para  
redução do uso de memória de decodificador turbo. Os blocos  
30 de código então são codificados no canal, por exemplo, com

um código turbo, antes da transmissão.

Os vários aspectos, recursos e vantagens da exposição se tornarão mais plenamente evidentes para aqueles tendo um conhecimento comum na técnica, mediante uma consideração cuidadosa da Descrição Detalhada a seguir da mesma, com os  
5 desenhos associados descritos abaixo. Os desenhos podem ter sido simplificados por clareza e não são necessariamente desenhados em escala.

#### **Breve Descrição dos Desenhos**

10 A FIG. 1 ilustra um sistema de comunicação sem fio.

A FIG. 2 é um diagrama de blocos esquemático de um dispositivo de comunicação sem fio que inclui um transmissor.

A FIG. 3 é um diagrama de blocos esquemático de um  
15 dispositivo de comunicação sem fio incluindo um receptor.

#### **Descrição Detalhada**

Na FIG. 1, o sistema de comunicação sem fio 100 inclui uma ou mais unidades de infra-estrutura de base fixa formando uma rede distribuída por uma região geográfica.  
20 Uma unidade de base também pode ser referida como um ponto de acesso, um terminal de acesso, um Nó B, um eNó B ou por uma outra terminologia usada na técnica. Uma ou mais unidades de base 101 e 102 servem a várias unidades remotas 103 e 110 em uma área de serviço, por exemplo, uma célula,  
25 ou em um setor de célula. As unidades remotas também podem ser referidas como unidades de assinante, estações móveis, usuários, terminais, estações de assinante, equipamento de usuário (UE), terminais, ou por uma outra terminologia usada na técnica.

30 Geralmente, as unidades de base 101 e 102 transmitem

sinais de comunicação de enlace descendente 104 e 105 para servirem a unidades remotas no domínio de tempo e/ou de frequência. As unidades remotas 103 e 110 se comunicam com uma ou mais unidades de base 101 e 102 através de sinais de comunicação de enlace ascendente 106 e 113. Uma ou mais unidades de base podem compreender um ou mais transmissores e um ou mais receptores que servem às unidades remotas. As unidades remotas também podem compreender um ou mais transmissores e um ou mais receptores.

10 Em uma modalidade, o sistema de comunicação utiliza OFDMA ou uma arquitetura de FDMA baseada em portador único de próxima geração (SC) para transmissões de enlace ascendente, tal como FDMA entrelaçado (IFDMA), FDMA localizado (FDMA), OFDM de DFT dispersa (DFT-SOFDM) com IFDMA ou LFDMA. Em sistemas baseados em OFDM, os recursos de rádio incluem símbolos de OFDM, os quais podem ser divididos em intervalos, os quais são agrupamentos de subportadoras. Um protocolo baseado em OFDM de exemplo é o protocolo de LTE de 3GPP em desenvolvimento.

20 Uma detecção de erro é provida em unidades de dados de protocolo, por exemplo, blocos de transporte, através de uma checagem de redundância cíclica (CRC). A FIG. 2 é um dispositivo de comunicação sem fio 200, ou uma porção do mesmo, configurada para dados de código de circuito de detecção de corrente para transmissão em um sistema de comunicação sem fio. Na FIG. 1, esses dados são transmitidos entre a estação base 101 e a unidade remota 103. Em implementações de LTE de 3GPP, o dado ou a unidade de dados de protocolo é um bloco de transporte. Uma codificação de CRC geralmente ocorre no transmissor na

25

30

unidade de base e na unidade remota. Na FIG. 2, o transmissor inclui uma primeira entidade de codificador de CRC 210 configurada para gerar um primeiro bloco de bits de paridade de CRC em um em um bloco de transporte 202.

5 O bloco de transporte inteiro é geralmente usado para o cálculo ou a geração dos bits de paridade de CRC. Denote os bits em um bloco de transporte entregue para a camada 1 por  $a_0, a_1, a_2, a_3, \dots, a_{A-1}$ , e os bits de paridade por  $p_0, p_1, p_2, p_3, \dots, p_{L-1}$ .  $A$  é o tamanho do bloco de transporte e  
10  $L$  é o número de bits de paridade. Em uma implementação de LTE de 3GPP, o primeiro bloco inclui 24 bits de paridade de CRC, isto é  $L$  regulado para 24 bits, embora, mais geralmente, o bloco possa incluir alguns outros números de bits de paridade. Os bits de paridade são computados com  
15 base em um primeiro polinômio gerador de CRC 212. O primeiro bloco de bits de paridade de CRC geralmente está associado ao bloco de transporte. Na FIG. 2, o primeiro bloco de bits de paridade de CRC 204 é anexado ao bloco de transporte 202. Em outras modalidades, o primeiro bloco de  
20 bits de paridade de CRC é anexado a alguma outra porção do bloco de transporte.

Na FIG. 2, o dispositivo de comunicação sem fio 200 também inclui uma entidade de segmentação 214. O bloco de transporte com os primeiros bits de paridade de CRC  
25 anexados é entregue para a entidade de segmentação. A seqüência de bit de entrada para a segmentação de bloco de código é denotada por  $b_0, b_1, b_2, b_3, \dots, b_{B-1}$ , onde  $B > 0$ . A entidade de segmentação segmenta o bloco de transporte 202 tendo o primeiro bloco associado de bits de paridade de CRC  
30 em uma pluralidade de blocos de código 206, 207, 208. Cada

um dos segundos blocos de bits de paridade de CRC é baseado em um segundo polinômio gerador 218. Em uma implementação de LTE de 3GPP, o segundo bloco de bits de paridade de CRC também inclui 24 bits de paridade de CRC. Cada um do  
5 segundo bloco de bits de paridade de CRC então é associado ao bloco de código correspondente no qual o segundo bloco de bits de paridade de CRC é baseado. Na FIG. 2, o segundo bloco de bits de paridade de CRC 230, 232 e 234 é apensado aos blocos de código correspondentes 206, 207 e 208. Este  
10 processo pode ser implementado serialmente para cada um dos blocos de código segmentados. Em algumas implementações, a segmentação é condicional. Por exemplo, se B for maior do que o tamanho de bloco de código máximo, por exemplo,  $Z = 6144$ , uma segmentação da seqüência de bit de entrada será  
15 realizada, e uma seqüência de CRC adicional de  $L = 24$  bits será anexada a cada bloco de código, onde os bits de CRC são calculados com base em um segundo polinômio gerador de CRC. Se B for menor do que ou igual ao tamanho de bloco de código máximo, então, uma segmentação de bloco de código  
20 214 será transparente, e nenhum segundo bloco de bits de paridade de CRC será necessário.

Os inventores reconheceram que o uso dos mesmos polinômios geradores para os primeiro e segundo codificadores de CRC 210 e 216 na FIG. 2 leva a eventos de  
25 erro que permanecem não detectados em um ou ambos os níveis de checagem de CRC. Se o evento de erro permanecer não detectado em ambos os níveis de checagem de CRC, o receptor aceitará um bloco incorreto como um correto. Portanto, é preferível reduzir os eventos de erro que podem permanecer  
30 não detectados em ambos os níveis de checagem de CRC. Para

um código de CRC, um evento de erro que é igual a uma palavra de código não zero não pode ser detectado pelo codificador de CRC (também é notado que uma versão deslocada não cíclica de uma palavra de código ainda é uma palavra de código). Portanto, quando os mesmos polinômios geradores para os primeiro e segundo codificadores de CRC são escolhidos, um evento de erro indetectável na porção sistemática do bloco de código permanecerá não detectado em ambos os níveis de checagem de CRC e o receptor poderá aceitar um bloco incorreto.

Os inventores reconheceram ainda que a capacidade de detecção de erro da CRC de dois níveis pode ser melhorada pelo uso de polinômios geradores diferentes para uma codificação de CRC do bloco de transporte e dos blocos de código segmentados. Assim, em algumas modalidades, os primeiro e segundo polinômios geradores são diferentes. Em uma modalidade, por exemplo, os primeiro e segundo polinômios geradores têm pelo menos um fator diferente. Em uma outra modalidade, os primeiro e segundo polinômios geradores não compartilham fatores comuns. Em uma outra modalidade, os primeiro e segundo polinômios geradores têm conjuntos diferentes de coeficientes polinomiais. Em outras modalidades, os primeiro e segundo polinômios geradores são distinguidos por outras características. Mais geralmente, os primeiro e segundo polinômios geradores podem ser distinguidos por uma combinação destas e de outras características. Em uma modalidade, os primeiro e segundo polinômios geradores compartilham um fator de  $(D + 1)$  e/ou um grau comum. Em outras modalidades, contudo, os primeiro e segundo polinômios geradores são os mesmos, conforme

discutido adicionalmente abaixo.

Em uma implementação, os primeiro e segundo polinômios geradores de grau são selecionados a partir do grupo que compreende os polinômios geradores de CRC de grau 24 compartilhando no máximo um fator de  $(D + 1)$ :

$g_{\text{CRC24,a}}(D) = D^{24} + D^{23} + D^6 + D^5 + D + 1$ . Este polinômio gerador pode ser fatorado na forma a seguir:  $(D+1) (D^{23} + D^5 + 1)$ ;

$g_{\text{CRC24,b}}(D) = D^{24} + D^{21} + D^{20} + D^{17} + D^{15} + D^{11} + D^9 + D^8 + D^6 + D^5 + D + 1$ . Este polinômio gerador pode ser fatorado na forma a seguir:

$g_{\text{CRC24,b}}(D) = (D+1) (D^{23} + D^{22} + D^{21} + D^{19} + D^{18} + D^{17} + D^{14} + D^{13} + D^{12} + D^{11} + D^8 + D^5 + 1)$ ;

$g_{\text{CRC24,c}}(D) = D^{24} + D^{23} + D^{18} + D^{17} + D^{14} + D^{11} + D^{10} + D^7 + D^6 + D^5 + D^4 + D^3 + D + 1$ . Este polinômio gerador pode ser fatorado na forma a seguir:  $(D+1) (D^{23} + D^{17} + D^{13} + D^{12} + D^{11} + D^9 + D^8 + D^7 + D^5 + D^3 + 1)$ ;

$g_{\text{CRC24,d}}(D) = D^{24} + D^{23} + D^{14} + D^{12} + D^8 + 1$ . Este polinômio gerador pode ser fatorado na forma a seguir:  $(D+1) (D^3 + D^2 + 1) (D^{10} + D^8 + D^7 + D^6 + D^5 + D^4 + D^3 + 1) (D^{10} + D^9 + D^6 + D^4 + 1)$ ;

$g_{\text{CRC24,e}}(D) = D^{24} + D^{21} + D^{20} + D^{16} + D^{15} + D^{14} + D^{13} + D^{12} + D^{11} + D^{10} + D^9 + D^8 + D^4 + D^3 + 1$ ;

$g_{\text{CRC24,f}}(D) = D^{24} + D^{22} + D^{20} + D^{19} + D^{18} + D^{16} + D^{14} + D^{13} + D^{11} + D^{10} + D^8 + D^7 + D^6 + D^3 + D + 1$ . Este polinômio gerador pode ser fatorado na forma a seguir:  $(D+1)^2 (D^{11} + D^9 + D^8 + D^7 + D^6 + D^3 + 1) (D^{11} + D^9 + D^8 + D^7 + D^5 + D^3 + D^2 + D + 1)$ ;

$g_{\text{CRC24,g}}(D) = D^{24} + D^{22} + D^{21} + D^{20} + D^{19} + D^{17} + D^{16} + D^8 + D^7 + D^5 + D^4 + D^3 + D^2 + D + 1$ . Este polinômio gerador pode

ser fatorado na forma a seguir:

$$(D+1)^2 (D^{22} + D^{19} + D^{18} + D^{15} + D^{13} + D^{11} + D^9 + D^7 + D^6 + D^4 + D^3 + 1);$$

$$g_{\text{CRC24,h}}(D) = D^{24} + D^{21} + D^{20} + D^{17} + D^{13} + D^{12} + D^3 + 1.$$

5 Este polinômio gerador pode ser fatorado na forma a seguir:

$$(D+1)^2 (D^{11} + D^{10} + D^9 + D^8 + D^7 + D^6 + D^5 + D^2 + 1) (D^{11} + D^{10} + D^9 + D^7 + D^6 + D^5 + D^4 + D^3 + 1);$$

$g_{\text{CRC24,i}}(D) = D^{24} + D^{22} + D^{12} + D^{10} + D^9 + D^2 + 1$ . Este polinômio gerador pode ser fatorado na forma a seguir:

10  $(D+1)^2 (D^{11} + D^9 + 1) (D^{11} + D^9 + D^7 + D^5 + D^3 + D + 1)$ ; e

$g_{\text{CRC24,j}}(D) = D^{24} + D^{22} + D^{20} + D^{19} + D^{17} + D^{16} + D^{14} + D^{10} + D^7 + D^6 + D^5 + D^4 + D^2 + 1$ . Este polinômio gerador pode ser fatorado na forma a seguir:  $(D^{12} + D^{11} + D^7 + D^4 + D^2 + D + 1) (D^{12} + D^{11} + D^8 + D^7 + D^5 + D^4 + D^2 + D + 1)$ .

15 Em uma outra implementação, os primeiro e segundo polinômios geradores de grau são selecionados a partir do grupo que compreende um dos polinômios geradores de CRC de grau 24 acima e o recíproco de um dos polinômios geradores de CRC de grau 24 acima. O polinômio recíproco  $g(D)$  de grau

20  $n-k$  é  $D^{n-k}g(D^{-1})$ . Por exemplo, o recíproco de  $g_{\text{CRC24,a}}(D)$  é  $1 + D + D^{18} + D^{19} + D^{23} + D^{24} = (D + 1) (D^{23} + D^{18} + 1)$ . Em uma implementação mais particular, os primeiro e segundo polinômios geradores de grau são selecionados a partir do grupo de  $g_{\text{CRC24,a}}(D)$  e do recíproco de  $g_{\text{CRC24,a}}(D)$ .

25 Em uma outra implementação, os primeiro e segundo polinômios geradores são selecionados a partir do grupo de polinômios geradores que compreende:  $D^{24} + D^{23} + D^6 + D^5 + D + 1$ ;  $D^{24} + D^{21} + D^{20} + D^{17} + D^{15} + D^{11} + D^9 + D^8 + D^6 + D^5 + D + 1$ ; e  $D^{24} + D^{23} + D^{18} + D^{17} + D^{14} + D^{11} + D^{10} + D^7 + D^6 + D^5 + D^4$

30  $D^3 + D + 1$ . Em uma outra implementação, pelo menos um dos

primeiro e segundo polinômios geradores é  $D^{24} + D^{23} + D^6 + D^5 + D + 1$ .

Um codificador de CRC de L bits pode ser implementado usando-se a aritmética polinomial conforme se segue. No cálculo de CRC, denote os bits de entrada para a computação de CRC por  $a_0, a_1, a_2, a_3, \dots, a_{A-1}$ , e os bits de paridade por  $p_0, p_1, p_2, p_3, \dots, p_{L-1}$ . A é o tamanho da seqüência de entrada e L é o número de bits de paridade. Os bits de paridade são gerados por um polinômio gerador cíclico ou por um polinômio gerador de CRC ( $g_{CRC}(D)$ ) com L bits de paridade de CRC. A codificação é realizada de uma forma sistemática, o que significa que em GF(2), o polinômio:

$$a_0D^{A+L-1} + a_1D^{A+L-2} + \dots + a_{A-1}D^L + p_0D^{L-1} + p_1D^{L-2} + \dots + p_{L-2}D + p_{L-1}$$

Este polinômio produz um resto igual a 0 quando dividido por  $g_{CRC}(D)$ . Os bits após a anexação de CRC são denotados por  $b_0, b_1, b_2, b_3, \dots, b_{B-1}$ , onde  $B = A + L$ . A relação entre  $a_k$  e  $b_k$  é:

$$b_k = a_k \text{ para } k = 0, 1, 2, \dots, A-1$$

$$b_k = p_{(L-1)(k-A)} \text{ para } k = A, A+1, A+2, \dots, A+L-1.$$

Em uma outra abordagem, a relação entre  $a_k$  e  $b_k$  pode ser conforme se segue:

$$b_k = a_k \text{ para } k = 0, 1, 2, \dots, A-1$$

$$b_k = p_{(k-A)} \text{ para } k = A, A+1, A+2, \dots, A+L-1.$$

Na FIG. 2, o dispositivo de comunicação sem fio 200 também inclui uma entidade de codificação de canal 222 configurada para a codificação de cada um dos blocos de código incluindo o segundo bloco associado de bits de paridade de CRC. A entidade de codificação de canal pode concretizar qualquer número de formas diferentes incluindo,

mas não limitado a um codificador turbo, ou um codificador de convolução dentre outros codificadores de canal. O transmissor também inclui uma entidade de concatenação 224 configurada para concatenar os blocos de código após uma codificação de canal. A saída da entidade de concatenação 224 pode realizar uma série de uma ou mais operações para a preparação dos blocos de código para transmissão, por exemplo, combinação de taxa, seleção de versão de redundância de HARQ, entrelaçamento de canal, embaralhamento de bit, mapeamento para recursos de canal físico, mapeamento de bit para símbolo, IFFT, difusão por DFT, etc.

A FIG. 3 é um dispositivo de comunicação sem fio 300, ou uma porção do mesmo, configurada para receber e decodificar dados codificados com um código de CRC. O dispositivo 300 recebe blocos de código 206, 207 e 208, cada um dos quais estando associado a um bloco correspondente de bits de paridade de CRC 230, 232 e 234, respectivamente. Estes blocos de código codificados com CRC correspondem aos blocos de código transmitidos pelo transmissor 200 da FIG. 2. O dispositivo 300 inclui uma entidade de remoção de CRC 310 configurada para desassociar o segundo bloco dos bits de paridade de CRC associados a cada um da pluralidade de blocos de código recebidos, desse modo deixando os blocos de código 206, 207 e 208. A remoção do segundo bloco de bit de paridade de CRC é com base em um segundo polinômio gerador de CRC 312. A função realizada pela entidade de remoção de CRC na FIG. 3 essencialmente reverte o processo realizado pela segunda entidade de codificador de CRC 216 na FIG. 2. Assim, o segundo

polinômio gerador de CRC 312 usado pela entidade de remoção de CRC 310 na FIG. 3 é o mesmo que o segundo polinômio gerador de CRC 218 usado pela segunda entidade de codificador de CRC 216 para a geração e a associação do segundo bloco de bits de paridade de CRC com os blocos de código na FIG. 2.

Na FIG. 3, o dispositivo 300 inclui uma entidade de concatenador 314 configurada para a formação de um bloco de transporte estimado 205 tendo um primeiro bloco de bits de paridade 204 associados a ele. A entidade de concatenador 314 concatena os blocos de código 208, 207 e 208 após o segundo bloco associado de bits de paridade de CRC ser removido pela entidade de remoção de CRC 310. A entidade de concatenador 314 da FIG. 3 essencialmente reverte o processo realizado pela entidade de segmentação 214 da FIG. 2. Assim, na FIG. 3, o primeiro bloco de bits de paridade de CRC 204 corresponde substancialmente ao primeiro bloco de bits de paridade de CRC 204 associado ao bloco de transporte 202 na FIG. 2.

Na FIG. 3, o dispositivo 300 inclui uma entidade de decodificador de CRC 316 configurada para a realização de uma checagem CRC do bloco de transporte estimado 202, com base em um primeiro polinômio gerador 318. Conforme citado, o primeiro polinômio gerador 318 na FIG. 3 corresponde ao primeiro polinômio gerador 212 na FIG. 2. A checagem CRC determina se o bloco de transporte estimado 205 recuperado pelo receptor corresponde ao bloco de transporte transmitido, por exemplo, o bloco de transporte 202 na FIG. 2. Mediante uma detecção de erro pela checagem CRC, o bloco de transporte estimado é tomado como não correspondendo ao

bloco de transporte transmitido, e uma retransmissão pode ser requisitada. Caso nenhum erro seja detectado, o bloco de transporte estimado é tomado como correspondendo ao bloco de transporte transmitido e entregue para camadas  
5 mais altas. É sabido geralmente que checagens CRC têm uma certa probabilidade de erro não detectado, o que é uma medida da performance do código de CRC.

Em algumas modalidades, o dispositivo 300 inclui uma segunda entidade de decodificador de CRC 320 configurada  
10 para realizar uma checagem CRC na pluralidade de blocos de código 206, 207 e 208 recebidos no receptor. A entidade de decodificador de CRC 320 realiza uma checagem nos blocos de código antes de os blocos de código serem concatenados para a formação do bloco de transporte estimado e, assim, antes  
15 da performance da checagem de CRC no bloco de transporte estimado 205. Em algumas modalidades, o primeiro bloco de bits de paridade de CRC associados ao bloco de transporte estimado 205 é com base em um primeiro polinômio gerador 318 que é diferente do segundo polinômio gerador 312  
20 formando a base do segundo bloco de bits de paridade de CRC associados aos blocos de código. Em outras modalidades, contudo, os primeiro e segundo polinômios geradores são os mesmos, conforme discutido adicionalmente abaixo. Em algumas modalidades, a codificação de CRC dos blocos de  
25 código pode ser usada pelo dispositivo de recepção para redução do número de processos de decodificação turbo, ou para redução do número de iterações de decodificação turbo, ou para redução do uso de memória de decodificador turbo.

Em algumas modalidades, incluindo a segunda entidade  
30 de decodificador de CRC 320, a checagem CRC realizada no

bloco de transporte estimado 205 é condicional. Em uma implementação, a checagem CRC é realizada no bloco de transporte estimado 205 apenas se as checagens CRC realizadas na pluralidade de blocos de código 206, 207, 208 não detectarem quaisquer erros. Na FIG. 3, um controlador condicional 322 provê um sinal que controla se o decodificador de CRC 316 realiza uma checagem CRC no bloco de transporte estimado 205, com base em se erros foram detectados nos blocos de código 206, 207, 208. Em algumas implementações, os blocos de código são retransmitidos, caso erros sejam detectados nos blocos de código pela segunda entidade de decodificador de CRC 320. Em algumas implementações, o bloco de transporte é retransmitido, caso erros sejam detectados.

Em uma modalidade alternativa da FIG. 2, os primeiro e segundo polinômios geradores 212 e 218 usados para a geração dos primeiro e segundo blocos de bits de paridade de CRC compartilham pelo menos um fator. Em uma implementação, os primeiro e segundo polinômios geradores são os mesmos. Nesta modalidade alternativa, uma operação de entrelaçamento é realizada no bloco de transporte 202 após uma associação do segundo bloco de bits de paridade de CRC. Um entrelaçamento é realizado por uma entidade de entrelaçador 240. Em uma modalidade, o entrelaçamento é realizado antes de uma segmentação e, assim, a entidade de entrelaçador 240 está localizada entre a primeira entidade de codificação de CRC e a entidade de segmentação. Em uma modalidade alternativa, o entrelaçamento é realizado após uma segmentação, mas antes de uma codificação de CRC dos blocos de código. Nesta modalidade alternativa, a entidade

de entrelaçamento 240 está localizada entre a entidade de segmentação e a segunda entidade de codificador de CRC 216. O padrão de entrelaçamento pode ser definido de uma maneira tal que o entrelaçamento do bloco de transporte 202 após uma associação do primeiro bloco de bits de paridade de CRC 204 e a segmentação do bloco de transporte entrelaçado em múltiplos blocos de código seja equivalente à segmentação do bloco de transporte 202 em múltiplos blocos de código após a associação do primeiro bloco de bits de paridade de CRC e o entrelaçamento dos blocos de código 206, 207, 208 individualmente. Esta equivalência pode ser conceitual, onde o entrelaçamento é realizado antes de uma segmentação. Alternativamente, a equivalência pode ser física, onde o entrelaçador é realizado pela realização de uma pluralidade de sub-entrelaçamentos após uma segmentação. Em uma implementação, o entrelaçamento do bloco de transporte 202 é realizado no nível de bit. Em uma outra implementação, o entrelaçamento do bloco de transporte é realizado pela permutação de grupos, onde cada grupo contém uma pluralidade de bits.

Em algumas implementações, a permutação de entrelaçador na FIG. 2 pode rejeitar que o mesmo evento de erro indetectável seja mantido entre a checagem CRC de primeiro nível e a checagem CRC de segundo nível, assim levando a propriedades melhoradas de detecção de erro. Embora o entrelaçamento seja uma escolha, transformações adicionais além de uma reordenação (ou um entrelaçamento) que rejeitariam que o mesmo evento de erro indetectável fosse mantido entre a checagem CRC de primeiro nível e a checagem CRC de segundo nível também podem ser viáveis. O

entrelaçamento introduzido entre o bloco de transporte e os blocos de código pode entrelaçar um bit ou um byte (ou grupos de bits de outro tamanho) em um momento. Se o entrelaçamento for realizado no nível de bloco de transporte, um entrelaçador associado ao bloco de transporte após a associação do primeiro bloco de bits de paridade de CRC será necessário. Alternativamente, o entrelaçamento pode ser realizado no nível de bloco de código (isto é, um entrelaçamento em que os bits para segmentos diferentes não são misturados). Para o entrelaçamento de nível de bloco de código, um total de C sub-entrelaçadores pode ser necessário, onde C é o número de segmentos de mensagem. O iésimo sub-entrelaçador está associado ao iésimo bloco. Os entrelaçadores, no nível de bloco de transporte ou no nível de bloco de código podem ser de um formato simples, tal como uma reversão, isto é, uma leitura de bit do final para a frente, um deslocamento cíclico, uma reversão de bit, etc. É possível que um entrelaçamento possa requerer uma latência adicional ou um circuito no receptor, embora a quantidade exata possa ser reduzida pela escolha dos entrelaçadores adequadamente.

Na FIG. 3, em implementações em que os primeiro e segundo polinômios geradores são os mesmos e o bloco de transporte ou o bloco de código é entrelaçado pelo dispositivo de transmissão, o dispositivo de recepção inclui uma entidade de desentrelaçador 328. Se um entrelaçamento ocorrer no bloco de transporte no dispositivo de transmissão, a entidade de desentrelaçamento 328 estará localizada após a entidade de concatenação 314 no dispositivo receptor, conforme ilustrado na FIG. 3. Se

um entrelaçamento ocorrer nos blocos de código no dispositivo de transmissão, a entidade de desentrelaçamento estará localizada antes da entidade de concatenação no dispositivo receptor.

5           Se comparado com o uso do mesmo polinômio gerador no primeiro e no segundo codificador de CRC sem entrelaçamento, mais circuito e/ou memória são geralmente requeridos para a implementação usando-se polinômios geradores diferentes para os primeiro e segundo  
10   codificadores de CRC e também para a implementação de um entrelaçamento após a associação do primeiro bloco de bits de CRC ao bloco de transporte. Contudo, o custo associado à complexidade aumentada provavelmente é compensado pela performance melhorada da detecção de erro.

15           Embora a presente exposição e os melhores modos da mesma tenham sido descritos de uma maneira que estabelece a posse e permite àqueles de conhecimento comum fazer e usar a mesma, será entendido e apreciado que há equivalentes às modalidades de exemplo mostradas aqui, e que modificações e  
20   variações podem ser feitas aqui, sem que se desvie do escopo e do espírito da invenção, os quais devem ser limitados não pelas modalidades de exemplo, mas pelas reivindicações em anexo.

**REIVINDICAÇÕES**

1. Dispositivo de comunicação sem fio, **caracterizado** pelo fato de compreender:

um primeiro codificador de checagem de redundância  
5 cíclica (CRC) configurado para gerar um primeiro bloco de bits de paridade de CRC em um bloco de transporte, o primeiro bloco de bits de paridade de CRC com base em um primeiro polinômio gerador, o primeiro codificador de CRC anexando o primeiro bloco de bits de paridade de CRC ao  
10 bloco de transporte;

uma entidade de segmentação que tem uma entrada acoplada ao primeiro codificador de CRC, a entidade de segmentação configurada para segmentar o bloco de transporte em múltiplos blocos de código após anexar;

15 um segundo codificador CRC configurado para gerar um segundo bloco de bits de paridade de CRC em cada bloco de código, cada um do segundo bloco de bits de paridade de CRC com base em um segundo polinômio gerador, o segundo codificador de CRC anexando um segundo bloco de bits de paridade de CRC para cada bloco de código, o segundo bloco de bits de paridade de CRC anexado a cada bloco de código  
20 sendo o segundo bloco de bits de paridade de CRC gerado com base no bloco de código correspondente;

o segundo polinômio gerador ser diferente do primeiro  
25 polinômio gerador;

um codificador de canal configurado para codificar cada um dos blocos de código incluindo o segundo bloco anexado de bits de paridade de CRC,

meios para selecionar o primeiro e segundo polinômios

geradores a partir do grupo de polinômios geradores compreendendo:

$$D^{24} + D^{23} + D^6 + D^5 + D + 1;$$

$$D^{24} + D^{21} + D^{20} + D^{17} + D^{15} + D^{11} + D^9 + D^8 + D^6 + D^5 + D + 1; e$$

$$5 \quad D^{24} + D^{23} + D^{18} + D^{17} + D^{14} + D^{11} + D^{10} + D^7 + D^6 + D^5 + D^4 + D^3 + D + 1.$$

2. Dispositivo, de acordo com a reivindicação 1, **caracterizado** pelo fato de que o primeiro e segundo polinômios geradores compartilham um fator de  $(D + 1)$ .

10 3. Dispositivo, de acordo com a reivindicação 1, **caracterizado** pelo fato de que o primeiro e segundo polinômios geradores terem conjuntos diferentes de coeficientes polinomiais.

4. Dispositivo, de acordo com a reivindicação 1, **caracterizado** pelo fato de que o primeiro polinômio gerador é  $D^{24} + D^{23} + D^6 + D^5 + D + 1$ .

5. Dispositivo, de acordo com a reivindicação 1, **caracterizado** pelo fato de que o segundo polinômio gerador é  $D^{24} + D^{23} + D^6 + D^5 + D + 1$ .

20 6. Método para uso em um transmissor de comunicação sem fio, o método **caracterizado** pelo fato de compreender:

a geração, no transmissor, de um primeiro bloco de bits de paridade de checagem de redundância cíclica (CRC) em um bloco de transporte, o primeiro bloco de bits de paridade de CRC com base em um primeiro polinômio gerador;

anexando o primeiro bloco de bits de paridade de CRC para o bloco de transporte;

a segmentação do bloco de transporte em múltiplos blocos de código após anexar;

a geração, no transmissor, de um segundo bloco de bits de paridade de CRC em cada bloco de código, cada um do segundo bloco de bits de paridade de CRC com base em um segundo polinômio gerador, o segundo polinômio gerador sendo diferente do primeiro polinômio gerador;

anexando um segundo bloco de bits de paridade de CRC a cada bloco de código, o segundo bloco de bits de paridade de CRC anexado a cada bloco de código sendo o segundo bloco de bits de paridade de CRC gerados com base no bloco de código correspondente;

uma codificação, no transmissor, de canal de cada um dos blocos de código incluindo o segundo bloco anexado de bits de paridade de CRC,

em que o primeiro e segundo polinômios geradores são selecionados a partir do grupo de polinômios geradores compreendendo:

$$D^{24} + D^{23} + D^6 + D^5 + D + 1;$$

$$D^{24} + D^{21} + D^{20} + D^{17} + D^{15} + D^{11} + D^9 + D^8 + D^6 + D^5 + D + 1; \text{ e}$$

$$D^{24} + D^{23} + D^{18} + D^{17} + D^{14} + D^{11} + D^{10} + D^7 + D^6 + D^5 + D^4 + D^3 + D + 1.$$

7. Método para uso em um receptor de comunicação sem fio, o método **caracterizado** pelo fato de compreender:

remover, no receptor, um segundo bloco dos bits de paridade de checagem de redundância cíclica (CRC) anexado a cada um de uma pluralidade de blocos de código recebidos, o segundo bloco de bits de paridade de CRC sendo gerado com base em um segundo polinômio gerador e com base no bloco de código correspondente ao qual o segundo bloco de bits de paridade de CRC está anexado;

a formação, no receptor, de um bloco de transporte estimado que tem um primeiro bloco de bits de paridade de CRC anexado ao bloco de transporte estimado pela concatenação dos blocos de código após uma remoção do segundo bloco anexado de bits de paridade de CRC, onde o primeiro bloco de bits de paridade de CRC anexado ao bloco de transporte é com base em um primeiro polinômio gerador que é diferente do segundo polinômio gerador, e em que o primeiro e segundo polinômios geradores são selecionados a partir do grupo de polinômios geradores compreendendo:

$$D^{24} + D^{23} + D^6 + D^5 + D + 1;$$

$$D^{24} + D^{21} + D^{20} + D^{17} + D^{15} + D^{11} + D^9 + D^8 + D^6 + D^5 + D + 1; e$$

$$D^{24} + D^{23} + D^{18} + D^{17} + D^{14} + D^{11} + D^{10} + D^7 + D^6 + D^5 + D^4 + D^3 + D + 1; e$$

a realização, no receptor, uma checagem CRC no bloco de transporte estimado com base no primeiro polinômio gerador.

8. Método, de acordo com a reivindicação 7, **caracterizado** pelo fato de uma checagem CRC ser realizada na pluralidade de blocos de código, antes da realização da checagem CRC no bloco de transporte estimado.

9. Método, de acordo com a reivindicação 8, **caracterizado** pelo fato de a checagem CRC no bloco de transporte estimado ser realizada apenas se a checagem CRC na pluralidade de blocos de código não detectar quaisquer erros.

10. Método, de acordo com a reivindicação 6, **caracterizado** pelo fato de compreender adicionalmente:

o entrelaçamento do bloco de transporte após anexar;


em que segmentar o bloco de transporte compreende a segmentação do bloco de transporte entrelaçado em múltiplos blocos de código; e

5 a concatenação dos blocos de código após a codificação de canal.

11. Método, de acordo com a reivindicação 10, **caracterizado** pelo fato de o entrelaçamento do bloco de transporte ser realizado em um nível de bit.

10 12. Método, de acordo com a reivindicação 10, **caracterizado** pelo fato de o entrelaçamento do bloco de transporte ser realizado pela permutação de grupos, onde cada grupo contém uma pluralidade de bits.

13. Método, de acordo com a reivindicação 10, **caracterizado** pelo fato de:  
15 o entrelaçamento do bloco de transporte após a anexação do primeiro bloco de bits de paridade de CRC e a segmentação do bloco de transporte entrelaçado em múltiplos blocos de código após a anexação do primeiro bloco de bits de paridade de CRC ser equivalente à segmentação do bloco  
20 de transporte em múltiplos blocos de código após anexação do primeiro bloco de bits de paridade de CRC e o entrelaçamento dos blocos de código individualmente.



*FIG. 1*

200




FIG. 2

300




FIG. 3