

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 7 部門第 3 区分

【発行日】平成 27 年 8 月 6 日 (2015.8.6)

【公開番号】特開 2014-72541 (P2014-72541A)

【公開日】平成 26 年 4 月 21 日 (2014.4.21)

【年通号数】公開・登録公報 2014-020

【出願番号】特願 2012-214452 (P2012-214452)

【国際特許分類】

H 0 4 N 5/374 (2011.01)

G 0 3 B 13/36 (2006.01)

G 0 2 B 7/34 (2006.01)

H 0 4 N 5/232 (2006.01)

H 0 4 N 101/00 (2006.01)

【F I】

H 0 4 N 5/335 7 4 0

G 0 3 B 3/00 A

G 0 2 B 7/11 C

H 0 4 N 5/232 H

H 0 4 N 101:00

【手続補正書】

【提出日】平成 27 年 6 月 18 日 (2015.6.18)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

第 1 の光電変換部および第 2 の光電変換部を有する第 1 の画素と、

前記第 1 の光電変換部が生成する信号に応じた第 1 受光信号が出力される第 1 の信号線と、

前記第 2 の光電変換部が生成する信号に応じた第 2 受光信号が出力される第 2 の信号線と、

前記第 1 の信号線の前記第 1 受光信号に応じた第 1 出力信号および前記第 2 の信号線の前記第 2 受光信号に応じた第 2 出力信号を記憶する記憶部と、

前記記憶部と接続され、前記第 1 出力信号および前記第 2 出力信号を外部に出力する第 1 出力部と、

前記記憶部と接続され、前記第 1 出力信号と前記第 2 出力信号とを加算した加算信号を生成し外部に出力する第 2 出力部とを備えることを特徴とする撮像素子。

【請求項 2】

請求項 1 に記載の撮像素子において、

第 3 の光電変換部を有する第 2 の画素をさらに備え、

前記第 3 の光電変換部が生成する信号に応じた第 3 受光信号が前記第 1 の信号線に出力され、

前記記憶部は、前記第 1 出力信号および前記第 2 出力信号とともに前記第 1 の信号線の前記第 3 受光信号に応じた第 3 出力信号を記憶し、

前記第 2 出力部は、前記加算信号とともに前記第 3 出力信号を外部に出力することを特徴とする撮像素子。

【請求項 3】

請求項 2 に記載の撮像素子において、

前記第 2 出力部は、前記記憶部によって前記第 1 出力信号、前記第 2 出力信号および前記第 3 出力信号が記憶されると、前記第 1 出力信号と前記第 2 出力信号とを加算した前記加算信号を生成し、前記加算信号と前記第 3 出力信号とを外部に出力することを特徴とする撮像素子。

【請求項 4】

請求項 3 に記載の撮像素子において、

第 1 の画素群に前記第 1 の画素および前記第 2 の画素が含まれ、前記第 1 の画素群とは異なる第 2 の画素群に前記第 1 の画素群に含まれる前記第 1 の画素および前記第 2 の画素とはそれぞれ異なる前記第 1 の画素および前記第 2 の画素が含まれるとき、前記第 1 出力部によって前記第 1 の画素群に対応する前記第 1 出力信号および前記第 2 出力信号が外部に出力されると、前記第 2 の画素群に含まれる前記第 2 の画素に対応する前記第 3 受光信号が前記第 1 の信号線に出力されるとともに、前記第 2 の画素群に含まれる前記第 1 の画素に対応する前記第 2 受光信号が前記第 2 の信号線に出力されることを特徴とする撮像素子。

【請求項 5】

請求項 2 ～ 4 のいずれか 1 項に記載の撮像素子において、

前記第 1 出力部および前記第 2 出力部は、走査信号を出力する共通の走査回路を有し、前記第 1 出力部は、前記走査信号に応じて前記第 1 出力信号および前記第 2 出力信号を外部に出力し、

前記第 2 出力部は、前記走査信号に応じて前記加算信号と前記第 3 出力信号とを外部に出力することを特徴とする撮像素子。

【請求項 6】

請求項 2 ～ 5 のいずれか 1 項に記載の撮像素子において、

前記第 1 の画素と前記第 2 の画素とを含む複数の画素は、ベイヤー配列に基づいて赤、緑および青のいずれかの色の色フィルタを有するとともに、前記第 1 の画素は緑の色の色フィルタを有することを特徴とする撮像素子。

【請求項 7】

請求項 6 に記載の撮像素子において、

第 4 の光電変換部および第 5 の光電変換部を有する第 3 の画素をさらに備え、

前記第 1 の画素が有する前記第 1 の光電変換部および前記第 2 の光電変換部は第 1 方向に並置され、

前記第 3 の画素が有する前記第 4 の光電変換部および前記第 5 の光電変換部は前記第 1 方向とは異なる第 2 方向に並置されることを特徴とする撮像素子。

【請求項 8】

請求項 1 に記載の撮像素子において、

前記記憶部は、

前記第 1 出力信号および前記第 2 出力信号を記憶する第 1 のメモリと、

前記加算信号を記憶する第 2 のメモリとを含み、

前記第 1 出力部は、前記第 1 のメモリによって記憶された前記第 1 出力信号および前記第 2 出力信号を外部に出力し、

前記第 2 出力部は、前記第 2 のメモリによって記憶された前記加算信号を外部に出力することを特徴とする撮像素子。

【請求項 9】

請求項 2 ～ 7 のいずれか 1 項に記載の撮像素子において、

前記記憶部は、

前記第 1 出力信号および前記第 2 出力信号を記憶する第 1 のメモリと、

前記加算信号および前記第 3 出力信号を記憶する第 2 のメモリとを含み、

前記第 1 出力部は、前記第 1 のメモリによって記憶された前記第 1 出力信号および前記

第 2 出力信号を外部に出力し、

前記第 2 出力部は、前記第 2 のメモリによって記憶された前記加算信号および前記第 3 出力信号を外部に出力することを特徴とする撮像素子。

【請求項 1 0】

請求項 1 ~ 9 のいずれか 1 項に記載の撮像素子において、

前記第 1 の画素はマイクロレンズを有し、

前記マイクロレンズにより前記第 1 の光電変換部および前記第 2 の光電変換部と射出瞳のうちの互いに異なる部分領域とが互いに共役関係になることを特徴とする撮像素子。

【請求項 1 1】

請求項 1 0 に記載の撮像素子において、

前記第 1 の光電変換部および前記第 2 の光電変換部に対して前記マイクロレンズとは反対側に配線層が配置された裏面照射型の撮像素子であることを特徴とする撮像素子。

【請求項 1 2】

請求項 1 ~ 1 1 のいずれか 1 項に記載の撮像素子と、

前記第 1 出力部によって出力される前記第 1 出力信号および前記第 2 出力信号に基づき、位相差検出方式で光学系のデフォーカス量を算出することによって、前記光学系の焦点状態を検出する焦点検出部と、

前記焦点検出部によって算出された前記デフォーカス量に基づき前記焦点状態を調節する焦点調節部と、

前記第 2 出力部によって出力される前記加算信号に基づき、画像データを生成する画像生成部とを備えることを特徴とする撮像装置。

【請求項 1 3】

請求項 1 2 に記載の撮像装置において、

前記画像生成部は、前記第 2 出力部によって出力される前記加算信号と第 2 の画素が有する第 3 の光電変換部が生成する信号に応じた第 3 出力信号とに基づき、前記画像データを生成することを特徴とする撮像装置。

【請求項 1 4】

入射光量に応じたアナログ信号を生成する光電変換部を複数有する画素を行方向および列方向に複数配列した画素アレイ部であって、該画素アレイ部に光学系による像が形成される画素アレイ部と、

前記画素アレイ部において列方向の画素配列に対応して設けられた列信号線であって、前記画素の複数の光電変換部に対応して個別に設けられた列信号線と、

前記画素アレイ部において行方向の画素配列を選択走査する行走査部と、

前記列信号線に対応して列並列的に設けられ、前記行走査部により選択された行方向の画素配列に含まれる画素の前記複数の光電変換部から前記列信号線を介して出力されるアナログ信号をデジタル信号に変換するカラム A D 変換部と、

前記カラム A D 変換部に対応して列並列的に設けられ、前記カラム A D 変換部により変換された同一画素の複数の光電変換部のデジタル信号を加算するカラムデジタル加算部と

、

前記カラム A D 変換部によりデジタル変換されたデジタル信号を列方向に選択走査する第 1 列走査部と、

前記カラムデジタル加算部により加算されたデジタル信号を列方向に選択走査する第 2 列走査部と、

前記第 1 列走査部により列方向に選択走査されたデジタル信号を外部に出力する第 1 出力部と、

前記第 2 列走査部により列方向に選択走査されたデジタル信号を外部に出力する第 2 出力部とを備えることを特徴とする撮像素子。

【請求項 1 5】

入射光量に応じたアナログ信号を生成する光電変換部を有する画素を行方向および列方向に複数配列した画素アレイ部であり、該複数の画素の一部の画素は複数の光電変換部を

有する画素アレイ部であって、該画素アレイ部上に光学系による像が形成される画素アレイ部と、

前記画素アレイ部において列方向の画素配列に対応して設けられた列信号線であって、前記一部の画素においては同一画素内の複数の光電変換部のアナログ信号が個別に独立して出力可能に設けられた列信号線と、

前記画素アレイ部において行方向の画素配列を選択走査する行走査部と、

前記列信号線に対応して列並列的に設けられ、前記行走査部により選択された行方向の画素配列に含まれる画素の光電変換部から前記列信号線を介して出力されるアナログ信号をデジタル信号に変換するカラム A D 変換部と、

前記カラム A D 変換部に対応して列並列的に設けられ、前記カラム A D 変換部により変換された前記一部の画素における同一画素内の複数の光電変換部のデジタル信号を加算するカラムデジタル加算部と、

前記カラム A D 変換部によりデジタル変換された前記一部の画素における同一画素内の複数の光電変換部のデジタル信号を列方向に選択走査する第 1 列走査部と、

前記カラム A D 変換部によりデジタル変換された前記一部の画素以外の画素の光電変換部のデジタル信号と前記カラムデジタル加算部により加算されたデジタル信号とを列方向に選択走査する第 2 列走査部と、

前記第 1 列走査部により列方向に選択走査されたデジタル信号を外部に出力する第 1 出力部と、

前記第 2 列走査部により列方向に選択走査されたデジタル信号を外部に出力する第 2 出力部とを備えることを特徴とする撮像素子。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】0005

【補正方法】変更

【補正の内容】

【0005】

(1) 請求項 1 に記載の撮像素子は、第 1 の光電変換部および第 2 の光電変換部を有する第 1 の画素と、第 1 の光電変換部が生成する信号に応じた第 1 受光信号が出力される第 1 の信号線と、第 2 の光電変換部が生成する信号に応じた第 2 受光信号が出力される第 2 の信号線と、第 1 の信号線の第 1 受光信号に応じた第 1 出力信号および第 2 の信号線の第 2 受光信号に応じた第 2 出力信号を記憶する記憶部と、記憶部と接続され、第 1 出力信号および第 2 出力信号を外部に出力する第 1 出力部と、記憶部と接続され、第 1 出力信号と第 2 出力信号とを加算した加算信号を生成し外部に出力する第 2 出力部とを備えることを特徴とする。

(2) 請求項 1 4 に記載の撮像素子は、入射光量に応じたアナログ信号を生成する光電変換部を複数有する画素を行方向および列方向に複数配列した画素アレイ部であって、該画素アレイ部上に光学系による像が形成される画素アレイ部と、前記画素アレイ部において列方向の画素配列に対応して設けられた列信号線であって、前記画素の複数の光電変換部に対応して個別に設けられた列信号線と、前記画素アレイ部において行方向の画素配列を選択走査する行走査部と、前記列信号線に対応して列並列的に設けられ、前記行走査部により選択された行方向の画素配列に含まれる画素の前記複数の光電変換部から前記列信号線を介して出力されるアナログ信号をデジタル信号に変換するカラム A D 変換部と、前記カラム A D 変換部に対応して列並列的に設けられ、前記カラム A D 変換部により変換された同一画素の複数の光電変換部のデジタル信号を加算するカラムデジタル加算部と、前記カラム A D 変換部によりデジタル変換されたデジタル信号を列方向に選択走査する第 1 列走査部と、前記カラムデジタル加算部により加算されたデジタル信号を列方向に選択走査する第 2 列走査部と、前記第 1 列走査部により列方向に選択走査されたデジタル信号を外部に出力する第 1 出力部と、前記第 2 列走査部により列方向に選択走査されたデジタル

信号を外部に出力する第 2 出力部とを備えることを特徴とする。

(3) 請求項 1 5 に記載の撮像素子は、入射光量に応じたアナログ信号を生成する光電変換部を有する画素を行方向および列方向に複数配列した画素アレイ部であり、該複数の画素の一部の画素は複数の光電変換部を有する画素アレイ部であって、該画素アレイ部上に光学系による像が形成される画素アレイ部と、前記画素アレイ部において列方向の画素配列に対応して設けられた列信号線であって、前記一部の画素においては同一画素内の複数の光電変換部のアナログ信号が個別に独立して出力可能に設けられた列信号線と、前記画素アレイ部において行方向の画素配列を選択走査する行走査部と、前記列信号線に対応して列並列的に設けられ、前記行走査部により選択された行方向の画素配列に含まれる画素の光電変換部から前記列信号線を介して出力されるアナログ信号をデジタル信号に変換するカラム A D 変換部と、前記カラム A D 変換部に対応して列並列的に設けられ、前記カラム A D 変換部により変換された前記一部の画素における同一画素内の複数の光電変換部のデジタル信号を加算するカラムデジタル加算部と、前記カラム A D 変換部によりデジタル変換された前記一部の画素における同一画素内の複数の光電変換部のデジタル信号を列方向に選択走査する第 1 列走査部と、前記カラム A D 変換部によりデジタル変換された前記一部の画素以外の画素の光電変換部のデジタル信号と前記カラムデジタル加算部により加算されたデジタル信号とを列方向に選択走査する第 2 列走査部と前記第 1 列走査部により列方向に選択走査されたデジタル信号を外部に出力する第 1 出力部と、前記第 2 列走査部により列方向に選択走査されたデジタル信号を外部に出力する第 2 出力部とを備えることを特徴とする。