

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2014 年 11 月 20 日(20.11.2014)



(10) 国際公開番号
WO 2014/185233 A1


- (51) 国際特許分類:
H03K 17/955 (2006.01)
- (21) 国際出願番号: PCT/JP2014/061397
- (22) 国際出願日: 2014 年 4 月 23 日(23.04.2014)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2013-104370 2013 年 5 月 16 日(16.05.2013) JP
- (71) 出願人: シャープ株式会社(SHARP KABUSHIKI KAISHA) [JP/JP]; 〒5458522 大阪府大阪市阿倍野区長池町 2 2 番 2 2 号 Osaka (JP).
- (72) 発明者: 大東 睦夫(DAITO, Mutsuo).
- (74) 代理人: 特許業務法人HARAKENZO WORLD PATENT & TRADEMA

R K (HARAKENZO WORLD PATENT & TRADE-MARK); 〒5300041 大阪府大阪市北区天神橋 2 丁目北 2 番 6 号 大和南森町ビル Osaka (JP).

- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ

[続葉有]

- (54) Title: CAPACITANCE SENSOR
- (54) 発明の名称: 静電容量センサ



(57) Abstract: An oscillator (11) oscillates at an oscillation frequency based on the sum of a resistance and the capacitance of a detection electrode (2), and a comparator (12) compares the oscillation frequency and a reference frequency. The oscillator (11) is equipped with a switched capacitor (21) for creating the resistance, and a clock generator (13) provides the reference frequency and a switching frequency.

(57) 要約: 発振器 (11) は、抵抗と、検出電極 (2) の静電容量との積に基づく発振周波数で発振し、比較器 (12) は、発振周波数と基準周波数とを比較する。発振器 (11) は、抵抗を実現するスイッチトキャパシタ (21) を備え、クロック生成器 (13) は、基準周波数とスイッチング周波数とを提供する。

1: 静電容量センサ
2: 検出電極
11: 発振器
12: 比較器
13: クロック生成器
14: 分周器
21: スwitchトキャパシタ

1 Capacitance sensor
2 Detection electrode
11 Oscillator
12 Comparator
13 Clock generator
14 Frequency demultiplier
21 Switched capacitor

WO 2014/185233 A1



(AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR,
GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT,
NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI
(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML,
MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告 (条約第 21 条(3))

明 細 書

発明の名称： 静電容量センサ

技術分野

[0001] 本発明は、検出電極の静電容量又はその変化を検出する静電容量センサに関し、特に、発振器を用いた静電容量センサに関する。

背景技術

[0002] 従来、静電容量の変化を検出することにより物体の接近を検知する静電容量形近接センサが知られており、例えば、特許文献1には、上記静電容量形近接センサを用いて、流体の有無、構成、状態変化などを検知する流体検知センサが開示されている。

[0003] 上記静電容量形近接センサは、上記静電容量の変化を検出する回路として発振回路を備えており、該発振回路の一部が検出電極となっている。上記発振回路は、上記物体が接近すると、上記検出電極の静電容量 C_x が増加して、発振周波数 f_{osc} が変化する。そして、上記静電容量形近接センサは、上記発振回路の発振周波数 f_{osc} が所定の基準値に達したか否かを判定する判定回路を備えており、該判定の結果により、上記物体の接近を検知することができる。

[0004] 図5は、上記静電容量形近接センサの概略構成を示す回路図である。図示のように、静電容量形近接センサ101は、発振回路111及び判定回路112を備えている。図示の例では、発振回路111は、検出電極113と、演算増幅器A、静電容量素子 C_2 、及び抵抗素子 $R_1 \sim R_4$ とを備えたウィーンブリッジ型発振回路である。該ウィーンブリッジ型発振回路の発振周波数 f_{osc} は次式で表される。

$$f_{osc} = (2\pi \times (C_x \times C_2 \times R_1 \times R_2)^{1/2})^{-1} \cdots (1)。$$

なお、本願では、抵抗素子の符号は、それぞれ、抵抗素子の抵抗値でもあり、静電容量素子の符号は、静電容量素子の容量でもある。

[0005] 従って、静電容量 C_x が減少すると、発振周波数 f_{osc} は増加する。発振回

路 1 1 1 は、上記式 (1) を満たす発振周波数 f_{osc} の信号を判定回路 1 1 2 に出力する。

- [0006] 判定回路 1 1 2 は、発振回路 1 1 1 からの信号の発振周波数 f_{osc} の変化を監視し、目的に応じて所要の信号に変換して出力するものである。例えば、判定回路 1 1 2 は、発振周波数 f_{osc} を直流電圧に変換する周期／電圧変換回路、変換した直流電圧を所定の基準値と比較するコンパレータ、上記直流電圧が上記基準値よりも大きい又は小さい場合に、所定の警報を発したり制御信号を発したりする出力回路、などで構成される。

先行技術文献

特許文献

- [0007] 特許文献1：日本国公開特許公報「特開平 1 1 - 2 3 0 8 1 5 号 (1 9 9 9 年 0 8 月 2 7 日公開)」

発明の概要

発明が解決しようとする課題

- [0008] しかしながら、上記従来の静電容量形近接センサ 1 0 1 では、発振回路 1 1 1 の発振周波数 f_{osc} と、判定回路 1 1 2 の上記基準値とは、製造バラツキが大きかったり、経年劣化により変化したりする。このため、製造時の較正及び電源投入時の補正を行わなければ、検出電極 1 1 3 における静電容量の変化を正確に検出することは困難であった。
- [0009] 本発明は、上記の問題点に鑑みてなされたものであって、その目的は、製造時の較正及び電源投入時の補正を行わなくても、検出電極の静電容量又はその変化を正確に検出できる静電容量センサを提供することにある。

課題を解決するための手段

- [0010] 本発明に係る静電容量センサは、検出電極の静電容量又はその変化を検出する静電容量センサであって、上記課題を解決するために、前記検出電極を備え、前記静電容量及び抵抗の積に基づく発振周波数で発振する発振器と、

前記発振器の発振周波数を基準周波数と比較して、前記静電容量に対応する信号を出力する比較器とを備えており、前記発振器は、前記抵抗を実現するスイッチトキャパシタを備えており、前記比較器の基準周波数と、前記スイッチトキャパシタのスイッチング周波数とを提供するクロック生成器をさらに備えることを特徴としている。

発明の効果

[0011] 本発明の一態様によれば、基準周波数及びスイッチング周波数が共通のクロック生成器から提供されることにより、該クロック生成器における製造バラツキと経年劣化による変化とは、上記比較器の基準周波数に影響を及ぼしても、上記比較器の比較結果には影響を及ぼさないので、製造時の較正及び電源投入時の補正を行わなくても、検出電極の静電容量又はその変化を正確に検出できるという効果を奏する。

図面の簡単な説明

[0012] [図1]本発明の第1実施形態に係る静電容量センサの概略構成を示す回路図である。

[図2]上記静電容量センサにおける発振器及び比較器の出力信号の時間変化を示すグラフである。

[図3]本発明の第2実施形態に係る静電容量センサの概略構成を示す回路図である。

[図4]本発明の第3実施形態に係る静電容量センサの概略構成を示す回路図である。

[図5]従来の静電容量形近接センサの概略構成を示す回路図である。

発明を実施するための形態

[0013] 本発明の実施形態について、図1～図4に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、各実施形態に示した部材と同一の機能を有する部材については、同一の符号を付記し、適宜その説明を省略する。

[0014] [実施形態1]

(静電容量センサの構成)

図 1 は、本発明の第 1 実施形態に係る静電容量センサの概略構成を示す回路図である。静電容量センサ 1 は、検出電極 2 の静電容量 C_X を検出するものであり、例えば、水位センサ、タッチセンサ、近接センサなどに利用される。図 1 に示すように、静電容量センサ 1 は、発振器 1 1、比較器 1 2、クロック生成器 1 3、及び分周器 1 4 を備える。

[0015] 発振器 1 1 は、検出電極 2 を備えた C R 発振器であり、該 C R 発振器の発振周波数 f_{OSC} は、検出電極 2 の静電容量 C_X と抵抗素子の抵抗 R とを用いて次式で表される。

$$f_{OSC} = 1 / (2 \pi \times C_X \times R) \quad \cdots (2)。$$

発振器 1 1 は、発振周波数 f_{OSC} の信号を比較器 1 2 に出力する。

[0016] 比較器 1 2 は、発振器 1 1 からの信号の発振周波数 f_{OSC} を基準周波数 f_{ref} と比較して、静電容量 C_X に対応する信号を外部の機器（図示せず）に出力する。

[0017] 本実施形態では、発振器 1 1 は、上記抵抗素子に代えて、スイッチトキャパシタ 2 1 を

備えている。スイッチトキャパシタ 2 1 の等価抵抗 R は、スイッチトキャパシタ 2 1 の容量 C_R 及びスイッチング周波数 f_{SW} を用いて、次式で表される。

$$R = 1 / (f_{SW} \times C_R) \quad \cdots (3)。$$

従って、発振器 1 1 の発振周波数 f_{OSC} は、上記式 (2) ・ (3) により次式となる。 $f_{OSC} = (f_{SW} / 2 \pi) \times (C_R / C_X) \quad \cdots (4)。$

[0018] クロック生成器 1 3 は、クロック周波数 f_{CLK} のクロック信号を生成し、分周器 1 4 及び比較器 1 2 に出力する。

[0019] 分周器 1 4 は、クロック生成器 1 3 からのクロック信号を分周比 M で分周し、分周された周波数 f_{CLK} / M のクロック信号を、発振器 1 1 のスイッチトキャパシタ 2 1 に供給する。スイッチトキャパシタ 2 1 は、上記クロック信号に基づいてスイッチングを行う。これにより、 $f_{SW} = f_{CLK} / M$ となる。従って、発振器 1 1 の発振周波数 f_{OSC} は、上記式 (4) から次式となる。

$$f_{OSC} = (1 / 2 \pi) \times (f_{CLK} / M) \times (C_R / C_X) \quad \cdots (5)。$$

[0020] 一方、比較器 12 は、クロック生成器 13 からのクロック信号の周波数 f_{CLK} を基準周波数 f_{ref} とする。これにより、発振器 11 の発振周波数 f_{OSC} と比較器 12 の基準周波数 f_{ref} とは、共通のクロック生成器 13 のクロック信号の周波数 f_{CLK} に依存するので、発振周波数 f_{OSC} と基準周波数 f_{ref} との比較結果には、クロック生成器 13 のクロック信号の精度は依存しなくなる。

[0021] (静電容量センサの動作)

この点を、図 2 を参照して具体的に説明する。図 2 の (a) ・ (b) は、それぞれ、静電容量センサ 1 における発振器 11 及び比較器 12 の出力信号の時間変化を示すグラフである。同図において、実線は、クロック生成器 13 が周波数 f_{CLK} のクロック信号を生成する場合を示しており、破線は、製造バラツキ、経年劣化などにより、クロック生成器 13 が周波数 f_{CLK} とは異なる周波数 f'_{CLK} のクロック信号を生成する場合を示している。

[0022] 上記式 (5) のように、発振器 11 の発振周波数 f_{OSC} は、クロック生成器 13 の周波数 f_{CLK} に依存する。従って、クロック生成器 13 の周波数が、 f_{CLK} から f'_{CLK} に変化すると、発振器 11 の発振周波数は、図 2 の (a) に示すように、 f_{OSC} から f'_{OSC} に変化する。

[0023] 一方、比較器 12 は、発振周波数 f_{OSC} と基準周波数 f_{ref} との比較結果として、周波数比 (f_{ref}/f_{OSC}) を求め、該周波数比 (f_{ref}/f_{OSC}) を示す信号を、静電容量 C_X に対応する信号として、上記外部の機器に出力するとする。この場合、上記周波数比 (f_{ref}/f_{OSC}) は次式となり、クロック信号の周波数 f_{CLK} に依存しなくなる。

$$f_{ref}/f_{OSC} = f_{CLK}/f_{OSC} = 2\pi \times M \times (C_X/C_R) \quad \dots (6)$$

。

従って、クロック生成器 13 の周波数が、 f_{CLK} から f'_{CLK} に変化しても、比較器 12 の出力信号は、図 2 の (b) に示すように変化しない。

[0024] このように、クロック生成器 13 における製造バラツキと経年劣化による変化とは、比較器 12 の基準周波数 f_{ref} に影響を及ぼしても、比較器 12 の

比較結果である上記周波数比 (f_{ref}/f_{OSC}) には影響を及ぼさない。従って、製造時の校正及び電源投入時の補正を行わなくても、検出電極 2 の静電容量 C_X 又はその変化を正確に検出することができる。

[0025] 〔実施形態 2〕

図 3 は、本発明の第 2 実施形態に係る静電容量センサの概略構成を示す回路図である。本実施形態の静電容量センサ 1 は、第 1 実施形態の静電容量センサ 1 に比べて、発振器が、検出電極 2 を備えたウィーンブリッジ型発振器 31 である点が異なり、その他の構成は同様である。

[0026] 図 3 に示すように、ウィーンブリッジ型発振器 31 は、バンドパスフィルタと非反転増幅回路とを備える構成である。なお、ウィーンブリッジ型発振器 31 の詳細な構成は公知であるので、その説明を省略する。

[0027] 本実施形態では、上記バンドパスフィルタにおける抵抗が、スイッチトキャパシタ 32・33 によって実現されている。また、スイッチトキャパシタ 32・33 は、図 1 に示すスイッチトキャパシタ 21 と同様に、分周器 14 からのクロック信号に基づいてスイッチングを行っている。従って、スイッチトキャパシタ 32 の等価抵抗 R_1 は、スイッチトキャパシタ 32 の容量 C_{R1} を用いて、 $M/(f_{CLK} \times C_{R1})$ となり、スイッチトキャパシタ 33 の等価抵抗 R_2 は、スイッチトキャパシタ 33 の容量 C_{R2} を用いて、 $M/(f_{CLK} \times C_{R2})$ となる。

[0028] これにより、ウィーンブリッジ型発振器 31 は、検出電極 2、演算増幅器 A、静電容量素子 C_1 、 C_2 、スイッチトキャパシタ 32・33、及び抵抗素子 R_3 、 R_4 を備える構成となり、発振周波数 f_{WIEN} は、次式のようにになる。

$$f_{WIEN} = (1/2\pi) \times (f_{CLK}/M) \times ((C_1 + C_X)/C_{R1})^{-1/2} \times (C_2/C_{R2})^{-1/2} \quad \dots (7)。$$

[0029] また、比較器 12 における発振周波数 f_{WIEN} と基準周波数 f_{ref} との周波数比 (f_{ref}/f_{WIEN}) は、次式のようにになる。

$$f_{ref}/f_{WIEN} = f_{CLK}/f_{WIEN} = 2\pi \times M \times ((C_1 + C_X)/C_{R1})^{1/2} \times (C_2/C_{R2})^{1/2} \quad \dots (8)。$$

[0030] このように、発振周波数 f_{WIEN} 及び周波数比 (f_{ref}/f_{WIEN}) は、容量比 (C_1/C_{R1})、(C_2/C_{R2})、(C_X/C_{R1}) に基づくことになる。

[0031] 一般に、静電容量素子（キャパシタ）の容量 C_1 、 C_2 、 C_{R1} 、 C_{R2} について、個々の容量は、製造バラツキが大きく、経年劣化による変化が大きいので、精度が低く、誤差が $\pm 15\%$ 程度である。これに対し、複数の容量の相対関係を示す容量比は、製造バラツキが小さく、かつ経年劣化による変化が小さいので、精度が良好であり、誤差が $\pm 1\%$ 程度である。従って、容量比 (C_1/C_{R1})、(C_2/C_{R2}) は精度が良好である。

[0032] また、容量比 (C_X/C_{R1}) については、上記式 (7)・(8) では、(C_X/C_{R1})^{-1/2}、(C_X/C_{R1})^{1/2} となっている。容量 C_{R1} について、理想値を C_{R10} とし、誤差を Δ とすると、 $C_{R1} = C_{R10}(1 + \Delta)$ となる。これにより、

$$(C_X/C_{R1})^{-1/2} = (C_X/C_{R10})^{-1/2} \times (1 + \Delta)^{1/2} \doteq (C_X/C_{R10})^{-1/2} \times (1 + (\Delta/2))$$

となる。同様に、(C_X/C_{R1})^{1/2} $\doteq$ (C_X/C_{R10})^{1/2} $\times$ ($1 - (\Delta/2)$) となる。従って、発振周波数 f_{WIEN} 及び周波数比 (f_{ref}/f_{WIEN}) では、容量 C_{R1} の精度の影響が半分に抑えられる。

[0033] 一般に、ウィーンブリッジ型発振器は、発振周波数の精度がさほど良くない。しかしながら、本実施形態のウィーンブリッジ型発振器 31 は、上記の構成を採用することにより

、発振周波数 f_{WIEN} の精度が向上する。これにより、比較器 12 の周波数比 (f_{ref}/f_{WIEN}) の精度も向上するので、静電容量センサ 1 の精度が向上する。従って、製造時の較正及び電源投入時の補正を行わなくても、検出電極 2 の静電容量 C_X 又はその変化をさらに正確に検出することができる。

[0034] なお、発振器 11、ウィーンブリッジ型発振器 31 などの CR 発振器は、一般に、発振周波数が数 Hz ～ 数百 KHz と、クロック生成器 13 のクロック周波数 f_{CLK} よりも低い。そこで、比較器 12 は、カウンタ回路等を用いて、ウィーンブリッジ型発振器 31 からの発振周波数 f_{WIEN} の信号の周期を、

クロック周波数 f_{CLK} のクロック信号で計数することにより、周波数比 (f_{ref}/f_{WIEN}) を求めてもよい。この場合、比較器 12 は、簡便な回路構成で周波数比 (f_{ref}/f_{WIEN}) を求めることができる。

[0035] また、分周器 14 の分周比 M は大きい方が望ましい。この場合、上記式 (8) に示すように、検出電極 2 の静電容量 C_x の変化に対する、比較器 12 の周波数比 (f_{ref}/f_{WIEN}) の変化の割合が大きくなるので、静電容量 C_x の変化を精度良く検出することができる。その結果、静電容量センサ 1 の精度を向上することができる。

[0036] また、本実施形態では、検出電極 2 に並列接続する静電容量素子 C_1 をウィーンブリッジ型発振器 31 に設けているが、図 5 に示すように、静電容量素子 C_1 を省略してもよい。

[0037] [実施形態 3]

図 4 は、本発明の第 3 実施形態に係る静電容量センサの概略構成を示す回路図である。本実施形態の静電容量センサ 1 は、第 2 実施形態の静電容量センサ 1 に比べて、ウィーンブリッジ型発振器 31 における検出電極 2 を除く構成と、比較器 12、クロック生成器 13、及び分周器 14 とが IC (集積回路) 3 内に形成されている点が異なり、その他の構成は同様である。

[0038] 上述のように、クロック生成器 13 において、製造バラツキが大きかったり、経年劣化による変化が大きかったりしても、比較器 12 の比較結果である周波数比 (f_{ref}/f_{OSC}) には影響を及ぼさない。従って、クロック生成器 13 としては、例えば水晶発振器のような高精度なクロック生成器を用いる必要は無いので、LC 同調発振器、リングオシレータ、弛張発振器などのような、半導体の製造工程によって製造されるクロック生成器を用いることができる。

[0039] そこで、本実施形態のように、クロック生成器 13 を IC 3 内に組み込むことができる。これにより、静電容量センサ 1 を小型化することができる。

[0040] [付記事項]

上記実施形態の静電容量センサ 1 は、上述のように、検出電極 2 が発振器

11・31における演算増幅器Aの入力側に接続されていることから、検出電極2の電位は振幅の小さい正弦波で振動することになる。その結果、検出電極2から外部に放射される電磁波の強度は小さく、かつ帯域は狭い。また、ウィーンブリッジ型発振器31の場合、発振周波数 f_{WIEN} は、上記バンドパスフィルタの通過帯域で決定されるため、外部からのノイズの影響を抑制することができる。以上から、上記実施形態の静電容量センサ1は、EMC (Electromagnetic Compatibility) の耐性が高い。従って、上記実施形態の静電容量センサ1は、EMCの耐性が求められる機器、例えば水位センサ、タッチセンサ、近接センサでの利用に好適である。

[0041] 本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

[0042] [まとめ]

本発明の態様1に係る静電容量センサは、検出電極の静電容量又はその変化を検出する静電容量センサであって、前記検出電極を備え、前記静電容量及び抵抗の積に基づく発振周波数で発振する発振器と、前記発振器の発振周波数を基準周波数と比較して、前記静電容量に対応する信号を出力する比較器とを備えており、前記発振器は、前記抵抗を実現するスイッチトキャパシタを備えており、前記比較器の基準周波数と、前記スイッチトキャパシタのスイッチング周波数とを提供するクロック生成器をさらに備える構成である。

[0043] 上記の構成によると、発振器は、静電容量及び抵抗の積に基づく発振周波数で発振するCR発振器である。該CR発振器の発振周波数は、検出電極の静電容量 C_x 及び抵抗Rの積($C_x \times R$)に基づくので、該抵抗Rが既知であれば、上記発振周波数を測定することにより、静電容量 C_x を推定できる。

[0044] 本発明では、抵抗 R をスイッチトキャパシタによって実現している。該スイッチトキャパシタの等価抵抗 R は、スイッチング周波数を f_{sw} とし、容量を C_R とすると、上記式(3)で表されるので、上記発振器の発振周波数は、上記スイッチトキャパシタのスイッチング周波数 f_{sw} に依存することになる。

[0045] 一方、比較器は、上記発振周波数を基準周波数と比較している。この基準周波数における製造バラツキと経年劣化による変化とは、当該基準周波数を提供するクロック生成器における製造バラツキと経年劣化による変化とに由来する。

[0046] そこで、本発明では、上記基準周波数及び上記スイッチング周波数 f_{sw} は、共通のクロック生成器から提供される。これにより、上記クロック生成器における製造バラツキと経年劣化による変化とは、上記基準周波数及び上記スイッチング周波数 f_{sw} に伝播し、さらには、上記スイッチング周波数 f_{sw} に依存する上記発振周波数 f_{osc} に伝播する。しかしながら、上記比較器では、上記基準周波数と上記発振周波数 f_{osc} とが比較されることにより、比較結果には、上記製造バラツキと上記経年劣化による変化とが依存しなくなる。

[0047] 従って、上記クロック生成器における製造バラツキと経年劣化による変化とが、上記比較器の基準周波数に影響を及ぼしても、上記比較器の比較結果には影響を及ぼさない。これにより、製造時の校正及び電源投入時の補正を行わなくても、検出電極の静電容量又はその変化を正確に検出することができる。

[0048] なお、上記基準周波数及び上記スイッチング周波数 f_{sw} は、上記クロック生成器が生成するクロック信号のクロック周波数であってもよいし、該クロック周波数を分周した周波数など、上記クロック信号から生成される信号の周波数であってもよい。

[0049] 本発明の態様2に係る静電容量センサは、上記態様1において、前記発振器は、ウィーンブリッジ型発振器であることが好ましい。一般に、ウィーンブリッジ型発振器は、発振周波数の精度がさほど良くない。しかしながら、

本発明を適用することにより、ウィーンブリッジ型発振器を用いても、精度の良好な静電容量センサを実現することができる。

[0050] ところで、上述のように、上記クロック生成器において、製造バラツキが大きかったり

、経年劣化による変化が大きかったりしても、上記比較器の比較結果には影響を及ぼさない。従って、上記クロック生成器としては、例えば水晶発振器のような高精度なクロック生成器を用いる必要は無いので、LC同調発振器、リングオシレータ、弛張発振器などのような、半導体の製造工程によって製造されるクロック生成器を用いることができる。

[0051] そこで、本発明の態様3に係る静電容量センサは、上記態様1又は2において、前記発振器における少なくとも前記検出電極を除く構成、前記比較器、及び前記クロック生成器は、1つの集積回路内に形成されていてもよい。この場合、静電容量センサを小型化することができる。

[0052] 一般に、上記CR発振器は、発振周波数が数Hz～数百KHzと低い。そこで、本発明の態様4に係る静電容量センサは、上記態様1から3において、前記比較器は、前記発振器からの発振周波数の信号を、前記基準周波数を提供するクロック信号で計数するカウンタ回路を備えてもよい。この場合、上記比較器は、上記発振周波数と上記基準周波数との比較を、簡便な回路構成で行うことができる。

[0053] また、本発明の態様5に係る静電容量センサは、上記態様1から4において、前記クロック生成器からのクロック信号を分周し、分周したクロック信号を前記スイッチトキャパシタに供給する分周器をさらに備えてもよい。この場合、上記分周器の分周比が大きいことが好ましい。上記分周比が大きくなると、上記比較器における上記発振周波数に対する上記基準周波数の比の変化について、上記検出電極の静電容量の変化に対する割合が大きくなるので、上記静電容量の変化を精度良く検出することができる。その結果、上記静電容量センサの精度を向上することができる。

産業上の利用可能性

[0054] 以上のように、本発明に係る静電容量センサは、基準周波数及びスイッチング周波数が共通のクロック生成器から提供されることにより、製造時の較正及び電源投入時の補正を行わなくても、検出電極の静電容量又はその変化を正確に検出できるので、発振器を利用した任意の静電容量センサに本発明を適用することができる。


符号の説明

- [0055] 1 静電容量センサ
- 2 検出電極
- 1 1 発振器
- 1 2 比較器
- 1 3 クロック生成器
- 1 4 分周器
- 2 1 スイッチトキャパシタ
- 3 1 ウィーンブリッジ型発振器
- 3 2 ・ 3 3 スイッチトキャパシタ
- A 演算増幅器
- C 静電容量
- R 抵抗又は等価抵抗
- f_{CLK} クロック周波数
- f_{OSC} , f_{WIEN} 発振周波数
- f_{SW} スイッチング周波数
- f_{ref} 基準周波数

請求の範囲


- [請求項1] 検出電極の静電容量又はその変化を検出する静電容量センサであって、
- 前記検出電極を備え、前記静電容量及び抵抗の積に基づく発振周波数で発振する発振器と、
- 前記発振器の発振周波数を基準周波数と比較して、前記静電容量に対応する信号を出力する比較器とを備えており、
- 前記発振器は、前記抵抗を実現するスイッチトキャパシタを備えており、
- 前記比較器の基準周波数と、前記スイッチトキャパシタのスイッチング周波数とを提供するクロック生成器をさらに備えることを特徴とする静電容量センサ。
- [請求項2] 前記発振器は、ウィーンブリッジ型発振器であることを特徴とする請求項1に記載の静電容量センサ。
- [請求項3] 前記発振器における少なくとも前記検出電極を除く構成、前記比較器、及び前記クロック生成器は、1つの集積回路内に形成されていることを特徴とする請求項1又は2に記載の静電容量センサ。
- [請求項4] 前記比較器は、前記発振器からの発振周波数の信号を、前記基準周波数を提供するクロック信号で計数するカウンタ回路を備えることを特徴とする請求項1から3までの何れか1項に記載の静電容量センサ。
- [請求項5] 前記クロック生成器からのクロック信号を分周し、分周したクロック信号を前記スイッチトキャパシタに供給する分周器をさらに備えることを特徴とする請求項1から4までの何れか1項に記載の静電容量センサ。

1




- 1: 静電容量センサ
- 2: 検出電極
- 11: 発振器
- 12: 比較器
- 13: クロック生成器
- 14: 分周器
- 21: スイッチトキャパシタ

[図2]




[図3]



- 1: 静電容量センサ
- 2: 検出電極
- 12: 比較器
- 13: クロック生成器
- 14: 分周器
- 31: ウィーンブリッジ型発振器
- 32・33: スイッチトキャパシタ

- 1: 静電容量センサ
2: 検出電極
3: IC
12: 比較器
13: クロック生成器
14: 分周器
31: ウィーンブリッジ型発振器
32・33: スイッチトキャパシタ

[図5]



101: 静電容量形近接センサ
111: 発振器
112: 判定回路
113: 検出電極

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/061397

A. CLASSIFICATION OF SUBJECT MATTER

H03K17/955(2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H03K17/74-17/98

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2014
Kokai Jitsuyo Shinan Koho	1971-2014	Toroku Jitsuyo Shinan Koho	1994-2014

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2003-43156 A (Hideo GOTO et al.), 13 February 2003 (13.02.2003), fig. 3, 4; paragraphs [0003], [0004] (Family: none)	1-5
A	JP 2009-239666 A (NEC Electronics Corp.), 15 October 2009 (15.10.2009), fig. 14; paragraph [0003] & US 2009/0243632 A1	1-5

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance
 "E" earlier application or patent but published on or after the international filing date
 "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
 "O" document referring to an oral disclosure, use, exhibition or other means
 "P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
 "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
 "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
 "&" document member of the same patent family

Date of the actual completion of the international search
30 June, 2014 (30.06.14)

Date of mailing of the international search report
08 July, 2014 (08.07.14)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. H03K17/955 (2006.01) i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H03K17/74-17/98

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2014年
日本国実用新案登録公報	1996-2014年
日本国登録実用新案公報	1994-2014年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2003-43156 A（後藤英夫（他1名））2003.02.13, 第3, 4図, 段落3, 4（ファミリーなし）	1-5
A	JP 2009-239666 A（NECエレクトロニクス株式会社）2009.10.15, 第14図, 段落3 & US 2009/0243632 A1	1-5

☐ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

30.06.2014

国際調査報告の発送日

08.07.2014

国際調査機関の名称及びあて先

日本国特許庁（I S A/J P）
郵便番号100-8915
東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

柳下 勝幸

5 X

9561

電話番号 03-3581-1101 内線 3596