(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2016 年 8 月 4 日(04.08.2016)

WIPO | PCT

(10) 国際公開番号
WO 2016/121698 A1

(51) 国際特許分類:
H05B 33/14 (2006.01)　*H01L 27/15* (2006.01)
G09F 9/30 (2006.01)　*H01L 29/06* (2006.01)
G09F 9/302 (2006.01)　*H01L 29/786* (2006.01)
H01L 21/336 (2006.01)　*H01L 33/06* (2010.01)

(21) 国際出願番号: PCT/JP2016/052029

(22) 国際出願日: 2016 年 1 月 25 日(25.01.2016)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2015-014573 2015 年 1 月 28 日(28.01.2015) JP

(71) 出願人: 株式会社ジャパンディスプレイ(JAPAN DISPLAY INC.) [JP/JP]; 〒1050003 東京都港区西新橋三丁目７番１号 Tokyo (JP).

(72) 発明者: 佐藤　敏浩(SATO, Toshihiro); 〒1050003 東京都港区西新橋三丁目７番１号　株式会社ジャパンディスプレイ内 Tokyo (JP).

(74) 代理人: 特許業務法人はるか国際特許事務所(HARUKA PATENT & TRADEMARK ATTORNEYS); 〒1600023 東京都新宿区西新宿三丁目１番４号　ウエル新都心ビル４階 Tokyo (JP).


(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE,

[続葉有]

(54) **Title**: DISPLAY DEVICE

(54) 発明の名称 : 表示装置



(57) **Abstract**: A selection transistor (10) and a light emission transistor (20) are provided to a pixel. The selection transistor (10) has a gate electrode (14) connected to a scan line (51), a first source/drain electrode (12) connected to a signal line (52), and a second source/drain electrode (13). The light emission transistor (20) has: a gate electrode (21) connected to the second source/drain electrode (13) of the selection transistor (10); a first electrode (22) connected to a first wiring (53); a second electrode (23) connected to a second wiring (54); and a channel layer (24) containing quantum dots. In the light emission transistor (20), carriers flowing through the channel layer (24) cause the quantum dots to emit light.

(57) 要約: 画素には、選択トランジスタ（１０）と発光トランジスタ（２０）とが設けられる。選択トランジスタ（１０）は、走査線（５１）に接続されているゲート電極（１４）と、信号線（５２）に接続されている第１のソース・ドレイン電極（１２）と、第２のソース・ドレイン電極（１３）とを有している。発光トランジスタ（２０）は、選択トランジスタ（１０）の第２のソース・ドレイン電極（１３）に接続されているゲート電極（２１）と、第１の配線（５３）に接続されている第１の電極（２２）と、第２の配線（５４）に接続されている第２の電極（２３）と、量子ドットを含んでいるチャネル層（２４）とを有している。発光トランジスタ（２０）は、チャネル層（２４）を流れるキャリアにより量子ドットを発光させる。

WO 2016/121698 A1

ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告（条約第 21 条(3)）

— 補正された請求の範囲及び説明書（条約第 19 条(1)）

明　細　書

発明の名称 ： 表示装置

技術分野

[0001] 本発明は量子ドットを利用する表示装置に関する。

背景技術

[0002] ドット状の領域に電荷を閉じ込めることのできる量子ドット（量子箱）が知られている。量子ドットは、一般的に、数百～数千個程度の原子から構成された微粒子である。特表２０１０－５２０６０３号公報（以下において文献１と称する）は、量子ドットを用いたアクティブマトリックス型表示装置を開示している。この表示装置は、各画素に、量子ドットを含む発光層を２つの電極で挟む無機発光ダイオードを有している。また、文献１の表示装置は、パワートランジスタと、選択トランジスタと、保持容量（文献１においてストレージキャパシタ）とを各画素に有している。パワートランジスタは無機発光ダイオードに供給する電流を制御する。選択トランジスタは、走査線（文献１においてセレクトライン）と信号線（文献１においてデータライン）とに接続され、信号線から受ける信号に応じた電圧をパワートランジスタのゲートに加える。保持容量はパワートランジスタのゲートの電圧を維持する。特開２０１０－２０９１４１号公報には、量子ドットを含む発光層を２つの電極で挟む発光デバイスが開示されている。

発明の概要

発明が解決しようとする課題

[0003] 近年、表示装置の高精細化が進んでいる。表示装置をさらに高精細化しようとすると、１つの画素のサイズがますます小さくなるので、多くの回路素子（上述のトランジスタやキャパシタ）を各画素に設けることが難しくなる。

[0004] 本発明の目的は、量子ドットを利用し、且つ、各画素に設けられる回路素子の数を低減できる表示装置を提供することにある。

課題を解決するための手段

[0005] 本発明に係る表示装置は、複数の画素と、走査線と、信号線と、第１の配線と、第２の配線と、を有している。前記複数の画素のうち少なくとも１つの画素は、前記走査線に接続されているゲート電極と、前記信号線に接続されている第１のソース・ドレイン電極と、第２のソース・ドレイン電極とを有している選択トランジスタと、前記選択トランジスタの前記第２のソース・ドレイン電極を通して前記少なくとも１つの画素の階調値に応じた電圧が加えられるゲート電極と、前記第１の配線に接続されている第１の電極と、前記第２の配線に接続されている第２の電極と、量子ドットを含んでいるチャネル層とを有し、前記チャネル層を流れるキャリアにより前記量子ドットを発光させる発光トランジスタとを有している。

図面の簡単な説明

[0006] [図1]本発明の一実施形態に係る表示装置の斜視図である。

[図2]各画素に形成される回路の例を示す図である。

[図3A]各画素に設けられる発光トランジスタの一例の概略を示す平面図である。

[図3B]図３Ａに示す発光トランジスタの断面図である。

[図4]発光トランジスタの変形例を示す図である。

[図5]図４に示す発光トランジスタの製造工程を示す図である。

[図6]発光トランジスタの変形例を示す図である。

[図7]図６に示す発光トランジスタの製造工程を示す図である。

[図8]発光トランジスタのさらに別の変形例を示す図である。

[図9]発光トランジスタのさらに別の変形例を示す図である。

[図10A]ＴＦＴ基板の平面図である。

[図10B]図１０Ａに示すＴＦＴ基板の拡大図である。

[図11]図１０に示すＸＩ－ＸＩ線での断面図である。

[図12]ＴＦＴ基板の変形例を示す断面図である。

[図13A]ＴＦＴ基板のさらに別の変形例を示す平面図である。

[図13B]図１３Ａに示すＴＦＴ基板の拡大図である。

[図14]図１３に示すＸＩＶ－ＸＩＶ線での断面図である。

[図15]ＴＦＴ基板のさらに別の変形例を示す断面図である。

発明を実施するための形態

[0007] 以下、本発明の一実施形態について説明する。本明細書の開示は本発明の一例にすぎず、本発明の主旨を保った適宜変更であって当業者が容易に想到し得るものは本発明の範囲に含まれる。また、図で示す各部の幅、厚さ及び形状等は模式的に表される場合があり、それらは本発明の解釈を限定するものではない。

[0008] 図１は本発明の実施形態に係る表示装置１の斜視図である。表示装置１はＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板２を有している。表示装置１はＴＦＴ基板２と対向する対向基板３を有してもよい。対向基板３は設けられていなくてもよい。表示装置１は、垂直方向と水平方向に並んでいる複数の画素を有している。表示装置１は、互いに異なる色でそれぞれ発光する複数の画素を含んでいることが好ましい。画素の色は、例えば赤、緑、及び青の３色や、赤、緑、青、白の４色などである。画素の色として、シアン、マゼンタ、イエローが含まれてもよい。

[0009] 図２は各画素に形成される回路の例を示す図である。この回路はＴＦＴ基板２に形成されている。図３Ａ及び図３Ｂは、後述する発光トランジスタ２０の一例の概略を示す図であり、図３Ａは平面図であり、図３Ｂは図３Ａのｂ－ｂ線での断面図である。

[0010] 図２に示すように、表示装置１は、複数の走査線５１と複数の信号線５２とを有している。走査線５１と信号線５２は互いに直交している。走査線５１は図示しない走査線駆動回路に接続され、走査線駆動回路から走査信号が加えられる。信号線５２は図示しない信号線駆動回路に接続され、信号線駆動回路から各画素の階調値に応じた信号（電圧）が加えられる。表示装置１は、第１配線５３と、第１配線５３とは異なる電位に設定されている第２配線５４とを有している。一例では、第１配線５３の電位と第２配線５４の電

位は一定である。図２の第１配線５３と第２配線５４は、走査線５１に沿った方向に伸びているが、これらの配線５３、５４の延伸方向はこれに限られない。

[0011] 各画素は選択トランジスタ１０と発光トランジスタ２０とを有している。選択トランジスタ１０は、走査線５１に接続されているゲート電極１４と、信号線５２に接続されている第１ソース・ドレイン電極１２と、第２ソース・ドレイン電極１３とを有している。

[0012] 発光トランジスタ２０は、選択トランジスタ１０の第２ソース・ドレイン電極１３に接続されているゲート電極２１を有している。ゲート電極２１には、第２ソース・ドレイン電極１３を通して画素の階調値に応じた電圧が加えられる。ゲート電極２１は直接的に第２ソース・ドレイン電極１３に接続されてもよいし、他の回路素子を通して間接的に第２ソース・ドレイン電極１３に接続されてもよい。また、発光トランジスタ２０は、第１配線５３に電気的に接続されている第１電極２２と、第２配線５４に電気的に接続されている第２電極２３とを有している。ＴＦＴ基板２の積層構造において、第１配線５３と第１電極２２は互いに異なる導電層に形成されてもよいし、第１配線５３と第１電極２２は同じ導電層に形成されてもよい。第１配線５３と第１電極２２が同じ導電層に形成される場合、第１配線５３の一部が第１電極２２として機能してもよい。同様に、第２配線５４と第２電極２３は互いに異なる導電層に形成されてもよいし、第２配線５４と第２電極２３は同じ導電層に形成されてもよい。第２配線５４と第２電極２３が同じ導電層に形成される場合、第２配線５４の一部が第２電極２３として機能してもよい。

[0013] 図３Ａ及び図３Ｂに示すように、発光トランジスタ２０は量子ドットを含んでいるチャネル層２４を有し、チャネル層２４を流れるキャリアによって量子ドットを発光させる。量子ドットは、ドット状の領域に電荷を閉じ込めることのできる半導体微粒子である。量子ドットは、一般的に、数百～数千個程度の原子から構成された数ｎｍ～２０ｎｍ程度の粒径を有する。量子ド

ットは、例えば、半導体粒子（コア部）と、このコア部の表面を覆う、コア部よりもバンドギャップエネルギーの大きいシェル部とを有するコアシェル型構造を有する。

[0014] コア部の微粒子としては、電子とホールの再結合により可視光を発するものが用いられる。コア部の材料には、具体的には、ＩＩ－ＶＩ族半導体化合物（例えば、ＭｇＳ、ＭｇＳｅ、ＭｇＴｅ、ＣａＳ、ＣａＳｅ、ＣａＴｅ、ＳｒＳ、ＳｒＳｅ、ＳｒＴｅ、ＢａＳ、ＢａＳｅ、ＢａＴｅ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＨｇＳ、ＨｇＳｅ及びＨｇＴｅ）や、ＩＩＩ－Ｖ族半導体化合物（例えば、ＡｌＮ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＡｓ、ＧａＰ、ＧａＮ、ＧａＳｂ、ＩｎＮ、ＩｎＡｓ、ＩｎＰ、ＩｎＳｂ、ＴｉＮ、ＴｉＰ、ＴｉＡｓ及びＴｉＳｂ）、ＩＶ族半導体（例えば、Ｓｉ、Ｇｅ及びＰｂ）半導体化合物又は半導体を含有する半導体結晶を用いることができる。また、コア部の材料には、ＩｎＧａＰのような３元素以上を含んだ半導体化合物を含む半導体結晶を用いてもよい。シェル部の材料としては、コア部の材料よりも大きなバンドギャップエネルギーを有する半導体材料を用いることが望ましい。このような材料を用いることにより、量子ドットのコア部に電荷を効果的に閉じ込めることができる。このようなコアシェル構造（コア／シェル）としては、例えば、ＣｄＳｅ／ＺｎＳ、ＣｄＳｅ／ＺｎＳｅ、ＣｄＳｅ／ＣｄＳ、ＣｄＴｅ／ＣｄＳ、ＩｎＰ／ＺｎＳ、Ｇａｐ／ＺｎＳ、Ｓｉ／ＺｎＳ、ＩｎＮ／ＧａＮ、ＩｎＰ／ＣｄＳＳｅ、ＩｎＰ／ＺｎＳｅＴｅ、ＩｎＧａＰ／ＺｎＳｅ、ＩｎＧａＰ／ＺｎＳ、Ｓｉ／ＡｌＰ、ＩｎＰ／ＺｎＳＴｅ、ＩｎＧａＰ／ＺｎＳＴｅ、ＩｎＧａＰ／ＺｎＳＳｅ等を例示できる。

[0015] 量子ドットの作成方法としては公知の方法を用いることができる。例えば、気相合成法や液相合成法、固相合成法、真空合成法等を用いることができる。液相合成法においては、ホットソープ法、逆ミセル法、ソルボサーマル法、ハイドロサーマル法、共沈法等の合成方法を利用することができる。

[0016] 量子ドットはそのサイズ（粒径）に応じた色（波長）の光を発する。した

がって、チャネル層２４に含まれる量子ドットのサイズは、量子ドットが可視光を発するように制御されている。具体的には、チャネル層２４の量子ドットのサイズは、例えば、赤色光や、緑色光、青色光を発するように制御される。

[0017] チャネル層２４は、量子ドットが混合されているホスト材料を有してもよい。ホスト材料としては、有機ＥＬで用いられている有機ホスト材料が利用できる。例えば、トリフェニルアミン誘導体や、アリールアミン誘電体、オキサジアゾール誘導体、アントラセン誘導体、カルバゾール誘導体、フェナントロリン類などをホスト材料として用いることができる。ここで、トリフェニルアミン誘導体は、例えば、Ｎ，Ｎ’－ビス－（３－メチルフェニル）－Ｎ，Ｎ’－ビス－（フェニル）－ベンジジン（ＴＰＤ）、４，４’，４”－トリス（３－メチルフェニルフェニルアミノ）トリフェニルアミン（ＭＴＤＡＴＡ）である。アリールアミン誘電体は、例えば、ビス（Ｎ－（１－ナフチル－Ｎ－フェニル）ベンジジン）（α－ＮＰＤ）である。オキサジアゾール誘導体は、例えば、（２－（４－ビフェニリル）－５－（４－ｔｅｒｔ－ブチルフェニル）－１，３，４－オキサジアゾール）（ＰＢＤ）である。アントラセン誘導体は、例えば、９，１０－ジ－２－ナフチルアントラセン（ＤＮＡ）である。カルバゾール誘導体は、４，４－Ｎ，Ｎ’－ジカルバゾール－ビフェニル（ＣＢＰ）、１，４－ビス（２，２－ジフェニルビニル）ベンゼン（ＤＰＶＢｉ）である。フェナントロリン類は、例えば、バソキュプロイン、バソフェナントロリン等である。また、電子輸送性材料であるフタロシアニン誘導体、ポリチオフェン誘導体、ポリフィリン誘導体がホスト材料として利用されてもよい。

[0018] 表示装置１の一例では、ゲート電極２１は、チャネル層２４を挟んで、電極２２、２３とは反対側に形成される。図３Ａ及び図３Ｂにおいては、チャネル層２４の下側にゲート電極２１が形成され、第１電極２２と第２電極２３はチャネル層２４の下側に形成されている。第１電極２２はチャネル層２４の一方の縁に接続し、第２電極２３は、チャネル層２４の反対側の縁に接

続している。チャネル層２４は、チャネル幅の方向（図３ＡにおいてＤｗ方向）に細長い矩形である。チャネル層２４のチャネル幅は画素のサイズ（図３ＡにおいてＳ）に対応していることが望ましい。ゲート電極２１は絶縁層３１上に形成されている。絶縁層３１よりも低い層に選択トランジスタ１０が形成される。絶縁層３１は、後において説明するように、例えばアクリル樹脂で形成され、平坦な表面を有する平坦化膜として機能する。ゲート電極２１は絶縁層３２で覆われている。絶縁層３２は、例えば、ＳｉＯ２によって形成される。チャネル層２４は絶縁層３２上に形成されている。チャネル層２４は、図３Ａ及び図３Ｂに示すように、絶縁層３３によって覆われてもよい。この場合、第１電極２２と第２電極２３は、スルーホールを介して、チャネル層２４に接続してもよい。図３Ａ及び図３Ｂの例とは異なり、第１電極２２と第２電極２３は、チャネル層２４上に直接形成されてもよい。

[0019] ゲート電極２１、第１の電極２２、及び第２の電極２３の材料としては、アルミニウム、銀、銅、ニッケルなどの金属を用いることができる。これらの電極の材料として、ＩＴＯやＩＺＯなどの透明導電材料が用いられてもよい。表示装置１がトップエミッション型である場合には、ゲート電極２１は光を反射する反射面を有する。反射面は、例えば、アルミニウムや、銀などの金属によって形成される。表示装置１がボトムエミッション型である場合には、ゲート電極２１は上述の透明導電材料によって形成される。ゲート電極２１は複数の導電層を有してもよい。第１電極２２の材料と第２電極２３の材料は互いに異なっていてもよい。第１電極２２と第２電極２３として異なる材料を用いることにより、第１電極２２の仕事関数と第２電極２３の仕事関数とを異ならせることができ、その結果、チャネル層２４へのキャリア注入効率を向上できる。

[0020] チャネル層２４は上述した量子ドットとホスト材料とによって構成される。チャネル層２４は、第１電極２２に接触している領域（第１の領域２４ａ）と、第２の電極２３に接触している領域（第２の領域２４ｂ）と、第１の領域２４ａと第２の領域２４ｂの間の領域である第３の領域２４ｃとを有し

ている。第１の領域２４ａと第２の領域２４ｂのうち少なくとも一方の領域は、第３の領域２４ｃとは異なる組成を有してもよい。例えば、第１の領域２４ａと第２の領域２４ｂとには、イオン（例えば、リチウムイオン、カリウムイオン、アルゴンイオン、窒素イオンや水素イオン）が不純物としてドープされていてもよい。こうすることにより、第１電極２２又は第２電極２３からのキャリア注入効率を増すことができる。不純物は必ずしもこのようなイオンでなくてもよい。

[0021] 図２に示すように、各画素には、選択トランジスタ１０の第２ソース・ドレイン電極１３に接続される保持容量２６が設けられてもよい。選択トランジスタ１０がオン状態にあるときに画素の階調値に応じた電圧が信号線５２に加えられると、保持容量２６に電荷が蓄えられる。その結果、選択トランジスタ１０がオフ状態になったのちも、発光トランジスタ２０のゲート電極２１の電位が維持される。保持容量２６の他方の電極は、例えば第１配線５３に接続される。保持容量２６は、例えば、図３Ａ及び図３Ｂに示す絶縁層３１よりも低い層に形成される。

[0022] チャネル層２４が両極性を有する場合、すなわちチャネル層２４がホール輸送性と電子輸送性とを有する場合、発光トランジスタ２０は次のように動作し得る。第１電極２２と第２電極２３との間の電位差により、例えば、第１電極２２からチャネル層２４に電子が注入され、第２電極２３からチャネル層２４にホールが注入される。ゲート電極２１の電位は、注入されたキャリア（電子とホール）がチャネル層２４の中央付近（チャネルの中央付近）に向かって移動するように設定される。キャリアはホスト材料を移動したり、隣接する量子ドット間をトンネリング現象やホッピング現象などによって移動すると考えられる。電子とホールは、チャネル層２４の中央付近において量子ドットに取り込まれ再結合し、励起子を生成する。その結果、量子ドットは発光する。チャネル層２４のキャリア輸送量は、第１電極２２と第２電極２３間の電位差だけでなく、ゲート電極２１の電位にも依存すると考えられる。すなわち、ゲート電極２１に電圧が印加されていない状態ではチャ

ネル層２４は高い絶縁性を有する。ゲート電極２１に電圧を印加することにより、チャネル層２４の電気伝導度を上昇できると考えられる。また、量子ドットの電子密度はゲート電極２１の電位に依存する。量子ドット間の電子の移動は、量子ドットの電子密度に依存すると考えられる。例えば、各量子ドットにおける電子密度が高い場合には、電子は隣の量子ドットの電子との相互作用により量子ドットに閉じ込められ、量子ドット間を移動することができなくなる。これらの理由から、ゲート電極２１の電位によって電子とホールの再結合確率を制御でき、発光輝度を制御できる。

[0023] ホスト材料における量子ドットの濃度はチャネル層２４において必ずしも均一でなくてもよい。すなわち、ホスト材料における量子ドットの濃度はチャネル長の方向に勾配を有してもよい。例えば、量子ドットの濃度はチャネル層２４の中央付近ではその他の部分（第１電極２２に近い部分、及び第２電極２３に近い部分）よりも薄くてもよい。こうすることにより、チャネル層２４における発光領域が中央付近に局在化することを抑えることができる。

[0024] チャネル層２４が単極性を有する場合、すなわち、チャネル層２４がホール輸送性と電子輸送性のうち一方だけを有する場合、発光トランジスタ２０は次のように動作し得る。チャネル層２４が例えば電子輸送性を有し、第１電極２２が第２電極２３よりも低電位に設定されている場合、第１電極２２からチャネル層２４に電子が注入される。注入された電子は、第２電極２３に向けて輸送される。電子の輸送過程における電子と量子ドットとの衝突により量子ドットが励起されたり、電子の輸送過程において電子が量子ドット内の高エネルギー準位に入ると考えられる。そのため、量子ドットは失活により発光する。また、ホールが第２電極２３からチャネル層２４に僅かに注入される場合、第２電極２３との接触領域でホールと電子とが量子ドットに取り込まれ、再結合して励起子を生成する。その結果、量子ドットは発光し得る。電子とホールは、チャネル層２４の中央付近において量子ドットに取り込まれ再結合し、励起子を生成する。その結果、量子ドットは発光する。

チャネル層２４のキャリア輸送量は、第１電極２２と第２電極２３間の電位差だけでなく、ゲート電極２１の電位にも依存すると考えられる。すなわち、ゲート電極２１に電圧が印加されていない状態ではチャネル層２４は高い絶縁性を有する。ゲート電極２１に電圧を印加することにより、チャネル層２４の電気伝導度を上昇できると考えられる。また、量子ドットの電子密度はゲート電極２１の電位に依存する。量子ドット間の電子の移動は、量子ドットの電子密度に依存すると考えられる。例えば、各量子ドットにおける電子密度が高い場合には、電子は隣の量子ドットの電子との相互作用により量子ドットに閉じ込められ、量子ドット間を移動することができなくなる。これらの理由から、ゲート電極２１の電位によって電子とホールの再結合確率を制御でき、発光輝度を制御できる。

[0025] 走査線駆動回路から走査線にオン電圧（走査信号）が加えられると、選択トランジスタ１０がオン状態となる。このとき、信号線には画素の階調値に応じた電圧（階調信号）が信号線駆動回路から加えられる。その結果、選択トランジスタ１０を通して発光トランジスタ２０のゲート電極２１に階調値に応じた電圧が加えられる。その結果、チャネル層２４に階調値に応じたキャリアが流れる。

[0026] 図４は発光トランジスタ２０の変形例を示す断面図である。この図に示すように、発光トランジスタ２０は、チャネル層２４を挟んでゲート電極２１とは反対側に補助電極２５を有してもよい。一例では、補助電極２５はゲート電極２１と同電位に設定される。補助電極２５を設けることにより、チャネル層２４におけるキャリアの輸送量やキャリア密度が制御し易くなり、発光トランジスタ２０の動作の安定化を図ったり、発光トランジスタ２０の動作の経時的変化を抑えることができる。補助電極２５の材料には、アルミニウム、銀、銅、ニッケルなどの金属を用いることができる。補助電極２５の材料には、ＩＴＯやＩＺＯなどの透明導電材料が用いられてもよい。表示装置１がトップエミッション型である場合には、補助電極２５は透明導電材料によって形成される。表示装置１がボトムエミッション型である場合には、

補助電極２５は、光を反射する反射面を有する。反射面は、例えば、アルミニウムや、銀などの金属によって形成される。

[0027] 図５は発光トランジスタ２０の製造工程の一例を示す図である。図５（ａ）に示すように、まず、絶縁層３１上にゲート電極２１を形成する。ゲート電極２１は、スパッタリング法や、蒸着法などによって形成できる。ゲート電極２１を絶縁層３２で覆う。次に、図５（ｂ）に示すように、チャネル層２４を絶縁層３２上に形成する。チャネル層２４は上述した材料によって形成される。チャネル層２４は、例えば、塗布法や転写法などによって形成できる。塗布法では、量子ドットとホスト材料とを含む塗布溶液を絶縁層３２上に塗布する。転写法では、フィルム上に塗布法又は蒸着法で形成したチャネル層を絶縁層３２上に貼り合わせ、チャネル層を絶縁層３２に転写する。そして、チャネル層２４を絶縁層３３で覆う。次に、図５（ｃ）に示すように、絶縁層３３上に補助電極２５を形成する。補助電極２５も、スパッタリング法や、蒸着法などによって形成できる。そして、図５（ｄ）に示すように、窒素イオンや水素イオンをチャネル層２４の第１の領域２４ａと第２の領域２４ｂとに打ち込む。図５（ｄ）の工程では、補助電極２５がマスクとして機能してもよいし、専用のマスクが利用されてもよい。次に、絶縁層３３にスルーホールを形成する。スルーホールは、チャネル層２４の第１の領域２４ａに対応する位置及び第２の領域２４ｂに対応する位置に形成される。そして、図５（ｅ）に示すように、第１電極２２及び第２電極２３を絶縁層３３上に形成し、これらの電極２２、２３をスルーホールを介してチャネル層２４に接続する。電極２２、２３は例えばスパッタリング法や蒸着法などによって形成できる。補助電極２５を有していない発光トランジスタ２０、すなわち図３Ａ及び図３Ｂに示す発光トランジスタ２０を形成する場合には、図５（ｄ）の工程において、絶縁層３３上にマスクを配置して、窒素イオンや水素イオンをチャネル層２４に打ち込む。

[0028] 図６は発光トランジスタ２０の変形例を示す断面図である。この図に示すように、ゲート電極２１は、チャネル層２４に対して、第１電極２２及び第

２電極２３と同じ側に形成されてもよい。図６においては、チャネル層２４は絶縁層３５によって覆われ、ゲート電極２１は絶縁層３５上に形成されている。絶縁層３５は、例えば、ＳｉＯ２によって形成される。ゲート電極２１は絶縁層３６によって覆われている。絶縁層３６はＳｉＯ２やＳｉＮによって形成される。絶縁層３６上に第１電極２２及び第２電極２３が形成されている。第１電極２２及び第２電極２３は、絶縁層３５、３６に形成されているスルーホールを介して、チャネル層２４に接続されている。図６に示すように、チャネル層２４を挟んでゲート電極２１とは反対側に補助電極２５が設けられている。すなわち、チャネル層２４の下側に補助電極２５が形成され、チャネル層２４と補助電極２５との間に絶縁層３４が形成されてもよい。絶縁層３４も、例えば、ＳｉＯ２によって形成される。図６の例では、補助電極２５は、平坦化膜として機能する上述の絶縁層３１上に形成されている。補助電極２５は必ずしも形成されていなくてもよい。図６の例においても、チャネル層２４の第１の領域２４ａ（第１電極２２が接触している領域）と第２の領域２４ｂ（第２電極２３が接触している領域）のうち少なくとも一方の領域は、それらの間の領域である第３の領域２４ｃとは異なる組成を有してもよい。例えば、第１の領域２４ａと第２の領域２４ｂとには、イオン（例えば、窒素イオンや水素イオン）が不純物としてドープされていてもよい。不純物は必ずしもこのようなイオンでなくてもよい。

[0029] 図７は図６に示す発光トランジスタ２０の製造工程の一例を示す図である。図７（ａ）に示すように、絶縁層３１上に補助電極２５を形成する。補助電極２５は、補助電極２５も、スパッタリング法や、蒸着法などによって形成できる。そして、補助電極２５を絶縁層３４で覆う。次に、図７（ｂ）に示すように、絶縁層３４上にチャネル層２４を形成する。チャネル層２４は、図５の例と同様に、例えば塗布法や転写法などによって形成できる。そして、チャネル層２４を絶縁層３５で覆う。次に、図７（ｃ）に示すように、絶縁層３５上にゲート電極２１を形成する。ゲート電極２１は、例えば、スパッタリング法や蒸着法などによって形成できる。その後、窒素イオンや水

素イオンをチャネル層２４の第１の領域２４ａと第２の領域２４ｂとに打ち込む。この工程では、ゲート電極２１がマスクとして機能してもよいし、専用のマスクが利用されてもよい。次に、図７（ｄ）に示すように、ゲート電極２１を絶縁層３６で覆う。そして、絶縁層３５、３６にスルーホールを形成する。スルーホールは、チャネル層２４の第１の領域２４ａに対応する位置及び第２の領域２４ｂに対応する位置に形成される。その後、第１電極２２及び第２電極２３を絶縁層３６上に形成し、これらの電極２２、２３をスルーホールを介してチャネル層２４に接続する。電極２２、２３は、スパッタリング法や蒸着法などによって形成できる。補助電極２５を有していない発光トランジスタ２０を形成する場合には、絶縁層３１上にチャネル層２４を形成し、その後、図７（ｃ）及び（ｄ）に示す工程を行う。

[0030] 図８は発光トランジスタ２０のさらに別の変形例を示す断面図である。この図に示すように、ゲート電極２１、第１電極２２、及び第２電極２３はチャネル層２４の下側に形成されてもよい。ゲート電極２１は絶縁層３１上に形成され、上述の絶縁層３２で覆われている。絶縁層３２上に第１電極２２及び第２電極２３が形成されている。また、絶縁層３２上にチャネル層２４が形成されている。チャネル層２４の一方の縁部は第１電極２２上に形成され、チャネル層２４の反対側の縁部は第２電極２３上に形成されている。チャネル層２４は絶縁層３７で覆われている。絶縁層３７上には補助電極２５が形成されてもよい。補助電極２５は必ずしも形成されなくてもよい。

[0031] 図９は発光トランジスタ２０のさらに別の変形例を示す断面図である。この図の例では、図８と同様に、ゲート電極２１、第１電極２２、及び第２電極２３はチャネル層２４の下側に形成されている。この図９の例では、チャネル層２４の第１の領域２４ａ（第１電極２２が接触している領域）と第２の領域２４ｂ（第２電極２３が接触している領域）は、それらの間の領域である第３の領域２４ｃとは異なる組成を有している。例えば、第１の領域２４ａと第２の領域２４ｂとには、イオン（例えば、窒素イオンや水素イオン）が不純物としてドープされる。不純物は必ずしもこのようなイオンでなく

てもよい。図９で示すチャネル層２４は、チャネル層２４の縁部が第１電極２２と第２電極２３の間に位置するように形成されている。こうすることにより、コンタクトホールを通して電極２２、２３とチャネル層２４とを接続するよりも接触面積を拡大できる。その結果、電極２２、２３とチャネル層２４との間の電気抵抗が低減し、確実な電気的接続が確保され得る。各電極２２、２３の断面形状にはテーパ角が設けられてもよい。すなわち、電極２２、２３とチャネル層２４との接触面には斜面が設けられてもよい。こうすることにより、接触面積をさらに拡大でき、また表面反射により発光効率を向上できる。なお、図９によって、チャネル層２４の縁部は電極２２、２３の上側には配置されていてもよい。

[0032] 図１０及び図１１は表示装置１が備えるＴＦＴ基板２の一例を示す図である。図１０Ａは平面図である。図１０Ｂは図１０Ａの拡大図である。図１１は図１０Ｂに示すＸＩ－ＸＩ線で得られる断面図である。

[0033] 図１１に示すように、ＴＦＴ基板２はガラスや樹脂などで形成される基板４０を有している。表示装置１がトップエミッション型である場合には、基板４０は透明でもよいし、不透明でもよい。表示装置１がボトムエミッション型である場合には、基板４０は透明基板である。基板４０上に選択トランジスタ１０が形成される。一例では、基板４０上に半導体層１１が形成される。半導体層１１は、例えば非晶質シリコンであるが、多結晶シリコンや、有機半導体、金属酸化物半導体などが半導体層１１として用いられてもよい。基板４０上にＳｉＯ２やＳｉＮの下地層４１が形成され、下地層４１上に半導体層１１が形成されてもよい。半導体層１１は絶縁層４２で覆われ、絶縁層４２上にゲート電極１４が形成される。走査線５１は半導体層１１と同じ導電層に形成されてもよい。ゲート電極１４は層間絶縁層４３で覆われ、層間絶縁層４３上に第１ソース・ドレイン電極１２と第２ソース・ドレイン電極１３とが形成される。ソース・ドレイン電極１２、１３はスルーホールを介して半導体層１１に接続される。ソース・ドレイン電極１２、１３はパッシベーション膜４４によって覆われる。選択トランジスタ１０の積層構造

は図１１に示すものに限られない。例えば、選択トランジスタ１０はゲート電極１４の上側に半導体層１１が形成されてもよい。

[0034] パッシベーション膜４４上に上述の絶縁層３１が形成されている。絶縁層３１は、例えば平坦化された表面を有する平坦化膜として機能する。平坦化膜は例えばアクリル樹脂で形成される。絶縁層３１上に発光トランジスタ２０が形成される。

[0035] 一例では、図３Ａ及び図３Ｂの例と同様に、絶縁層３１上にゲート電極２１が形成される。ゲート電極２１はスルーホールを介して選択トランジスタ１０の第２ソース・ドレイン電極１３に接続される。スルーホールは絶縁層３１とパッシベーション膜４４とに形成される。ゲート電極２１の上側に、量子ドットを含むチャネル層２４が形成される。ゲート電極２１は絶縁層３２によって覆われ、絶縁層３２上にチャネル層２４が形成される。チャネル層２４は、隣接する２つの画素の間で分離している。すなわち、一方の画素のチャネル層２４と他方の画素のチャネル層２４は接続していない。図１１に示すように、ゲート電極２１はチャネル層２４よりも大きなサイズを有してもよい。すなわち、チャネル層２４は、平面視において、ゲート電極２１の外周縁の内側に存在してもよい。こうすることにより、チャネル層２４に凹凸が生じることを抑えることができる。表示装置１は例えばトップエミッション型である。この場合、ゲート電極２１は上述したように反射面を有する。ゲート電極２１の全体が光を反射する材料で形成されてもよいし、ゲート電極２１が複数の導電層によって構成され、その一部が光を反射する材料で形成されてもよい。

[0036] 表示装置１は、上述したように、互いに異なる色で発光する複数の画素を有している。例えば、表示装置１は、図１０Ａ及び図１０Ｂに示すように、赤画素（Ｒ）、緑画素（Ｇ）、及び青画素（Ｂ）の３つの画素を有する。量子ドットの発光波長（色）は、量子ドットのサイズに依存する。したがって、表示装置１の一例では、複数の画素のチャネル層２４はサイズの異なる複数種類の量子ドットをそれぞれ含んでいる。すなわち、第１の色の画素（例

えば、赤画素（Ｒ））のチャネル層２４と、第２の色の画素（例えば、緑画素（Ｇ））のチャネル層２４と、第３の色の画素（例えば、青画素（Ｂ））のチャネル層２４は、互いにサイズが異なる３種類の量子ドットをそれぞれ含んでいる。

[0037] 量子ドットのサイズは、色が異なる複数の画素において同じでもよい。例えば、第１の色の画素（例えば、赤画素（Ｒ））の量子ドットと、第２の色の画素（例えば、緑画素（Ｇ））の量子ドットと、第３の色の画素（例えば、青画素（Ｂ））の量子ドットは、同じサイズを有してもよい。この場合、カラーフィルター又は色変換フィルターを利用して、各画素の色を実現してもよい。カラーフィルターや色変換フィルターは、対向基板３に形成されてもよいし、ＴＦＴ基板２に形成されてもよい。この場合、各画素のチャネル層２４は、サイズの異なる複数種類の量子ドットを含んでもよい。例えば、チャネル層２４は、サイズの異なる量子ドットでそれぞれ形成される複数の層を有してもよい。すなわち、チャネル層２４は、第１のサイズを有する量子ドットの層と、第２のサイズを有する量子ドットの層と、第３のサイズを有する量子ドットの層を有してもよい。量子ドットの層の数は３つより多くてもよいし、３つより少なくてもよい。

[0038] チャネル層２４上に第１電極２２と第２電極２３とが形成される。第１電極２２はチャネル層２４の一方の縁部に電気的に接続し、第２電極２３はチャネル層２４の反対側の縁部に電気的に接続している。第１電極２２、第２電極２３、及びチャネル層２４は、図１１に示すように、保護膜４９によって覆われてもよい。そして、保護膜４９の上側に対向基板３（図１）が配置されてもよい。

[0039] 図１１に示すように、絶縁層３２上に、各画素に開口を有する絶縁層３８が形成されてもよい。絶縁層３８の開口の位置はゲート電極２１の位置に対応している。チャネル層２４は絶縁層３８の開口の内側に形成され、絶縁層３２を挟んでゲート電極２１と対向している。絶縁層３８の材料としては例えばアクリル樹脂が利用されてよい。第１電極２２と第２電極２３は絶縁層

３８上に形成さている。電極２２、２３の一部はチャネル層２４上に位置し、チャネル層２４に接続している。

[0040] ＴＦＴ基板２には、上述したように、第１配線５３と第２配線５４とが形成される。一例では、図１１に示すように、配線５３、５４は絶縁層３８上に形成される。この場合、第１配線５３の一部が第１電極２２となり、第２配線５４の一部が第２電極２３となる。配線５３、５４が形成される層は、図１１に示すものに限られない。後において説明するように、第１配線５３と第２配線５４はチャネル層２４よりも下の層に形成されてもよい。

[0041] 図１０Ｂに示すように、互いに色が異なる複数の画素（図１０Ａ及び図１０Ｂの例では、赤画素（Ｒ）、緑画素（Ｇ）、青画素（Ｂ））は、水平方向において規則的に並んでいる。各画素は矩形であり、垂直方向における画素の幅は、水平方向における画素の幅よりも大きい（図１０Ａ及び図１０ＢではＶ方向が垂直方向であり、Ｈ方向が水平方向である）。チャネル層２４も画素の形状に合わせて矩形である。第１電極２２はチャネル層２４の垂直方向における一方の縁部に接続し、第２電極２３はチャネル層２４の垂直方向における反対側の縁部に接続している。第１電極２２と第２電極２３が設けられる位置は図１０Ａ及び図１０Ｂの例に限られない。例えば、第１電極２２はチャネル層２４の水平方向における一方の縁部に接続し、第２電極２３はチャネル層２４の水平方向における反対側の縁部に接続してもよい。すなわち、第１の方向におけるチャネル層２４の幅が、第１の方向に直交する第２の方向における幅よりも大きい場合、第１電極２２と第２電極２３は第２の方向において互いに反対側に位置してもよい。

[0042] ＴＦＴ基板２は複数の画素行Ｌを有している（図１０Ａ及び図１０Ｂにおいては、各画素行Ｌに添字ｎ～ｎ＋３が付されている）。複数の画素は各画素行Ｌにおいて一方向に並んでいる。各画素行Ｌは水平方向に並ぶ複数の画素によって構成されている。複数の画素行Ｌは垂直方向に並んでいる。図１０Ａ及び図１０Ｂに示すように、色が異なる複数の画素（図１０Ａ及び図１０Ｂの例では、赤画素（Ｒ））、緑画素（Ｇ）、及び青画素（Ｂ））が各画

素行において規則的に並んでもよいし、図１０Ａ及び図１０Ｂの例とは異なり、同じ色の画素が各画素行において並んでもよい。

[0043] 第１配線５３は、隣接する２つの画素行Ｌの間に形成され、水平方向に伸びている第１延伸部５３ａを含んでいる。そして、第１配線５３の第１延伸部５３ａは、隣接する２つの画素行Ｌに含まれる複数の画素のチャネル層２４に接続している。すなわち、第１配線５３の第１延伸部５３ａは、隣接する２つの画素行Ｌに含まれる画素の第１電極２２を構成している。第１配線５３は複数の第１延伸部５３ａを含んでいる。また、第１配線５３は、垂直方向に伸び且つ複数の第１延伸部５３ａを繋ぐ第２延伸部５３ｂを含んでいる。

[0044] 第１配線５３と同様に、第２配線５４も、隣接する２つの画素行Ｌの間に形成されている第１延伸部５４ａを含んでいる。そして、第２配線５４の第１延伸部５４ａは、隣接する２つの画素行Ｌに含まれる画素のチャネル層２４に接続している。すなわち、第２配線５４の第１延伸部５４ａは、隣接する２つの画素行Ｌに含まれる複数の画素の第２電極２３を構成している。第２配線５４は複数の第１延伸部５４ａを含んでいる。また、第２配線５４は、垂直方向に伸び且つ複数の第１延伸部５４ａを繋ぐ第２延伸部５４ｂを含んでいる。第１配線５３の第１延伸部５３ａと第２配線５４の第１延伸部５４ａは垂直方向に交互に並んでいる。第１配線５３の第２延伸部５３ｂと第２配線５４の第２延伸部５４ｂは、水平方向に並ぶ複数の画素を挟んで互いに反対側に位置している。配線５３、５４のレイアウトは必ずしも図１０Ａ及び図１０Ｂに示すものに限られない。垂直方向に並ぶ複数の第１延伸部５３ａ、５４ａには一斉に電圧が加えられなくてもよい。例えば、複数の第１延伸部５３ａ、５４ａには、画素行ごとに所定の方式で順番に電圧が加えられてよい。この場合、配線５３、５４のそれぞれは第２延伸部５３ｂ、５４ｂを含んでいなくてもよい。

[0045] 上述したように、各画素には保持容量２６が形成されている。保持容量２６は対向する２つの電極２６ａ、２６ｂを有している。第１電極２６ａは、

図１１に示すように、例えば選択トランジスタ１０の半導体層１１と同じ層に形成される。第２電極２６ｂは、例えば絶縁層４２上に形成される。第２電極２６ｂは、ソース・ドレイン電極１２、１３と同様に、層間絶縁層４２上に形成されてもよい。電極２６ａ、２６ｂのうち一方の電極は、選択トランジスタ１０の第２ソース・ドレイン電極１３に接続され、他方の電極は例えば第１配線５３にスルーホールを介して接続される。

[0046] 図１２はＴＦＴ基板２の変形例を示す断面図である。この図では、これまで説明した箇所と同一箇所には同一符号を付している。この図に示すように、各画素の発光トランジスタ２０は、チャネル層２４を挟んでゲート電極２１とは反対側に位置する補助電極２５を有してもよい。この図の例では、チャネル層２４上に絶縁層３９が形成されている。そして、補助電極２５は絶縁層３９上に形成されている。補助電極２５は例えばスルーホール（不図示）を介してゲート電極２１に接続される。

[0047] 図１３及び図１４はＴＦＴ基板２のさらに別の変形例を示す断面図である。図１３Ａは平面図である。図１３Ｂは図１３Ａの拡大図である。図１４は図１３Ｂに示すＸＩＶ－ＸＩＶ線で得られる断面図である。この図では、これまで説明した箇所と同一箇所には同一符号を付している。

[0048] この図の例では、第１配線５３と第２配線５４はチャネル層２４よりも下の層に形成されている。具体的には、第１配線５３と第２配線５４はパッシベーション膜４４上に形成され、絶縁層３１によって覆われている。第１電極２２と第２電極２３は、スルーホールを介して、第１配線５３と第２配線５４とにそれぞれ接続されている。第１配線５３は、上述したように、隣接する２つの画素行Ｌの間に形成されている第１延伸部５３ａを有している。第１延伸部５３ａは絶縁層３１、３２、３８に形成されているスルーホールを介して、第１電極２２に接続されている。同様に、第２配線５４は、隣接する２つの画素行Ｌの間に形成されている第１延伸部５４ａを有している。第１延伸部５４ａは絶縁層３１、３２、３８に形成されているスルーホールを介して、第２電極２３に接続されている。図１３Ａ、図１３Ｂ、及び図１

４の例においても、補助電極２５が、チャネル層２４を挟んで、ゲート電極２１とは反対側に位置する形成されてもよい。

[0049] 図１５はＴＦＴ基板２のさらに別の変形例を示す断面図である。この図では、これまで説明した箇所と同一箇所には同一符号を付している。

[0050] この図の例では、絶縁層３１上に絶縁層３８が形成されている。絶縁層３８は、上述したように、各画素に開口を有している。ゲート電極２１とチャネル層２４は絶縁層３８の開口の内側に形成されている。具体的には、ゲート電極２１上に絶縁層３２が形成され、絶縁層３２上にチャネル層２４が形成されている。絶縁層３８は、開口の内周面に、傾斜面３８ａを有している。ゲート電極２１の外周部２１ａは絶縁層３８の傾斜面３８ａ上に形成されている。このため、ゲート電極２１の外周部２１ａは、各画素の中心に向かって斜め上方に傾斜している。また、この図の例では、ゲート電極２１はチャネル層２４からの光を反射する反射面を有している。ゲート電極２１の外周部２１ａによると、チャネル層２４から出て基板４０に沿った方向に進む光がゲート電極２１の外周部２１ａで反射され、表示装置１の表面から出る。図１５の例では、各画素は、チャネル層２４を挟んでゲート電極２１とは反対側に位置する補助電極２５を含んでいる。補助電極２５は必ずしも形成されていなくてもよい。

[0051] 発光トランジスタ２０の積層構造は図１１、図１２、図１４、及び図１５に示すものに限られない。例えば、ゲート電極２１、第１電極２２、及び第２電極２３は、チャネル層２４に対して同じ側に形成されてもよい。例えば、図１１、図１２、及び図１４に示す積層構造において、ゲート電極２１は、チャネル層２４の上側に形成されてもよい。この場合、ゲート電極２１は絶縁層によって覆われ、この絶縁層の上側に第１電極２２、及び第２電極２３とが形成されてもよい。

請求の範囲

[請求項1] 複数の画素と、

走査線と、

信号線と、

第１の配線と、

第２の配線と、を有し、

前記複数の画素のうち少なくとも１つの画素は、

前記走査線に接続されているゲート電極と、前記信号線に接続されている第１のソース・ドレイン電極と、第２のソース・ドレイン電極とを有している選択トランジスタと、

前記選択トランジスタの前記第２のソース・ドレイン電極を通して前記少なくとも１つの画素の階調値に応じた電圧が加えられるゲート電極と、前記第１の配線に接続されている第１の電極と、前記第２の配線に接続されている第２の電極と、量子ドットを含んでいるチャネル層とを有し、前記チャネル層を流れるキャリアにより前記量子ドットを発光させる発光トランジスタと、

を有している表示装置。

[請求項2] 前記発光トランジスタの前記チャネル層は前記発光トランジスタの前記ゲート電極の上側に形成され、

前記発光トランジスタの前記第１の電極と前記第２の電極は前記チャネル層の上側に形成されている

請求項１に記載の表示装置。

[請求項3] 前記発光トランジスタの前記ゲート電極は、前記量子ドットからの光を反射する反射面を有している

請求項２に記載の表示装置。

[請求項4] 前記発光トランジスタの前記ゲート電極と前記第１の電極と前記第２の電極は、前記チャネル層の上側に形成されている

請求項１に記載の表示装置。

[請求項5] 前記複数の画素のそれぞれに開口を有している絶縁層をさらに備え

前記発光トランジスタの前記チャネル層は前記絶縁層の前記開口の内側に配置され、

前記発光トランジスタの前記第１の電極と前記第２の電極は前記チャネル層と前記絶縁層の上側に形成されている

請求項１に記載の表示装置。

[請求項6] 前記絶縁層の前記開口は、その内周面に、傾斜面を有し、

前記発光トランジスタの前記チャネル層と前記発光トランジスタの前記ゲート電極は前記絶縁層の前記開口の内側に形成され、

前記発光トランジスタの前記ゲート電極の外周部は前記絶縁層の前記開口の傾斜面に形成されている

請求項５に記載の表示装置。

[請求項7] 前記発光トランジスタは、前記チャネル層を挟んで前記ゲート電極とは反対側に形成されている補助電極を有している

請求項１に記載の表示装置。

[請求項8] 前記複数の画素は、前記少なくとも１つの画素として、第１の画素と前記第１の画素に隣接する第２の画素とを含み、

前記第１の画素の量子ドットのサイズと、前記第２の画素の量子ドットのサイズは互いに異なっている

請求項１に記載の表示装置。

[請求項9] 前記複数の画素は、前記少なくとも１つの画素として、第１の画素と第２の画素と第３の画素と第４の画素とを有し、

前記第１の画素と前記第２の画素は第１の行を構成し、

前記第３の画素と前記第４の画素は第２の行を構成し、

前記第１の配線と前記第２の配線のうちの一方の配線は、前記第１の行と前記第２の行との間に位置し、前記第１の画素と前記第２の画素と第３の画素と第４の画素の前記チャネル層に接続している

請求項１に記載の表示装置。

[請求項10] 前記第１の配線と前記第２の配線は交互に並んでいる
請求項９に記載の表示装置。

[請求項11] 前記発光トランジスタの前記チャネル層は、前記第１の電極に接触している第１の領域と、前記第２の電極に接触している第２の領域と、前記第１の領域と前記第２の領域との間の領域である第３の領域とを有し、
前記第１の領域と前記第２の領域のうち少なくとも一方の領域には、不純物が添加されている
請求項１に記載の表示装置。

補正された請求の範囲
[2016年6月10日 (10.06.2016) 国際事務局受理]

[請求項1] （補正後）複数の画素と、

走査線と、

信号線と、

第１の配線と、

第２の配線と、

前記複数の画素のそれぞれに開口を有している絶縁層と、を有し、

前記複数の画素のうち少なくとも１つの画素は、

前記走査線に接続されているゲート電極と、前記信号線に接続されている第１のソース・ドレイン電極と、第２のソース・ドレイン電極とを有している選択トランジスタと、

前記選択トランジスタの前記第２のソース・ドレイン電極を通して前記少なくとも１つの画素の階調値に応じた電圧が加えられるゲート電極と、前記第１の配線に接続されている第１の電極と、前記第２の配線に接続されている第２の電極と、量子ドットを含んでいるチャネル層とを有し、前記チャネル層を流れるキャリアにより前記量子ドットを発光させる発光トランジスタと、を有し、

前記発光トランジスタの前記チャネル層は前記絶縁層の前記開口の内側に配置され、

前記発光トランジスタの前記第１の電極と前記第２の電極は前記チャネル層と前記絶縁層の上側に形成されている

ことを特徴とする表示装置。

[請求項2] （補正後）前記発光トランジスタの前記チャネル層は前記発光トランジスタの前記ゲート電極の上側に形成されている

請求項１に記載の表示装置。

[請求項3] 前記発光トランジスタの前記ゲート電極は、前記量子ドットからの光を反射する反射面を有している

請求項２に記載の表示装置。

[請求項4] 前記発光トランジスタの前記ゲート電極と前記第１の電極と前記第２の電極は、前記チャネル層の上側に形成されている
請求項１に記載の表示装置。

[請求項5] （削除）

[請求項6] （補正後）前記絶縁層の前記開口は、その内周面に、傾斜面を有し、
前記発光トランジスタの前記チャネル層と前記発光トランジスタの前記ゲート電極は前記絶縁層の前記開口の内側に形成され、
前記発光トランジスタの前記ゲート電極の外周部は前記絶縁層の前記開口の傾斜面に形成されている
請求項１に記載の表示装置。

[請求項7] 前記発光トランジスタは、前記チャネル層を挟んで前記ゲート電極とは反対側に形成されている補助電極を有している
請求項１に記載の表示装置。

[請求項8] 前記複数の画素は、前記少なくとも１つの画素として、第１の画素と前記第１の画素に隣接する第２の画素とを含み、
前記第１の画素の量子ドットのサイズと、前記第２の画素の量子ドットのサイズは互いに異なっている
請求項１に記載の表示装置。

[請求項9] 前記複数の画素は、前記少なくとも１つの画素として、第１の画素と第２の画素と第３の画素と第４の画素とを有し、
前記第１の画素と前記第２の画素は第１の行を構成し、
前記第３の画素と前記第４の画素は第２の行を構成し、
前記第１の配線と前記第２の配線のうちの一方の配線は、前記第１の行と前記第２の行との間に位置し、前記第１の画素と前記第２の画素と第３の画素と第４の画素の前記チャネル層に接続している
請求項１に記載の表示装置。

[請求項10] 前記第１の配線と前記第２の配線は交互に並んでいる

請求項９に記載の表示装置。

[請求項11] 前記発光トランジスタの前記チャネル層は、前記第１の電極に接触している第１の領域と、前記第２の電極に接触している第２の領域と、前記第１の領域と前記第２の領域との間の領域である第３の領域とを有し、

前記第１の領域と前記第２の領域のうち少なくとも一方の領域には、不純物が添加されている

請求項１に記載の表示装置。

[請求項12] （追加）前記チャネル層における前記量子ドットの濃度は、前記第１電極と前記第２電極の間で勾配を有している

請求項１に記載の表示装置。

条約第１９条（１）に基づく説明書

１．補正の内容

請求項５の構成を請求項１に組み入れ、請求項５を削除した。

請求項１の補正により請求項２及び請求項６にも補正が必要となったため、これらを補正した。

請求項１２を追加した。

２．説明

請求項１に次の事項を追加した。


Ａ：複数の画素のそれぞれに開口を有している絶縁層

Ｂ：発光トランジスタのチャネル層は絶縁層の開口の内側に配置されている


Ｃ：発光トランジスタの第１の電極と第２の電極はチャネル層と絶縁層の上側に形成されている

上述のＡ、Ｂ及びＣの構成は、いずれの引用文献にも開示されていない。


[図1]




[図2]




[図3A]



[図3B]




[図4]




[図5]


(a)


32
21
31


(b)


24
32
21
31


(c)


25
24
33
32
21
31


(d)


24
25
33
24a
24b
32
21
31

(e)



22
25
24
23
33
24a
24b
32
21
31

[図6]




[図7]


(a)


34
25
31


(b)


24
35
34
25
31


(c)


21
35
24a
24b
24
34
25
31


(d)


22
21
36
23
35
24a
24b
24
34
25
31


[図8]




[図9]




[図10A]




[図10B]




[図11]


2
53
22
20
24
23
54
49
24a
24b
38
32
21
26
26b 26a
31
10
14
12
13
44
43
42
41
11
40


[図12]


2
20
25
49
22
24
23
39
39
24a
24b
38
32
21
26
10
31
26b 26a
14
12
13
44
43
42
41
11
40


[図13A]




[図13B]



[図14]


2
20
22
23
49
24
24a
24b
38
32
53a
21
26
31
10
14
26b
26a
54a
12
13
44
43
42
41
11
40

[図15]


2
20
21a
22
25
23
49
24a
24
24b
39
32
38
53a
10
38a
21
26
38a
54a
31
26b
26a
14
12
13
44
43
42
41
11
40

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2016/052029

A. CLASSIFICATION OF SUBJECT MATTER
H05B33/14(2006.01)i, *G09F9/30*(2006.01)i, *G09F9/302*(2006.01)i, *H01L21/336*(2006.01)i, *H01L27/15*(2006.01)i, *H01L29/06*(2006.01)i, *H01L29/786*(2006.01)i, *H01L33/06*(2010.01)i

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
H05B33/14, G09F9/30, G09F9/302, H01L21/336, H01L27/15, H01L29/06, H01L29/786, H01L33/06

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2016
Kokai Jitsuyo Shinan Koho	1971-2016	Toroku Jitsuyo Shinan Koho	1994-2016

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2009-206505 A (Semiconductor Energy Laboratory Co., Ltd.), 10 September 2009 (10.09.2009), paragraphs [0019] to [0137]; fig. 1 to 13 & US 2009/0189161 A1 paragraphs [0036] to [0154]; fig. 1A to 13B & EP 2085958 A2	1-11
Y	JP 2008-053293 A (Sony Corp.), 06 March 2008 (06.03.2008), paragraphs [0014], [0021], [0037], [0041], [0054]; fig. 1 to 4 & US 2008/0149921 A1 paragraphs [0018], [0021], [0028], [0060], [0064], [0078] to [0082]; fig. 1A to 4C	1-11

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
01 April 2016 (01.04.16)	12 April 2016 (12.04.16)

Name and mailing address of the ISA/	Authorized officer
Japan Patent Office 3-4-3,Kasumigaseki,Chiyoda-ku, Tokyo 100-8915,Japan	Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2016/052029

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 2012/0280208 A1 (Jain Faquir Chand), 08 November 2012 (08.11.2012), entire text; all drawings (Family: none)	1-11
A	JP 9-260611 A (Toshiba Corp.), 03 October 1997 (03.10.1997), entire text; all drawings (Family: none)	1-11
A	JP 2014-078381 A (Konica Minolta, Inc.), 01 May 2014 (01.05.2014), entire text; all drawings (Family: none)	1-11

国際調査報告

国際出願番号　ＰＣＴ／ＪＰ２０１６／０５２０２９

Ａ．　発明の属する分野の分類（国際特許分類（ＩＰＣ））

Int.Cl.　H05B33/14(2006.01)i, G09F9/30(2006.01)i, G09F9/302(2006.01)i, H01L21/336(2006.01)i, H01L27/15(2006.01)i, H01L29/06(2006.01)i, H01L29/786(2006.01)i, H01L33/06(2010.01)i

Ｂ．　調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

Int.Cl.　H05B33/14, G09F9/30, G09F9/302, H01L21/336, H01L27/15, H01L29/06, H01L29/786, H01L33/06

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０１６年
日本国実用新案登録公報	１９９６－２０１６年
日本国登録実用新案公報	１９９４－２０１６年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

Ｃ．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
Y	JP 2009-206505 A (株式会社半導体エネルギー研究所) 2009.09.10, 段落［００１９］－［０１３７］, 図１－１３ & US 2009/0189161 A1 (段落[0036]－[0154], FIG. 1A－13B) & EP 2085958 A2	１－１１
Y	JP 2008-053293 A (ソニー株式会社) 2008.03.06, 段落［００１４］, ［００２１］, ［００３７］, ［００４１］, ［００５４］, 図１－４ & US 2008/0149921 A1 (段落[0018], [0021], [0028], [0060], [0064], [0078]－[0082], FIG. 1A－4C)	１－１１

☑　Ｃ欄の続きにも文献が列挙されている。　　☐　パテントファミリーに関する別紙を参照。

＊　引用文献のカテゴリー
「Ａ」特に関連のある文献ではなく、一般的技術水準を示すもの
「Ｅ」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「Ｌ」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「Ｏ」口頭による開示、使用、展示等に言及する文献
「Ｐ」国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
「Ｔ」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「Ｘ」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Ｙ」特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「＆」同一パテントファミリー文献

国際調査を完了した日	国際調査報告の発送日
０１．０４．２０１６	１２．０４．２０１６

国際調査機関の名称及びあて先
日本国特許庁（ＩＳＡ／ＪＰ）
郵便番号１００－８９１５
東京都千代田区霞が関三丁目４番３号

特許庁審査官（権限のある職員）　２Ｏ　４０７４
大竹　秀紀
電話番号　０３－３５８１－１１０１　内線　３２７１

C（続き）．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
A	US 2012/0280208 A1 (Jain Faquir Chand) 2012.11.08, 全文全図（ファミリーなし）	１－１１
A	JP 9-260611 A（株式会社東芝）1997.10.03, 全文全図（ファミリーなし）	１－１１
A	JP 2014-078381 A（コニカミノルタ株式会社）2014.05.01, 全文全図（ファミリーなし）	１－１１