



# (12) 发明专利申请

(10) 申请公布号 CN 102279728 A

(43) 申请公布日 2011. 12. 14

(21) 申请号 201110228930. 9

(22) 申请日 2011. 08. 10

(71) 申请人 北京百度网讯科技有限公司  
地址 100085 北京市海淀区上地十街 10 号  
百度大厦 2 层

(72) 发明人 欧阳剑 林仕鼎 杨震原

(74) 专利代理机构 深圳市威世博知识产权代理  
事务所 (普通合伙) 44280  
代理人 何青瓦 李庆波


(51) Int. Cl.  
G06F 9/30 (2006. 01)  
G06F 13/16 (2006. 01)

权利要求书 2 页 说明书 8 页 附图 5 页

(54) 发明名称  
数据存储设备及数据计算方法

### (57) 摘要

本申请公开了一种数据存储设备及数据计算方法。一种数据存储设备包括：计算模块、读写控制模块和存储介质；所述读写控制模块，用于根据接收到的数据计算请求，将所述存储介质中的源数据传输至所述计算模块，其中，数据在所述读写控制模块与所述计算模块之间以片内方式进行传输；所述计算模块，用于根据所述数据计算请求，对所述源数据进行计算，得到计算结果。本申请实施例所提供的技术方案，在数据存储设备中集成计算模块，从而使得计算功能可以在存储设备内部实现，不需要经过低速 I/O 总线，而在存储设备内部，读写控制模块与计算模块之间可以进行高速片内数据传输，这样可以显著降低数据传输时延，提高计算处理效率。



1. 一种数据存储设备,该设备包括:计算模块、读写控制模块和存储介质;  
所述读写控制模块,用于根据接收到的数据计算请求,将所述存储介质中的源数据传输至所述计算模块,其中,数据在所述读写控制模块与所述计算模块之间以片内方式进行传输;  
所述计算模块,用于根据所述数据计算请求,对所述源数据进行计算,得到计算结果。
2. 根据权利要求1所述的设备,其特征在于,所述读写控制模块,还用于根据所述数据计算请求,对所述计算模块的计算结果进行分配处理。
3. 根据权利要求1所述的设备,其特征在于,所述读写控制模块,包括:  
请求接收单元,用于接收系统CPU发送的数据计算请求;  
源数据读取控制单元,用于根据所述数据计算请求,从所述存储介质中读取源数据;  
源数据发送控制单元,用于将所述源数据读取单元读取的源数据,发送至所述计算模块。
4. 根据权利要求3所述的设备,其特征在于,所述读写控制模块,还包括:  
第一计算结果处理单元,用于将所述计算模块的计算结果返回给所述系统CPU。
5. 根据权利要求3所述的设备,其特征在于,所述读写控制模块,还包括:  
第二计算结果处理单元,用于将所述计算模块的计算结果写入所述存储介质。
6. 根据权利要求1所述的设备,其特征在于,所述计算模块,包括以下一种或多种计算功能单元,以完成不同类型的运算操作:  
算数单元、过滤单元、排序单元、归并单元。
7. 根据权利要求1所述的设备,其特征在于,所述计算模块与所述读写控制模块为:  
同一FPGA芯片中的不同逻辑单元。
8. 根据权利要求1所述的设备,其特征在于,所述计算模块与所述读写控制模块为:  
同一ASIC/SOC芯片中的不同处理核心。
9. 一种数据计算方法,所述方法数据存储设备中实现,所述数据存储设备包括计算模块、读写控制模块和存储介质,所述方法包括:  
读写控制模块根据接收到的数据计算请求,将所述存储介质中的源数据传输至所述计算模块;  
计算模块根据所述数据计算请求,对所述源数据进行计算,得到计算结果;  
其中,所述计算模块、读写控制模块和存储介质位于相同的数据存储设备中,数据在所述读写控制模块与所述计算模块之间以片内方式进行传输。
10. 根据权利要求9所述的方法,其特征在于,还包括:  
所述读写控制模块根据所述数据计算请求,对所述计算模块的计算结果进行分配处理。
11. 根据权利要求9所述的方法,其特征在于,所述将所述存储介质中的源数据传输至所述计算模块:包括:  
从所述存储介质中读取源数据;  
将所读取的源数据发送至所述计算模块。
12. 根据权利要求10所述的方法,其特征在于,所述对所述计算模块的计算结果进行分配处理,包括:

将所述计算模块的计算结果返回给所述系统 CPU。

13. 根据权利要求 10 所述的方法,其特征在于,所述对所述计算模块的计算结果进行分配处理,包括:

将所述计算模块的计算结果写入所述存储介质。

14. 根据权利要求 9 所述的方法,其特征在于,所述对所述源数据进行计算,包括以下一种或多种计算方式:

算数计算、过滤计算、排序计算、归并计算。

## 数据存储设备及数据计算方法

### 技术领域

[0001] 本申请涉及计算机应用技术领域,特别是涉及数据存储设备及数据计算方法。

### 背景技术

[0002] 数据存储和数据计算,是计算机的两项基本功能,在现有的计算机体系结构中,存储和计算两项功能是由计算机的不同部分完成。其中,数据存储在硬盘等存储设备中,而数据计算是由 CPU 完成。当计算机需要进行计算操作时,首先需要将数据从存储设备读取到内存中,然后再将数据从内存读取到 CPU 中进行计算,计算完成后,先将计算结果写入内存,然后再将计算结果从内存中写入存储设备。

[0003] 根据以上描述可知,在一次完整的计算流程中,至少需要经历两次内存与存储设备之间的数据传输。参见图 1 所示,在现有的计算机体系结构中,内存与存储设备之间的数据传输是通过 I/O 总线(输入输出总线,例如 PCIE 总线、SATA 总线等)实现的,相对于 CPU 与内存之间的内存总线而言,I/O 总线的传输速率较低,成为系统的传输瓶颈,为了完成一次计算,需要多次使用低速的 I/O 总线传输数据,造成很大的数据时延,从而影响系统整体的处理效率。

### 发明内容

[0004] 为解决上述技术问题,本申请实施例提供一种数据存储设备及数据计算方法,以提高计算机进行计算时的处理效率,技术方案如下:

[0005] 一种数据存储设备,该设备包括:计算模块、读写控制模块和存储介质;

[0006] 所述读写控制模块,用于根据接收到的数据计算请求,将所述存储介质中的源数据传输至所述计算模块,其中,数据在所述读写控制模块与所述计算模块之间以片内方式进行传输;

[0007] 所述计算模块,用于根据所述数据计算请求,对所述源数据进行计算,得到计算结果。

[0008] 在本申请的一种实施方式中,所述读写控制模块,还用于根据所述数据计算请求,对所述计算模块的计算结果进行分配处理。

[0009] 在本申请的一种实施方式中,所述读写控制模块,包括:

[0010] 请求接收单元,用于接收系统 CPU 发送的数据计算请求;

[0011] 源数据读取控制单元,用于根据所述数据计算请求,从所述存储介质中读取源数据;

[0012] 源数据发送控制单元,用于将所述源数据读取单元读取的源数据,发送至所述计算模块。

[0013] 在本申请的一种实施方式中,所述读写控制模块,还包括:

[0014] 第一计算结果处理单元,用于将所述计算模块的计算结果返回给所述系统 CPU。

[0015] 在本申请的一种实施方式中,所述读写控制模块,还包括:

- [0016] 第二计算结果处理单元,用于将所述计算模块的计算结果写入所述存储介质。
- [0017] 在本申请的一种实施方式中,所述计算模块,包括以下一种或多种计算功能单元,以完成不同类型的运算操作:
- [0018] 算数单元、过滤单元、排序单元、归并单元。
- [0019] 在本申请的一种实施方式中,所述计算模块与所述读写控制模块为:
- [0020] 同一 FPGA 芯片中的不同逻辑单元。
- [0021] 在本申请的一种实施方式中,所述计算模块与所述读写控制模块为:
- [0022] 同一 ASIC/SOC 芯片中的不同处理核心。
- [0023] 一种数据计算方法,所述方法数据存储设备中实现,所述数据存储设备包括计算模块、读写控制模块和存储介质,所述方法包括:
- [0024] 读写控制模块根据接收到的数据计算请求,将所述存储介质中的源数据传输至所述计算模块;
- [0025] 计算模块根据所述数据计算请求,对所述源数据进行计算,得到计算结果;
- [0026] 其中,所述计算模块、读写控制模块和存储介质位于相同的数据存储设备中,数据在所述读写控制模块与所述计算模块之间以片内方式进行传输。
- [0027] 在本申请的一种实施方式中,上述方法还包括:
- [0028] 所述读写控制模块根据所述数据计算请求,对所述计算模块的计算结果进行分配处理。
- [0029] 在本申请的一种实施方式中,所述将所述存储介质中的源数据传输至所述计算模块:包括:
- [0030] 从所述存储介质中读取源数据;
- [0031] 将所读取的源数据发送至所述计算模块。
- [0032] 在本申请的一种实施方式中,所述对所述计算模块的计算结果进行分配处理,包括:
- [0033] 将所述计算模块的计算结果返回给所述系统 CPU。
- [0034] 在本申请的一种实施方式中,所述对所述计算模块的计算结果进行分配处理,包括:
- [0035] 将所述计算模块的计算结果写入所述存储介质。
- [0036] 在本申请的一种实施方式中,所述对所述源数据进行计算,包括以下一种或多种计算方式:
- [0037] 算数计算、过滤计算、排序计算、归并计算。
- [0038] 本申请实施例所提供的技术方案,在数据存储设备中集成计算模块,从而使得计算功能可以在存储设备内部实现,不需要经过低速 I/O 总线,而在存储设备内部,读写控制模块与计算模块之间可以进行高速片内数据传输,这样可以显著降低数据传输时延,提高计算处理效率。
- [0039] 此外,本申请所提供的方案,在对存储设备中的数据进行计算时,不需要使用系统 CPU,仅需要在某些情况下,将计算结果通过 I/O 总线传输至系统 CPU,因此大大减少了 I/O 带宽资源和 CPU 资源的占用,这些节省出来的 I/O 带宽资源和 CPU 资源可以供系统的其他应用使用,从而能够在整体上提高系统的处理效率。

## 附图说明

[0040] 为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的附图。

- [0041] 图 1 为现有技术计算机系统的数据计算示意图;
- [0042] 图 2 为现有技术计算过程数据传输流程示意图;
- [0043] 图 3 为本申请实施例数据存储设备的结构示意图;
- [0044] 图 4 为本申请实施例读写控制模块的结构示意图;
- [0045] 图 5 为本申请实施例数据计算请求命令格式的示意图;
- [0046] 图 6 为本申请实施例读写控制模块的另一种结构示意图;
- [0047] 图 7 为本申请实施例数据存储设备一种硬件架构示意图;
- [0048] 图 8 为本申请实施例计算机系统的数据计算示意图;
- [0049] 图 9 为本申请实施例数据计算方法的流程示意图;
- [0050] 图 10 为本申请实施例数据计算方法的另一种流程示意图;
- [0051] 图 11 为本申请实施例计算过程数据传输流程示意图。

## 具体实施方式

[0052] 为了使本领域技术人员更好地理解本申请方案,下面首先对相关的现有技术方案进行简单说明:

[0053] 在图 1 所示的现有计算机体系结构下,一次典型的计算过程,需要涉及以下几个步骤,参见图 2 所示:

- [0054] 1) 系统 CPU 通过低速 I/O 总线向数据存储设备发送数据计算请求;
- [0055] 2) 数据存储设备接收到数据计算请求后,先将计算需要用到的源数据从存储介质中读取到读写控制器中,本步骤中,数据是在数据存储设备内部进行传输;
- [0056] 3) 源数据通过低速 I/O 总线从读写控制器将传送至内存;
- [0057] 4) 源数据通过高速内存总线从内存传送至 CPU;
- [0058] 5) CPU 对源数据进行计算,得到计算结果;
- [0059] 6) 计算结果通过高速内存总线从 CPU 传送至内存;
- [0060] 7) 计算结果通过低速 I/O 总线从内存传送至数据存储设备的读写控制器;
- [0061] 8) 计算结果从读写控制器写回存储介质,本步骤中,数据是在数据存储设备内部进行传输。

[0062] 可见,在上述计算过程中,共涉及内存总线传输、I/O 总线传输和存储设备内部传输三种方式,其中以内存总线传输方式的速率最快,而存储设备内部传输的速率也明显高于外部传输也即 I/O 总线传输的速率,因此, I/O 总线传输的低速率成为了整个系统的瓶颈。

[0063] 此外,在上述计算过程中,共需要经过三次 I/O 总线传输,对应于步骤 1)、步骤 3) 和步骤 7)。发明人在研究过程中又发现以下几点问题:

- [0064] 首先,步骤 1) 需要传输的仅是一条指令,所涉及的数据量较小;

[0065] 其次,在大部分应用中,步骤 7) 中计算结果的数据量都远小于步骤 3) 中源数据的数据量;

[0066] 再次,在某些应用中,可能并不需要将计算结果写回存储设备,因此不需要执行步骤 7) 和步骤 8)。

[0067] 综上所述,将大量的源数据从存储设备通过低速 I/O 总线传输到内存这一步骤,对系统的计算效率影响程度最高。

[0068] 为解决以上技术问题,本申请实施例提供一种数据存储设备及数据计算方法,将计算模块集成在存储设备中,代替系统 CPU 完成计算任务,读写控制模块与计算模块之间可以进行高速片内数据传输,而不需要经过低速 I/O 总线,从而提高计算处理的效率。

[0069] 为了使本领域技术人员更好地理解本申请中的技术方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员所获得的所有其他实施例,都应当属于本申请保护的范围。

[0070] 首先对本申请实施例所提供的一种数据存储设备进行说明,图 3 所示为该设备的结构示意图,其包括以下组成部分:计算模块 110、读写控制模块 120 和存储介质 130。

[0071] 读写控制模块 120,用于根据接收到的数据计算请求,将存储介质 130 中的源数据传输至计算模块 110,其中,数据在所述读写控制模块 120 与所述计算模块 110 之间以片内方式进行传输;

[0072] 计算模块 110,用于根据所述数据计算请求,对所述源数据进行计算,得到计算结果。

[0073] 计算模块 110 得到计算结果之后,可以根据具体数据计算请求的具体需要,对计算结果进行分配处理,例如将计算结果返回给系统 CPU,或者写入存储介质。

[0074] 现有的数据存储设备,一般是由读写控制模块和存储介质组成,与现有技术相比,本申请实施例所提供的数据存储设备中增加了计算模块 110,使得计算功能可以在存储设备内部实现。

[0075] 本申请提供的技术方案,计算和存储是融合在一起的,计算和读写控制功能集成在同一个硬件设备中。当然,在实际的硬件设计实现中,计算模块 110 和计算模块 110 并不需要有明确的物理划分界限。例如在基于 FPGA 的存储设备中,单个 FPGA(现场可编程门阵列)芯片中可以划分一部分逻辑单元用作读写控制,一部分逻辑单元实现通用计算。在基于 ASIC/SOC(特殊应用集成电路/片上系统)的存储设备中,某些 CPU 核心可以作为读写控制器,某些 CPU 核心可以为通用计算服务。这样,读写控制模块 120 和计算模块 110 之间的数据传输在片内完成,可以根据需求自定义总线位宽、频率等传输参数,而且传输协议非常简单,也不需要额外的校验和握手机制,从而能够有效提高传输效率和降低传输时延。

[0076] 相应地,与现有存储设备中的读写控制模块相比,本申请实施例中的读写控制模块 120 除了能够实现基本的对存储介质 130 的读写控制功能外,还提供存储介质 130 与计算模块 110 之间的数据传输功能。

[0077] 图 4 所示为读写控制模块 120 的一种具体的结构示意图,其包括以下组成部分:请求接收单元 121、源数据读取控制单元 122,源数据发送控制单元 123,以下分别进行介绍。

[0078] 请求接收单元 121,用于接收系统 CPU 发送的数据计算请求;

[0079] 与现有读写控制模块相比,本申请实施例中的读写控制模块 120 除了需要处理基本的读、写、擦除等操作外,还需要处理数据计算请求,图 5 示出了一种数据计算请求的命令格式示意图,该命令中包括 6 个字段,分别是:初始地址、数据长度、数据格式、计算类型、目的地址、参数区,各个字段的具体解释如下:

[0080] 初始地址:用来描述源数据的初始地址,典型占用 48bit;

[0081] 数据长度:用来描述源数据的长度,典型占用 48bit;

[0082] 数据格式:用来描述数据格式,例如是 int 型,还是 float 型, double 型或者 byte 型等等,典型占用 8bit;

[0083] 计算类型:用来描述计算的类型,例如加,减,乘,除,求最大,最小, merge, filter 等等,计算类型还可以用来描述计算结果需不需要保存到存储介质和需不需要返回到系统 CPU,典型占用 16bit;

[0084] 目的地址:用来描述在存储介质保存计算结果的目的地址,典型占用 40bit。

[0085] 参数区:用来携带一些计算用到的参数,典型占用 128bit。

[0086] 当然,以上仅是一种数据计算请求的具体命令格式,并不够成对本申请方案的限定,本领域技术人员可以根据实际需求对命令格式进行修改,例如增减字段、调整字段的占用比特等等。

[0087] 源数据读取控制单元 122,用于根据所述数据计算请求,从存储介质 130 中读取源数据;

[0088] 源数据读取控制单元 122 可以根据数据计算请求命令中的“初始地址”字段,从存储介质 130 的相应地址中读取数据,在这一过程中,数据是从存储介质向控制芯片传输。

[0089] 源数据发送控制单元 123,用于将源数据读取单元 122 读取的源数据,发送至计算模块 110。

[0090] 源数据发送控制单元 123 将源数据读取单元 122 读取到的源数据,进一步发送至计算模块 110,由于计算模块 110 和读写控制模块 120 在物理上是集成在一起的,因此,在这一过程中,数据是在片内进行高速传输。

[0091] 计算模块 110 的作用是根据数据计算请求的内容,对读写控制模块 120 传输过来的数据进行计算,得到计算结果。根据具体的计算需求,可以在计算模块 110 中设置一种或多种计算功能单元,以完成不同类型的运算操作,例如算数单元、过滤单元、排序单元、归并单元等等,在本申请实施例中,对此并不需要进行限定。

[0092] 计算模块 110 得到计算结果之后,将计算结果返回给读写控制模块 120,读写控制模块 120 可以根据数据计算请求命令中的“计算类型”字段,对计算结果进行分配,包括将计算结果保存到存储介质和将计算结果返回到系统 CPU。参见图 6 所示,本申请实施例所提供的读写控制模块 120 还可以进一步包括以下组成部分:

[0093] 第一计算结果处理单元 124,用于将所述计算模块的计算结果返回给所述系统 CPU。如果需要将计算结果返回给系统 CPU,那么在这一过程中,数据仍需要经过低速 I/O 总线进行传输,但是相对于源数据而言,计算结果的数据量一般较小,所以对系统整体的影响也并不会很明显。

[0094] 第二计算结果处理单元 125,用于将所述计算模块的计算结果写入所述存储介质。在这一过程中,数据从芯片传输至存储介质,尽管无法达到片内传输的高性能,但是作为存



储设备内部的传输方式,其性能仍然要高于 IO 总线的传输方式。

[0095] 在本申请实施例所提供的存储设备中,存储介质 130 作为数据存储设备中的数据载体,并且接收读写控制模块 120 的读写操作。在本申请实施例中,并不需要对数据存储设备的具体形式进行限定,相应地,作为数据存放载体的存储介质 130 也可以有多种形式,例如机械硬盘中的中的铝合金或玻璃盘片,固态硬盘中的非易失性闪存 (flash) 芯片等等,可以理解的,不同类型的数据存储设备,其读写控制模块自身已经提供了对相应存储介质的读写和运行机制,本申请方案与现有技术的区别在于:读写控制模块 120 进一步提供存储介质 130 与计算模块 110 之间的数据传输功能,因此存储介质形式的不同并不会影响本申请方案的实现。

[0096] 图 7 为本申请实施例数据存储设备的一种具体硬件架构示意图,其中,存储介质 130 为 Nand flash 芯片,读写控制器 120 和计算模块 110 集成在同一个 FPGA 芯片中,读写控制器 120 除了负责对 flash 芯片的基本读写操作之外,还包括多条 flash channel,每个 flash channel 有一个独立 channel engine,实现计算模块 110 与 flash 芯片间的数据传输。计算模块 110 中包括算术,过滤,排序,归并等计算单元,在具体的实现过程中,用户可以灵活扩展或者缩减计算单元的类型。

[0097] 基于本申请方案的具体硬件实现,计算模块相对于 CPU 计算还有两个优势:高效率和低功耗。例如基于 FPGA 的计算模块,可以针对某种计算模型定制计算单元,例如针对浮点对数的运算,CPU 需要数百个 cycle 才能完成,而 FPGA 上能设计出硬件浮点计算器,只需要几个 cycle 就能完成。FPGA 上的计算引擎并发度更高,例如可以实现 32 路或者更高的 SIMD,对应大批量的数据处理尤其适合。另外,FPGA 的功耗要低于系统 CPU 的功耗,把计算工作从 CPU 迁移到数据存储设备内部计算模块,一方面是降低了 IO 总线的数据传输功耗,另一方面也降低了 CPU 的计算功耗。

[0098] 图 8 所示为本申请实施例的一种系统架构图,与图 1 相比,在数据存储设备的内部集成了计算模块,而使得计算功能可以在存储设备内部实现,不需要经过低速的 SATA 或 PCIE 总线。而在存储设备内部,读写控制模块与计算模块之间可以进行片内数据传输,由于片内传输方式可以根据需求自定义总线位宽、频率等传输参数,而且传输协议非常简单,也不需要额外的校验和握手机制,从而能够有效提高传输效率和降低传输时延,提高计算处理效率。

[0099] 为了描述的方便,描述以上装置时以功能分为各种单元分别描述。当然,在实施本申请时可以把各单元的功能在同一个或多个软件和 / 或硬件中实现。以上所描述的装置及系统实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。

[0100] 应用于上述的数据存储设备,本申请实施例还提供一种数据计算方法,参见图 9 所示,包括以下步骤:

[0101] S201 读写控制模块根据接收到的数据计算请求,将所述存储介质中的源数据传输至所述计算模块;

[0102] 与现有存储设备中的读写控制模块相比,本申请实施例中的读写控制模块除了能

够实现基本的对存储介质的读写控制功能外,还提供存储介质与计算模块之间的数据传输功能。

[0103] 本步骤的具体实现,可以包括以下的子步骤:

[0104] S101a,读写控制模块接收系统 CPU 发送的数据计算请求;

[0105] 与现有读写控制模块相比,本申请实施例中的读写控制模块 120 除了需要处理基本的读、写、擦除等操作外,还需要处理数据计算请求,图 5 示出了一种数据计算请求的命令格式示意图,其中各个字段的含义请参见前面实施例的描述,这里不再重复说明。

[0106] S101b,根据所述数据计算请求,从存储介质中读取源数据;

[0107] 读写控制模块可以根据数据计算请求命令中的“初始地址”字段,从存储介质的相应地址中读取数据,在这一过程中,数据是从存储介质向控制芯片传输。

[0108] S101c,将源数据读取单元 2 读取的源数据,发送至计算模块。

[0109] 读写控制模块将 S 101b 中读取到的源数据,进一步发送至计算模块,由于计算模块和读写控制模块在物理上是集成在一起的,因此,在这一过程中,数据是在片内进行高速传输。

[0110] S202 计算模块根据所述数据计算请求,对所述源数据进行计算,得到计算结果;

[0111] 计算模块的作用是根据数据计算请求的内容,对读写控制模块传输过来的数据进行计算,得到计算结果。根据具体的计算需求,可以在计算模块中设置一种或多种计算功能单元,以完成不同类型的运算操作,例如算数单元、过滤单元、排序单元、归并单元等等,在本申请实施例中,对此并不需要进行限定。

[0112] 参见图 10 所示,在本申请的另一个实施例中,在步骤 S203,计算模块得到计算结果之后,将计算结果返回给读写控制模块,读写控制模块可以根据数据计算请求,对计算结果进行分配,分配方式可以包括以下两种:

[0113] a) 将计算结果返回给所述系统 CPU。

[0114] 如果需要将计算结果返回给系统 CPU,那么在这一过程中,数据仍需要经过低速 I/O 总线进行传输,但是相对于源数据而言,计算结果的数据量一般较小,所以对系统整体的影响也并不会很明显。

[0115] b) 将计算结果写入所述存储介质。

[0116] 在这一过程中,数据从芯片传输至存储介质,尽管无法达到片内传输的高性能,但是作为存储设备内部的传输方式,其性能仍然要高于 I/O 总线的传输方式。

[0117] 相应于图 2 所示,应用本申请所提供的技术方案后,一次典型的计算过程,需要涉及以下几个步骤,参见图 11 所示:

[0118] 1) 系统 CPU 通过低速 I/O 总线向数据存储设备发送数据计算请求;本步骤与现有技术相同

[0119] 2) 数据存储设备接收到数据计算请求后,先将计算需要用到的源数据从存储介质中读取到读写控制器中,本步骤中,数据是在数据存储设备内部进行传输,与现有技术相同;

[0120] 3) 源数据通过片内传输方式,传送至计算模块,

[0121] 4) 计算模块对源数据进行计算,得到计算结果;

[0122] 5) 计算结果通过片内传输方式从计算模块传送至读写控制器;

[0123] 6) 计算结果从读写控制器传送至系统 CPU,本步骤中,数据需要通过低速 I/O 总线进行传输,但是数据量较小,而且本步骤在某些情况下不需要执行。

[0124] 7) 计算结果从读写控制器写回存储介质,本步骤中,数据是在数据存储设备内部进行传输,与现有技术相同,且本步骤在某些情况下不需要执行。

[0125] 可见,在本申请方案的计算过程中,大量的源数据不需要经过低速 I/O 总线传输至系统 CPU,取而代之的是高速的片内传输方式。如果计算结果不需要返回系统 CPU,那么仅有步骤 1) 的传输指令需要经过低速 I/O 总线,但是其数据量非常小。即便计算结果需要返回系统 CPU,相对于源数据而言,计算结果的数据量也明显变小,所以不会对系统整体造成过大影响。

[0126] 此外,本申请所提供的方案,在对存储设备中的数据进行计算时,不需要使用系统 CPU,仅需要在某些情况下,将计算结果通过 I/O 总线传输至系统 CPU,因此大大减少了 I/O 带宽资源和 CPU 资源的占用,这些节省出来的 I/O 带宽资源和 CPU 资源可以供系统的其他应用使用,从而能够在整体上提高系统的处理效率。

[0127] 本申请技术方案,可以适用于多种具体业务。以传统数据块业务为例,这些业务需要对数据进行操作,例如在一列数据里面查询,找最大值,求平均等,在传统计算机体现架构里面,需要把整列数据搬到内存,然后完成计算。而应用本申请技术方案,只需要系统 CPU 发起计算请求,然后由数据存储设备的读写控制器从介质里面读出数据,交由片内的计算模块完成计算,向系统 CPU 返回数据量很小的计算结果就可以。

[0128] 再以在互联网应用业务为例,其需要对大批量的数据做合并,排序等操作,应用本申请技术方案,不需要把大批量的源数据通过低速 I/O 传输到内存,而是直接在控制器片内就完成了计算。

[0129] 通过以上的实施方式的描述可知,本领域的技术人员可以清楚地了解到本申请可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在存储介质中,如 ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等等)执行本申请各个实施例或者实施例的某些部分所述的方法。

[0130] 以上所述仅是本申请的具体实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本申请的保护范围。




图 1




图 2




图 3




图 4

初始地址	数据长度	数据格式	计算类型	目的地址	参数区
------	------	------	------	------	-----

图 5




图 6




图 7




图 8




图9




图10




图 11