

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2018 年 10 月 25 日 (25.10.2018)



(10) 国际公布号
WO 2018/192016 A1

(51) 国际专利分类号:
H01L 21/56 (2006.01) *H01L 23/14* (2006.01)
H01L 23/13 (2006.01) *H01L 23/492* (2006.01)

(21) 国际申请号: PCT/CN2017/083463

(22) 国际申请日: 2017 年 5 月 8 日 (08.05.2017)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
2017102671324 2017年4月21日 (21.04.2017) CN

(71) 申请人: 北京大学 (PEKING UNIVERSITY) [CN/CN]; 中国北京市海淀区颐和园路 5 号, Beijing 100871 (CN)。

(72) 发明人: 曾清华 (ZENG, Qinghua); 中国北京市海淀区颐和园路 5 号北京大学, Beijing 100871 (CN)。 陈兢 (CHEN, Jing); 中国北京市海淀区颐和园路 5 号北京大学, Beijing 100871 (CN)。 金玉丰 (JIN, Yufeng); 中国北京市海淀区颐和园路 5 号北京大学, Beijing 100871 (CN)。

(74) 代理人: 北京君尚知识产权代理事务所 (普通合伙) (BEIJING JOYSHINE INTELLECTUAL PROPERTY OFFICE); 中国北京市海淀区北四环西路 68 号左岸工社 1316-1317 室, Beijing 100080 (CN)。

(81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告 (条约第 21 条 (3))。

(54) Title: SILICON ISLAND ARRAY STRUCTURE FOR INCREASING FATIGUE LIFE OF SOLDER BALL, AND FLIP CHIP PACKAGING METHOD

(54) 发明名称: 提高焊球疲劳寿命的硅岛阵列结构及倒装芯片封装方法




图 4

(57) Abstract: A silicon island array structure for increasing the fatigue life of a solder ball. The silicon island array structure is formed on an active surface of an integrated circuit chip in a flip chip packaging structure, and comprises: several cylinder- or mesa-shaped silicon islands arranged in an array. Also provided is a flip chip packaging structure method based on the silicon island array structure. The present invention effectively prevents connections of a packaging structure from becoming ineffective during the thermal expansion process without changing the solder connection structure. In addition, the present invention improves the fatigue life of the connection structure, and ensures stability of the flip chip packaging structure.

(57) 摘要: 一种提高焊球疲劳寿命的硅岛阵列结构, 其形成于倒装芯片封装结构中的集成电路芯片的有源面, 包括: 若干阵列布置的柱状或台状硅岛。同时提供基于前述硅岛阵列结构的倒装芯片封装结构方法。在不改变焊接连接结构的前提下可有效避免封装结构在经历热膨胀过程中出现的连接失效问题。从而提高连接结构的疲劳寿命, 确保倒装芯片封装结构的稳定性。



WO 2018/192016 A1

提高焊球疲劳寿命的硅岛阵列结构及倒装芯片封装方法

技术领域

本发明涉及半导体器件的制造领域，尤其涉及一种提高焊球疲劳寿命的硅岛阵列结构及倒装芯片封装方法。

背景技术

1961 年，IBM 公司发明了应用于集成电路（Integrated Circuit, IC）芯片封装的倒装芯片（Flip-chip, FC）技术。FC 技术是一种 IC 芯片有源面向下直接通过焊料与基板或印刷电路板（Printed Circuit Board, PCB）互连的封装形式。与引线键合技术和载带自动键合技术等相比，FC 技术可以将更多的芯片面积用于互连，而不是仅仅局限于 IC 芯片四周，极大地提高了 I/O 数。另外，得益于可控塌陷芯片连接（Controlled Collapse Chip Connection, C4）技术，FC 技术在键合过程中具有良好的自对准性。然而，由于芯片材料热膨胀系数（ $2.5 \times 10^{-6}/K$ ）和基板材料热膨胀系数（ $16 \sim 24 \times 10^{-6}/K$ ）之间的差异，在封装模块经历热循环载荷时，焊球作为层间互连结构会受到交变载荷，容易在与芯片的互连界面或者与 PCB 的互连界面处发生疲劳失效。

具体可以参考图 1 至图 3，三图绘示了采用现有技术的芯片倒装封装结构的示意图，其包括芯片，基板，芯片焊垫，基板焊垫和焊球。其中，芯片焊垫位于芯片的上表面，以将芯片的电极性引出；焊球位于芯片焊垫和基板焊垫之间，通过这种连接关系，将芯片上的电极性通过基板引出。

然而在实际应用中，由于芯片和基板的膨胀系数不同，因此，在温度变化时，焊球很容易发生形变，形变的大小与焊球高度，芯片大小以及基板厚度等因素相关，焊球的形变将导致焊球的疲劳断裂和电学上的开路或者短路，而造成系统的失效。

针对上述问题，本领域技术人员尝试作了一些努力进行改善，例如，中国发明专利（专利号：ZL201210428121.7）公开了一种倒装芯片封装方法，包括在一芯片上设置一组焊垫；将一组第一连接结构和一组第二连接结构依次间隔排列设置于所述焊垫之上；将所述芯片倒置于一基板上，所述芯片通过所述第一连接结构和所述第二连接结构与所述基板连接。以通过硬度减小的第一连接结构来承担由于芯片和基板的热膨胀系数不同而导致焊球形变的热应

力。然而，这种双焊球结构实际上会在一定程度上增加焊接结构的不稳定性，并且，第一连接结构与第二连接结构，即两个焊球之间仍然容易出现应力的集中，在封装结构经历热循环载荷过程中，由于热膨胀系统不同仍会导致两个焊球的连接部分应力集中，出现在该连接部分出现连接失效的可能。

发明内容

针对上述现有技术存在的问题，本发明的目的在于提供一种提高焊球疲劳寿命的硅岛阵列结构及倒装芯片封装方法。改变传统技术思路，在不改变焊接连接结构的前提下也可有效避免封装结构在经历热膨胀过程中出现的连接失效问题。从而提高连接结构的疲劳寿命，确保倒装芯片封装结构的稳定性。

为达上述目的，本发明采取的具体技术方案是：

一种提高焊球疲劳寿命的硅岛阵列结构，形成于倒装芯片封装结构中的集成电路芯片的有源面，包括：若干阵列布置的柱状或台状硅岛。

进一步地，所述集成电路芯片包括硅衬底，所述柱状或台状硅岛通过刻蚀的方式形成于的硅衬底的表面。

进一步地，所述刻蚀过程中在所述柱状或台状硅岛的周围形成间隔槽。

进一步地，所述间隔槽为方形槽、梯形槽或燕尾槽。

进一步地，所述间隔槽的宽度范围为 $5\mu\text{m}$ 至 $50\mu\text{m}$ ，深度范围为 $5\mu\text{m}$ 至 $50\mu\text{m}$ 。

一种倒装芯片封装结构，包括：

具有前述硅岛阵列结构的倒置于一基板的集成电路芯片；

连接前述基板及集成电路芯片的一组连接结构；

各连接结构与所述硅岛阵列结构形成对应的阵列分布。

进一步地，单个所述连接结构包括设置于一硅岛表面的一第一焊垫、设置于基板表面的一第二焊垫及连接第一焊垫与第二焊垫的一连接件。

一种倒装芯片封装方法，包括以下步骤：

- 1) 将集成电路芯片的硅衬底划分为多个阵列分布的区域；
- 2) 通过刻蚀在硅衬底表面各区域的边缘形成间隔槽，由此在衬底表面形成多个阵列分布的硅岛结构；
- 3) 各硅岛结构表面设置连接结构；

4) 将设置连接结构的硅衬底与基板互连。

进一步地，步骤 3) 中所述连接结构包括：形成于硅岛表面的金属层及互连线；通过植球或表面印刷的方式转移到硅岛表面的焊球。

进一步地，步骤 4) 中设置连接结构的硅衬底通过倒装键合的方式与基板互联。

通过采取上述技术方案，本发明在集成电路芯片布置硅岛阵列，以在集成电路芯片-焊球-基板或印刷电路板间因热膨胀系数差异导致的变形过程中提供变形的空间。从而提高焊球在热循环载荷条件下的热机械可靠性，延长其疲劳寿命。

附图说明

图 1 为背景技术中现有技术的 FCOB 封装结构的剖面结构示意图。

图 2 为背景技术中现有技术的 FCOB 封装结构的立体结构示意图。

图 3 为背景技术中现有技术的 FCOB 封装结构中芯片有源面俯面立体结构示意图。

图 4 为本发明一实施例中倒装芯片封装结构的剖面结构示意图。

图 5 为本发明一实施例中倒装芯片封装结构的立体结构示意图。

图 6 为本发明一实施例中倒装芯片封装结构中芯片有源面俯面立体结构示意图。

图 7a 至图 7i 为本发明一实施例中倒装芯片封装结构的封装工艺流程图。

图 8 为本发明一实施例中疲劳寿命验证时间中的热循环载荷曲线。

图 9 为本发明一实施例中疲劳寿命验证时间中的无硅岛阵列结构的 FCOB 封装形式的有限元网格。

图 10 为本发明一对比例中疲劳寿命验证时间中的有硅岛阵列结构的 FCOB 封装形式的有限元网格。

图 11 为本发明一实施例中疲劳寿命验证时间中的焊球/PCB 界面处用于计算非弹性能量密度的层单元。

图 12 为本发明一实施例中疲劳寿命验证时间中的平均等效蠕变应变随时间变化曲线图。

图 13 为本发明一实施例中疲劳寿命验证时间中的平均等效塑性应变随时间变化曲线图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。

本申请针对硅芯片-焊球-PCB的板上倒装芯片封装形式(Flip-chip on Board, FCOB),如图4、图5和图6所示,提供了一种位于硅芯片有源面的硅岛阵列结构。形成于倒装芯片封装结构中的集成电路芯片,包括:若干阵列布置的柱状或台状硅岛。硅岛形状柱状或台状,包括但不限于方形柱、圆柱、类圆柱、多边形柱,圆锥台、倒锥台、方锥台等,考虑加工复杂程度,本实施例优选硅岛为方形柱,下文对于实施例的具体描述也参考方形柱的硅岛。而采用其他形状硅岛,其形成过程仅存在些许工艺差别。该硅岛阵列结构在硅芯片-焊球-PCB间因热膨胀系数差异导致的变形过程中提供变形的空间,能够提高焊球在热循环载荷条件下的热机械可靠性,从而提高其疲劳寿命。

应用倒装芯片封装结构,包括:具有前述硅岛阵列结构的倒置于一基板的集成电路芯片;连接前述基板及集成电路芯片的一组连接结构;各连接结构与所述硅岛阵列结构形成对应的阵列分布。

结合附图,单个连接结构包括设置于一硅岛表面的一第一焊垫、设置于基板表面的一第二焊垫及连接第一焊垫与第二焊垫的一连接件。

获得上述封装结构的倒装芯片封装方法,主要包括以下步骤:首先,将集成电路芯片的硅衬底划分为多个阵列分布的区域;然后,通过刻蚀在硅衬底表面各区域的边缘形成间隔槽,由此在衬底表面形成多个阵列分布的长方体硅岛;再然后,在各硅岛表面设置连接结构;最后,将设置连接结构的硅衬底与基板互连。

结合图7a~图7i,实现封装的具体工艺流程如下:

a) 准备硅片或硅衬底,包括划片分离后的小片、4英寸晶圆、8英寸晶圆或者12英寸晶圆。

b)~d)在硅衬底表面进行刻蚀,刻蚀过程中在柱状或台状硅岛的周围形成间隔槽。刻蚀区域,即形成间隔槽的区域深度为 $5\mu\text{m}$ ~ $50\mu\text{m}$ 、宽度为 $5\mu\text{m}$ ~ $50\mu\text{m}$;刻蚀后,硅衬底表面呈长方体阵列状,这种衬底表面的长方体阵列状以下统称为硅岛阵列;所形成硅岛的具体尺寸、横向间距和纵向间距的数据变化范围较大,需根据具体的芯片尺寸和焊球尺寸进行选取。结合附图,本实施例中,间隔槽为方形槽,在其他实施例中,也可以选用梯形槽或燕尾槽形状间隔槽。

e)~g)在刻蚀硅岛阵列后的硅衬底表面布线,包括焊球对应区域的金属层及互连线。

h)通过植球或者表面印刷等工艺将焊球转移到硅岛区域。

i)将带有焊球的硅衬底通过倒装键合工艺与PCB互连;至此,一种带有硅岛阵列的FCOB

封装形式完成。

为了验证硅岛阵列结构对焊球疲劳寿命的影响，本申请通过有限元仿真技术，对比有无硅岛阵列结构情况下的焊球疲劳寿命，验证了硅岛阵列结构提高焊球疲劳寿命的可行性。

有无硅岛阵列的 FCOB 封装形式的有限元模型如图 2 和图 5 所示。采用六面体网格划分技术，保证模型之间网格尺寸和网格划分种子密度等的一致性。模型具体尺寸：基板尺寸：长 4mm、宽 4mm、高 0.8mm；芯片尺寸：长 1.705mm、宽 1.18mm、高 0.498mm；焊球尺寸：焊球半径 0.10mm、焊球高度 0.16mm；焊球间距：沿芯片长度方向的间距为 0.46mm，沿芯片宽度方向的间距为 0.44mm；建模比例为 1:1。

热循环载荷曲线（-55℃~125℃）如图 8 所示，其中，在最低温-55℃处保温 10 分钟，在最高温 125℃处保温 15 分钟，升温过程时长 1960 秒，降温过程时长 1080 秒。

基于模型的对称性，采用四分之一模型计算，网格划分后的模型如图 9 及图 10 所示。

根据基于应变的 Coffin-Manson 模型预测有无硅岛阵列结构的 FCOB 封装形式中的焊球疲劳寿命，该模型如下式所示。

$$N_f^n \Delta \varepsilon_p = C \quad (1)$$

其中， N_f 是预估疲劳寿命； $\Delta \varepsilon_p$ 是平均非弹性应变，为平均等效蠕变应变和平均等效塑性应变之和； n 是疲劳指数； C 是材料系数。在仿真中，取 $n=0.853$ ，取 $C=9.2$ ，取焊球/PCB 界面处的层单元的非弹性应变的平均值为 $\Delta \varepsilon_p$ 。

以无硅岛阵列结构的模型为例，阐述计算过程。

取图 11 中下方标识 a 所指示区域的层单元，计算其平均等效蠕变应变(CEEQ)和平均等效塑性应变(PEEQ)，结果如表 1 和表 2 所示。

表 1 平均等效蠕变应变

CEEQ	Time	CEEQ	Time	CEEQ	Time	CEEQ	Time	CEEQ	Time
0	0	0.00147	1855.63	0.0102	4855.63	0.0168	7855.63	0.0224	10855.6
0	20	0.00148	2055.63	0.0115	5055.63	0.0180	8055.63	0.0224	11055.6
4.58E-07	40	0.00154	2255.63	0.0118	5255.63	0.0187	8255.63	0.0224	11255.6
2.96E-05	60	0.00192	2455.63	0.0118	5455.63	0.0189	8455.63	0.0226	11455.6
0.000125	90	0.00280	2655.63	0.0118	5655.63	0.0190	8655.63	0.0233	11655.6
0.000295	135	0.00390	2855.63	0.0118	5855.63	0.0190	8855.63	0.0242	11855.6
0.000558	202.5	0.00505	3055.63	0.0118	6055.63	0.0191	9055.63	0.0253	12055.6

0.000919	303.75	0.00621	3255.63	0.0118	6255.63	0.0196	9255.63	0.0264	12255.6
0.00127	455.625	0.00736	3455.63	0.0118	6455.63	0.0209	9455.63	0.0276	12455.6
0.00144	655.625	0.00842	3655.63	0.0118	6655.63	0.0221	9655.63	0.0287	12655.6
0.00147	855.625	0.00864	3855.63	0.0119	6855.63	0.0223	9855.63	0.0292	12855.6
0.00147	1055.63	0.00873	4055.63	0.0125	7055.63	0.0224	10055.6	0.0294	13055.6
0.00147	1255.63	0.00879	4255.63	0.0134	7255.63	0.0224	10255.6	0.0294	13255.6
0.00147	1455.63	0.00882	4455.63	0.0145	7455.63	0.0224	10455.6	0.0295	13455.6
0.00147	1655.63	0.00906	4655.63	0.0157	7655.63	0.0224	10655.6	0.0295	13620

表 2 平均等效塑性应变

PEEQ	Time	PEEQ	Time	PEEQ	Time	PEEQ	Time	PEEQ	Time
0	0	0.00651	1855.63	0.00674	4855.63	0.0109	7855.63	0.0147	10855.6
0	20	0.00651	2055.63	0.00677	5055.63	0.0109	8055.63	0.0147	11055.6
0	40	0.00656	2255.63	0.00814	5255.63	0.0109	8255.63	0.0147	11255.6
6.50E-07	60	0.00674	2455.63	0.00967	5455.63	0.0109	8455.63	0.0147	11455.6
2.54E-05	90	0.00674	2655.63	0.0109	5655.63	0.0109	8655.63	0.0147	11655.6
0.000192	135	0.00674	2855.63	0.0109	5855.63	0.0109	8855.63	0.0147	11855.6
0.000484	202.5	0.00674	3055.63	0.0109	6055.63	0.0109	9055.63	0.0147	12055.6
0.000951	303.75	0.00674	3255.63	0.0109	6255.63	0.0109	9255.63	0.0147	12255.6
0.00180	455.625	0.00674	3455.63	0.0109	6455.63	0.0109	9455.63	0.0147	12455.6
0.00322	655.625	0.00674	3655.63	0.0109	6655.63	0.0109	9655.63	0.0147	12655.6
0.00477	855.625	0.00674	3855.63	0.0109	6855.63	0.0123	9855.63	0.0147	12855.6
0.00632	1055.63	0.00674	4055.63	0.0109	7055.63	0.0138	10055.6	0.0147	13055.6
0.00651	1255.63	0.00674	4255.63	0.0109	7255.63	0.0147	10255.6	0.0147	13255.6
0.00651	1455.63	0.00674	4455.63	0.0109	7455.63	0.0147	10455.6	0.0147	13455.6
0.00651	1655.63	0.00674	4655.63	0.0109	7655.63	0.0147	10655.6	0.0147	13620

根据表 1 和表 2，得到 CEEQ 和 PEEQ 随时间的变化曲线，如图 12 及图 13 所示。

将最后一步循环的 CEEQ 值和 PEEQ 值之和作为 $\Delta \varepsilon_p$ 代入公式(1)，求得疲劳寿命 N_f 为

1977 次循环。

同理，可以求得有硅岛阵列结构的 FCOB 封装形式中焊球的疲劳寿命为 2649 次循环。

综合以上仿真结果可以得出，硅岛阵列结构设计可以大大提高 FCOB 封装形式中焊球的疲劳寿命。

显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

权利要求书

1. 一种提高焊球疲劳寿命的硅岛阵列结构，形成于倒装芯片封装结构中的集成电路芯片的有源面，包括：若干阵列布置的柱状或台状硅岛。
2. 如权利要求 1 所述的提高焊球疲劳寿命的硅岛阵列结构，其特征在于，所述集成电路芯片包括硅衬底，所述柱状或台状硅岛通过刻蚀的方式形成于的硅衬底的表面。
3. 如权利要求 2 所述的提高焊球疲劳寿命的硅岛阵列结构，其特征在于，所述刻蚀过程中在所述柱状或台状硅岛的周围形成间隔槽。
4. 如权利要求 3 所述的提高焊球疲劳寿命的硅岛阵列结构，其特征在于，所述间隔槽为方形槽、梯形槽或燕尾槽。
5. 如权利要求 3 所述的提高焊球疲劳寿命的硅岛阵列结构，其特征在于，所述间隔槽的宽度范围为 $5\mu\text{m}$ 至 $50\mu\text{m}$ ，深度范围为 $5\mu\text{m}$ 至 $50\mu\text{m}$ 。
6. 一种倒装芯片封装结构，其特征在于，包括：

具有如权利要求 1 至 5 任一项所述的硅岛阵列结构的集成电路芯片，其倒置于一基板；

连接前述基板及集成电路芯片的一组连接结构；

各连接结构与所述硅岛阵列结构形成对应的阵列分布。
7. 如权利要求 6 所述的倒装芯片封装结构，其特征在于，单个所述连接结构包括设置于一硅岛表面的一第一焊垫、设置于基板表面的一第二焊垫及连接第一焊垫与第二焊垫的一连接件。
8. 一种倒装芯片封装方法，包括以下步骤：
 - 1) 将集成电路芯片的硅衬底划分为多个阵列分布的区域；
 - 2) 通过刻蚀在硅衬底表面各区域的边缘形成间隔槽，由此在衬底表面形成多个阵列分布的硅岛结构；
 - 3) 各硅岛结构表面设置连接结构；
 - 4) 将设置连接结构的硅衬底与基板互连。
9. 如权利要求 8 所述的倒装芯片封装方法，其特征在于，步骤 3) 中所述连接结构包括：形成于硅岛表面的金属层及互连线；通过植球或表面印刷的方式转移到硅岛表面的焊球。
10. 如权利要求 8 所述的倒装芯片封装方法，其特征在于，步骤 4) 中设置连接结构的硅衬底通过倒装键合的方式与基板互联。




图 1




图 2




图 3




图 4




图 5




图 6




图 7a




图 7b




图 7c



图 7d



图 7e



图 7f



图 7g




图 7h




图 7i




图 8




图 9




图 10




图 11




图 12




图 13

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2017/083463

A. CLASSIFICATION OF SUBJECT MATTER

H01L 21/56 (2006.01) i; H01L 23/13 (2006.01) i; H01L 23/14 (2006.01) i; H01L 23/492 (2006.01) i
According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

WPI, EPODOC, CNPAT, CNKI: 封装, 焊球, 凸块, 芯片, 晶片, 疲劳寿命, 应力, 硅, 有源面, 柱, 台, 岛, 蚀, package, ball, bump, chip, wafer, fatigue w life, stress, silicon, column+, island, etch+

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	CN 205355041 U (HUATIAN TECHNOLOGY (KUNSHAN) ELECTRONICS CO., LTD.), 29 June 2016 (29.06.2016), description, paragraphs [0001]-[0014] and [0023]-[0036], and figures 1-6	1-10
A	CN 102569232 A (SHANGHAI INSTITUTE OF MICROSYSTEM AND INFORMATION TECHNOLOGY, CHINESE ACADEMY OF SCIENCES), 11 July 2012 (11.07.2012), entire document	1-10
A	JP 2009071251 A (YOKOGAWA DENKI K.K.), 02 April 2009 (02.04.2009), entire document	1-10
A	JP 2006100534 A (CASIO MICRONICS K.K.), 13 April 2006 (13.04.2006), entire document	1-10
A	JP 2001094000 A (FUJI PHOTO FILM CO., LTD.), 06 April 2001 (06.04.2001), entire document	1-10

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier application or patent but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 15 January 2018	Date of mailing of the international search report 22 January 2018
Name and mailing address of the ISA State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No. (86-10) 62019451	Authorized officer ZHANG, Yue Telephone No. (86-10) 010-61648116

International application No.
PCT/CN2017/083463

Form PCT/ISA/210 (patent family annex) (July 2009)

国际检索报告

国际申请号

PCT/CN2017/083463

A. 主题的分类 H01L 21/56(2006.01)i; H01L 23/13(2006.01)i; H01L 23/14(2006.01)i; H01L 23/492(2006.01)i 按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类																				
B. 检索领域 检索的最低限度文献(标明分类系统和分类号) H01L 包含在检索领域中的除最低限度文献以外的检索文献 在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用)) WPI, EPDOC, CNPAT, CNKI: 封装, 焊球, 凸块, 芯片, 晶片, 疲劳寿命, 应力, 硅, 有源面, 柱, 台, 岛, 蚀, package, ball, bump, chip, wafer, fatigue w life, stress, silicon, column+, island, etch+																				
C. 相关文件 <table border="1"> <thead> <tr> <th>类 型*</th> <th>引用文件, 必要时, 指明相关段落</th> <th>相关的权利要求</th> </tr> </thead> <tbody> <tr> <td>X</td> <td>CN 205355041 U (华天科技昆山电子有限公司) 2016年 6月 29日 (2016 - 06 - 29) 说明书第[0001]-[0014]段, 第[0023]-[0036]段, 附图1-6</td> <td>1-10</td> </tr> <tr> <td>A</td> <td>CN 102569232 A (中国科学院上海微系统与信息技术研究所) 2012年 7月 11日 (2012 - 07 - 11) 全文</td> <td>1-10</td> </tr> <tr> <td>A</td> <td>JP 2009071251 A (YOKOGAWA DENKI K.K.) 2009年 4月 2日 (2009 - 04 - 02) 全文</td> <td>1-10</td> </tr> <tr> <td>A</td> <td>JP 2006100534 A (CASIO MICRONICS K.K.) 2006年 4月 13日 (2006 - 04 - 13) 全文</td> <td>1-10</td> </tr> <tr> <td>A</td> <td>JP 2001094000 A (FUJI PHOTO FILM CO., LTD.) 2001年 4月 6日 (2001 - 04 - 06) 全文</td> <td>1-10</td> </tr> </tbody> </table>			类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求	X	CN 205355041 U (华天科技昆山电子有限公司) 2016年 6月 29日 (2016 - 06 - 29) 说明书第[0001]-[0014]段, 第[0023]-[0036]段, 附图1-6	1-10	A	CN 102569232 A (中国科学院上海微系统与信息技术研究所) 2012年 7月 11日 (2012 - 07 - 11) 全文	1-10	A	JP 2009071251 A (YOKOGAWA DENKI K.K.) 2009年 4月 2日 (2009 - 04 - 02) 全文	1-10	A	JP 2006100534 A (CASIO MICRONICS K.K.) 2006年 4月 13日 (2006 - 04 - 13) 全文	1-10	A	JP 2001094000 A (FUJI PHOTO FILM CO., LTD.) 2001年 4月 6日 (2001 - 04 - 06) 全文	1-10
类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求																		
X	CN 205355041 U (华天科技昆山电子有限公司) 2016年 6月 29日 (2016 - 06 - 29) 说明书第[0001]-[0014]段, 第[0023]-[0036]段, 附图1-6	1-10																		
A	CN 102569232 A (中国科学院上海微系统与信息技术研究所) 2012年 7月 11日 (2012 - 07 - 11) 全文	1-10																		
A	JP 2009071251 A (YOKOGAWA DENKI K.K.) 2009年 4月 2日 (2009 - 04 - 02) 全文	1-10																		
A	JP 2006100534 A (CASIO MICRONICS K.K.) 2006年 4月 13日 (2006 - 04 - 13) 全文	1-10																		
A	JP 2001094000 A (FUJI PHOTO FILM CO., LTD.) 2001年 4月 6日 (2001 - 04 - 06) 全文	1-10																		
☐ 其余文件在C栏的续页中列出。 ☒ 见同族专利附件。																				
* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件 “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件																				
国际检索实际完成的日期 2018年 1月 15日		国际检索报告邮寄日期 2018年 1月 22日																		
ISA/CN的名称和邮寄地址 中华人民共和国国家知识产权局(ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088 传真号 (86-10)62019451		受权官员 张跃 电话号码 (86-10)010-61648116																		

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2017/083463

检索报告引用的专利文件			公布日 (年/月/日)	同族专利	公布日 (年/月/日)
CN	205355041	U	2016年 6月 29日	无	
CN	102569232	A	2012年 7月 11日	无	
JP	2009071251	A	2009年 4月 2日	无	
JP	2006100534	A	2006年 4月 13日	无	
JP	2001094000	A	2001年 4月 6日	无	