

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成21年4月23日(2009.4.23)

【公開番号】特開2009-55055(P2009-55055A)

【公開日】平成21年3月12日(2009.3.12)

【年通号数】公開・登録公報2009-010

【出願番号】特願2008-268083(P2008-268083)

【国際特許分類】

H 01 L 23/12 (2006.01)

【F I】

H 01 L 23/12 501 T

【手続補正書】

【提出日】平成20年11月14日(2008.11.14)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

ステンレス基板1の一面側に、半導体素子S搭載用のアイランド部2aおよび半導体素子Sの電極Lと接続される電極部2bを形成するための所定パターンから成るレジストパターン層6を形成する工程と、

上記基板1の露出面に対し、表面活性化処理を行った後に、実装用金属薄膜11をメッキ成長させるとともに該金属薄膜11上に電鋳工程によりリード層12を積層して成長させ一体化して、金属薄膜11とこの上面に一体に積層されるリード層12の少なくとも二層構造から成るアイランド部2aおよび電極部2bを独立して形成する工程と、

少なくとも電極部2bのリード層12上面に、メッキ工程によってボンディング用金属膜13を一体に成長形成する工程と、

基板1よりレジストパターン層6を除去する工程と、

上記アイランド部2aに半導体素子Sを搭載した後、半導体素子Sと電極部2bとを電気的に接続する工程と、

上記基板1を引き剥がし除去して、アイランド部2aおよび電極部2bの金属薄膜11の各裏面が、樹脂層4の底面と同一平面で露出した状態で形成される工程とを有する半導体装置の製造方法。

【請求項2】

上記実装用金属薄膜11は、金、スズ、ハンダ、パラジウム等で形成し、上記リード層12は、ニッケルや銅、ニッケル-コバルト等で形成したことを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】

半導体素子Sと電極部2bとをワイヤ3を用いて電気的に接続し、上記ボンディング用金属膜13は、金、銀、スズ等で形成したことを特徴とする請求項1または2に記載の半導体装置の製造方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0001

【補正方法】変更

【補正の内容】

## 【0001】

本発明は半導体装置の製造方法に関し、小型・薄型化を図れ、かつ信頼性の高い樹脂封止型の半導体装置の製造方法に関する。

## 【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0007

【補正方法】削除

【補正の内容】

## 【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0008

【補正方法】削除

【補正の内容】

## 【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0009

【補正方法】変更

【補正の内容】

## 【0009】

この発明は、ステンレス基板1の一面側に、半導体素子S搭載用のアイランド部2aおよび半導体素子Sの電極Lと接続される電極部2bを形成するための所定パターンから成るレジストパターン層6を形成する工程と、上記基板1の露出面に対し、表面活性化処理を行った後に、実装用金属薄膜11をメッキ成長させるとともに該金属薄膜11上に電鍍工程によりリード層12を積層して成長させ一体化して、金属薄膜11とこの上面に一体に積層されるリード層12の少なくとも二層構造から成るアイランド部2aおよび電極部2bを独立して形成する工程と、少なくとも電極部2bのリード層12上面に、メッキ工程によってボンディング用金属膜13を一体に成長形成する工程と、基板1よりレジストパターン層6を除去する工程と、上記アイランド部2aに半導体素子Sを搭載した後、半導体素子Sと電極部2bとを電気的に接続する工程と、上記基板1を引き剥がし除去して、アイランド部2aおよび電極部2bの金属薄膜11の各裏面が、樹脂層4の底面と同一平面で露出した状態で形成される工程とを有する半導体装置の製造方法にある。

## 【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正の内容】

## 【0010】

また、上記実装用金属薄膜11は、金、スズ、ハンダ、パラジウム等で形成し、上記リード層12は、ニッケルや銅、ニッケル・コバルト等で形成したことを特徴とする。さらに、半導体素子Sと電極部2bとをワイヤ3を用いて電気的に接続し、上記ボンディング用金属膜13は、金、銀、スズ等で形成したことを特徴とする。

## 【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0011

【補正方法】削除

【補正の内容】

## 【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】削除

【補正の内容】

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0013

【補正方法】変更

【補正の内容】

【0013】

この発明では、ステンレス基板1の一面側に、半導体素子S搭載用のアイランド部2aおよび半導体素子Sの電極と接続される電極部2bを形成するための所定パターンから成るレジストパターン層6を形成する工程と、上記基板1の露出面に対し、表面活性化処理を行った後に、実装用金属薄膜11をメッキ成長させるとともに該金属薄膜11上に電鋳工程によりリード層12を積層して成長させ一体化して、金属薄膜11とこの上面に一体に積層されるリード層12の少なくとも二層構造から成るアイランド部2aおよび電極部2bを独立して形成する工程と、少なくとも電極部2bのリード層12上面に、メッキ工程によってボンディング用金属膜13を一体に成長形成する工程と、基板1よりレジストパターン層6を除去する工程と、上記アイランド部2aに半導体素子Sを搭載した後、半導体素子Sと電極部2bとを電気的に接続する工程と、上記基板1を引き剥がし除去して、アイランド部2aおよび電極部2bの金属薄膜11の各裏面が、樹脂層4の底面と同一平面で露出した状態で形成される工程とを有する半導体装置の製造方法にあるので、基板1上でアイランド部2aや電極部2b等の電鋳製部品を電鋳工程で形成する際に、レジストパターン形成後に、実装用の接触面となる金属薄膜11の形成とその後積層されるリード層12との形成を、連続した工程の中で行うことができ、量産性に優れ、安価な生産を行うことが可能となる。また、少なくとも電極部2bのリード層12上面に、ボンディング用金属膜13をメッキ工程によって一体に成長形成させているので、電極結線時の信頼性を向上させるためのボンディング用金属膜13を効率良く形成することができる。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0014

【補正方法】削除

【補正の内容】