

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-2831

(P2010-2831A)

(43) 公開日 平成22年1月7日(2010.1.7)

(51) Int.Cl.	F I	テーマコード (参考)
G02F 1/133 (2006.01)	G02F 1/133 505	2H093
G02F 1/1333 (2006.01)	G02F 1/133 520	2H189
	G02F 1/1333	2H193

審査請求 有 請求項の数 9 O L (全 34 頁)

(21) 出願番号	特願2008-163179 (P2008-163179)	(71) 出願人	000005496
(22) 出願日	平成20年6月23日 (2008. 6. 23)		富士ゼロックス株式会社
			東京都港区赤坂九丁目7番3号
(出願人による申告) 国等の委託研究の成果に係る特許出願 (平成16年度独立行政法人科学技術振興機構革新技術開発研究事業、産業技術力強化法第19条の適用を受けるもの)		(74) 代理人	100087343
			弁理士 中村 智廣
		(74) 代理人	100082739
			弁理士 成瀬 勝夫
		(74) 代理人	100085040
			弁理士 小泉 雅裕
		(74) 代理人	100108925
			弁理士 青谷 一雄
		(74) 代理人	100110733
			弁理士 鳥野 正司

最終頁に続く


(54) 【発明の名称】 光アドレス型表示素子への電圧印加方法および電源装置、並びに光アドレス型表示素子の駆動装置

(57) 【要約】

【課題】スイッチング素子に要求される耐圧を下げることで、電源装置の小型化と低コスト化に資する光アドレス型表示素子への電圧印加方法および電源装置、並びにかかる電源装置を用いた光アドレス型表示素子の駆動装置を提供する。

【解決手段】バイアス電圧を印加しつつアドレス光照射により画像を書き込む光アドレス型表示素子に、前記バイアス電圧として、出力コンバータから出力された+Vボルトおよび-Vボルトの直流電圧を切り替えることで±Vボルトの矩形波パルスを合成して印加する電圧印加方法であって、前記矩形波パルスの+Vボルトと-Vボルトとの間の繰り返しの切り替えに際し、その途中で接地を経由し、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略0ボルトに変化させてから切り替えを行う光アドレス型表示素子への電圧印加方法および電源装置、並びにかかる電源装置を用いた光アドレス型表示素子の駆動装置である。

【選択図】 図1



【特許請求の範囲】**【請求項 1】**

バイアス電圧を印加しつつアドレス光を照射することにより画像を書き込む光アドレス型表示素子に、前記バイアス電圧として、出力コンバータから出力された + V ボルトおよび - V ボルトの直流電圧をそれぞれスイッチングするスイッチング素子を含むスイッチング回路により、前記 2 種類の直流電圧を切り替えることで $\pm V$ ボルトの矩形波パルスを作成して印加する電圧印加方法であって、

前記矩形波パルスの + V ボルトから - V ボルトへの切り替えおよび - V ボルトから + V ボルトへの切り替えに際し、切り替えの途中で接地を経由し、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略 0 ボルトに変化させてから切り替えを行うことを特徴とする光アドレス型表示素子への電圧印加方法。

10

【請求項 2】

前記 2 種類の直流電圧の切り替えに資する前記スイッチング素子が、保護ダイオードを備えることを特徴とする請求項 1 に記載の光アドレス型表示素子への電圧印加方法。

【請求項 3】

少なくとも、+ V ボルトおよび - V ボルトの直流電圧を出力する正出力コンバータおよび負出力コンバータと、該正負出力コンバータから出力された 2 種類の直流電圧をそれぞれスイッチングするスイッチング素子をそれぞれ含む正スイッチング回路および負スイッチング回路からなるパルス生成ユニットと、からなり、

一対の電極層間に少なくとも光導電層と表示層とが積層挟持されてなる積層ユニットを含む光アドレス型表示素子の前記一対の電極層間にバイアス電圧を印加しつつアドレス光を照射することにより画像を書き込む際に、前記バイアス電圧として、前記 2 種類の直流電圧を前記パルス生成ユニット中の正負スイッチング回路により切り替えることで $\pm V$ ボルトの矩形波パルスを作成して印加する電源装置であって、

20

前記パルス生成ユニットにおいて、矩形波パルスの + V ボルトから - V ボルトへの切り替えおよび - V ボルトから + V ボルトへの切り替えに際し、切り替えの途中で接地を経由し、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略 0 ボルトに変化させてから切り替えを行うように制御されることを特徴とする電源装置。

【請求項 4】

前記パルス生成ユニットに含まれる前記スイッチング素子が、保護ダイオードを備えることを特徴とする請求項 3 に記載の電源装置。

30

【請求項 5】

+ V ボルトの直流電圧を出力する前記正出力コンバータの出力電圧を + V ボルトと略 0 ボルトとにスイッチングし得るスイッチング素子を含む正電源制御用スイッチング回路が、当該正出力コンバータとその出力電圧をスイッチングする前記正スイッチング回路との間に配され、かつ、- V ボルトの直流電圧を出力する前記負出力コンバータの出力電圧を - V ボルトと略 0 ボルトとにスイッチングし得るスイッチング素子を含む負電源制御用スイッチング回路が、当該負出力コンバータとその出力電圧をスイッチングする前記負スイッチング回路との間に配され、

切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略 0 ボルトに変化させる前記制御を、前記正電源制御用スイッチング回路および前記負電源制御用スイッチング回路が担うことを特徴とする請求項 3 または 4 に記載の電源装置。

40

【請求項 6】

前記パルス生成ユニットを複数有し、該パルス生成ユニット毎に異なる前記積層ユニットにおけるそれぞれの一対の電極層間に対して前記矩形波パルスを作成して同時に印加し得る請求項 5 に記載の電源装置であって、

前記複数のパルス生成ユニットにおける全ての前記正スイッチング回路に、単一の前記正電源制御用スイッチング回路が接続され、かつ、前記複数のパルス生成ユニットにおける全ての前記負スイッチング回路に、単一の前記負電源制御用スイッチング回路が接続されてなることを特徴とする電源装置。

50

【請求項 7】

少なくとも表示側が透明である一对の電極層の間に、少なくとも、特定波長域の光を吸収して該吸収した光の光量に応じて電気特性が変化する光導電層、および、光を透過または反射する表示画像を形成し得る表示層が積層挟持されてなる積層ユニットを含む光アドレス型表示素子の、前記一对の電極層間に電圧を印加する電圧印加手段と、前記光アドレス型表示素子の表示側またはその裏面側からアドレス光を照射する光照射手段とを含み、

前記電圧印加手段が、請求項 3 ~ 5 のいずれかに記載の電源装置であることを特徴とする光アドレス型表示素子の駆動装置。

【請求項 8】

少なくとも表示側が透明である一对の電極層の間に、少なくとも、特定波長域の光を吸収して該吸収した光の光量に応じて電気特性が変化する光導電層、および、光を透過または反射する表示画像を形成し得る表示層が積層挟持されてなる積層ユニットを含む光アドレス型表示素子の、前記一对の電極層間に電圧を印加する電圧印加手段と、前記光アドレス型表示素子の表示側またはその裏面側からアドレス光を照射する光照射手段とを含み、

前記光アドレス型表示素子が前記積層ユニットを複数含み、および/または、前記光アドレス型表示素子が複数であり、

当該単一または複数の光アドレス型表示素子における複数の前記積層ユニット中の少なくとも 2 ユニットに対して同時に、含まれる一对の電極層間にそれぞれ電圧を前記電圧印加手段により印加しつつ、その表示側またはその裏面側から前記光照射手段によりアドレス光を照射し得るように構成されてなり、

前記電圧印加手段が、請求項 6 に記載の電源装置であることを特徴とする光アドレス型表示素子の駆動装置。

【請求項 9】

前記光アドレス型表示素子の表示層が、コレステリック液晶を含み、当該コレステリック液晶の状態変化により光を透過または反射して表示画像を形成することを特徴とする請求項 7 または 8 に記載の光アドレス型表示素子の駆動装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光アドレス型の表示素子に画像を書き込む際のバイアス電圧を印加するための電圧印加方法および電源装置、並びに該光アドレス型の表示素子に画像を書き込むための駆動装置に関する。

【背景技術】

【0002】

利便性の高い各種リライタブルマーキング技術の研究が為されているが、その 1 つの方向性として、コレステリック液晶を用いた表示素子は、無電源で表示を保持できるメモリー性を有すること、偏光板を使用しないため明るい表示が得られること、カラーフィルターを用いずにカラー表示が可能なことなどの特長を有することから近年注目を集めている。

【0003】

コレステリック液晶（カイラルネマチック液晶）が示すプレーナは、螺旋軸に平行に入射した光を右旋光と左旋光に分け、螺旋の捻れ方向に一致する円偏光成分をブラッグ反射し、残りの光を透過させる選択反射現象を起こす。反射光の中心波長 λ および反射波長幅 $\Delta \lambda$ は、螺旋ピッチを p 、螺旋軸に直交する平面内の平均屈折率を n 、複屈折率を Δn とすると、それぞれ、 $\lambda = n \cdot p$ 、 $\Delta \lambda = \Delta n \cdot p$ で表され、プレーナのコレステリック液晶層による反射光は、螺旋ピッチに依存した鮮やかな色を呈する。

【0004】

正の誘電率異方性を有するコレステリック液晶は、図 11 (A) に示すように、螺旋軸がセル表面に垂直になり、入射光に対して上記の選択反射現象を起こすプレーナ、図 11 (B) に示すように、螺旋軸がほぼセル表面に平行になり、入射光を少し前方散乱させな

10

20

30

40

50

がら透過させるフォーカルコニック、および図 1 1 (C) に示すように、螺旋構造がほどこけて液晶ダイレクタが電界方向を向き、入射光をほぼ完全に透過させるホメオトロピック、の 3 つの状態を示す。

【 0 0 0 5 】

上記の 3 つの状態のうち、プレーナとフォーカルコニックは、無電界で双安定に存在することができる。したがって、コレステリック液晶の状態は、液晶層に印加される電界強度に対して一義的に決まらず、プレーナが初期状態の場合には、電界強度の増加に伴って、プレーナ、フォーカルコニック、ホメオトロピックの順に変化し、フォーカルコニックが初期状態の場合には、電界強度の増加に伴って、フォーカルコニック、ホメオトロピックの順に変化する。

10

【 0 0 0 6 】

一方、液晶層に印加した電界強度を急激にゼロにした場合には、プレーナとフォーカルコニックはそのままの状態を維持し、ホメオトロピックはプレーナに変化する。

したがって、パルス信号を印加した直後のコレステリック液晶層は、図 1 2 に示すようなスイッチング挙動を示し、印加されたパルス信号の電圧が、 V_{fh} 以上のときには、ホメオトロピックからプレーナに変化した選択反射状態となり、 V_{pf} と V_{fh} の間のときには、フォーカルコニックによる透過状態となり、 V_{pf} 以下のときには、パルス信号印加前の状態を継続した状態、すなわちプレーナによる選択反射状態またはフォーカルコニックによる透過状態となる。

【 0 0 0 7 】

20

図 1 2 中、縦軸は正規化光反射率であり、最大光反射率を 1 0 0、最小光反射率を 0 として、光反射率を正規化している。また、プレーナ、フォーカルコニックおよびホメオトロピックの各状態間には、遷移領域が存在するため、正規化光反射率が 5 0 以上の場合を選択反射状態、正規化光反射率が 5 0 未満の場合を透過状態と定義し、プレーナとフォーカルコニックの状態変化のしきい値電圧を V_{pf} とし、フォーカルコニックとホメオトロピックの状態変化のしきい値電圧を V_{fh} とする。

【 0 0 0 8 】

コレステリック液晶による表示素子は、一对の表示基板間に液晶を連続相として封入する構造のほかに、高分子バインダ中にコレステリック液晶をドロップ状に分散した P D L C (P o l y m e r D i s p e r s e d L i q u i d C r y s t a l) 構造や、高 30

【 0 0 0 9 】

P D L C 構造や P D M L C 構造を用いると、液晶の流動性が抑えられるため曲げや圧力に対する画像の乱れが小さくなり、フレキシブルな媒体を実現できる。また、複数のコレステリック液晶層を直接積層してカラー表示を行うことや、光導電体層と積層して光信号で画像をアドレスする表示素子とすることもできる。さらに、表示層を厚膜印刷技術を用いて形成することが可能となるため、製造方法が簡略化されて低コストになるという利点もある。

40

【 0 0 1 0 】

従来、当該技術を利用した表示素子が多数提案されている（例えば、特許文献 4 参照）。

当該技術による光アドレス型（光書き込み型）の表示素子では、このコレステリック液晶の双安定現象を利用して、（ A ）プレーナによる選択反射状態と、（ B ）フォーカルコニックによる透過状態と、をスイッチングすることによって、無電界でのメモリ性を有する各種色相のモノクロ表示、または無電界でのメモリ性を有するカラー表示を行う。

【 0 0 1 1 】

図 1 3 に、当該技術による一般的な表示素子に対して、露光装置で画像の書き込みを行っている様子を模式的に表す模式図を示す。図 1 3 に示されるように、当該技術による表

50

示素子は、一对の透明電極間に、液晶層である表示層と、光を吸収する遮光層（光吸収層）と、光導電層である有機感光層（OPC層）とが積層され、一对の基板で挟持されてなるものである。両透明電極に所定のバイアス電圧を印加した状態で、有機感光層側の表面を露光装置で像様に露光することで、所望の記録画像を書き込むことができる。

当該技術による表示素子は、表示層と光導電層と（必要に応じてさらに遮光層と）を電極層で挟み込んだユニットをRGBの3色積層することでフルカラー画像を形成することもできる。

【0012】

上記のようなコレステリック液晶を用いた表示素子以外にも、電氣的に書き込みおよび消去が可能な、いわゆる電子ペーパーとして利用可能な表示素子が各種研究され、また、一部利用されている。これらの表示素子のうち、光アドレス型のものは、光アドレスの際にバイアス電圧の印加を伴うものが多い。

10

【0013】

これら表示素子に画像を書き込む際に印加するバイアス電圧として、安定的な駆動とムラの無い表示画像を得るために、矩形波パルスが主として利用されている。かかる矩形波パルスは、一般に、出力コンバータによって絶対値電圧が等しい正負電圧値の直流電圧を出力し、これを複数のスイッチング素子を含むスイッチング回路により切り替えることで合成している。

【0014】

図14に、矩形波パルスを表示素子に印加している様子を模式的な回路図で示す。出力コンバータからの出力電圧+Vボルトおよび-Vボルトを適宜切り替え得るスイッチング回路SWCにより+Vボルトおよび-Vボルトを交互に切り替えることで、表示素子に印加する矩形波パルスを合成している。スイッチング回路SWCには複数のスイッチング素子が含まれており、これを制御回路で制御することで+Vボルトと-Vボルトとを切り替えている。電圧印加を終了させる際には、スイッチング回路SWGにより表示素子の両電極層の電位をグラウンド電位（基準電位）に落として表示素子への印加を終了する。

20

【0015】

図15は、このような機能を有するスイッチング回路SWCおよびSWGの具体的な一例を示す電気回路図である。図15において、スイッチング素子101およびスイッチング素子102が含まれる回路が、出力コンバータからの出力電圧+Vボルトおよび-Vボルトを適宜切り替え得るスイッチング回路SWCであり、スイッチング素子103およびスイッチング素子104が含まれる回路が、電圧印加を終了させる際にグラウンド電位に落とすスイッチング回路SWGである。

30

【0016】

スイッチング回路SWCにおいては、不図示の制御回路によってスイッチング素子101およびスイッチング素子102が制御されて、出力コンバータからの出力電圧+Vボルトおよび-Vボルトを交互に切り替えることで、矩形波パルスを合成して、出力端子から出力できるように構成されている。そして、矩形波パルスの出力を終える際には、不図示の制御回路によってスイッチング回路SWGに含まれるスイッチング素子103およびスイッチング素子104を制御して、出力端子の電位をグラウンド電位（基準電位）に落とすように構成されている。

40

【0017】

【特許文献1】特公平7-009512号公報

【特許文献2】特開平9-236791号公報

【特許文献3】特許第3178530号明細書

【特許文献4】特開平11-237644号公報

【発明の開示】

【発明が解決しようとする課題】

【0018】

矩形波パルスを発生させるべく-Vボルトおよび+Vボルトを交互に切り替える際に、

50

一方が選択されている時には他方との間で $2 \times V$ ボルトの電位差が生じている。例えば、図 14 の如く、出力コンバータからの $-V$ ボルトの電圧が選択されている時（破線矢印）には、出力コンバータからの $+V$ ボルトの電圧印加により $+V$ ボルトの電位になっている点 a と $-V$ ボルトの電位になっている c との間（一点鎖線両矢印間）に $2 \times V$ ボルトの電位差が生じており、介在するスイッチング素子、すなわち図 15 におけるスイッチング素子 101 およびスイッチング素子 102 には、 $2 \times V$ ボルトの耐圧が要求される。

【0019】

なお、図 15 においては、出力コンバータの出力電圧が ± 500 ボルトであり、スイッチング素子 101 およびスイッチング素子 102 には 1000 ボルト以上の耐圧が要求されるが、スイッチング素子 101 およびスイッチング素子 102 は、それぞれ耐圧 600 ボルトのトランジスタを直列に配して合計耐圧が 1200 ボルトになるようにしている。

10

【0020】

電子ペーパーとして用いる上記の如き表示素子に書き込むための電源装置としては、モバイル環境で書き換えるために携帯可能で小型のものが求められるが、耐圧が高いスイッチング素子は大型化してしまい、また、コストも高くなってしまう。

【0021】

したがって、本発明の目的は、スイッチング素子に要求される耐圧を下げることで、電源装置の小型化と低コスト化に資する光アドレス型表示素子への電圧印加方法および電源装置、並びにかかる電源装置を用いた光アドレス型表示素子の駆動装置を提供することにある。

20

【課題を解決するための手段】

【0022】

上記目的は、以下の本発明により達成される。すなわち本発明の光アドレス型表示素子への電圧印加方法は、バイアス電圧を印加しつつアドレス光を照射することにより画像を書き込む光アドレス型表示素子に、前記バイアス電圧として、出力コンバータから出力された $+V$ ボルトおよび $-V$ ボルトの直流電圧をそれぞれスイッチングするスイッチング素子を含むスイッチング回路により、前記 2 種類の直流電圧を切り替えることで $\pm V$ ボルトの矩形波パルスを作成して印加する電圧印加方法であって、

前記矩形波パルスの $+V$ ボルトから $-V$ ボルトへの切り替えおよび $-V$ ボルトから $+V$ ボルトへの切り替えに際し、切り替えの途中で接地を経由し、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略 0 ボルトに変化させてから切り替えを行うことを特徴とする。

30

【0023】

一方、本発明の電源装置は、少なくとも、 $+V$ ボルトおよび $-V$ ボルトの直流電圧を出力する正出力コンバータおよび負出力コンバータと、該正負出力コンバータから出力された 2 種類の直流電圧をそれぞれスイッチングするスイッチング素子をそれぞれ含む正スイッチング回路および負スイッチング回路からなるパルス生成ユニットと、からなり、

積層ユニット（本発明において「積層ユニット」とは、一対の電極層間に少なくとも光導電層と表示層とが積層挟持されてなる層構成の当該一対の電極層間の 1 つの単位を言う。）を含む光アドレス型表示素子の前記一対の電極層間にバイアス電圧を印加しつつアドレス光を照射することにより画像を書き込む際に、前記バイアス電圧として、前記 2 種類の直流電圧を前記パルス生成ユニット中の正負スイッチング回路により切り替えることで $\pm V$ ボルトの矩形波パルスを作成して印加する電源装置であって、

40

前記パルス生成ユニットにおいて、矩形波パルスの $+V$ ボルトから $-V$ ボルトへの切り替えおよび $-V$ ボルトから $+V$ ボルトへの切り替えに際し、切り替えの途中で接地を経由し、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略 0 ボルトに変化させてから切り替えを行うように制御されることを特徴とする。

【0024】

本発明の光アドレス型表示素子への電圧印加方法乃至電源装置によれば、正負切り替えに際し、切り替えの途中で接地を経由し、切り替えが為されて選択外になる側の前記出力

50

コンバータの出力電圧を略 0 ボルトに変化させてから切り替えを行うため、0 ボルト（グラウンド）を中心に $\pm V$ ボルトがスイッチング回路にかかる負荷の上限となるため、負荷が従来の約半分に軽減され、電界効果トランジスタ（FET）等のスイッチング素子に要求される耐圧を約半分に下げることができる。そのため、電源装置の小型化と低コスト化に資する光アドレス型表示素子への電圧印加方法を提供することができ、また、小型かつ低コストな電源装置を提供することができる。

【0025】

本発明において、 $+V$ ボルトおよび $-V$ ボルトの直流電圧の切り替えに資する前記スイッチング素子としては、保護ダイオードを備えるものであることが好ましい。保護ダイオードは、出力コンバータから出力された電流の流れと逆向きに導通可能となるようにスイッチング素子に並列に配線されるものであるが、 $+V$ ボルトから $-V$ ボルトへの切り替えおよび $-V$ ボルトから $+V$ ボルトへの切り替えに際し、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略 0 ボルトに変化させるだけで、偏っていた電荷が当該保護ダイオードを経由して逆流し基準電位まで下がるため、自動的に接地した状態になり、接地のための特別の操作を行う必要が無い。そのため、接地のための制御や構成部品等が不要になり、電源装置の一層の小型化および低コスト化を図ることができる。

【0026】

なお、保護ダイオードを備えていないスイッチング素子に、前記保護ダイオードと同様に後付で別途ダイオードを配線した場合も全く同様の効果が得られ、また、実質的に同一の回路であることから、このような後付の場合も、本発明にいう「スイッチング素子が保護ダイオードを備える」の概念に含めることとする。

【0027】

本発明の電源装置においては、 $+V$ ボルトの直流電圧を出力する前記正出力コンバータの出力電圧を $+V$ ボルトと略 0 ボルトとにスイッチングし得るスイッチング素子を含む正電源制御用スイッチング回路が、当該正出力コンバータとその出力電圧をスイッチングする前記正スイッチング回路との間に配され、かつ、 $-V$ ボルトの直流電圧を出力する前記負出力コンバータの出力電圧を $-V$ ボルトと略 0 ボルトとにスイッチングし得るスイッチング素子を含む負電源制御用スイッチング回路が、当該負出力コンバータとその出力電圧をスイッチングする前記負スイッチング回路との間に配され、

【0028】

切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略 0 ボルトに変化させる前記制御を、前記正電源制御用スイッチング回路および前記負電源制御用スイッチング回路が担うように構成することができる。

【0029】

前記出力コンバータの出力電圧を略 0 ボルトに変化させる前記制御は、出力コンバータ自体がそのような制御機能を有していない場合であっても、このようにスイッチング素子を用いることで、本発明で規定する回路構成を容易に組むことができる。

このとき、複数の前記積層ユニット（単一の光アドレス型表示素子中における複数の積層ユニットの場合と、光アドレス型表示素子自体が複数ある場合のいずれでもよく、全体として積層ユニットが複数である場合を全て含む。）に対して同時にパルス電圧を印加する電源装置を構成する場合、前記正電源制御用スイッチング回路および前記負電源制御用スイッチング回路は、それぞれの印加対象（積層ユニット）ごとに用意する必要が無く、1 つずつで兼用することができる。

【0030】

当該構成を有する電源装置は、詳しくは、上記前記正電源制御用スイッチング回路および前記負電源制御用スイッチング回路を備え、前記パルス生成ユニットを複数有し、該パルス生成ユニット毎に異なる前記積層ユニットにおけるそれぞれの一对の電極層間に対して前記矩形波パルスを合成して同時に印加し得る電源装置であって、

前記複数のパルス生成ユニットにおける全ての前記正スイッチング回路に、単一の前記正電源制御用スイッチング回路が接続され、かつ、前記複数のパルス生成ユニットにおけ

10

20

30

40

50

る全ての前記負スイッチング回路に、単一の前記負電源制御用スイッチング回路が接続されてなることを特徴とする。

【0031】

当該構成を具備する本発明の電源装置によれば、印加する複数の積層ユニットに対して単一の正電源制御用スイッチング回路および単一の前記負電源制御用スイッチング回路を配すれば足り、それぞれ1つのスイッチング素子だけを用意すれば足りるため、装置構成を簡略化することができ、装置の小型化並びに低コスト化を図ることができる。

【0032】

すなわち、1つの積層ユニットに対してのみ印加し得る電源装置においては、必要なスイッチング素子の数が、「正負スイッチング回路用各1つ」+「正負電源制御用スイッチング回路各1つ」の計4個に対して、2つの積層ユニットに対して同時に印加し得る電源装置においては「正負スイッチング回路用各2つ」+「正負電源制御用スイッチング回路各1つ」の計6個、3つの積層ユニットに対して同時に印加し得る電源装置においては「正負スイッチング回路用各3つ」+「正負電源制御用スイッチング回路各1つ」の計8個といった具合に、正負電源制御用スイッチング回路を兼用できる分、印加対象の積層ユニット数に対するスイッチング素子の必要数を減らすことができる。

【0033】

本発明の電源装置は、少なくとも表示側が透明である一对の電極層の間に、少なくとも、特定波長域の光を吸収して該吸収した光の光量に応じて電気特性が変化する光導電層、および、光を透過または反射する表示画像を形成し得る表示層が積層挟持されてなる積層ユニットを含む光アドレス型表示素子の、前記一对の電極層間に電圧を印加する電圧印加手段と、前記光アドレス型表示素子の表示側またはその裏面側からアドレス光を照射する光照射手段とを含む光アドレス型表示素子の駆動装置（以下、単に「駆動装置」という場合がある。）において、前記電圧印加手段として用いることができる。小型かつ低コストな電源装置を用いることで、駆動装置全体の小型化および低コスト化を図ることができる。

【0034】

また、単一の前記正電源制御用スイッチング回路および単一の前記負電源制御用スイッチング回路を具備し複数の前記積層ユニットに対して同時にパルス電圧を印加し得る前記電源装置を用いた場合、電源装置のスイッチング素子の数を印加対象たる積層ユニット数に比して少なくすることができるため、装置構成を簡略化することができ、駆動装置全体の小型化並びに低コスト化を図ることができる。

【0035】

本発明の電源装置を適用し得る駆動装置としては、前記光アドレス型表示素子の表示層がコレステリック液晶を含み、当該コレステリック液晶の状態変化により光を透過または反射して表示画像を形成する駆動装置を好適な例として挙げることができる。

【発明の効果】

【0036】

本発明によれば、スイッチング素子に要求される耐圧を下げることで、電源装置の小型化と低コスト化に資する光アドレス型表示素子への電圧印加方法および電源装置、並びにかかる電源装置を用いた光アドレス型表示素子の駆動装置を提供することができる。

また、複数の積層ユニットに対して同時に電圧を印加し得るように構成された本発明の電源装置およびそれを用いた駆動装置によれば、電源装置のスイッチング素子の数を印加対象たる積層ユニット数に比して少なくすることができるため、装置構成を簡略化することができ、駆動装置全体の小型化並びに低コスト化を図ることができる。

【発明を実施するための最良の形態】

【0037】

以下、好ましい実施形態を挙げて本発明を図面に則して詳細に説明する。

[光アドレス型表示素子への電圧印加方法および電源装置]

<<本発明の原理>>

10

20

30

40

50

図 1 は、本発明の光アドレス型表示素子への電圧印加方法（以下、単に「本発明の電圧印加方法」という場合がある。）により矩形波パルスを表示素子に印加している様子を模式的に示す回路図である。ここでは、正および負の 1 組のスイッチング回路を含むパルス生成ユニット（スイッチング回路 S W C）が 1 つのみの構成を例に挙げる。出力コンバータからの出力電圧 + V ボルトおよび - V ボルトを適宜切り替え得るスイッチング回路 S W C により + V ボルトおよび - V ボルトを交互に切り替えることで、表示素子に印加する矩形波パルスを合成している点は、図 1 4 を用いて説明した従来方式と同様である。

【 0 0 3 8 】

本発明においては、+ V ボルトから - V ボルトへの切り替え（ $a \rightarrow b$ ）および - V ボルトから + V ボルトへの切り替え（ $b \rightarrow a$ ）に際し、まず、切り替えの途中で接地（e）を経由する。そして、切り替えが為されて選択外になる側の出力コンバータの出力電圧を略 0 ボルトに変化させてから切り替えを行う。すなわち、+ V ボルトから - V ボルトへの切り替え（ $a \rightarrow b$ ）であれば、出力コンバータの + V ボルトの出力電圧を 0 ボルトに変化させてから、出力コンバータの出力電圧 - V ボルトへの切り替えを行う。逆に、- V ボルトから + V ボルトへの切り替え（ $b \rightarrow a$ ）であれば、出力コンバータの - V ボルトの出力電圧を 0 ボルトに変化させてから、出力コンバータの出力電圧 + V ボルトへの切り替えを行う。

10

【 0 0 3 9 】

切り替えの途中で接地（e）を経由する操作と、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略 0 ボルトに変化させる操作とは、逆電圧への切り替えの僅かな間に同時に行う。後述の実施形態の場合には両操作を区別することができなくなり、実質的に同一の操作となる。

20

【 0 0 4 0 】

また、この切り替えの僅かな間としては、より短いことが、元もとの矩形波波形からの変形が小さくなるため好ましい。一般的な矩形波パルスにおいても正負がシャープに切り替わるわけではなく、その切り替わりに要する時間に対してできるだけ短い時間、接地の状態を経由するように構成することが望ましい。当該經由時間としては、一概には言えないが、0 m s ~ 1 0 m s の間が好ましく、0 . 1 m s ~ 1 m s の間がより好ましい。好ましい下限値があるのは、あまりにも当該經由時間が短すぎると、接地することにより基準電位に落とす効果が安定的に発現されない可能性があるためである。

30

【 0 0 4 1 】

本発明に電圧印加方法を出力コンバータからの + V ボルトから - V ボルトへの切り替えを例に挙げて図 1 を用いて説明すると、切り替えに際して接地（e）を経由し、同時に出力コンバータからの + V ボルトの出力電圧が 0 ボルトに変化させる。その上で、出力コンバータからの出力電圧 - V ボルト（b）に切り替える。すると、+ V ボルトの電位になっていた点 a は 0 ボルトに降下していて、- V ボルトの電位になっている c との間（一点鎖線両矢印間）には V ボルトの電位差しか生じていない。これは、図 1 4 を用いて説明した従来の場合に対して半分の値であり、介在するスイッチング素子（電界効果トランジスタ等）の耐圧を半分に落とすことができる。

なお、0 ボルトになった出力コンバータの出力電圧は、次の切り替えで選択されるまでの間に元の + V ボルトあるいは - V ボルトに回復させる。

40

【 0 0 4 2 】

切り替えが為されて選択外になる側の前記出力コンバータの出力電圧は、完全に 0 ボルトになるまで電圧を落とさなくても構わない。ある程度 0 ボルトに近い電圧まで落とすことができれば、スイッチング素子に加わる負荷を低減させる効果は発現されるからである。したがって、最終的に 0 ボルトになっていなくても、0 ボルトに近づける方向に電圧を変化させ、スイッチング素子の耐圧を減ずる効果が現れさえすれば、効果の大小の差はあれど本発明に言う「略 0 ボルトに変化させ」の概念に含まれる。勿論、0 ボルトにすることで効果が最も大きく奏されるのであり、本発明の効果を存分に享受するためには、当初の出力電圧の $\pm V$ ボルトに対して、変化後の絶対値電圧が 2 0 % 以下になることが好まし

50

く、5 % 以下になることがより好ましく、1 % 以下になることがさらに好ましい。これら好ましい変化後の電圧は、勿論本発明に言う「略 0 ボルト」の範疇に入るものである。

【0043】

スイッチング回路 S W C には複数のスイッチング素子 (F E T 等) が含まれており、これを制御回路で制御することで + V ボルトと - V ボルトとを切り替えればよい。また、出力コンバータの切り替え前の出力電圧を略 0 ボルトに変化させるのは、出力コンバータの出力設定を適宜調整するか、別途スイッチング回路を配すればよい。

【0044】

一方、切り替えの途中で接地 (e) を経由させるには、電圧印加を終了させる際に用いるスイッチング回路 S W G を利用して接地させればよい。ただし、以下に示す実施形態の場合には、出力コンバータの切り替え前の出力電圧を略 0 ボルトに変化させる操作との区別がなくなり、接地のための特別の操作を行う必要が無い。

なお、本発明においても従来の方と同様、電圧印加を終了させる際には、スイッチング回路 S W G により表示素子の両電極層の電位をグラウンド電位 (基準電位) に落として表示素子への印加を終了する。

【0045】

< 第 1 の実施形態 >

図 2 に、本発明の例示的一態様である第 1 の実施形態の電源装置におけるスイッチング回路の回路図を示す。図 2 において、スイッチング素子である電界効果トランジスタ F E T 1 1 が含まれる回路が、出力コンバータからの出力電圧 + V ボルトをスイッチングする正スイッチング回路 S W C 1 1 であり、スイッチング素子である電界効果トランジスタ F E T 1 2 が含まれる回路が、出力コンバータからの出力電圧 - V ボルトをスイッチングする負スイッチング回路 S W C 1 2 である。両スイッチング回路により出力電圧 + V ボルトまたは - V ボルトが適宜切り替え得るように、パルス生成ユニット P G U 1 が構成されている。電界効果トランジスタ F E T 1 1 および F E T 1 2 は、保護ダイオード D 1 1 および D 1 2 を備えるものである。

また、スイッチング素子である電界効果トランジスタ F E T 1 3 および F E T 1 4 が含まれる回路が、電圧印加を終了させる際にグラウンド電位に落とすグラウンドスイッチング回路 S W G 1 3 である。

【0046】

パルス生成ユニット P G U 1 においては、不図示の制御回路によって正スイッチング回路 S W C 1 1 (電界効果トランジスタ F E T 1 1) および負スイッチング回路 S W C 1 2 (電界効果トランジスタ F E T 1 2) が制御されて、出力コンバータからの出力電圧 + V ボルトおよび - V ボルトを交互に切り替えて出力端子に出力するように構成されている。この際、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略 0 ボルトに変化させてから切り替えが行われる。

【0047】

本実施形態においては、+ V ボルトおよび - V ボルトの直流電圧の切り替えに資する電界効果トランジスタ F E T 1 1 および F E T 1 2 が保護ダイオードを備えるものであるため、切り替えが為されて選択外になる側の電界効果トランジスタ [例えば F E T 1 1] が不導通状態になり、かつ、同側の出力コンバータからの出力電圧 [例えば + V ボルト] が略 0 ボルトになると、出力端子側に偏っていた電荷が、電界効果トランジスタに備えられた保護ダイオード [例えば D 1 1] を逆流して基準電位 (グラウンド) まで落ちる、すなわち自動的にアース (接地) された状態になる。そのため、本実施形態の構成では、アースのための制御や構成部品等が不要になり、そのぶんの電源装置の小型化および低コスト化を図ることができる。

【0048】

以上の説明は、文中の [] 内において、+ V ボルトから - V ボルトへの切り替え時を例に挙げているが、- V ボルトから + V ボルトへの切り替え時についても同様であり、その場合にはそれぞれ順に、[例えば F E T 1 2]、[例えば - V ボルト]、[例えば D 1 2

】に置き換えればよい。

【 0 0 4 9 】

以上のように + V ボルトから - V ボルトへの切り替えおよび - V ボルトから + V ボルトへの切り替えが繰り返し為されることで合成された矩形波パルスは、出力端子から出力されて、表示素子の駆動電圧として利用される。そして、矩形波パルスの出力を終える際には、常法どおり、不図示の制御回路によってグラウンドスイッチング回路 S W G 1 3 に含まれる電界効果トランジスタ F E T 1 3 および F E T 1 4 を制御して、出力端子の電位をグラウンド電位（基準電位）に落とすように構成されている。

【 0 0 5 0 】

本実施形態において、出力コンバータからの電圧 $\pm V$ ボルトは ± 500 ボルトである。本発明の構成を備える本実施形態では、電界効果トランジスタ F E T 1 1 および F E T 1 2 に対して、出力コンバータからの電圧の絶対値である 500 ボルトしか負荷が掛からない。したがって、安全マージンを 20 % 見て、耐圧が 600 ボルトの電界効果トランジスタを F E T 1 1 および F E T 1 2 として採用している。従来方式であれば 1000 ボルトの負荷が掛かるため、同様に安全マージンを見た場合 1200 ボルトの耐圧が求められるが、本実施形態ではその半分にしている。

10

【 0 0 5 1 】

以上のように、本実施形態の電源装置により本発明の電圧印加方法を適用した場合、スイッチング素子に要求される耐圧を下げることもできるとともに、矩形波パルス生成中にアースするための特別な制御や構成部品等が不要であり、電源装置の小型化と低コスト化を高い次元で実現することができる。

20

【 0 0 5 2 】

< 第 2 の実施形態 >

図 3 に、本発明の例示的一態様である第 2 の実施形態の電源装置におけるスイッチング回路の回路図を示す。本実施形態では、出力コンバータからの出力電圧が + V ボルトおよび - V ボルトと一定であり、これを専用の電界効果トランジスタを含む正負電源制御用スイッチング回路で制御して、0 ボルトと + V ボルトまたは - V ボルトとの間をスイッチングするように構成されている。本実施形態では、当該正負電源制御用スイッチング回路が配されるが、電圧印加終了時に出力端子の電位をグラウンド電位（基準電位）に落とすためのグラウンドスイッチング回路（S W G 1 3）は配されない。

30

【 0 0 5 3 】

図 3 において、スイッチング素子である電界効果トランジスタ F E T 2 1 が含まれる回路が、出力コンバータからの出力電圧 + V ボルトをスイッチングする正スイッチング回路 S W C 2 1 であり、スイッチング素子である電界効果トランジスタ F E T 2 2 が含まれる回路が、出力コンバータからの出力電圧 - V ボルトをスイッチングする負スイッチング回路 S W C 2 2 である。両スイッチング回路により出力電圧 + V ボルトまたは - V ボルトが適宜切り替え得るように、パルス生成ユニット P G U 2 が構成されている。電界効果トランジスタ F E T 2 1 および F E T 2 2 は、保護ダイオード D 2 1 および D 2 2 を備えるものである。

40

【 0 0 5 4 】

また、スイッチング素子である電界効果トランジスタ F E T 2 3 が含まれる回路が、正出力コンバータの出力電圧を + V ボルトと略 0 ボルトとにスイッチングし得る正電源制御用スイッチング回路 S W G 2 3 であり、スイッチング素子である電界効果トランジスタ F E T 2 4 が含まれる回路が、負出力コンバータの出力電圧を - V ボルトと略 0 ボルトとにスイッチングし得る負電源制御用スイッチング回路 S W G 2 4 である。

【 0 0 5 5 】

パルス生成ユニット P G U 2 においては、不図示の制御回路によって正スイッチング回路 S W C 2 1（電界効果トランジスタ F E T 2 1）および負スイッチング回路 S W C 2 2（電界効果トランジスタ F E T 2 2）が制御されて、出力コンバータからの出力電圧 + V ボルトおよび - V ボルトを交互に切り替えて出力端子に出力するように構成されている点

50

は、第 1 の実施形態と同様である。この際、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略 0 ボルトに変化させてから切り替えが行われる点も、第 1 の実施形態と同様である。

【 0 0 5 6 】

本実施形態においては、正出力コンバータと正スイッチング回路 S W C 2 1 との間に正電源制御用スイッチング回路 S W G 2 3 が、負出力コンバータと負スイッチング回路 S W C 2 2 との間に負電源制御用スイッチング回路 S W G 2 4 が、それぞれ配されている。この正負電源制御用スイッチング回路 S W G 2 3 , 2 4 により、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧が略 0 ボルトに変化するように制御が為される。これにより、出力コンバータ自体に「 $\pm V$ ボルト」 - 「0 ボルト」間の出力切り替えが瞬時に行われる機構を備えていない場合であっても、簡単な構成で当該切り替えを容易に行うことができる。

10

【 0 0 5 7 】

本実施形態においても、 $+V$ ボルトおよび $-V$ ボルトの直流電圧の切り替えに資する電界効果トランジスタ F E T 2 1 および F E T 2 2 が保護ダイオードを備えるものであるため、切り替えが為されて選択外になる側の電界効果トランジスタ [例えば F E T 2 1] が不導通状態になり、かつ、同側の出力コンバータからの出力電圧 [例えば $+V$ ボルト] が略 0 ボルトになると、出力端子側に偏っていた電荷が、電界効果トランジスタに備えられた保護ダイオード [例えば D 2 1] を逆流して基準電位 (グラウンド) まで落ちる、すなわち自動的にアース (接地) された状態になる。そのため、本実施形態の構成では、アースのための制御や構成部品等が不要になり、そのぶんの電源装置の小型化および低コスト化を図ることができる。以上の説明が、 $-V$ ボルトから $+V$ ボルトへの切り替え時についても同様である点は、第 1 の実施形態と同様である。

20

【 0 0 5 8 】

図 4 に、本実施形態の電源装置を稼動させた場合の各電界効果トランジスタの on / off および各出力電圧の波形を時系列で表すタイムチャートを示す。図 4 に示すタイムチャートを参考に説明すると、まず電界効果トランジスタ F E T 2 3 が off、電界効果トランジスタ F E T 2 4 が on の状態で $+V$ ボルトの出力電圧を出力する出力コンバータから電圧が出力され、同時に電界効果トランジスタ F E T 2 1 が on になる。なお、電界効果トランジスタ F E T 2 3 および F E T 2 4 は、off 時に出力コンバータからの電圧をそのまま出力し、on 時には出力コンバータからの電圧を 0 ボルトに切り替える機能を有する。出力コンバータからの電圧は若干のタイムラグを経てピークの $+V$ ボルトに達する。この波形が、出力端子からの出力電圧の波形にそのまま反映される。

30

【 0 0 5 9 】

そして所定のパルス幅を為す時間の経過後、電界効果トランジスタ F E T 2 3 が on、電界効果トランジスタ F E T 2 1 が off になる。この時同時に出力コンバータからの電圧も 0 ボルトに落とされる。すると若干のタイムラグを経て出力端子からの出力電圧も 0 ボルトになる。

【 0 0 6 0 】

次に電界効果トランジスタ F E T 2 4 が off になって $-V$ ボルトの出力電圧を出力する出力コンバータから電圧が出力され、電界効果トランジスタ F E T 2 2 が on になる。出力コンバータからの電圧は若干のタイムラグを経てピークの $-V$ ボルトに達する。この波形が、出力端子からの出力電圧の波形にそのまま反映される。

40

【 0 0 6 1 】

$+V$ ボルトの出力時と同様、所定のパルス幅を為す時間の経過後、電界効果トランジスタ F E T 2 4 が on、電界効果トランジスタ F E T 2 2 が off になる。この時同時に出力コンバータからの電圧も 0 ボルトに落とされる。すると若干のタイムラグを経て出力端子からの出力電圧も 0 ボルトになる。以上の駆動サイクルが繰り返されることで $\pm V$ ボルトの矩形波パルスが合成される。

【 0 0 6 2 】

50

以上のように + V ボルトから - V ボルトへの切り替えおよび - V ボルトから + V ボルトへの切り替えが繰り返し為されることで合成された矩形波パルスは、出力端子から出力されて、表示素子の駆動電圧として利用される。そして、矩形波パルスの出力を終える際には、不図示の制御回路によって正電源制御用スイッチング回路 S W G 2 3 および負電源制御用スイッチング回路 S W G 2 4 を制御して、出力端子の電位をグラウンド電位（基準電位）に落とすように構成されている。

【 0 0 6 3 】

本実施形態において、出力コンバータからの電圧 ± V ボルトは ± 5 0 0 ボルトである。本発明の構成を備える本実施形態では、電界効果トランジスタ F E T 2 1 および F E T 2 2 に対して、出力コンバータからの電圧の絶対値である 5 0 0 ボルトしか負荷が掛からない。したがって、安全マージンを 2 0 % 見て、耐圧が 6 0 0 ボルトの電界効果トランジスタを F E T 2 1 および F E T 2 2 として採用している。従来の方式であれば 1 0 0 0 ボルトの負荷が掛かるため、同様に安全マージンを見た場合 1 2 0 0 ボルトの耐圧が求められるが、本実施形態ではその半分になっている。

10

【 0 0 6 4 】

以上のように、本実施形態の電源装置により本発明の電圧印加方法を適用した場合、スイッチング素子に要求される耐圧を下げることができ、矩形波パルス生成中にアースするための特別な制御や構成部品等が不要であるとともに、簡単な構成で、出力コンバータからの「 ± V ボルト」 - 「 0 ボルト」間の出力切り替えを適宜瞬時に行うことができ、電源装置の小型化と低コスト化を高い次元で実現することができる。

20

【 0 0 6 5 】

< 第 3 の実施形態 >

図 5 に、本発明の例示的一態様である第 3 の実施形態の電源装置におけるスイッチング回路の回路図を示す。本実施形態では、第 2 の実施形態におけるパルス生成ユニット P G U 2 と同様の構成のパルス生成ユニットが P G U 3 A および P G U 3 B の 2 つ並列に配され、それぞれのパルス生成ユニットから出力端子 A , B が接続されている。この出力端子 A , B にそれぞれ別々の表示素子、あるいは、単一の表示素子における異なる積層ユニットを接続して、2 つの積層ユニットに同時に駆動電圧が印加できるようになっている。

【 0 0 6 6 】

また、第 2 の実施形態と同様、出力コンバータからの出力電圧が + V ボルトと - V ボルトの一定であり、0 ボルトと + V ボルトまたは - V ボルトとの間をスイッチングするスイッチング素子としての電界効果トランジスタ F E T 3 3 , F E T 3 4 を含む正負電源制御用スイッチング回路 S W C 3 3 , S W C 3 4 が配され、電圧印加終了時に出力端子の電位をグラウンド電位（基準電位）に落とすためのグラウンドスイッチング回路（ S W G 1 3 ）は配されない。なお、正負電源制御用スイッチング回路 S W C 3 3 , S W C 3 4 は、出力端子 A および B に同時に同一波形の駆動電圧を出力することから、「 ± V ボルト」 - 「 0 ボルト」間の出力切り替えのタイミングはパルス生成ユニットが P G U 3 A および P G U 3 B の 2 つで同一であり、両パルス生成ユニットへの出力電圧を同時に正負電源制御用スイッチング回路 S W C 3 3 , S W C 3 4 でスイッチングしている。すなわち、パルス生成ユニットが P G U 3 A および P G U 3 B ごとの正負電源制御用スイッチング回路は要しない。

30

40

【 0 0 6 7 】

図 5 のパルス生成ユニット P G U 3 1 A において、スイッチング素子である電界効果トランジスタ F E T 3 1 が含まれる回路が、出力コンバータからの出力電圧 + V ボルトをスイッチングする正スイッチング回路 S W C 3 1 A であり、スイッチング素子である電界効果トランジスタ F E T 3 2 A が含まれる回路が、出力コンバータからの出力電圧 - V ボルトをスイッチングする負スイッチング回路 S W C 3 2 A である。両スイッチング回路により出力電圧 + V ボルトまたは - V ボルトが適宜切り替え得るように、パルス生成ユニット P G U 3 1 A が構成されている。電界効果トランジスタ F E T 3 1 A および F E T 3 2 A は、保護ダイオード D 3 1 A および D 3 2 A を備えるものである。

50

【 0 0 6 8 】

パルス生成ユニット P G U 3 1 B もパルス生成ユニット P G U 3 1 A と全く同様に構成されている（前段落の説明において、符号の末尾の A を B に置き換えたものが、パルス生成ユニット P G U 3 1 B の構成説明となる。）。

【 0 0 6 9 】

また、電界効果トランジスタ F E T 3 3 が含まれる回路が、正出力コンバータの出力電圧を + V ボルトと略 0 ボルトとにスイッチングし得る正電源制御用スイッチング回路 S W G 3 3 であり、電界効果トランジスタ F E T 3 4 が含まれる回路が、負出力コンバータの出力電圧を - V ボルトと略 0 ボルトとにスイッチングし得る負電源制御用スイッチング回路 S W G 3 4 である。

10

【 0 0 7 0 】

パルス生成ユニット P G U 3 A と P G U 3 B とは、同一のタイミングで同一の動作を為すことから、以下の説明において、両者合わせて説明する。

パルス生成ユニット P G U 3 A , 3 B においては、不図示の制御回路によって正スイッチング回路 S W C 3 1 A , 3 1 B （電界効果トランジスタ F E T 3 1 A , 3 1 B ）および負スイッチング回路 S W C 3 2 A , 3 2 B （電界効果トランジスタ F E T 3 2 A , 3 2 B ）が制御されて、出力コンバータからの出力電圧 + V ボルトおよび - V ボルトを交互に切り替えて出力端子 A , B に出力するように構成されている点は、第 2 の実施形態と同様である。この際、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略 0 ボルトに変化させてから切り替えが行われる点も、第 2 の実施形態と同様である。

20

【 0 0 7 1 】

本実施形態においては、正出力コンバータと正スイッチング回路 S W C 3 1 A , 3 1 B との間に正電源制御用スイッチング回路 S W G 3 3 が、負出力コンバータと負スイッチング回路 S W C 3 2 A , 3 2 B との間に負電源制御用スイッチング回路 S W G 3 4 が、それぞれ配されている。この正負電源制御用スイッチング回路 S W G 3 3 , 3 4 は、パルス生成ユニット P G U 3 A および P G U 3 B の両方への正負出力電圧を制御する。

【 0 0 7 2 】

正負電源制御用スイッチング回路 S W G 3 3 , 3 4 により、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧が略 0 ボルトに変化するように制御が為される。これにより、出力コンバータ自体に「 ± V ボルト」 - 「 0 ボルト」間の出力切り替えが瞬時に行われる機構を備えていない場合であっても、簡単な構成で当該切り替えを容易に行うことができる。しかも、この制御に資する電界効果トランジスタ乃至スイッチング回路は、同時に動作するパルス生成ユニットについて兼用可能であり、パルス生成ユニットの数に関わらず、正負一対のみで十分なので、電子素子の点数を減らすことができ、簡単な構成で前記切り替えを容易に行うことができる。

30

【 0 0 7 3 】

本実施形態においても、 + V ボルトおよび - V ボルトの直流電圧の切り替えに資する電界効果トランジスタ F E T 3 1 A , 3 1 B および F E T 3 2 A , 3 2 B が保護ダイオードを備えるものであるため、切り替えが為されて選択外になる側の電界効果トランジスタ [例えば F E T 3 1 A , 3 1 B] が不導通状態になり、かつ、同側の出力コンバータからの出力電圧 [例えば + V ボルト] が略 0 ボルトになると、出力端子側に偏っていた電荷が、電界効果トランジスタに備えられた保護ダイオード [例えば D 3 1 A , 3 1 B] を逆流して基準電位（グラウンド）まで落ちる、すなわち自動的にアース（接地）された状態になる。そのため、本実施形態の構成では、アースのための制御や構成部品等が不要になり、そのぶんの電源装置の小型化および低コスト化を図ることができる。以上の説明が、 - V ボルトから + V ボルトへの切り替え時についても同様である点は、第 1 および第 2 の実施形態と同様である。

40

【 0 0 7 4 】

以上のようにパルス生成ユニット P G U 3 A および P G U 3 B のそれぞれにおいて、 + V ボルトから - V ボルトへの切り替えおよび - V ボルトから + V ボルトへの切り替えが繰

50

り返し為されることで合成された矩形波パルスは、出力端子 A および B から出力されて、それぞれ表示素子の駆動電圧として利用される。このとき、それ自体複数の積層ユニットを含む、たとえばフルカラー画像を形成可能な表示素子の当該複数の積層ユニットに対して同時に駆動電圧を印加してもよいし、単一の積層ユニットしか持たない表示素子を複数同時に駆動させるべく、電圧を印加してもよい。

【 0 0 7 5 】

そして、矩形波パルスの出力を終える際には、第 2 の実施形態と同様、不図示の制御回路によって正電源制御用スイッチング回路 S W G 2 3 および負電源制御用スイッチング回路 S W G 2 4 を制御して、出力端子の電位をグラウンド電位（基準電位）に落とすように構成されている。

10

【 0 0 7 6 】

本実施形態において、出力コンバータからの電圧 $\pm V$ ボルトは ± 500 ボルトである。本発明の構成を備える本実施形態では、電界効果トランジスタ F E T 3 1 A , 3 1 B および F E T 3 2 A , 3 2 B に対して、出力コンバータからの電圧の絶対値である 500 ボルトしか負荷が掛からない。したがって、安全マージンを 20% 見て、耐圧が 600 ボルトの電界効果トランジスタを F E T F E T 3 1 A , 3 1 B および F E T 3 2 A , 3 2 B として採用している。従来方式であれば 1000 ボルトの負荷が掛かるため、同様に安全マージンを見た場合 1200 ボルトの耐圧が求められるが、本実施形態ではその半分になっている。

【 0 0 7 7 】

20

以上のように、本実施形態の電源装置により本発明の電圧印加方法を適用した場合、スイッチング素子に要求される耐圧を下げることができ、矩形波パルス生成中にアースするための特別な制御や構成部品等が不要であるとともに、簡単な構成で、出力コンバータからの「 $\pm V$ ボルト」 - 「 0 ボルト」間の出力切り替えを適宜瞬時に行うことができ、電源装置の小型化と低コスト化を高い次元で実現することができる。しかも、単一もしくは複数の表示素子における複数の積層ユニットに対して同時に駆動電圧を印加することができながら、別々に印加する場合に比して電子素子の点数を減らすことができ、電源装置の小型化と低コスト化をより一層高い次元で実現することができる。

【 0 0 7 8 】

以上、電圧印加方法乃至電源装置の好ましい態様として、第 1 ~ 第 3 の 3 つの実施形態を挙げて本発明の光アドレス型表示素子への電圧印加方法乃至電源装置を説明したが、本発明は当該構成に限定されるものではない。たとえば、上記実施形態では、パルス生成ユニットの数が 1 つおよび 2 つの構成のみ例示しているが、勿論 3 つ以上であっても全く問題ない。第 3 の実施形態と同様の構成でパルス生成ユニットを 3 つ以上にした場合、同様に電源制御用スイッチング回路は正負一対のみで足りるので、合成する駆動電圧の数当たりの電子素子の点数をより低減させることができる。

30

【 0 0 7 9 】

当業者は、その他従来公知の知見に従い、本発明を適宜改変することができる。かかる改変によってもなお本発明の駆動方法あるいは本発明の駆動装置の構成を具備する限り、勿論、本発明の範疇に含まれるものである。

40

【 0 0 8 0 】

[光アドレス型表示素子の駆動装置]

以上説明した本発明の光アドレス型表示素子への電圧印加方法および電源装置は、バイアス電圧を印加しつつアドレス光を照射することにより画像を書き込む各種光アドレス型表示素子に対して、前記バイアス電圧の印加に好適に用いられる。バイアス電圧として矩形波パルスが印加される光アドレス型表示素子（以下、単に「表示素子」という場合がある。）であれば、特にその構成に制限は無い。

【 0 0 8 1 】

以下に、表示素子として、無電源メモリー性、明るい表示、携帯性等各種優れた特徴を有する、コレステリック液晶を用いた積層ユニットが 1 つのみの表示素子を例に挙げて、

50

本発明の電圧印加方法乃至電源装置を利用した駆動装置、すなわち本発明の光アドレス型表示素子の駆動装置（以下、単に「本発明の駆動装置」という場合がある。）を説明する。なお、以下の説明はあくまでも例示であり、本発明の駆動装置は以下の構成に限定されるものではない。

【0082】

<<第4の実施形態>>

図6は、コレステリック液晶を用いた光アドレス型表示素子および本発明の駆動装置全体を含むシステムの例示的一態様である第4の実施形態の概略構成図である。図6に示されるように本実施形態のシステムは、光アドレス型の表示素子（光アドレス型表示素子）1と、それを駆動する（画像を書き込む）ための駆動装置（光アドレス型表示素子の駆動装置）2とからなる。駆動装置2は、電源装置（電圧印加手段）17、光照射装置（光照射手段）18、および、これらの動作を制御する制御回路16が含まれてなる。

10

【0083】

<光アドレス型表示素子>

本実施形態において、表示素子（光アドレス型表示素子）1は、表示面側から順に、基板3、電極5、表示層7、ラミネート層8、着色層（遮光層）9、有機感光層（光導電層）10、電極（電極層）6および基板4が積層されてなる物である。当該表示素子1は、一対の電極（電極層）5，6間に感光層（光導電層）10と表示層7とが積層挟持されてなる積層ユニットを1つのみ有するものである。

20

【0084】

（基板）

基板3，4は、各機能層を内面に保持し、表示素子の構造を維持する目的の部材である。基板3，4は、外力に耐える強度を有するシート形状の物体であり、フレキシブル性を有することが好ましい。具体的な材料としては、無機シート（たとえばガラス・シリコン）、高分子フィルム（たとえばポリエチレンテレフタレート、ポリスルホン、ポリエーテルスルホン、ポリカーボネート、ポリエチレンナフタレート）等を挙げることができる。なお、少なくとも表示面側の基板3は表示光を透過する機能を有する。その外表面に、防汚膜、耐磨耗膜、光反射防止膜、ガスバリア膜など公知の機能性膜を形成してもよい。

【0085】

（電極）

電極（電極層）5，6は、電源装置17から印加されたバイアス電圧を、表示素子1内の各機能層へ印加する目的の部材である。具体的には、金属（たとえば金、銀、銅、鉄、アルミニウム）、金属酸化物（たとえば酸化インジウム、酸化スズ、酸化インジウムスズ（ITO））、炭素、これらを高分子中に分散させた複合体、導電性有機高分子（たとえばポリチオフェン系・ポリアニリン系）などで形成された導電性薄膜を挙げることができる。表面に、密着力改善膜、光反射防止膜、ガスバリア膜など公知の機能性膜を形成してもよい。

30

【0086】

（表示層）

本発明において表示層とは、電場によって入射光の反射・透過状態を変調する機能を有し、選択した状態が無電場で保持できる性質のものであれば特に制限は無く、例えば液晶の配向変化を利用するのであれば、双安定型ツイストネマチック液晶、表面安定化強誘電性液晶等の偏光状態の変化を利用する方式のもの、メモリ性高分子分散型液晶などの光散乱状態の変化を利用する方式のもの、これらに二色性色素を混合したゲストホスト液晶などの光吸収状態の変化を利用する方式のもの、メモリ性コレステリック（カイラルネマチック）液晶などの光干渉状態の変化を利用する方式のものなど、光学効果の異なる種々の液晶素子を用いることができる。本実施形態では、最後者の方式のものを例示している。

40

表示層としては、曲げや圧力などの外力に対して変形しない構造であることが好ましい。

【0087】

50

本実施形態における表示層は、コレステリック液晶および透明樹脂からなる自己保持型液晶複合体の液晶層が形成されてなるものである。すなわち、複合体として自己保持性を有するためスペーサ等を必要としない液晶層である。本実施形態では、不図示ではあるが、高分子マトリックス（透明樹脂）中にコレステリック液晶が分散した状態となっている。

なお、本発明においては、表示層が、自己保持型液晶複合体の液晶層であることは必須ではなく、単に液晶のみで表示層を構成することとしても勿論構わない。

【0088】

コレステリック液晶は、入射光のうち特定の色光の反射・透過状態を変調する機能を有し、液晶分子がらせん状に揃って配向しており、らせん軸方向から入射した光のうち、らせんピッチに依存した特定の光を干渉反射する。電場によって配向が変化し、反射状態を変化させることができる。表示層を自己保持型液晶複合体とする場合には、ドロップサイズが均一で、単層稠密に配置されていることが好ましい。

【0089】

コレステリック液晶として使用可能な具体的な液晶としては、ステロイド系コレステロール誘導体、あるいはネマチック液晶やスメクチック液晶（たとえばシッフ塩基系、アゾ系、アゾキシ系、安息香酸エステル系、ビフェニル系、ターフェニル系、シクロヘキシルカルボン酸エステル系、フェニルシクロヘキサン系、ビフェニルシクロヘキサン系、ピリミジン系、ジオキサン系、シクロヘキシルシクロヘキサンエステル系、シクロヘキシルエタン系、シクロヘキサン系、トラン系、アルケニル系、スチルベン系、縮合多環系）、またはこれらの混合物に、カイラル剤（たとえばステロイド系コレステロール誘導体、シッフ塩基系、アゾ系、エステル系、ビフェニル系）を添加したもの等を挙げることができる。

【0090】

コレステリック液晶の螺旋ピッチは、液晶分子の化学構造や、ネマチック液晶に対するカイラル剤の添加量で調整する。例えば、表示色を青、緑あるいは赤にする場合には、それぞれ選択反射の中心波長が、順に400nm～500nm、500nm～600nmあるいは600nm～700nmの範囲になるようにする。また、コレステリック液晶の螺旋ピッチの温度依存性を補償するために、揃え方向が異なる、または逆の温度依存性を示す複数のカイラル剤を添加する公知の手法を用いてもよい。

【0091】

表示層7がコレステリック液晶と高分子マトリックス（透明樹脂）からなる自己保持型液晶複合体を形成する形態としては、コレステリック液晶の連続相中に網目状の樹脂を含むPNLC（Polymer Network Liquid Crystal）構造や、高分子の骨格中にコレステリック液晶がドロプレット状に分散されたPDLC（Polymer Dispersed Liquid Crystal）構造（マイクロカプセル化されたものを含む）を用いることができ、PNLC構造やPDLC構造とすることによって、コレステリック液晶と高分子の界面にアンカリング効果を生じ、無電界でのプレーナ相またはフォーカルコニック相の保持状態を、より安定にすることができる。

【0092】

PNLC構造やPDLC構造は、高分子と液晶とを相分離させる公知の方法、例えば、アクリル系、チオール系、エポキシ系などの、熱や光、電子線などによって重合する高分子前駆体と液晶を混合し、均一相の状態から重合させて相分離させるPIPS（Polymerization Induced Phase Separation）法、ポリビニルアルコールなどの、液晶の溶解度が低い高分子と液晶とを混合し、攪拌懸濁させて、液晶を高分子中にドロプレット分散させるエマルジョン法、熱可塑性高分子と液晶とを混合し、均一相に加熱した状態から冷却して相分離させるTIPS（Thermally Induced Phase Separation）法、高分子と液晶とをクロロホルムなどの溶媒に溶かし、溶媒を蒸発させて高分子と液晶とを相分離させるSIPS（Solvent Induced Phase Separation）法などによって形

10

20

30

40

50

成することができるが、特に限定されるものではない。

【0093】

高分子マトリックスは、コレステリック液晶を保持し、表示素子の変形による液晶の流動（画像の変化）を抑制する機能を有するものであり、液晶材料に溶解せず、また液晶と相溶しない液体を溶剤とする高分子材料が好適に用いられる。また、高分子マトリックスとしては、外力に耐える強度をもち、少なくとも反射光およびアドレス光に対して高い透過性を示す材料であることが望まれる。

【0094】

高分子マトリックスとして採用可能な材料としては、水溶性高分子材料（たとえばゼラチン、ポリビニルアルコール、セルロース誘導体、ポリアクリル酸系ポリマー、エチレンイミン、ポリエチレンオキサイド、ポリアクリルアミド、ポリスチレンスルホン酸塩、ポリアミジン、イソブレン系スルホン酸ポリマー）、あるいは水性エマルジョン化できる材料（たとえばフッ素樹脂、シリコーン樹脂、アクリル樹脂、ウレタン樹脂、エポキシ樹脂）等を挙げることができる。

【0095】

（有機感光層）

有機感光層（光導電層）10は、内部光電効果をもち、アドレス光の照射強度に応じてインピーダンス特性が変化する特性を有する層である。交流（AC）動作を行う場合には、アドレス光に対して対称駆動であることが望ましく、電荷発生層（CGL）が電荷輸送層（CTL）の上下に積層された3層構造に形成されてなる。本実施形態では、有機感光層10として、図6における上層から順に上側の電荷発生層13、電荷輸送層14および下側の電荷発生層15が積層されてなる。

【0096】

電荷発生層13，15は、アドレス光を吸収して光キャリアを発生させる機能を有する層である。主に、電荷発生層13が表示面側の電極5から書き込み面側の電極6の方向に流れる光キャリア量を、電荷発生層15が書き込み面側の電極6から表示面側の電極5の方向に流れる光キャリア量を、それぞれ左右している。電荷発生層13，15としては、アドレス光を吸収して励起子を発生させ、CGL内部、またはCGL/CGL界面で自由キャリアに効率良く分離させられるものが好ましい。

【0097】

電荷発生層13，15は、電荷発生材料（たとえば金属又は無金属フタロシアニン、スクアリウム化合物、アズレニウム化合物、ペリレン顔料、インジゴ顔料、ビスヤトリス等アゾ顔料、キナクリドン顔料、ピロロピロール色素、多環キノロン顔料、ジプロモアントアントロンなど縮環芳香族系顔料、シアニン色素、キサンテン顔料、ポリビニルカルバゾールとニトロフルオレン等電荷移動錯体、ピリリウム塩染料とポリカーボネート樹脂からなる共晶錯体）を直接成膜する乾式法か、またはこれら電荷発生材料を、高分子バインダー（たとえばポリビニルブチラル樹脂、ポリアリレート樹脂、ポリエステル樹脂、フェノール樹脂、ビニルカルバゾール樹脂、ビニルホルマール樹脂、部分変性ビニルアセタール樹脂、カーボネート樹脂、アクリル樹脂、塩化ビニル樹脂、スチレン樹脂、ビニルアセテート樹脂、酢酸ビニル樹脂、シリコーン樹脂等）とともに適当な溶剤に分散ないし溶解させて塗布液を調製し、これを塗布し乾燥させて成膜する湿式塗布法等により形成することができる。

【0098】

電荷輸送層14は、電荷発生層13，15で発生した光キャリアが注入されて、バイアス信号で印加された電場方向にドリフトする機能を有する層である。

電荷輸送層14は、電荷発生層13，15からの自由キャリアの注入が効率良く発生し（電荷発生層13，15とイオン化ポテンシャルが近いことが好ましい）、注入された自由キャリアができるだけ高速にホッピング移動するものが好適である。暗時のインピーダンスを高くするため、熱キャリアによる暗電流は低い方が好ましい。

【0099】

電荷輸送層 14 は、低分子の正孔輸送材料（たとえばトリニトロフルオレン系化合物、ポリビニルカルバゾール系化合物、オキサジアゾール系化合物、ベンジルアミノ系ヒドラゾンあるいはキノリン系ヒドラゾン等のヒドラゾン系化合物、スチルベン系化合物、トリフェニルアミン系化合物、トリフェニルメタン系化合物、ベンジジン系化合物）、または低分子の電子輸送材料（たとえばキノン系化合物、テトラシアノキノジメタン系化合物、フルオレノン化合物、キサントン系化合物、ベンゾフェノン系化合物）を、高分子バインダー（たとえばポリカーボネート樹脂、ポリアリレート樹脂、ポリエステル樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリスチレン樹脂、含珪素架橋型樹脂等）とともに適当な溶剤に分散ないし溶解させたもの、あるいは上記正孔輸送材料や電子輸送材料を高分子化した材料を適当な溶剤に分散ないし溶解させたものを調製し、これを塗布し乾燥させて形成すればよい。

10

【0100】

（着色層）

着色層（遮光層）9 とは、書き込み時にアドレス光と入射光とを光学分離し、相互干渉による誤動作を防ぐとともに、表示時に表示素子の非表示面側から入射する外光と表示画像を光学分離し、画質の劣化を防ぐ目的で設けられる層であり、本発明において必須の構成要素ではない。ただし、表示素子 1 の性能向上のためには、設けることが望まれる層である。その目的から、着色層 9 には、少なくとも電荷発生層の吸収波長域の光、および表示層の反射波長域の光を吸収する機能が要求される。

20

【0101】

着色層 9 は、具体的には、無機顔料（たとえばカドミウム系、クロム系、コバルト系、マンガン系、カーボン系）、または有機染料や有機顔料（アゾ系、アントラキノン系、インジゴ系、トリフェニルメタン系、ニトロ系、フタロシアニン系、ペリレン系、ピロロピロール系、キナクリドン系、多環キノン系、スクエアリウム系、アズレニウム系、シアニン系、ピリリウム系、アントロン系）を高分子バインダー（たとえばポリビニルアルコール樹脂、ポリアクリル樹脂等）とともに適当な溶剤に分散ないし溶解させて塗布液を調製し、これを塗布し乾燥させて成膜する湿式塗布法等により形成することができる。

【0102】

（ラミネート層）

ラミネート層 8 は、上下基板 3, 4 それぞれの内面に形成された各機能層を貼り合わせる際に、凹凸吸収および接着の役割を果たす目的で設けられる層であり、本発明において必須の構成要素ではない。ラミネート層 8 は、熱可塑性、熱硬化性、あるいはこれらの混合型の有機材料からなるものであり、熱や圧力によって表示層 7 と着色層 9 とを密着・接着させることができる材料が選択される。また、少なくとも入射光に対して透過性を有することが条件となる。

30

ラミネート層 8 に好適な材料としては、粘着・接着性の高分子材料（たとえばポリエチレン系、ポリプロピレン系、ポリウレタン系、エポキシ系、アクリル系、ゴム系、シリコン系）を挙げることができる。

【0103】

（接触端子）

接触端子 19 とは、電源装置 17 からの電圧が供給される導線 11 と、表示素子 1（電極 5, 6）との導通を行う部材であり、高い導電性を有し、電極 5, 6 および導線 11 との接触抵抗が小さいものが選択される。表示素子 1 と駆動装置 2 とを切り離すことができるように、図示の如く電極 5, 6 から分離できる（これに代えて、あるいは加えて、駆動装置 2 から分離できる）構造であることが好ましい。

40

【0104】

接触端子 19 としては、金属（たとえば金、銀、銅、鉄、アルミニウム）、炭素、これらを高分子中に分散させた複合体、金属酸化物（たとえば酸化インジウム、酸化スズ、酸化インジウムスズ（ITO））、炭素、これらを高分子中に分散させた複合体、導電性有機高分子（たとえばポリチオフェン系・ポリアニリン系）などでできた端子で、電極を挟

50

持するクリップ・コネクタ形状のものが挙げられる。

【0105】

< 光アドレス型表示素子の駆動装置 >

本実施形態において駆動装置（光アドレス型表示素子の駆動装置）2は、表示素子1に画像を書き込む装置であり、表示素子1に対してアドレス光の照射を行う光照射装置（光照射手段）18、および、表示素子1にバイアス電圧を印加する電源装置（電圧印加手段）17を主要構成要素とし、さらにこれらの動作を制御する制御回路16が配されてなる。

【0106】

（光照射装置）

光照射装置（光照射手段）18は、像様となる所定のアドレス光パターンを表示素子1に照射する機能を有し、制御回路16からの入力信号に基づき、表示素子1上（詳しくは、有機感光層10上）に所望の光画像パターン（スペクトル・強度・空間周波数）を照射できるものであれば特に制限されるものではない。なお、光照射すべき領域としては、表示素子1の書き込み面の全面である必要は無く、表示層が形成されている範囲内であることはもちろんのこと、書き込もうとする領域（書き込み領域）内であれば十分である。

【0107】

光照射装置18により照射されるアドレス光としては、以下の条件のものが好ましく選択されるが、本発明においてはこれに限定されるものではない。

- ・スペクトル：有機感光層10の吸収波長域のエネルギーができるだけ多いことが好ましい。

- ・照射強度：明時に表示層7への印加電圧が有機感光層10との分圧により駆動の閾値電圧以上となって、表示層7中の液晶を配向変化させ、暗時にはそれ以下となるような強度。

光照射装置18により照射されるアドレス光としては、有機感光層10の吸収波長域内にピーク強度を持ち、できるだけバンド幅の狭い光であることが望ましい。

【0108】

光照射装置18としては、具体的には以下のものが挙げられる。

- （1-1）光源（たとえば、冷陰極管、キセノンランプ、ハロゲンランプ、発光ダイオード（LED）、EL、レーザ等）を一次元のアレイ状に配置したものや、ポリゴンミラーと組み合わせたもの、など走査動作によって任意の二次元発光パターンを形成できるもの

- （1-2）光源をアレイ状に配置したものや導光板と組み合わせたもの、などの均一な光源と、光パターンを作る調光素子（たとえば、LCD、フォトマスクなど）の組み合わせ

- （2）光源を面状に配置したものなどの自発光型ディスプレイ（たとえばCRT、PDP、EL、発光ダイオード、FED、SED）

- （3）上記（1-1）、（1-2）あるいは（2）と光学素子（たとえばマイクロレンズアレイ、セルホックレンズアレイ、プリズムアレイ、視野角調整シート）との組み合わせ

【0109】

（電源装置）

電源装置（電圧印加手段）17は、所定のバイアス電圧（駆動電圧、書き込み電圧）を表示素子1に印加する機能を有し、制御回路16からの入力信号に基づき、表示素子（各電極間）に所望の電圧波形（本発明による矩形パルス波形）を印加できるものであればよい。ただし、高いスルーレートであることが好ましい。電源装置17には、例えばバイポーラ高電圧アンプなどを用いることができる。そして、電源装置17は本発明の電源装置の構成を備えるものである。詳しくは、< 動作 > の項の中で述べる。

電源装置17による表示素子1への電圧の印加は、接触端子19を介して、電極5 - 電極6間に為される。

【0110】

（制御回路）

制御回路16は、外部（画像取り込み装置、画像受信装置、画像処理装置、画像再生装

10

20

30

40

50

置、あるいはこれらの複数の機能を併せ持つ装置等)からの画像データに応じて、電源装置 17 および光照射装置 18 の動作を適宜制御する機能を有する部材である。なお、当該制御回路 16 は、既述の本発明に特徴的なスイッチング回路を制御するための制御回路とは別個独立した機能を有するものであり、画像書き込みのための制御を司るものである。

【0111】

(全体構成)

図7は、本発明の光アドレス型表示素子の駆動装置の例を示す斜視図であり、光照射手段にレーザを用いた場合である。なお、当該図において、制御回路 16 の図示は省略されている。

【0112】

光照射を行う露光光学系(光照射装置 18)は、光源 51 として半導体レーザを用い、コリメータレンズ 52、ポリゴンミラー 53、ポリゴンモーター 54、 $f-\theta$ レンズ 55、折り返し用ミラー 56 などによって構成され、レーザビーム 57 は、ビーム調整ミラー 58 を介して同期信号発生器 59 に送られ、走査タイミングの同期に用いられる。図では省略されているが、この駆動装置の制御装置(制御回路)は、一般の電子写真用レーザ露光装置のそれと同様である。

【0113】

表示素子 1 の副走査方向への送りは、図示のように表示素子 1 を平面状に固定して、パルスモータによって行い、または、表示素子 1 の基板をフィルムで構成することにより、表示素子 1 を柔軟性のあるものとして、円筒状のドラムに固定して、モータによって回転させる、などの方法によることができる。

【0114】

図8は、本発明の光アドレス型表示素子の駆動装置の他の一例を示し、光照射装置に発光ダイオードアレイを用いた場合である。光照射用の光源が発光ダイオードアレイ 62 と自己結像型ロッドレンズアレイ 63 によって構成されるほかは、図7を用いて説明した上記例と同様である。

【0115】

<動作>

本実施形態においては、既述の通り、コレステリック液晶および透明樹脂からなる自己保持型液晶複合体の液晶層が表示層 7 として形成されてなるものである。

本実施形態における表示素子 1 では、このコレステリック液晶の双安定現象を利用して、(A)プレーナによる選択反射状態と、(B)フォーカルコニックによる透過状態とを、電源装置 17 により所定のバイアス電圧を印加しつつ光照射装置 18 によりスイッチングすることによって、無電界でのメモリ性を有する表示画像が書き込まれる。

【0116】

図12を参考に説明すると、電源装置 17 により印加するバイアス電圧は、例えば、表示層 7 に $V_{pf} \sim V_{fh}$ 間の分圧がかかり、光照射装置 18 により所定の波長並びに強度のアドレス光が照射された時に、表示層 7 にかかる分圧が V_{fh} 以上となる電圧としておく。かかるバイアス電圧が印加された状態では、プレーナ(P)状態の部位はフォーカルコニック(F)状態に状態変化し、フォーカルコニック(F)状態の部位はそのまま状態変化せず、全ての部位がフォーカルコニック(F)状態となる。

【0117】

この状態で、光照射装置 18 により選択的にアドレス光が照射されると、当該照射された部位のみが V_{fh} 以上の分圧がかかり、フォーカルコニック(F)状態からホメオトロピック(H)状態に状態変化する。その後印加電圧を解除すると、アドレス光が照射されホメオトロピック(H)状態に変化した部位は、選択反射状態のプレーナ(P)状態となる。一方、アドレス光が照射されなかった部位は、透過状態のフォーカルコニック(F)状態のままである。このようにして状態変化が選択的に為され、画像が書き込まれる。

【0118】

なお、本発明においては、どの液晶状態の変化を利用するかは特に制限は無く、所定の

10

20

30

40

50

波長並びに強度のアドレス光を選択的に照射することで状態変化が生じ、反射／透過が選択されて画像が書き込みできれば問題無い。本実施形態においても、例えば、 V_{fh} 以上のバイアス電圧を印加してこれを解除する等により、予め全面をプレーナ（P）状態としておき、その後 V_{pf} 以下で所定の波長並びに強度のアドレス光が照射された時に V_{pf} 以上となるバイアス電圧を表示層7に印加しつつ、アドレス光を選択的に照射して、当該照射された部位をフォーカルコニック（F）状態に変化させる状態変化を利用して構わない。この場合、アドレス光が照射された部位は、透過状態のフォーカルコニック（F）となり、アドレス光が照射されなかった部位は、選択反射状態のプレーナ（P）となる。このようにして状態変化が選択的に為され、画像が書き込まれる。

【0119】

本実施形態においては、電源装置17が、単一の積層ユニットに印加するバイアス電圧を生成し得る本発明の電源装置であり、本発明の光アドレス型表示素子への電圧印加方法を適用して、バイアス電圧を表示素子1に印加する。好適には、第1の実施形態あるいは第2の実施形態の電源装置を電源装置17として用いる。これら本発明に特徴的な構成については、既に説明した通りであり、重複した説明は割愛する。

【0120】

<<第5の実施形態>>

図9は、コレステリック液晶を用いた積層ユニットを2つ備える光アドレス型表示素子および本発明の駆動装置全体を含むシステムの例示的一態様である第5の実施形態の概略構成図である。図9に示されるように本実施形態のシステムは、光アドレス型の表示素子（光アドレス型表示素子）101と、それを駆動する（画像を書き込む）ための駆動装置（光アドレス型表示素子の駆動装置）102とからなる。駆動装置102は、電源装置（電圧印加手段）117、光照射装置（光照射手段）118、および、これらの動作を制御する制御回路116が含まれてなる。

【0121】

<光アドレス型表示素子>

本実施形態において、表示素子（光アドレス型表示素子）101は、表示面側から順に、基板103、積層ユニット100A、中間基板107、積層ユニット100Bおよび基板104が積層されてなる物である。積層ユニット100Aと積層ユニット100Bとは、基本的に同一の層構成であり、表示面側から順にそれぞれ、電極（電極層）105A、105B、感光表示積層110A、110Bおよび電極（電極層）106A、106Bが積層されてなる。

【0122】

感光表示積層110A、110Bは、積層状態の図時は省略しているが、第4の実施形態における表示層7、ラミネート層8、着色層（遮光層）9および有機感光層（光導電層）10と等価の積層体であり、本実施形態に特有の構成以外は説明を省略する。また、基板103、基板104、電極105A、105B、電極（電極層）106A、106B、接触端子119および導線111についても、第4の実施形態における基板3、基板4、電極5、電極6、接触端子19および導線11と基本的に同一の機能を有するものであるため、説明を省略する。

当該表示素子101は、図9に示されるように、一对の電極（電極層）105A、105B間に少なくとも有機感光層（光導電層）と表示層とが積層挟持されてなる積層ユニットを2つ（100A、100B）有するものである。

それぞれの積層ユニットにおいて、含まれる有機感光層（光導電層）は相互に異なる波長の光に感度を有し、含まれる表示層は異なった色相の表示画像が形成されるように構成されている。

【0123】

両積層ユニット100A、100B間に配される中間基板107は、基板103、104と同様の物であり、層形成時の形状保持と両積層ユニット間の隔絶材としての意義を有する。少なくとも積層ユニット100Aに含まれる有機感光層（光導電層）の吸収波長の

10

20

30

40

50

光と、積層ユニット１００Ｂに含まれる表示層の表示画像の反射波長の光とを透過する性質を有する。具体的な材料等は、第４の実施形態において基板３，４として説明した物と同様である。

【０１２４】

なお、本実施形態では形成されていないが、両積層ユニット１００Ａ，１００Ｂ間には、積層ユニット１００Ｂに含まれる有機感光層（光導電層）の吸収波長の光を吸収する着色層（遮光層）が形成されていてもよい。該着色層が設けられることで、画像書き込み時の色分離が良好になり、コントラスト不良や色滲み等を抑制することができる。着色層の具体的な材料等は、第４の実施形態において着色層９として説明した物と同様である。

【０１２５】

< 光アドレス型表示素子の駆動装置 >

本実施形態において駆動装置（光アドレス型表示素子の駆動装置）１０２は、表示素子１０１に画像を書き込む装置であり、表示素子１０１に対してアドレス光の照射を行う光照射装置（光照射手段）１１８、および、表示素子１０１にバイアス電圧を印加する電源装置（電圧印加手段）１１７を主要構成要素とし、さらにこれらの動作を制御する制御回路１１６が配されてなる。

【０１２６】

（光照射装置）

光照射装置（光照射手段）１１８は、積層ユニット１００Ａ，１００Ｂごとに異なる像および波長のアドレス光パターンを同時に表示素子１０１に照射する機能を有し、制御回路１１６からの入力信号に基づき、表示素子１０１上（詳しくは、感光表示積層１１０Ａ，１１０Ｂ中の有機感光層上）に所望の光画像パターン（スペクトル・強度・空間周波数）を照射できるものであれば特に制限されるものではない。

２つの積層ユニット１００Ａ，１００Ｂに対応するアドレス光を同時に照射できるように構成されている点を除き、第４の実施形態と同様の構成であるため、その詳細な説明は省略する。

【０１２７】

（電源装置）

電源装置（電圧印加手段）１１７は、所定のバイアス電圧（駆動電圧、書き込み電圧）を表示素子１０１に印加する機能を有し、制御回路１１６からの入力信号に基づき、表示素子（各電極間）に所望の電圧波形（本発明による矩形パルス波形）を印加できるものであればよい。ただし、高いスループートであることが好ましい。電源装置１１７には、例えばバイポーラ高電圧アンプなどを用いることができる。そして、電源装置１１７は本発明の電源装置の構成を備えるものである。詳しくは、< 動作 > の項の中で述べる。

電源装置１１７による表示素子１０１への電圧の印加は、接触端子１１９を介して、電極１０５Ａ - 電極１０６Ａ間および電極１０５Ｂ - 電極１０６Ｂ間に同時に為される。

【０１２８】

（制御回路）

制御回路１１６は、外部（画像取り込み装置、画像受信装置、画像処理装置、画像再生装置、あるいはこれらの複数の機能を併せ持つ装置等）からの画像データに応じて、電源装置１１７および光照射装置１１８の動作を適宜制御する機能を有する部材である。なお、当該制御回路１１６は、既述の本発明に特徴的なスイッチング回路を制御するための制御回路とは別個独立した機能を有するものであり、画像書き込みのための制御を司るものである。

【０１２９】

（全体構成）

本実施形態において、その全体構成としては、表示素子１０１中の２つの積層ユニット１００Ａ，１００Ｂに対して同時に画像書き込みができるように構成されている点が第４の実施形態とは異なるが、その他の構成は同じであり、外観や配置等についても特筆すべき点はないので、第４の実施形態の項を参照することとし、説明を省略する。

10

20

30

40

50

【 0 1 3 0 】

< 動作 >

本実施形態において、コレステリック液晶および透明樹脂からなる自己保持型液晶複合体の液晶層が感光表示積層 1 1 0 A , 1 1 0 B 中の表示層として形成されてなるものである点は、第 4 の実施形態と同様であり、液晶の状態変化やバイアス電圧とアドレス光の選択や機能については同一であるため、本実施形態特有の動作についてのみ説明する。

【 0 1 3 1 】

本実施形態においては、電源装置 1 1 7 により電極 1 0 5 A - 電極 1 0 6 A 間および電極 1 0 5 B - 電極 1 0 6 B 間に同時にバイアス電圧を印加しつつ、光照射装置 1 1 8 により、積層ユニット 1 0 0 A , 1 0 0 B ごとに異なる像および波長のアドレス光パターンを同時に表示素子 1 0 1 に照射する。そして、積層ユニット 1 0 0 A , 1 0 0 B それぞれ独立に、各表示層における液晶の状態変化が選択的に為され、2 色の画像が書き込まれる。

10

【 0 1 3 2 】

本実施形態においては、電源装置 1 1 7 が、複数の積層ユニットに同時にバイアス電圧を印加し得る本発明の電源装置であり、本発明の光アドレス型表示素子への電圧印加方法を適用して、バイアス電圧を表示素子 1 0 1 の積層ユニット 1 0 0 A および 1 0 0 B に印加する。好適には、第 3 の実施形態の電源装置を電源装置 1 1 7 として用いる。これら本発明の電圧印加方法乃至電源装置に特徴的な構成については、既に説明した通りであり、重複した説明は割愛する。

このように、複数の積層ユニットに同時にバイアス電圧を印加し得る本発明の電源装置を利用した場合、複数の積層ユニットを有する表示素子を駆動することができる。

20

【 0 1 3 3 】

< 第 6 の実施形態 >

図 1 0 は、コレステリック液晶を用いた 2 つの光アドレス型表示素子および本発明の駆動装置全体を含むシステムの例示的一態様である第 6 の実施形態の概略構成図である。図 9 に示されるように本実施形態のシステムは、2 つの光アドレス型の表示素子（光アドレス型表示素子）1 a , 1 b と、それを駆動する（画像を書き込む）ための駆動装置（光アドレス型表示素子の駆動装置）2 ' とからなる。駆動装置 2 ' は、電源装置（電圧印加手段）1 7 '、2 つの光照射装置（光照射手段）1 8 a , 1 8 b、および、これらの動作を制御する制御回路 1 6 ' が含まれてなる。

30

【 0 1 3 4 】

本実施形態のシステムは、2 つの表示素子 1 a , 1 b を別個独立に駆動させて画像を書き込む構成である。単に第 4 の実施形態の構成部材と同一の物を 2 つずつ併設しているだけの部材も多いため、図 1 0 では、第 4 の実施形態と同一の機能を有する構成部材には図 6 と同一の符号を採用し、かつ、その末尾に「 a 」または「 b 」を付している。また、第 4 の実施形態と一部は異なるものの近似した機能を有する構成部材にも図 6 と同一の符号を採用し、かつ、「 ' 」を付している。これら構成部材の詳細な説明は省略する。

既述の通り、表示素子 1 a , 1 b は、それぞれ第 4 の実施形態の表示素子 1 と同一の構成である。したがって、層構成も第 4 の実施形態の表示素子 1 と同じであり、積層ユニットを 1 つ有するものであるが、一部を除いて符号を省略している。

40

【 0 1 3 5 】

この 2 つの表示素子 1 a , 1 b を併置して、駆動装置 2 ' で同時に書き込む。すなわち、電源装置（電圧印加手段）1 7 ' により同一波形のバイアス電圧を同一のタイミングで印加しつつ、光照射装置 1 8 a , 1 8 b で像様にアドレス光を照射する。このとき、第 4 の実施形態と同様、外部からの画像データに応じて、電源装置 1 7 ' および光照射装置 1 8 a , 1 8 b の動作を制御回路 1 6 ' により適宜制御する。光照射装置 1 8 a , 1 8 b による書き込みのタイミングは一致させるが、書き込む画像は異なったものとすることができるが、同一の画像であっても勿論構わない。

【 0 1 3 6 】

本実施形態においては、電源装置 1 7 ' が、複数の積層ユニットに同時にバイアス電圧

50

を印加し得る本発明の電源装置であり、本発明の光アドレス型表示素子への電圧印加方法を適用して、バイアス電圧を表示素子 1 a および 1 b に印加する。好適には、第 3 の実施形態の電源装置を電源装置 17' として用いる。これら本発明の電圧印加方法乃至電源装置に特徴的な構成については、既に説明した通りであり、重複した説明は割愛する。

このように、複数の積層ユニットに同時にバイアス電圧を印加し得る本発明の電源装置を利用した場合、単一の積層ユニットを有する複数の表示素子を同時に駆動することができる。

【0137】

以上、駆動装置の好ましい態様として、第 4 ~ 第 6 の 3 つの実施形態を挙げて本発明の光アドレス型表示素子の駆動装置を説明したが、本発明は当該構成に限定されるものではない。たとえば、上記実施形態では、積層ユニットが 1 つのみの表示素子を 1 個または 2 個、あるいは、積層ユニットが 2 つの表示素子を 1 個駆動させる構成を例示しているが、積層ユニットが 1 つのみの表示素子を 3 個以上、積層ユニットが 2 つの表示素子を 2 個以上、さらには、積層ユニットが 3 つ以上の表示素子を 1 個または 2 個以上、同時に駆動させる構成であってもよい。これらの場合、駆動させる積層ユニットの数だけパルス電圧が出力可能な本発明の電源装置を用いればよい。

【実施例】

【0138】

以下、本発明を、実施例を挙げることでより具体的に説明するが、本発明は以下の実施例に限定されるものではない。

[実施例 1]

実施例 1 においては、本発明に適用し得る表示素子として、図 6 に記載の表示素子 1 と略同構成の表示素子を試作して、図 6 に記載の如くシステムを組んで、画像の書き込みを行った。図 6 を参照しつつ説明する。

【0139】

< 表示素子の作製 >

(表示層用塗布液の調製)

ネマチック液晶 (E7、メルク社製) 77.5 質量 % と、カイラル剤 1 (CB15、メルク社製) 18.8 質量 % と、カイラル剤 2 (R1011、メルク社製) 3.7 質量 % とを混合して、グリーンの色光を選択反射するコレステリック液晶を調製した。

【0140】

得られたコレステリック液晶に、キシレンジイソシアネートとトリメチロールプロパンとの 3 : 1 付加物 (タケネート D110N 武田薬品工業社製) をコレステリック液晶の 1 / 5 質量部、酢酸エチルをコレステリック液晶の 1 / 5 質量部添加し、攪拌して、油相としての均一溶液を得た。

【0141】

部分けん化ポリビニルアルコール (PVA、重合度 500、和光純薬社製) の 1.0 質量 % 水溶液 10 質量部に、酢酸エチル 1 質量部を添加し、70 で攪拌した後に室温へ冷却し、溶解できずに分離した酢酸エチルを除去して、水相としての均一溶液を得た。

4.2 μm 径のセラミック多孔質膜をセットした膜乳化装置 (マイクロキット、SPG テクノ社製) を用いて、窒素圧力 9.8 kPa (0.10 kgf / cm²) の条件下で前記油相を前記水相中に乳化した。

得られたエマルジョンは、油相滴の粒径平均 (個数基準) が 15.7 μm、粒径標準偏差が 1.81 μm で、単分散に近い状態だった。

【0142】

次に、得られたエマルジョンに、10 質量 % の 1,4 - ブタンジオール水溶液 1 g を滴下し、70 で 90 分間攪拌して重合反応を行い、コレステリック液晶がウレタンウレア樹脂のシェルに包まれたスラリー状の液晶マイクロカプセル分散液を得た。液晶マイクロカプセルの平均粒径 (個数基準) は 14.3 μm であった。

【0143】

10

20

30

40

50

得られた液晶マイクロカプセル分散液を大量の水で希釈して攪拌した後、遠心分離機を用いて液晶マイクロカプセルを沈降させ、上澄みを除去して液晶マイクロカプセルの濃厚分散液を得た。この操作を2回繰り返して、ポリビニルアルコールと酢酸エチルとを除去した液晶マイクロカプセル濃縮分散液を得た。密度計（DMA35n、日本シイベルヘグナー社製）を用いて液晶マイクロカプセル濃縮分散液内における液晶マイクロカプセルの体積率を測定したところ、0.505であった。

【0144】

前記液晶マイクロカプセル濃縮分散液1質量部に対して、酸性法骨ゼラチン（ゼリー強度314g/ゾル粘度32mp、ニッピ社製）の7.8質量%水溶液を3.7質量部添加することにより、表示層用塗布液内の不揮発分体積率が約0.15、不揮発分内のマイクロカプセル体積率が約0.70の表示層用塗布液を得た。

10

【0145】

50 に加熱してゼラチンをゾル状態にした前記表示層用塗布液を、電極5となるITO透明電極をスパッタした125μm厚のPET表示基板（基板3、ハイビーム、東レ社製）のITO側の表面に、塗布後のウェット膜厚が90μmになるようにギャップを調整したマイクロメータ付きアプリケータで塗布した。

【0146】

続いて、前記表示層用塗布液を塗布した基板をジメチルシリコンオイル（KF96、信越化学工業社製）を介して超音波振動板（UI304、シャープ社製）の上に載せ、ポリスチレンケースでカバーをして振動を与えながら50 のオープン内で15分間保持した。乾燥後の塗膜は、乾燥時の厚み方向への膜収縮によってコレステリック液晶がプレーナ配向し、グリーン色の選択反射光を示した。以上のようにして、コレステリック液晶マイクロカプセルが単層稠密に並ぶ表示層7を形成し、表示層側基板を得た。

20

【0147】

一方、対向側の基板として、電極6となるITO透明電極をスパッタした1.1μm厚のガラス基板（基板3、EHC社製）を用い、そのITO側の表面に、ブタノールを溶媒として、600nm以上の可視光に高い感度を持つチタニルフタロシアニン顔料1.2質量%とポリビニルブチラール0.8質量%とを分散した溶液を膜厚が200nm厚になるようにスピンコート塗布し（後に電荷発生層15）、その上に、モノクロロベンゼンを溶媒として、N,N'-ビス（3-メチルフェニル）-1,1'-ビフェニル-4,4'-ジアミン9.0質量%とビスフェノールZポリカーボネート6.0質量%とを分散した溶液を膜厚が3μm厚になるようにスピンコート塗布し（後に電荷輸送層14）、さらにその上に、ブタノールを溶媒として、600nm以上の可視光に高い感度を持つチタニルフタロシアニン顔料3.0質量%とポリビニルブチラール2.0質量%とを分散した溶液を膜厚が200nm厚になるようにスピンコート塗布して（後に電荷発生層13）、塗布膜を乾燥・硬化させて有機感光層10を形成した。

30

【0148】

さらに、有機感光層10の上に、カーボンブラック顔料を全量に対して1.3質量%分散させたポリビニルアルコール7.4質量%水溶液を膜厚が2.0μm厚になるようにスピンコート塗布して遮光層（着色層）を形成し、その上に、ウレタン系ラミネート剤（LX719/KY-90、大日本インキ化学社製）を1μm厚にスピンコート塗布して接着層（ラミネート層8）を形成し、光導電層側基板を得た。

40

【0149】

以上のようにして作製した表示層側基板および光導電層側基板を、表示層7とラミネート層8とが向かい合い、かつ端面の一部が少しずれるように重ね合わせて、100 のラミネータを通して接着し、本実施例および比較例1に供する表示素子1を得た。

なお、ずらした端面上の各機能膜を除去してITO電極を露出させておき、最終的に得られる表示素子1の外部から両電極5,6が導通できるようにした。

【0150】

得られた表示素子1の両電極5,6にリード線を付けた市販のミノ虫クリップ（接触端

50

子 19) を接続し、リード線他端を、電源装置 17 に接続した。電源装置 17 は、出力コンバータとして松下電器産業社製 DC - DC コンバータ { ETZKSBXP1BA (正側) と ETZKS BXN1BA (負側) } を用い、これが図 2 に示す回路図のスイッチング回路に接続されて構成されており、該スイッチング回路の出力端子に前記リード線を接続した。

【 0 1 5 1 】

電源装置 17 においては、出力コンバータからの出力電圧を ± 500 ボルト、スイッチング素子により合成する矩形波パルスの周波数を 50 Hz (パルス幅にして 20 ms)、接地の経由時間と等価になる「切り替えが為されて選択外になる側の出力コンバータの出力電圧を 0 ボルトに」保持する時間を 1 ms とする矩形波パルスを印加できるように設定した。

10

【 0 1 5 2 】

一方、光源としてカラー発光ダイオード光源 (CCS 社製 , HL V - 27 - NR - R 型) を用い、表示素子 1 の非表示面 (書き込み側の面) を照射できるように構成して、光照射装置 18 を作製した。当該光照射装置 18 により、ピーク波長 625 nm 、バンド半値幅 20 nm の Red 光を照射することができる。

【 0 1 5 3 】

また、制御回路 16 としてマルチチャンネル DAQ ボード (ナショナルインスツルメンツ社製 6713 型)、および制御ソフト (ナショナルインスツルメンツ社製 LabVIEW) を用い、パーソナルコンピュータからの画像データに基づいて電源装置 17 および光照射装置 18 の動作を適宜制御できるように配線した。

20

【 0 1 5 4 】

なお、不図示ではあるが、表示素子 1 の表示面側 (基板 3 側) の表面に、表示層 7 の表示画像の光反射率を測定するための積分球形分光計 (コニカミノルタ社製、CM2002 型) を取り付けた。

以上のようにして、実施例 1 に供する表示素子 1 および駆動装置 2 を含む駆動評価用システムを作製した。

【 0 1 5 5 】

得られたシステムを用い、表示素子 1 の電極 5, 6 に既述の矩形波パルスを 400 ms 間印加し、その状態で $500\text{ }\mu\text{W}/\text{cm}^2$ のアドレス光を照射した。照射後の表示素子 1 の表示面の反射率を積分球形分光計 (コニカミノルタ社製、CM2002 型) で測定した。

30

得られた反射率の測定値は 25% であり、十分な反射率であった。

また、光照射装置 18 により像様にアドレス光を照射したところ、鮮明な表示画像が形成された。

【 0 1 5 6 】

図 2 に示す回路図のパルス生成ユニット PGU 1 では、パルス生成用のスイッチング回路 (SWC 11 および SWC 12) に含まれる電界効果トランジスタは、耐圧が 600 ボルトのものが 2 個 (FET 11 および FET 12) のみである。電圧印加終了時に接地電圧に調整するためのグラウンドスイッチング回路 SWG 13 に含まれる電界効果トランジスタ (FET 13 および FET 14) を含めても電界効果トランジスタの数は計 4 個であり、簡単な構成でスイッチング回路 (SWC 1, SWC 2) を構成することができ、電源装置、駆動装置の小型化並びに低コスト化を図しつつ、上記のように鮮明な表示画像を形成することができた。

40

【 0 1 5 7 】

[比較例 1]

実施例 1 において、電源装置 17 のスイッチング回路として、図 2 に示す回路図の物から図 15 に示す回路図の物に置き換えて、常法どおり出力コンバータからの出力電圧 ± 500 ボルトを切り替えて、 50 Hz (パルス幅にして 20 ms) の矩形波パルスを合成するように設定したこと以外は、実施例 1 と同様にして、システムを稼働させて反射率を測定した所、実施例 1 と同様 25% であった。また、実施例 1 と同様にして、像様にアドレス光を照射したところ、鮮明な表示画像が形成された。

50

【0158】

ただし、図15に示す回路図のスイッチング回路では、耐圧1200ボルトの電界効果トランジスタ（正確には耐圧600ボルトの電界効果トランジスタを並列に2個）用いており、実施例1に比して電源装置、駆動装置が大型化並びに高コスト化してしまった。

【0159】

[実施例2]

実施例2においては、本発明に適用し得る表示素子として、実施例1で用いた表示素子1を2個用意し、これを表示素子1a, 1bとして用いて図10に記載の如くシステムを組んで画像の書き込みを行った。図10を参照しつつ説明する。

【0160】

表示素子1aおよび1bの両電極5a, 6aおよび5b, 6bにリード線を付けた市販のミノ虫クリップ（接触端子19）を接続し、リード線他端を、電源装置17'に接続した。電源装置17'は、出力コンバータとして松下電器産業社製DC-DCコンバータ{ETZKSBXP1BA（正側）とETZKSBXN1BA（負側）}を用い、これが図5に示す回路図のスイッチング回路に接続されて構成されており、該スイッチング回路の出力端子AおよびBに前記リード線を接続した。

【0161】

電源装置17'においては、出力コンバータからの出力電圧を±500ボルト、スイッチング素子により合成する矩形波パルスの周波数を50Hz（パルス幅にして20ms）、接地の経路時間と等価になる「切り替えが為されて選択外になる側の出力コンバータの出力電圧を0ボルトに」保持する時間を1msとする矩形波パルスを表示素子1a, 1bの両方に印加できるように設定した。

【0162】

一方、光照射装置18a, 18bは、いずれも実施例1における光照射装置18と同一の装置を同一条件で用いた。さらに、制御回路16'も実施例1における制御回路16と同一の装置を用い、電源装置17'および光照射装置18a, 18bの動作を適宜制御できるように配線した。

【0163】

なお、不図示ではあるが、表示素子1a, 1bの表示面側（電極5a, 5b側）のそれぞれの表面に、表示層の表示画像の光反射率を測定するための積分球形分光計（コニカミノルタ社製、CM2002型）を取り付けた。

以上のようにして、実施例2に供する表示素子1および駆動装置2を含む駆動評価用システムを作製した。

【0164】

得られたシステムを用い、表示素子1aおよび1bの電極5a, 5bおよび6a, 6bに既述の矩形波パルスを400ms間印加し、その状態で500μW/cm²のアドレス光を照射した。照射後の表示素子1aおよび1bの表示面の反射率を積分球形分光計（コニカミノルタ社製、CM2002型）で測定した。得られた反射率の測定値は25%であり、十分な反射率であった。

また、光照射装置18a, 18bにより像様にアドレス光を照射したところ、表示素子1aおよび1b共に鮮明な表示画像が形成された。

【0165】

図5に示す回路図のパルス生成ユニットPGU3AおよびPGU3Bでは、パルス生成用のスイッチング回路（SWC31A、SWC32A、SWC31BおよびSWC32B）に含まれる電界効果トランジスタは、耐圧が600ボルトのものが計4個（FET31A、FET32A、FET31BおよびFET32B）のみである。

【0166】

また、正負電源制御用スイッチング回路SWG23, SWG24は、2つのパルス生成ユニットPGU3AおよびPGU3Bについて兼用であり、これに含まれる電界効果トランジスタ（FET33およびFET34）を含めても電界効果トランジスタの数は計6個

10

20

30

40

50

となる。そのため、簡単な構成でスイッチング回路（SWC 1，SWC 2）を構成することができ、電源装置、駆動装置の小型化並びに低コスト化を図しつつ、上記のように鮮明な表示画像を形成することができた。

【図面の簡単な説明】

【0167】

【図1】本発明の光アドレス型表示素子への電圧印加方法により矩形波パルスを表示素子に印加している様子を模式的に示す回路図である。

【図2】本発明の例示的一態様である第1の実施形態の電源装置におけるスイッチング回路の回路図である。

【図3】本発明の例示的一態様である第2の実施形態の電源装置におけるスイッチング回路の回路図である。

10

【図4】第2の実施形態の電源装置を稼働させた場合の各電界効果トランジスタのon/offおよび各出力電圧の波形を時系列で表すタイムチャートである。

【図5】本発明の例示的一態様である第3の実施形態の電源装置におけるスイッチング回路の回路図である。

【図6】コレステリック液晶を用いた光アドレス型表示素子および本発明の駆動装置全体を含むシステムの例示的一態様である第4の実施形態の概略構成図である。

【図7】本発明の光アドレス型表示素子の駆動装置の例を示す斜視図である。

【図8】本発明の光アドレス型表示素子の駆動装置の他の一例を示す斜視図である。

【図9】コレステリック液晶を用いた積層ユニットを2つ備える光アドレス型表示素子および本発明の駆動装置全体を含むシステムの例示的一態様である第5の実施形態の概略構成図である。

20

【図10】コレステリック液晶を用いた2つの光アドレス型表示素子および本発明の駆動装置全体を含むシステムの例示的一態様である第6の実施形態の概略構成図である。

【図11】コレステリック液晶の分子配向と光学特性の関係をj示す模式説明図であり、(A)はプレーナ、(B)はフォーカルコニック、(C)ホメオトロピックの各状態におけるものである。

【図12】コレステリック液晶のスイッチング挙動を説明するためのグラフである。

【図13】従来からの一般的な表示素子に対して、露光装置で画像の書き込みを行っている様子を模式的に表す模式図である。

30

【図14】従来の方式で矩形波パルスを表示素子に印加している様子を模式的に示す回路図である。

【図15】従来の方式で矩形波パルスを合成するスイッチング回路の具体的な一例を示す回路図である。


【符号の説明】

【0168】


1, 1a, 1b, 101: 表示素子(光アドレス型表示素子)、 2, 2', 102: 駆動装置(光アドレス型表示素子の駆動装置)、 3, 4, 103, 104: 基板、 5, 6, 5a, 6a, 5b, 6b, 105A, 106A, 105B, 106B: 電極(電極層)、 7: 表示層、 8: ラミネート層、 9: 着色層、 10: 有機感光層(光導電層)、 11, 111: 導線、 13, 15: 電荷発生層、 14: 電荷輸送層、 16, 16', 116: 制御回路、 17, 17', 117: 電源装置(電圧印加手段)、 18, 18a, 18b, 118: 光照射装置(光照射手段)、 19, 119: 接触端子、 51: 光源、 52: コリメータレンズ、 53: ポリゴンミラー、 54: ポリゴンモーター、 55: f-θレンズ、 56: 折り返し用ミラー、 57: レーザビーム、 58: ビーム調整ミラー、 59: 同期信号発生器、 62: 発光ダイオードアレイ、 63: 自己結像型ロッドレンズアレイ、 100A, 100B: 積層ユニット、 107: 中間基板、 110A, 110B: 感光表示積層

40


【図 1】




【図 2】




【図 3】




【図 4】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 9 】




【 図 8 】




【図 10】




【図 11】




【図 12】




【図 14】



【図 13】



【図 15】



フロントページの続き

- (72)発明者 有沢 宏
神奈川県海老名市本郷 2 2 7 4 番地 富士ゼロックス株式会社内
- (72)発明者 石井 努
神奈川県海老名市本郷 2 2 7 4 番地 富士ゼロックス株式会社内
- (72)発明者 成島 和彦
神奈川県海老名市本郷 2 2 7 4 番地 富士ゼロックス株式会社内
- (72)発明者 蒔田 聖吾
神奈川県海老名市本郷 2 2 7 4 番地 富士ゼロックス株式会社内
- F ターム(参考) 2H093 NA11 NA74 NB22 NB29 NC33 ND39 ND42 NF04
2H189 AA33 AA44
2H193 ZA03