



(19)대한민국특허청(KR)  
(12) 등록특허공보(B1)

(51) 。 Int. Cl. G06F 1/26 (2006.01)	(45) 공고일자 (11) 등록번호 (24) 등록일자	2007년07월18일 10-0740289 2007년07월10일
--	-------------------------------------	--

(21) 출원번호	10-2003-7012174	(65) 공개번호	10-2003-0085010
(22) 출원일자	2003년09월18일	(43) 공개일자	2003년11월01일
심사청구일자	2003년09월18일		
번역문 제출일자	2003년09월18일		
(86) 국제출원번호	PCT/US2002/002028	(87) 국제공개번호	WO 2002/74046
국제출원일자	2002년01월24일	국제공개일자	2002년09월26일

(30) 우선권주장      09/812,411      2001년03월19일      미국(US)

(73) 특허권자      인텔 코오퍼레이션  
미합중국 캘리포니아 산타클라라 미션 칼리지 블러바드 2200

(72) 발명자      왈츠마이클씨.  
미국98664워싱턴주벨루버노스이스트89번에비뉴1105

테리언가이엠.  
미국97007오리건주비버튼사우스웨스트175번에비뉴10535

(74) 대리인      유미특허법인

(56) 선행기술조사문헌  
US6,029,249A

심사관 : 이영수

전체 청구항 수 : 총 17 항

(54) 다중 성능 상태 가능한 마이크로프로세서 상의 천이점판정 방법

(57) 요약

본 발명은 프로세서를 수요에 따른 시스템에서 다른 성능 레벨로 자동적으로 천이시키는 방법에 관한 것이다. 본 발명의 일실시예에 따르면, 프로세서 주파수를 자동적으로 조정하는 한편 시스템의 응답성을 유지한다. 성능 레벨 수단 알고리즘은 보다 높은 성능 레벨로의 천이가 최대 시스템 성능과 비교가능한 증가된 프로세서 이용률을 충분히 신속하게 검출한다. 성능 레벨은 최대 시스템 성능과 비교가능하다. 성능 레벨 수단 알고리즘은 요구의 신속한 반전이 불필요한 천이를 촉진하지 않도록 차순위 낮은 성능 레벨로의 프로세서 천이를 지연시킨다.

대표도

도 1

## 특허청구의 범위

### 청구항 1.

복수의 성능 레벨을 갖는 하나 이상의 프로세서와 전원 공급 회로를 구비한 컴퓨터 시스템의 프로세서 이용률을 모니터링하는 단계,

상기 프로세서 이용률이 제1 특정 시간 동안 스위치-업 레벨 이상으로 유지되는 것으로 판정된 경우, 상기 프로세서를 보다 높은 성능 레벨로 자동적으로 천이시키는 단계, 및

상기 프로세서 이용률이 제2 특정 시간 동안 스위치-다운 레벨 이하로 유지되는 것으로 판정된 경우, 차순위 낮은 레벨이 있으면 상기 프로세서를 차순위 낮은 레벨로 자동적으로 천이시키는 단계

를 포함하며,

상기 프로세서의 천이는 상기 전원 공급 회로에 전달되는 신호에 의해 개시되는 것을 특징으로 하는 방법.

### 청구항 2.

제1항에 있어서,

상기 성능 레벨의 개수가 두 가지인 것을 특징으로 하는 방법.

### 청구항 3.

제1항에 있어서,

상기 스위치-업 레벨은 현재의 프로세서 성능 레벨의 대략 95%인 것을 특징으로 하는 방법.

### 청구항 4.

삭제

### 청구항 5.

제1항에 있어서,

상기 스위치-다운 레벨은 상기 차순위 낮은 성능 레벨의 대략 95%인 것을 특징으로 하는 방법.

### 청구항 6.

삭제

### 청구항 7.

삭제

### 청구항 8.

삭제

## 청구항 9.

실행 가능한 명령어가 저장되어 있는 컴퓨터로 판독 가능한 매체로서,

상기 명령어는 컴퓨터에 의해 실행될 때, 상기 컴퓨터로 하여금,

복수의 성능 레벨을 갖는 하나 이상의 프로세서와 전원 공급 회로를 구비한 컴퓨터 시스템의 프로세서 이용률을 주기적으로 모니터링하도록 하며,

상기 프로세서 이용률이 제1 특정 시간 동안 스위치-업 레벨 이상으로 유지되는 것으로 판정된 경우, 상기 프로세서를 보다 높은 성능 레벨로 자동적으로 천이시키도록 하고,

상기 프로세서 이용률이 제2 특정 시간 동안 스위치-다운 레벨 이하로 유지되는 것으로 판정된 경우, 차순위 낮은 레벨이 있다면 상기 프로세서를 차순위 낮은 레벨로 자동적으로 천이시키도록 하며,

상기 프로세서의 천이는 상기 전원 공급 회로에 전달되는 신호에 의해 개시되는 것을 특징으로 하는 컴퓨터로 판독 가능한 매체.

## 청구항 10.

제9항에 있어서,

상기 성능 레벨의 개수가 두 가지인 것을 특징으로 하는 컴퓨터로 판독 가능한 매체.

## 청구항 11.

제9항에 있어서,

상기 스위치-업 레벨은 현재 프로세서 성능 레벨의 대략 95%인 것을 특징으로 하는 컴퓨터로 판독 가능한 매체.

## 청구항 12.

삭제

## 청구항 13.

삭제

## 청구항 14.

제9항에 있어서,

상기 스위치-다운 레벨은 상기 프로세서의 차순위 낮은 성능 레벨의 대략 95%인 것을 특징으로 하는 컴퓨터로 판독 가능한 매체.

## 청구항 15.

제9항에 있어서,

상기 프로세서가 보다 높은 성능 레벨로 천이되도록 상기 프로세서 이용률이 스위치-업 레벨 이상으로 유지되는 상기 제1 특정 시간이 프로세서 이용률 모니터링 기간보다 더 긴 것을 특징으로 하는 컴퓨터로 판독 가능한 매체.

#### 청구항 16.

제15항에 있어서,

상기 프로세서가 차순위 낮은 성능 레벨로 천이되도록 상기 프로세서 이용률이 스위치-다운 레벨 이하로 유지되는 상기 제2 특정 시간이 상기 프로세서 이용률 모니터링 기간과 동일한 것을 특징으로 하는 컴퓨터로 판독 가능한 매체.

#### 청구항 17.

제1항에 있어서,

상기 제1 특정 시간이 상기 제2 특정 시간보다 더 긴 것을 특징으로 하는 방법.

#### 청구항 18.

제1항에 있어서,

상기 제2 특정 시간이 상기 제1 특정 시간보다 더 긴 것을 특징으로 하는 방법.

#### 청구항 19.

제9항에 있어서,

상기 제1 특정 시간이 상기 제2 특정 시간보다 더 긴 것을 특징으로 하는 컴퓨터로 판독 가능한 매체.

#### 청구항 20.

제9항에 있어서,

상기 제2 특정 시간이 상기 제1 특정 시간보다 더 긴 것을 특징으로 하는 컴퓨터로 판독 가능한 매체.

#### 청구항 21.

프로세서 이용률을 모니터링하는 전원 관리 시스템(power management system, PMS)를 포함하는 프로세서,

상기 프로세서에 연결되어 있는 전원 공급 장치,

상기 전원 공급 장치에 연결되어 있는 전원 공급 회로, 및

상기 전원 공급 회로에 연결되어 있는 입출력(input/output, I/O) 컨트롤러

를 포함하며,

상기 프로세서는 복수의 성능 레벨을 가지고,

상기 전원 관리 시스템은,

상기 프로세서 이용률이 제1 특정 시간 동안 스위치-업 레벨 이상으로 유지되는 것으로 판정된 경우, 상기 프로세서를 보다 높은 성능 레벨로 자동적으로 천이시키며,

상기 프로세서 이용률이 제2 특정 시간 동안 스위치-다운 레벨 이하로 유지되는 것으로 판정된 경우, 차순위 낮은 레벨이 있다면 상기 프로세서를 차순위 낮은 레벨로 자동적으로 천이시키고,

상기 입출력 컨트롤러가 상기 프로세서의 천이를 개시하기 위한 신호를 상기 전원 공급 회로에 전달하는 것을 특징으로 하는 시스템.

## 청구항 22.

제21항에 있어서,

상기 스위치-업 레벨은 현재의 프로세서 성능 레벨의 대략 95%인 것을 특징으로 하는 시스템.

## 청구항 23.

제21항에 있어서,

상기 스위치-다운 레벨은 상기 차순위 낮은 성능 레벨의 대략 95%인 것을 특징으로 하는 시스템.

## 명세서

### 기술분야

본 발명은 일반적으로 컴퓨터 프로세서 전원 관리에 관한 것으로서, 보다 구체적으로는 최적 성능 레벨 천이점을 판정하는 개선된 방법에 관한 것이다.

### 배경기술

이동 PC 제조업자는 시스템 성능은 향상시키는 한편 전력 소비는 감소시키거나 또는 적어도 유지시키기 위하여 고심하고 있다. 이동 PC 성능은 극적으로 향상되어 왔다. 그러나, 보다 큰 배터리를 이용하는 것이 바람직하지 않고 배터리 효율이 프로세서 성능에 맞추어지지 않았기 때문에, 피크 성능으로 동작하는 시스템의 배터리 수명은 철저히 감소되었다. 제조업자는 배터리 수명을 늘리기 위하여 전원 및 성능 관리의 가능성을 도입하였다. 예를 들면, 영화를 시청하는 이용자는 영화가 끝날 때까지 충분한 만큼 배터리 수명이 연장되도록 화질이 떨어져도 전력 소비를 줄이고 싶어할 수 있다. 전원 및 성능 관리는 온도 제어에 또한 이용된다. 예를 들면, 프로세서가 과열된 경우, 이용자는 성능을 낮춤으로써 전력 소비를 줄여 열을 감소시킬 수 있다. 일반적인 전원 관리 시스템(power management system: PMS)에서, 이용자는 운영 체제(operating system: OS)의 전원 관리부에 일련의 입력을 제공한다. 또한 PMS는 OS에 포함된 부분일 수 있다. 이용자는 배터리 수명 또는 시스템 성능에 대한 우선도를 입력할 수 있다. 이용자는 직류 동작을 위한 에너지 보존 및 교류 동작을 위한 시스템 성능 최적화를 표시할 수 있다.

역사적으로, 전력 소비의 감소는 시스템 성능의 저하와 직선 관계를 갖는다. 예를 들면, 500Mhz로 실행되고 10와트를 이용하는 시스템은 250Mhz 및 5와트 이용으로 조절될 수 있다. 시스템이 일정한 작업 부하로 실행될 때, 상기 직선 관계를 나타내는 PMS는 배터리 수명 연장에는 거의 장점을 제공하지 않는다. 즉, 길이 두 배에 대한 속도의 절반으로 실행되는 시스템은 소비 에너지에 대한 동일한 양이 달성된다. 시스템은 보다 차게 실행되지만, 더 많은 작업은 달성되지 않는다.

## 발명의 상세한 설명

최근의 시스템은 CMOS 회로 내에 전력 소비를 조절하는 식을 이용하여 상기 과제를 해소한다. 상기 식은  $P=kV^2F$ 로서, 여기서  $P$ 는 소비된 전력,  $k$ 는 상수,  $V$ 는 인가된 전압 및  $F$ 는 동작 주파수이다. 상기 식은 전압을 약간 감소시키면 전력 소비가 크게 감소됨을 나타낸다. 따라서, 시간에 걸쳐 전원이 인가되는 전압-변화 방법을 이용하여 일정한 작업 부하(workload)가 더 적은 에너지로 달성될 수 있게 하여 배터리 수명을 연장할 수 있다. 일반적인 PMS는 교류 용도의 고전압/고주파 모드 및 직류 용도의 저전압/저주파수 모드를 제공할 수 있다. 모드는 AC 어댑터의 플러그인 여부를 검출하고 이에 따라 모드를 전환시키는 소프트웨어 프로그램에 의하여 구현된다. 이용자는 시스템에 입력을 또한 제공할 수 있고, 원하는 경우, 저 성능 모드로 전환되지 않도록 선택할 수 있다. PMS 소프트웨어는 OS 내에 결합되고 애플리케이션 및 드라이버에 전원이 변경되었음을 나타낼 수 있고, 드라이버는 모드를 전환시키는 펌웨어와 통신한다.

상기 PMS는 배터리 수명은 연장시키지만, 성능 저하에 대한 과제는 해소되지 않는다. 시스템은 배터리 상에서 보다 낮은 주파수로 실행되는 반면, 이용자는 시스템 성능의 충분한 이점을 얻지 못한다. 이용자가 시스템을 고성능 모드로 한 경우 배터리 수명은 감소된다.

이하에서는, 본 발명의 실시예들을 예로서 예시하고, 본 발명은 동일 부재를 동일 부호로 나타내는 첨부 도면에 한정되는 것은 아니다.

### 실시예

본 발명의 실시예는 수요에 따른 시스템의 프로세서 성능 레벨의 천이 방법을 제공한다. 성능 레벨은 특정 동작 주파수 및 이에 결합된 전압이다. 자동 천이는 천이 오버헤드를 덜 이용할 수 있으므로 배터리 수명이 연장된다. 본 발명의 실시예는 시스템의 응답성은 유지하면서 프로세서 주파수의 자동 조정을 제공한다. 본 발명의 일 실시예에 있어서, 프로세서는 복수의 성능 레벨로 천이될 수 있다.

도 1은 본 발명의 일실시예를 구현하는 예시적인 컴퓨터 시스템(100)의 도면이다. 본 명세서에 개시된 프로세서 이용률 표준 추출, 프로세서 이용률 시 변화 검출, 및 프로세서의 상이한 성능 레벨로의 천이는 연산 시스템(100) 내에서 구현 및 이용될 수 있다. 연산 시스템(100)은 범용 컴퓨터, 휴대용 컴퓨터, 또는 이와 유사한 다른 장치를 나타낼 수 있다. 연산 시스템(100)의 구성품은 하나 이상의 구성품이 빠지거나 추가될 수 있는 예시적인 것이다.

도 1을 참조하면, 연산 시스템(100)은 버스(101)를 거쳐 디스플레이 회로(105), 메인 메모리(104), 정적 메모리(106), 및 대용량 기억 장치(107)에 결합된 중앙 처리 장치(102)를 포함한다. 연산 시스템(100)은 버스(101)를 거쳐 디스플레이(121), 키보드 입력(122), 커서 컨트롤(123), 하드 카피 장치(124), 및 입출력 장치(125)에 또한 결합될 수 있다. 연산 시스템(100)은 후술하는 바와 같이 주파수 및 전압 조절 회로를 포함할 수 있다.

버스(101)는 정보 및 신호를 전달하는 표준 시스템 버스이다. 프로세서(102)는 연산 시스템(100)용 처리 장치이다. 프로세서(102)는 연산 시스템(100)용 정보를 처리하는데 이용될 수 있다. 프로세서(102)는 정보 처리에 이용될 수 있는 제어 장치(131), 산술 논리 연산 장치(arithmetic logic unit: ALU)(132), 여러 개의 레지스터(133)를 포함한다.

메인 메모리(104)는 정보 또는 명령어(프로그램 코드)를 기억하기 위하여 프로세서(102)에 의하여 이용되는, 예를 들면, 랜덤 액세스 메모리(random access memory: RAM) 또는 일부 다른 동적 기억 장치일 수 있다. 메인 메모리(104)는 프로세서(102)에 의하여 명령어가 실행되는 도중에 일시적인 변수 또는 다른 중간 정보를 또한 기억할 수 있다. 정적 메모리(106)는 정보 또는 명령어를 기억하기 위하여 프로세서(102)에 의하여 또한 이용될 수 있는, 예를 들면, 판독 전용 메모리(read only memory: ROM) 및/또는 다른 정적 기억 장치일 수 있다. 대용량 기억 장치(107)는 연산 시스템(100)용 정보 또는 명령어를 기억하기 위한, 예를 들면, 하드 또는 플로피 디스크 드라이브이거나 또는 광 디스크 드라이브일 수 있다.

디스플레이(121)는, 예를 들면, 음극선관(cathode ray tube: CRT) 또는 액정 디스플레이(liquid crystal display: LCD)일 수 있다. 디스플레이 장치(121)는 이용자에게 정보 및 그래픽을 표시한다. 연산 시스템(100)은 디스플레이 회로(105)를 거쳐 디스플레이(121)와 인터페이스로 접속될 수 있다. 키보드 입력(122)은 정보 및 명령 선택을 연산 시스템(100)에 전달하는 문자와 숫자를 다 처리할 수 있는 입력 장치이다. 커서 컨트롤(123)은 디스플레이(121) 상에서의 객체의 이동을 제

어하는, 예를 들면, 마우스, 트랙볼, 또는 커서 방향키일 수 있다. 하드 카피 장치(124)는 종이, 필름, 또는 일부 다른 유사한 매체 상에 정보를 인쇄하는, 예를 들면, 레이저 프린터일 수 있다. 다수의 입출력 장치(125)가 연산 시스템(100)에 결합될 수 있다.

본 발명의 일 실시예에 있어서, 프로세서(102)는 이용자가 동작 전압 및 동작 주파수를 제어할 수 있도록 하는 전원 관리 소프트웨어(134)를 또한 포함할 수 있다. 전원 관리 소프트웨어(134)는 특정 상태의 발생시 전압 및 주파수의 스케일링을 용이하게 하는 입출력 컨트롤러(150)를 구성할 수 있다. 입출력 컨트롤러(150)는 클록 발생 회로(135) 내의 레지스터(136)를 프로그래밍한다. 프로그래밍된 정보는 클록 신호의 동작 주파수가 변경될 수 있는 방법을 나타낸다. 클록 발생 회로(135)는 레지스터(136)를 모니터링하고 이에 따라 클록 신호의 주파수를 변경시킨다. 동작 주파수가 감소된 것으로 판정된 후, 입출력 컨트롤러(150)는 전압 변경 제어 신호를 도시되지 않은 전원 공급 회로에 발생시킨다. 다음에, 전원 공급 회로는 이에 따라 전압을 감소시킨다.

본 명세서에 개시된 프로세서 성능 레벨 천이 수단 알고리즘은 연산 시스템(100) 내에 포함된 하드웨어 및/또는 소프트웨어에 의하여 구현될 수 있다. 예를 들면, 프로세서(102)는 복수의 성능 레벨을 지원하는 프로세서 성능 레벨을 천이할 때를 판정하도록 기계로 판독 가능한 매체, 예를 들면, 메인 메모리(104)에 기억된 코드 또는 명령어를 실행할 수 있다.

기계로 판독 가능한 매체는 컴퓨터와 같은 기계에 의하여 판독가능한 형태의 정보를 제공(즉, 기억 및/또는 전송)하는 메커니즘을 포함할 수 있다. 예를 들면, 기계로 판독 가능한 매체는 ROM, RAM, 자기 디스크 기억 매체, 광 기억 매체, 플래시 메모리 장치를 포함할 수 있다. 코드 또는 명령어는 반송파 신호, 적외선 신호, 디지털 신호, 및 다른 유사한 신호에 의하여 표현될 수 있다.

PMS는 소프트웨어 내에 입력되는 여러 개의 입력을 가질 수 있다. 소프트웨어는 이들 입력을 이용하여 프로세서의 성능 레벨을 판정할 수 있다. 일반적으로, 입력은 "전원", 교류용 고 성능 레벨 및 직류용 저 성능 레벨; "열", 프로세서가 과열된 경우 프로세서를 저(즉, 보다 차가운) 성능 레벨로 천이시키는 무시되는 환경 문제; 및 "이용자 우선도"를 포함하고, 이용자는 에너지 보존과 성능 향상 사이에서 선택할 수 있다. 수요에 따른 PMS는 이용자가 고 레벨의 성능을 필요로 하는 경우, 보다 높은 레벨로 천이될 수 있도록 하는 "프로세서 이용률" 입력을 포함한다. 본 발명의 실시예는 프로세서(즉, 프로세서 이용률)에 대한 요구를 이용자가 모니터링 하도록 고속 상승/저속 하강(fast up/slow down: FUSD) 천이 수단을 이용한다. 다른 실시예는 저속 상승/고속 하강(SUFD) 천이 수단을 이용할 수 있다. 프로세서의 타임 스탬프 카운터(time stamp counter: TSC) 및 고 해상도 타이머를 주기적으로 판독하거나 또는 실재하는 고유의 운영 체제 메커니즘을 이용하여 모니터링할 수 있다. TSC는 프로세서가 정지 상태에 있지 않을 때 프로세서 활동에 관한 정보를 제공한다. 프로세서 활동 및 주파수 계산은 소정 기간에 걸쳐 이용된다. 일반적인 작업 부하에 대한 프로세서 이용률의 예시적인 그래프가 도 2에 도시되어 있다. 도 2(A)는, 예를 들면, 렌더링에 대한 프로세서 이용률 그래프이다. 도시된 바와 같이, 프로세서 이용률은 거의 100%까지 신속하게 상승하고 처리가 완료될 때까지 고레벨로 유지된다. 도 2(B)는 디지털 비디오 디스크(digital video disc: DVD)에 대한 프로세서 그래프이다. 프로세서 이용률은 연장 기간 동안 고 레벨로 상승하고 상당히 저레벨로 가끔 하강한다. 도 2(C)는 아이들 시스템에 대한 프로세서 그래프이다. 도시된 바와 같이, 프로세서 이용률은 주기적인 운영 체제 관리 유지 때문에 스파이크를 제외하고 저 레벨에 있다. 본 발명의 실시예는 프로세서 이용률 레벨을 신속하게 검출하고 이 시스템을 고주파 성능 레벨로 자동으로 천이시킨다. 프로세서 이용률이 하강했을 때, 시스템은 자동적으로 저 성능 레벨로 천이된다. 성능 레벨 사이에서 신속하게 천이되는 능력은 도 2(A) 및 도 2(C)에 도시된 바와 같이 프로세서 이용률 그래프를 갖는 작업 부하에 대하여는 중요하지 않다. 그러나, 도 2(B)에 도시된 바와 같은 작업 부하에 대하여는, 프로세서 이용률의 변화를 신속하게 검출하고 최적의 성능 레벨로 신속하게 천이하는 것이 에너지 효율을 현저하게 향상시킬 수 있다.

본 발명의 일 실시예에 따르면, 프로세서 이용률은 매 T초마다 측정된다. 프로세서-이용 모니터링 기간 T는 증가된 프로세서 이용률이 신속하게 검출되기에 충분할 만큼 작아야 하고, 이것은 시스템의 응답성을 유지시킨다. 그러나, T는 프로세서 리소스를 지나치게 부담지울 정도로 작지는 않아야 한다. 프로세서 이용률이 특정 임계치 이상으로 검출될 때 시스템은 자동적으로 보다 높은 성능 레벨로 천이된다. 프로세서 이용률이 특정 임계치 이하로 검출될 때 시스템은 자동적으로 차순위 낮은 성능 레벨로 천이된다. 보다 높은 성능 레벨과 차순위 낮은 성능 레벨 간의 빈번한 천이는 프로세서를 부담지우기 때문에, FUSD 천이 수단으로 보다 높은 성능 레벨로부터 차순위 낮은 성능 레벨로 덜 빈번하게 천이될 수 있으므로 프로세서 이용률의 신속한 반전으로 빈번하게 천이되지 않는다. 예를 들면, 도 2(B)에 도시된 바와 같이, 프로세서 이용률은 예를 들면 시간  $T_1$ 에서 95%의 스위치-업 임계치에 도달한다. 시스템은 자동적으로 보다 높은 성능 레벨로 천이된다. 시간  $T_2$ 에서, 프로세서 이용률은 스위치-다운 임계치, 예를 들면 75% 이하로 떨어지지만, 시스템은 차순위 낮은 성능 레벨로 천이되지 않는다. 대신에, 프로세서 이용률이 시간  $T_3$ 에서 모니터링될 때까지 현재 성능 레벨은 유지된다. 시간  $T_3$ 에서, 프로세서 이용률은 보다 높은 성능 레벨이 유지되도록 다시 스위치-업 임계치 이상으로 된다. 시간  $T_4$ - $T_6$ 에서 프로세서 이

용률 레벨이 3T 초에 대한 스위치-다운 임계치 이하로 유지될 때, 시스템은 차순위 낮은 성능 레벨로 천이된다. 시스템은 프로세서 이용률이 스위치-업 임계치 이상으로 다시 한 번 상승할 때까지(예를 들면, 시간  $T_g$ 까지) 상기의 차순위 낮은 성능 레벨로 유지된다.

도 3은 본 발명의 일 실시예에 따른 공정 흐름도이다. 도 3에 도시된 공정(300)은 현재 성능 레벨(예를 들면, 현재 주파수)의 프로세서 이용률을 계산하는 동작(305)으로 개시된다. 상기 계산은 매 T초마다 완료될 수 있다. 전술한 바와 같이, T는 프로세서 이용률의 증가를 신속하게 검출하기에 충분할 만큼 작도록 선택되는 반면, 프로세서 리소스를 지나치게 부담지울 정도로 작지는 않아야 한다. 실험상으로, 일 실시예에 있어서, T의 값으로 150밀리초(ms)가 일반적인 프로세서 이용률 그래프를 가진 일반적인 시스템용으로 적합한 것으로 판명되었다. 동작(310)에서, 시스템은 프로세서 이용률이 특정의 스위치-업 임계치 이상인가를 판정한다. 본 발명의 일 실시예에 있어서, 스위치-업 임계치는 현재 성능 레벨의 95%로서 특정된다. 프로세서 이용률이 특정의 스위치-업 임계치 이상인 경우, 시스템은 프로세서 이용률이 동작(315)에서 스위치-업 기간보다 더 긴 상기 임계치 이상인가를 판정한다. 스위치-업 기간은 하나 이상의 프로세서 이용률 모니터링 기간 T와 동일할 수 있다. 일 실시예에 있어서, 프로세서 모니터링 기간은 150ms와 동일하고 스위치-업 기간은 300ms와 동일하다.

프로세서 이용률이 스위치-업 기간보다 더 긴 스위치-업 임계치 이상이 아닌 경우, 시스템은 다음 프로세서 이용률 모니터링 기간 T가 동작(325)에서 종료되고 동작(305)로 복귀할 때까지 대기한다. 프로세서 이용률이 스위치-업 기간보다 더 긴 스위치-업 임계치 이상인 경우, 시스템은 동작(320)에서 자동적으로 다음의 보다 높은 성능 레벨로 천이된 다음, 전술한 바와 같이 동작(325)로 진행한다.

다시 동작(310)을 참조하면, 시스템이 프로세서 이용률이 스위치-업 임계치 이상이 아닌 것으로 판정하는 경우, 시스템은 동작(330)에서 프로세서 이용률이 특정의 스위치-다운 임계치 이하인 것으로 판정한다. 본 발명의 일 실시예에 있어서, 스위치-다운 임계치는 차순위 낮은 성능 레벨의 95%로서 특정된다. 프로세서 이용률이 특정의 스위치-다운 임계치 이하인 경우, 시스템은 동작(335)에서 프로세서 이용률이 스위치-다운 기간보다 더 긴 스위치-다운 임계치 이하인 것으로 판정한다. 스위치-다운 기간은 스위치-업 기간과는 상이할 수 있다. 일 실시예에 있어서, 스위치-업 기간은 300ms와 동일하고 스위치-다운 기간은 1000ms와 동일하다. 프로세서 이용률이 스위치-다운 기간보다 더 긴 스위치-다운 임계치 이하가 아닌 경우, 시스템은 다음의 프로세서 모니터링 기간 T가 동작(325)에서 종료되고 동작(305)로 복귀할 때까지 대기한다. 프로세서 이용률이 스위치-다운 기간보다 더 긴 스위치-다운 임계치 이하인 경우, 시스템은 동작(340)에서 자동적으로 차순위 낮은 성능 레벨로 천이된 다음, 동작(325)에서 전술한 바와 같이 진행한다.

다시 동작(330)을 참조하면, 시스템이 프로세서 이용률이 스위치-다운 임계치 이하가 아닌 것으로 판정한 경우, 시스템은 다음의 프로세서 이용률 모니터링 기간 T가 동작(325)에서 종료되고 동작(305)에서 복귀할 때까지 대기한다.

전술한 설명에서, 본 발명은 특정의 예시적인 실시예를 참조하여 설명하였다. 그러나, 상기 실시예는 특허청구범위에 정의된 본 발명의 취지 및 범위를 벗어나지 않고 여러 가지로 변형 및 변경할 수 있다는 점을 이해할 것이다. 따라서, 명세서 및 도면은 한정적이 아닌 예시적인 의미로 이해되어야 한다.

### 도면의 간단한 설명

도 1은 본 발명의 일례를 구현하기 위한 컴퓨터 시스템을 도시한 것이다.


도 2는 프로세서 이용률 그래프의 예를 도시한 것이다.

도 3은 프로세서 이용률을 계산하기 위한 과정의 예를 도시한 것이다.


### 도면



도면1



도면2



도면3

