



ÚŘAD PRO VYNÁLEZY
A OBJEVY

POPIS VYNÁLEZU K PATENTU

251753

(11) (B2)

(51) Int. Cl.⁴
H 03 K 17/28

(22) Přihlášeno 10 06 76
(21) PV 3844-76
(32) (31) (33) Právo přednosti 16 06 75
(EI-519) Maďarská lidová republika

(40) Zveřejněno 15 01 87


(45) Vydáno 15 07 88

(72) Autor vynálezu AVAR ZOLTÁN ing., SALAVECZ LAJOS ing., BUDAPEŠT (MLR)

(73) Majitel patentu ÉPÍTŐGEPGYÁRTÓ VÁLLALAT, BUDAPEŠT (MLR)

(54) Elektronický časový spínač

Řešení se týká spínače s Millerovým integrátorem obsahujícím zesilovač a kondenzátor s prvním ohmickým obvodem pro určování vybíjecí časové konstanty kondenzátoru, obsahujícím první diodu a ležícím mezi vedením napájecího napětí a řídicím vstupem integrátoru, s druhým ohmickým obvodem pro určování nabíjecí časové konstanty kondenzátoru, spojeným s řídicím vstupem integrátoru a majícím druhý konec připojitelný ke kostře, a se vstupní svorkou zapojení spojenou s koncem druhého ohmického obvodu připojitelného na kostru. Účelem řešení je zvýšení všestrannosti spínače. První elektroda první Zenerovy diody je spojena na s výstupní svorkou integrátoru, druhá elektroda první Zenerovy diody je spojena s bází spínacího tranzistoru, přičemž spínací tranzistor je zapojen mezi kostrou a vedením napájecího napětí, druhý ohmický obvod obsahuje první diodu a s ní v sérii zapojený odpor spojený se vstupní svorkou zapojení, připojenou přes první odpor k vedení napájecího napětí a obvodová větev, obsahující diodu, spojená s řídicím vstupem integrátoru a napojená na spínací tranzistor přemostňuje odporový člen prvního, popřípadě druhého ohmického obvodu.



Obr. 1

Vynález se týká elektronického časového spínače s Millerovým integrátorem obsahujícím zesilovač a kondenzátor s prvním ohmickým obvodem pro určování vybíjecí časové konstanty kondenzátoru, obsahujícím prvním diodu a ležícím mezi vedením napájecího napětí a řídicím vstupem Millerova integrátoru, s druhým ohmickým obvodem pro určování nabíjecí časové konstanty kondenzátoru, spojeným s řídicím vstupem Millerova integrátoru a majícím druhým konec připojitelný ke kostře, a se vstupní svorkou zapojení spojenou s koncem druhého ohmického obvodu připojitelným na kostru.

Je znám obvod pro stejné zpoždění, pro sepnutí i rozepnutí spínače, vyznačující se velmi jednoduchým uspořádáním. V podstatě tento obvod obsahuje integrační člen RC, připojený k obvodu báze tranzistoru, přičemž ke kolektorovému obvodu tranzistoru je připojeno relé. Do emitorového obvodu zapojená Zenerova dioda udržuje předpětí v propustném směru tranzistoru na konstantní úrovni. Po sepnutí řídicího spínače se začne nabíjet kondenzátor a nabíjení se děje se stanovenou časovou konstantou podle exponenciální funkce, přičemž napětí báze pomalu klesá.

Po uplynutí určitého časového intervalu napětí báze tranzistoru klesne na nastavenou prahovou hodnotu, načež se také začne snižovat kolektorový proud v poměru k poklesu napětí báze tranzistoru a klesne pozvolna na nulu. Když kolektorový proud klesne pod hodnotu odpadu relé, relé odpadne. Hodnoty proudu odpadu relé se však i u téhož typu různí v poměrně širokém tolerančním rozmezí a také pokles kolektorového proudu probíhá poměrně pomalu, tudíž nikoliv klopným způsobem, pročež není možno předem přesně stanovit okamžik odpadnutí relé, přičemž je tato časová hodnota v důsledku tepelné závislosti tranzistorů závislá také na teplotě prostředí.

Dalším nedostatkem tohoto obvodu je, že rušivé signály se mohou dostávat přímo na bázi tranzistoru a že náhodná hodnota takového signálu může zapříčinit předčasné přepnutí.

Je též znám zpožďovací obvod používající Schmittova klopného obvodu, jímž může být dosaženo stejného zpoždění pro sepnutí a rozepnutí spínače. Přesný okamžik výskytu výstupního signálu je zde určován existencí lavinového jevu v bistabilním obvodu, avšak z řídicího vedení přicházející rušivé signály se i zde dostávají přímo na vstup. Vzhledem k tomu, že porovnávání exponenciálně se měnícího signálu s prahovým napětím, určujícím překlopení bistabilního obvodu, probíhá i u tohoto zpožďovacího obvodu v obvodu báze, je citlivost tohoto obvodu na falešné signály velmi vysoká.

Kromě toho vykazují Schmittovy obvody, jak je známo, v daném rozmezí napětí hysterezi, přičemž je úroveň přepínacího napětí také značně závislá na teplotě. U tohoto obvodu není možno použitím integračního členu RC zajistit lineárně se zvyšující napětí, pročež v důsledku exponenciálního charakteru se strmost integrovaného signálu snižuje s prodlužující se dobou zpoždění, čímž je opět zvyšována nejistota okamžiku přepnutí. Tento zpožďovací obvod není možno použít v seriových zapojeních.

Je též znám zpožďovací obvod, který je v porovnání s předcházejícími popsány zpožďovacími obvody značně složitý. Porovnávání probíhá i zde v obvodu báze a zpožďovacího účinku je dosahováno v integračním členu RC, který je vlivem klesající strmosti signálu příčinou rozdílné přesnosti při různých dobách zpoždění. V podstatě je tento účinek stejný jako u dříve popsaných zpožďovacích obvodů.

V dalším textu bude vysvětleno, že u takto řešených známých zpožďovacích obvodů působí rušivé signály svým rušivým účinkem nejen tehdy, když právě dojde k jejich skutečné superpozici na užitečný řídicí signál, ale pro změnu stavu integračního členu se obvod nemůže vrátit do svého původního stavu, i když rušivé signály již zmizely a vlivem dřívějších rušivých signálů bude doba zpoždění nesprávná.

Čelo i tyl rušivých impulsů jsou doprovázeny exponenciálními křivkovými úseky majícími časovou konstantu stejnou jako integrační člen. Napětí na integračním členu RC může dosáhnout stabilního stavu teprve když uplynul určitý časový interval od zániku rušivého impulsu. Tento časový interval závisí na době trvání rušivého impulsu. Doba zpoždění je tedy nyní změněna a rozsah této změny je funkcí trvání rušivého impulsu. Z toho lze seznat, že doba zpoždění závisí na trvání rušivého impulsu i po jeho skončení.

Tyto nevýhody jsou odstraněny u elektronického časového spínače podle vynálezu, jehož podstatou je, že první elektroda první Zenerovy diody je spojena s výstupní svorkou Millerova integrátoru, druhá elektroda první Zenerovy diody je spojena sází spínacího tranzistoru, přičemž spínací tranzistor je zapojen mezi kostrou a vedením napájecího napětí, druhý ohmický obvod obsahuje první diodu a s ní v sérii zapojený odpor spojený se vstupní svorkou zapojení, připojenou přes první odpor k vedení napájecího napětí a obvodová větev, obsahující diodu, spojená s řídicím vstupem Millerova integrátoru a napojena na spínací tranzistor přemostuje odporový člen prvního obvodu, popřípadě druhého ohmického obvodu.

Další podstatou vynálezu je, že první ohmický obvod obsahuje sériové zapojení čtvrtého odporu, pátého odporu, prvního potenciometru a první diody, první dioda spolu s druhou diodou jsou připojeny k řídicímu vstupu Millerova integrátoru opačnými elektrodami, dále mezi uzlem čtvrtého odporu a pátého odporu a uzlem spínacího tranzistoru a vedení napájecího napětí je zapojena druhá Zenerova dioda, přičemž paralelně k prvnímu potenciomeru je zapojena třetí Zenerova dioda.

Ještě další podstatou vynálezu je, že druhý ohmický obvod obsahuje sériové zapojení třetího odporu a třetí diody, zapojené mezi kolektorem spínacího tranzistoru a řídicím vstupem Millerova integrátoru a přemostující druhý potenciometr, přičemž třetí dioda spolu s první diodou jsou připojeny k řídicímu vstupu Millerova integrátoru opačnými elektrodami, mezi vstupní svorkou zapojení a uzlem třetího odporu a třetí diody je zapojena čtvrtá dioda, třetí dioda a čtvrtá dioda mají spojené elektrody a mezi vstupní svorkou zapojení a elektrodou první diody připojenou k vedení napájecího napětí je zapojena pátá dioda přímo nebo přes první potenciometr.

Jinou podstatou vynálezu je, že pátá dioda je spojena s první diodou přes první potenciometr. Ještě jinou podstatou vynálezu je, že kolektorový obvod spínacího tranzistoru je proveden jako elektronický výstup.

Výhodou časového spínače podle vynálezu je, že jeho časování se provádí napětím zvyšujícím se lineárně a není použito obvyklého časování měnicího se exponenciálně, čímž je přesnost doby zpoždění nezávislá na délce jejího trvání.

Porovnávání probíhá ve výstupním obvodu operačního zesilovače a nikoliv v jeho vstupním obvodu, čímž je snížena citlivost tohoto časového spínače na falešné signály podle poměru napětí na kolektoru a na bázi tranzistoru. Hodnota tohoto snížení citlivosti může činit pětinašobek až desetinásobek vůči hodnotě dosahované při provádění porovnání na vstupu.

Po doznění každého rušivého impulsu se zpožďovací obvod vrátí s nepatrným časovým zpožděním do svého původního stavu, takže nedochází k následným účinkům rušivých impulsů. Kromě výstupu navrženého pro vybuzení relé je časový spínač ještě opatřen elektronickým výstupem, jímž je možno řídit vstupy jiných podobných časových spínačů. Tím je možno časové spínače zapojovat do série.

Ve zpětné vazbě zapojený zesilovač a v kolektorovém obvodu probíhající porovnávání zajišťují dobrou tepelnou stabilitu.

V neposlední řadě je třeba poznamenat, že po proběhnutí doby zpoždění poklesne budící proud relé zcela náhle, takže toleranční rozsah budícího proudu nemá vliv na dobu funkce relé.

Časový spínač podle vynálezu vykazuje všechny uvedené výhodné vlastnosti, přičemž se vzhledem ke své vysoké výkonnosti vyznačuje velmi jednoduchým konstrukčním uspořádáním, protože sestává pouze ze tří tranzistorů a z několika obvodových prvků.

Příklady provedení elektronického časového spínače podle vynálezu jsou zobrazeny na výkresech, na nichž znázorňuje obr. 1 zapojení jednoho provedení časového spínače pro stejné zpoždění pro sepnutí a rozepnutí spínače, obr. 2 zapojení jiného provedení časového spínače pro týž druh zpoždění, obr. 3 zapojení provedení časového spínače pro různé zpoždění pro sepnutí a rozepnutí spínače, obr. 4 typickou charakteristiku průběhu impulsů v čase u časového spínače podle obr. 1, obr. 5 touž charakteristiku pro časový spínač podle obr. 2 a obr. 6 touž charakteristiku pro časový spínač podle obr. 3.

Na obr. 1 je znázorněno výhodné provedení uspořádání časového spínače podle vynálezu, určeného pro jednosměrné zpoždění. Toto provedení časového spínače je řízeno řídícím spínačem $\underline{K}$, který je ve své klidové poloze zapnut. Časový spínač ovládá relé $\underline{J}$, připojené na jeho výstup a odpadlé v klidové poloze řídícího spínače $\underline{K}$. Časový spínač je dále opatřen elektromechanickým výstupem $\underline{F}$, na němž je v klidové poloze řídícího spínače $\underline{K}$ nulové napětí. Po uplynutí doby $\underline{T_m}$ přitahu relé $\underline{J}$, následující po vypnutí řídícího spínače $\underline{K}$, relé $\underline{J}$ přitáhne a na elektronickém výstupu $\underline{F}$ se objeví napětí rovné napájecímu napětí.

Tento časový spínač sestává v podstatě ze základního obvodu a z první obvodové skupiny na něj napojené. Je třeba poznamenat, že základní obvod zůstává u všech tří provedení nezměněný.

Základní obvod obsahuje operační zesilovač $\underline{E}$, vytvořený s výhodou z tranzistorů v Darlingtonově zapojení, zpětnovazební kondenzátor $\underline{C}$, zapojený mezi výstup a vstup operačního zesilovače $\underline{E}$, čímž tento pracuje jako integrační stupeň, sériový obvod zapojený mezi vedením $\underline{U_T}$ napájecího napětí a vstupem operačního zesilovače $\underline{E}$, tvořený čtvrtým odporem $\underline{R_5}$ a/nebo pátým odporem $\underline{R_6}$ a první diodou $\underline{D_4}$, druhou diodou $\underline{D_5}$, zapojenou mezi řídícím spínačem $\underline{K}$ a vstupem operačního zesilovače $\underline{E}$, první Zenerovou diodou $\underline{Z_3}$ připojenou jedním vývodem k výstupu operačního zesilovače $\underline{E}$ a druhým vývodem k bázi spínacího tranzistoru $\underline{T_R}$, jehož kolektor je přes odpor $\underline{R_3}$ připojen k vedení $\underline{U_T}$ napájecího napětí.

Relé $\underline{J}$ může být připojeno k základnímu obvodu tak, že je zapojeno mezi vedením $\underline{U_T}$ napájecího napětí a výstupem $\underline{A}$ operačního zesilovače $\underline{E}$. Kromě popsaného základního obvodu obsahuje časový spínač podle obr. 1 první obvodovou skupinu. Mezi pátým odporem $\underline{R_6}$ základního obvodu a vedením $\underline{U_T}$ napájecího napětí je zapojen čtvrtý odpor $\underline{R_5}$ a mezi společnými vývody čtvrtého odporu $\underline{R_5}$ a pátého odporu $\underline{R_6}$ a kolektorem spínacího tranzistoru $\underline{T_R}$ je zapojena druhá Zenerova dioda $\underline{Z_1}$. Druhý vývod pátého odporu $\underline{R_6}$ je přes první potenciometr $\underline{P_1}$ připojen k první diodě $\underline{D_4}$, přičemž paralelně s prvním potenciometrem $\underline{P_1}$ je zapojena třetí Zenerova dioda $\underline{Z_2}$. Mezi druhou diodou $\underline{D_5}$ a řídícím spínačem $\underline{K}$ je zapojen osmý odpor $\underline{R_{10}}$, jehož hodnota je nejméně o jeden řád nižší než je nejnižší odpor sériově zapojeného členu tvořeného čtvrtým odporem $\underline{R_5}$, pátým odporem $\underline{R_6}$, a prvním potenciometrem $\underline{P_1}$.

Časový spínač má elektronický výstup $\underline{F}$ a výstup $\underline{A}$ operačního zesilovače pro ovládání relé $\underline{J}$.

Na obr. 2 je znázorněno alternativní provedení časového spínače podle vynálezu, které dovoluje, aby relé $\underline{J}$ odpadlo, uplynula-li doba $\underline{T_e}$ odpadu po zapnutí řídícího spínače $\underline{K}$. U tohoto provedení je v klidové poloze řídící spínač $\underline{K}$ vypnut, zatímco relé $\underline{J}$ je vybuzeno a časový spínač je navržen rovněž pro různé zpoždění pro sepnutí a rozepnutí spínače.

I tento časový spínač obsahuje základní obvod, ale je k němu nyní připojena druhá obvodová skupina. Spojení základního obvodu a druhé obvodové skupiny je následující.

K řídicímu spínači K je druhá dioda D_5 připojena přes druhý potenciometr P_2 . Vývod první diody D_4 , který je spojen s pátým odporem R_6 je přes pátou diodu D_3 spojen s řídicím spínačem K . Mezi kolektorem spínacího tranzistoru T_X a vstupem operačního zesilovače E je zapojen sériový člen sestávající z třetího odporu R_4 a z třetí diody D_2 , přičemž třetí dioda D_2 je spojena přímo se vstupem operačního zesilovače E .

Mezi společným vývodem třetího odporu R_4 a třetí diody D_2 a řídicím spínačem K je zapojena čtvrtá dioda D_1 .

Na obr. 3 je znázorněno provedení časového spínače podle tohoto vynálezu, vytvořeného v podstatě kombinací obvodů, podle obr. 1 a obr. 2. Tímto časovým spínačem je dosahováno různého zpoždění pro sepnutí a rozepnutí spínače.

Provedení elektronického časového spínače podle obr. 3 je shodné s jeho provedením podle obr. 1. Navíc je z provedení podle obr. 2 doplněno spojem vedoucím od elektronického výstupu F přes sériové zapojení třetího odporu R_4 a třetí diodu D_2 zapojené v závěrném směru k uzlu první diody D_4 a druhé diody D_5 .

Místo osmého odporu R_{10} je použit druhý potenciometr P_2 a jeho vývod spojený s prvním odporem R_2 je spojen jednak přes čtvrtou diodu D_1 s uzlem třetího odporu R_4 a třetí diody D_2 , jednak přes pátou diodu D_3 s uzlem prvního potenciometru P_1 a pátého odporu R_6 .

Funkce časových spínačů podle vynálezu bude v dalším textu popsán ve spojení s obr. 4 až 6.

Na obr. 4 je znázorněna typická impulsová charakteristika časového spínače z obr. 1 pro stejné zpoždění pro sepnutí a rozepnutí spínače. Při polaritách znázorněných na obr. 1 je vedení U_T napájecího napětí připojeno ke zdroji kladného napětí a řídicí spínač K normálně zapnut, proto na vstupní svorce B zapojení je zemní nebo nulový potenciál. Na obr. 4 znázorněné tři časové diagramy ukazují napětí U_B na vstupní svorce B zapojení, napětí U_A na výstupu A operačního zesilovače E a napětí U_F na elektronickém výstupu F .

V normálním neboli klidovém stavu je vstupní svorka B zapojení uzemněna a první dioda D_5 je přes osmý odpor R_{10} otevřena, kdežto operační zesilovač E je vypnut, to jest, nemůže jím protékat žádný proud. Napětí na výstup A operačního zesilovače E se rovná napájecímu napětí a relé J je odpadlé. Ke vstupu operačního zesilovače E teče kladný proud přes čtvrtý odpor R_5 , pátý odpor R_6 , přes první potenciometr P_1 a první diodu D_4 , avšak tento proud nemůže změnit napětí tohoto vstupu, protože hodnota osmého odporu R_{10} je podstatně nižší než výsledný odpor druhého sériového členu. Vstupní napětí operačního zesilovače E je tudíž v podstatě nulové.

Jak bylo uvedeno nahoře, potenciálem na výstupu A operačního zesilovače E je kladné napájecí napětí, které je vyšší než Zenerovo napětí U_Z první Zenerovy diody Z_3 , takže první Zenerovou diodou Z_3 a šestým odporem R_7 protéká proud směrem k bázi spínacího tranzistoru T_X , při čemž je tento tranzistor T_X v otevřeném stavu, takže potenciál na elektronickém výstupu F je v podstatě nulový.

Předpokládejme, že vzdor zapnuté poloze řídicího spínače K dojde v prvním okamžiku t_1 na vstupní svorku B zapojení rušivý impuls, trvající až do druhého okamžiku t_2 . Pro jednoduchost předpokládejme, že amplituda tohoto rušivého impulsu se rovná napájecímu napětí, což je zřejmě ten nejnejpříznivější případ. Jelikož na vstupní svorce B zapojení není již zemní potenciál, druhá dioda D_5 se zavře a operační zesilovač E obdrží přes čtvrtý odpor R_5 pátý odpor R_6 a přes první potenciometr P_1 a první diodu D_4 otevírací řídicí signál a působením

zpětnovazební kondenzátoru C se napětí na výstupu A operačního zesilovače E začne lineárně snižovat. Rychlost poklesu tohoto napětí je určována výsledným odporem obvodové větve, obsahující čtvrtý odpor R_5 , pátý odpor R_6 a první potenciometr P_1 , jakož i kapacitu zpětnovazební kondenzátoru C . Výsledný odpor je rozhodující měrou určován odporem prvního potenciometru P_1 , který je mnohem vyšší než odpor čtvrtého odporu R_5 a pátého odporu R_6 , protože bylo v diagramu lineárně klesající napětí U_A na výstupu A operačního zesilovače E na obr. 4 mezi prvním okamžikem t_1 a druhým okamžikem t_2 označeno symbolem P_1 , aby bylo naznačeno, že strmost tohoto úseku křivky je v podstatě určována odporem prvního potenciometru P_1 .

V druhém okamžiku t_2 rušivý impuls dozní a na vstupní svorce B zapojení se obnoví zemní potenciál. Operační zesilovač E se opět přes osmý odpor R_{10} a druhou diodu D_5 zavře, přičemž rychlost tohoto uzavírání je určována hodnotou osmého odporu R_{10} . Jelikož tato hodnota je mnohem nižší než hodnota odporu prvního potenciometru P_1 , obnoví se původní stav téměř ihned po doznění rušivého impulsu. Tento zpětný úsek je označen symbolem R_{10} , aby bylo naznačeno, že tato rychlost je určována osmým odporem R_{10} .

Je zřejmé, že na elektronickém výstupu F byl přítomen nerušící signál, když došlo k rušivému impulsu. V třetím okamžiku t_3 se rozpojí řídicí spínač K , čímž se přes první odpor R_2 přiloží na vstupní svorku B zapojení kladné napětí, druhá dioda D_5 se stane nevodivou, načež se operační zesilovač E přes první potenciometr P_1 vlivem lineárně popsaným způsobem klesajícího kolektorového napětí stane vodivým. Časová konstanta tohoto poklesu napětí je v podstatě určována odporem prvního potenciometru P_1 . V okamžiku, kdy napětí na výstupu A operačního zesilovače E je rovno prahovému Zenerovu napětí U_Z první Zenerovy diody Z_3 , nebo když klesne pod tento práh, zanikne ovládací proud spínacího tranzistoru T_2 , takže na jeho kolektoru a tedy na elektronickém výstupu F se náhle objeví kladné napájecí napětí. Obr. 4 ukazuje, že k tomu dojde ve čtvrtém okamžiku t_4 .

Druhá Zenerova dioda Z_1 , na jejíž anodě na elektronickém výstupu F byl potenciál země a na jejíž katodě je Zenerovo napětí nižší, než je napětí vedení U_T napájecího napětí, se uzavře ve čtvrtém okamžiku t_4 , čímž se náhle zvýší napětí uzlu čtvrtého odporu R_5 a pátého odporu R_6 na napájecí napětí. Třetí Zenerova dioda Z_2 , která v důsledku při předcházejícím nastavení sníženého napětí byla uzavřena, nyní vede a zkratuje první potenciometr P_1 . Řízení operačního zesilovače E není nyní určováno vysokým odporem prvního potenciometru P_1 , ale poměrně nízkým diferenciálním odporem třetí Zenerovy diody Z_2 a výsledným odporem čtvrtého odporu R_5 a pátého odporu R_6 . Vybíjení zpětnovazební kondenzátoru C se skončí a operační zesilovač E se otevře naplno, přičemž na elektronickém výstupu F se objeví napájecí napětí.

Tento úsek křivky napětí U_A na výstupu A operačního zesilovače E v diagramu na obr. 4 označen symbolem Z_2 , R_5 , R_6 , aby bylo naznačeno, že rychlost poklesu signálu je určována těmito součástkami. Čas, který uběhl od třetího okamžiku t_3 , je označován jako zpoždění doby T_m přitahu časového spínače. Relé J je konstruováno tak, aby bezpečně přitáhlo, když na výstupu A operačního zesilovače E je napětí U_1 první úrovně. Je možno vidět, že relé J je přitáheno velmi brzo po čtvrtém okamžiku t_4 .

Popsaný stav trvá tak dlouho, pokud je řídicí spínač K ponechán otevřen. V pátém okamžiku t_5 se řídicí spínač K uzavře a vstupní svorka B zapojení je znovu uzemněna. Operační zesilovač E se vrátí do vypnutého stavu, jak již bylo popsáno nahoře, to jest vlivem druhé diody D_5 a samotného odporu R_{10} .

Během tohoto jevu se napětí na výstupu A operačního zesilovače E rychle zvýší a když dosáhne Zenerova napětí U_Z , první Zenerova dioda Z_3 se znovu otevře a na elektronickém výstupu F bude zemní potenciál a obvod se takto vrátí do normálního stavu.

Z uvedeného popisu je zřejmé, že po rušivém impulsu se obvod ihned vrátí do normálního stavu a rušivý impuls nemá žádný následný účinek.

Funkce časového spínače podle obr. 2 bude nyní popsána ve spojení s obr. 5, na němž byly použity podobné symboly jako na obr. 4.

Řídicí spínač K je normálně otevřen, proto kladné napájecí napětí je přítomno na vstupní svorce B zapojení, operační zesilovač E je zcela otevřen a jeho výstupní napětí je nulové. První Zenerova dioda Z_3 a spínací tranzistor T_x jsou proto uzavřeny a tudíž na elektronickém výstupu F je přítomno kladné napájecí napětí.

Předpokládejme, že v šestém okamžiku t_6 vznikne rušivý impuls, trvající až do sedmého okamžiku t_7 . Jakmile napětí na vstupní svorce B zapojení klesne na nulu, pátá dioda D_3 se otevře a připojí na anodu první diody D_4 zemní potenciál, čímž se první dioda D_4 uzavře. Od vstupní svorky B zapojení začne přes nyní otevřenou druhou diodu D_5 a přes druhý potenciometr P_2 , jehož odpor převyšuje o několik řádů hodnotu pátého odporu R_6 , proudit proud k vstupu operačního zesilovače E , který jej odpojí.

Přitom dojde k lineárnímu zvýšení napětí na výstup A operačního zesilovače E lineárně, přičemž časová konstanta vzrůstu napětí je v podstatě určována odporem druhého potenciometru P_2 . V sedmém okamžiku t_7 rušivý impuls skončí na vstupní svorce B zapojení se obnoví kladné napájecí napětí. Pátá dioda D_3 se uzavře a působením otevíracího proudu proudícího pátým odporem R_6 a první diodou D_4 se operační zesilovač E vrátí do normálního vodivého stavu. Rychlost tohoto návratu je v podstatě určována nízkou ohmickou hodnotou pátého odporu R_6 , takže rušivý impuls nemá přetrvávající účinek.

V osmém okamžiku t_8 je řídicí spínač K uzavřen a výstupní napětí operačního zesilovače E lineárně vzrůstá, přičemž strmost tohoto vzrůstu je určována nastavením druhého potenciometru P_2 . V devátém okamžiku t_9 dosáhne vzrůstající napětí hodnotu Zenerova napětí U_Z a proto se první Zenerova dioda Z_3 a spínací tranzistor T_x ihned otevrou a na elektronický výstup F se připojí zemní potenciál. Tento zemní potenciál se z elektronického výstupu F přes třetí diodu D_2 a třetí odpor R_4 přepne na vstup operačního zesilovače E , čímž se tento ihned uzavře. Časová konstanta uzavírání je v podstatě určována třetím odporem R_4 , který má mnohem nižší hodnotu než druhý potenciometr P_2 .

Relé J je uzavřeno tak, aby bezpečně odpadlo nejpozději tehdy, když budicí napětí dosáhne napětí U_Z druhé úrovně U_2 . Rychlým nárůstem po devátém okamžiku t_9 dojde k odpaďnutí relé J prakticky bez zpoždění, to jest v devátém okamžiku t_9 .

Časový spínač může být charakterizován dobou odpadu T_e , která je určována časem uplynulým mezi osmým okamžikem t_8 a devátým t_9 .

V desátém okamžiku t_{10} bude napětí vstupní svorky B zapojení opět kladné, protože řídicí spínač K je otevřen. Působením kladného napětí přicházejícího od čtvrté diody D_1 se třetí dioda D_2 uzavře a kladné napětí vstupní svorky zapojení přeruší proud také druhou diodu D_5 . Vstup operačního zesilovače E pak přes sedmý odpor R_6 a první diodu D_4 dostává kladný signál, což má za následek, že se operační zesilovač E otevře rychlostí určenou pátým odporem R_6 . Během otevírání operačního zesilovače E klesne napětí na výstupu A operačního zesilovače E pod úroveň Zenerova napětí U_Z , čímž se první Zenerova dioda Z_3 a spínací tranzistor T_x začnou uzavírat a napětí na elektronickém výstupu F bude rovno kladnému napájecímu napětí. Lze vidět, že ani u tohoto provedení nejsou napětí elektronického výstupu F a stav relé J ovlivňovány přítomností rušivého impulsu.

Časový spínač podle obr. 3 je řešen pro obě zpoždění, to jest po době T_m přitahu, následující po rozpojení řídicího spínače K , se relé J přitáhne, zatímco po době odpadu T_e následující po zapnutí řídicího spínače K , relé J odpadne. Dobu přitahu T_m a dobu odpadu T_e je možno vzájemně nezávisle seřídit, přičemž doba přitahu je určována nastavením prvního potenciometru P_1 a doba odpadu T_e je určována nastavením druhého potenciometru P_2 .

V diagramu napětí U_A na výstupu A operačního zesilovače E na obr. 6 ukazuje vztahové značky obvodových součástí u každého úseku křivky, které rozhodujícím způsobem určují rychlost změny sdruženého úseku.

Lze vidět, že ani první rušivý impuls I_1 ani třetí rušivý impuls I_3 , vyskytující se mezi třináctým okamžikem t_{13} a čtrnáctým okamžikem t_{14} , nepůsobí na normální funkci obvodu. Záporný třetí rušivý impuls I_3 , který skončil ve čtrnáctý okamžik t_{14} , nemohl změnit dobu odpadu T_e , začínající od konce užitečného impulsu I_2 , to jest od dvacátého okamžiku t_{20} , i když čtrnáctý okamžik t_{14} byl velmi blízko dvacátého okamžiku t_{20} . U každého provedení známých časových spínačů by takový velmi blízký rušivý impuls změnil velikost doby T_e odpadu.

Přítah a odpad relé J případnou vždy do časového úseku výstupního napětí velmi rychle se měnícího na výstup A , operačního zesilovače E , takže tolerance hodnot proudu přítahu nebo proudu odpadu různých typů relé nemají vliv na okamžik přítahu nebo odpadu.

Co se týče konstrukčního řešení časového spínače podle obr. 3 je možno konstatovat, že tento časový spínač jen nepatrně složitější, než časové spínače znázorněné na obr. 1 a 2, ale jeho funkce je mnohem lepší než funkce ostatních.

Na elektronickém výstupu F se vytvářejí ideální impulsové signály, jichž je možno bez jakékoliv další úpravy použít přímo pro řízení dalších podobných časových spínačů. Oblast použití tohoto nového časového spínače podle vynálezu je značně zvětšena skutečností, že několik na sobě nezávislých časových spínačů může být řízeno jediným řídicím spínačem K , přičemž všechny časové spínače mohou mít individuálně nastavenou dobu T_m přítahu a dobu T_e odpadu. Ježto každý časový spínač má elektronický výstup F , schopný řídit další časové spínače nebo jiné obvody, není třeba používat vedlejších a také každý časový spínač může být navržen tak, aby ovládal více než jedno relé a vlivem rychlé změny signálu bude časování těchto relé vždy stejné.

P R Ě D M Ě T V Y N Á L E Z U

1. Elektronický časový spínač s Millerovým integrátorem obsahujícím zesilovač a kondenzátor s prvním ohmickým obvodem pro určování vybíjecí časové konstanty kondenzátoru, obsahujícím první diodu a ležícím mezi vedením napájecího napětí a řídicím vstupem Millerova integrátoru, s druhým ohmickým obvodem pro určování nabíjecí časové konstanty kondenzátoru, spojeným s řídicím vstupem Millerova integrátoru a majícím druhý konec připojitelný ke kostře, a se vstupní svorkou zapojení spojenou s koncem druhého ohmického obvodu připojitelným na kostru, vyznačující se tím, že první elektroda první Zenerovy diody (Z_3) je spojena s výstupní svorkou Millerova integrátoru, druhá elektroda první Zenerovy diody (Z_3) je spojena s bází spínacího tranzistoru (T_1), přičemž spínací tranzistor (T_1) je zapojen mezi kostrou a vedením (U_T) napájecího napětí, druhý ohmický obvod obsahuje první diodu (D_4) a s ní v sérii zapojený odpor spojený se vstupní svorkou (B) zapojení, připojenou přes první odpor (R_2) k vedení (U_T) napájecího napětí a obvodová větev, obsahující diodu, spojená s řídicím vstupem Millerova integrátoru a napojená na spínací tranzistoru (T_1) přemostuje odporový člen prvního, popřípadě druhého ohmického obvodu.


2. Elektronický časový spínač podle bodu 1, vyznačující se tím, že první ohmický obvod obsahuje sériové zapojení čtvrtého odporu (R_5), pátého odporu (R_6), prvního potenciometru (P_1) a první diody (D_4), první dioda (D_4) spolu s druhou diodou (D_5) jsou připojeny k řídicímu vstupu Millerova integrátoru opačnými elektrodami, dále mezi uzlem čtvrtého odporu (R_5) a pátého odporu (R_6) a uzlem spínacího tranzistoru (T_1) a vedení (U_T) napájecího napětí je zapojena druhá Zenerova dioda (Z_1), přičemž paralelně k prvnímu potenciometru (P_1) je zapojena třetí Zenerova dioda (Z_3).

3. Elektronický časový spínač podle bodu 1, vyznačující se tím, že druhý ohmický obvod obsahuje seriové zapojení třetího odporu (R_4) a třetí diody (D_2), zapojené mezi kolektorem spínacího tranzistoru (T_r) a řídicím vstupem Millerova integrátoru a přemostující druhý potenciometr (P_2), přičemž třetí dioda (D_2) spolu s první diodou (D_4) jsou připojeny k řídicímu vstupu Millerova integrátoru opačnými elektrodami, mezi vstupní svorkou (B) zapojení a uzlem třetího odporu (R_4) a třetí diody (D_2) je zapojena čtvrtá dioda (D_1), třetí dioda (D_2) a čtvrtá dioda (D_1) mají spojené elektrody a mezi vstupní svorkou (B) zapojení a elektrodou první diody (D_4) připojenou k vedení (U_T) napájecího napětí je zapojena pátá dioda (D_3) přímo nebo přes první potenciometr (P_1).


4. Elektronický časový spínač podle bodu 3, vyznačující se tím, že pátá dioda (D_3) je spojena s první diodou (D_4) přes první potenciometr (P_1).

5. Elektronický časový spínač podle bodů 1 až 4, vyznačující se tím, že kolektorový obvod spínacího tranzistoru (T_r) je proveden jako elektronický výstup (F).


3 výkresy




Obr. 1



Obr. 2



Obr. 5



Obr. 6