

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2009-43276
(P2009-43276A)

(43) 公開日 平成21年2月26日(2009.2.26)

(51) Int.Cl. F I テーマコード(参考)
G O 6 F 13/38 (2006.01) G O 6 F 13/38 3 1 0 A 5 B 0 7 7

審査請求 有 請求項の数 5 O L (全 31 頁)

(21) 出願番号 特願2008-249116 (P2008-249116)
(22) 出願日 平成20年9月26日(2008.9.26)
(62) 分割の表示 特願2002-570104 (P2002-570104)の分割
原出願日 平成14年3月5日(2002.3.5)
(31) 優先権主張番号 101 10 530.4
(32) 優先日 平成13年3月5日(2001.3.5)
(33) 優先権主張国 ドイツ(DE)
(31) 優先権主張番号 101 11 014.6
(32) 優先日 平成13年3月7日(2001.3.7)
(33) 優先権主張国 ドイツ(DE)
(31) 優先権主張番号 PCT/EP01/06703
(32) 優先日 平成13年6月13日(2001.6.13)
(33) 優先権主張国 欧州特許庁(EP)

(71) 出願人 399122756
ペーアーツェーテ イクスペーペー テ
クノロジーズ アクチエンゲゼルシャフト
PACT XPP Technologies AG
ドイツ連邦共和国 ミュンヘン ムートマ
ンシュトラッセ 1
Muthmannstrasse 1,
D-80939 Muenchen, G
ermany
(74) 代理人 100061815
弁理士 矢野 敏雄
(74) 代理人 100094798
弁理士 山崎 利臣

最終頁に続く


(54) 【発明の名称】 F I F O 記憶方法

(57) 【要約】 (修正有)

【課題】 F I F O の出し過程を、以前にデータ語が読出・書き込みされている場合には再び開始することができる F I F O 記憶方法を提供する。

【解決手段】 データ流を複数の独立した分岐路に分配し、続いて個々の分岐路を1つのデータ流に統合する。このとき個々のデータ流は時間的に正しい順序で再び統合される。このデータ流の相互の同期のために、F I F O の書き込み読み出しに関するフロー制御を、コンフィギュレーション可能なプロトコルにより提供する。

【選択図】 図 1



【特許請求の範囲】

【請求項 1】

読出し過程を、以前にデータ語が読出されている場合には再び開始することができる、ことを特徴とする F I F O 記憶方法。

【請求項 2】

書込み過程を、以前にデータ語が書き込まれている場合には再び開始することができる、ことを特徴とする F I F O 記憶方法。

【請求項 3】

保安レジスタがデータ語のアドレス位置を確保し、当該アドレスで過程を繰り替えることができる、請求項 1 または 2 記載の方法。

【請求項 4】

F I F O の空き状態または満杯状態は、保安レジスタとの比較によって検査される、請求項 1 から 3 までのいずれか 1 項記載の方法。

【請求項 5】

保安レジスタは、各アドレスに任意にセットすることができる、請求項 1 から 4 までのいずれか 1 項記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、送信器および受信器が多次元構成されている中でデータを管理および伝送する方法に関する。

【背景技術】

【0002】

データ流を複数の独立した分岐路に分配し、続いて個々の分岐路を 1 つのデータ流に統合することは簡単に実行できるべきであり、このとき個々のデータ流は時間的に正しい順序で再び統合される。とりわけ再入可能なコードを処理するにはこの方法が重要である。本発明の方法はとりわけコンフィギュレーション可能なアーキテクチャに適し、コンフィギュレーションおよび再コンフィギュレーションの効率的な制御に重点が置かれる。

【発明の開示】

【発明が解決しようとする課題】

【0003】

本発明の課題は、産業的使用のために新たなものを提供することである。

【課題を解決するための手段】

【0004】

この課題は、読出し過程を、以前にデータ語が読出されている場合には再び開始することができる、ことを特徴とする F I F O 記憶方法および書込み過程を、以前にデータ語が書き込まれている場合には再び開始することができる、ことを特徴とする F I F O 記憶方法により解決される。有利な実施形態は従属請求項に記載されている。

【発明を実施するための最良の形態】

【0005】

再コンフィギュレーション可能なアーキテクチャとは、コンフィギュレーション可能な機能および/またはネットワークを備える既存の構成ユニット (V P U) であると理解されたい。これはとりわけ 1 次元または多次元配置された算術的及び/または論理的および/またはアナログおよび/または記憶可能および/または内部/外部でネットワーク化された複数の構成群であり、これらは直接またはバスシステムを介して相互に接続されている。

【0006】

この構成ユニットにはとりわけシストリック・アレイ、ニューラルネットワーク、マルチプロセッサシステム、複数の計算機構および/または論理セルおよび/または通信/端末セル (I O) を備えるプロセッサ、ネットワーク構成ユニット、例えばクラスパーシ

10

20

30

40

50

ッチ、および公知の F P G A、D P G A、Chameleon, XPUTER等の構成素子である。上記のアーキテクチャは例として明確化のために使用され、以下、V P Uと称する。このアーキテクチャは、任意の算術的、論理的セル（メモリも）および/またはメモリセルおよび/またはネットワークセルおよび/または通信/端末（I O）セル（P A E）からなり、これらは一次元または多次元マトリクス（P A）に配置することができる。ここでこのマトリクスは種々異なって任意に構成されたセルを有することができ、ここではバスシステムもセルとして理解されたい。このマトリクスには全体としてまたはその一部としてコンフィギュレーションユニット（C T）が配属されており、これらはP Aのネットワークおよび機能に影響を与える。

【実施例】

【0007】

発明の説明

V P Uのコンフィギュレーション可能なセルはデータを正しく処理するために相互に同期していなければならない。このために2つの異なるプロトコルが使用される。1つはデータトラフィックの同期化のためであり、もう一つはデータ処理のフロー制御のためである。データは有利には複数のコンフィギュレーション可能なバスシステムを介して伝送される。コンフィギュレーション可能なバスシステムとはここで、任意のP A Eがデータを送信し、受信器P A Eへの接続、並びに受信器P A Eが任意にコンフィギュレーション可能であることを意味する。

【0008】

データトラフィックの同期化は有利にはハンドシェイクプロトコルにより行われ、これはデータと共に伝送される。以下、簡単なハンドシェイク並びに複雑な方法を説明する。これらの有利な適用はそれぞれ実行すべきアプリケーションまたはアプリケーション量に依存する。

【0009】

フロー制御は、P A Eの状態を指示する信号（トリガ）により行われる。トリガはデータに依存せずに任意のコンフィギュレーション可能なバスシステムを介して実行することができる。すなわち種々異なる送信器および/または受信器を有することができ、同様にハンドシェイクプロトコルを有する。トリガは送信側P A Eの状態により発生される（例えばゼロフラグ、オーバフローフラグ、ネガティブフラグ）。これは個々の状態または組合せを転送することにより行われる。

【0010】

V P U内でデータ処理するセル（P A E）は種々異なる処理状態を取ることができる。これはセルおよび/または到来するトリガ、または到来したトリガに依存する：

"not configured"：

データ処理なし

"configured"：

G O 到来するすべてのデータを計算する。

【0011】

S T O P 到来するデータが計算されない。

【0012】

S T E P 正確に1つの計算が実行される。

G O、S T O PおよびS T E Pは次に説明するトリガによりトリガされる。

【0013】

ハンドシェイク同期

とりわけ簡単で、それでもなお高性能なハンドシェイクプロトコルを次に説明する。このハンドシェイクプロトコルは有利にはデータおよびトリガの伝送の際に使用される。ハンドシェイクプロトコルの制御は有利には固定的のハードウェアに設定されており、V P Uのデータ処理パラダイムの重要な構成部である。

【0014】

10

20

30

40

50

送信器から任意のバスを介して送信された各情報と共に R D Y 信号も送信される。この信号は情報の有効性を指示する。

【 0 0 1 5 】

受信器は R D Y 信号の付された情報だけを処理し、他の情報はすべて無視する。

【 0 0 1 6 】

情報が送信器により処理され、受信器が新たな情報を受け取ると直ちに、受信器は受領信号 (A C K) を送信器に送信することにより、送信器が新たに情報を送信しても良いことを指示する。送信器は常に、これが新たなデータを送信する前に A C K の到来を待機する。

【 0 0 1 7 】

2つの動作形式が区別される：

a) "depended" : 情報を受け取らなければならないすべての入力側は、情報を処理する前に有効な R D Y を有する。その後初めて A C K が発生される。

b) "independent" : 情報を受け取る入力側が有効な R D Y を有すると直ちに、この入力側がデータを受け取ることができる場合、すなわち先行のデータが処理された場合、この所定の入力側に対して A C K が発生される；それ以外の場合は、データの処理が待機される。

【 0 0 1 8 】

同期の実行およびデータ処理の制御は従来技術によれば固定的に実現されたステートマシン、微細顆粒状にコンフィギュレートされた状態マシン、または有利にはプログラミング可能なシーケンサにより実行できる。プログラミング可能なステートマシンは実行すべきフローに相応してコンフィギュレートされる。Alteraの構成素子 E P S 4 4 8 は例えばこの種のプログラミング可能なシーケンサを実現する。

【 0 0 1 9 】

V P U に対するハンドシェイクプロトコルのタスクは、パイプライン形式のデータ処理の実行である。このデータ処理ではとりわけ各クロックサイクルでデータを各 P A E で処理することができる。この要求はハンドシェイクへの特別の負荷となる。R D Y / A C K プロトコルの例でこのタスクの問題と解決を示す：

図 1 a は V P U 内のパイプラインの構造を示す。データは、有利にはコンフィギュレート可能なバスシステム 0 1 0 7 , 0 1 0 8 , 0 1 0 9 を介してレジスタ 0 1 0 1 , 0 1 0 4 に供給される。レジスタには場合によりデータ処理論理回路 0 1 0 2 , 0 1 0 5 が後置接続されている。このデータ処理論理回路には出力段 0 1 0 3 , 0 1 0 6 が配属されており、出力段は有利にはレジスタを有しており、結果を再びバスに接続する。バスシステム 0 1 0 7 , 0 1 0 8 , 0 1 0 9 を介しても、データ処理論理回路によっても 0 1 0 2 , 0 1 0 5 、 R D Y / A C K プロトコルが同期化のために伝送される。

【 0 0 2 0 】

2つの意味 (セマンティック) が R D Y / A C K プロトコルに対して重要である：

a) A C K は「受信器がデータを引き受ける」を意味する。この効果によりパイプラインは各クロックで動作する。しかしハードウェア技術的实现により、パイプラインストールの場合には A C K がパイプラインの停止されたすべての段を介して非同期に経過するという問題がある。このことにより甚だしい問題が時間特性に、とりわけ V P U が大きくおよび/またはクロック周波数が高い場合に生じる。

b) A C K は「受信器がデータを引き受ける」を意味する。この効果により、A C K は常にそれぞれ次の段までだけ経過し、そこにはレジスタが存在している。このことにより発生する問題は、パイプラインがハードウェア技術的实现で必要なレジスタの遅延により各2つのクロックでしか動作しないことである。

【 0 0 2 1 】

この問題の解決は、2つの意味 (セマンティック) を図 1 b のように組み合わせることである。図 1 b は段 0 1 0 1 から 0 1 0 3 を抜粋して示す。バスシステム 0 1 0 7 , 0 1 0 8 , 0 1 0 9 にはプロトコル b) が使用される。これによりレジスタ 1 0 1 1 0 は到来

10

20

30

40

50

シアタ R D Y を伝送されたデータの記録により入力レジスタへ A C K より 1 クロックだけ遅れて再びバスに送出する。この段 0 1 1 0 はほぼバスプロトコルとプロトコルとの間のプロトコルコンバータとしてデータ処理論理回路内で動作する。

【 0 0 2 2 】

データ処理論理回路はプロトコル a) を使用する。このプロトコルは後置接続されたプロトコルコンバータ 0 1 1 1 により形成される。とりわけ 0 1 1 1 では到来するデータがデータ処理論理回路により実際にバスシステムから取り出されたものであるか否かを予測しなければならない。このことは、付加的バッファレジスタ 0 1 1 2 を、バスシステム上で伝送すべきデータに対する出力段 0 1 0 3 , 0 1 0 6 に挿入することにより解決される。データ処理論理回路により発生されたデータはバスシステムとバッファレジスタに同時に書き込まれる。バスがデータを取り出すことが出来なければ、すなわちバスシステムの A C K がオフであれば、データはバッファレジスタに存在し、バスシステムが待機状態になると直ちにマルチプレクサ 0 1 1 3 を介してバスシステムに切り替えられる。バスシステムが直ちにデータを取り出す準備が出来ていれば、データはマルチプレクサ 0 1 1 3 を介してバスに直接転送される。バッファレジスタにより意味 (セマンティック) a) による受領確認が可能である。なぜならバッファレジスタが空であれば、「受信器がデータを引き受ける」により受領確認することができるからである。なぜならバッファレジスタへの書き込みによって、データの失われないことが保証されるからである。

10

【 0 0 2 3 】

トリガ

20

V P U 構成素子では簡単な情報の伝送のためにいわゆるトリガが使用される。トリガはセグメントに分割された次元または多次元バスシステムによって伝送される。個々のセグメントにはドライバを、信号品質の改善のために装備することができる。複数のセグメントの接続を介して実現されるそれぞれのトリガ接続はユーザによりプログラミングすることができ、C T を介してコンフィギュレートされる。

【 0 0 2 4 】

トリガは後続の情報またはこれらの任意の組合せを主に伝送するが、それだけを伝送するわけではない。

【 0 0 2 5 】

* 計算機構 (A L U) の状態情報、例えば

30

- キャリー
- ゼロによる割算
- 否定
- アンダーフロー / オーバフロー

* 比較および / またはループの結果

* n ビット情報 (小さな n に対して)

* 内部または外部で発生される割込み要求

トリガは任意のセルにより発生され、任意のイベントにより個々のセルで制御される。とりわけトリガは C T 、またはセルアレイまたは構成素子の外部にある外部ユニットにより発生される。

40

【 0 0 2 6 】

トリガは主に V P U 内でのフロー制御に、例えば比較および / またはループに対して用いられる。データ経路および / または分岐はトリガによりイネーブルまたはディスエーブルされる。トリガの別の重要な使用領域はシーケンスの同期化および制御、並びにそれらの情報交換 ; 同様にセル内でのデータ処理の制御である。

【 0 0 2 7 】

トリガの管理およびデータ処理の制御は従来技術によれば、固定的に実現されたステートマシン、微細顆粒状にコンフィギュレートされた状態マシンまたは有利にはプログラミング可能なステートマシンにより実行される。プログラミング可能なステートマシンは実行すべきフローに相応してコンフィギュレートされる。Alteraの構成素子 E P S 4 4 8 は

50

例えばこの種のプログラミング可能なシーケンサを実現する。

【0028】

基本方法

R D Y / A C K プロトコルによる単純な同期化方法は複雑なデータ流の処理を困難にする。なぜなら正しい順序を維持するためのコストが非常に高いからである。正しい実現はプログラマのタスクである。さらに実現のために付加的リソースが必要である。

【0029】

以下、この課題を解決する簡単な方法を説明する。

【0030】

伝送 1 : n

これは通常のありきたりな場合である：送信器はデータをバスに書き込む。データは、受領確認としての A C K がすべての受信器から到来するまでバスに安定して存在する（データが「立っている」）。R D Y はパルスである。すなわち正確に 1 クロックの間だけ存在する。これによりデータが誤って多重に読み出されることがない。R D Y が実現例に依存してマルチプレクサおよび / またはゲートおよび / または別の適切な伝送素子を制御し、これらがデータ伝送を制御する場合、この制御はこのデータ伝送の時間の間、記憶される (R d y H o l d)。これによりゲートの位置および / またはマルチプレクサおよび / または別の適切な伝送素子が R F Y パルスの後も有効に留まり、これによりさらに有効なデータがバスに供給される。

【0031】

受信器がデータを引き受けると直ちに、受信器は A C K により受領確認する。正しいデータは受信器による取り出しまでバスに存在することを再度述べておく。A C K は同様に有利にはパルスとして伝送される。R D Y が以前に制御の記憶のために用いられたマルチプレクサおよび / またはゲートおよび / または別の適切な伝送素子 (R d y H o l d 参照) を A C K が通過すると、この制御は消去される。

【0032】

1 : n の伝送のために有利には A C K を、新たな R D Y が到来するまで保持する。複数の入力側への分岐路である各バスノードでは、到来する A C K が相互に丸められる (A N D)。A C K が持続しているので、最終的に持続する A C K が送信器に生じ、これはすべての受信器の A C K を代表する。A N D ゲートによる A C K チェーンの伝搬時間をできるだけ小さく維持するため、ツリー状のバス構造を選択すること、ないしは処理すべきプログラムのルーティング中に形成することが推奨される。

【0033】

A C K が持続することは実現形態に依存して問題となることがある。すなわち R D Y が信号 g e A C T になり、この信号に対して本来の A C K が存在しないことが生じ得る。なぜなら古い A C K が過度に長く存在するからである。これに対する解決手段は、A C K を基本的にパルスとし、分岐路で到来する各経路の A C K を記憶するのである。すべての経路の A C K が到来して初めて、A C K パルスを送信器の方向に転送し、同時に、記憶されているすべての A C K (A c k H o l d) および場合により R d y H o l d を消去するのである。

【0034】

図 1 c はこの方法の基本を示す。送信器 0 1 2 0 はデータをバスシステム 0 1 2 1 を介して、R D Y 0 1 2 2 と共に送出する。複数の受信器 0 1 2 3 , 0 1 2 4 , 0 1 2 5 , 0 1 2 6 がデータおよびこれに所属する R D Y 0 1 2 2 を受け取る。各受信器は A C K 0 1 2 7 , 0 1 2 8 , 0 1 2 9 , 0 1 3 0 を発生し、これらはそれぞれ適切なブール論理回路 0 1 3 1 , 0 1 3 2 , 0 1 3 3、例えば論理 A N D 機能を介して結合され、送信器に導かれる 0 1 3 4。

【0035】

図 1 d は、2 つの受信器 a , b を有する有利な構成を示す。出力段 0 1 0 3 がデータと、これに所属するこの実施例ではパルス状の R D Y 0 1 3 1 を送出する。R d y H o l d

10

20

30

40

50

段 0 1 3 0 は目標 P A E の前方でパルス状 R D Y を定常的 R D Y に変換する。定常的 R D Y はこの例ではブール値 b ' 1 を有する。全 R d y H o l d 段の内容は論理 O R 機能 0 1 3 3 のチェーンを介して 0 1 0 3 にフィードバックされる。目標 P A E がデータの受け取りを確認すると、それぞれ到来した A C K 0 1 3 3 によってだけそれぞれ相応する R d y H o l d 段がリセットされる。フィードバックされた信号の意味 (セマンティック) は、b ' 1 = "いずれかの P A E がデータを取り出さなかった" である。すべての R d y H o l d 段がリセットされると直ちに、O R チェーン 0 1 3 3 を介して情報 b ' 0 = "すべての P A E がデータを取り出した" が 0 1 0 3 に到達する。このことは A C K として評価される。R d y H o l d 段の出力側 0 1 3 2 はすでに説明したように、バススイッチの制御のために共に使用することができる。

10

【 0 0 3 6 】

O R チェーンの最後の入力側には論理 b ' 0 が印加され、これによりチェーンは正常に機能する。

【 0 0 3 7 】

伝送 n : 1

これは比較的複雑な場合である。(F 1) 一方では複数の送信器が 1 つの受信器でマルチプレクスされなければならない。(F 2) 他方では通常は、送信器の時間的順序を維持しなければならない。以下、この課題を解決するための複数の方法を説明する。ここでは基本的に有利な方法は存在しない。むしろシステムおよび実行すべきアルゴリズムに応じて、それぞれプログラミング、面倒さ、およびコストの観点から最適のものを選択すべきである。

20

【 0 0 3 8 】

単純な n : 1 伝送は、それぞれ複数のデータ経路を P A E の入力側に導くことによって実現される。P A E はマルチプレクサ段としてコンフィギュレートされる。到来するトリガはマルチプレクサを制御し、多数のデータ経路からそれぞれ 1 つを選択する。必要であれば、マルチプレクサとしてコンフィギュレートされた P A E からなるツリー構造を形成し、複数のデータ流をまとめることができる。この方法では、種々異なるデータ流を時間的に正確に分類するためにプログラミングに特別の注意を払わなければならない。とりわけすべてのデータ経路が同じ長さおよび / または同じ遅延を有し、これによりデータの正しい順序を保証しなければならない。

30

【 0 0 3 9 】

高性能の統合方法は次のとおりである :

まず F 1 は後置接続されたマルチプレクサを備える任意のアービタにより簡単に解決されると思われるので、考察を F 2 から始める。

【 0 0 4 0 】

時間的順序の維持は単純なアービタでは不可能である。図 2 は第 1 の可能な実現例を示す。F I F O 0 2 0 6 が、伝送要求の時間的順序をバスシステム 0 2 0 8 へ正しく配分し処理するために使用される。このために各送信器 0 2 0 1 , 0 2 0 2 , 0 2 0 3 , 0 2 0 4 には一義的な番号が割り当てられ、この番号がアドレスを表わす。各送信器はバスシステム 0 2 0 8 へのデータ伝送を、自分のアドレスをバス 0 2 0 9 , 0 2 1 0 , 0 2 1 1 , 0 2 1 2 に指示することにより要求する。それぞれのアドレスはマルチプレクサ 0 2 0 5 を介し、F I F O で送信要求の順序に相応して記憶される。F I F O はステップごとに処理され、それぞれの F I F O エントリーのアドレスは別のバス 0 2 0 7 に指示される。このバスは送信器をアドレッシングし、相応に適合するアドレスを有する送信器はバス 0 2 0 8 へアクセスする。この種の方法のためには、V P U 技術の内部メモリを F I F O として使用することができる。

40

【 0 0 4 1 】

しかし詳細に考察すると次の問題が発生する : 複数の送信器が同時にバスへアクセスしようとする直ちに、そのアドレスが F I F O に記憶される送信器を選択しなければならない。そして次のクロックでは次の送信器が選択される。この選択はアービタ 0 2 0 5 に

50

より行うことができる。これにより同時性が解決され、このことは通常は問題とならない。リアルタイム適用に対しては優先付けられたアービタを使用することができる。しかしこの方法は簡単な例で失敗する：時点 t で3つの送信器 S_1 , S_2 , S_3 が受信器 E を要求すると、 t で S_1 が、 $t + 1$ で S_2 が、そして $t + 2$ で S_3 が記憶される。しかし $t + 1$ で S_4 と S_5 が、 $t + 2$ でさらに S_6 と S_1 が再び受信器を要求する。今や9つの要求が重なるので、処理は非常に急速に極端に複雑となり、甚だしい付加的ハードウェアコストを必要とする。

【0042】

従って図2に示した方法は有利には単純な $n : 1$ 伝送に対して使用すべきであり、この伝送では同時のバス要求は発生しない。

10

【0043】

この考察によれば、1つの送信器を各クロック毎に記憶するのではなく、すべての送信器の集合が所定の時点で伝送を要求するのが有利であると思われる。それぞれ連続するクロックでそれぞれ新たな集合を記憶するのである。複数の送信器が同じクロックで伝送を要求する限り、これらはメモリの処理の際に仲裁される。

【0044】

しかし複数の送信器アドレスの記憶は同様に非常に面倒である。以下の構成による簡単な実現が図3に示されている：

- ・付加的カウンタ ($REQCNT$, 0301) はクロック T を計数する。クロック t で伝送を要求する各送信器 0201 , 0202 , 0203 , 0204 は、クロック t における $REQCNT$ の値 ($REQCNT(t)$) を自分のアドレスとして記憶する。

20

.....

- ・クロック $t + n$ で伝送を要求する各送信器は、クロック $t + n$ における $REQCNT$ の値 ($REQCNT(t + n)$) を自分のアドレスとして記憶する。

【0045】

$FIFO0206$ は次に $REQCNT$ の値 (tb) を所定のクロック tb において記憶する。

【0046】

$FIFO$ は記憶した $REQCNT$ の値を送信要求として別個のバス 0207 に指示する。各送信器はこの値を、自分の記憶した値と比較する。値が同じであれば、送信器はデータを送出する。複数の送信器が同じ値を有する場合、すなわち同時にデータを伝送しようとする場合、伝送は適切なアービタ ($CHNARB$, $0302b$) により仲裁され、アービタにより制御されるマルチプレクサ ($0302a$) によってバスに切り替えられる。アービタの例として可能な構成を以下に説明する。

30

【0047】

送信器が $REQCNT$ に応答しなくなると、すなわちアービタに仲裁のためのバス要求が存在しなくなると (0303) 直ちに、 $FIFO$ は次の値までさらに切り替わる。 $FIFO$ が有効なエントリを含まなくなると ($empty$)、値は無効としてマークされ、これにより間違ったバスアクセスが発生しなくなる。

【0048】

有利な構成では、送信器 0201 , 0202 , 0203 , 0204 のバス要求が存在した $REQCNT$ の値だけが $FIFO0206$ に記憶される。このために各送信器は自分のバス要求 0310 , 0311 , 0312 , 0313 を通知する。これらは例えば OR 機能により論理的に結合される 0314 。発生したすべての送信器の送信要求 0315 はゲート 0316 に供給される。このゲートは実際にバス要求が存在していた $REQCNT$ の値だけを $FIFO0206$ に送出する。

40

【0049】

前記の方法は図4の有利な実施例に相応して次のように最適化することができる：

$REQCNT0410$ により値 ($REQCNT(tb)$) の線形シーケンスが発生される。これは、すべてのクロック t ではなく、送信器 0315 のバス要求が存在しているク

50

ロックが計数される場合である。REQCNTから発生し、空隙のない線形シーケンスによって、FIFOを簡単なカウンタ(SNDCNT、0402)により置換することができる。この簡単なカウンタも同様に線形に計数し、その値0403は0207に相応してそれぞれの送信器を解除接続する。ここでSNDCNTは、送信器がSNDCNTの値に応答しなくなるまでさらに計数する。REQCNTの値がSNDCNTの値と等しくなると直ちに、SNDCNTは計数をストップする。なぜなら最後の値に達したからである。

【0050】

全体的実現に対しては、最大に必要なREQCNTの幅が \log_2 (送信器の数)であることが当てはまる。最大可能値を上回る場合、REQCNTとSNDCNTは再び最小値(通常は0)からカウントする。

10

【0051】

アービタ

複数のアービタを従来技術によりCHNARBとして使用することができる。適用に応じて優先付けられたアービタまたは優先付けられないアービタがより適する。ここで優先付けられたアービタでは、リアルタイムタスクの際に所定のタスクを優先することができる。

【0052】

以下、シリアル・アービタについて説明する。シリアル・アービタはVPU技術において特に簡単に、リソースを節約して実現することができる。とりわけこのアービタは、優先度を以て動作するという利点を有し、これにより所定の伝送を優先的に処理することができる。

20

【0053】

まずバスシステムの可能な基本構造を図5で説明する。VPUの構成素子は複数のデータバスシステム0502からなるネットワークを有し、ここで各PAEはデータ伝送のために少なくとも1つの端子をデータバスに有する。通常のように、ネットワークは複数の平行なデータバス0502から構成されており、これらのデータバスの各々は1つのデータ伝送のためにコンフィギュレートすることができる。残りのデータバスは別のデータ伝送のために自由に使用することができる。

【0054】

さらにデータバスはセグメント化することができることを述べておく。すなわちコンフィギュレーション0521によりバスセグメント0502を、ゲートGを介して隣接するバスセグメント0522へ接続することができる。ゲートGはトランスマッションゲートから構成することができ、有利には信号増幅器および/またはレジスタを有する。

30

【0055】

PAE0501は有利にはマルチプレクサ0503を介してまたは同等の回路を介してデータをバス0502の1つから取り出す。マルチプレクサ構成の解除接続はコンフィギュレート可能である0504。

【0056】

有利にはPAE0510から発生されたデータ(結果)が同様に依存せずにコンフィギュレート可能0505なマルチプレクサ回路を介してバス0502に接続される。

40

【0057】

図5に示した回路はバスノードにより特徴付けられる。

【0058】

バスノードに対する簡単なアービタは、図6に示すように実現することができる：

2つのANDゲート0601, 0602により、簡単なシリアル・アービタの基本素子0610が形成される、図6a参照。この基本素子は入力側RDY、0603を有し、この入力側によって、これがデータを伝送し、受信器バスへの解除接続を要求する入力バスを指示する。別の入力側(ACTIVATE, 0604)はこの実施例では論理1レベルによって、先行の基本素子のいずれもが瞬時にバスを仲裁しておらず、従ってこの基本素子による仲裁が許容されることを指示する。出力側RDY_OUT0605は例えば後置

50

接続されたバスノードに、基本素子がバスアクセスを解除接続することを指示し（バス要求 R D Y が存在する場合）、A C T I V A T E _ O U T 0 6 0 6 は、基本素子が瞬時には解除接続を実行していないことを指示する。これは、バス要求（R D Y）が存在していないか、および/または先行のアービタ段が受信器バス（A C T I V E）を占有していないからである。

【 0 0 5 9 】

図 6 b に相応して、A C T I V A T E と A C T I V A T E _ O U T とを基本素子 0 6 1 0 を介してシリアルにチェーン接続することにより、優先付けられたシリアル・アービタが発生する。ここで第 1 の基本素子は最上位の優先度を有し、その A C T I V A T E 入力側は常にアクティベートされている。

10

【 0 0 6 0 】

すでに説明したプロトコルにより、同じ S N D C N T 値内では各 P A E が 1 つのデータ伝送だけを実行することが保証される。なぜなら後続のデータ伝送は別の S N D C N T 値を有することとなるからである。この条件はシリアル・アービタの障害のない機能に対して必要である。なぜならこれにより、優先付けに対して必要な解除接続要請（R D Y）の仲裁順序が保証されるからである。言い替えると、解除要求（R D Y）は仲裁中に後から、すでに A C T I V A T E _ O U T によりバスアクセスの解除接続が不可能であることを指示する基本素子に発生することはできない。

【 0 0 6 1 】

局所性および伝搬時間

20

基本的に本発明の方法は長い区間を越えて使用することができる。システム周波数に依存する長さを越えると、データの伝送およびプロトコルの実行を 1 つのクロックで行うのは不可能である。

【 0 0 6 2 】

解決手段はデータ経路を正確に同じ長さに設定することと、統合を正確に 1 つの個所で実行することである。これによりプロトコルに対する全体的制御信号がローカルとなり、これによりシステム周波数を上昇することができる。データ経路を平衡化するためには、F I F O 段が提案される。この F I F O 段はコンフィギュレート可能な遅延を有する遅延段（遅延線）として動作し、以下、詳細に説明する。

【 0 0 6 3 】

30

データ経路をツリー状に統合することのできる十分に理想的な解決手段は次のように構成することができる：

変更されたプロトコル、タイムスタンプ

前提条件は、1 つのデータ経路が複数の分岐に分割され、後で再び統合されることである。このことは通常は、プログラム構造の「I F」または「C A S E」の場合のような分岐で行われる。図 7 a には C A S E に類似する構造が例として示されている。遅くとも分岐 0 7 0 1 の前の最後の P A E に R E Q C N T 0 7 0 2 が配属され、この R E Q C N T は各データ語に値（タイムスタンプ）を割り当てる。この値は以降常にデータ語と共に伝送される。R E G C N T は線形に各データ語を計数する。これにより一義的な値によってデータ語のデータ流内での位置を検出することができる。データ語は以降、複数の異なるデータ経路 0 7 0 3 , 0 7 0 4 , 0 7 0 5 に分岐する。各データ語にと共に、これに配属された値（タイムスタンプ）がデータ経路を通して導かれる。

40

【 0 0 6 4 】

合流されたデータ経路をさらに処理する P A E 0 7 0 8 の前方で、マルチプレクサ 0 7 0 7 がデータ語を再び正しい順序にソートする。このためにマルチプレクサには線形に計数する S N D C N T 0 7 0 6 が配属されている。各データ語に割り当てられた値（タイムスタンプ）は S N D C N T の値と比較される。それぞれ通過するデータ語はマルチプレクサにより選択される。所定の時点でデータ語が通過しなければ、選択は実行されない。S N D C N T は、通過したデータ語が選択された場合だけさらに計数する。

【 0 0 6 5 】

50

できるだけ高いクロック周波数を達成するために、データ経路の統合は非常に局所的に実行すべきである。これにより線路長は最小になり、これと結び付いた伝搬時間も小さく維持される。

【0066】

場合によりデータ経路の長さはレジスタ段（パイプライン）により、データ経路全体が共通の点で統合できるまで調整される。このとき、パイプラインの長さがほぼ同じであり、データ語環で大きな時間差が生じないように注意しなければならない。

【0067】

マルチプレクサへのタイムスタンプの使用

1つのPAE（PAE-S）の出力は複数のPAE（PAE-E）にさらに導かれる。これらPAEのうちの一つだけがデータを各クロックサイクルで処理する。PAE-Eはそれぞれ異なってコンフィギュレートされた固定のアドレスを有し、このアドレスはそれぞれタイムスタンプバスと比較される。PAE-Sは受信側PAEを次のようにして選択する。すなわちPAE-Sが、受信側PAEのアドレスをタイムスタンプバスに出力することにより選択する。このことによりデータがそれぞれ定められたPAEがアドレッシングされる。

10

【0068】

推測実行とタスクスイッチ

古典的マイクロプロセッサにより推測実行の問題が公知である。この問題は、先行のデータ処理の結果に依存するデータを処理する場合に生じる。しかし依存データの処理はパフォーマンスの理由から前もって、所要の結果が存在する前に開始されるからである。結果が前もって仮定したものと異なると、間違っただけに基づくデータの処理を新たに実行しなければならない（エラー推測）。一般的にこのことはVPUで発生する。

20

【0069】

再ソートおよび類似の方法によってこの問題を最小にすることができる。しかしその発生を除外することはできない。

【0070】

類似の問題が、データ処理においてPA内で上位のユニット（例えばオペレーティングシステムのタスクスケジューラ、リアルタイム要求等）によりデータ処理が、これが完全に実行される前に中断された場合にも発生する。この場合、パイプラインの状態を次のように確保しなければならない。すなわち、データ処理が再び、最後に生じた結果の計算のためのオペランドの個所の後から開始されるように確保しなければならない。

30

【0071】

パイプライン内では2つの関連する状態が発生する：

R D パイプラインの開始部では、新たなデータが仮定された、または要求されたことが指示される。

D O N E パイプラインの終端部では、エラー推測の発生しなかったデータの正しい処理が指示される。

【0072】

さらに状態M I S S _ P R E D I C Tを使用することができる。この状態は、エラー推測が発生したことを指示する。補助的にこの状態は、状態D O N Eを適切な時点で反転することにより発生することもできる。

40

【0073】

特殊なF I F O

データがメモリに保持され、このメモリから処理のために読み出され、ないしは結果がこれに格納される方法が公知である。このために複数の独立したメモリが使用される。メモリは種々の動作形式で動作することができ、とりわけランダムアクセス、スタック動作モードまたはF I F O動作モードを使用することができる。データはVPUで線形処理され、これによりF I F O動作モードが頻繁に優先的に使用される。例としてメモリのF I F O動作モードに対する特別の拡張を紹介する。この拡張F I F O動作モードは推測を直

50

接サポートし、エラー推測の場合はエラー推測されたデータの再処理が可能である。さらにFIFOはラクスイッチを任意の時点でサポートする。

【0074】

まず拡張FIFO動作モードはメモリの例で実行される。このメモリへは所定のデータ処理の枠内で読み出しアクセスされる。例としてのFIFOが図8に示されている。書込み回路の構造は通常の手込みポイントWR_PTR, 0801に相応し、従来技術では各書込みアクセス0810によりさらに移動する。読み出し回路は例えば通常のカウンタRD_PTR, 0802を有し、このカウンタは各読み出されたワードの読み出し信号0811に相応して計数し、相応にメモリ0803の読み出しアドレスを変更する。従来技術に対して新規なのは付加的回路DONE_PTR0804であり、この付加的回路は読み出されたデータを文書化せずに、読み出し、正しく処理する。言い替えると、エラーが発生しなかったデータを処理し、それらの結果を計算の最後に出し、正しい計算終了は信号0812により指示される。可能な回路を以下に説明する。

10

【0075】

(従来技術による)FULLフラグ0805はFIFOが一杯であり、それ以上のデータを記憶することができないことを指示する。このFULLフラグはDONE_PTRとWR_PTRとの比較0806により発生される。このことにより、生じ得るエラー推測によりバックアクセスが必要となるデータが上書きされないことが保証される。

【0076】

EMPTYフラグ0807は通常の手込みに相応して、RD_PTRとWR_PTRの比較0808により発生する。エラー推測MISS_PREDICT, 0809が発生すると、読み出しポイントには値DONE_PTR+1がロードされる。これによりデータ処理が再度、エラー推測をトリガした値から開始される。

20

【0077】

DONE_PTRの2つの可能な構成を例として詳細に説明する：

a) カウンタによる実現

DONE_PTRはカウンタとして実現される。カウンタは回路のリセット時、またはデータ処理の開始時にRD_PTRに等しくセットされる。到来する信号(DONE)によりデータが必要であることが指示される。すなわちエラー推測なしで処理されたことが指示される。これによりDONE_PTRは、処理中の次のデータ語を指示するように変更される。

30

b) 減算器による実現

データ処理するパイプラインの長さが常に正確に既知であり、長さが一定であること(すなわち長さの異なるパイプラインへの分岐が生じない)が保証されれば、減算器を使用することができる。配属されたレジスタでは、メモリの端子から生じ得るエラー推測を識別するまでのパイプラインの長さが記憶される。このことによりデータ処理はエラー推測後に、差により計算することのできるデータ語において再開されなければならない。

【0078】

書込み側では、コンフィギュレーションのデータ処理の結果を確保するために相応に構成されたメモリが必要であり、ここで書込みポイントに対するDONE_PTRの機能が実現される。これによりすでに(エラー)計算された結果をデータ処理の新たな実行の際に上書きすることができる。言い替えると、書込みポイントと読み出しポイントの機能が図面に示されたアドレスに相応して交換される。

40

【0079】

データの処理が他のソース(例えばオペレーティングシステムのタクスイッチ)により中断されると、DONE_PTRが十分に確保され、データ処理は後の時点でDONE_PTR+1から再開される。

【0080】

入力/出力段に対するFIFO、例えば0101, 0103

データ経路および/またはグラフの種々異なるエッジの状態、ないしデータ処理の種々

50

の分岐を平衡化するため、コンフィギュレート可能な F I F O を P A E の出力端または入力端で使用するのが有利である。F I F O は調整可能な待機時間を有しており、種々異なるエッジ/分岐の遅延、すなわちデータが少なくとも平行で長さの異なるデータ経路を介して伝搬する伝搬時間を相互に調整することができる。

【 0 0 8 1 】

V P U 内では発生するデータまたは発生するトリガに基づいてパイプラインが停止することがあるから、F I F O も同様に遅延を調整すると有利である。以下に説明する F I F O は 2 つの課題を解決する：

F I F O 段は例えば図 9 に示されており、次のように構成することができる：レジスタ 0 9 0 1 にはマルチプレクサ 0 9 0 2 が後置接続されている。レジスタはデータ 0 9 0 3 と、その正確な存在、すなわち所属の R D Y 0 9 0 4 を記憶する。レジスタへの書込みは、F I F O の出力端 0 9 2 0 の近くに示された隣接する F I F O 段が一杯であり 0 9 0 5 、R D Y 0 9 0 4 がデータに対して印加される時に行われる。マルチプレクサは到来するデータ 0 9 0 3 を、データがレジスタに書き込まれ、F I F O の入力端 0 9 2 1 の近くに示された隣接する F I F O 段がこれにより一杯になるまで出力端へ直接伝送する 0 9 0 6 。データの F I F O 段への取り込みは入力確認 (I A C K) 0 9 0 8 により確認される。データの F I F O からの取り出しは、出力確認 (O A C K) 0 9 0 9 により確認される。O A C K は同時にすべての F I F O 段に到達し、データを F I F O でそれぞれ 1 段だけさらに書き込ませる。

【 0 0 8 2 】

個々の F I F O 段は任意の長さの F I F O を構成するために図 9 a に示すようにカスケード接続することができる。このためにすべての I A C K 出力端は例えば O R 機能 0 9 1 0 相互に論理結合される。

【 0 0 8 3 】

この機能は図 1 0 a , b の例で説明する：

データ語の挿入

新たなデータ語が個々の F I F O 段のマルチプレクサを介してレジスタに導かれる。第 1 の一杯になった F I F O 段 1 0 0 1 はその前の段 1 0 0 2 に、記憶された R D Y に基づいて、これ以上データを取り込むことができないことを通知する。その前の段 1 0 0 2 は R D Y を記憶していない。しかし後続の段 1 0 0 1 の満杯状態を識別する。従ってこの段はデータと R D Y 1 0 0 3 を記憶する；そして送信器への A C K により記憶を確認する。F I F O 段のマルチプレクサ 1 0 0 4 は、これがデータ経路を後続の段に接続せず、レジスタの内容を伝送するように切り替わる。

【 0 0 8 4 】

データ語の除去

A C K 1 0 1 1 が最後の F I F O 段に到来すると、各先行の段のデータがそれぞれ後続の段に伝送される 1 0 1 0 。このことは、グローバル書込みクロックを各段に印加することにより行われる。マルチプレクサ全体はすでにレジスタ占有に相応して調整されているから、F I F O のすべてのデータは 1 つのセルだけ下方に移動する。

【 0 0 8 5 】

データ語の除去と同時の挿入

グローバル書込みクロックが印加されると、最初に空きになった段にはデータ語が記憶されない。この段のマルチプレクサはデータをさらに後続の段に転送するから、最初一杯になった段 1 0 1 2 はデータを記憶する。そのデータは前に述べたように同じくロックで後続の段に記憶される。言い替えると：新たに書き込むべきデータは自動的に最初に空きになった F I F O 段 1 0 1 2 に移動する。すなわちかつては最後に一杯であった F I F O 段であり、A C K の除去により空になった F I F O 段に移動する。

【 0 0 8 6 】

コンフィギュレート可能なパイプライン

所定の適用に対しては、図 9 の例に示された F I F O 段にあるスイッチ 0 9 3 0 によっ

10

20

30

40

50

てF I F Oの個々のマルチプレクサを切り替え、基本的に相応するレジスタがスイッチオンされるようにすると有利である。これにより固定の待機時間ないし遅延時間をデータ伝送の際にスイッチを介して調整可能にコンフィギュレートすることができる。

【0087】

データ流の統合（マージ）

データ流を統合するために全体で3つの方法が使用される。これらの方法は適用に応じてそれぞれ適切に使用される：

- a) ローカルマージ
- b) ツリーマージ
- c) メモリマージ

10

ローカル統合（ローカルマージ）

もっとも単純な変形はローカルマージである。ここではすべてのデータ流が有利にはただ1つのポイントまたは比較的ローカルに統合され、場合により直ちに分離される。ローカルS N D C N Tはマルチプレクサを介して、そのタイムスタンプがS N D C N Tの値に相応し、従って瞬時に予期されるデータ語を正確に選択する。2つの手段を図7 aと図7 bに基づいて詳細に説明する。

a) カウンタS N D C N T、0706はデータパケットが到来するたびにさらに計数する。各データ経路には比較器が後置接続されている。比較器は計数器状態をデータ経路のタイムスタンプとそれぞれ比較する。計数器状態とタイムスタンプの値が一致すると、データパケットがマルチプレクサを介して後続のP A Eに転送される。

20

b) 解決手段a)を次のように拡張する。すなわち将来のデータ経路としてそれぞれアクティブなデータ経路を選択した後に、この経路に例えばC Tコンフィギュレート可能なルックアップテーブル0710を介して、目標データ経路を配属するのである。将来のデータ経路は、データと共に到来したタイムスタンプを方法a)に相応してS N D C N T、0711と比較し0712、一致したデータ経路をアドレッシングし0714、マルチプレクサ0713を介して選択することにより求められる。アドレス0714はルックアップテーブル0710によって目標データ経路アドレス0715に割り当てられる。この目標データ経路アドレスはデマルチプレクサ0716を介して目標経路を選択する。前記構造がバスノードにおいて同様に実現されていれば、ルックアップテーブル0710を介してデータ接続を、バスノードに配属されたP A E 0718でも形成することができる。これはP A Eの入力端へのゲート機能（透過ゲート）0717を介して行われる。

30

【0088】

特に高性能な回路例が図7 cに示されている。P A E 0720は3つのデータ入力端A, B, Cを有し、例えばX P U 128 E Sにある。バスシステム0733はコンフィギュレート可能および/またはマルチプレクス可能であり、各クロックサイクルで選択可能にデータ入力端へ切り替えることができる。各バスシステムはデータ、ハンドシェイクおよび所属のタイムスタンプ0721を伝送する。P A E 0720の入力端AとCは、データチャンネルのタイムスタンプをP A Eに転送する0722, 0723ために使用される。個々のタイムスタンプは後で説明するS I M Dバスシステムにより束ねられる。束ねられたタイムスタンプはP A Eで再び分離され、各タイムスタンプはそれぞれ個別に0725, 0726, 0727、P A Eで実現された/コンフィギュレートされたS N D C N T 0724と比較される0728。比較結果は、入力側マルチプレクサ0730を制御するために使用される。これにより入力側マルチプレクサは、正しいタイムスタンプを有するバスシステムを集合レール0731に接続する。集合レールは有利には入力端Bと接続されており、データをP A Eに0717, 0718に相応して転送することを可能にする。出力側デマルチプレクサ0732はデータを種々異なるバスシステムへさらに転送する。この出力側マルチプレクサも同様に結果により制御される。ここで有利には結果の再配列はフレキシブルな翻訳により、例えばルックアップテーブル0729により行われる。その結果、結果を自由にデマルチプレクサ0732を介して、選択されたバスシステムに割り当てることができる。

40

50

【 0 0 8 9 】

ツリー状の統合（ツリーマージ）

多くのアプリケーションでは、複数のポイントでデータ流の一部をマージすることが所望される。そこからツリー状の構造が生じる。このとき、データ語を選択するのに中央での決定が行われず、決定が複数のノードに分散されているという問題が生じる。従ってすべてのノードに S N D C N T のそれぞれの値を伝送する必要がある。しかしクロック周波数が高い場合、このことは複数のレジスタ段により伝送の際に発生する待機時間を伴う。そのためこの解決手段は有意な性能を示さない。しかし能力を改善するために、各ノードでのローカル決定を S N D C N T の値に依存しないで行うようにする。例えば単純なアプローチでは、それぞれもっとも小さなタイムスタンプを有するデータ語をノードで選択する。しかしこのアプローチは、データ経路がノードで1つのクロックごとにデータ語を送出しない場合に問題となる。この場合、どのデータ経路を優先すべきかの判断ができない。

10

【 0 0 9 0 】

以下のアルゴリズムはこの特性を改善する：

- a) 各ノードは固有の S N D C N T カウンタ $S N D C N T_K$ を有している。
- b) 各ノードは入力データ経路 ($P_0 \dots P_n$) を有するべきである。
- c) 各ノードは複数の出力データ経路を有することができ、これらは変換方法、例えば上位のコンフィギュレート C T によりコンフィギュレート可能なルックアップテーブルによって入力データ経路に依存して選択される。
- d) ルートノードはメイン S N D C N T を有し、このメイン S N D C N T にすべての $S N D C N T_K$ が同期化される。

20

【 0 0 9 1 】

正しいデータ経路を選択するために、次のアルゴリズムが使用される：

I . データがすべての P_n 入力側データ経路で行列していれば次のことが当てはまる：

- a) 最小のタイムスタンプ T_s を有するデータ経路 $P(T_s)$ が選択される。
- b) $K := T_s + 1$; $S N D C N T > T_s + 1$ が割り当てられ、 $S N D C N T_K := S N D C N T$ が成り立つ。

II . すべての P_n 入力側データ経路にデータが発生していなければ、次のことが当てはまる：

30

- a) タイムスタンプ $T_s = S N D C N T_K$ の場合だけデータ経路を選択する。
- b) $S N D C N T_K := S N D C N T + 1$
- c) $S N D C N T := S N D C N T + 1$

III . 1つのクロックで割り当てが実行されない場合には次のことが当てはまる：

- a) $S N D C N T_K := S N D C N T$

IV . ルートノードは S N D C N T を有する。この S N D C N T は、有効なデータ語を選択するたびにさらに増分計数し、ツリーのルートにおいてデータ語の正しい順序を保証する必要であれば（1から3参照）他のすべてのノードが S N D C N T の値に同期される。このとき待機時間が発生し、この待機時間は S N D C N T の区間を S N D C N T_K の後にブリッジオーバーするために挿入すべきレジスタの数に相応する。

40

【 0 0 9 2 】

図 1 1 は可能なツリーを示す。このツリーは例えば P A E 上で V P U X P U 1 2 8 E S のツリーと同じように構成される。ルートノード 1 1 0 1 は累積 S N D C N T を有し、その値は出力端 H、1 1 0 2 で得られる。入力端 A と C のデータ語は記述の方法に相応して選択され、それぞれデータ語が正しい順序で出力端 L に導かれる。

【 0 0 9 3 】

次の階層段 1 1 0 3 の P A E と、さらに上位の各階層段 1 1 0 4 , 1 1 0 5 も相応して動作する。しかし以下の相違がある：累積 S N D C N T_K はローカルであり、それぞれの値は転送されない。S N D C N T_K は、その値が入力端 B に印加される S N D C N T による記述の方法に相応して同期化される。

50

【 0 0 9 4 】

S N D C N T はすべてのノード間で、とりわけ個々の階層段の間で、レジスタを介してパイプラインされる。

【 0 0 9 5 】

メモリによる統合（メモリマージ）

この方法では、データ流の統合のためにメモリが使用される。ここでタイムスタンプの各値にはメモリスペースが割り当てられる。データはそのタイムスタンプの値に相応してメモリにファイルされる。言い替えると、タイムスタンプは割り当てられたデータに対するメモリセルのアドレスとして使用される。これによりタイムスタンプに対して線形なデータ空間が発生する。すなわちこのデータ空間はタイムスタンプに相応してソートされている。データ空間が完全になって初めて、すなわちすべてのデータが記憶されて初めて、メモリはさらなる処理のためにイネーブルされるか、または線形に読出される。このことは次のようにして簡単に検出される。すなわち、幾つのデータがメモリに書き込まれたかを計数することにより検出される。メモリが有しているデータ登録と同じだけのデータが書き込まれれば、メモリは一杯である。

10

【 0 0 9 6 】

基本原理の実施の際には次の問題が発生する：メモリが隙間なしに満たされる前に、タイムスタンプのオーバフローが発生することがある。オーバフローは次のように定義される：タイムスタンプが有限線形数値空間（T S R）からの数である。タイムスタンプの設定は厳しく単調に行われる。これにより数値空間内で各設定されたタイムスタンプが一義的である。タイムスタンプの設定の際に数値空間の終了に達すれば、設定はT S Rの始めから継続される。このことにより不連続な個所が発生する。そうするとタイムスタンプの設定は先行のものに対してはや一義的ではなくなる。基本的にはこの不連続個所が処理の際に考慮されることを保証すべきである。従って数値空間T S Rは、最悪の場合でも同じタイムスタンプがデータ処理内で2つ発生することによる多義性が発生しないような大きさに選択すべきである。言い替えるとT S Rは、後続の処理パイプラインおよび/またはメモリ内で発生し得る最悪の場合でも、同じタイムスタンプが処理パイプラインおよび/またはメモリ内に存在しないような大きさでなければならない。

20

【 0 0 9 7 】

タイムスタンプのオーバフローが発生すると、メモリはいずれの場合でもこれに応答できなければならない。オーバフロー後には、一部ではオーバフロー前のタイムスタンプを有するデータ（古いデータ）と、一部ではオーバフロー後のタイムスタンプを有するデータ（新しいデータ）とがメモリに含まれていることを前提にしなければならない。新しいデータを古いデータのメモリ個所に書き込んで서는ならない。なぜなら古いデータが未だ読出されていないからである。従って複数の（少なくとも2つの）独立したメモリブロックを設ける必要がある。これにより古いデータと新たな恣意データを別個に書き込むことができる。

30

【 0 0 9 8 】

メモリブロックを管理するために任意の方法を使用することができる。2つの手段を詳細に説明する：

40

a) 所定のタイムスタンプの古いデータがこのタイムスタンプの新たなデータよりも前に到来することが常に保証されるならば、古いデータに対するメモリセルが未だ空きであるか否かが検査される。未だ空きであるなら古いデータが存在し、メモリセルは書き込まれ、空きがなければ新しいデータが存在し、メモリセルは新しいデータに対して書き込まれる。

b) 所定のタイムスタンプ値の古いデータがこのタイムスタンプ値の新しいデータよりも前に到来することが保証されなければ、このタイムスタンプに識別子が付され、新しいデータと古いデータとが区別される。この識別子は1または複数のビットとすることができる。タイムスタンプがオーバフローする場合、識別子は線形に変化する。このことにより古いデータと新しいデータに一義的なタイムスタンプが付される。識別子に相応して、デー

50

タは複数のメモリブロックの1つに割り当てられる。

【0099】

従って有利には、その最大数値がタイムスタンプの最大数値よりも格段に小さい識別子が使用される。有利な関係は次のとおりである：

識別子(最大) < (最大タイムスタンプ / 2)

幅広のグラフをパーティショニングするためのメモリの使用

公知のように、大きなアルゴリズムをパーティショニングする必要がある。すなわち複数の部分アルゴリズムに分割する必要がある。これによりアルゴリズムがVPUのPAEの所定の要求および量に適合することができる。パーティショニングは一方では性能効率の点から、他方ではもちろんアルゴリズムの正当性を維持するように実行すべきである。ここで重要な側面は、それぞれのデータ経路のデータと状態(トリガ)の管理である。以下に、管理を改善し、簡素化するための方法を紹介する。

10

【0100】

多くの場合、データ流グラフを1つのエッジでだけ切断する(図2a参照)ことは不可能である。なぜならグラフが例えば広すぎるか、または多数のエッジ1201, 1202, 1203が切断箇所1204に存在するからである。

【0101】

パーティショニングは本発明によれば、図12bに相応してすべてのエッジに沿って切断することにより実行される。第1のコンフィギュレーション1213の各エッジのデータは別個のメモリ1211に書き込まれる。

20

【0102】

データと共に(または別個に)データ処理の関連する状態情報全体もエッジを介して(例えば図12b)伝搬し、メモリに書き込まれることを述べておく。状態情報はVPUテクノロジーに例えばトリガによって表わされる。

【0103】

再コンフィギュレーション後に、データおよび/または状態情報は後続のコンフィギュレーション1214によりメモリから読出され、このコンフィギュレーションによりさらに処理される。

【0104】

メモリは第1のコンフィギュレーションのデータ経路として(もっぱら書込み動作で)動作し、また後続のコンフィギュレーションのデータ送信器として(もっぱら読出し動作で)動作する。メモリ1211自体は2つのコンフィギュレーションの一部/リソースである。

30

【0105】

データを正しく処理するために、データがメモリに書き込まれた時間順序を正しく識別することが必要である。基本的にこのことは次のようにして保証される。すなわちデータ流を、

- a) メモリへの書込みの際にソートするか、および/または
- b) メモリから読み出しの際にソートするか、および/または
- c) ソート順序をデータと共に記憶し、後続のデータ処理の際に使用するのである。

40

【0106】

このためにメモリには制御ユニットが配属され、制御ユニットはデータ1210のメモリ1211への書込みの際とデータのメモリ1212からの読出しの際に、データ順序およびデータ依存性の管理を行う。構成に応じて種々異なる管理形式および相応の制御メカニズムを使用することができる。

【0107】

2つの可能な相応する方法を図13に基づき詳細に説明する。メモリは、PAEからのアレイ1310, 1320に配属されている：

- a) 図13aで、メモリはそのアドレスを例えば共通のアドレス発生器により同期して発生する。言い替えると、書込みアドレス1301はサイクルごとにさらに計数されるが、

50

この計数はメモリに実際に有効なデータが記憶されるか否かには依存しない。これにより多くのメモリ 1303, 1304 は同じタイムベース、ないし書込み/読出しアドレスを有する。個々のフラグ VOID, 1302 はメモリ中の各データメモリ個所ごとに、有効データがメモリアドレスに書き込まれたか否かを指示する。フラグ VOID は、データに配属された RDY 1305 により発生することができる。相応してメモリの読み出しの際にデータ RDY 1306 はフラグ VOID から発生される。データを後続のコンフィギュレーションにより読出すために、データの書込みに相応して共通の読出しアドレス 1307 が発生され、この読出しアドレスはサイクルごとにさらに転送される。

b) より効率的なのは、図 13b の実施例に示すように、タイムスタンプを各データ語にすでに述べた方法に相応して割り当てることである。データ 1317 は所属のタイムスタンプ 1311 と共にそれぞれのメモリ個所に記憶される。このことによりメモリ中に隙間が発生せず、メモリは効率的に活用される。各メモリは独立の書込みポインタ 1313, 1314 をデータ書込みコンフィギュレーションのために有し、読出しポインタ 1315, 1316 を後続のデータ読出しコンフィギュレーションのために有する。公知の方法(例えば図 7a または図 11)に相応して、データ語の読出しの際に時間的に正しいデータ語が、配属され、共に記憶されたタイムスタンプ 1312 に基づいて選択される。

【0108】

データのメモリへのソート/メモリからのソートは、種々のそれぞれ適切な方法に従って例えば次のようにして行われる。

- a) メモリスペースをタイムスタンプにより割り当てる。
- b) タイムスタンプに従ってデータ流へソートする。
- c) 各クロックを VALID フラグと共に記憶する。
- d) タイムスタンプを記憶し、これをメモリの読み出しの際に後続のアルゴリズムへさらに転送する。

【0109】

アプリケーションに独立して、複数の(またはすべての)データ経路を記憶の前でも本発明のマージ方法を介して統合することができる。これを実行するか否かは実質的に、使用されるリソースに依存する。少数のメモリしか使用できなければ、記憶前での統合が必要であり、所望される。少数の PAE しか使用できなければ、有利にはそれ以上の PAE が統合のために使用されない。

【0110】

タイムスタンプによる端末インタフェース(I/O)の拡張

以下に、I/Oチャネルに端末構成素子および/または外部メモリタイムについてのタイムスタンプを割り当てる方法を説明する。割り当ては種々の目的を満たすことができ、例えばデータ流を送信器と受信器との間で正しくソートするため、および/またはデータ流のソースおよび/または宛先を一義的に選択するために行われる。

【0111】

次の実施例を、インタフェースセルの例で説明する。ここでは VPU 内部バスの収束、および種々の VPU 間または VPU と端末(I/O)との間のデータ交換方法を記述する。

【0112】

この方法の欠点は、データソースが受信器においてもはや同定不能であり、正しい時間的順序も保証されないことである。以下の新しい方法はこの問題を解決し、それぞれ適用固有の複数の方法を使用され、場合により組み合わせられる。

- a) データソースの同定

図 14 は例として、2つの VPU 1410, 1420 のコンフィギュレート可能なエレメント PAE からの AレイPA、1408 間の同定を示す。アービタ 1401 がデータ送信側構成素子 VPU、1410 において可能なデータソース 1405 の 1つを選択し、これをマルチプレクサ 1402 を介して I/O に接続する。データソース 1403 のアドレスはデータ 1404 と共に I/O に送信される。データ受信側構成素子 VPU、1411 は、データソースのアドレス 1403 に相応して相応の受信器 1406 をデマルチプレクサ 1

10

20

30

40

50

407を介して選択する。有利には変換方法、例えばルックアップテーブルを使用して、伝送されるアドレス1403と受信器1406とをフレキシブルに割り当てることができる。ルックアップテーブルは上位のコンフィギュレーションユニットCTによりコンフィギュレートすることができる。マルチプレクサ1402に前置接続されたおよび/またはデマルチプレクサ1407に後置接続されたインタフェース構成群を、バスシステムのコンフィギュレート可能な接続のために使用することができることを述べておく。

b) 時間的順序の維持

b1) 最も簡単な方法は、タイムスタンプをI/Oに送信し、タイムスタンプを受理した受信器に評価を任せることである。

b2) 別のバージョンでは、タイムスタンプがアービタによりデコードされる。アービタは正しいタイムスタンプを有する送信器だけを選択し、I/Oに送信する。受信器はデータを正しい順序で受け取る。

【0113】

a) およびb)による方法は、それぞれのアプリケーションの要求に相応して共通して、または個別に適用することができる。

【0114】

さらにこの方法はチャンネル番号の設定および同定により拡張することができる。チャンネル番号は所定の送信領域を表わす。例えばチャンネル番号は、構成素子内のバス、構成素子、構成群の記述のような複数の同定から成ることができる。このことにより多数のPAEおよび/または多数の構成素子の合同を使用する場合には簡単な同定が得られる。

【0115】

有利にはチャンネル番号を使用する際にそれぞれ個々のデータ語を伝送せずに、複数のデータ語をデータパケットにまとめ、チャンネル番号の記載の下で伝送する。個々のデータ語をまとめることは、例えば適切なメモリを使用して行うことができる。

【0116】

伝送されたアドレスおよび/またはタイムスタンプは有利に識別子または識別子の一部としてバスシステムで使用できることを述べておく。

【0117】

シーケンサの構造

タイムスタンプまたは同等の方法を使用することにより、PAEの群からの簡単なシーケンサ構造が可能となる。回路のバスおよび基本機能はコンフィギュレートされ、詳細機能およびデータアドレスはオペコードによって伝搬時間にフレキシブルに調整される。

【0118】

複数のこのシーケンサは同時にPA(PAEからのアレイ)内で構成され、駆動される。

【0119】

VPU内のシーケンサはアルゴリズムに相応して形成され、複数の分割された本発明のステップですでに与えられている。ここでは複数のPAEからのシーケンサの構造が記載されている。このことは以下の説明に対する基礎的例として用いる。

【0120】

以下のシーケンサの構成は自由に適合される：

- ・ I/O/メモリの形式および量
- ・ 割込みの形式および量(例えばトリガを介して)
- ・ 命令セット
- ・ レジスタの数および形式

簡単なシーケンサは例えば次の例から形成される：

1. 算術機能および論理機能を実行するためのALU
2. データを擬似的にレジスタセットとして記憶するためのメモリ
3. プログラムに対するコードソースとしてのメモリ

場合によりシーケンサはI/Oエレメントだけ拡張される。とりわけさらなるPAEがデ

10

20

30

40

50

ータソースまたはデータ受信器として接続される。

【0121】

使用されるコードソースに応じて、P A E のオペコードをデータバスを介して直接セットすることができ、データソース/データ宛先を指示することができる。

【0122】

データソース/データ宛先のアドレスは例えばタイムスタンプ方法で伝送される。さらにバスをオペコードの伝送のために使用することができる。

【0123】

例としてのタイムスタンプングが図14に示されており、シーケンサはプログラムを記憶するためのR A M、データ(A L U)を計算するためのP A E 1502、プログラムポインタ1503を計算するためのP A E、レジスタセットとしてのメモリ、および外部機器1505に対するI Oから成る。

10

【0124】

配線によって2つのバスシステム、すなわちA L U I B U S 1506への入力バス、およびA L U O B U S 1507からの出力バスが発生する。バスにはそれぞれ4ビット幅のタイムスタンプが配属されており、このタイムスタンプがソースI B U S - A D R 1508ないし宛先O B U S - A D R 1509をアドレッシングする。

【0125】

1504からプログラムポインタ1510が1501に供給される。1501はオペコードをフィードバックする。オペコードは、A L U 1512およびプログラムポインタ1513に対するコマンド中にあり、データアドレス1508, 1509を分割する。バスを分割するために次のS I M D方法およびバスシステムを使用することができる。

20

【0126】

1502はアキュムレータマシンとして構成されており、例えば次の機能をサポートする：

```
ld < reg >      レジスタからアキュムレータ1520にロード
add_sub < reg >  加算/減算レジスタからアキュムレータへ
sl_sr          アキュムレータシフト
rl_rr          アキュムレータ回転
st < reg >      アキュムレータをレジスタに書込み
```

30

コマンドに対しては3ビットが必要である。第4のビットがオペレーションの形式を指示する：加算または減算、右または左シフト。1502はA L U状態キャリーをトリガポート0に、ゼロをトリガポート1に送出する。

【0127】

< reg > は次のように符号化される：

```
0..7          1504のデータレジスタ
8             入力レジスタ1521 プログラムポインタ計算
9             I Oデータ
10            I Oアドレス
```

アドレスに対しては4ビットが必要である。

40

【0128】

1503は次のオペレーションをプログラムポインタを介してサポートする：

```
jmp          入力レジスタ2321のアドレスへジャンプ
jt0         トリガ0がセットされているとき入力レジスタのアドレスへジャンプ
jt1         トリガ1がセットされているとき入力レジスタのアドレスへジャンプ
jt2         トリガ2がセットされているときに入力レジスタのアドレスへジャンプ
jmprr       入力レジスタのアドレスプラスP Pにジャンプ
```

コマンドに対しては3ビットが必要である。第4のビットはオペレーションの形式を維持する：加算または減算。

【0129】

50

オペコード 1 5 1 1 は 3 つの群でそれぞれ 4 ビットごとに分割される：(1 5 0 8 , 1 5 0 9)、1 5 1 2 , 1 5 1 3 , 1 5 0 8 と 1 5 0 9 は所定のインストラクションセットでは同じとすることができる。1 5 1 2 , 1 5 1 3 は例えば P A E の C レジスタに供給され、P A E 内で命令としてデコードされる。

【 0 1 3 0 】

シーケンサは複合構造に形成することができる。例えば < reg > = 1 1 , 1 2 , 1 3 , 1 4 , 1 5 によりさらなるデータソースをアドレッシング可能であり、このデータソースは他の P A E から発することもできる。同様にさらなるデータ経路がアドレッシングされる。データソースおよびデータ受信器は任意であり、P A E とすることができる。

【 0 1 3 1 】

図示された回路はオペコード 1 5 1 1 の 1 2 ビットしか必要としないことを述べておく。従って 3 2 ビットアーキテクチャでは、2 0 ビットが基本回路の拡張のためのオプションとして使用される。

【 0 1 3 2 】

S I M D 計算機構と S I M D バスシステム

アルゴリズムを処理するために再コンフィギュレーション可能な技術を使用する場合、重大なパラドクスが発生する：一方ではできるだけ高い計算能力を得るために複合 A L U が必要であり、その際に再コンフィギュレーションに対するコストは最小でなければならない。他方では A L U はできるだけ簡単にビットレベルでの効率的な処理を可能にしなければならない。さらに再コンフィギュレーションとデータ管理は、これが効率的かつ簡単にプログラミングされるよう、インテリジェントで高速に実行されなければならない。

【 0 1 3 3 】

これまでの技術は、

- a) 再コンフィギュレーションサポート (F P G A) の少ない小さな A L U を使用し、別途レベルでは効率であるか、
- b) 再コンフィギュレーションサポートの少ない大きな A L U (C a m e l e o n) を使用するか、
- c) 再コンフィギュレーションサポートとデータ管理 (V P U) を行う大きな A L U と小さな A L U を混合して使用していた。

【 0 1 3 4 】

V P U 技術は高性能な技術であるから、これに基づく最適な方法を見出すべきである。この方法は同様に他のアーキテクチャに対しても使用できることを述べておく。

【 0 1 3 5 】

再コンフィギュレーションを効率的に制御するための面積コストは P A E 当たりで約 1 0 0 0 0 から 4 0 0 0 0 ゲート量であり比較的高い。このゲート量以下では簡単な伝搬制御しか実現されず、V P U のプログラミング性が非常に制限され、汎用プロセッサとしての使用が除外される。特別に高速なコンフィギュレーションを目的とするならば、付加的なメモリを設けなければならないが、これにより所要のゲート量はさらに上昇する。

【 0 1 3 6 】

再コンフィギュレーションコストと計算能力との間で適切な関係を得るためには、大きな A L U (多数の機能性および / または大きなビット幅) を必然的に使用しなければならない。しかし A L U が過度に大きくなると、チップ当たりの使用可能な平行計算能力が低下する。A L U が過度に小さいと (例えば 4 ビット)、面倒な機能 (例えば 3 2 ビット乗算) をコンフィギュレートするためのコストが過度に大きくなる。とりわけ配線コストが商品的に意味のない領域まで上昇する。

【 0 1 3 7 】

1 1 . 1 S I M D 計算機構の使用

小さなビット幅の処理と、配線コストと、面倒な機能のコンフィギュレーションとの間で理想的な関係を得るために、S I M D 計算機構の使用が提案される。ここでは幅 m の計算機構が分割され、幅が $b = m / n$ の個々の n 個のブロックが発生する。コンフィギュレ

10

20

30

40

50

ーションにより各計算機構は、計算機構を分割しないか、または複数のブロックに分割し、それぞれ同じ幅または異なる幅を有するようにするかが設定される。言い替えると、計算機構は、1つの計算機構内で異なるワード幅が同時にコンフィギュレートされるように（例えば32nビット幅を1×16ビット、1×8ビットそして2×4ビットに）分割することができる。データは次のようにPAE間で伝送される。すなわち分割されたデータ語（SIMD語）がビット幅mのデータ語にまとめられ、パケットとしてネットワークを介して伝送される。ネットワークは常に完全なパケットを伝送する。すなわちすべてのデータ語は1パケット内で有効であり、公知のハンドシェーク法に従って伝送される。

【0138】

11.1.1 SIMD語の再ソート

SIMD計算機構を効率的に使用するためには、SIMD語を相互にバス内または種々異なるバス間でフレキシブルかつ効率的に再ソートする必要がある。

【0139】

図5ないし図7b、cのバススイッチは次のように変更することができる。すなわち個々のSIMD語のフレキシブルなネットワーキングが可能であるように変更することができる。このためにマルチプレクサは計算機構に相応して、コンフィギュレーションにより分割を定めることができるように構成される。言い替えると、ビット幅mのマルチプレクサをバスごとに使用するのではなく、ビット幅 $b = m / n$ のn個の個々のマルチプレクサを使用するのである。これによりデータバスをbビット幅に対してコンフィギュレートすることができる。バスのマトリクス構造（図5）によって、データを簡単に再ソートすることができる。これは図16cに示されている。第1のPAEはデータを第2のバス1601、1602を介して送信する。これらのバスはそれぞれ4つの部分バスに分割されている。バスシステム1603は個々の部分バスを、付加的にバスに存在する部分バスと接続する。第2のPAEは、種々異なってソートされた部分バスをその2つの入力バス1604、1605で受け取る。

【0140】

例えば2重SIMD計算機構1614、1615を有する2つのPAE間でのバスのハンドシェークは図16aで論理的に結合され、新たに配列されたバス1611に対する共通のハンドシェーク1610が元のバスのハンドシェークから発生される。例えば新たにソートされたバスに対するRDYは、このバスに対してデータを送出するバスのすべてのRDYを論理AND結合することにより発生される。同様にデータを送出するバスのACKは、データをさらに処理するすべてのバスのACKをAND結合することにより発生できる。

【0141】

共通のハンドシェークは、PAE1612を管理するための制御ユニット1613を制御する。バス1611はPAEを内部で2つの計算機構1614、1615に分割する。

【0142】

第1の変形実施例では、ハンドシェークの結合が各バスノード内で実行される。このことにより、ビット幅bのn個の部分バスから成るビット幅mのバスシステムにハンドシェークプロトコルを割り当てることが可能になる。

【0143】

別の有利な実施形態では、バスシステム全体が幅bに構成され、この幅bはSIMD語の最小実現可能入/出力データ幅bに相当する。PAEデータ経路(m)の幅に相応して、入/出力バスは幅bの $m / b = n$ 個の部分バスからなる。例えば3つの32ビット入力バスと、2つの32ビット出力バスを備えるPAEは、8の最小SIMD語幅の場合に実際には3×4の8ビット入力バスと、2×4の8ビット出力バスを有する。

【0144】

部分バスの各々には、ハンドシェーク信号と制御信号全体が配属される。

【0145】

PAEの出力端は、n個の部分バス全体に対して同じ制御信号を送信する。到来するす

10

20

30

40

50

すべての部分バスの受領信号は相互に論理的にAND機能により結合される。バスシステムは各部分バスを自由に接続することができ、これはルートに依存しない。バスシステムとバスノードは、個々のバスのハンドシェイク信号をそれらのルーティング、構成およびソートに依存しないで処理し、結合する。PAEにデータが到来する場合、n個の部分バス全体の制御信号が相互に結合され、一般的に有効な制御信号がデータ経路に対するバス制御信号として発生される。

【0146】

例えば定義に従い「依存性の」動作形式でRdyHold段を各個々のデータ経路に対して使用することができ、全RdyHold段が発生したデータをシグナリングして初めて、これらはPAEにより引き取られる。

10

【0147】

定義による「独立性の」動作形式では、各部分バスのデータが個別にPAEの入力レジスタに書き込まれ、受領される。これにより部分バスは直ちに次のデータ伝送に対して空きとなる。すべての部分バスのすべての所要データが入力レジスタに存在することは、PAE内において、各部分バスに対し入力レジスタに記憶されたRDY信号を適切に論理結合することにより検知される。これに基づきおPAEはデータ処理を開始する。

【0148】

ここから得られるこの方法の利点は、PAEのSIMD特性が使用されるバスシステムに何ら影響を及ぼさないことである。図16bに示したように、幅bの小さな複数のバス1620と所属のハンドシェイク1621が必要なだけである。配線回路自体は変化しない。PAEは制御線路をローカルに結合し、管理する。このことにより、制御線路を管理および/または結合するためのバスシステムでの付加的ハードウェアコストが省略される。

20

【図面の簡単な説明】

【0149】

【図1】本発明の実施例の模式図である。

【図2】本発明の実施例の模式図である。

【図3】本発明の実施例の模式図である。

【図4】本発明の実施例の模式図である。

【図5】本発明の実施例の模式図である。

30

【図6】本発明の実施例の模式図である。

【図7a】本発明の実施例の模式図である。

【図7b】本発明の実施例の模式図である。

【図7c】本発明の実施例の模式図である。

【図8】本発明の実施例の模式図である。

【図9】本発明の実施例の模式図である。

【図10】本発明の実施例の模式図である。

【図11】本発明の実施例の模式図である。

【図12】本発明の実施例の模式図である。

【図13】本発明の実施例の模式図である。

40

【図14】本発明の実施例の模式図である。

【図15】本発明の実施例の模式図である。


【図16】本発明の実施例の模式図である。

【符号の説明】


【0150】

0107, 0108, 0109 バスシステム、 0101, 0104 レジスタ、
0102, 0105 データ処理論理回路、 0103, 0106 出力段


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 a 】




【 図 7 b 】




【 図 1 1 】




【 図 1 2 】




【 図 1 3 】




【 図 1 4 】



【 図 1 5 】



【 図 1 6 】



フロントページの続き

- (31)優先権主張番号 101 29 237.6
(32)優先日 平成13年6月20日(2001.6.20)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 01115021.6
(32)優先日 平成13年6月20日(2001.6.20)
(33)優先権主張国 欧州特許庁(EP)
- (31)優先権主張番号 101 35 210.7
(32)優先日 平成13年7月24日(2001.7.24)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 101 35 211.5
(32)優先日 平成13年7月24日(2001.7.24)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 PCT/EP01/08534
(32)優先日 平成13年7月24日(2001.7.24)
(33)優先権主張国 欧州特許庁(EP)
- (31)優先権主張番号 101 39 170.6
(32)優先日 平成13年8月16日(2001.8.16)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 101 42 231.8
(32)優先日 平成13年8月29日(2001.8.29)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 101 42 894.4
(32)優先日 平成13年9月3日(2001.9.3)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 101 42 903.7
(32)優先日 平成13年9月3日(2001.9.3)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 101 42 904.5
(32)優先日 平成13年9月3日(2001.9.3)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 60/317,876
(32)優先日 平成13年9月7日(2001.9.7)
(33)優先権主張国 米国(US)
- (31)優先権主張番号 101 44 732.9
(32)優先日 平成13年9月11日(2001.9.11)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 101 44 733.7
(32)優先日 平成13年9月11日(2001.9.11)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 101 45 792.8
(32)優先日 平成13年9月17日(2001.9.17)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 101 45 795.2
(32)優先日 平成13年9月17日(2001.9.17)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 101 46 132.1
(32)優先日 平成13年9月19日(2001.9.19)
(33)優先権主張国 ドイツ(DE)

- (31)優先権主張番号 09/967,847
(32)優先日 平成13年9月28日(2001.9.28)
(33)優先権主張国 米国(US)
- (31)優先権主張番号 PCT/EP01/11299
(32)優先日 平成13年9月30日(2001.9.30)
(33)優先権主張国 欧州特許庁(EP)
- (31)優先権主張番号 PCT/EP01/11593
(32)優先日 平成13年10月8日(2001.10.8)
(33)優先権主張国 欧州特許庁(EP)
- (31)優先権主張番号 101 54 259.3
(32)優先日 平成13年11月5日(2001.11.5)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 101 54 260.7
(32)優先日 平成13年11月5日(2001.11.5)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 01129923.7
(32)優先日 平成13年12月14日(2001.12.14)
(33)優先権主張国 欧州特許庁(EP)
- (31)優先権主張番号 02001331.4
(32)優先日 平成14年1月18日(2002.1.18)
(33)優先権主張国 欧州特許庁(EP)
- (31)優先権主張番号 102 02 044.2
(32)優先日 平成14年1月19日(2002.1.19)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 102 02 175.9
(32)優先日 平成14年1月20日(2002.1.20)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 102 06 653.1
(32)優先日 平成14年2月15日(2002.2.15)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 102 06 856.9
(32)優先日 平成14年2月18日(2002.2.18)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 102 06 857.7
(32)優先日 平成14年2月18日(2002.2.18)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 102 07 225.6
(32)優先日 平成14年2月21日(2002.2.21)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 102 07 224.8
(32)優先日 平成14年2月21日(2002.2.21)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 102 07 226.4
(32)優先日 平成14年2月21日(2002.2.21)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 102 08 435.1
(32)優先日 平成14年2月27日(2002.2.27)
(33)優先権主張国 ドイツ(DE)
- (31)優先権主張番号 102 08 434.3
(32)優先日 平成14年2月27日(2002.2.27)

(33)優先権主張国 ドイツ(DE)

(74)代理人 100099483

弁理士 久野 琢也

(74)代理人 100110593

弁理士 杉本 博司

(74)代理人 100128679

弁理士 星 公弘

(74)代理人 100135633

弁理士 二宮 浩康

(74)代理人 100114890

弁理士 アインゼル・フェリックス＝ラインハルト

(72)発明者 マルティン フォアバッハ

ドイツ連邦共和国 ミュンヘン ゴットハルトシュトラッセ 117アー

(72)発明者 フォルカー バウムガルテ

ドイツ連邦共和国 ミュンヘン パルパロッサプラッツ 14

(72)発明者 アルミン ニュッケル

ドイツ連邦共和国 ノイポツ ドロツセルヴェーク 4

(72)発明者 フランク マイ

ドイツ連邦共和国 ミュンヘン アンデア トゥーフライヒェ 12

Fターム(参考) 5B077 DD11