



(12)发明专利

(10)授权公告号 CN 104160358 B

(45)授权公告日 2018.06.05

(21)申请号 201380012717.1

(72)发明人 斯蒂芬·鲍林

(22)申请日 2013.01.31

(74)专利代理机构 北京律盟知识产权代理有限公司 11287

(65)同一申请的已公布的文献号

申请公布号 CN 104160358 A

代理人 沈锦华

(43)申请公布日 2014.11.19

(51)Int.Cl.

G06F 1/24(2006.01)

G06F 1/32(2006.01)

(30)优先权数据

61/593,496 2012.02.01 US

(56)对比文件

13/753,375 2013.01.29 US

US 2002/0144103 A1,2002.10.03,

(85)PCT国际申请进入国家阶段日

US 5898232 A,1999.04.27,

2014.09.05

US 8060661 B1,2011.11.15,

(86)PCT国际申请的申请数据

US 2006/0036888 A1,2006.02.16,

PCT/US2013/024056 2013.01.31

US 5694067 A,1997.12.02,

(87)PCT国际申请的公布数据

审查员 柳倩

W02013/116466 EN 2013.08.08

(73)专利权人 密克罗奇普技术公司

权利要求书2页 说明书5页 附图2页


地址 美国亚利桑那州

(54)发明名称

具有软复位停用的外围特殊功能寄存器

(57)摘要

本发明涉及一种微控制器，其具有多个外围装置及至少一个控制位，其中所述控制位控制至少一个外围装置的复位以使得在第一模式中任何类型的复位将所述多个外围装置中的所述至少一个外围装置复位且在第二模式中仅电力供应器复位将所述至少一个外围装置复位。



1. 一种微控制器，其包括多个外围装置，其中所述外围装置中的一个为数/模转换器，所述数/模转换器具有与所述微控制器的外部引脚耦合的输出，

其中所述微控制器可操作以由电力供应器复位来被复位且其中所述微控制器进一步可操作以产生内部产生的复位信号，且其中所述数/模转换器通过配置寄存器而可配置，所述配置寄存器包含至少一控制位，其中所述控制位控制所述数/模转换器的操作模式以使得在第一操作模式，所述电力供应器复位信号和所述内部产生的复位信号均将所述数/模转换器复位且在第二操作模式中仅电力供应器复位将所述数/模转换器复位，且其中所述数/模转换器维持通过相关联的特殊功能寄存器而可编程的位于所述外部引脚的输出电压。

2. 根据权利要求1所述的微控制器，其中施加于所述数/模转换器的复位信号使所述数/模转换器的功能失效。

3. 根据权利要求1所述的微控制器，其中所述特殊功能寄存器中的所述至少一个控制位仅控制所述至少一个外围装置的复位功能。

4. 根据权利要求1所述的微控制器，其中所述电力供应器复位囊括断电复位及低压复位。

5. 根据权利要求1所述的微控制器，其中仅通过电力供应器复位来复位所述至少一个位。

6. 根据权利要求1所述的微控制器，其中所述内部产生的复位信号是软件复位或监视复位信号。

7. 根据权利要求1所述的微控制器，其中在第二模式中软复位不将所述数/模转换器复位。

8. 根据权利要求1所述的微控制器，其进一步包括由所述至少一个位控制的触发器，其中所述触发器控制选择第一类型的复位信号或第二类型的复位信号的多路复用器，其中所述第二类型的复位信号不包含软复位。

9. 一种用于复位包括多个外围装置的微控制器的方法，其中所述外围装置中的一个为数/模转换器，所述数/模转换器具有与所述微控制器的外部引脚耦合的输出，所述方法包括：

提供由外部供应器电压所控制的电力供应器复位信号；

提供由所述微控制器所控制的内部产生的复位信号；

编程所述数/模转换器以产生馈送至所述微控制器的外部引脚的输出电压；

设定或清除与所述数/模转换器相关联的控制位以选择第一或第二复位模式，其中在所述第一复位模式中所述电力供应器复位信号或所述内部产生的复位信号将所述数/模转换器复位且在第二复位模式中仅电力供应器复位将所述数/模转换器复位。

10. 根据权利要求9所述的方法，其中复位所述数/模转换器使所述数/模转换器的功能失效。

11. 根据权利要求9所述的方法，其中特殊功能寄存器中的所述控制位仅控制所述数/模转换器的复位功能。

12. 根据权利要求9所述的方法，其中所述电力供应器复位囊括断电复位及低压复位。

13. 根据权利要求9所述的方法，其中仅通过电力供应器复位来复位所述控制位。

14. 根据权利要求9所述的方法,其中所述内部产生的复位信号是软件复位或监视复位信号。

15. 根据权利要求9所述的方法,其中在第二模式中软复位不将所述数/模转换器复位。

16. 根据权利要求9所述的方法,其进一步包括借助于多路复用器从第一类型的复位信号及第二类型的复位信号选择复位信号,其中所述第二类型的复位信号不包含软复位。

17. 一种包括具有多个外围装置的微控制器及至少一控制位的系统,其中所述微控制器可操作以由电力供应器复位来复位且其中所述微控制器进一步可操作以产生内部产生的复位信号,

其中所述控制位控制外围数/模转换器的操作模式以使得在第一操作模式,所述电力供应器复位信号和所述内部产生的复位信号均将所述数/模转换器复位且在第二操作模式中仅电力供应器复位将所述数/模转换器复位,

其中所述数/模转换器产生馈送至所述微控制器的外部引脚的模拟信号;以及电力供应器,所述电力供应器接收由所述外部引脚提供的电压参考。

18. 根据权利要求17所述的系统,进一步包括耦合到所述电力供应器的负载。

19. 根据权利要求17所述的系统,其中施加于所述数/模转换器的复位信号使所述数/模转换器的功能失效。

具有软复位停用的外围特殊功能寄存器

[0001] 相关申请案的交叉参考

[0002] 本申请案主张于2012年2月1日提出申请的第61/593,496号美国临时申请案的权益,所述临时申请案以全文引用的方式并入本文中。

技术领域

[0003] 本发明涉及一种外围单元,特定来说涉及一种具软复位停用功能的外围功能寄存器。

背景技术

[0004] 微控制器为此项技术中众所周知的且包括微处理器及相关联控制逻辑、存储器以及单个芯片内的多个外围装置。对于微控制器应用,通常期望使装置中的控制装置的各个部分的所有寄存器在任何种类的复位时复位到已知状态。这将装置置于已知起动状态中。微控制器区分不同类型的复位事件,例如电力接通复位(POR)、低压复位(BOR)、存储器清除复位(MCLR)、软件复位、监视计时器复位(WDT)等。

[0005] 不同类型的复位大体归属于两个类别,硬复位及软复位。在硬复位期间将需要外围装置停止操作,而在软复位期间其可继续操作。硬复位事件的实例包含其中外围装置将不可能继续操作的POR或BOR事件(电压失效)。在软复位事件期间,(举例来说)在电力供应器完全发挥作用且在参数内、时钟正进行操作等时,存在可允许外围装置保持操作的条件。

[0006] 如上文所述,微控制器可包括单个芯片内的多个不同外围装置。这些装置也将在上文所提及的硬复位事件或软复位事件中的任一者的发生后即刻复位到已知状态中。举例来说,外围装置可为可用以将电压参考供应到在微控制器外部的电路的数/模转换器(DAC)外围装置。如果发生软复位,那么此外围装置也将被复位且因此将停用在微控制器外部的电路的功能。

发明内容

[0007] 因此,需要一种微控制器中的经改进外围装置配置。特定来说,需要一种将允许外围装置(举例来说,数/模控制器(DAC))在MCU的复位期间维持其输出电压,从而允许由DAC控制的外部电路保持发挥作用的方法及装置。根据各种实施例,此DAC可(举例来说)用作用于电力供应器的参考电压。在常规系统中,在此应用中,如果复位MCU软件,那么外部电力供应器的输出将中断。因此,常规系统需要与微控制器分离的额外电路来维持或产生相应输出信号。

[0008] 总的来说,一种微控制器可包括多个外围装置,其中至少一个外围装置包括至少一个控制位,其中所述控制位控制所述外围装置的复位以使得在第一模式中任何类型的复位将所述外围装置复位且在第二模式中仅VDD复位将所述外围装置复位。

[0009] 根据另一实施例,所述至少一个外围装置可为数/模转换器。根据另一实施例,所述至少一个外围装置可为参考电压模块。根据另一实施例,所述控制位可为控制所述至少

一个外围装置的特殊功能寄存器中的位。根据另一实施例，VDD复位可囊括断电复位及低压复位。根据另一实施例，可仅通过VDD复位将所述至少一个位复位。

[0010] 根据示范性实施例，一种微控制器包括多个外围装置及(举例来说)与外围装置相关联的特殊功能寄存器中的至少一个控制位，其中所述控制位控制至少一个外围装置的操作模式以使得在第一操作模式中任何类型的复位将所述多个外围装置中的所述至少一个外围装置复位且在第二操作模式中仅电力供应器复位将所述至少一个外围装置复位。根据另一实施例，所述至少一个外围装置可为数/模转换器、参考电压模块、计时器或模/数转换器。根据另一实施例，所述控制位可为特殊功能寄存器中的位。根据另一实施例，所述特殊功能寄存器中的所述至少一个控制位可仅控制所述至少一个外围装置的复位功能。根据另一实施例，所述电力供应器复位可囊括断电复位及低压复位。根据另一实施例，可仅通过电力供应器复位来复位所述至少一个位。根据另一实施例，在所述第二模式中，软复位不将所述至少一个外围装置复位。根据另一实施例，所述微控制器可进一步具有由所述至少一个位控制的触发器，其中所述触发器控制选择第一类型的复位信号或第二类型的复位信号的多路复用器，其中所述第二类型的复位信号不包含软复位。

[0011] 根据另一实施例，一种用于复位包括多个外围装置的微控制器的方法可包括设定或清除控制位以选择第一或第二复位模式，其中在所述第一复位模式中任何类型的复位信号将所述多个外围装置中的至少一者复位且在第二复位模式中仅电力供应器复位将所述多个外围装置中的所述至少一者复位。

[0012] 根据另一实施例，所述至少一个外围装置可为数/模转换器或参考电压模块。根据另一实施例，所述至少一个外围装置可为模/数转换器、计时器或通信外围装置。根据另一实施例，所述控制位可为特殊功能寄存器中的位。根据另一实施例，所述特殊功能寄存器中的所述控制位可仅控制所述至少一个外围装置的复位功能。根据另一实施例，所述电力供应器复位可囊括断电复位及低压复位。根据另一实施例，可仅通过电力供应器复位来复位所述至少一个位。根据另一实施例，在所述第二模式中，软复位不将所述至少一个外围装置复位。根据另一实施例，所述方法可进一步包括借助于多路复用器从第一类型的复位信号及第二类型的复位信号选择复位信号，其中所述第二类型的复位信号不包含软复位。

[0013] 根据又一实施例，一种外围装置具有复位功能，所述外围装置包括具有至少一个控制位的可编程控制寄存器，其中所述控制位控制所述外围装置的操作模式以使得在第一操作模式中任何类型的复位将所述外围装置复位且在第二操作模式中仅电力供应器复位将所述至少一个外围装置复位。

附图说明

[0014] 图1展示根据一实施例控制电力供应器的微控制器的应用。

[0015] 图2展示控制寄存器的实施例。

[0016] 图3展示根据各种实施例的数/模转换器模块的框图。

具体实施方式

[0017] 所揭示的各种实施例允许用户消除在微控制器外部的额外模拟电路，例如电压参考或者模拟或数字缓冲电路。使用由各种实施例提供的特征，举例来说，DAC可针对所有类

型的复位事件(不包含POR或BOR复位)维持其输出电压设定。此特征允许外部电路维持功能性而无论微控制器复位状态如何。因此,各种实施例允许外围装置任选地贯穿非电力复位事件而保持其配置设定。根据一实施例,可使用寄存器中的控制位来选择选项。所述外围装置可为任何类型的外围装置且不限于数/模转换器。举例来说,所述外围装置也可为模/数转换器、计时器、通信外围装置、可编程参考电压单元等。一个以上外围装置可经设计以使用上文所提及的功能性。

[0018] 根据一实施例,可在外围装置的主要控制寄存器中提供称作(举例来说)SRDIS(软复位停用)的位。当SRDIS=0时,模块控制寄存器在所有类型的装置复位时复位。这将致使模块针对所有复位类型中止操作。SRDIS位自身仅在电力复位事件时复位。举例来说,当用于MCU的供应电压下降到最小操作电平以下时发生电力复位。因此,SRDIS控制位将保持其状态直到失去电力。根据一实施例,如果SRDIS=1,那么模块控制寄存器仅在电力复位时复位。如果发生软复位,那么模块控制寄存器将保持其值。因此,外围装置可保持其配置且不受软复位影响。软复位可为(举例来说)MCLR引脚复位、软件RESET指令或监视计时器复位。可存在其它软复位。

[0019] 根据一实施例,也可借助非易失性存储器熔丝实施如此的特征。此特征使外围功能成为独立外围装置。如果已初始化外围装置且保持电力,那么其将维持功能性而无论MCU发生何种情况。

[0020] 图1展示具有包括多个外围装置的微控制器单元(MCU)110的系统,其中作为实例而展示一个外围装置(数/模转换器(DAC)120)。因此,在此应用中,微控制器110内的一个外围装置(举例来说,此DAC120)用以控制(举例来说)印刷电路板(PCB)上的外部模拟或数字电路130、140,特定来说,(例如)展示为电力供应器单元130的电力供应器单元(PSU)及相关联负载140。为此目的,微控制器110包括模拟电压信号150可通过其馈送到电力供应器130的外部引脚。用户可希望即使发生MCU复位也维持此外部电路130、140的连续操作。如图1中所展示,MCU110借助(举例来说)参考电压150控制电力供应器130。如果出于任何原因而复位MCU110,那么在常规系统中PSU操作将中断。根据各种实施例,外围装置可任选地贯穿非V_{dd}复位事件而维持配置。为此目的,如图2中所展示,可将(举例来说)可称作“SRDIS”的控制位或旗标250添加到外围特殊功能寄存器(SFR)220。如果SRDIS=0,那么外围寄存器在所有类型的系统复位时复位。如果SRDIS=1,那么外围寄存器仅在V_{dd}复位(POR、BOR等)时复位。SRDIS位250自身经配置以仅在V_{dd}复位事件时复位。可通过如图2中所展示的相应相关联信号线sib_rst_reset及sibr_rst_reset_vdd而发信号通知不同类型的复位。可使用其它复位信号线。举例来说,可提供单个复位线且一或多个额外控制线可指示发生的复位的类型。

[0021] 根据各种实施例的ADC提供与写入到如图2及3中所展示的DACxDAT寄存器230中的二进制数据成比例的模拟输出电压。如图3中所展示的模块300可经设计以控制可通过使用DACxCON寄存器220中的REFSEL[1:0]位选择的高达四个高侧电压参考源。然而,未展示电压参考自身,其可包含外部电压、常规电力供应器及芯片上电压参考。

[0022] DACxCON寄存器220控制模块启用及停用、输出启用及高电压参考选择。DACxCON寄存器220中的REFSEL[1:0]位选择四个可能电压参考源中的一者用于DAC的操作。当DACEN=0时,所有dac_ref_se1[3:0]输出将为“0”,从而致使DAC的输出等于其低侧参考,所述低侧参考通常为dac_vss。

[0023] DACEN位启用模块操作。当停用时,模块将消耗最小电力。DACOE位启用/停用DAC的到I/O端口380中的DAC0装置引脚的输出。

[0024] 数据输入寄存器(DACxDAT)230规定DAC输出值。电压输出将如下:

$$VDAC = dac_vss + ((DACxDAT / \log_2(DAC_DLEN)) * (DACHREF))$$

[0026] 其中DACHREF为由REFSEL[1:0]位选择的高参考。

[0027] DACxCON寄存器220中的DACOE位在被设定时通过启用I/O垫380中的开关而启用放大器370以驱动引脚功能。当DACOE=0时,放大器370仍将发挥作用且可由内部模块使用。如果未针对I/O垫380启用其它输出功能,那么其将浮动。

[0028] 可以两种方式中的一者来更新DAC数据输出。当TRIGEN=0时,DACxDAT230的值输出到DAC的模拟部分。到CPU核心的中断(dac_interrupt_8bit_out及dac_interrupt_16bit_out)将始终为“0”。当TRIGEN=1时,DACxDAT230的值仅在DAC的模拟部分见证由控制多路复用器330的DACTSEL[4:0]位选择的触发输入上的正边缘时输出到DAC的模拟部分。选定触发被同步化且用以经由中断输出(dac_interrupt_8bit_out及dac_interrupt_16bit_out)产生到8/16位核心的中断。

[0029] 当触发被启用但实际上无触发发生时,DAC将输出保持寄存器中的最后可用值。

[0030] 根据如上文所阐释的各种实施例,DAC控制器提供贯穿例如WDT复位或MCLR复位的软复位而保持其配置的选项。这允许DAC经由端口380将其输出电压作为参考供应到外部电路,而无论CPU条件如何。

[0031] 通过将DACxCON寄存器220中的SRDIS位250设定为“1”而选择软复位停用选项,如图2中所展示。当SRDIS=1时,多路复用器210经控制以经由触发器240选择两个复位信号中的一者。因此,两个不同复位信号可经引导以复位寄存器220及230。因此,当SRDIS=1时,DACxCON220及DACxDAT寄存器230中的所有其它位将仅在V_{DD}复位(sibr_rst_reset_vdd=1)时复位。当SRDIS=0时,DACxCON寄存器220及DACxDAT寄存器230的内容将在任何类型的装置复位(正常操作)时复位。

[0032] SRDIS位可仅影响DACxCON寄存器220及DACxDAT寄存器230的复位条件。根据此实施例,用户可需要确保例如经编程DAC参考电压电平的其它DAC设定不因复位而改变。然而,确保输出值在软复位期间保持经启用的其它实施方案是可能的。

[0033] 如果清除module_en输入,那么模块300将被停用而无论任何SFR设定如何,且所有SFR被停用且无法存取。如果DAC模块300被停用(DACEN=0)而无论DACOE位的状态如何,那么所有模拟电路断电(但SFR可存取)。当空闲模式输入变高时,模块可取决于PSIDL位的状态而在两种模式中的一者中操作。当PSIDL=0时,模块300在无任何改变的情况下操作。如果PSIDL=1,那么模块300在空闲变高时关闭。这意味着由REFSEL[1:0]位启用的所有开关为断开的.dac_io_out_en变为“0”且DAC I/O开关将断开,从而三态化I/O垫380中的DAC0输出。

[0034] 睡眠模式并不影响DAC300的操作。DAC300继续正常操作。当sleep_mode输入为高时,对DAC的所有寄存器更新将终止,因为q_clks将已停止。然而,当PSLPEN=1时,计时到DAC影子寄存器335中的最后值将继续驱动DAC0引脚380。另一方面,如果PSLPEN=0,那么dac_io_out_en变为“0”且I/O垫380中的DAC I/O开关将断开,从而三态化DAC0输出。根据一实施例,DAC的模拟放大器365在其被启用时具有大的启动时间。出于此原因,只要DACEN位

设定为高,dac_enable_out输出便将保持为高而无论PSLPEN位的状态如何。这将使DAC的模拟放大器365保持启用。当退出睡眠模式时,这对于DAC0输出的迅速出现是有用的。

[0035] 图3展示示范性数字控制逻辑且包含实施(举例来说)10位数/模转换器所需的模拟模块。图3展示地址解码器与控制单元305、可控制用于选择各种参考电压中的一者的开关的与解码器310耦合的DAC控制寄存器220。存储于DAC数据寄存器230中的数据可通过多路复用器320及340耦合。可提供影子寄存器335且将其耦合于多路复用器之间。DAC自身可包括电阻器网络350及包括运算放大器365的放大器370,如所指示。模拟区段接收供应电压V_{DDCORE}及V_{SSCORE}。如果module_en=0,那么到模块的时钟停止,且输出保持于良性状态中。SFR寄存器应全部读为0。

[0036] INT/SYNC块325可实施于多路复用器330与DAC影子寄存器335之间以执行两个功能:其可使到DAC的触发输入保持为无假信号的,因为触发输入直接连接到保持触发器。当选择触发时可注意顶部层级处。其也产生CPU中断;选定触发输入经非同步捕获且用以产生8位及16位核心兼容中断,此取决于SYS_DATA_WIDTH参数。

[0037] 当TRIGEN=1时,DAC影子寄存器335用以将DACxDAT重新计时。到此寄存器335的时钟输入为触发输入中的一者(dac_trig_in[31:0]),所述触发输入中的一者由DACTSEL[4:0]选择。当TRIGEN=0时,忽略dac_trig_in[31:0]输入。DACxDAT寄存器直接输出到模拟宏。

[0038] 根据一实施例,DAC软复位停用功能及DACxCON[SRDIS]控制位250可由参数SOFT_RST_DIS_PRESENT启用。根据一实施例,对于软复位停用功能的适当操作,必须满足以下条件:可仅通过VDD复位(sibr_rst_reset_vdd=1)来将SRDIS控制位(在可用时)复位。当软复位功能可用且SRDIS=1时,DACxCON及DACxDAT寄存器值仅在VDD复位(sibr_rst_reset_vdd=1)时复位。当SRDIS=0或软复位停用功能不可用时,DACxCON及DACxDAT寄存器220、230将在任何装置复位(正常操作)时复位。

[0039] 尽管已结合数/模转换器阐释了与外围装置相关联的可编程复位功能的功能性(如上文所提及),但此功能性不限于此外围装置而是可与其输出值(无论是数字还是模拟)可在软复位事件期间保持的所有类型的外围装置一起使用。关于例如模/数转换器的输入类型装置,此装置的操作在软复位事件期间未被中断。举例来说,进行中的数字转换将不由软复位中断且控制装置可在其已通过软复位事件复位之后使用转换的结果。




图1




图2




图3