

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2017年11月16日(16.11.2017)



(10) 国際公開番号
WO 2017/195746 A1

(51) 国際特許分類:
H01L 31/078 (2012.01) *H01L 51/44* (2006.01)
H01L 31/0747 (2012.01)

(21) 国際出願番号: PCT/JP2017/017432

(22) 国際出願日: 2017年5月8日(08.05.2017)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2016-093754 2016年5月9日(09.05.2016) JP

(71) 出願人: 株式会社カネカ (KANEKA CORPORATION) [JP/JP]; 〒5308288 大阪府大阪市北区中之島二丁目3番18号 Osaka (JP).

(72) 発明者: 三島 良太 (MISHIMA, Ryota); 〒5660072 大阪府摂津市鳥飼西5丁目1-1 株式会社カネカ内 Osaka (JP). 中野 邦裕 (NAKANO, Kunihiro); 〒5660072 大阪府摂


津市鳥飼西5丁目1-1 株式会社カネカ内 Osaka (JP). 目黒 智巳 (MEGURO, Tomomi); 〒5660072 大阪府摂津市鳥飼西5丁目1-1 株式会社カネカ内 Osaka (JP).

(74) 代理人: 新宅 将人, 外 (SHINTAKU, Masato et al.); 〒5410054 大阪府大阪市中央区南本町4丁目5-7 東亜ビル いざなぎ国際特許事務所 Osaka (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM,

(54) Title: STACKED PHOTOELECTRIC CONVERSION DEVICE AND METHOD FOR PRODUCING SAME

(54) 発明の名称: 積層型光電変換装置およびその製造方法



(57) Abstract: A stacked photoelectric conversion device (100) is equipped with a thin-film photoelectric conversion unit (1) located on a crystalline silicon photoelectric conversion unit (2) provided with an epitaxial crystalline silicon substrate. The epitaxial crystalline silicon substrate (21) is obtained by epitaxially growing silicon on the porous layer of a crystalline silicon ground substrate which has a porous layer, and then separating the crystalline silicon ground substrate therefrom. At least part of the thin-film photoelectric conversion unit (1) is preferably formed by a solution method.



WO 2017/195746 A1

ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG,
US, UZ, VC, VN, ZA, ZM, ZW.

- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 一 国際調査報告 (条約第21条(3))

(57) 要約: 積層型光電変換装置 (100) は、エピタキシャル結晶シリコン基板を備える結晶シリコン系光電変換ユニット (2) 上に薄膜系光電変換ユニット (1) を備える。エピタキシャル結晶シリコン基板 (21) は、多孔質層を有する下地結晶シリコン基板の多孔質層上でシリコンをエピタキシャル製膜し、下地結晶シリコン基板を分離することにより得られる。薄膜光電変換ユニット (1) は、少なくとも一部が溶液法により形成されることが好ましい。

明 細 書

発明の名称：積層型光電変換装置およびその製造方法

技術分野

[0001] 本発明は、結晶シリコン系光電変換ユニットと薄膜光電変換ユニットとが積層された積層型光電変換装置、およびその製造方法に関する。

背景技術

[0002] 結晶シリコン系光電変換装置の受光面側に、結晶シリコンよりもバンドギャップの広い光吸収層を備える光電変換ユニットを配置した積層型光電変換装置が提案されている。

[0003] 例えば、特許文献1には、結晶シリコン系光電変換ユニットの受光面側に薄膜光電変換ユニットを積層した積層型光電変換装置が開示されている。非特許文献1には、結晶シリコン系光電変換ユニットの受光面側にペロブスカイト光電変換ユニットを積層した積層型光電変換装置が開示されている。このように、バンドギャップの異なる光吸収層を有する光電変換ユニットを積層することにより、発電に寄与する光波長範囲が広げられるため、光電変換装置の高効率化を実現できる。

[0004] 一般的な単結晶シリコン基板は、チョクラルスキー法により形成されたシリコンインゴットを、ダイヤモンドソーワイヤーを用いてスライスすることにより作製される。ソーワイヤーによりスライスされたシリコン基板は、表面に凹凸（ソーイング痕）が存在し、平坦性が十分ではない。ペロブスカイト光電変換装置は、溶液法を用いた作製法が一般的である。基板表面に凹凸構造があるシリコン基板を用いた結晶シリコン系光電変換ユニット上に、ペロブスカイト層を形成する場合、溶液法では、シリコン基板の凹凸に起因して、均一な膜形成が困難であり、短絡が生じる。

[0005] 非特許文献1では、平坦に研磨された結晶シリコン基板を用いることにより、ペロブスカイト層を溶液法により均一に形成させることを可能とし、シリコン基板のペロブスカイト層を形成しない面にテクスチャ構造を設けるこ

とにより光取り込み効果を発現させている。

先行技術文献

特許文献

[0006] 特許文献1：WO 2014/045021号パンフレット

非特許文献

[0007] 非特許文献1：Steve Albrecht et. al., Energy Environ. Sci. 9, 81-88 (2016)

発明の概要

発明が解決しようとする課題

[0008] 非特許文献1で提案されているような鏡面研磨されたシリコン基板は、非常に高価であり量産性も乏しいため、工業的な実用化が困難である。本発明は、工業的に作製可能な、変換効率に優れる積層型光電変換装置の提供を目的とする。

課題を解決するための手段

[0009] 平坦面を有するエピタキシャル結晶シリコン基板を用いることにより、変換効率に優れる積層型光電変換装置を作製可能である。

[0010] 本発明は、結晶シリコン基板を含む結晶シリコン系光電変換ユニットの受光面側に薄膜光電変換ユニットを備える積層型光電変換装置に関する。積層型光電変換装置は、結晶シリコン基板の第一主面側に、第一導電型シリコン系半導体層、薄膜光電変換ユニット、および受光面透明電極層を順に備え、結晶シリコン基板の第二主面側に、第二導電型シリコン系半導体層、および裏面電極を順に備える。薄膜光電変換ユニットは、結晶シリコン基板側から、裏面側半導体層、光吸収層、および受光面側半導体層を備える。結晶シリコン基板は、エピタキシャル結晶シリコン基板である。エピタキシャル結晶シリコン基板の厚みは、100～300 μmが好ましい。

[0011] 多孔質層を有する下地結晶シリコン基板の多孔質層上でシリコンをエピタキシャル製膜し、多孔質層から分離することにより、エピタキシャル結晶シ

リコン基板が得られる。エピタキシャル結晶シリコン基板は、多孔質層からの分離面である第一主面側が高い平滑性を有する。エピタキシャル結晶シリコン基板は、エピタキシャル成長面である第二主面に、局所的に凸部を有していてもよい。エピタキシャル成長面の凸部の高さは、エピタキシャル結晶シリコン基板の厚み以上でもよい。

[0012] 薄膜光電変換ユニットは、エピタキシャル結晶シリコン基板の多孔質層からの分離面である第一主面側に形成されることが好ましい。薄膜光電変換ユニットの光吸収層は、例えばペロブスカイト型結晶材料を含有する。薄膜光電変換ユニットの少なくとも一部は溶液法により形成されてもよい。

[0013] エピタキシャル結晶シリコン基板の第二主面には、異方性エッチング等により全面にテクスチャ構造が形成されてもよい。

図面の簡単な説明

[0014] [図1]積層型光電変換装置を示す断面模式図である。

[図2]エピタキシャル結晶シリコン基板の作製方法を表す概念図である。

[図3]積層型光電変換装置を示す断面模式図である。

[図4]エピタキシャル結晶シリコン基板にテクスチャ構造を設ける工程の概念図である。

[図5]エピタキシャル結晶シリコン基板にテクスチャ構造を設ける工程の模式図である。

[図6]エピタキシャル結晶シリコン基板のエピタキシャル成長面の光学顕微鏡写真である。

発明を実施するための形態

[0015] 図1は、本発明の一実施形態の積層型光電変換装置の模式的断面図であり、図の上側が受光面側、図の下側が裏面側である。

[0016] 光電変換装置は、結晶シリコン系光電変換ユニット2の第一主面上（受光面側）に薄膜光電変換ユニット1を備える。薄膜光電変換ユニット1の第一主面上には、受光面透明電極層41およびパターン状の受光面グリッド電極42が設けられている。結晶シリコン系光電変換ユニット2の第二主面上（

裏面側)には、裏面透明電極層51、裏面金属電極52が設けられている。

[0017] 結晶シリコン系光電変換ユニット2は、結晶シリコン基板を備える。結晶シリコン系光電変換ユニット2に用いられる結晶シリコン基板21は、エピタキシャル結晶シリコン基板である。図2は、エピタキシャル結晶シリコン基板の作製手順を示す概念図である。

[0018] まず、結晶シリコン基板31を準備する(図2A)。下地結晶シリコン基板31の表面の凹凸が少ないほど、その上エピタキシャル結晶シリコンを平坦に成長させることができる。陽極酸化等により結晶シリコン基板31の表面を酸化して、多孔質シリコン層32を形成し(図2B)、多孔質シリコン層32上でシリコンをエピタキシャル製膜することにより、エピタキシャル結晶シリコン層21が形成される(図2C)。

[0019] エピタキシャル結晶シリコン基板の厚みは、例えば100~300 μm 程度である。厚みを100 μm 以上とすることにより、積層型光電変換装置の結晶シリコン系光電変換ユニットにおいて、長波長光の吸収量を高め、変換特性を向上できる。エピタキシャル結晶シリコン基板の厚みが300 μm 以下であれば、エピタキシャル製膜の時間を短縮できる。エピタキシャル結晶シリコン基板の厚みは、120~280 μm がより好ましく、150~250 μm がさらに好ましい。

[0020] 結晶シリコンのエピタキシャル成長面には、局所的に、ピラミッド形状の凸部215が形成される場合がある。この凸部は、エピタキシャル結晶シリコン基板の厚み以上である場合が多い。例えば、エピタキシャル結晶シリコンを200 μm 程度の厚みで成長させた場合、200~800 μm 程度の高さを有する凸部205が形成される(図6参照)。

[0021] 多孔質層32およびエピタキシャル結晶シリコン層21を下地結晶シリコン基板31から分離し(図2D)、多孔質シリコン層32を除去することにより(図2E)、エピタキシャル結晶シリコン基板21として活用できる。エピタキシャル結晶シリコン基板21の導電型は、n型でもp型でもよい。エピタキシャル結晶シリコン基板21は、多孔質シリコン層32からの分離

面である第一主面 2 1 a が平坦性に優れている。

[0022] 結晶シリコン系光電変換ユニットは、エピタキシャル結晶シリコン基板 2 1 上の受光面側および裏面側のそれぞれに、導電型シリコン系半導体層 2 4 , 2 5 を有する。受光面側の第一導電型シリコン系半導体層 2 4 は第一導電型を有し、裏面側の第二導電型シリコン系半導体層 2 5 は第二導電型を有する。第一導電型と第二導電型は異なる導電型であり、一方が p 型、他方が n 型である。

[0023] エピタキシャル結晶シリコン基板 2 1 の表面に p 層および n 層を有する結晶シリコン系光電変換ユニットとしては、拡散型シリコン光電変換ユニットやヘテロ接合シリコン光電変換ユニットが挙げられる。拡散型シリコン系光電変換ユニットでは、結晶シリコン基板の表面にホウ素やリン等のドーパント不純物を拡散させることにより、導電型シリコン系半導体層 2 4 , 2 5 が形成される。

[0024] ヘテロ接合シリコン光電変換ユニットでは、導電型シリコン系半導体層 2 4 , 2 5 として、非晶質シリコンや微結晶シリコン等の導電型シリコン系薄膜が設けられ、エピタキシャル結晶シリコン基板 2 1 と導電型シリコン系薄膜 2 4 , 2 5 との間でヘテロ接合が形成されている。ヘテロ接合シリコン光電変換ユニットは、エピタキシャル結晶シリコン基板 2 1 と導電型シリコン系薄膜 2 4 , 2 5 との間に、真性シリコン系薄膜 2 2 , 2 3 を有することが好ましい。エピタキシャル結晶シリコン基板の表面に真性シリコン系薄膜が設けられることにより、エピタキシャル結晶シリコン基板への不純物の拡散を抑えつつ表面パッシベーションを有効に行うことができる。

[0025] 結晶シリコン系光電変換ユニット 2 の受光面側には、薄膜光電変換ユニット 1 が設けられる。薄膜光電変換ユニット 1 は、エピタキシャル結晶シリコン基板 1 2 側（結晶シリコン系光電変換ユニット 2 側）から、裏面側半導体層 1 1、光吸収層 1 2、および受光面側半導体層 1 3 を順に備える。光吸収層 1 2 は、太陽光を吸収して光励起キャリアを生成する層であり、結晶シリコンよりもバンドギャップの広い材料からなる。結晶シリコンよりも広バン

ドギャップの薄膜材料としては、非晶質シリコンや非晶質シリコンカーバイド等の非晶質シリコン系材料、ポリマー材料、ペロブスカイト型結晶材料等が挙げられる。

[0026] 薄膜光電変換ユニット1の受光面側の第一半導体層13は、結晶シリコン系光電変換ユニット2の第一導電型シリコン系半導体層24と同一の導電性を有する。薄膜光電変換ユニット1の裏面側の第二半導体層11は、結晶シリコン系光電変換ユニット2の第二導電型シリコン系半導体層25と同一の導電性を有する。例えば、第一導電型シリコン系半導体層24がp型、第二導電型シリコン系半導体層25がn型の場合、薄膜光電変換ユニット1は、受光面側半導体層13がp型、裏面側半導体層11がn型である。したがって、薄膜光電変換ユニット1と結晶シリコン系光電変換ユニット2とは、直列接続されており、両者は同一方向の整流性を有する。

[0027] なお、受光面側半導体層13および裏面側半導体層11が有機半導体や酸化物である場合、電子輸送性であればn型、正孔輸送性であればp型とみなす。例えば、結晶シリコン系光電変換ユニット2の第一導電型シリコン系半導体層24がp型、第二導電型シリコン系半導体層25がn型であり、薄膜光電変換ユニット1が光吸収層12としてペロブスカイト型結晶材料を用いたペロブスカイト光電変換ユニットである場合、受光面側半導体層13がp型（正孔輸送層）、裏面側半導体層11がn型（電子輸送層）であればよい。

[0028] 薄膜光電変換ユニット1の受光面側には受光面グリッド電極42、受光面透明電極層41が設けられ、結晶シリコン系光電変換ユニット2の裏面側には裏面透明電極層51および裏面金属電極52からなる裏面電極が設けられている。

[0029] 以下では、結晶シリコン系光電変換ユニットとしてヘテロ接合シリコン光電変換ユニット2を用い、その上に薄膜光電変換ユニットとしてペロブスカイト光電変換ユニット1を備えた、積層型光電変換装置を例として、本発明の実施形態をより詳細に説明する。この実施形態では、第一導電型シリ

コン系半導体層が p 型、第二導電型シリコン系半導体層が n 型、受光面側半導体層が正孔輸送層、裏面側半導体層が電子輸送層である。

[0030] 本実施形態では、エピタキシャル結晶シリコン基板 2 1 として、n 型エピタキシャル結晶シリコン基板を用いる。n 型エピタキシャル結晶シリコン基板 2 1 の第一主面上に真性シリコン系薄膜 2 2 および第一導電型シリコン系半導体層として p 型シリコン系薄膜 2 4 が形成され、n 型エピタキシャル結晶シリコン基板 2 1 の第二主面上に真性シリコン系薄膜 2 3 および第二導電型シリコン系半導体層として n 型シリコン系薄膜 2 5 が形成される。前述のように、エピタキシャル結晶シリコン基板の表面に真性シリコン系薄膜が設けられることにより、エピタキシャル結晶シリコン基板への不純物の拡散を抑えつつ表面パッシベーションを有効に行うことができる。

[0031] 表面パッシベーションを有効に行うために、エピタキシャル結晶シリコン基板 2 1 の表面に、真性シリコン系薄膜 2 2, 2 3 として真性非晶質シリコン薄膜を製膜することが好ましい。真性シリコン系薄膜 2 3, 2 4 の膜厚は、それぞれ、2 ~ 15 nm 程度が好ましい。エピタキシャル結晶シリコン基板が第二主面にテクスチャ構造を有している場合、テクスチャ斜面の法線方向を膜厚方向とする。

[0032] 導電型シリコン系薄膜 2 4, 2 5 としては、非晶質シリコン、微結晶シリコン（非晶質シリコンと結晶質シリコンを含む材料）や、非晶質シリコン合金、微結晶シリコン合金等が用いられる。シリコン合金としては、シリコンオキサイド、シリコンカーバイド、シリコンナイトライド、シリコンゲルマニウム等が挙げられる。これらの中でも、導電型シリコン系半薄膜は、非晶質シリコン薄膜であることが好ましい。導電型シリコン系薄膜 2 4, 2 5 の膜厚は、3 ~ 30 nm 程度が好ましい。

[0033] シリコン系薄膜 2 2, 2 3, 2 4, 2 5 はプラズマ CVD（化学気相蒸着）法により製膜されることが好ましい。エピタキシャル結晶シリコン基板 2 1 の第二主面に局所的な凸部 2 1 5 が形成されている場合や、全面にテクスチャが形成されている場合でも、プラズマ CVD 等のドライプロセスにより

シリコン系薄膜 23, 25 を製膜すれば、全面を均一に被覆できる。

[0034] 結晶シリコン系光電変換ユニット 2 の p 型シリコン系薄膜 24 上に、裏面側半導体層である電子輸送層 11、光吸収層 12 および受光面側半導体層である正孔輸送層 13 が順に製膜され、薄膜光電変換ユニット 1 が形成される。薄膜光電変換ユニット 1 と結晶シリコン系光電変換ユニット 2 との間には、薄膜光電変換ユニットと結晶シリコン系光電変換ユニットとの電気的な接続や、電流マッチングのための入射光量の調整等を目的として中間層（不図示）が設けられていてもよい。

[0035] 電子輸送層 11 としては、酸化チタン、酸化亜鉛、酸化ニオブ、酸化ジルコニウム、酸化アルミニウム等の無機材料が好ましく用いられる。PCBM をはじめとするフラーレン系材料や、ペリレン系材料等の有機材料を、電子輸送層の材料として用いることもできる。電子輸送層には、ドナーが添加されていてもよい。例えば、電子輸送層として酸化チタンが用いられる場合、ドナーとしては、イットリウム、ユウロピウム、テルビウム等が挙げられる。

[0036] 光吸収層 12 は、ペロブスカイト型結晶構造の感光性材料（ペロブスカイト型結晶材料）を含有する。ペロブスカイト型結晶材料を構成する化合物は、一般式 RNH_3MX_3 または $HC(NH_2)_2MX_3$ で表される。式中、R はアルキル基であり、炭素数 1~5 のアルキル基が好ましく、特にメチル基が好ましい。M は 2 価の金属イオンであり、Pb や Sn が好ましい。X はハロゲンであり、F, Cl, Br, I が挙げられる。3 個の X は、全て同一のハロゲン元素であってもよく、複数のハロゲンが混在していてもよい。ハロゲン X の種類や比率を変更することにより、分光感度特性を変化させることができる。

[0037] 光吸収層 12 が吸収する光の波長範囲は、ペロブスカイト型結晶材料のバンドギャップで決まる。薄膜光電変換ユニットと結晶シリコン系光電変換ユニットとの電流マッチングを取る観点から、ペロブスカイト光吸収層 12 のバンドギャップは、1.55~1.75 eV であることが好ましく、1.6

～1.65 eVであることがより好ましい。例えば、ペロブスカイト型結晶材料が式 $\text{CH}_3\text{NH}_3\text{PbI}_{3-y}\text{Br}_y$ で表される場合、バンドギャップを1.55～1.75 eVにするためには $y=0\sim0.85$ 程度が好ましく、バンドギャップを1.60～1.65 eVにするためには $y=0.15\sim0.55$ 程度が好ましい。

[0038] 正孔輸送層13としては、有機材料が好ましく用いられ、ポリ-3-ヘキサチオフェン(P3HT)、ポリ(3,4-エチレンジオキシチオフェン)(PEDOT)等のポリチオフェン誘導体、2,2',7,7'-テトラキス-(N,N-ジ-*p*-メトキシフェニルアミン)-9,9'-スピロビフルオレン(Spiro-OMeTAD)等のフルオレン誘導体、ポリビニルカルバゾール等のカルバゾール誘導体、ポリ[ビス(4-フェニル)(2,4,6-トリフェニルメチル)アミン](PTAA)等のトリフェニルアミン誘導体、ジフェニルアミン誘導体、ポリシラン誘導体、ポリアニリン誘導体、ポルフィリン、フタロシアニン等の錯体が挙げられる。MoO₃、WO₃、NiO、CuO等の無機酸化物も正孔輸送層の材料として用いることができ、有機材料と積層してもよい。

[0039] ペロブスカイト光電変換ユニットの電子輸送層11、光吸収層12および正孔輸送層13の製膜方法は特に限定されず、材料の特定等に応じて、真空蒸着法、CVD法、スパッタ法等の乾式法や、スピンコート法、スプレー法、バーコート法等の溶液法を採用できる。結晶シリコン系光電変換ユニット2にエピタキシャル結晶シリコン基板21を用いることによって、その上に均一性の高い薄膜を溶液法により製膜可能である。特に、エピタキシャル結晶シリコン基板21の第一主面21a(多孔質シリコン層からの分離面)はシリコンのエピタキシャル成長に起因する凸部を有しておらず平坦性に優れるため、第一主面上に、溶液法により薄膜を形成した場合は、表面を均一に被覆することが可能であり、短絡を防止できる。

[0040] 例えば、光吸収層12として $\text{CH}_3\text{NH}_3\text{PbI}_3$ を製膜する場合、ジメチルスルホキシドやN,N-ジメチルホルムアミド等の溶媒中に、ヨウ化鉛とヨウ

化メチルアンモニウムを混合した溶液をスピンコート法にて塗布し、塗膜を加熱することにより、 $\text{CH}_3\text{NH}_3\text{PbI}_3$ 結晶を成長させることができる。塗膜の表面に貧溶媒を接触させることにより、結晶性を向上させることもできる。

[0041] 光吸収層は、乾式法と溶液法との組み合わせにより作製することもできる。例えば、真空蒸着法によりヨウ化鉛の薄膜を形成し、その表面にヨウ化メチルアンモニウムのイソプロピルアルコール溶液を接触させることにより、 $\text{CH}_3\text{NH}_3\text{PbI}_3$ の結晶が得られる。蒸着膜の表面に溶液を接触させる方法としては、スピンコート等により溶液を塗布する方法や、溶液中に基板を浸漬する方法が挙げられる。

[0042] ヘテロ接合シリコン光電変換ユニット2の裏面には裏面透明電極層51が形成され、ペロブスカイト光電変換ユニット1の受光面には受光面透明電極層41が形成される。透明電極層の材料としては、酸化亜鉛 (ZnO)、酸化錫 (SnO_2)、酸化インジウム (In_2O_3) 等の酸化物や、酸化インジウム錫 (ITO) 等の複合酸化物等を用いることが好ましい。また、 In_2O_3 や SnO_2 に W や Ti 等をドーピングした材料を用いてもよい。このような透明導電性酸化物は、透明性を有しかつ低抵抗であるため、光励起キャリアを効率よく収集できる。透明電極層の製膜方法は、スパッタ法やMOCVD法等が好ましい。透明電極層として、酸化物以外に、Agナノワイヤ等の金属細線や、PEDOT-PSS等の有機材料を用いることもできる。

[0043] 受光面透明電極層41上に受光面グリッド電極42が設けられる。受光面グリッド電極42のパターン形状は、例えば、平行に並んだ複数のフィンガー電極と、フィンガー電極と直交方向に延在するバスバー電極とからなるグリッド形状が挙げられる。

[0044] 受光面透明電極層41としてITO等の金属酸化物が用いられる場合、受光面の最表面には反射防止膜（不図示）を設けることが好ましい。MgF等の低屈折率材料からなる反射防止膜を最表面に設けることにより、空気界面での屈折率差を小さくして反射光を低減し、光電変換ユニットに取り込まれ

る光量を増大できる。

[0045] 裏面透明電極層 5 1 上には、裏面金属電極 5 2 が設けられる。裏面金属電極は、ベタ膜であっても、グリッド状であってもよい。裏面金属電極には、長波長光の反射率が高く、かつ導電性や化学的安定性が高い材料を用いることが望ましい。このような特性を満たす材料としては、銀、銅、アルミニウム等が挙げられる。裏面金属電極は、印刷法、各種物理気相蒸着法、めっき法等により形成できる。

[0046] 図 3 に示すように、積層型光電変換装置は、結晶シリコン系光電変換ユニット 2 の裏面側にテクスチャ構造を有していてもよい。裏面側にテクスチャ構造を有することにより、光取り込み効果が得られるため、積層型光電変換装置の変換特性を向上できる。例えば、エピタキシャル結晶シリコン基板 2 1 の第二主面にテクスチャ構造を設けることにより、テクスチャ構造を有する結晶シリコン系光電変換ユニットを作製できる。

[0047] エピタキシャル結晶シリコン基板の第二主面へのテクスチャの形成方法は特に限定されない。例えば、一般的な単結晶シリコン基板表面へのテクスチャの形成と同様、アルカリ等を用いた異方性エッチングにより、表面にテクスチャを形成できる。エピタキシャル結晶シリコン基板の表面にテクスチャを形成する際、薄膜光電変換ユニット形成面である第一主面にはテクスチャを形成せずに、平坦性を維持することが好ましい。

[0048] エピタキシャル結晶シリコン基板の第二主面に選択的にテクスチャを形成し、第一主面にはテクスチャが形成されないようにするためには、第一主面を保護した状態で異方性エッチングを行えばよい。例えば、図 4 に示すように、下地結晶シリコン基板 3 1 からエピタキシャル結晶シリコン基板 2 1 を分離する前にテクスチャを形成し（図 4 D）、その後、第二主面 2 1 b に第一主面から下地結晶シリコン基板 3 1 および多孔質層 3 2 を順次分離することにより、第二主面 2 1 b の全面にテクスチャを有し、第一主面 2 1 a が平坦なエピタキシャル結晶シリコン基板が得られる。また、図 5 に示すように、下地結晶シリコン基板から分離後のエピタキシャル結晶シリコン基板 2 1

の第一主面上に保護層61を設け（図5D）、第二主面のみを異方性エッチングしてもよい。下地結晶シリコン基板からの分離前にテクスチャを形成する方法は、保護膜の形成が不要であるため、簡便にテクスチャを形成可能である。一方で、下地結晶シリコンから分離後のエピタキシャル結晶シリコン基板に保護層を設ける方法は、多孔質層の残余物等を気にせずにプロセスを行うことができる。

[0049] 積層型光電変換装置は、実用に際してモジュール化されることが好ましい。例えば、基板とバックシートとの間に、封止材を介してセルを封止することにより、モジュール化が行われる。インターコネクタを介して複数のセルを直列または並列に接続した後に封止を行ってもよい。

符号の説明

[0050]	100	積層型光電変換装置
	1	薄膜光電変換ユニット（ペロブスカイト光電変換ユニット）
	11	裏面側半導体層（電子輸送層）
	12	光吸収層
	13	受光面側半導体層（正孔輸送層）
	2	結晶シリコン系光電変換ユニット（ヘテロ接合シリコン光電変換ユニット）
	21	エピタキシャル結晶シリコン基板
	22、23	真性シリコン系薄膜
	24	第一導電型シリコン系半導体層（p型シリコン系薄膜）
	25	第二導電型シリコン系半導体層（n型シリコン系薄膜）
	31	下地結晶シリコン基板
	32	多孔質層
	41	受光面透明電極層
	42	受光面グリッド電極
	51	裏面透明電極層

5 2 裏面金属電極

6 1 保護膜

請求の範囲

- [請求項1] 結晶シリコン基板を含む結晶シリコン系光電変換ユニットの受光面側に薄膜光電変換ユニットを備える積層型光電変換装置であって、
結晶シリコン基板の第一主面側に、第一導電型シリコン系半導体層、薄膜光電変換ユニット、および受光面透明電極層を順に備え、
前記結晶シリコン基板の第二主面側に、第二導電型シリコン系半導体層、および裏面電極を順に備え、
前記薄膜光電変換ユニットは、前記結晶シリコン基板側から、第二半導体層、光吸収層、および第一半導体層を備え、
前記結晶シリコン基板がエピタキシャル結晶シリコン基板である、積層型光電変換装置。
- [請求項2] 前記結晶シリコン基板は、第二主面上に、局所的に、結晶シリコン基板の厚み以上の高さを有する凸部が設けられている、請求項1に記載の積層型光電変換装置。
- [請求項3] 前記結晶シリコン基板の厚みが100～300 μ mである、請求項1または2に記載の積層型光電変換装置。
- [請求項4] 前記薄膜光電変換ユニットの前記光吸収層が、ペロブスカイト型結晶材料を含有する、請求項1～3のいずれか1項に記載の積層型光電変換装置。
- [請求項5] 前記結晶シリコン基板は、第二主面の全面にテクスチャ構造を有する、請求項1～4のいずれか1項に記載の積層型光電変換装置。
- [請求項6] 結晶シリコン基板を含む結晶シリコン系光電変換ユニットの受光面側に薄膜光電変換ユニットを備える積層型光電変換装置の製造方法であって、
積層型光電変換装置は、結晶シリコン基板の第一主面側に、第一導電型シリコン系半導体層、薄膜光電変換ユニット、および受光面透明電極層を順に備え；前記結晶シリコン基板の第二主面側に、第二導電型シリコン系半導体層、および裏面電極を順に備え；前記薄膜光電変換装置は、前記結晶シリコン基板の第一主面側に、第一導電型シリコン系半導体層、薄膜光電変換ユニット、および受光面透明電極層を順に備え、前記結晶シリコン基板の第二主面側に、第二導電型シリコン系半導体層、および裏面電極を順に備え、前記薄膜光電変換装置は、前記結晶シリコン基板側から、第二半導体層、光吸収層、および第一半導体層を備え、前記結晶シリコン基板がエピタキシャル結晶シリコン基板である、積層型光電変換装置。

換ユニットは、前記結晶シリコン基板側から、第二半導体層、光吸収層、および第一半導体層を備え、

前記結晶シリコン基板は、多孔質層を有する下地結晶シリコン基板の多孔質層上にシリコンをエピタキシャル製膜した後、前記下地結晶シリコン基板から分離することにより得られたエピタキシャル結晶シリコン基板であり、

前記薄膜光電変換ユニットの少なくとも一部が溶液法により形成される、積層型光電変換装置の製造方法。

[請求項7]

請求項1～5のいずれか1項に記載の積層型光電変換装置を製造する方法であって、

前記エピタキシャル結晶シリコン基板は、多孔質層を有する下地結晶シリコン基板の多孔質層上にシリコンをエピタキシャル製膜した後、前記多孔質層から分離することにより得られ、

前記薄膜光電変換ユニットの少なくとも一部が溶液法により形成される、積層型光電変換装置の製造方法。

[請求項8]


前記エピタキシャル結晶シリコン基板の、多孔質層からの分離面である第一主面側に、第一導電型シリコン系半導体層、薄膜光電変換ユニット、および受光面透明電極層が形成される、請求項6または7に記載の積層型光電変換装置の製造方法。

[請求項9]

前記エピタキシャル結晶シリコン基板のエピタキシャル成長面である第二主面の全面に、テクスチャ構造が形成され、

テクスチャ構造が形成された第二主面上に、第二導電型シリコン系半導体層、および裏面電極が形成される、請求項6～8のいずれか1項に記載の積層型光電変換装置の製造方法。

[図1]




[図2]


A




B




C




D



E



[図3]




[図4]


A




B




C




D



E



F




[図5]


A




B




C




D




E




F



G



[図6]



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2017/017432

A. CLASSIFICATION OF SUBJECT MATTER
H01L31/078(2012.01)i, H01L31/0747(2012.01)i, H01L51/44(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
H01L31/02-31/078, 31/18-31/20, 51/42-51/48

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2017
Kokai Jitsuyo Shinan Koho	1971-2017	Toroku Jitsuyo Shinan Koho	1994-2017

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)
JSTPlus/JMEDPlus/JST7580 (JDreamIII)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	WERNER, Jeremie et al., Efficient Monolithic Perovskite/Silicon Tandem Solar Cell with Cell Area >1 cm ² , The Journal of Physical Chemistry Letters, 2016, Volume 7, Issue 1, pp.161-166, DOI:10.1021/acs.jpcllett.5b02686, particularly, pp.161-164, Figure 1	1-9
Y	JP 2010-103514 A (Semiconductor Energy Laboratory Co., Ltd.), 06 May 2010 (06.05.2010), paragraphs [0079] to [0100], [0149] to [0159]; fig. 3 to 4, 9 & US 2010/0081254 A1 paragraphs [0091] to [0112], [0161] to [0171]; fig. 3A to 4D, 9A to 9F	1-9

Further documents are listed in the continuation of Box C. See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier application or patent but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 24 May 2017 (24.05.17)	Date of mailing of the international search report 06 June 2017 (06.06.17)
---	---

Name and mailing address of the ISA/ Japan Patent Office 3-4-3, Kasumigaseki, Chiyoda-ku, Tokyo 100-8915, Japan	Authorized officer Telephone No.
--	---

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2017/017432

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2011-249780 A (Semiconductor Energy Laboratory Co., Ltd.), 08 December 2011 (08.12.2011), paragraph [0063] (Family: none)	6-9
A	US 2014/0261652 A1 (AMBERWAVE, INC.), 18 September 2014 (18.09.2014), paragraphs [0019] to [0040]; fig. 1 to 3 & WO 2014/145930 A1	1-9

<p>A. 発明の属する分野の分類（国際特許分類（IPC）） Int.Cl. H01L31/078(2012.01)i, H01L31/0747(2012.01)i, H01L51/44(2006.01)i</p>															
<p>B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） Int.Cl. H01L31/02-31/078, 31/18-31/20, 51/42-51/48</p>															
<p>最小限資料以外の資料で調査を行った分野に含まれるもの</p> <table border="0"> <tr> <td>日本国実用新案公報</td> <td>1922-1996年</td> </tr> <tr> <td>日本国公開実用新案公報</td> <td>1971-2017年</td> </tr> <tr> <td>日本国実用新案登録公報</td> <td>1996-2017年</td> </tr> <tr> <td>日本国登録実用新案公報</td> <td>1994-2017年</td> </tr> </table>				日本国実用新案公報	1922-1996年	日本国公開実用新案公報	1971-2017年	日本国実用新案登録公報	1996-2017年	日本国登録実用新案公報	1994-2017年				
日本国実用新案公報	1922-1996年														
日本国公開実用新案公報	1971-2017年														
日本国実用新案登録公報	1996-2017年														
日本国登録実用新案公報	1994-2017年														
<p>国際調査で使用した電子データベース（データベースの名称、調査に使用した用語） JSTPlus/JMEDPlus/JST7580 (JDreamIII)</p>															
<p>C. 関連すると認められる文献</p> <table border="1"> <thead> <tr> <th>引用文献の カテゴリー*</th> <th>引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示</th> <th colspan="2">関連する 請求項の番号</th> </tr> </thead> <tbody> <tr> <td>Y</td> <td>WERNER, Jeremie et al., Efficient Monolithic Perovskite/Silicon Tandem Solar Cell with Cell Area >1 cm², The Journal of Physical Chemistry Letters, 2016, Volume 7, Issue 1, pp.161-166, DOI:10.1021/acs.jpcclett.5b02686, 特に, pp.161-164, Figure 1</td> <td colspan="2">1-9</td> </tr> <tr> <td>Y</td> <td>JP 2010-103514 A (株式会社半導体エネルギー研究所) 2010.05.06, [0079]-[0100], [0149]-[0159], 図3-4, 図9 & US 2010/0081254 A1 [0091]-[0112], [0161]-[0171], 図3A-4D, 図9A-9F</td> <td colspan="2">1-9</td> </tr> </tbody> </table>				引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号		Y	WERNER, Jeremie et al., Efficient Monolithic Perovskite/Silicon Tandem Solar Cell with Cell Area >1 cm ² , The Journal of Physical Chemistry Letters, 2016, Volume 7, Issue 1, pp.161-166, DOI:10.1021/acs.jpcclett.5b02686, 特に, pp.161-164, Figure 1	1-9		Y	JP 2010-103514 A (株式会社半導体エネルギー研究所) 2010.05.06, [0079]-[0100], [0149]-[0159], 図3-4, 図9 & US 2010/0081254 A1 [0091]-[0112], [0161]-[0171], 図3A-4D, 図9A-9F	1-9	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号													
Y	WERNER, Jeremie et al., Efficient Monolithic Perovskite/Silicon Tandem Solar Cell with Cell Area >1 cm ² , The Journal of Physical Chemistry Letters, 2016, Volume 7, Issue 1, pp.161-166, DOI:10.1021/acs.jpcclett.5b02686, 特に, pp.161-164, Figure 1	1-9													
Y	JP 2010-103514 A (株式会社半導体エネルギー研究所) 2010.05.06, [0079]-[0100], [0149]-[0159], 図3-4, 図9 & US 2010/0081254 A1 [0091]-[0112], [0161]-[0171], 図3A-4D, 図9A-9F	1-9													
<p><input checked="" type="checkbox"/> C欄の続きにも文献が列挙されている。</p>		<p><input type="checkbox"/> パテントファミリーに関する別紙を参照。</p>													
<p>* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願</p>		<p>の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献</p>													
<p>国際調査を完了した日 24.05.2017</p>		<p>国際調査報告の発送日 06.06.2017</p>													
<p>国際調査機関の名称及びあて先 日本国特許庁（ISA/J P） 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号</p>		<p>特許庁審査官（権限のある職員） 河村 麻梨子 電話番号 03-3581-1101 内線 3255</p>													
		2K	5555												

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2011-249780 A (株式会社半導体エネルギー研究所) 2011. 12. 08, [0063] (ファミリーなし)	6-9
A	US 2014/0261652 A1 (AMBERWAVE, INC.) 2014. 09. 18, [0019]-[0040], 図 1-3 & WO 2014/145930 A1	1-9