

公告本

申請日期	91 年 2 月 8 日
案 號	91102633
類 別	H01J 7/00

A4
C4

552759

(以上各欄由本局填註)

發明專利說明書

一、發明 名稱	中 文	電池狀態監測電路
	英 文	Battery state monitoring circuit
二、發明 創作人	姓 名	(1) 橫田裕康 (2) 櫻井敦司
	國 籍	(1) 日本 (2) 日本 (1) 日本國千葉縣千葉市美浜區中瀬一丁目八番地 精工電子股份有限公司內
	住、居所	(2) 日本國千葉縣千葉市美浜區中瀬一丁目八番地 精工電子有限公司內
三、申請人	姓 名 (名稱)	(1) 精工電子有限公司 セイコーインスツルメンツ株式会社
	國 籍	(1) 日本 (1) 日本國千葉縣千葉市美浜區中瀬一丁目八番地
	住、居所 (事務所)	
	代 表 人 姓 名	(1) 入江昭夫

裝

訂

線

(由本局填寫)

承辦人代碼：
大 類：
I P C 分類：

A6
B6

本案已向：

日本 國（地區） 申請專利，申請日期： 2001 年 2 月 15 日 案號： 2001-039083
，☐有 ☐無主張優先權
☒有主張優先權

有關微生物已寄存於： ，寄存日期： ，寄存號碼：

（請先閱讀背面之注意事項再填寫本頁各欄）

裝

訂

線

經濟部智慧財產局員工消費合作社印製

五、發明說明(1)

發明背景

發明範圍

本發明是關於一種電池狀態監測電路，其具有一充電控制電晶體閘連接端子、一放電控制電晶體閘連接端子、一過電流電壓偵測端子及一微電腦控制端子。

2. 相關技藝說明

大體上，如圖2所示，電池狀態監測電路具有個別的電池電壓監測端子5A至9A、一充電控制電晶體閘連接端子10A(此後稱為COP端子)、一放電控制電晶體閘連接端子11A(此後稱為DOP端子)、一過電流電壓偵測端子12A(此後稱為VMP端子)及一微電腦控制端子13A(此後稱為CTL端子)。電池裝置由一充電控制電晶體14A、一放電控制電晶體16A、一VMP端子提升電阻18A及二次電池1A至4A組成。一微電腦21A連接至CTL端子13A，且一負載19A與一充電器20A連接於電池裝置的外端子EB+與EB-之間。

VMP端子12A在正常狀態由提升電阻18A提升至VDD。VMP端子12A監測VDD與VMP端子之間的電壓，監測到電壓自VDD下降所欲的電壓，且促使DOP端子11A輸出"H"。即，VMP="L"導致DOP="H"，且放電控制電晶體16A關閉。

CTL端子13A用於執行電池狀態監測電路22A與微電腦21A之間的通訊。圖2顯示傳統電路，當一充電禁止信號(此處，假設過度充電禁止信號是"H")輸入到CTL端子13A時，

(請先閱讀背面之注意事項再填寫本頁)

訂

總

五、發明說明(2)

COP 端子 10A 輸出 "H"。即，CTL="H" 導致 COP="H"，且充電控制電晶體 14A 關閉。此處，圖 2 顯示的箭頭指示信號流。

圖 4 是計時電路，顯示傳統電池狀態監測電路之 CTL、VMP 與 COP 及使用彼的電池裝置之間的關係。依據圖 4，當充電禁止信號自微電腦 21A 輸入至 CTL 端子 13A 時，COP 端子 10A 輸出 "H"，以關閉充電控制電晶體 14A。當 VMP 端子電壓由於過電流或類似者的信號而到達偵測電壓時，DOP 端子輸出 "H"，以關閉充電控制電晶體 14A。

即，當 CTL="H"，則判斷 COP="H"，與 VMP 端子 12A 的信號無關。

在傳統電池裝置中，當充電禁止信號自微電腦 21A 輸入至 CTL 端子 13A 時，充電控制電晶體 14A 與放電控制電晶體 16A 二者關閉，且有一問題，即，縱使一負載連接於端子 EB+ 與 EB- 之間，其鎖定在不能供應電池電壓的狀態。

圖 2 中，當充電禁止信號自微電腦 21A 輸入至 CTL 端子 13A 時，COP 端子 10A 輸出 "H"，且充電控制電晶體 14A 關閉。這時候，如果負載連接於端子 EB+ 與 EB- 之間，則因為電流流動通過充電控制電晶體 14A 的寄生二極體 15A，故寄生二極體 15A 之連結電壓(VF)的電壓降產生於 VDD 與 EB+ 之間。此處，因為 VMP 端子 12A 監測 VDD 與 VMP 端子之間的電壓，所以，電壓降導致過電流偵測，DOP 端子輸出 "H"，且放電控制電晶體 M2 關閉。

發明概述

(請先閱讀背面之注意事項再填寫本頁)

訂

總

五、發明說明 (3)

爲了解決前述問題，依據本發明，添加一電路，以在一狀況時-VMP 端子12A 具有一過電流偵測電壓-取消 CTL 端子13A 的充電禁止信號，即使充電禁止信號輸入至 CTL 端子13A 時亦然，俾使防止發生鎖定模式，其中充電控制電晶體14A 與放電控制電晶體16A 二者關閉，且電池電壓不能供應至一負載。

本發明的構造是俾使添加電路於一電池狀態監測電路中，以在 VMP 端子12A 具有過電流偵測電壓的狀況時取消 CTL 端子13A 的充電禁止信號，即使充電禁止信號輸入至 CTL 端子13A 時亦然。

圖式簡單說明

附圖中，

圖1顯示本發明之電池狀態監測電路；

圖2顯示傳統電池狀態監測電路；

圖3是本發明之電池狀態監測電路的計時圖；

圖4是傳統電池狀態監測電路的計時圖；

圖5顯示本發明之電池狀態監測電路；

圖6是本發明的箱形電路；而

圖7是本發明的箱形電路。

主要元件對照

- | | |
|---|------|
| 1 | 二次電池 |
| 2 | 二次電池 |

(請先閱讀背面之注意事項再填寫本頁)

訂

線

五、發明說明(4)

- | | |
|------|----------------------|
| 3 | 二次電池 |
| 4 | 二次電池 |
| 1A | 二次電池 |
| 2A | 二次電池 |
| 3A | 二次電池 |
| 4A | 二次電池 |
| 5 | 電池電壓監測端子 |
| 6 | 電池電壓監測端子 |
| 7 | 電池電壓監測端子 |
| 8 | 電池電壓監測端子 |
| 9 | 電池電壓監測端子 |
| 5 A | 電池電壓監測端子 |
| 6 A | 電池電壓監測端子 |
| 7 A | 電池電壓監測端子 |
| 8 A | 電池電壓監測端子 |
| 9 A | 電池電壓監測端子 |
| 10 | 充電控制電晶體閘連接端子 |
| 10A | 充電控制電晶體閘連接端子(COP 端子) |
| 11 | 放電控制電晶體閘連接端子 |
| 11 A | 放電控制電晶體閘連接端子(DOP 端子) |
| 12 | VMP 端子 |
| 12 A | 過電流電壓偵測端子(VMP 端子) |
| 13 | CTL 端子 |
| 13A | 微電腦控制端子(CTL 端子) |

(請先閱讀背面之注意事項再填寫本頁)

訂

線

五、發明說明(5)

- 14 充電控制電晶體
- 14A 充電控制電晶體
- 15 寄生二極體
- 15A 寄生二極體
- 16 放電控制電晶體
- 16 A 放電控制電晶體
- 18A VMP 端子提升電阻
- 19A 負載
- 20A 充電器
- 21 微電腦
- 21A 微電腦
- 22A 電池狀態監測電路
- 23 箱形電路
- 24 箱形電路
- 25 過度充電偵測電路
- 26 過電流偵測電路
- 27 反相器
- 28 “反或”閘
- 29 “或”閘
- 30 輸入信號
- 31 輸入信號
- 32 輸入信號
- 33 輸出信號
- 34 “反或”閘

(請先閱讀背面之注意事項再填寫本頁)

訂

繪

五、發明說明(6)

35 “反或” 閘

36 延遲電路

較佳實施例詳細說明

圖1顯示可以應用本發明的電池狀態監測電路及使用該電路的電池裝置之結構性例子。此後，將參考圖1，說明本發明的實施例。

圖1中，複數二次電池1至4(例如，鋰離子電池)互相串聯。二次電池1的正極連接至一由場效電晶體或類似者形成的放電控制電晶體16。放電控制電晶體16與充電控制電晶體14互相串聯，且充電控制電晶體14直接連接到一電池裝置的外部端子EB+。充電控制電晶體14與放電控制電晶體16充當切換元件，用於控制來自電池裝置的放電及來自充電器的充電。當禁止充電至電池裝置時，充電控制電晶體14關閉。當禁止從電池裝置放電時，放電控制電晶體16關閉。

本發明具有此電路結構，即使一充電禁止信號輸入至CTL端子13，在VMP端子12具有過電流偵測電壓時，取消CTL端子13的充電禁止信號。

圖1中，以一“及”閘電路結構為例，且應用於前述電路結構的全部電路顯示成為一箱形電路23。圖1中的箭頭各指示信號的流動。

圖3是計時圖，顯示本發明的電池狀態監測電路的端子CTL、VMP與COP及使用該電路之電池裝置之間的關係。

(請先閱讀背面之注意事項再填寫本頁)

訂

線

五、發明說明(7)

依據圖3，當 CTL="H"且 VMP="L"，則決定 COP="L"，且只有當 CTL=VMP="H"時，才決定 COP="H"。

本發明的圖1中，雖然充電與放電控制電晶體14與16是Pch電晶體，但藉由使電池狀態監測電路的邏輯反相，也可以使用Nch電晶體。

圖5是方塊圖，顯示本發明之電池狀態監測電路的另一例。圖5中，新添加一過度充電偵測電路25與一過電流偵測電路26，且設有一箱形電路24，以取代箱形電路23。其他與圖1相同。

過度充電偵測電路25與充當輸入的電池電壓監測端子5至9連接，且監測二次電池1至4的個別電壓。在二次電池1至4的任一電池超出過度充電偵測電壓時，過度充電偵測電路25輸出一充電禁止信號至箱形電路24。

過電流偵測電路26與充當輸入的電池電壓監測端子5及一過電流電壓偵測端子12連接，且監測二輸入端子之間的電壓差。在放電電流變高的狀況，一電壓差-其由充電控制電晶體14及放電控制電晶體16的放電電流與通道電阻之產品產生-變高，且超出過電流偵測電壓，過電流偵測電路乃輸出放電禁止信號至箱形電路24與放電控制電晶體閘連接端子11。

箱形電路24連接一用於微電腦的控制端子13、一來自過度充電偵測電路25之輸出及一來自充當輸入的過電流偵測電路26之輸出。在輸入來自過度充電偵測電路25的充電禁止信號或來自微電腦的充電禁止信號的狀況，箱形電路

(請先閱讀背面之注意事項再填寫本頁)

訂

線

五、發明說明(8)

輸出充電禁止信號至一充電控制電晶體閘連接端子10。然而，當放電禁止信號從過電流偵測電路26輸出的時候，箱形電路至少取消來自微電腦的充電禁止信號。

圖5中，當充電禁止信號從微電腦21經由CTL端子13輸入至箱形電路24的時候，箱形電路24輸出充電禁止信號至充電控制電晶體閘連接端子10。然後，充電控制電晶體14關閉。這時候，如果一負載連接於端子EB+與EB-之間，則因為電流流過充電控制電晶體14的寄生二極體15，乃在VDD與EB+之間產生電壓降，其對應於寄生二極體15的接面電壓(VF)。然後，VMP端子-其監測VDD與VMP端子之間的電壓-的電壓下降，且過電流偵測電路26輸出放電禁止信號。當放電禁止信號輸入至箱形電路24時，來自微電腦的充電禁止信號被取消，且充電控制電晶體14啟動。然後，因為對應於寄生二極體15之接面電壓(VF)的電壓降未產生，故過電流偵測電路26不輸出放電禁止信號，且放電控制電晶體保持在啟動的狀態。因此，在本發明的電池裝置中，在負載連接於端子EB+與EB-的狀況，即使充電禁止信號從微電腦21輸入至CTL端子13，充電控制電晶體14與放電控制電晶體16二者不關閉，且變成可以繼續供應電池電壓。注意，雖然圖5未顯示，但有一狀況，即，一預定延遲提供於一信號，其自過電流偵測電路26輸出至放電控制電晶體閘連接端子11。

圖6是方塊圖，顯示本發明之箱形電路之一例。

圖6的電路由一反相器27、一“反或”閘28及一“或

(請先閱讀背面之注意事項再填寫本頁)

訂

總

五、發明說明(9)

“ 閘 29 組成。來自過度充電偵測電路 25 的輸入信號 30、來自微電腦 21 的輸入信號 31 及來自過電流偵測電路 26 的輸入信號 32 係個別輸入。輸出信號 33 連接至充電控制電晶體閘連接端子 10。

在充當充電禁止信號的“H”自過度充電偵測電路 25 輸入成為輸入信號 30 的狀況，充當充電禁止信號的“H”輸出成為輸出信號 33。

在充當充電禁止信號的“H”自微電腦 21 輸入成為輸入信號 31 且充當放電允許信號的“L”從過電流偵測電路 26 輸入成為輸入信號 32 的狀況，充當充電禁止信號的“H”輸出成為輸出信號 33。

在充當充電禁止信號的“H”自微電腦 21 輸入成為輸入信號 31 且充當放電禁止信號的“H”從過電流偵測電路 26 輸入成為輸入信號 32 的狀況，充當放電允許信號的“L”輸出成為輸出信號 33。

如上述，圖 6 的箱形電路藉由簡單的電路實現本發明的操作。即，在放電禁止信號自過電流偵測電路 26 輸出的狀況，至少可以取消來自微電腦的充電禁止信號。

圖 7 是方塊圖，顯示本發明的箱形電路之另一例。

圖 7 的電路由“反或”閘 34、35 及一延遲電路 36 組成。來自過度充電偵測電路 25 的輸入信號 30、來自微電腦 21 的輸入信號 31 及來自過電流偵測電路 26 的輸入信號 32 係個別輸入。輸出信號 33 連接至充電控制電晶體閘連接端子 10。延遲電路 36 使“反或”閘 35 與輸出信號 33 之間的信號延

五、發明說明 (10)

遲預定時間。

在充當充電禁止信號的"H"自過度充電偵測電路25輸入成為輸入信號30或充當充電禁止信號的"H"從微電腦21成為輸入信號31且充當放電允許信號的"L"從過電流偵測電路26輸入成為輸入信號32的狀況，充當放電禁止信號的"H"乃輸出成為輸出信號33，而由延遲電路36延後預定的時間延遲。

在充當充電禁止信號的"H"自過度充電偵測電路25輸入成為輸入信號30或充當充電禁止信號的"H"從微電腦21成為輸入信號31且充當放電禁止信號的"H"從過電流偵測電路26輸入成為輸入信號32的狀況，充當充電允許信號的"L"乃輸出成為輸出信號33，而由延遲電路36延後預定的時間延遲。

如上述，圖7的箱形電路藉由簡單的電路實現本發明的操作。即，在放電禁止信號自過電流偵測電路26輸出的狀況，至少可以取消來自微電腦的充電禁止信號。注意，關於延遲電路36，也可在圖6中提供類似者。

如上述，在電池狀態監測電路中，即使充電禁止信號輸入至微電腦的控制端子，只要微電腦的控制端子之充電禁止信號能夠在過電流電壓偵測端子變成具有過電流偵測電壓的狀況時取消，則本發明可以採取任何電路結構，且不限於此實施例。

依據本發明，即使充電禁止信號在負載連接於端子EB+與EB-之間的狀況時自微電腦輸入，充電控制電晶體與

(請先閱讀背面之注意事項再填寫本頁)

訂

總

五、發明說明 (11)

放電控制電晶體二者不關閉，藉以提供防止鎖定模式-於該模式，電壓不能供應至負載-的效果。結果，可以得到的效果是防止電源不能在使用時供應電壓的缺點，及增加電池裝置可靠度的效果。

如上述，依據本發明，添加電路，以在 VMP 端子12具有過電流偵測電壓之狀況時取消 CTL 端子13的充電禁止信號，即使充電禁止信號輸入至 CTL 端子13時亦然，藉以防止鎖定模式發生，於該模式，充電控制電晶體14與放電控制電晶體16二者關閉，，且電池電壓不能供應至一負載。

(請先閱讀背面之注意事項再填寫本頁)

訂

結

四、中文發明摘要(發明之名稱：)

電池狀態監測電路

在一種電池狀態監測電路及使用該電路的電池裝置中，即使充電禁止信號輸入至一微電腦控制端子，亦可防止鎖定模式發生，其中一充電控制電晶體與一放電控制電晶體二者關閉，且電池電壓不能供應至一負載。使一電路結構化，以致於即使充電禁止信號輸入至微電腦控制端子，於過電流電壓偵測端子具有過電流偵測電壓的狀況時，亦可取消微電腦控制端子的充電禁止信號。

英文發明摘要(發明之名稱： Battery state monitoring circuit)

In a battery state monitoring circuit and a battery device using the same, even if a charge inhibiting signal is inputted to a microcomputer control terminal, a lock mode is prevented from occurring in which both a charge control transistor and a discharge control transistor are turned OFF and a battery voltage can not be supplied to a load. A circuit is structured such that even if the charge inhibiting signal is inputted to the microcomputer control terminal, in the case where the overcurrent voltage detection terminal comes to have the overcurrent detection voltage, the charge inhibiting signal of the microcomputer control terminal is cancelled.

六、申請專利範圍 1

1.一種電池狀態監測電路，諸如積體電路，用於經由開關元件，控制串聯至外部端子的二次電池之充電與放電，外部端子由一電池裝置的正端子與負端子組成，監測電路包括：

- 一充電控制電晶體閘連接端子；
- 一放電控制電晶體閘連接端子；
- 一過電流電壓偵測端子；及
- 一微電腦控制端子，

其中添加一電路，以在一狀況時-過電流電壓偵測端子具有一過電流電流偵測電壓-取消微電腦控制端子的充電禁止信號，即使充電禁止信號輸入至微電腦控制端子時亦然。

2.一種電池狀態監測電路，包括：

複數電壓偵測端子，用於連接複數串聯電池的每一電極；

- 一充電控制電晶體閘連接端子；
- 一放電控制電晶體閘連接端子；
- 一過電流電壓偵測端子；
- 一微電腦控制端子；及

一取消電路，用於在電壓偵測端子偵測到過電流偵測電壓時，取消微電腦控制端子的充電禁止信號。

3.如申請專利範圍第2項之電池狀態監測電路，又包括：

- 一連接至電壓偵測端子的過度充電偵測電路；

六、申請專利範圍 2

一與過度充電偵測電路、充電控制電晶體閘連接端及微電腦控制端子的輸出連接之箱形電路；

一與過電流偵測端子、箱形電路連接的過電流偵測電路。


4.如申請專利範圍第3項之電池狀態監測電路，其中箱形電路具有一反相器、一“反或”閘電路及一“或”閘電路，反相器用於輸入信號至微電腦控制端子，“反或”閘電路連接至反相器的輸出，且將一信號輸入至過電流偵測電路，“或”閘電路輸入過度充電偵測電路的信號及“反或”閘電路的輸出。

5.如申請專利範圍第3項之電池狀態監測電路，其中箱形電路具有一第一“反或”閘電路、一第二“反或”閘電路及一延遲電路，第一“反或”閘電路用於輸入過度放電偵測電路的信號及微電腦的信號，第二“反或”閘電路用於輸入第一“反或”閘電路的輸出及過電流偵測電路的信號，延遲電路用於連接第二“反或”閘電路的輸出。


(請先閱讀背面之注意事項再填寫本頁)

訂


第 1 圖




第 2 圖




第 3 圖




第 4 圖



第 5 圖



第 6 圖



第 7 圖

