

發明專利說明書 200417005

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：92125802

※申請日期：92-09-18

※IPC 分類：H01L²⁷/108

壹、發明名稱：(中文/英文)

半導體基板之處理方法

METHOD OF PROCESSING SEMICONDUCTOR SUBSTRATE

貳、申請人：(共 1 人)

姓名或名稱：(中文/英文)

日商・東京威力科創股份有限公司/TOKYO ELECTRON LIMITED

代表人：(中文/英文)

佐藤潔 / SATO, KIYOSHI

住居所或營業所地址：(中文/英文)

日本國東京都港區赤坂五丁目 3 番 6 號

3-6, AKASAKA 5-CHOME, MINATO-KU, TOKYO 107-8481 JAPAN

國籍：(中文/英文)

日本 / JAPAN

參、發明人：(共 2 人)

姓名：(中文/英文)

1. 米川司 / YONEKAWA, TSUKASA

2. 鈴木啓介 / SUZUKI, KEISUKE

住居所地址：(中文/英文)

1.、2. 日本國東京都港區赤坂五丁目 3 番 6 號

3-6, AKASAKA 5-CHOME, MINATO-KU, TOKYO 107-8481 JAPAN

國籍：(中文/英文)

日本 / JAPAN

肆、聲明事項：

☐ 本案係符合專利法第二十條第一項 ☐ 第一款但書或 ☐ 第二款但書規定之期間，其日期為： 年 月 日。

◎本案申請前已向下列國家（地區）申請專利 ☒ 主張國際優先權：

【格式請依：受理國家（地區）；申請日；申請案號數 順序註記】

1. 日本； 2002.9.19； 特願 2002-273854

2.

3.

4.

5.

☐ 主張國內優先權（專利法第二十五條之一）：

【格式請依：申請日；申請案號數 順序註記】

1.

2.

☐ 主張專利法第二十六條微生物：

☐ 國內微生物 【格式請依：寄存機構；日期；號碼 順序註記】

☐ 國外微生物 【格式請依：寄存國名；機構；日期；號碼 順序註記】

☐ 熟習該項技術者易於獲得，不須寄存。

玖、發明說明：

【發明所屬之技術領域】

技術領域

本發明係關於：一用以處理半導體基板之方法；一用
5 來劃區元件區域於半導體基板上以形成元件分離區域之方法；一用來製造一在鄰接於元件分離區域之元件區域具有閘構造之半導體裝置的方法；及半導體基板之熱處理裝置。具體言之，本發明，係於此等之方法中，提供改良的溝渠構造者。

10 【先前技術】

技術背景

在半導體基板(矽基板或化合物半導體基板)上排列有多數個電晶體等之裝置單位時，形成有各裝置單位之元件區域即藉元件分離區域來互相電分離。就元件分離區域之
15 例來說，已知有一種由形成在半導體基板表面之溝渠、及用來填裝該溝渠內之矽氧化膜等之絕緣物所成之溝渠絕緣構造。

第8圖係顯示習知溝渠絕緣構造之放大斷面圖，如第8圖所示，在藉著圖案蝕刻(pattern etching)半導體基板W之表面而形成之溝渠內，埋填例如由矽氧化膜等所成之絕緣物
20 2。藉絕緣物2內包圍各元件區域4，藉此將各元件區域4電分離。在元件區域4中，取一例來說，設置有金氧半導體電晶體(MOST)之閘氧化膜6及閘極8(第8圖係顯示通道寬度方向之斷面)。

如上所述，元件分離區域之溝渠，係藉著蝕刻半導體基板W之表面而形成者。在此蝕刻下，成為溝渠邊緣之基板表面之隅角部(存在於元件區域與元件分離區域之境界的基板之隅角部)10，便成為例如90°左右之角度。當隅角部10以具有這種角度之狀態，將氧化膜(閘氧化膜6)形成於半導體基板W之表面時，隅角部10中之氧化速度即有變為遲緩之趨向。其結果，隅角部10中之閘氧化膜6之膜厚H1變成比其他之部分較薄。若在隅角部10，閘氧化膜6之膜厚局部性地變薄，則由於隅角部10會發生電場集中而產生漏電流。

作為對於此問題之對策者，已採用有一種用來防止隅角部10中之閘氧化膜薄膜化之處理方法。第9A~9F圖為將習知半導體基板處理方法按照工程順序表示之斷面圖，此方法係用來使一成為元件分離區域溝渠之邊緣的隅角部具有慢圓形狀。第10圖為一放大斷面圖，係顯示進行了第9A~9F圖所示之處理方法後，最後所形成的習知溝渠絕緣構造。

首先，如第9A圖所示，將由矽氧化膜等所成之第一絕緣膜12，及由矽氮化膜所成之第二絕緣膜14，依此順序層合形成於半導體(矽)基板W之表面。其次，如第9B圖所示，藉由蝕刻，以所需之圖案形成從第一及第二絕緣膜12，14之表面至半導體基板W中之溝渠(溝部)16。

接著，在氧等之氛圍氣下，以高溫進行氧化處理，藉此，如第9C圖所示，將曝曬於氧氛圍氣之溝渠16之側面加以氧化，在此處薄薄地形成襯裏氧化膜18。像這樣形成襯

裏氧化膜18，藉此在成為溝渠16邊緣之基板表面的隅角部10，連續形成隆起成曲面狀之襯裏氧化膜18之曲面部18A。

接著，如第9D圖所示，用CVD(Chemical Vapor Deposition)來堆積矽氧化膜20於元件區域及元件分離區域之全面，藉此完全埋填溝渠16內。接著，如第9E圖所示，
5 蝕刻矽氧化膜20，直到最上層之第二絕緣膜14露出為止。

接著，如第9F圖所示，藉由蝕刻依次除去第二絕緣膜14及第一絕緣膜12，使埋填於溝渠16之矽氧化膜20殘留下來。藉此，藉元件分離區域來電分離元件區域。又，也將
10 襯裏氧化膜18之曲面部A，維持於曲面狀態，並加以殘留下來，以後，即如前所述，形成閘氧化膜6和閘極8(請參照第10圖)等，以製成電晶體。

若依上述之方法，則如第10圖所示，在成為溝渠邊緣之隅角部10中，襯裏氧化膜18之曲面部18A便成為連續設置
15 之狀態。因此，隅角部10之閘氧化膜6之膜厚度H2便成為與其他部分同樣之充份厚度，從而可抑制漏電流之產生。

且說，在要求半導體積體電路之更加積體化及微細化之今天，溝渠16之寬度也被要求更加狹窄。此溝渠16之寬度L1(請參照第9B圖)，例如，被要求窄小到0.1 μm 。此時，
20 若形成上述襯裏氧化膜18，則不管襯裏氧化膜18之膜厚薄到例如15nm左右，溝渠16之開口部仍非常狹窄。其結果，於後工程時，無法用矽氧化膜20充分埋填該溝渠16內，以致在溝渠16內產生空隙。

特開2000-58780號公報(第13-15頁，第50圖～第66

圖)，揭露有另一種可在不形成襯裏氧化膜18下，將成為溝渠邊緣之基板表面之隅角部10曲面化之處理方法。此方法就是：一如第9B圖所示，待形成了溝渠16之後，再在氫氛圍氣中高溫熱處理該半導體基板W之全體。藉此，使矽表面熱性地產生原子遷移，將隅角部10曲面化。

然而，若依本發明者之實驗，由於本文獻所揭露之處理方法，並沒有足夠之製程條件，而發現了會產生另外之新問題情事。例如，此等問題之例有：在成為溝渠16邊緣之側面產生過度之表面粗糙；或者，過度產生遷移，以致溝渠16之溝形狀大幅度地變形等。

【發明內容】

發明之揭露

本發明之目的係在於：於用來處理半導體基板之方法，用來形成一劃區元件區域於半導體基板上之元件分離區或、及用來製造一在鄰接於元件分離區域之元件區域上具有閘構造之半導體裝置之方法中，提供改良之溝渠構造。

本發明之第一觀點(aspect)為一種用來處理半導體基板之方法，包含有：

溝渠形成工程，係將前述基板加以蝕刻以在前述基板之表面內形成溝渠；及

隅角部慢圓工程，係對於前述基板施行熱處理，藉此慢圓位於前述溝渠入口之前述基板的隅角部，其中，前述隅角部慢圓工程，包含有以氫氣體氛圍氣來進行之第一熱處理，而該氫氣體氛圍氣係將製程溫度T設定於 $850^{\circ}\text{C} < T$

$< 1050^{\circ}\text{C}$ ，並將製程壓力 P 設定於 $0.01\text{ kpa} < P < 30\text{ kpa}$ 者。

本發明之第二觀點為一種元件分離區域之形成方法，其係用來劃區元件區域於半導體基板上，包含有：

製程絕緣膜形成工程，係將製程絕緣膜形成於前述基
5 板上；

溝渠形成工程，係藉由蝕刻形成從前述製程絕緣膜之表面至前述基板中之溝渠，以對應於前述元件分離區域；及

隅角部慢圓工程，係在前述元件區域上留下前述製程絕緣膜，以此狀態對於前述基板施行熱處理，藉此將位於
10 前述溝渠與前述元件區域之境界的前述基板之隅角部加以慢圓，其中，前述隅角部慢圓工程，包含有以氫氣體氛圍氣來進行之第一熱處理，而該氫氣體氛圍氣係將製程溫度 T 設定於 $850^{\circ}\text{C} < T < 1050^{\circ}\text{C}$ ，並將製程壓力 P 設定於 $0.01\text{ kpa} < P < 30\text{ kpa}$ 者；

15 第二熱處理工程，係在前述第一熱處理後，接著一面加熱前述基板，一面氧化前述基板，藉此用保護氧化膜來被覆前述溝渠內之表面；

絕緣物堆積膜形成工程，係在前述元件區域上留下前述製程絕緣膜，以此狀態在前述溝渠內及前述元件區域上
20 形成絕緣物之堆積膜；及

露出表面取得工程，係除去前述元件區域上之前述堆積膜及前述製程絕緣膜，藉此在前述溝渠內留下埋填之絕緣物，同時在前述元件區域取得前述基板之露出表面。

本發明之第三觀點為製造一種在鄰接於元件分離區域

之元件區域上具有閘構造的半導體裝置之方法，包含有：

製程絕緣膜形成工程，係在成為前述半導體裝置之基板的半導體基板上形成製程絕緣膜；

5 溝渠形成工程，係藉由蝕刻形成從前述製程絕緣膜之表面至前述基板中之溝渠，以對應於前述元件分離區域；

隅角部慢圓工程，係對於前述基板施行熱處理，藉此將位於前述溝渠與前述元件區域之境界的前述基板之隅角部加以慢圓，其中，前述隅角部慢圓工程，包含有以氫氣體氛圍氣來進行之第一熱處理，而該氫氣體氛圍氣係將製
10 程溫度 T 設定於 $850^{\circ}\text{C} < T < 1050^{\circ}\text{C}$ ，並將製程壓力 P 設定於 $0.01\text{ kpa} < P < 30\text{ kpa}$ 者；

第二熱處理工程，係在前述第一熱處理後，接著一面加熱前述基板，一面氧化前述基板，藉此用保護氧化膜來被覆前述溝渠內之表面；

15 絕緣物形成工程，係將埋填絕緣物形成於前述溝渠內；

露出表面取得工程，係待形成了前述埋填絕緣物之後，於前述元件區域取得前述基板之露出表面；及

閘絕緣膜及閘極形成工程，係從前述露出表面至前述隅角部之區段，依次形成閘絕緣膜及閘極。

20 本發明之第四觀點為一種半導體基板之熱處理裝置，包含有：

處理室，係用以收納前述基板；

支持構件，係用以支持前述基板於前述處理室內；

加熱器，係用以加熱前述處理室內所收納的前述基板；

氣體供給系統，係用以供給處理氣體於前述處理室內；
排氣系統，係用以排出前述處理室內之空氣；及
控制器，係用以控制處理裝置之動作；其中：

前述控制器係被設定成，對於具有溝渠之狀態的前述
5 基板，在前述處理室內連續實行第一熱處理及第二熱處理，
前述溝渠係形成在前述基板之表面內；

前述第一熱處理，係用氫氣體氛圍氣來進行，藉此將
位於前述溝渠入口的前述基板之隅角部加以慢圓者，其中，
該氫氣體氛圍氣係將製程溫度 T 設定於 $850^{\circ}\text{C} < T < 1050$
10 $^{\circ}\text{C}$ ，並將製程壓力 P 設定於 $0.01\text{ kpa} < P < 30\text{ kpa}$ 者；

前述第二熱處理，係一面加熱前述基板，一面氧化前述
基板，藉此用保護氧化膜來被覆前述溝渠內之表面者。
圖式簡單說明

第1圖為一概略斷面圖，係顯示一用來實施有關本發明
15 實施形態之半導體裝置之製造方法。

第2A～2H圖為工程順序斷面圖，係按照工程順序顯示
有關本發明實施形態之半導體裝置的製造方法(包含元件
分離區域之形成方法、及半導體基板之處理方法)。

第3圖為一圖表，係顯示使用第1圖所示之熱處理裝置
20 來進行之處理工程的溫度變化。

第4圖為一圖表，係顯示慢圓隅角部工程之評估試驗中
所使用的半導體基板之溫度變化。

第5圖為一圖表，係顯示慢圓隅角部工程之評估試驗中
所使用的半導體基板之另一溫度變化。

第6圖為一圖表，係顯示慢圓隅角部工程中之製程溫度與製程壓力之關係的評估結果。

第7A～7C圖為模式圖，係顯示溝渠之形狀變化之狀態。

5 第8圖為一放大斷面圖，係顯示習知溝渠絕緣構造。

第9A～9F圖為將習知半導體基板處理方法按照工程順序表示之斷面圖，此方法係用來使一成為元件分離區域溝渠之邊緣的隅角部具有慢圓形狀。

10 第10圖為一放大斷面圖，係顯示進行了第9A～9F圖所示之處理方法後，最後所形成的習知溝渠絕緣構造。

【實施方式】

用以實施發明之最佳形態

以下，參考圖式來說明本發明之實施形態。又，以下之說明中，關於具有大致同一之機能及構成之構成要素者，附以同一符號，有必要時始進行重複說明。

第1圖為一概略斷面圖，係顯示一用來實施有關本發明實施形態之半導體裝置之製程方法。

20 如第1圖所示，此縱型熱處理裝置22，具有形成有天花板之圓柱體狀處理容器24(石英製)，處理容器24之下端部被打開形成開口部26；在此外周，設有接合用之凸緣部28。處理容器24，係藉圓筒體狀之斷熱材32來掩蓋；以形成加熱爐；該圓筒體狀斷熱材32係在內側設有作為加熱手段用之加熱器30。

在處理容器24之下部側壁，設有分別貫穿起來之用來

導入氫之氫導入噴嘴34，及用來導入氧之氧導入噴嘴36。
各噴嘴34，36，係沿著處理容器24之內側壁而延伸至天花
板部，依其需要將各氣體分別從天花板部一面控制流量一
面予以噴出。又，在處理容器24之下部側壁，設有一在形
5 成絕緣物之CVD膜時使用的，用來導入
TEOS(tetraethylorthosilicate)/O₃之貫穿狀噴嘴37(TEOS與
O₃雖從不同之噴嘴供給，此圖乃用一個噴嘴表示)。此等之
噴嘴34，36，37，係連接於氣體供給部33。

在處理容器24之下部側壁，形成有較為大口徑之排氣
10 口38；此排氣口38係連接於含有排氣泵等之排氣部39。藉
由此排氣部39，排出處理容器24內之氬圍氣同時，可設定
成給定之真空度。

處理容器24之凸緣部28之最外周，係由例如不銹鋼製
之底板40所支持著，以便保持處理容器24之全體。處理容
15 器24之下端部之開口部26，係被作成可藉石英製或不銹鋼
製之罩部44來開閉；其中，該罩部44可藉一由例如船升降
機所成之升降機構來升降。在罩部44上，透過保持筒48，
載置有以給定之間距將半導體基板W載置成多段之石英製
支持船46。支持船46，係在罩部44之升降下，對於處理容
20 器24內負載或卸載。又，可將支持船46作成旋轉或不旋轉。

縱型熱處理裝置2之全體動作，係按照預先設定於控制
部CONT之程式來控制，在控制部CONT之控制下，熱處理
裝置22內，例如，以如下之樣態來進行給定之處理。

首先，在使升降機構42下降之狀態下，將半導體基板

W載置於支持船46。例如，在支持船46，可多階段地載置50～100張左右之8吋晶圓。又，此等之半導體基板W，係如後述，處於已經由前工程完成給定處理之狀態。其次，使升降機構42上升驅動，藉此與罩部44一起使支持船46上升，從處理容器24之下端開口部26向內部裝入。最後，藉由罩部44氣密地關閉處理容器24之下端開口部26，將處理容器24內加以密閉。

接著，升高加熱器30之溫度，把半導體基板W升溫至給定之製程溫度。又，一面排除處理容器24內之空氣，一面依其需要控制例如氫氣體和氧氣體之流量中將之流出。如此進行之後，一面將處理容器24內之製程壓力維持於給定之壓力，一面進行給定之熱處理。此熱處理裝置22，實際上，變成連續進行後述之慢圓工程及表面氧化工程。更且，此熱處理裝置22，繼此工程之後，也連續進行絕緣物之CVD膜形成工程。

接著，參考第1～3圖來說明有關本發明實施形態之半導體製造方法(包含元件分離區域之形成方法、及半導體基板之處理方法，這些方法均在控制部CONT之控制進行。第2A～2H圖為工程順序斷面圖，係按照工程順序顯示有關本發明實施形態之半導體裝置製造方法(包含元件分離區域之形成方法、及半導體基板之處理方法)。第3圖為一圖表，係顯示使用第1圖所示之熱處理裝置來進行之處理工程的溫度變化。

首先，如第2A圖所示，將由矽氧化膜等所成之第一絕

緣膜12，及由矽氮化膜等所成之第二絕緣膜14，按照此順序層合形成於由矽或化合物半導體所成之半導體基板W之表面。又，第一絕緣膜12及第二絕緣膜14，並不限定於上文所述者，例如也可使用氧氮化膜等作為第一絕緣膜，又，
5 也可使用氧氮化膜等作為第二絕緣膜14。

其次，如第2B圖所示，藉蝕刻來形成從第二絕緣膜14之表面至半導體基板W中之溝渠(溝部)16，以對應於成為元件分離區域之部分。在此處，例如使用電漿來蝕刻第一及第二絕緣膜12，14，及半導體基板W，藉此形成所需圖案
10 之溝渠16。此溝渠16之寬度L1為，例如大致0.1 μ m左右。

接著，將在這種平面上形成有溝渠16之半導體基板W，多數張收容於第1圖中所說明的熱處理裝置22之處理容器24內。然後，首先，將如第2C圖所示之慢圓工程(第一熱處理)RS施予該半導體基板W，進而在處理容器24內連續施行如第2D圖所示之表面氧化工程(第二熱處理)OS。進而，
15 將後述絕緣物之CVD膜形成工程，作為第二熱處理來進行也可。如第2C及2D圖所示，此等工程，係在元件區域上留下第一及第二絕緣膜12，14之狀態下進行者。

如第3圖所示，具體言之，在上述慢圓工程RS時，將半導體基板W，導入於例如加熱至300 $^{\circ}$ C左右之處理容器24內(裝載)，與此同時，開始導入氫氣體於處理容器24內。然後，使該半導體基板W之溫度急激地升溫至850 $^{\circ}$ C左右，進而以此狀態放置不處理5分鐘，使半導體基板W之溫度穩定化。
20 又，將製程壓力維持於例如1 kpa左右。

接著，若基板溫度已穩定的話，將此半導體基板W之溫度升溫至高於850°C且低於1050°C之溫度範圍內，例如1000°C。藉此，完成慢圓工程RS。又，如後所述，若使半導體基板W之溫度升溫至1000°C時，只將半導體基板W瞬間性地曬成此溫度，就在半導體基板W之材料表面熱性地產生原子之遷移，使表面成流動性。藉此，如第2C圖所示，使成為溝渠16之邊緣的基板表面隅角部10帶有給定曲率之慢圓，完成慢圓工程RS。此時之氫氣體流量，雖依處理容器24之容量而有所不同，但大約為2~30公升/分左右。

如此進行之後，若完成了慢圓工程，即，半導體基板W之溫度達到了此時之製程溫度即1000°C時，接者，繼續向表面氧化工程OS移轉。在此表面氧化工程OS時，維持半導體基板W之溫度，即1000°C。又，同時供給氫及氣氧體以作為製程氣體；各氣體之流量則氫為1公升/分、氧為2公升/分左右。製程壓力係設定於133Pa(1 Torr)以下，1.33 Pa(0.01 Torr)以上之非常低之壓力。

即，此表面氧化工程OS，係藉由所謂低壓活性種氧化處理(LPRO: Low Pressure Radical Oxidation)來進行(例如，記載於USP 6,599,845)。當低壓活性種氧化處理時，藉由氧活性種及羥基活性種來產生水蒸氣，藉此均一地氧化半導體基板之表面，具體言之，均一地氧化被曬在溝渠16內面之矽面。其結果，形成薄的由SiO₂所成之保護氧化膜49，例如，若進行6分鐘左右之處理時，被形成為6nm左右之厚度。可藉該保護氧化膜49，來進行因第2B圖所示之電

漿蝕刻而受到損傷之溝渠16內面之保護。此時之各氣體之供給量，製程溫度，製程壓力，可在可進行低壓活性種氧化處理之範圍內變更各種之供給量，製程溫度，製程壓力。

如此進行之後，表面氧化工程OS一終了，即從處理容器24卸載該半導體基板W向外取出。其次，使用同一處理裝置或另外之處理裝置，對於此半導體基板W，例如施行電漿CVD處理，HDP處理(High Density Plasma)處理，TEOS/O₃處理，藉此進行埋填工程。此時，如第2E圖所示，使用例如由矽氧化物所成之絕緣物50來埋填溝渠16內，同時在基板表面之全面(即，也在元件區域上)形成此絕緣物50之堆積膜。

若像這樣完成了埋填工程，則接著進行如第2F圖所示之蝕刻處理或CMP處理，削去絕緣物50之堆積膜，直到第二絕緣膜14之表面露出為止。由於絕緣物50之堆積膜為矽氧化膜，而第二絕緣膜14為矽氮化物，所以在兩材料間獲得充份大之蝕刻選擇比。藉此，使在第二絕緣膜14之位置停止對於絕緣物50之堆積膜之蝕刻，變得容易。

接著，如第2G圖所示，藉由蝕刻處理，依次除去元件區域上之絕緣物50之堆積膜、第二之絕緣膜14、及第一絕緣膜12。此時，絕緣物50之上端也被削去一點。在此處，元件區域，便由填滿有絕緣物50之溝渠16所成之元件分離區域所劃區且電分離。

接著，如第2H圖所示，從元件區域之露出表面至隅角部10之範圍，依次以給定之圖案形成閘絕緣膜6及閘極8。

其次，將由給定形狀之閘絕緣膜6及閘極所成之閘構造作為遮罩，將雜質擴散於元件區域，藉此在元件區域之表面內形成源極及汲極層(未圖示)。如此進行了之後，完成MOS電晶體(半導體裝置)52(第2H圖係顯示通道寬度方向)。

5 於這種半導體裝置52，如第2C圖所示，進行慢圓處理，以便成為溝渠16邊緣之基板表面的隅角10具有慢圓形狀。因此，形成於此上之閘氧化膜(第2H或第10圖參考)不會局部地變薄，可抑制漏電流。又，在溝渠16之內面，並不需要形成如第9C圖所說明之厚襯裏氧化膜18，所以可將此溝
10 渠16內不產生空隙下充份填滿下去。又，示於第2D圖之保護膜49由於其膜厚遠薄於襯裏氧化膜18，而不會給溝渠16之寬度L1(請參照第2B圖)很大之影響。

其次，說明就慢圓隅角部10(如第2C圖所示)之工程中的製程條件進行之評估試驗。

15 第4及5圖為圖表，係顯示隅角部慢圓工程之評估試驗中所使用的半導體基板之溫度變化。第6圖為一圖表，係顯示隅角部慢圓工程中之製程溫度與製程壓力之關係的評估結果。第7A~7C圖為模式圖，係顯示溝渠之形狀變化的狀態。又，於第6圖中，○符號係表示良好之結果，而×符號
20 即表示不良之結果。

依照此評估，在850°C~1050°C之範圍內每50°C變更了各種之製程溫度(到達最高值)。又，也在0.05 kpa~30 kpa之範圍內變更了各種之製程壓力，與前述同樣也只流送氫氣體，以作為製程氣體。

關於半導體基板W之溫度，進行了如下述之操作。即，
如第4圖所示，將半導體基板W導入於預先加熱至300℃左
右之處理容器24(請參照第1圖)。將之急激地升溫至850℃，
然後為了溫度穩定化而以此溫度放置了5分鐘左右。其後，
5 將此半導體基板W之溫度升溫至850℃～1050℃範圍內之
各種到達最高值，之後，立即(瞬時間)使之降溫。半導體基
板W之降溫後，觀察了溝渠16之隅角部10等之表面。

又，繼續流送氫氣體，直到基板溫度降至300℃左右為
止。繼續流送氫氣體之理由，係在於防止矽原子從矽表面
10 脫離之脫離現象。如果基板在高溫狀態下停止氫氣體之供
給的話，處理容器內便成為過度之高真空而使矽原子從矽
表面脫離。

此評估實驗之結果，如第6圖所示，當製程溫度為850
℃時，與製程壓力無關地未獲得良好之效果。此理由，應
15 在於850℃時，加熱溫度過低而未產生充份之遷移之故。在
此情況下，如第7A圖所示，溝渠16之隅角部10之形狀被維
持成具有稜角。

又，當製程溫度為1050℃時，也與製程壓力無關地未
獲得良好之結果。此理由，應在於1050℃時，加熱溫度過
20 高而產生過多之遷移，以致促進流動化之故。在此情況下，
如第7C圖所示，溝渠16之隅角部10之形狀雖帶慢圓狀，但
在溝渠16內之底部卻產生了向下側擴廣之大空洞54。這種
空洞54，由於會成為產生空隙之原因而不適宜。

一方面，當製程溫度為950℃且製程壓力為0.05 kpa～

10 kpa時，及製程溫度為975°C及1025°C且製程壓力為0.05 kpa~20 kpa時，獲得了良好之結果。即，在此等之情況時，如第7B圖所示，在溝渠16之隅角部10形成了適當之慢圓，而且，也未產生如第7C圖所示之大空洞54，所以判明了其為最恰當之範圍。

又，當製程溫度為950°C且製程壓力為20 kpa時，而且製程溫度為975°C及1025°C且製程力為30 kpa時，在隅角部10並未形成適當之慢圓。

當製程溫度為900°C且製程壓力為0.05 kpa及0.1 kpa時，如第7B圖所示，隅角部10雖成為適當之慢圓形狀，但其表面卻出現了顯眼的表面粗糙。因此，此製程條件雖非為最佳，但判明了此為可視為在隅角部10形成慢圓形狀之基本製程條件。

又，當製程溫度為900°C且製程壓力為1 kpa時，如第7A圖所示，對溝渠16之隅角部10之形狀並未有變化，所以未形成慢圓。在此情況時，如第5圖，以900°C放置20分鐘，結果如第7B圖所示，判明了在溝渠16之隅角部10形成適當之慢圓。又，如考慮基板處理之容許能力的話，此放置之20分鐘為界限值。

又，當製程溫度為900°C且製程壓力為5 kpa及10 kpa時，儘管以其時之溫度放置20分鐘，在隅角部10也未形成慢圓。又，按現狀之熱處理裝置，由於一面供給氫氣體一面可真空抽吸之最低限度之壓力為0.01 kpa左右，所以此處理之下限之製程壓力為0.01 kpa。

- 藉由以上之結果，於隅角部10之慢圓工程中，判明了可適宜地設定以下之條件。即，得將製程溫度 T 設定於 $850^{\circ}\text{C} < T < 1050^{\circ}\text{C}$ ，將製程壓力 P 設定於 $0.01 \text{ kpa} < P < 30 \text{ kpa}$ 。更佳者，得將製程溫度 T 設定於 $900^{\circ}\text{C} \leq T \leq 1025^{\circ}\text{C}$ ，
- 5 將製程壓力 P 設定於 $0.05 \text{ kpa} \leq P \leq 20 \text{ kpa}$ 。具體言之，於第6圖中，附有○符號之部分，成為表示充要條件之範圍。又，如第2C及2D圖所示，於藉隅角部10之慢圓工程及氧化來形成保護膜49之工程中，將基板 W 放置於最高溫度之合計時間，設定於1~15分，最好設定於1~5分。
- 10 又，用於熱處理之熱處理裝置並不限定第1圖中所示者，也可使用兩層管式之處理容器，或張片式之熱處理裝置。又，半導體基板之尺寸，可為6吋、8吋、12吋、或其他尺寸之任一種。

[產業上之可利用性]

- 15 若依上述實施形態之半導體裝置之製造方法(元件分離區域之形成方法、及半導體基板之處理方法包括在內)，則儘管將溝渠之寬度弄窄，也不會崩毀溝渠之溝形狀，可將成為溝渠邊緣之基板表面之隅角部成形為充份之慢圓。

【圖式簡單說明】

- 20 第1圖為一概略斷面圖，係顯示一用來實施有關本發明實施形態之半導體裝置之製造方法。

第2A~2H圖為工程順序斷面圖，係按照工程順序顯示有關本發明實施形態之半導體裝置的製造方法(包含元件分離區域之形成方法、及半導體基板之處理方法)。

第3圖為一圖表，係顯示使用第1圖所示之熱處理裝置來進行之處理工程的溫度變化。

第4圖為一圖表，係顯示慢圓隅角部工程之評估試驗中所使用的半導體基板之溫度變化。

5 第5圖為一圖表，係顯示慢圓隅角部工程之評估試驗中所使用的半導體基板之另一溫度變化。

第6圖為一圖表，係顯示慢圓隅角部工程中之製程溫度與製程壓力之關係的評估結果。

10 第7A～7C圖為模式圖，係顯示溝渠之形狀變化之狀態。

第8圖為一放大斷面圖，係顯示習知溝渠絕緣構造。

第9A～9F圖為將習知半導體基板處理方法按照工程順序表示之斷面圖，此方法係用來使一成為元件分離區域溝渠之邊緣的隅角部具有慢圓形狀。

15 第10圖為一放大斷面圖，係顯示進行了第9A～9F圖所示之處理方法後，最後所形成的習知溝渠絕緣構造。

【圖式之主要元件代表符號表】

2…絕緣物	30…加熱器
4…區域	32…圓筒體狀斷熱材
6…閘氧化膜	33…氣體供給部
8…閘極	34,36,37…噴嘴
10…隅角部	38…排氣口
12…第一絕緣膜	39…排氣部
14…第二絕緣膜	40…底板
16…溝渠	42…升降機構
18…襯裏氧化膜	44…罩部
18A…曲面部	46…支持船
20…矽氧化膜	48…保持筒
22…處理裝置	49…氧化膜
24…處理容器	50…絕緣物
26…開口部	52…半導體裝置
28…凸緣部	W…基板

伍、中文發明摘要：

半導體之處理方法，包含有：溝渠形成工程，其係蝕刻基板(W)以在基板之表面內形成溝渠；隅角部圓角工程，其係藉著加熱基板而將位於溝渠入口之基板隅角部弄圓。隅角部慢圓工程包含有第一熱處理，即，使用將製程溫度設定於 $850^{\circ}\text{C} < T < 1050^{\circ}\text{C}$ ，及將製程壓力P設定於 $0.01\text{ kpa} < P < 30\text{ kpa}$ 之氫氣體氛圍氣來進行熱處理。

陸、英文發明摘要：

The method of processing semiconductor substrate of the present invention comprises: a step of forming a trench in a surface of a substrate by etching the substrate; and a step of rounding the corner of the substrate located at the entrance of the trench by heating the substrate. The corner rounding step includes a first heat treatment that is performed in a hydrogen gas atmosphere with a process temperature T set to be $850^{\circ}\text{C} < T < 1050^{\circ}\text{C}$ and a process pressure set to be $0.01\text{kpa} < P < 30\text{kpa}$.

拾、申請專利範圍：

1. 一種用來處理半導體基板之方法，包含有：

溝渠形成工程，係將前述基板加以蝕刻以在前述基板之表面內形成溝渠；及

- 5 隅角部慢圓工程，係對於前述基板施行熱處理，藉此慢圓位於前述溝渠入口之前述基板的隅角部，其中，前述隅角部慢圓工程，包含有以氫氣體氛圍氣來進行之第一熱處理，而該氫氣體氛圍氣係將製程溫度 T 設定於 $850^{\circ}\text{C} < T < 1050^{\circ}\text{C}$ ，並將製程壓力 P 設定於 $0.01\text{ kpa} < P < 30\text{ kpa}$ 者。
- 10

2. 一種元件分離區域之形成方法，其係用來劃區元件區域於半導體基板上，包含有：

製程絕緣膜形成工程，係將製程絕緣膜形成於前述基板上；

- 15 溝渠形成工程，係藉由蝕刻形成從前述製程絕緣膜之表面至前述基板中之溝渠，以對應於前述元件分離區域；及

- 隅角部慢圓工程，係在前述元件區域上留下前述製程絕緣膜，以此狀態對於前述基板施行熱處理，藉此將位於前述溝渠與前述元件區域之境界的前述基板之隅角部加以慢圓，其中，前述隅角部慢圓工程，包含有以氫氣體氛圍氣來進行之第一熱處理，而該氫氣體氛圍氣係將製程溫度 T 設定於 $850^{\circ}\text{C} < T < 1050^{\circ}\text{C}$ ，並將製程壓力 P 設定於 $0.01\text{ kpa} < P < 30\text{ kpa}$ 者；
- 20

第二熱處理工程，係在前述第一熱處理後，接著一面加熱前述基板，一面氧化前述基板，藉此用保護氧化膜來被覆前述溝渠內之表面；

5 絕緣物堆積膜形成工程，係在前述元件區域上留下前述製程絕緣膜，以此狀態在前述溝渠內及前述元件區域上形成絕緣物之堆積膜；及

10 露出表面取得工程，係除去前述元件區域上之前述堆積膜及前述製程絕緣膜，藉此在前述溝渠內留下埋填之絕緣物，同時在前述元件區域取得前述基板之露出表面。

3. 一種在鄰接於元件分離區域之元件區域上具有閘構造的半導體裝置之製造方法；包含有：

製程絕緣膜形成工程，係在成為前述半導體裝置之基板的半導體基板上形成製程絕緣膜；

15 溝渠形成工程，係藉由蝕刻形成從前述製程絕緣膜之表面至前述基板中之溝渠，以對應於前述元件分離區域；

20 隅角部慢圓工程，係對於前述基板施行熱處理，藉此將位於前述溝渠與前述元件區域之境界的前述基板之隅角部加以慢圓，其中，前述隅角部慢圓工程，包含有用氫氣體氛圍氣來進行之第一熱處理，而該氫氣體氛圍氣係將製程溫度 T 設定於 $850^{\circ}\text{C} < T < 1050^{\circ}\text{C}$ ，並將製程壓力 P 設定於 $0.01\text{ kPa} < P < 30\text{ kPa}$ 者；

第二熱處理工程，係在前述第一熱處理後，接著一

面加熱前述基板，一面氧化前述基板，藉此用保護氧化膜來被覆前述溝渠內之表面；

絕緣物形成工程，係將埋填絕緣物形成於前述溝渠內；

- 5 露出表面取得工程，係待形成了前述埋填絕緣物之後，於前述元件區域取得前述基板之露出表面；及

 開絕緣膜及閘極形成工程，係從前述露出表面至前述隅角部之區段，依次形成閘絕緣膜及閘極。

4. 如申請專利範圍第1至3項中任一項所述之方法，其中：
10 前述製程溫度 T 為 $900^{\circ}\text{C} \leq T \leq 1025^{\circ}\text{C}$ ，而且前述製程壓力 P 為 $0.05 \text{ kpa} \leq P \leq 20 \text{ kpa}$ 。

5. 如申請專利範圍第1項所述之方法，其中：
 前述方法更包含有第二熱處理施行工程，其係在前述第一熱處理後，接著一面加熱前述基板一面氧化前述
15 基板，藉此進行用保護氧化膜被覆前述溝渠內表面之第二熱處理。

6. 如申請專利範圍第2，3或5項所述之方法，其中：
 前述第二熱處理，係藉把製程壓力設定於 133 Pa 以下之氧及氫之混合氣體氛圍氣來進行。

- 20 7. 如申請專利範圍第3項所述之方法，其中：
 前述隅角部慢圓工程，係以留下前述製程絕緣膜於前述元件區域上之狀態進行；

 前述埋填絕緣物形成工程，係以留下前述製程絕緣膜於前述元件區域上之狀態，將絕緣物之堆積膜形成於

前述溝渠內及前述元件區域上之後，除去前述元件區域上之前述堆積膜及前述製程絕緣膜之方式進行。

8. 如申請專利範圍第2或7項所述之方法，其中：

5 前述第一及第二熱處理，及形成前述絕緣膜之堆積膜之處理，係在同一處理室內進行。

9. 一種半導體基板之熱處理裝置，包含有：

處理室，係用以收納前述基板；

支持構件，係用以支持前述基板於前述處理室內；

10 加熱器，係用以加熱前述處理室內所收納的前述基板；

氣體供給系統，係用以供給處理氣體於前述處理室內；

排氣系統，係用以排出前述處理室內之空氣；

控制器，係用以控制處理裝置之動作；其中：

15 前述控制器係被設定成，對於具有溝渠之狀態的前述基板，在前述處理室內連續實行第一熱處理及第二熱處理，前述溝渠係形成在前述基板之表面內；

20 前述第一熱處理，係用氫氣體氛圍氣來進行，藉此將位於前述溝渠入口的前述基板之隅角部加以慢圓者，其中，該氫氣體氛圍氣係將製程溫度 T 設定於 $850^{\circ}\text{C} < T < 1050^{\circ}\text{C}$ ，並將製程壓力 P 設定於 $0.01\text{ kpa} < P < 30\text{ kpa}$ 者；

前述第二熱處理，係一面加熱前述基板，一面氧化前述基板，藉此用保護氧化膜來被覆前述溝渠內之表面

者。

10. 如申請專利範圍第9項所述之裝置，其中：


前述製程溫度 T 為 $900^{\circ}\text{C} \leq T \leq 1025^{\circ}\text{C}$ ，而前述製程壓力 P 即為 $0.05 \text{ kpa} \leq P \leq 20 \text{ kpa}$ 。

5 11. 如申請專利範圍第9項所述之裝置，其中：


前述第二熱處理，係用一將製程壓力設定於 133 Pa 以下之氧及氫之混合氣體氛圍氣來進行。

12. 如申請專利範圍第9項所述之裝置，其中：


10 前述控制器係被設定成，待前述第二熱處理後，在前述處理室內實行用來形成絕緣物之堆積膜於前述溝渠內之處理。




第 1 圖




第 2A 圖




第 2E 圖




第 2B 圖




第 2F 圖




第 2C 圖




第 2G 圖




第 2D 圖




第 2H 圖




第 3 圖




第 4 圖




第 5 圖




第 7A 圖




第 7B 圖




第 7C 圖




第 6 圖




第 8 圖




第 10 圖




第 9A 圖




第 9D 圖




第 9B 圖



第 9E 圖



第 9C 圖



第 9F 圖