



(12) 发明专利

(10) 授权公告号 CN 1961259 B

(45) 授权公告日 2010.06.16

(21) 申请号 200580017198.3

H01L 21/00(2006.01)

(22) 申请日 2005.03.30

(56) 对比文件

(30) 优先权数据

US 6407443 B2, 2002.06.18, 全文.

10/817,729 2004.04.02 US

US 4701366, 1987.10.20, 说明书第3栏第9

(85) PCT申请进入国家阶段日

行至第6栏第12行,附图1a-1c.

2006.11.27

审查员 张中青

(86) PCT申请的申请数据

PCT/US2005/011129 2005.03.30

(87) PCT申请的公布数据

W02005/096351 EN 2005.10.13

(73) 专利权人 惠普开发有限公司

地址 美国德克萨斯州

(72) 发明人 P·科尼洛维奇 P·马蒂洛维奇

J·斯塔斯亚克 N·希鲁科瓦鲁

(74) 专利代理机构 中国专利代理(香港)有限公
司 72001

代理人 曾祥菱 王忠忠

(51) Int. Cl.

G03F 7/00(2006.01)


权利要求书 2 页 说明书 11 页 附图 19 页

(54) 发明名称

超晶格的制造和使用

(57) 摘要

本公开涉及用于制造和使用超晶格 1600 的系统和方法。可通过在脊 902 上设置交替的材料层 1302 和 1304 以及除去一些交替的层来让边缘 1504 和 1506 曝光来制造超晶格 1600。这些暴露的边缘 1504 和 1506 的长度和曲率几乎是任意的。可以用这些边缘 1504 和 1506 来制造纳米级宽度的弯曲线 1902。



1. 一种用于形成超晶格的方法,包括:

将衬底 (302) 上的表面层 (304) 整形成沿长轴延伸的细长脊 (902),所述脊 (902) 沿所述长轴是非直线的,并包括具有倾斜侧壁 (904) 和顶部 (906) 的横截面;

在脊 (902) 上设置厚度处于 1 和 100 纳米之间的、由两种或更多种材料构成的交替层 (1302、1304);和

从所述脊 (902) 的所述顶部 (906) 除去所述交替层 (1302、1304),以暴露出所述交替层 (1302、1304) 的边缘 (1504、1506)。

2. 如权利要求 1 所述的方法,其中,所述整形动作包括:

在所述衬底 (302) 的所述表面层 (304) 上设置光刻胶层 (402);

使所述光刻胶层 (402) 的一部分暴露在辐射中,以便在所述光刻胶层 (402) 中创建非直线图案 (602);

除去所述光刻胶层 (402) 的未形成图案的部分;

改变所述非直线的、形成图案的光刻胶层 (602) 的侧壁 (604) 的坡度;和

蚀刻所述非直线的、形成图案的光刻胶层 (602) 和表面层 (304),以除去所述非直线的、形成图案的光刻胶层 (602) 与表面层 (304) 的一些部分,以便创建具有为倾斜的侧壁 (904) 的所述非直线脊 (902)。

3. 如权利要求 1 所述的方法,其中,所述整形动作包括:

用与所述细长脊 (902) 对应的模压印所述表面层 (304),以对表面层 (304) 进行整形,使其包含所述细长脊 (902)。

4. 如权利要求 1 所述的方法,其中,所述整形动作包括:

将电子束施加在所述表面层 (304) 上,以对表面层 (304) 进行整形,使其包含所述细长脊 (902)。

5. 如权利要求 1 所述的方法,还包括:

在交替层 (1302、1304) 的其中之一的一个或多个所述暴露的边缘 (1504、1506) 上形成非直线 (1702、1902) 的阵列 (1800、1900)。

6. 一种超晶格,包括:

多个交替层,包括由第一材料形成的第一交替层 (1302) 和由第二材料形成的第二交替层 (1304),所述多个交替层 (1302、1304) 具有暴露所述多个交替层 (1302、1304) 的边缘 (1504、1506) 的表面,并且所述多个交替层设置在细长脊上;

所述第一材料层 (1302) 的各个边缘 (1504) 中的至少两个边缘的宽度处于 1 和 100 纳米之间,并沿它们的长度弯曲,同时彼此平行。

7. 如权利要求 6 所述的超晶格,其中,所述第一材料层 (1302) 的所述至少两个边缘 (1504) 之间的间距处于 1 和 100 纳米之间。

8. 如权利要求 6 所述的超晶格,其中,所述第一材料是导电的,而所述第二材料是绝缘的。

9. 如权利要求 6 所述的超晶格,其中,所述第一材料层 (1302) 的边缘 (1504) 和所述第二材料层 (1304) 的边缘 (1506) 在所述表面处是偏移的。

10. 如权利要求 6 所述的超晶格,还包括至少两个附加的边缘 (1504),该两个附加的边缘 (1504) 具有弯曲的长度,并相互平行,但它们不与所述至少两个边缘 (1504) 的长度平

行。

超晶格的制造和使用

技术领域

[0001] 本发明涉及超晶格的制造和使用。

背景技术

[0002] 细线阵列已在大量的器件中得到使用,并且,已发现它们特别适于在小的或结构紧凑的计算机器件(如传感器、存储器件和逻辑芯片)中使用。

[0003] 为满足对细线阵列的需求,已利用光刻法来创建细线阵列。但是,随着计算机器件变得越来越小,这些阵列中的线需要变得更细,且它们之间的间隔需要变得更小。迄今为止,尚未证明光刻法足以建立非常细的和间隔小的线阵列。

[0004] 为满足对线更细的细线阵列的需求,已使用两种方法来创建这些阵列。这些方法中的一种方法使用蚀刻的、线性分层(linear layered)的超晶格作为压印光刻的模。而另一种方法使用蚀刻的、线性分层的超晶格和物理汽相淀积来制造直线式的细线阵列。

[0005] 在美国专利 6407443 中描述了蚀刻的、线性分层的超晶格压印光刻的一个实例。该压印光刻的实例包括连续的剥离(lift-off)加工,而这可能会最终限制其加工能力。它也使用了纳米压印步骤,迄今为止,该步骤尚未在生产环境中得到持续的和成功的使用。

[0006] 当前的物理汽相淀积使用原子束来将材料直接淀积在蚀刻的、线性分层的超晶格的表面上。然后,将该淀积材料物理地转移到衬底上。但是,该方法往往产生具有不规则截面的导线,这可能会形成各种结构和使用方面的困难。当前的物理汽相淀积也要求在超高真空("UHV")中进行加工,而这样做成本较高,且可能限制与 UHV 加工不兼容的材料的使用。

[0007] 这些当前的超晶格既具有线性的材料层,又用来创建直线式的细线阵列。这便进一步限制了用当前这些超晶格创建的阵列的有用性,因为许多小的或结构紧凑的计算机器件更适于非直线的线阵列。

[0008] 因此,需要找到一种用于制造线条更细的线阵列的技术,该技术允许生产非直线、成本更低、更容易进行再生产,且对生产而言更为友好。

发明内容

[0009] 一种用于形成超晶格的方法,包括:将衬底上的表面层整形成沿长轴延伸的细长脊,所述脊沿所述长轴是非直线的,并包括具有倾斜侧壁和顶部的横截面;在脊上设置厚度处于 1 和 100 纳米之间的、由两种或更多种材料构成的交替层;和从所述脊的所述顶部除去所述交替层,以暴露出所述交替层的边缘。

[0010] 一种超晶格包括:多个交替层,包括由第一材料形成的第一交替层和由第二材料形成的第二交替层,所述多个交替层具有暴露所述多个交替层的边缘的表面;所述第一材料层的各个边缘中的至少两个边缘的宽度处于 1 和 100 纳米之间,并沿它们的长度弯曲,同时彼此平行。

附图说明

- [0011] 图 1 的框图示出了一种能执行用于形成和使用超晶格的方法的示范性系统；
- [0012] 图 2 的流程图示出了一种在衬底上形成一个或多个脊的示范性方法；
- [0013] 图 3 示出了一种示范性衬底和表面层的截面图以及厚度和宽度尺寸；
- [0014] 图 4 示出了一种示范性衬底、表面层和可形成图案的层的截面图；
- [0015] 图 5 示出了一种示范性衬底、表面层、可形成图案的层、光刻掩模的和辐射的截面图；
- [0016] 图 6 示出了一种示范性衬底、表面层和可形成图案的层中的图案的截面图；
- [0017] 图 7 示出了一种示范性衬底、表面层和可形成图案的层（具有经过改变的侧壁）中的图案的截面图；
- [0018] 图 8 示出了一种示范性衬底、蚀刻剂和经过部分蚀刻的表面层以及可形成图案的层（具有经过改变的侧壁）中的图案的截面图；
- [0019] 图 9 示出了一种示范性衬底以及具有侧壁和顶部的脊的截面图；
- [0020] 图 10 示出了一种示范性衬底以及具有侧壁和顶部的脊的三维视图；
- [0021] 图 11 示出了一种示范性衬底、脊、圆形脊和 Z 字形脊的俯视图；
- [0022] 图 12 是一种用于在具有脊的衬底上制造超晶格的示范性方法的流程图；
- [0023] 图 13 示出了一种示范性衬底、具有侧壁和顶部的脊以及两种交替的材料层的截面图；
- [0024] 图 14 示出了一种示范性衬底、具有侧壁和顶部的脊、两个交替材料层、填充层和停止层的截面图；
- [0025] 图 15 示出了一种示范性衬底、具有侧壁的脊、两个交替材料层和交替材料层的暴露的边缘的截面图；
- [0026] 图 16 示出了一种示范性衬底、脊、圆形脊、Z 字形脊以及交替材料层的暴露的边缘的俯视图；
- [0027] 图 17 的三维视图示出了超晶格（具有偏移的暴露边缘）的示范性小片与示范性的具有带电物体的带电浴（charged bath）；
- [0028] 图 18 的三维视图示出了超晶格（具有偏移的暴露边缘）的示范性小片和在这些偏移的暴露边缘内收集的线阵列的示范性部分；
- [0029] 图 19 的三维视图示出了超晶格（不具有偏移的边缘）的示范性小片和某些暴露的边缘上的线阵列的示范性部分；
- [0030] 图 20 示出了管芯上的弯曲的或非直线的示范性纳米线阵列的俯视图；
- [0031] 图 21 示出了超晶格上的示范性的线阵列以及阵列衬底；和
- [0032] 图 22 示出了阵列衬底上的示范性的线阵列。
- [0033] 在整个公开和附图中，相同的附图标记表示类似的部件和特征。

具体实施方式

[0034] 以下公开描述了制造和使用超晶格的不同方法。所公开的系统和方法能形成具有若干个层的超晶格，且这些层具有几乎任意长度和曲率的暴露边缘。可以用这些边缘来制造宽度和间隔为纳米量级、微米量级和中间量级及这些量级的组合的弯曲的和非直线的线

阵列。所述的系统和方法也允许超晶格具有若干边缘和相应的线阵列,这些线非常窄,且间隔较小,但同时长度也非常长。

[0035] 所公开的系统和方法在相当大的程度上提供了优于许多现有技术解决方案的优点。这些优点可以包括精确控制超晶格中的各层和线阵列的尺寸(如层或线的长度、宽度、间隔、曲线或图案)以及层和线的数目。采用所公开的系统和方法,可以创建几乎任意图案的纳米宽度的线阵列,这样,便有可能使得采用这些线阵列的器件性能更好、速度更快和尺寸更小。

[0036] 在阐述用于形成和使用超晶格的各种方法之前,描述了一种能实现遵循这些方法的动作的系统。

[0037] 示范性平台

[0038] 图 1 示出了平台 100 的一个实施例,可以用该平台来执行以下阐述的用于形成和使用超晶格的方法。平台 100 包括计算机/控制器 102 和加工部分 104。

[0039] 计算机/控制器 102 包括中央处理单元(CPU)106、存储器 108、输入/输出(I/O)电路 110 和支持电路 112。CPU 106 是通用计算机,当通过执行包含在存储器 108(未示出)中的软件对其进行编程时,该 CPU 变成了控制加工部分 104 的硬件部件的专用计算机。存储器 108 可包括只读存储器、随机存取存储器、可拆卸存储器、硬盘驱动器或任何形式的数字存储器件。I/O 电路 110 包括众所周知的用于输出信息的显示器、键盘、鼠标、跟踪球或其他允许对计算机/控制器 102 进行编程的输入器件。上述显示器允许用户确定由加工部分 104 完成的加工(包括由该加工部分 104 中的相关机器人行为)。支持电路 112 在业内是众所周知的,并包括诸如高速缓存、时钟、电源等类似电路。

[0040] 存储器 108 包含控制软件,当由 CPU 106 执行时,该软件使得计算机/控制器 102 能以数字方式控制加工部分 104 的各种部件。结合图 2 和图 12 详细描述了由该控制软件实施的加工。

[0041] 在另一个实施例中,计算机/控制器 102 可以是模拟的。例如,可以使用能控制那些由加工部分 104 执行的加工的专用集成电路。

[0042] 加工部分 104 可包括各种加工室 114,通常,使用机器人机构 116,可以将各种衬底和/或超晶格在这些加工室之间进行转移。该加工的细节随以下描述的不同方法而不同。

[0043] 用于形成脊的示范性方法

[0044] 图 2 示出了用于在衬底上形成一个或多个脊的示范性方法的流程图 200。可以用这些脊和衬底来协助创建超晶格(下面将对此作更详细描述)。将该图和以下的图示出为一系列表示由平台 100 执行的操作或行为的框。然而,可以通过任何合适的机器人、人、硬件、软件、固件或它们的组合来实现由这些图表示的方法。在软件和固件的情况下,它们表示实施成可以由一个或多个处理器执行的、存储在存储器中的计算机可执行指令的若干组操作。

[0045] 在框 202 处,平台 100 在衬底上设置表面层。可以用该表面层形成若干个脊,且可以用这些脊来协助形成超晶格。平台 100 可以设置各种不同材料和厚度的表面层。

[0046] 图 3 示出了衬底 302 和表面层 304 的实例的截面图。衬底 302 可以很小,小至纳米量级,也可以相当大,大至若干厘米。在该截面图中,示出了衬底 302 和表面层 304 的宽度和厚度尺寸。

[0047] 在一种实施方式中,表面层 304 是可以蚀刻的。在另一种实施方式中,它是可塑的。表面层 304 可包括氧化物(如等离子体增强的化学气相淀积(PECVD)氧化物)、氮化物、正硅酸乙酯(TEOS)或低应力 TEOS。当选定采用适当的蚀刻速率时,可以蚀刻表面层 304,以创建以下所述的不同形状的脊。

[0048] 在框 202 的另一种实施方式中,平台 100 设置了厚度为约 0.5 至 5 微米的表面层 304。表面层 304 的厚度可以影响脊从表面层 304 中形成的方式(如以下所述)。当表面层 304 的厚度较浅时,除脊以外,表面层 304 的所有部分均可被除去。

[0049] 在框 204 处,平台 100 在衬底 302 的表面层 304 上设置了一个层。如以下所述,可以在该层上形成图案,以便在该图案形成之后形成脊。

[0050] 图 4 示出了衬底 302、表面层 304 和可形成图案的层 402 的实例的截面图。可以用可区分的各种类型的材料来形成可形成图案的层 402。可根据可形成图案的层 402 的蚀刻速率、表面层 304 的蚀刻速率和所希望的脊尺寸选择可形成图案的层 402 的厚度。在一个实施例中,可形成图案的层 402 约为 0.5 至 5 微米厚。

[0051] 在至少一种实施方式(其中,可形成图案的层由光刻胶形成)中,在方框 206 处,平台 100 使可形成图案的层 402 的一部分暴露在辐射之中。这样,平台 100 便在可形成图案的层 402 中创建了图案。

[0052] 在框 206 的一种实施方式中,可形成图案的层 402 为液体,且平台 100 使液体的可形成图案的层 402 中的图案曝光,以固化该经过曝光的图案。这样平台便可以将经过曝光的图案与可形成图案的层 402 的未曝光部分区分开来。

[0053] 在框 206 的第二种实施方式中,可形成图案的层 402 为固体,平台 100 使固体的可形成图案的层 402 的一部分曝光,以便液化除特定的图案以外的所有部分。这样,便在固体的可形成图案的层 402 中留下了所述图案。平台 100 也可以以其它方式(如通过改变可形成图案的层 402 的曝光部分的蚀刻或汽化速率,然后优先除去该经过曝光或未经过曝光的部分)将可形成图案的层 402 的曝光部分与未曝光部分区分开来。

[0054] 在框 206 的这两种实施方式中,平台 100 均可以使用光刻掩模来优先使可形成图案的层 402 的一部分曝光,以创建图案。平台 100 也可使用激光或其它业内已知的方式来使材料暴露在辐射之中,以创建某个图案。

[0055] 图 5 示出了衬底 302、表面层 304、可形成图案的层 402、光刻掩模 502 和辐射 504 的实例的截面图。在框 206 的第二种实施方式的某一实例中,平台 100 使用掩模 502 来使可形成图案的层 402 的一部分曝光,以在未曝光部分中留下图案。此处,该掩模防止了可形成图案的层 402 的一些部分发生曝光的情形。这些部分可以是可形成图案的层 402 中希望的图案。在曝光后,平台 100 撤除该掩模。

[0056] 在第二种实施方式的另一个实例中,可形成图案的层 402 包括光刻胶(如 SPR 3625(Shipley 正性光刻胶 3625),它在受到紫外(UV)线辐射后将发生液化),该辐射 504 包括 UV 辐射,而掩模 502 是耐 UV 辐射的。在该实例中,表面层 304 包括低应力 TEOS。

[0057] 在框 208 处,平台 100 除去可形成图案的层 402 中的未形成图案的部分。这样,平台 100 便区分了可形成图案的层 402 中的已形成图案和未形成图案的部分,以便在表面层 304 上留下可形成图案的层 402 中的已形成图案的部分。如上所述,平台 100 可根据在框 206 中执行的曝光类型和在框 204 中设置的材料类型用不同的方法来除去未形成图案的部

分。平台 100 可以使用蚀刻、汽化、重力（例如，把可形成图案的层 402 中的液化部分倒掉）等方式达到上述目的。

[0058] 图 6 示出了衬底 302、表面层 304 和可形成图案的层 402 中的图案 602 的实例的截面图。图 6 示出了平台 100 除去可形成图案的层 402 中的未形成图案部分和留下图案 602 之后的可形成图案的层 402。

[0059] 以上提出的用于形成图案 602 的技术是示范性的，并以实例的方式给出。也可以使用其它方法来形成图案 602。例如，也可以采用压印光刻和电子束成形方法来形成图案 602。

[0060] 在当前的实例中，平台 100 将由光刻胶 SPR3625 制成的（或之前制成的）可形成图案的层 402 的一部分暴露在 UV 辐射之中，并除去这些部分，以留下图案 602。

[0061] 在框 210 中，平台 100 改变了可形成图案的层 402 的图案 602 的侧壁的坡度。

[0062] 在一种实施方式中，改变了图案 602 的侧壁 604 的角度，以使其与图案 602 之下的表面层 304 成约 10 与 90 度之间的角。在另一种实施方式中，将侧壁 604 的角度改变为约 30 度至 90 度。如以下所述，30 度以上的中等角度有助于之后对薄材料层进行加工，其中，这些薄材料层用于构建超晶格。而非常大的角度（超过 90 度）可以导致这些薄材料层中的结构方面的不稳定性。非常小的角度（小于 10 度）可导致超晶格上构建的最终导线变得更宽，且间距变得更大，而这有时是人们不希望的。

[0063] 在当前的实例中，图案 602 包括光刻胶 SPR 3625，可以通过加热来改变光刻胶的截面形状。因而，通过用较高温度（亦称“硬烘焙”）来烘焙光刻胶，可以将图案 602 的侧壁 604 的尖角（sharp angle）改变成锐角。如图 6 所示，该示范性图案 602 具有（未改变的）侧壁 604，该侧壁相对于表面层 304 的角度约为 90 度。通过烘焙，图案 602 变得更加类似于拱顶，从而改变了侧壁 604 的角度。在这种情况下，可以通过烘焙的时间和温度来选定上述角度，包括 30 度或更大的角度。

[0064] 图 7 示出了衬底 302、表面层 304 和侧壁 702 改变后的图案 602 的一个实例的剖面视图。图 7 示出了侧壁 604 已经被平台 100 改变之后的图案 602。

[0065] 在当前的实例中，对图案 602 进行烘焙，直到图案 602 的截面形状具有呈所希望的角度侧壁为止。在该实例中，改变后的侧壁 702 的角度约为 45 度，如图 7 所示。

[0066] 在框 212 处，平台 100 蚀刻可形成图案的层 402 的图案 602 和表面层 304，以创建脊。可以通过用蚀刻剂蚀刻和除去图案 602 与表面层 304 而从表面层 304 构建这些脊，但是，在进行上述过程时，图案 602 保护了表面层 304 的一部分，使其免受蚀刻剂的作用，从而留下了由表面层 304 的材料形成的脊。

[0067] 图 8 示出了衬底 302 的实例、经过部分蚀刻的表面层 304 的实例、经过部分蚀刻的图案 602 的实例和改变后的侧壁 702、加工中的表面层侧壁 802 和蚀刻剂 804 的截面图。图 8 示出了框 212 的正在进行的蚀刻的一个实例。如该实例所示，加工中的表面层侧壁 802 在几何上类似于图 7 中的改变后的侧壁 702。

[0068] 在一种实施方式中，图案 602 和表面层 304 的材料具有不同的蚀刻速率。通过控制蚀刻速率（或通过选择图案 602、表面层 304、蚀刻剂的成分，或通过选择蚀刻条件），可以将通过蚀刻形成的脊制作成在几何上类似于图案 602 和改变后的侧壁 702。例如，可以用干蚀刻来复制表面层 304 中的图案 602 的形状。该干蚀刻可实现对图案 602 和表面层 304 的

材料的蚀刻均匀性。

[0069] 这些不同的蚀刻速率可以是相当大的,其中,对于所使用的特定蚀刻剂,图案 602 的蚀刻速率比表面层 304 的蚀刻速率快 50%至 150%。图案 602 可具有较快的蚀刻速率,以协助构建脊,其中,该脊的倾斜侧壁类似于改变后的侧壁。也可以选择其它的蚀刻速率差异,其中,某些选定的蚀刻速率差异允许脊的侧壁角度大于或小于改变后的侧壁 702 的角度,或者,甚至允许形成凹陷形状。

[0070] 同样,在当前的实例中,图案 602 的材料的蚀刻速率比表面层 304 的蚀刻速率快约 50%。蚀刻并除去图案 602 和表面层 304,直到图案 602 基本消失,且除剩余的脊以外表面层 304 也基本消失为止。

[0071] 图 9 示出了衬底 302 和具有脊侧壁 904 和脊顶部 906 的脊 902(表面层 304 的)的一个实例的截面图。如该实例所示,脊侧壁 904 在几何上类似于图 7 的改变后的侧壁 702。

[0072] 在当前的实例中,施加蚀刻剂 804,直到剩下脊 902 为止,如图 9 所示。在该实例中,脊侧壁 904 的角度约为 45 度,如图 9 所示。

[0073] 图 10 示出了衬底 302 以及具有脊侧壁 904 和脊顶部 906 的脊 902 的一个实例的三维视图。该实例示出了脊 902 的一个较短切片。图 10 也示出了厚度、宽度和长度尺寸。

[0074] 图 11 示出了衬底 302、脊 902、圆形脊 1102 和 Z 字形脊 1104 的一个实例的俯视图。该图示出了构建具有几乎任意长度和曲率的脊的方式。在该实例中,脊 902 具有椭圆曲率,脊 1102 具有圆曲率,且脊 1104 呈 Z 字形。而且,用衬底 302 形成了管芯 1106。在横向上,管芯 110 可以小至厘米量级。这些脊是作为实例而给出的;也可利用加工 200 来形成其它形状和曲率。

[0075] 上述用于形成脊 902 的技术是示范性的,并作为实例随本文给出。也可以使用其它方法来形成脊 902。例如,也可以利用压印光刻和电子束成形方法来形成脊 902。在一种实施方式中,用基本垂直于表面层 304 的脊侧壁 904 形成了脊 902。

[0076] 可以用脊 902 来协助建立超晶格,下面对此进行了更为详细的描述。

[0077] 在带有脊的衬底上制造超晶格

[0078] 图 12 示出了一种在带有脊的衬底上制造超晶格的示范性方法的过程 1200 的流程图。根据该示范性过程,平台 100 可构建具有若干个层(具有几乎任意长度和曲率的暴露边缘)的超晶格。可以用这些边缘来制造弯曲的、非直线的和间隔紧密的纳米线阵列。在进行该讨论之后,也将讨论如何使用这些超晶格来创建纳米线阵列。

[0079] 在框 1202 处,平台 100 提供了带有脊的衬底。所提供的带有脊的衬底可属于许多种不同的类型。

[0080] 该衬底可大可小,可厚可薄。可以将其制作成与电路板或管芯的尺寸相匹配,其中,在所述电路板或管芯上将设置构建在衬底上的纳米线阵列。过程 1200 允许形成许多种不同尺寸的超晶格和纳米线阵列。这样,便可以将上述阵列制作成近似于所希望的尺寸和形状。而形状和尺寸的这种灵活性又使得纳米线阵列能满足其应用方面的要求,并允许为一种应用制造少至一个阵列,而非为其制造连接在一起的多个阵列。

[0081] 该衬底上的脊也可以属于不同类型。这些脊可以非常细(由图 10 中的厚度尺寸表示),这便使得脊两侧的各材料层的暴露边缘相互之间距离很近。这些脊也可以较厚,这便使得若干组平行的暴露边缘相互之间距离较远。这些脊也可具有几乎任意的形状和长度。

如下图所示,可以在暴露的材料边缘的形状中反映这些脊的形状,其中,使用上述边缘可构建纳米线。另外,这些脊的侧壁可具有各种坡度,从而,便形成了一种改变超晶格的暴露边缘的厚度的方法。

[0082] 在对过程 1200 的以下描述中,衬底 302 和脊将被用作实例。不希望这些实例对 1200 的适用性形成限制;在过程 1200 中,也可以使用其它衬底以及其他形状和类型的脊来创建具有几乎任意形状的暴露边缘的超晶格。

[0083] 在框 1204 处,平台 100 在脊 902 上设置了交替的材料层,如用于物理汽相淀积(PVD)的材料层。这些层中的材料交替变化,使得当这些层的边缘随后暴露时,暴露的各层具有与其相邻层不同的特性。

[0084] 图 13 示出了衬底 302、具有脊侧壁 904 和脊顶部 906 的脊 902 和两种交替的材料层(第一材料层 1302 和第二材料层 1304)的截面图。如该实例所示,设置了 3 个第一材料层 1302 和 3 个第二材料层 1304。

[0085] 各个层 1302 和 1304 可具有不同的厚度,这些厚度包括从纳米量级直至微米量级和更大量级的厚度,其中,这些层中的至少一个层厚度为纳米级(约 1 至 100 纳米),使得当该层暴露时,它的宽度大约处于纳米级。例如,可以创建厚度为小于 10 纳米、10-15 纳米、15-20 纳米与 20 至 50 纳米(或更多)或这些量值范围的组合的各个层 1302 和 1304。可以用最小的层厚来形成密度最高的线阵列,且各条线呈现出与尺寸相关的极端特性(如量子效应)。而较大的层厚度则使得各条线呈现出经典的非量子特性,并使得线阵列更易于制造、电导性更好、表面积更大和分布更不紧密。在该实例中,以约 30 纳米的厚度设置了层 1302 和 1304。

[0086] 另外,某些层 1302 和 1304 的厚度可以影响形成各条线之间的间隔(或“间距”)的过程。线间距/间隔是很重要的,因为它影响了各条线的特性以及利用该超晶格制造的阵列的特性。

[0087] 可以以各种方式设置层 1302 和 1304。例如,可以用化学汽相淀积、喷镀以及物理汽相淀积、原子层淀积、电镀、Langmuir-Blodgett 技术等方法来设置这些层。

[0088] 在一种实施方式中,可以用某种对方向不太敏感的物理汽相淀积、化学气相淀积或原子层淀积来在脊 902 上设置材料层。在该实施方式(未示出)中,脊侧壁 904 可具有约 90 度的角,并均匀地设有层 1302 和 1304。

[0089] 层 1302 和 1304 也可以包含许多种不同类型的材料。它们可以由导电材料和非导电材料制成。当由导电材料制成时,层 1302 和 1304 可包括一种或多种金属(如铂、铍、铝、钽、钼、镍、金)、金属合金、陶瓷(如氧化铟锡、氧化钒或钪钽铜氧化物)、半导体材料(如硅、金刚石、锗、砷化镓、碲化镉、氧化锌、碳化硅、氧化锡、氧化铟锡)和/或其它元素的、二元的以及多组分的材料。当用非导电材料制成时,层 1302 和 1304 可包括氧化铝、各种其它氧化物以及其他可淀积成厚度较小的层的绝缘材料。对材料组合的选择取决于具体的应用,且上述过程可使用任何能淀积成厚度较小的层的固体材料,包括诸如聚合物之类的“软”材料。同样,层 1302 和 1304 也可以是单晶体和/或相互间处于取向附生关系。取向附生是指一种材料对另一种材料(前者淀积在后者上)的完美的或接近完美的晶格注册(lattice registry)。

[0090] 两个层 1302 和 1304 可以同为导体、半导体、绝缘体,或者,它们中的一方是导体,

而另一方是绝缘体。在两者都是导体的情况下,可以将它们的暴露边缘(下面讨论)的其中之一加工成非导体或除去。为协助达到上述目的,平台 100 可设置具有不同的氮化、氧化或蚀刻速率的材料。

[0091] 层 1302 和 1304 均可包含一种以上的材料。例如,若干第一材料层 1302 可包含金,若干第一材料层可包含钽,若干第一材料层可包含镍,等等。

[0092] 在框 1204 的一种实施方式中,平台 100 设置附加的层,以协助平台 100 除去层 1302 和 1304 的一部分。这些附加层可包括停止层和填充层,其中,每种上述附加层均用于协助某些类型的除去过程。

[0093] 图 14 示出了衬底 302、具有脊侧壁 904 和脊顶部 906 的脊 902、第一材料层 1302 与第二材料层 1304 以及停止层 1402 与填充层 1404 的截面图。

[0094] 在框 1206 处,平台 100 从脊 902 的脊顶部 906 除去层 1302 和 1304。通过除去暴露在脊顶部 906 的层 1302 和 1304 的一部分,暴露了层 1302 和 1304 的边缘。

[0095] 在一种实施方式中,平台 100 从脊顶部 906 将层 1302 和 1304 整平。可以用机械方法、化学方法或两者的结合来进行这一过程。

[0096] 在一个有关的实施方式中,平台 100 用化学方法和机械方法从脊顶部 906 和脊顶部 902(在脊顶部 906 处)的一部分将层 1302 和 1304 整平。这样,平台 100 便除去了填充层 1404,并继续从填充层 1404 等处除去平面,直到停止层 1402 完全被除去为止。一旦除去了停止层 1402,则留下了第二材料层 1304 的顶部(非脊部)和各个层 1302 和 1304 的暴露的边缘。

[0097] 图 15 示出了衬底 302、具有脊侧壁 904 的脊 902、第一材料层 1302 与第二材料层 1304 以及暴露的第一材料层边缘 1504 与第二材料层边缘 1506 的截面图。

[0098] 如图 15 所示,层 1302 和 1304 的厚度以及脊侧壁 904 的角度影响了这些暴露的边缘 1504 和 1506 的宽度。当以较小的厚度设置层 1302 和 1304 或脊侧壁 904 的坡度处于较高角度时,边缘 1504 和 1506 的厚度减少,反之亦然。

[0099] 例如,若以约 30 纳米的厚度设置层 1302,以约 60 纳米的厚度设置层 1304,且脊侧壁 904 的角度约为 45 度,则暴露的边缘 1504 和 1506 的厚度将分别约为 42 和 84 纳米。若在层 1302 而非层 1304 上构建各条线,则所得阵列将具有厚度约为 42 纳米、间距约为 128 纳米的线。

[0100] 继续这个实例,如果脊 902 沿其长度弯曲,则暴露的边缘 1504 和 1506 在它们的长度上遵循同样的曲线,并彼此相互平行,且分别约为 42 和 84 纳米厚。

[0101] 当完成框 1202 至 1206 后,便可完成可用来构建纳米线阵列的超晶格。此时,该超晶格具有第一和第二材料层 1302 与 1304 的暴露的边缘 1504 和 1506。可以进一步对该超晶格进行加工,以协助形成线阵列,或准备好在不进行进一步处理的情况下在暴露的边缘 1504 或 1506 上构建各条线。

[0102] 图 16 示出了衬底 302(隐藏在一个第二材料层 1304 之下)、脊 902、圆形脊 1102、Z 字形脊 1104 和第一暴露边缘 1504 与第二暴露边缘 1506 的一个实例的俯视图。该图示出了脊是如何使得暴露的边缘 1504 和 1506 具有几乎任意的长度和曲率的。在该实例中,也示出边缘 1504 和 1506 是使用脊 1102 和 1104 形成的,尽管这些脊和边缘是任选的。

[0103] 继续当前的实例,沿脊 902 设置的暴露边缘 1504 和 1506 是弯曲的,并相互平行。

沿圆形脊 1102 设置的暴露边缘 1504 和 1506 也是弯曲的,并相互平行。Z 字形脊 1104 的暴露边缘 1504 和 1506 呈锯齿形;它们沿 Z 字形脊 1104 的 Z 字形长度设置,并相互平行。在图 16 所示的实例中,各个不同脊的暴露边缘与属于同一个脊的其他边缘平行,但不与属于其他脊的边缘平行。这便示出了一种以几乎随意的和灵活的方式来构建暴露边缘 1504 和 1506 的例子。

[0104] 使用超晶格创建纳米线阵列的示范性方法

[0105] 在框 1208 处,平台 100 使用超晶格 1600 来构建纳米宽度的线阵列。该阵列中的各条线可以是弯曲的、非直线的或具有几乎任意的形状和曲率。在一种实施方式中,平台 100 进一步对暴露边缘 1504 或 1506 进行加工,以偏移第一边缘 1504 或第二边缘 1506 来使它们形成褶皱。然后,平台 100 可以使用这些经过偏移的边缘来收集纳米尺寸的物体,构建各条线,或压印可塑表面。然后,可以将以这种方式压印的表面用于其它目的。在一种实施方式中,可以用经过压印的表面来制造纳米压印模。在另一种实施方式中,可以将经过压印的表面用作脊和凹槽来构建另一个超晶格或构建纳米线阵列。该经过压印的表面本身可以是,或可以形成纳米线阵列。在另一种实施方式中,平台 100 直接在第一暴露边缘 1504 或第二暴露边缘 1506 上创建纳米线。

[0106] 图 17 示出了具有暴露边缘 1504 与暴露边缘 1506(前者相对于后者发生偏移)的超晶格 1600 的小片的一个实例的三维视图。示出该小片是为了协助描述以下用于制造纳米宽度的线阵列的实施方式。通过图 17 中所示的厚度、宽度和长度尺寸示出了超晶格 1600 的所述小片的设置方式。超晶格 1600 包括脊 902 和脊 902 的脊侧壁 904。在该实施方式中,脊侧壁 904 与脊 902 下方的衬底 302(未示出)成约 45 度角。

[0107] 在一种实施方式中,平台 100 对第一边缘 1504 进行充电。平台 100 可以用电源对第一边缘 1504 进行充电。对于该实例而言,第一边缘 1504 和第一材料层 1302 是导电的,而第二边缘 1506 是不导电的。同样在该实施方式中,平台 100 将第一边缘 1504 放置在具有带电纳米物体 1702 和电源 1704 的带电浴 1700 中。

[0108] 在第一边缘 1504 带电的情况下,其相对于带电物体 1702 的电压差有助于带电物体向第一边缘 1504 的电化学转移(通过电化学淀积、电泳淀积或电解淀积)。这样,平台 100 便可在超晶格 1600 上制造纳米物体阵列。

[0109] 可以将这些带电物体 1702 收集在由偏移的第一边缘 1504 构成的、由第二边缘 1506 作为侧壁的凹槽内。

[0110] 这些带电物体 1702 可包括由各种不同材料(如无机分子、有机分子、生物分子、金属、半导体或绝缘纳米颗粒)构成的纳米物体。它们也可具有各种形状和结构。它们可包括各种手性的单壁和多壁碳纳米管,氮化硼纳米管,纳米管束和纳米管绳,由金属、半导体、导电氧化物、导电聚合物或其它导电材料制成的实心或空心纳米线,绝缘纳米棒,以及导电或绝缘的纳米针。

[0111] 收集足量的带电物体 1702,以构建由这些带电物体 1702 构成的纳米线阵列。

[0112] 图 18 示出了具有暴露边缘 1504 的超晶格 1600 的小片的一个实例的三维视图,其中,所述暴露边缘 1504 已将带电的纳米物体收集成阵列 1800。如同图 17 中所示的小片一样,超晶格 1600 的这个示范性小片过于微小,以至于不能示出沿第一和第二边缘 1504 和 1506 的长度的曲率,尽管该超晶格 1600 可包括这样的曲率(如前所述)。

[0113] 在另一种实施方式中,通过电化学淀积、电泳淀积或电解淀积在边缘 1504 或 1506 处收集了一种或多种特定材料的微小的带电离子(未示出)。这些离子可包括金、银、钼、镍等等。在该实施方式中,平台 100 以电化学方式收集这些带电离子,以通过这些离子吸引至超晶格 1600 的导电和带电的各个边缘来构建阵列。平台 100 可继续在第一边缘 1504 或第二边缘 1506 处收集这些离子,直到制造出具有希望的宽度和 / 或截面的纳米线为止。

[0114] 同样在该实施方式中,可以通过带电的第一或第二边缘 1504 或 1506 的宽度来确定这些线的宽度。例如,如果第一边缘 1504 带电,且其宽度为 30 纳米,则在这些边缘 1504 上构建的线宽约 30 纳米。类似地,如果这些由第一材料构成的边缘 1504 是弯曲的,并相互平行,且长度为 10 厘米,则在它们之上构建的线可以是弯曲的,并相互平行,且长度为 10 厘米。这是超晶格 1600 上的几乎为任意长度、曲率和宽度的暴露边缘使得制造几乎为任意长度、曲率和宽度的线成为可能的一个例子。

[0115] 图 19 示出了超晶格 1600 的小片的一个实例的三维视图,该小片具有由纳米宽度的线 1900 构成的阵列的一部分。在图中,示出在第一边缘 1504 上制造了该阵列 1900 的线 1902 的较短部分。在该实例中,第一边缘 1504 未发生偏移。在该实例中,线 1902 约为 15 纳米宽,它们之间的间距也约为 15 纳米。3 条线 1902 与其他 3 条线 1902 相隔一个脊 902 的宽度,此处,所述宽度约为 80 纳米,。

[0116] 下面描述了在过程 1200 之后可以构建的纳米线阵列的一个更完整的实例。

[0117] 图 20 示出了管芯 2002 上的纳米线阵列 2000 的一个实例的俯视图。阵列 2000 包括许多条不同线(或线的子阵列)。这些线是细长的(例如,1 厘米长,10 纳米厚)。这些线包括六条椭圆形的、弯曲的和相互平行的线 2004。如图所示,在这些线之间存在椭圆间距 2006。某些线 2004 之间相距距离 2008。如图 11 和图 15-19 所示,距离 2008 取决于脊 902 的宽度。

[0118] 类似地,图中示出了六条 Z 字形线 2010,且它们之间用以 2012 标识的 Z 字形间隔开。这些线 2010 相互平行,且它们之中的某些线相距距离 2014。如图 11 和 16 所示,距离 2014 取决于 Z 字形脊 1104 的宽度。同样示出了具有圆形间距 2018 的圆形线 2016。

[0119] 如前所述,由纳米线 2000 组成的阵列可具有由许多种不同材料制成的线。可以将阵列 2000 加入到其它阵列,以创建更为复杂的线阵列,或可以断开上述阵列(如通过将 Z 字形线 2010 转移至另一个管芯或衬底),以创建更简单的线阵列。可以将该阵列 2000 整个地或部分地转移到另一个衬底。

[0120] 用于转移阵列的示范性方法

[0121] 可以用各种方式(如通过使线 2004 接触另一个衬底的粘合层来物理地转移线 2004)将由线 2004 组成的阵列 2000 转移到另一个衬底。

[0122] 图 21 示出了超晶格 1600、由线 2004 组成的阵列 2000 的局部、粘合层 2102 和阵列衬底 2104 的实例。粘合层 2102 有助于将线 2004 从超晶格 1600 转移至阵列衬底 2104。粘合层 2102 的粘结力大于线 2004 与超晶格 1600 之间的粘结力。平台 100 首先使线 2004 与粘合层 2102 接触,然后卸下超晶格 1600,以转移导线 2004。

[0123] 在另一种实施方式中,利用电晕放电来将线 2004 转移到衬底 2104。在该实施方式中,将携带均匀电荷(通过电晕放电而带电)的电介质表面配置成与线 2004 相隔一定距离。绝缘衬底(如阵列衬底 2104 的绝缘实例)处于线 2004 和上述电介质表面之间。当电

介质表面和线 2004 彼此足够接近（尽管被衬底 2104 隔开）时，由电介质表面上的电荷引起的线 2004 上的静电拉引将线 2004 拉至衬底 2104。

[0124] 图 22 示出了线 2004 发生转移之后的阵列衬底 2104 和线 2004 的一个实例。此处，阵列衬底 2104 包括由线 2004 组成的示范性阵列 2200。

[0125] 尽管用针对结构特征和方法步骤的语言描述了本发明，但是，仍应当懂得，在附录的权利要求中定义的本发明不必限于所述的这些特定特征或步骤。相反，公开的这些特定特征和步骤表示了一些用于实施要求保护的本发明的优选形式。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 14




图 15




图 16




图 17




图 18




图 19




图 20




图 21




图 22