





ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР  
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

# ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ



(21) 3938935/24-09  
(22) 06.08.85  
(46) 30.05.87. Бюл. № 20  
(72) О.В.Лебедев, В.В.Будашов  
и Е.В.Левина  
(53) 621.374.4 (088.8)  
(56) Авторское свидетельство СССР  
№ 1185561, кл. Н 03 В 19/00,  
04.01.84.  
Авторское свидетельство СССР  
№ 997228, кл. Н 03 В 19/00,  
21.08.81.

(54) ЦИФРОВОЙ УМНОЖИТЕЛЬ ЧАСТОТЫ  
(57) Изобретение относится к радио-  
технике и связи. Цель изобретения - по-  
вышение точности умножения частоты.  
Устр-во содержит опорный генератор 1,  
делитель 2 частоты с переменным коэф-  
фициентом деления, регистр 3 памяти,  
делитель 4 частоты, два счетчика 5  
и 7, формирователь 6 импульсов и ре-  
версивный счетчик 8. Цель достигается  
введением счетчиков 7 и 8, изменя-  
ющих на единицу двоичный код на вы-  
ходе регистра 3. 1 ил.



Изобретение относится к радиотехнике и связи и может быть использовано в измерительной технике.

Цель изобретения - повышение точности умножения частоты.

На чертеже представлена структурная электрическая схема цифрового умножителя частоты.

Цифровой умножитель частоты содержит опорный генератор 1, делитель 2 частоты с переменным коэффициентом деления, регистр 3 памяти, делитель 4 частоты, счетчик 5, формирователь 6 импульсов, дополнительный 7 и реверсивный 8 счетчики.

Цифровой умножитель частоты работает следующим образом.

На вход формирователя 6 поступает последовательность (с частотой  $F_{\text{вх}}$ ) коротких импульсов, по фронту которых производится запись информации с разрядных выходов счетчика 5 в регистр 3 с добавлением единицы и установка начального состояния реверсивного счетчика 8, а по срезу входных импульсов на выходе формирователя 6 вырабатывается короткий импульс, который устанавливает делитель 4, счетчик 5 и делитель 2 частоты с переменным коэффициентом деления в ноль и поступает на выход цифрового умножителя частоты. Измерение периодов входного сигнала производится с помощью опорного генератора 1, делителя 4, счетчика 5 и дополнительного счетчика 7. Если коэффициент деления делителя 4 равен  $K$ , то двоичный код на разрядных выходах счетчика 5 изменяется с частотой  $F_0/K$  (где  $F_0$  - частота опорного генератора 1). В конце периода входного сигнала на разрядных выходах счетчика 5 устанавливается двоичный код числа  $N = F_0/F_{\text{вх}} \cdot K$ , а на разрядных выходах дополнительного счетчика 7 двоичный код может принимать значения  $0 < \Delta K < K$ . По фронту входного сигнала в регистр 3 записывается код числа  $N + 1$ , а реверсивный счетчик 8 устанавливается в состояние, соответствующее двоичному коду числа  $\Delta K$ .

На выходе делителя 2 частоты с переменным коэффициентом деления формируются импульсы с частотой  $F'_{\text{вых}} = F_0/(N + 1)$ . После поступления  $\Delta K$  импульсов с выхода делителя 2 частоты с переменным коэффициентом деления на вычитающий вход реверсивного счетчика 8 на его выходе формируется импульс, который поступает на вычитающий вход регистра 3, двоичный код на его выходе изменяется на единицу, а частота следования импульсов на выходе делителя 2 частоты с переменным коэффициентом деления принимает значение  $F''_{\text{вых}} = F_0/N$ . Частота следования импульсов на выходе цифрового умножителя частоты  $F_{\text{вых}} = F_{\text{вх}} \cdot K$ .

Ф о р м у л а и з о б р е т е н и я

Цифровой умножитель частоты, содержащий последовательно соединенные опорный генератор, делитель частоты, счетчик, регистр памяти и делитель частоты с переменным коэффициентом деления, счетный вход которого соединен с выходом опорного генератора, формирователь импульсов, выход которого соединен с входом начальной установки счетчика, а вход формирователя импульсов объединен с входом записи регистра памяти, отличающийся тем, что, с целью повышения точности умножения частоты, введены последовательно соединенные дополнительный счетчик и реверсивный счетчик, вход начальной установки которого объединен с входом формирователя импульсов, вход обратного счета реверсивного счетчика соединен с выходом делителя частоты с переменным коэффициентом деления, вход начальной установки которого объединен с входом начальной установки делителя частоты и соединен с выходом формирователя импульсов, выход опорного генератора соединен со счетным входом дополнительного счетчика, вход установки нуля которого объединен со счетным входом счетчика, выход реверсивного счетчика соединен с вычитающим входом регистра памяти.