

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2006-100662

(P2006-100662A)

(43) 公開日 平成18年4月13日(2006.4.13)

(51) Int. Cl.	F I	テーマコード (参考)
HO 1 L 29/786 (2006.01)	HO 1 L 29/78 6 1 6 L	5 F 0 5 2
HO 1 L 21/336 (2006.01)	HO 1 L 21/20	5 F 1 1 0
HO 1 L 21/20 (2006.01)	HO 1 L 29/78 6 2 7 G	
	HO 1 L 29/78 6 2 6 C	

審査請求 未請求 請求項の数 12 O L (全 20 頁)

(21) 出願番号	特願2004-286325 (P2004-286325)	(71) 出願人	000002185 ソニー株式会社 東京都品川区北品川6丁目7番35号
(22) 出願日	平成16年9月30日 (2004. 9. 30)	(74) 代理人	100086298 弁理士 船橋 國則
		(72) 発明者	町田 暁夫 東京都品川区北品川6丁目7番35号 ソニー株式会社内
		(72) 発明者	赤尾 裕隆 東京都品川区北品川6丁目7番35号 ソニー株式会社内
		(72) 発明者	亀井 隆広 東京都品川区北品川6丁目7番35号 ソニー株式会社内

最終頁に続く


(54) 【発明の名称】 薄膜半導体装置の製造方法

(57) 【要約】

【課題】非晶質領域で構成されたチャネル部におけるキャリア移動度が高く、しかも結晶化領域で構成されたソース・ドレインの活性化効率が低い、非晶質 - 結晶質混成の薄膜トランジスタを、プラスチック基板を用いることが可能な低温プロセスで得ることが可能な薄膜半導体装置の製造方法を提供する。

【解決手段】基板 1 上に非晶質の半導体薄膜 5 を形成し、半導体薄膜 5 上にゲート絶縁膜 7 を介してゲート電極 9 をパターン形成する。ゲート電極 9 をマスクにして半導体薄膜 5 に不純物を導入する。ゲート電極 9 をマスクにして半導体薄膜 5 に対して所定速度で照射位置を移動させながら半導体薄膜 5 にレーザー光 Lh を連続照射することにより、半導体薄膜 5 を結晶化すると共に半導体薄膜 5 中において水素ガスを膨張させることなくレーザー光 Lh の照射部から余剰水素を除去する。

【選択図】 図 1



## 【特許請求の範囲】

## 【請求項 1】

基板上に非晶質の半導体薄膜を形成し、さらに当該半導体薄膜上にゲート絶縁膜を介してゲート電極をパターン形成する第 1 工程と、

前記ゲート電極をマスクにして前記半導体薄膜に不純物を導入する第 2 工程と、

前記ゲート電極をマスクにして前記半導体薄膜に対して所定速度で照射位置を移動させながら当該半導体薄膜にレーザ光を連続照射することにより、当該半導体薄膜を結晶化すると共に当該半導体薄膜中において水素イオンをガス化膨張させることなく当該レーザ光の照射部から余剰水素を除去する第 3 工程とを行う

ことを特徴とする薄膜半導体装置の製造方法。

10

## 【請求項 2】

請求項 1 記載の薄膜半導体装置の製造方法において、

前記第 3 工程では、前記レーザ光の照射位置の移動にともなって前記半導体薄膜中において前記余剰水素を移動させ、当該半導体薄膜中における当該レーザ光の照射終了端に当該余剰水素を析出させる

ことを特徴とする薄膜半導体装置の製造方法。

## 【請求項 3】

請求項 1 記載の薄膜半導体装置の製造方法において、

前記第 3 工程では、前記マスクに重なる位置を前記レーザ光の照射開始位置とする

ことを特徴とする薄膜半導体装置の製造方法。

20

## 【請求項 4】

請求項 1 記載の薄膜半導体装置の製造方法において、

前記第 1 工程では、前記ゲート電極をマスクにして前記ゲート絶縁膜をエッチングし、前記半導体薄膜の表面を露出させ、

前記第 3 工程では、前記ゲート電極及び前記ゲート絶縁膜から露出された前記半導体薄膜の表面に対して前記レーザ光を照射する

ことを特徴とする薄膜半導体装置の製造方法。

## 【請求項 5】

請求項 1 記載の薄膜半導体装置の製造方法において、

前記第 3 工程では、波長 350 nm ~ 470 nm のレーザ光を用いる

ことを特徴とする薄膜半導体装置の製造方法。

30

## 【請求項 6】

請求項 1 記載の薄膜半導体装置の製造方法において、

前記第 3 工程では、GaN 系化合物の半導体レーザ発振器から発振される前記レーザ光を前記半導体薄膜に対して照射する

ことを特徴とする薄膜半導体装置の製造方法。

## 【請求項 7】

請求項 1 記載の薄膜半導体装置の製造方法において、

前記第 3 工程では、前記半導体薄膜の選択領域のみに前記レーザ光を連続照射する

ことを特徴とする薄膜半導体装置の製造方法。

40

## 【請求項 8】

請求項 7 記載の薄膜半導体装置の製造方法において、

前記第 3 工程では、前記選択領域を含む形状にパターンニングされた前記半導体薄膜に対してレーザ光を連続照射する

ことを特徴とする薄膜半導体装置の製造方法。

## 【請求項 9】

請求項 7 記載の薄膜半導体装置の製造方法において、

前記第 3 工程では、前記半導体薄膜に設定された複数の前記選択領域に対して前記レーザ光を同時に多点照射する

ことを特徴とする薄膜半導体装置の製造方法。

50

## 【請求項 1 0】

請求項 1 記載の薄膜半導体装置の製造方法において、  
前記第 3 工程では、前記半導体薄膜に対する前記レーザ光の照射位置の移動速度を 0 .  
1 m / 秒 ~ 1 0 m / 秒に設定する  
ことを特徴とする薄膜半導体装置の製造方法。

## 【請求項 1 1】

請求項 1 記載の薄膜半導体装置の製造方法において、  
前記第 3 工程では、前記半導体薄膜に対して照射スポット径が 1 0 μ m を越えない範囲  
の照射面積を有する前記レーザ光が照射される  
ことを特徴とする薄膜半導体装置の製造方法。

10

## 【請求項 1 2】

請求項 1 記載の薄膜半導体装置の製造方法において、  
前記基板としてプラスチック基板が用いられている  
ことを特徴とする薄膜半導体装置の製造方法。

## 【発明の詳細な説明】

## 【技術分野】

## 【0 0 0 1】

本発明は薄膜半導体装置の製造方法に関し、特に半導体薄膜の結晶化のためのアニール工程を有する薄膜半導体装置の製造方法に関する。

## 【背景技術】

20

## 【0 0 0 2】

液晶表示装置や有機 E L 表示装置のようなフラット型の表示装置においては、複数画素のアクティブマトリクス表示を行うためのスイッチング素子として、薄膜トランジスタ ( thin film transistor : T F T ) が用いられている。

## 【0 0 0 3】

このような表示装置における画素スイッチング素子用の薄膜半導体装置 ( 薄膜トランジスタ ) としては、非晶質シリコンからなる半導体薄膜をチャンネル部およびソース・ドレインとした、いわゆる非晶質シリコン T F T が用いられている。このような非晶質シリコン T F T は、素子間の特性バラツキが少ない点において、表示装置用のスイッチング素子に適している。また、熱分解ではなくプラズマ分解の C V D 法によって非晶質シリコンからなる半導体薄膜を成膜することにより、低温プロセスでの製造が可能になることから、基板として石英、単結晶シリコンなどの高耐熱性ではあるが高価な基板を用いる必要がなくなり、プラスチック基板などを用いることによりフラット型の表示装置の低コスト化を図ることができる。

30

## 【0 0 0 4】

しかしながら、非晶質シリコン T F T では、非晶質シリコンに不純物をドーピングしてなるソース・ドレインにおける活性化効率を期待できず、実効的なキャリア移動度および  $I_{on}/I_{off}$  電流比が小さい。このことが、より高精細で高機能な表示装置用のスイッチング素子として、非晶質シリコン T F T を用いることを阻害する要因となっている。

## 【0 0 0 5】

40

そこで、チャンネル部が非晶質シリコンからなり、ソース・ドレインが多結晶シリコンからなる、非晶質 - 結晶質混成の薄膜トランジスタ ( 以下、混成薄膜トランジスタと記す ) を、低温プロセスにて製造する方法が提案された。この方法は、次の手順で行われる。

## 【0 0 0 6】

まず、基板上に、ゲート電極を形成してこれをゲート絶縁膜で覆う。次いで、プラズマ分解の C V D 法によって非晶質シリコンからなる半導体薄膜を成膜し、この上部に窒化シリコンからなるマスクパターンを形成する。そして、このマスクパターンを覆う状態で不純物層を塗布形成し、この不純物層の上方からレーザ光を照射する。この際、1箇所につき 2 5 0 m J / パルスの照射エネルギーで 4 0 パルスのレーザ光照射を行う。これにより、マスクパターンから露出している半導体薄膜部分に不純物層内の不純物を拡散させると共に

50

この部分を結晶化し、半導体薄膜に多結晶シリコンからなるソース・ドレインを形成する。またこの際、マスクパターン下の半導体薄膜部分は非晶質シリコンのまま残り、この部分がチャネル部となる。このようにして得られた混成薄膜トランジスタは、通常非晶質シリコンTFTと比較して、ソース・ドレインを結晶化したことにより実効的な移動度およびOn/Off電流比が高くなる等、特性が大きく向上するとしている。尚、半導体薄膜の結晶化においては、レーザ光の照射エネルギーの上昇にともない半導体薄膜のシート抵抗が低下するが、照射エネルギー250mJ/ショット程度でシート抵抗が飽和する。このため、半導体薄膜へのレーザ光の照射エネルギーは、最大で250mJ/ショットとしている(下記特許文献1参照)。

【0007】

10

【非特許文献1】E. A. Al-Nuaimy, et al; Appl. Phys. Lett. (米) 1996年12月16日、69(25)p.3857~p.3859

【発明の開示】

【発明が解決しようとする課題】

【0008】

ところで、非晶質シリコンからなる半導体薄膜を低温プロセスによって成膜した場合には、多量の水素を含有したいわゆる水素化非晶質シリコン(a-Si:H)が形成される。このため、レーザ光照射による結晶化アニールの際には、膜中の水素がガス化して膜を破壊する現象(Hydrogen ablation: アブレーション)を起こすことが知られている。そして、「H.Heise et al; Journal of Non-Crystalline Solids 299-302(2002)p.226~p.230」においては、水素化非晶質シリコン膜(a-Si:H)にレーザ光を照射した場合に、膜が完全にアブレーションしてしまうレーザ光の照射エネルギーは、250mJ/cm<sup>2</sup>程度であるとされている。これは、上述の非特許文献1に示された、レーザ光の照射エネルギーの上昇にともない半導体薄膜のシート抵抗が低下して飽和する照射エネルギーと一致している。

20

【0009】

一方、レーザ光照射による結晶化アニールの前処理として、加熱による脱水素処理が施された水素化非晶質シリコン膜においては、レーザ光の照射エネルギー330mJ/cm<sup>2</sup>までシート抵抗の低下が飽和することはない。

【0010】

30

これらのことを考慮すると、レーザ光照射による半導体薄膜の結晶化においては、活性化効率の向上(シート抵抗の低下)と水素ガスによる膜破壊とがトレードオフの関係にあると言える。

【0011】

したがって、レーザ光照射による半導体薄膜の結晶化において、半導体薄膜のさらなる活性化効率の向上を図るためには、レーザ光照射の前工程として十分な脱水素処理を行えば良いことになる。

【0012】

しかしながら、上述した混成薄膜トランジスタを低温プロセスにて製造する方法に、レーザ光照射による結晶化の前工程として脱水素処理を付加すると、半導体薄膜の全体部分から水素が放出されるため、チャネル部となる領域からもダングリングボンドに終端されている水素が放出されてしまうことになる。これは、混成薄膜トランジスタにおいて、チャネル部におけるキャリア移動度を低下させる要因となる。

40

【0013】

そこで本発明は、非晶質領域で構成されたチャネル部におけるキャリア移動度が高く、しかも結晶化領域で構成されたソース・ドレインの活性化効率が高い、非晶質-結晶質混成の薄膜トランジスタを、低温プロセスで得ることが可能な薄膜半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0014】

50

このような目的を達成するための本発明の薄膜半導体装置の製造方法は、次の工程を行うことを特徴としている。先ず第1工程では、基板上に非晶質の半導体薄膜を形成し、さらに当該半導体薄膜上にゲート絶縁膜を介してゲート電極をパターン形成する。次の第2工程では、ゲート電極をマスクにして半導体薄膜に不純物を導入する。その後の第3工程では、ゲート電極をマスクにして半導体薄膜に対してレーザー光を照射する。この際、所定速度で照射位置を移動させながらレーザー光を連続照射する。これにより、半導体薄膜の結晶化と共に、当該半導体薄膜中において水素イオンをガス化膨張させることなく当該レーザー光の照射部から余剰水素を除去する。

#### 【0015】

このような製造方法によれば、半導体薄膜を結晶化するための第3工程で、半導体薄膜に対するレーザー光の照射位置を所定速度で移動させながら連続照射することにより、レーザー光の照射部における余剰水素がレーザー光の移動に伴って移動する固液界面において固体側から液体側に拡散しながら半導体薄膜中を移動し続けることになる。つまり、膜中の過剰な水素は膜中を移動してレーザー光の照射部の結晶化領域から除去されるだけであり、最終的にはレーザー光の照射端部に析出する。このため、半導体薄膜中の水素イオンが、レーザー光の照射によって加熱され水素ガスとして膜中において膨張して放出され、これにより膜破壊を起こすことが防止される。したがって、さらに活性化効率の高い結晶化領域からなるソース・ドレインが得られる。

10

#### 【0016】

そして以上のように、レーザー光照射の前処理として脱水素処理を行わなくても、膜破壊を防止しつつレーザー光照射部の結晶化が行われたため、当該レーザー光照射においてマスクとなるゲート電極下方の半導体薄膜部分には、水素を含有した状態の非晶質領域がそのまま残される。したがって、キャリア移動度が保たれた非晶質のチャンネル部が得られる。

20

#### 【発明の効果】

#### 【0017】

以上説明したように本発明の薄膜半導体装置の製造方法によれば、脱水素処理を行うことなく膜破壊のないレーザー光照射による結晶化をゲート電極マスクにして行うことで、非晶質領域で構成されたチャンネル部におけるキャリア移動度が高く、しかも結晶化領域で構成されたソース・ドレインの活性化効率が高い、非晶質・結晶質混成の薄膜トランジスタを、低温プロセスで得ることが可能である。

30

そしてこの結果、上述したように特性の良好な混成薄膜トランジスタを、プラスチック基板上に形成することが可能になり、例えばロール・ツー・ロールでの設備費用を抑えた量産プロセスを実現することができる。

#### 【発明を実施するための最良の形態】

#### 【0018】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、各実施形態においては、薄膜半導体装置として、トップゲート型の薄膜トランジスタを備えた薄膜半導体装置を例示し、その製造方法から順に実施形態を説明する。

#### 【0019】

##### < 第1実施形態 >

図1は第1実施形態の薄膜半導体装置の製造方法を示す断面工程図である。ここではこの図1に基づいて第1実施形態の製造方法を説明する。

40

#### 【0020】

先ず、図1(1)に示すように、薄膜半導体装置を形成する基板1を用意する。この基板1としては、非晶質基板のガラス、石英、サファイア基板、プラスチック基板、さらにはアルミニウムやステンレス等の金属基板等を用いる。そして、この基板1の一主面上に、当該基板1への熱伝導を防止するための絶縁性のバッファ層3を設ける。尚、基板1およびバッファ層3の詳細な構成については、別項目にて後述する。

#### 【0021】

次に、基板1の一主面側上に、バッファ層3を介して非晶質の半導体薄膜5を形成す

50

る。ここでは、成膜温度を低く抑えることが可能な成膜方法を採用することとし、例えば一般的なプラスチックの耐熱温度である250以下に成膜温度が抑えられる、PE-CVD (plasma enhancement-chemical vapor deposition) 法による非晶質シリコンからなる半導体薄膜5の形成を行う。

**【0022】**

PE-CVD法による半導体薄膜5の形成の一例を示す。

成膜ガスおよび流量：SiH<sub>4</sub> (10 vol%) / H<sub>2</sub> = 50 sccm、

成膜雰囲気内圧力：200 mTorr、

基板温度：130、

RFパワー：20W

成膜時間：6.5分

10

以上により、膜厚50nmの半導体薄膜5を成膜する。この半導体薄膜5は、多量の水素が含有されたいわゆる水素化非晶質シリコン(a-Si:H)からなる。

**【0023】**

尚、半導体薄膜5の形成は、成膜温度を低く抑えられる方法であれば上述したPE-CVD法に限定されることはなく、塗布法によって行っても良い。この場合、ポリシラン化合物を溶媒に混ぜた混合物を、バッファ層3を介して基板1上に塗布成膜し、その後、乾燥、アニールを施すことにより半導体薄膜5を形成する。そして、先のPE-CVD法や、ここで示した塗布法などの成膜温度が低く抑えられた成膜方法では、いずれの場合にも成膜条件により多少の変動はあるが、0.5 atoms% ~ 15 atoms% 程度の水素を含有した水素化非晶質シリコン(a-Si:H)からなる半導体薄膜5が得られる。

20

**【0024】**

次に、半導体薄膜5上にゲート絶縁膜7を形成する。このゲート絶縁膜7は、酸化シリコンからなるもので良く、通常のPE-CVDによる公知の方法で成膜可能であり、この他にも塗布型の絶縁層として公知のSOG等の成膜を行っても良い。

**【0025】**

次に、ゲート絶縁膜7上にゲート電極9を形成する。ここでは、まず、スパッタ法または蒸着法により、例えばアルミニウムからなる電極材料層を成膜し、次にリソグラフィ法によってこの電極材料層上にレジストパターンを形成する。その後、このレジストパターンをマスクに用いて電極材料層をエッチングすることにより、ゲート電極9をパターン形成する。尚、ゲート電極9の形成は、このような手順に限定されることはなく、例えば金属微粒子を塗布して印刷する手法であっても良い。

30

**【0026】**

またゲート電極9の形成に続けて、ゲート電極9をマスクに用いてゲート絶縁膜7をパターンエッチングし、ゲート電極9の両脇に半導体薄膜5を露出させる。

**【0027】**

次に、図1(2)に示すように、半導体薄膜5に対して、ゲート電極9をマスクとした自己整合的な不純物導入を行う。この不純物は、この半導体装置5を用いて構成される薄膜トランジスタのソース・ドレインを構成するものである。ここでは、イオンインプラ、プラズマドーピング等公知の手法を用いることができる。またこの他にも、市販の塗布型のドーパント溶液を用いて方法や、LIMPID (Laser-induced Melting of Predeposited Impurity Doping) 法を適用しても良い。

40

**【0028】**

例えば、LIMPID法を適用した不純物導入を行う場合には、まず、不純物を含むドーピングガスのプラズマに半導体薄膜5を曝す。この際、例えばPE-CVD装置中にドーピングガスとしてPH<sub>3</sub> (0.5 vol%) / H<sub>2</sub> : 20 sccmを流し、処理雰囲気内の圧力を475 mTorr、基板温度を150、RFパワーを20Wに設定し、照射時間3分の処理を施す。これにより、ゲート電極9をマスクとして、半導体薄膜5の露出面上に選択的に不純物イオンを吸着させる。

**【0029】**

50

以上の後、図1(3)、図1(4)に示すように、ゲート電極9をマスクにして半導体薄膜5にレーザ光Lhを照射することにより、レーザ光Lhの照射部を結晶化して結晶化領域Aを形成するとともに、この結晶化領域Aにおける不純物を活性化させるアニール工程を行う。

【0030】

このアニール工程においては、半導体薄膜5に対するレーザ光Lhの照射位置を、所定の移動速度 $v_t$ で移動させる。この際、レーザ光Lhの照射は連続照射とする。これにより、半導体薄膜5中において水素イオンをガス化膨張させることなく、当該レーザ光Lhの照射部、すなわち結晶化領域Aから余剰水素を除去する。

【0031】

ここで、半導体薄膜5に照射するレーザ光Lhの波長は、半導体薄膜5の膜厚とその吸収係数に基づき、半導体薄膜5の表面層のみで吸収されずに深さ方向広範囲にわたって吸収される程度に、比較的吸収係数が小さくなる波長が選択される。すなわち、厚さ50nmの非晶質シリコンからなる半導体薄膜5を例にとると、波長350nm~470nmのレーザ光Lhが好ましく用いられる。これにより、半導体薄膜5の表面層のみでレーザ光Lhが吸収されて急激に昇温し、膜中に含まれる水素の膨張により半導体薄膜5が破壊されるアブレーションを防止する。

【0032】

このような波長のレーザ光Lhの発振源としては、例えばGaN系の化合物半導体レーザ発振器、さらにはYAGレーザ発振器が用いられる。

【0033】

また、半導体薄膜5に対するレーザ光Lhの照射位置の移動速度 $v_t$ は、レーザ光Lhの照射によって加熱された半導体薄膜5の熱が基板1に影響を及ぼすことなく放熱されて半導体薄膜5が結晶化する程度に設定される。このため、半導体薄膜5の移動速度 $v_t$ は、レーザ光Lhの照射エネルギーを考慮した値に設定され、例えば上述した例においてレーザ光のエネルギーが $1\text{ J}/\text{cm}^2$ 程度である場合、半導体薄膜5に対するレーザ光Lhの照射位置の移動速度 $v_t$ を $0.1\text{ m}/\text{秒} \sim 10\text{ m}/\text{秒}$ に設定する。

【0034】

尚、半導体薄膜5に対するレーザ光Lhの照射位置の移動は相対的によく、固定されたレーザ光Lhの照射位置に対して半導体薄膜5が形成された基板1側を移動させても良いし、固定された基板1に対してレーザ光Lhの照射位置を移動させても良い。また、基板1とレーザ光Lhの照射位置との両方を移動させても良い。

【0035】

そして、半導体薄膜5に対するレーザ光Lhの照射スポット径は、溶融した半導体材料の冷却過程における核の生成確率から決められる。すなわち、レーザ光Lhの照射によって溶融した半導体材料部分においては、レーザ光Lhの照射位置の移動によって照射位置がずれた部分から順次冷却が開始される。そして、同時に冷却が開始された位置で、最も速く結晶の核が形成された部分から結晶が成長する。したがって、このときの核生成確率が $1\text{ event}/\text{sec}$ 程度であれば、冷却開始部分から一方向に結晶成長が進むため、過剰な水素はレーザーのスキャン方向側一方向に押し出されていくことになる。

【0036】

このため、上述した例においては、半導体薄膜5に対するレーザ光Lhの照射スポット径を $10\text{ }\mu\text{m}$ を越えない範囲とすることで、核生成確率を $1\text{ event}/\text{sec}$ 程度に抑えることが好ましい。尚、生産性を考慮すると、照射スポット径はできるだけ大きいことが好ましい。このことからすれば、照射スポット径は $10\text{ }\mu\text{m}$ を越えない範囲でできるだけ大きい値に設定されることとし、生産性を考慮した現実的なスポット径の下限は、 $1\text{ nm}$ 程度となる。

【0037】

またさらに以上のようなレーザ光Lhは、半導体薄膜5に対して連続照射されるが、これにより、レーザ光Lhの照射部における余剰水素がレーザ光Lhの移動に伴って半導体

10

20

30

40

50

薄膜 5 a 中を移動し続け、結晶化領域 A 中から余剰水素が除去されることになる。そして、レーザ光 L h の照射終了端に余剰水素 b を析出させる。尚、余剰水素 b はボイドの状態

【0038】

ここで、半導体薄膜 5 に対するレーザ光 L h の連続照射とは、レーザ光 L h の移動に際して休止無く完全に連続である場合と共に、レーザ光 L h の照射によって溶融した半導体薄膜 5 部分の凝固が完全に完了しない程度の休止が入る場合を含むこととする。このため、このような条件を満たせば、照射時間よりも短い休止時間が入る場合も連続照射に含まれ、一例として半導体薄膜 5 部分への 100 ns の照射時間に対して 10 ~ 20 ns 程度の休止が入る場合も連続照射に含まれる。尚、照射時間に対する休止時間は、半導体薄膜の材質および膜厚、レーザ光 L h のエネルギー密度、等によって適宜設計される。このような休止時間を入れることにより、レーザ光 L h 照射による基板 1 への熱的影響を抑えることができる。尚、エキシマレーザ光は完全なパルス波であり、300 Hz 程度のパルス波であれば、25 ns の照射時間に対して 3300 ns 程度の休止が入ることになる。このため、エキシマレーザ光では、レーザ光 L h の照射によって溶融した半導体薄膜 5 部分の凝固が完全した状態で次のパルス照射が行われることになるため、上述したいわゆる「連続照射」を行うことはできない。

10

【0039】

また以上のようなレーザ光 L h の照射は、薄膜トランジスタの形成部分を含む、半導体薄膜 5 に設定した選択領域 5 a のみに対して選択的に行うこととする。これにより、選択領域 5 a へのレーザ光 L h の照射による半導体薄膜 5 の部分的な発熱がその周囲に放熱され、基板 1 に対して発熱の影響を及ぼすことを防止する。尚、この選択領域 5 a としては、薄膜トランジスタの形成部分以外に、この半導体薄膜 5 を用いて抵抗素子や容量素子などが形成される領域や、この半導体薄膜 5 を用いて配線が形成される領域であり、低抵抗化が必要な領域であることとする。

20

【0040】

尚、照射スポット径が、各選択領域 5 a における結晶化領域 A の幅（例えばソース・ドレイン 11 の幅）に達しない場合には、選択領域 5 a に対して複数列のレーザ光 L h 照射を行うこととする。

【0041】

ここで特に、選択領域 5 a のうち、図示した薄膜トランジスタの形成部分に相当する選択領域 5 a における上記レーザ光 L h の照射は、マスクとなるゲート電極 9 に重なる位置をレーザ光 L h の照射開始位置とし、この照射開始位置からゲート電極 9 から選択領域 5 a の端部方向に向かってレーザ光 L h の照射位置を移動させることとする。

30

【0042】

このため先ず、図 1 (3) に示すようにゲート電極 9 に重なる位置をレーザ光 L h の照射開始位置とし、この照射開始位置から選択領域 5 a の一方側端部に向かってレーザ光 L h の照射位置を所定の移動速度  $v_t$  で移動させる。その後、図 1 (4) に示すように、再びゲート電極 9 に重なる位置をレーザ光 L h の照射開始位置とし、この照射開始位置から選択領域 5 a の他方側端部に向かってレーザ光 L h の照射位置を所定の移動速度  $v_t$  で移動させる。

40

【0043】

以上のようなレーザ光 L h の照射により、半導体薄膜 5 の選択領域 5 a を結晶化した結晶化領域 A を形成すると共に、結晶化領域 5 a 中の不純物を活性化させ、さらに結晶化領域 A 中の余剰水素を除去する脱水素を行う。そして特に、ゲート電極 9 脇の選択領域 5 a は、ゲート電極 9 の両脇の半導体薄膜 5 部分を結晶化すると共にこの部分の不純物を活性化させ、さらに結晶化領域 A 中の余剰水素が除去されたソース・ドレイン 11 となる。また、ゲート電極 9 の下方には、レーザ光 L h を照射せずに水素化非晶質シリコン (a-Si:H) のまま残したチャンネル部 13 が形成される。そしてこれにより、非晶質 - 結晶質混成の薄膜トランジスタ TFT を得る。さらに、上述したようにゲート電極 9 に重なる位

50

置をレーザー光 L h の照射開始位置としてレーザー光 L h を移動させることにより、ゲート電極 9 から離れたソース・ドレイン 1 1 の端部に余剰水素 b を析出させる。

【 0 0 4 4 】

尚、以上のような半導体薄膜 5 に対するレーザー光 L h の照射は、複数の選択領域 5 a に対して同時に行う様にすることが好ましい。つまり、図 2 の平面図に示すように、基板 1 上に設定配列された複数の選択領域 5 a に対してレーザー光 L h を同時に多点照射することにより複数の結晶化領域 A を同時に形成することが、生産性を考慮した場合には好ましい方法である。

【 0 0 4 5 】

このようなレーザー光 L h の多点照射を実現するためには、レーザー光 L h の発振源として半導体レーザー発振器が好適に用いられる。半導体レーザー発振器は、エキシマレーザーや Y A G レーザなどの他のレーザー発振器と比較して非常に小型であるため、1つの装置内に複数配置が可能であり、かつ連続照射で定格 4 0 m W の出力が可能である。尚、このような半導体レーザー発振器を用いたレーザー装置の構成は、別項目にて後述する。

10

【 0 0 4 6 】

ところで、以上のようにレーザー光 L h を所定速度で移動させた連続照射では、図 3 の平面図に示すように、結晶化領域 A に半導体材料の結晶粒 a が形成される。すなわち、結晶化領域 A においては、図中矢印で示すレーザー光 L h の移動方向に凸となる三日月形の結晶粒 a が、レーザー光 L h の移動方向に沿って配列される。尚、図 3 においては、レーザー光 L h 照射の 2 列分を図示している。

20

【 0 0 4 7 】

ここで、P E - C V D 法で成膜した膜厚 5 0 n m の半導体薄膜 5 a ( a - S i : H ) に対して、移動速度  $v_t = 8 . 2 \text{ m / 秒}$  で  $1 \text{ J / c m}^2$  相当のエネルギーでレーザー光 L h を照射したところ、幅 8 0 0 n m × 移動方向長さ 1 0 0 n m 程度の三日月状の結晶粒 a が並んだ多結晶膜が得られることが確認された。またレーザー光の照射終了端には、半導体薄膜 5 a の結晶領域 A の端部に余剰水素 b がポイド状に析出した欠陥が見られた。

【 0 0 4 8 】

またレーザー光 L h の照射開始端にもレーザー光の移動と反対方向に凝固が進んだ領域に部分的に同様の欠陥が見られた。したがって、図 1 ( 3 )、( 4 ) を用いて説明したように、薄膜トランジスタの形成部分では、ゲート電極 9 に重なる位置をレーザー光 L h の照射開始位置とすることで、非晶質のチャネル部 1 3 と結晶化領域 A からなるソース・ドレイン 1 1 との境界付近に余剰水素 b のポイドが析出することを防止している。

30

【 0 0 4 9 】

そして以上のようなレーザー光照射を行って後には、図 4 に示すように、半導体薄膜 5 を、その結晶化領域 A を残して所定形状にパターンエッチングする。またこれにより非晶質 - 結晶質混成の薄膜トランジスタ T F T の素子分離を行う。この場合、図示したように、結晶化領域 A の端部 ( ソース・ドレイン 1 1 の端部 ) に析出させた余剰水素 ( b ) をエッチングによって除去しても良く、また余剰水素 ( b ) を結晶化領域 A の端部に残しても良い。

【 0 0 5 0 】

尚、図 4 を用いて説明した半導体薄膜 5 のパターンニング工程で、余剰水素 ( b ) を結晶化領域 A の端部に残すようにした場合には、ソース・ドレイン 1 1 の外側部分に余剰水素 ( b ) によるバブル状の欠陥が数多く存在している構造の薄膜トランジスタが形成されることになる。

40

【 0 0 5 1 】

以上のようにして形成された薄膜トランジスタ T F T をスイッチング素子として用いた表示装置として、例えば液晶表示装置を作製する場合には、さらに以下の工程を行う。

【 0 0 5 2 】

先ず、図 5 ( 1 ) に示すように、薄膜トランジスタ T F T を覆う状態で、基板 1 上に層間絶縁膜 2 1 を形成する。次に、この層間絶縁膜 2 1 に薄膜トランジスタ T F T のソース

50

・ドレイン 11 に達する接続孔 21a を形成する。そして、この接続孔 21a を介してソース・ドレイン 11 に接続された配線 23 を、層間絶縁膜 21 上に形成する。

【0053】

次いで、配線 23 を覆う状態で平坦化絶縁膜 25 を形成し、配線 23 に達する接続孔 25a を平坦化絶縁膜 25 に形成する。次に、この接続孔 25a と配線 23 を介してソース・ドレイン 11 に接続された画素電極 27 を、平坦化絶縁膜 25 上に形成する。この画素電極 27 は、液晶表示装置の表示タイプによって透明電極または反射電極として形成する。尚、図面は 1 画素の要部断面となっている。

【0054】

その後、ここでの図示は省略したが、画素電極 27 を覆う配向膜を平坦化絶縁膜上に形成し、駆動基板 29 を完成させる。 10

【0055】

その後、図 5 (2) に示すように、駆動基板 29 に対向配置させる対向基板 31 を用意する。この対向基板 31 は、透明基板 33 上に共通電極 35 を設け、さらにここでの図示を省略した配向膜で共通電極 35 を覆ってなる。尚、共通電極 35 は透明電極からなることとする。

【0056】

そして、駆動基板 29 と対向基板 31 とを、画素電極 27 と共通電極 35 とを向かい合わせた状態で、スペーサ 37 を介して対向配置する。そして、スペーサ 37 によって所定間隔に保たれた基板 29, 31 間に液晶相 LC を充填封止し、液晶表示装置を完成させる。 20

【0057】

尚、上記構成の駆動基板 29 を用いて有機 EL 表示装置を作製する場合には、駆動基板 29 に設けられた画素電極を陽極（または陰極）とし、この画素電極上に正孔注入層、発光層、電子輸送層などの必要機能を有する有機層を積層させ、さらに有機層上に共通電極を陰極（または陽極）として形成することとする。

【0058】

以上のような製造方法によれば、図 1 (3) および (4) を用いて説明した半導体薄膜 5 を結晶化するためのアニール工程で、半導体薄膜 5 に対するレーザ光 Lh の照射位置を所定速度で移動させながら連続照射することにより、レーザ Lh 光の照射部における余剰水素 b がレーザ光 Lh の移動に伴って半導体薄膜 5 中を移動し続けることになる。つまり、膜中の水素は膜中を移動してレーザ光の照射部から除去されるのであり、最終的にはレーザ光 Lh の照射端部に析出する。このため、半導体薄膜 5 中の水素が、レーザ光 Lh の照射によって加熱され水素ガスとして膜中において膨張して放出され、これにより半導体薄膜 5 の膜破壊を起こすことが防止される。したがって、さらに活性化効率の高い結晶領域からなるソース・ドレイン 11 が得られる。 30

【0059】

そしてレーザ光 Lh 照射の前処理として脱水素処理を行わなくても、膜破壊を防止しつつレーザ光 Lh の照射部の結晶化が行われたため、レーザ光 Lh の照射においてマスクとなるゲート電極 9 下方の半導体薄膜部 5 分には、水素化非晶質シリコン (a-Si:H) がそのまま残される。したがって、キャリア移動度が保たれた非晶質のチャネル部 13 が得られる。 40

【0060】

以上により、非晶質領域で構成されたチャネル部 13 におけるキャリア移動度が高く、しかも結晶化領域で構成されたソース・ドレイン 11 の活性化効率が高い、非晶質 - 結晶質混成の薄膜トランジスタ TFT を、低温プロセスで得ることが可能である。

【0061】

またこの結果、基板 1 としてプラスチック基板を用いることが可能になり、例えばロール・ツー・ロールでの設備費用を抑えた量産プロセスを実現することができる。尚、ロール・ツー・ロールプロセスでの製造を行う場合には、プラスチックの基板 1 の厚さは 1 50

mm以下であることが望ましい。

【0062】

しかも、上記のアニール工程では、レーザ光Lhの照射部(すなわち結晶化領域A)から余剰水素bが除去されるものの、結晶化領域A内には適量の水素が残存した状態となる。したがって、本アニール工程により、半導体薄膜5における結晶化領域A中の脱水素と水素化処理とを同時に行うことができる。このことから、高機能の膜半導体装置における製造プロセスの簡略化と、これによる生産性の向上を図ることが可能になる。

【0063】

<第2実施形態>

図6は第2実施形態の薄膜半導体装置の製造方法を示す断面工程図である。ここではこの図6に基づいて第2実施形態の製造方法を説明する。 10

【0064】

先ず、図6(1)に示すように、第1実施形態において図1(1)を用いて説明したと同様にして、基板1上にバッファ層3を形成する。そして、このバッファ層3上に半導体薄膜パターン5aを形成する。ここでは、この半導体薄膜パターン5aは、第1実施形態で説明した選択領域(5a)と同一形状であることとする。ただし、半導体薄膜パターン5aは、第1実施形態で説明した選択領域(5a)を含む形状であれば良く、選択領域(5a)より大きくても良い。

【0065】

このような半導体薄膜パターン5aは、成膜温度を低く抑えられる方法で形成されれば良く、第1実施形態と同様にして成膜した半導体薄膜をパターンエッチングして形成しても良い。また、例えば、第1実施形態で説明した塗布法を応用し、必要部分のみに半導体薄膜パターン5aを印刷形成しても良い。したがって、形成された半導体薄膜パターン5aは、第1実施形態の半導体薄膜(5)と同様に、水素を含有した水素化非晶質シリコン(a-Si:H)で構成されることとなる。 20

【0066】

その後、半導体薄膜パターン5aが形成された基板1の上部にゲート絶縁膜7を介してゲート電極9を形成する。この工程は、第1実施形態において図1(1)を用いて説明したと同様に行って良い。尚、ゲート電極9は、半導体薄膜パターン5aのうち、薄膜トランジスタが形成される半導体薄膜パターン5aの中央を横切るように形成されることとする。 30

【0067】

次に、図6(2)に示すように、半導体薄膜パターン5aにゲート電極9をマスクとして自己整合的に不純物を導入する。この工程は、第1実施形態において図1(2)を用いて説明したと同様に行って良い。

【0068】

その後、図6(3)、(4)に示すように、ゲート電極9をマスクにして半導体薄膜パターン5aに対してレーザ光Lhを照射して結晶化するアニール工程を行う。このアニール工程は、第1実施形態において図1(3)および図1(4)を用いて説明したと同様に行い、半導体薄膜パターン5aにレーザ光Lhを照射することにより、レーザ光Lhの照射部を結晶化して結晶化領域Aを形成するとともに、この結晶化領域Aにおける不純物を活性化させ、また結晶化領域A中の余剰水素を除去する脱水素を行う。 40

【0069】

そして特に、ゲート電極9脇の半導体薄膜パターン5aにおいては、ゲート電極9の両脇の半導体薄膜パターン5a部分を結晶化すると共にこの部分の不純物を活性化させ、さらに結晶化領域A中の余剰水素が除去されたソース・ドレイン11を形成する。また、ゲート電極9の下方には、レーザ光Lhを照射せずに水素化非晶質シリコン(a-Si:H)のまま残したチャンネル部13を形成する。そしてこれにより、非晶質-結晶質混成の薄膜トランジスタTFETを得る。さらに、上述したようにゲート電極9に重なる位置をレーザ光Lhの照射開始位置としてレーザ光Lhを移動させることにより、ゲート電極9から 50

離れたソース・ドレイン 11 の端部に余剰水素 b を析出させる。

【0070】

またこのアニール工程も、第 1 実施形態のアニール工程と同様に、複数の結晶化領域 A に対して同時に行うようにすることが好ましい。つまり、図 7 の平面図に示すように、基板 1 上に形成された複数の半導体薄膜パターン 5 a に対して、レーザ光 L h を同時に多点照射することにより複数の結晶化領域 A を同時に形成することが、生産性を考慮した場合には好ましい方法である。ただしこの場合、基板 1 に対するレーザ光 L h 照射による熱的影響を防止するために、半導体パターン 5 a を外れて、基板 1 上のバッファ層 3 にレーザ光 L h が照射されることのないようにする。

【0071】

また、以上の様にして形成された非晶質 - 結晶質混成の薄膜トランジスタ T F T をスイッチング素子として用いた表示装置として、例えば液晶表示装置を作製する場合には、第 1 実施形態で図 5 を用いて説明したと同様の工程を行う。

【0072】

以上のような第 2 実施形態の製造方法であっても、図 6 ( 3 )、( 4 ) を用いて説明した半導体薄膜パターン 5 a を結晶化するためのアニール工程を、第 1 実施形態のアニール工程と同様に行うことで、製造プロセスにおいての基板 1 に対する熱的影響を低く抑えることが可能になり、第 1 実施形態と同様の効果を得ることができる。

【0073】

< 基板 >

次に、以上の第 1 実施形態および第 2 実施形態で代表される本発明の薄膜半導体装置の製造方法に用いられる基板 1 の構成を説明する。

【0074】

上述したように、本発明の薄膜半導体装置の製造方法では、アニール工程での基板に対する熱的影響が低く抑えられるため、基板として用いられる材料に対して特に高い耐熱性が求められることはない。このため、基板としては、非晶質基板のガラス、石英、サファイア基板、プラスチック基板、さらにはアルミニウムおよびステンレスのような金属基板等、多様な材質が用いられる。

【0075】

このうち、金属基板を用いる場合には、金属基板における薄膜半導体装置の形成面に、無機材料からなる絶縁性のバッファ層を形成し、これを基板 1 とする。バッファ層 3 としては、珪素酸化物や、珪素窒化物、珪素炭化物の他、T i , A l , Z r , H f 等の酸化膜を用いても構わない。これらのバッファ層 3 の形成は、C V D、スパッタ、および蒸着等の公知の真空成膜技術によって行うことができる。また、バッファ層としては、無機系 S O G 膜や有機系 S O G 等の層間絶縁膜等として通常使用される絶縁層を用いることもできる。さらに金属膜の陽極酸化で形成される誘電体膜や、ゾルゲル法や M O D ( M e t a l O r g a n i c D e p o s i t i o n ) 法等の公知の技術で成膜された膜であっても良い。

【0076】

また、プラスチック基板を用いる場合には、上述した薄膜半導体装置の製造をロール・ツー・ロールプロセスで行うことが可能である。この場合、プラスチックの基板 1 の厚さは 1 m m 以下であることが望ましい。

【0077】

プラスチック基板を構成する有機材料としては、P E T ( ポリエチレンテレフタレート )、ポリエチレンナフタレートあるいはポリカーボネートなどのポリエステル類、ポリプロピレンなどのポリオレフィン類、ポリフェニルスルフィドなどのポリフェニルスルフィド類、ポリアミド類、芳香族ポリアミド類、ポリエーテルケトン類またはポリイミド類、アクリル系樹脂、P M M A ( ポリメタクリル酸メチル ) などの高分子材料を用いることができる。この中でも特に、ポリエチレンテレフタレート、アセテート、ポリフェニルスルフィド、ポリカーボネート、P E S ( ポリエーテルサルフォン )、ポリスチレン、ナイロン、ポリプロピレン、ポリ塩化ビニル、アクリル系樹脂、P M M A などの汎用的な

10

20

30

40

50

プラスチック基板を好適に用いることができる。

【0078】

以上のようなプラスチック基板の厚さは薄い方が好ましく、例えば200 $\mu$ m程度となっている。これにより薄膜半導体装置に柔軟性を付与すると共に、薄膜半導体装置の小型化および薄膜化を図るためである。

【0079】

また、プラスチック基板を用いる場合には、薄膜半導体装置の形成面に有機系材料からなるコーティング層を介して、無機材料からなる絶縁性のバッファ層3を形成する。バッファ層3は、金属金属基板を用いた場合と同様に、珪素酸化物や、珪素窒化物、珪素炭化物の他、Ti, Al, Zr, Hf等の酸化膜を用いても構わない。そして、コーティング層は、例えば、厚さが10 $\mu$ m程度であり、基板本体であるプラスチック基板よりも熱膨張係数が小さな有機材料により構成されている。またこのコーティング層は、好ましくは、いわゆるハードコーティング材料といわれるような、比較的高温の200 $^{\circ}$ Cまである程度の硬化を維持し、高い緻密性と大きい硬度を有する材料を用いて構成されることとする。

10

【0080】

このようなコーティング材料としては、光学的もしくは熱的なプロセスにより変形して生じる3次元縮重合によって結合している、アクリル樹脂、エポキシ樹脂、あるいはこれらを含む高分子材料が挙げられる。

【0081】

このうち、アクリル樹脂を含むコーティング材料としては、アクリル樹脂系の高分子材料もしくはアクリル系樹脂と他の樹脂を含むような複合高分子系プラスチック材料が挙げられる。このようなコーティング材料として、例えば、各種の多官能性アクリレート化合物、例えばエチレングリコールジ(メタ)アクリレート、ネオペンチルグリコールジ(メタ)アクリレート、ビスフェノール-Aジ(メタ)アクリレート、トリメチロールプロパントリ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、ジペンタエリストール等や、或いは2,2-ビス(4'-ヒドロキシフェニル)ヘキサフルオロプロパンまたはそのアルキレングリコールエーテルとイソシアナートアルキル(メタ)アクリレートとを反応させることによって製造する二官能性アクリレート化合物等などが好適に使われる。このとき共重合させられるモノマーの種類は用途分野により異なり、共重合可能なモノマーはすべて使用できる。

20

30

【0082】

これらのコーティング材料は通常、約100~1000の分子量をもち単一の不飽和または二、三もしくはそれ以上の多不飽和部位を有するモノマーからなる。コーティング材料の組成は、99~100重量パーセントが反応性成分と固体材料から成っているとよく、99.9~100重量パーセントが反応性成分および固体材料から成っていると更によく、100重量パーセントが反応性成分および固体材料から成っていると最もよい。固体材料としてはポリマー性物質やコロイダルシリカのような非揮発性の固体材料がある。適切なポリマー材料としてはセルロースアセテートブチレートがある。

【0083】

また、これらのコーティング材料としては、紫外線に露出されると100%が固形分に変換できるものが好ましい。これらの材料には、光照射による、コーティング材料の硬化を可能にするために必要な量の光開始剤を含有させてある。なお、レゾルシノールモノベンゾエートのような潜在性紫外線遮断材を一定量含有していてもよい。

40

【0084】

一方、エポキシ樹脂を含むコーティング材料としては、有機ケイ素化合物およびその加水分解物のエポキシシランと総称される物質ならびに、その加水分解物からなるものが挙げられる。このようなコーティング材料として、例えば、 $\text{H}_2\text{SiO}_3$ -グリシドキシプロピルトリメトキシシラン、 $\text{H}_2\text{SiO}_3$ -グリシドキシプロピルトリエトキシシラン、 $\text{H}_2\text{SiO}_3$ -グリシドキシプロピルトリアセトキシシラン、

50



ヘキシル)エチルエトキシアセトキシエチルシラン、 - グリシドキシプロピルメトキシエトキシイソプロピルシラン、 - グリシドキシプロピルアセトキシメトキシイソプロピルシラン、 - グリシドキシプロピルアセトキシエトキシイソプロピルシラン、 - (3、4 - エポキシシクロヘキシル)エチルメトキシエトキシイソプロピルシラン、 - (3、4 - エポキシシクロヘキシル)エチルメトキシアセトキシイソプロピルシラン、 - (3、4 - エポキシシクロヘキシル)エチルエトキシアセトキシイソプロピルシラン、グリシドキシメチルトリメトキシシラン、グリシドキシメチルトリエトキシシラン、 - グリシドキシエチルトリメトキシシラン、 - グリシドキシメチルトリメトキシシラン、 - グリシドキシエチルトリメトキシシラン、 - グリシドキシメチルトリメトキシシラン、 - グリシドキシプロピルトリメトキシシラン、 - グリシドキシプロピルトリエトキシシラン、 - グリシドキシプロピルトリプロポキシシラン、 - グリシドキシプロピルトリプトキシシラン、 - グリシドキシプロピルトリフェノキシシラン、 - グリシドキシブチルトリメトキシシラン、 - グリシドキシブチルトリエトキシシラン、 - グリシドキシブチルトリメトキシシラン、 - グリシドキシブチルトリエトキシシラン、 - グリシドキシブチルトリメトキシシラン、 - グリシドキシブチルトリエトキシシラン、(3, 4 - エポキシシクロヘキシル)メチルトリメトキシシラン、(3, 4 - エポキシシクロヘキシル)メチルトリエトキシシラン、 - (3, 4 - エポキシシクロヘキシル)エチルトリプロポキシシラン、 - (3, 4 - エポキシシクロヘキシル)エチルトリプロポキシシラン、 - (3, 4 - エポキシシクロヘキシル)エチルトリフェノキシシラン、 - (3, 4 - エポキシシクロヘキシル)プロピルトリメトキシシラン、 - (3, 4 - エポキシシクロヘキシル)プロピルトリエトキシシラン、 - (3, 4 - エポキシシクロヘキシル)ブチルトリメトキシシラン、 - (3, 4 - エポキシシクロヘキシル)ブチルトリエトキシシラン、グリシドキシメチルメチルジメトキシシラン、グリシドキシメチルメチルジエトキシシラン、 - グリシドキシエチルメチルジメトキシシラン、 - グリシドキシエチルメチルジメトキシシラン、 - グリシドキシエチルメチルジエトキシシラン、 - グリシドキシプロピルメチルジメトキシシラン、 - グリシドキシプロピルメチルジエトキシシラン、 - グリシドキシプロピルメチルジメトキシシラン、 - グリシドキシプロピルメチルジエトキシシラン、 - グリシドキシプロピルメチルジエトキシシラン、 - グリシドキシプロピルメチルジエトキシシラン、 - グリシドキシプロピルメチルジプロポキシシラン、 - グリシドキシプロピルメチルジプロポキシシラン、 - グリシドキシプロピルメチルジメトキシエトキシシラン、 - グリシドキシプロピルメチルジフェノキシシラン、 - グリシドキシプロピルエチルジメトキシシラン、 - グリシドキシプロピルエチルジエトキシシラン、 - グリシドキシプロピルエチルジプロポキシシラン、 - グリシドキシプロピルビニルジメトキシシラン、 - グリシドキシプロピルビニルジエトキシシラン等が挙げられる。

【0085】

以上例示したこれらのコーティング材料は、1種で使用してもよいが、目的に応じて2種以上を混合して使用してもよい。これらコーティング材料は、他のシラン化合物と混合して使用することも可能である。例えば、メチルトリメトキシシラン、メチルトリエトキシシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、ビニルトリアセトキシシラン、ビニルトリメトキシエトキシシラン、 - メタクリロキシプロピルトリメトキシシラン、アミノメチルトリメトキシシラン、3 - アミノプロピルトリメトキシシラン、3 - アミノプロピルトリエトキシシラン、フェニルトリメトキシシラン、フェニルトリエトキシシラン、 - クロロプロピルトリメトキシシラン、 - メルカプトプロピルトリエトキシシラン、3、3、3 - トリフルオロプロピルトリメトキシシランなどの各種トリアルコキシシラン、トリアシロキシシランあるいはトリアルコキシアルコキシシラン化合物、ジメチルジメトキシシラン、ジフェニルジメトキシシラン、メチルフェニルジメトキシシラン、メチルビニルジメトキシシラン、ジメチルジエトキシシランなどのジアルコキシシラン化合物、メチルシリケート、エチルシリケート、イソプロピルシリケート、n - プ

ロピルシリケート、n-ブチルシリケート、t-ブチルシリケート、sec-ブチルシリケートなど4官能のシラン化合物などが挙げられる。

【0086】

以上、いわゆるハードコーティング材料といわれるような、3次元的な縮重合による結合により高い緻密性と高い高度をもつようなアクリル系樹脂の高分子材料、またはアクリル系樹脂と他の樹脂を含むような複合高分子系プラスチック材料や、有機ケイ素化合物およびその加水分解物のエポキシ系樹脂ならびに、その加水分解物からなるハードコーティング材料は無数に存在し、前述の材料群が一例に過ぎないことはいうまでもない。

【0087】

有機高分子層（コーティング層）の形成方法としては、上述したアクリル樹脂、エポキシ樹脂、あるいはこれらを含む高分子材料に、必要に応じてフィラー、水あるいは有機溶媒を混合し、これをペイントシェーカー、サンドミル、パールミル、ボールミル、アトライター、ロールミル、高速インペラー分散機、ジェットミル、高速衝撃ミル、超音波分散機等によって分散し、コーティング材料とする。このときにハードコート材とプラスチック基板の密着性が悪い場合は、接着層を介して形成されていることが望ましい。接着層はプラスチックフィルム製造時に同時に表面に形成することもあるし、後から塗布することもある。

【0088】

次に、このコーティング材料を、スピンコーティング法、エアドクターコーティング法、ブレードコーティング法、ナイフコーティング法、リバースコーティング法、トランスファロールコーティング、グラビアロールコーティング、キスコーティング、キャストコーティング法、スプレーコーティング法、スロットオリフィスコーティング法、カレンダーコーティング法、電着コーティング法、ディップコーティング法、ダイコーティング法等のコーティング法や、フレキソ印刷法等の凸版印刷法、ダイレクトグラビア印刷法やオフセットグラビア印刷法等の凹版印刷法、オフセット印刷法等の平板印刷法、スクリーン印刷法等の孔版印刷法などの印刷手法を用いて、片面または両面上に単層もしくは多層に分けて塗付する。なお、コーティング材料が溶媒を含んでいる場合は、塗付後に熱乾燥を行う。

【0089】

次に必要に応じて、ポリシラザン系化合物を含む溶液又はシロキサン系化合物を含む溶液で、 $\text{CH}_3$ 基の含有量を0~50wt%以下、好ましくは0~30wt%の材料を、スピンコーティング法、エアドクターコーティング法、ブレードコーティング法、ナイフコーティング法、リバースコーティング法、トランスファロールコーティング、グラビアロールコーティング、キスコーティング、キャストコーティング法、スプレーコーティング法、スロットオリフィスコーティング法、カレンダーコーティング法、電着コーティング法、ディップコーティング法、ダイコーティング法等のコーティング法や、フレキソ印刷法等の凸版印刷法、ダイレクトグラビア印刷法やオフセットグラビア印刷法等の凹版印刷法、オフセット印刷法等の平板印刷法、スクリーン印刷法等の孔版印刷法などの印刷手法を用いて塗付させ、乾燥、熱処理又は紫外線照射等を行うことにより、無機系（一部有機成分を含む）のバッファ層を形成する。熱処理は必要に応じて、水蒸気雰囲気中で行うこともある。無機系（一部有機成分を含む）のバッファ層はハードコート材と合わせて強固な熱的バッファ層を形成し、基板表面側からの比較的高温での熱処理に対して熱的に強いフィルムとなりレーザ結晶化プロセス上非常に有利である。

【0090】

<レーザ装置>

次に、以上の第1実施形態および第2実施形態で代表される本発明の薄膜半導体装置の製造方法に用いられるレーザ装置の概略構成の一例を、レーザ光の光路に沿って説明する。

【0091】

先ず、このレーザ装置は、複数のGaN半導体レーザ発振器（以下単に発振器と記す）

を備えている。そして、これらの発振器から発振された複数のレーザ光は、それぞれ別に設けられた、コリメートレンズ、ビーム成形用のアナモリフィックプリズム、走査ユニットをこの順に通過する。そして、各走査ユニットに入射した各レーザ光は、それぞれの対物レンズを通して基板 1 上の各選択領域に集光される。

【0092】

このうち、走査ユニットの構造としては、例えば、ポリゴンミラー方式、ガルバノミラー方式、AOD方式、MEMS方式などが考えられ、f レンズを通した組み合わせで基板 1 上へレーザ光を集光させながら、レーザ光を走査させることができる。

【0093】

またこの走査ユニットには、ハーフミラーを用いることで、アニール処理に用いるレーザ光と同じ光路に、半導体薄膜(a-Si:H)での吸収がほとんどない波長830nmのレーザ光を導入し、AFセンサーにこのレーザ光を取り込みフォーカサーボを可能する。また同じく必要に応じてCCDで照射部分の光を取り込み、照射部分のアライメントが出来る機構を取り付けることとする。

【0094】

走査ユニットの設置密度を上げるためには、走査ユニット部分のみを切りはなしてアナモリフィックプリズムを通過後に光ファイバーに導入し、ファイバー出口でコリメートレンズを通過させてから走査ユニットに入れることで、走査ユニットとAFサーボの機構だけを分離可能となるので、一つのユニットでのプロセスエリアを縮小でき生産性の向上を図ることができる。

【0095】

ここで、対物レンズの実効的なNaを例えば0.6として設計した定格60mWのGaNを用いたレーザ装置において、さらに実質的な光学効率が0.5の場合、平均で17.7mW/cm<sup>2</sup>のエネルギー密度が可能となる。したがって、レーザ光の走査速度を8.2m/s程度まで上げられるとすると、半導体薄膜の一点を通過するレーザ光の通過時間(すなわち照射時間)は約100nsとなり、最大1.77J/cm<sup>2</sup>相当のエネルギーを照射可能であることがわかる。

【0096】

尚、PE-CVD法で成膜した膜厚50nmの半導体薄膜(a-Si:H)に対して、この装置で1J/cm<sup>2</sup>相当のエネルギーを投入したところ、幅800nm×移動方向長さ100nm程度の三日月上の結晶粒が並んだ多結晶膜が得られることが確認された。またレーザ光の照射終了端には、半導体材料の凝固後に余剰水素ガスがボイド状に析出した欠陥が見られた。またレーザ光の照射開始端にもレーザ光の移動と反対方向に凝固が進んだ領域に部分的に同様の欠陥が見られた。以上は、第1実施形態でも述べた通りである。

【図面の簡単な説明】

【0097】

【図1】第1実施形態の製造方法を示す断面工程図(その1)である。

【図2】アニール工程における多点照射を示す平面図である。

【図3】アニール工程で得られる結晶粒を説明する平面図である。

【図4】第1実施形態の製造方法を示す断面工程図(その2)である。

【図5】第1実施形態に引き続き行われる表示装置の製造を示す断面工程図である。

【図6】第2実施形態の製造方法を示す断面工程図である。


【図7】アニール工程における多点照射を示す平面図である。

【符号の説明】


【0098】

1...基板、5...半導体薄膜、5a...選択領域(半導体薄膜パターン)、7...ゲート絶縁膜、9...ゲート電極、b...余剰水素、Lh...レーザ光、vt...移動速度


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



【図7】



---

フロントページの続き

F ターム(参考) 5F052 AA02 BB02 BB04 BB07 DA02 DB03 EA15 JA01  
5F110 AA01 AA05 AA16 AA17 BB01 CC02 DD01 DD02 DD03 DD04  
DD12 DD13 DD14 DD17 EE03 EE42 EE43 EE44 FF02 FF27  
FF30 GG02 GG15 GG25 GG33 GG34 GG42 GG45 HJ12 HJ13  
HJ16 HJ18 HJ23 NN03 NN71 NN72 PP03 PP04 PP05 PP06  
PP07 PP24 PP26 PP27 QQ11