(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2020年3月26日(26.03.2020)

WIPO | PCT

(10) 国際公開番号
WO 2020/059487 A1

(51) 国際特許分類:
H04N 5/3745 (2011.01) *H04N 5/369* (2011.01)
H04N 5/347 (2011.01)

(21) 国際出願番号： PCT/JP2019/034717

(22) 国際出願日： 2019年9月4日(04.09.2019)

(25) 国際出願の言語： 日本語

(26) 国際公開の言語： 日本語

(30) 優先権データ：
特願 2018-173554 2018年9月18日(18.09.2018) JP

(71) 出願人: ソニーセミコンダクタソリューションズ株式会社(**SONY SEMICONDUCTOR SOLUTIONS CORPORATION**) [JP/JP]; 〒2430014 神奈川県厚木市旭町四丁目14番1号 Kanagawa (JP).

(72) 発明者: 依田 光二(**YODA Koji**); 〒2430014 神奈川県厚木市旭町四丁目14番1号 ソニーセミコンダクタソリューションズ株式会社内 Kanagawa (JP).

(74) 代理人: 西川 孝, 外 (**NISHIKAWA Takashi** et al.); 〒1600023 東京都新宿区西新宿7丁目5番25号 西新宿プライムスクエア9階 Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ,

(54) **Title:** SOLID-STATE IMAGING DEVICE AND ELECTRONIC APPARATUS

(54) 発明の名称： 固体撮像装置、及び電子機器

FIG. 2



(57) **Abstract:** The present disclosure relates to a solid-state imaging device and an electronic apparatus that can further improve processing performance. Provided is a solid-state imaging device comprising an array unit having an arranged plurality of pixels each having a photoelectric conversion unit and an analog memory unit, wherein the analog memory unit holds charges photoelectrically converted by the photoelectric conversion unit through a first exposure, and the charges held in the analog memory unit through the first exposure are read adaptively and non-destructively. A technology according to the present disclosure can be applied to, for example, a CMOS image sensor.

WO 2020/059487 A1

[続葉有]

NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告(条約第21条(3))

(57) 要約:本開示は、より処理性能を向上させることができるようにする固体撮像装置、及び電子機器に関する。光電変換部とアナログメモリ部とを有する画素を複数配列したアレイ部を備え、アナログメモリ部は、第1の露光によって光電変換部により光電変換された電荷を保持し、第1の露光によってアナログメモリ部に保持された電荷が、適応的に非破壊で読み出される固体撮像装置が提供される。本開示に係る技術は、例えば、CMOSイメージセンサに適用することができる。

明　細　書

発明の名称 ： 固体撮像装置、及び電子機器

技術分野

[0001] 本開示は、固体撮像装置、及び電子機器に関し、特に、より処理性能を向上させることができるようにした固体撮像装置、及び電子機器に関する。

背景技術

[0002] 近年、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサ等のイメージセンサが普及し、様々な分野で利用されている。例えば、イメージセンサに関する技術としては、特許文献１に開示されている技術が知られている。

先行技術文献

特許文献

[0003] 特許文献1：特開2012-253422号公報

発明の概要

発明が解決しようとする課題

[0004] ところで、イメージセンサ等の固体撮像装置には、フォトダイオードに蓄積された電荷をアナログメモリに転送して、アナログメモリに保持されている電荷を読み出す方式がある。このような方式において、アナログメモリに保持された電荷は、破壊読み出しされるのが一般的であるため、１度しか読み出すことができず、処理の柔軟性を損なう恐れがあった。

[0005] また、特許文献１に開示されている技術では、アナログメモリに保持された電荷を読み出しているが、処理の柔軟性を確保するには十分でなく、より柔軟に処理を行うことでより処理性能を向上させるための技術の提案が求められていた。

[0006] 本開示はこのような状況に鑑みてなされたものであり、より処理性能を向上させることができるようにするものである。

課題を解決するための手段

[0007] 本開示の一側面の固体撮像装置は、光電変換部とアナログメモリ部とを有する画素を複数配列したアレイ部を備え、前記アナログメモリ部は、第１の露光によって前記光電変換部により光電変換された電荷を保持し、前記第１の露光によって前記アナログメモリ部に保持された電荷が、適応的に非破壊で読み出される固体撮像装置である。

[0008] 本開示の一側面の電子機器は、光電変換部とアナログメモリ部とを有する画素を複数配列したアレイ部を備え、前記アナログメモリ部は、第１の露光によって前記光電変換部により光電変換された電荷を保持し、前記第１の露光によって前記アナログメモリ部に保持された電荷が、適応的に非破壊で読み出される固体撮像装置を搭載した電子機器である。

[0009] 本開示の一側面の固体撮像装置、及び電子機器においては、光電変換部とアナログメモリ部とを有する画素を複数配列したアレイ部が設けられ、前記アナログメモリ部では、第１の露光によって前記光電変換部により光電変換された電荷が保持され、前記第１の露光によって前記アナログメモリ部に保持された電荷が、適応的に非破壊で読み出される。

[0010] なお、本開示の一側面の固体撮像装置又は電子機器は、独立した装置であってもよいし、１つの装置を構成している内部ブロックであってもよい。

図面の簡単な説明

[0011] [図1]第１の実施の形態の固体撮像装置の構成の第１の例を示す図である。

[図2]第１の実施の形態の固体撮像装置の画素の構成の例を示す回路図である。

[図3]第１の実施の形態の固体撮像装置の構成の第１の例のデータフローを示す図である。

[図4]第１の実施の形態の固体撮像装置の構成の第２の例を示す図である。

[図5]第１の実施の形態の固体撮像装置の構成の第２の例のデータフローを示す図である。

[図6]第１の実施の形態の固体撮像装置の画素の駆動方法の例を示すタイミングチャートである。

[図7]第１の実施の形態の固体撮像装置を搭載したカメラ装置の処理の例を示す図である。

[図8]第１の実施の形態の固体撮像装置を搭載したカメラ装置の動作の例を示すタイミングチャートである。

[図9]第２の実施の形態の固体撮像装置の画素の概要を示す図である。

[図10]第２の実施の形態の固体撮像装置の概要を示す図である。

[図11]第２の実施の形態の固体撮像装置の画素の構成の例を示す回路図である。

[図12]第２の実施の形態の固体撮像装置の構成の第１の例を示す図である。

[図13]第２の実施の形態の固体撮像装置の構成の第１の例のデータフローを示す図である。

[図14]第２の実施の形態の固体撮像装置の構成の第２の例を示す図である。

[図15]第２の実施の形態の固体撮像装置の構成の第２の例のデータフローを示す図である。

[図16]第２の実施の形態の固体撮像装置の画素の駆動方法の例を示すタイミングチャートである。

[図17]第２の実施の形態の固体撮像装置を搭載したカメラ装置の処理の例を示す図である。

[図18]第３の実施の形態の固体撮像装置の画素の駆動方法の第１の例を示すタイミングチャートである。

[図19]第３の実施の形態の固体撮像装置の概要を示す図である。

[図20]第３の実施の形態の固体撮像装置の概要を示す図である。

[図21]第３の実施の形態の固体撮像装置の画素の構成の第１の例を示す回路図である。

[図22]第３の実施の形態の固体撮像装置の画素の構成の第２の例を示す回路図である。

[図23]第３の実施の形態の固体撮像装置の構成の例を示す図である。

[図24]第３の実施の形態の固体撮像装置の画素の駆動方法の第２の例を示す

タイミングチャートである。

[図25]第３の実施の形態の固体撮像装置の画素の読み出しの第１の例を示す図である。

[図26]第３の実施の形態の固体撮像装置の画素の読み出しの第２の例を示す図である。

[図27]第３の実施の形態の固体撮像装置のデジタル処理部の構成の例を示す図である。

[図28]第３の実施の形態の固体撮像装置のデジタル処理部の処理の例を示す図である。

[図29]第３の実施の形態の固体撮像装置の構成の例のデータフローを示す図である。

[図30]第３の実施の形態の固体撮像装置の構成の例のデータフローを示す図である。

[図31]第３の実施の形態の固体撮像装置の構成の例のデータフローを示す図である。

[図32]第３の実施の形態の固体撮像装置の動作の第１の例を示すタイミングチャートである。

[図33]第３の実施の形態の固体撮像装置の動作の第２の例を示すタイミングチャートである。

[図34]第３の実施の形態の固体撮像装置の再露光制御の例を示す図である。

[図35]第３の実施の形態の固体撮像装置の再露光制御の例を示す図である。

[図36]第３の実施の形態の固体撮像装置を搭載したカメラ装置の処理の例を示す図である。

[図37]固体撮像装置を搭載した電子機器の構成の例を示す図である。

[図38]固体撮像装置の構造の第１の例を示す図である。

[図39]固体撮像装置の構造の第２の例を示す図である。

[図40]固体撮像装置の構造の第３の例を示す図である。

[図41]電子機器に搭載される固体撮像装置の構成の第１の例を示す図である

。

[図42]電子機器に搭載される固体撮像装置の構成の第２の例を示す図である。

[図43]画素アレイ部に２次元状に配列される画素の平面レイアウトの例を示す図である。

[図44]カラムADC部の構成の例を示す図である。

[図45]全画素読み出し時の画素の平面レイアウトの例を示す図である。

[図46]全画素読み出し時のカラムADC部の動作の例を示すタイミングチャートである。

[図47]間引き読み出し時の画素の平面レイアウトの例を示す図である。

[図48]間引き読み出し時のカラムADC部の動作の例を示すタイミングチャートである。

[図49]画素加算読み出し時の画素の平面レイアウトの例を示す図である。

[図50]画素加算読み出しの概要を示す図である。

[図51]画素加算読み出し時のカラムADC部の動作の例を示すタイミングチャートである。

[図52]固体撮像装置の使用例を示す図である。

[図53]車両制御システムの概略的な構成の一例を示すブロック図である。

[図54]車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

発明を実施するための形態

[0012] 以下、図面を参照しながら本開示に係る技術（本技術）の実施の形態について説明する。なお、説明は以下の順序で行うものとする。

[0013] １．第１の実施の形態

２．第２の実施の形態

３．第３の実施の形態

４．第４の実施の形態

５．変形例

６．固体撮像装置の使用例

７．移動体への応用例

[0014] ＜１．第１の実施の形態＞

[0015] （固体撮像装置の構成の第１の例）

図１は、本開示に係る技術を適用した固体撮像装置の構成の第１の例を示す図である。

[0016] 図１の固体撮像装置１０Ａは、例えばCMOS(Complementary Metal Oxide Semiconductor)を用いたイメージセンサ（CMOSイメージセンサ）などとして構成される。固体撮像装置１０は、光学レンズ系（不図示）を介して被写体からの入射光（像光）を取り込んで、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。

[0017] 図１において、固体撮像装置１０Ａは、画素アレイ部１１、駆動部１２、及びカラムADC部１３を含んで構成される。

[0018] 画素アレイ部１１は、複数の画素１００を２次元状（行列状）に配列している。画素１００は、光電変換素子（光電変換部）としてのフォトダイオードと、複数の画素トランジスタを含んで構成される。例えば、画素トランジスタとしては、転送トランジスタ（TRG）、リセットトランジスタ（RST）、増幅トランジスタ（AMP）、及び選択トランジスタ（SEL）を含む。

[0019] なお、以下の説明では、画素アレイ部１１に２次元状に配列された画素１００のｉ行ｊ列を、画素１００（ｉ，ｊ）とも表記する。

[0020] 駆動部１２は、例えばシフトレジスタ等によって構成され、所定の画素駆動線を選択し、選択した画素駆動線に駆動信号（パルス信号）を印加して行単位で画素１００を駆動する。すなわち、駆動部１２は、画素アレイ部１１に配列された各画素１００を行単位で順次垂直方向に選択走査し、各画素１００のフォトダイオードにて受光量に応じて生成された信号電荷（電荷）に応じた画素信号を、垂直信号線１３１を通じてカラムADC部１３に供給する。

[0021] カラムADC部１３には、画素アレイ部１１に２次元状に配列された画素１００（ｉ，ｊ）の列ごとにADC(Analog to Digital Converter)１５１－ｊが設けられる。ADC１５１－ｊは、定電流回路１６１、比較器１６２、及びカウン

タ１６３を含んで構成される。

[0022] 定電流回路１６１は、画素１００（ｉ，ｊ）に接続された垂直信号線１３１－ｊの一端に接続される。比較器１６２は、そこに入力される垂直信号線１３１－ｊからの信号電圧（Vx）と、DAC(Digital to Analog Converter)１５２からのランプ波（Ramp）の参照電圧（Vref）とを比較し、その比較結果に応じたレベルの出力信号を、カウンタ１６３に出力する。

[0023] カウンタ１６３は、比較器１６２からの出力信号に基づいて、カウントを行い、そのカウント値をFF回路１５３－ｊに出力する。FF回路１５３－ｊに保持されたカウント値は、順次水平出力線に転送され（デジタル値をシフトして）、撮像信号として得られる。例えば、ここでは、画素１００（ｉ，ｊ）のリセット成分と信号成分を順に読み出し、それぞれをカウントして差し引くことで、相関二重サンプリング（CDS：Correlated Double Sample）の動作が行われる。

[0024] なお、固体撮像装置１０Ａにおいては、画素アレイ部１１とカラムADC部１３とを積層して貫通ビア（VIA）を介して信号線を接続した積層構造（２層構造）を採用することができる。また、固体撮像装置１０Ａは、例えば、裏面照射型のイメージセンサとすることができる。

[0025] 図２は、図１の画素アレイ部１１に２次元状に配列される画素１００の構成の例を示している。

[0026] 図２において、画素１００は、フォトダイオード部１０１と、アナログメモリ部１０２とから構成される。フォトダイオード部１０１は、フォトダイオード（PD）１１１及びリセットトランジスタ（RST-P）１１２を含む光電変換部である。アナログメモリ部１０２は、転送トランジスタ１２１（TRG-M）、アナログメモリ（MEM）１２２、リセットトランジスタ（RST-M）１２３、増幅トランジスタ（AMP-M）１２４、及び選択トランジスタ（SEL-M）１２５を含む。

[0027] フォトダイオード１１１は、例えばpn接合の光電変換領域を有し、受光した光量に応じた信号電荷（電荷）を生成して蓄積する。フォトダイオード１

１１は、その一端であるアノード電極が接地され、その他端であるカソード電極が転送トランジスタ１２１のソースに接続されている。

[0028] リセットトランジスタ１１２は、フォトダイオード１１１と電源部との間に接続される。リセットトランジスタ１１２のゲートには、駆動部１２（図１）からの駆動信号RST-Pが印加される。この駆動信号RST-Pがアクティブ状態になると、リセットトランジスタ１１２のリセットゲートが導通状態となり、フォトダイオード１１１がリセットされる。

[0029] アナログメモリ部１０２において、転送トランジスタ１２１のドレインは、リセットトランジスタ１２３のソースと増幅トランジスタ１２４のゲートに接続されており、この接続点が、浮遊拡散領域としてのフローティングディフュージョン（FD）１２６を構成している。

[0030] 転送トランジスタ１２１は、フォトダイオード１１１とフローティングディフュージョン１２６との間に接続される。転送トランジスタ１２１のゲートには、駆動部１２（図１）からの駆動信号TRG-Mが印加される。この駆動信号TRG-Mがアクティブ状態になると、転送トランジスタ１２１の転送ゲートが導通状態となり、フォトダイオード１１１に蓄積されている電荷が、フォトダイオード部１０１側からアナログメモリ部１０２側に転送される。

[0031] アナログメモリ１２２は、例えばキャパシタから構成され、その一方の極板が接地され、その他方の極板が、転送トランジスタ１２１のドレインとフローティングディフュージョン１２６との間に接続される。アナログメモリ１２２は、転送トランジスタ１２１により転送される電荷、すなわち、フォトダイオード１１１からの電荷を保持する。

[0032] フローティングディフュージョン１２６は、アナログメモリ１２２に保持される電荷、すなわち、転送トランジスタ１２１により転送された電荷を、電圧信号に電荷電圧変換して、増幅トランジスタ１２４（のゲート）に出力する。

[0033] リセットトランジスタ１２３は、フローティングディフュージョン１２６と電源部との間に接続される。リセットトランジスタ１２３のゲートには、

駆動部１２（図１）からの駆動信号RST-Mが印加される。この駆動信号RST-Mがアクティブ状態になると、リセットトランジスタ１２３のリセットゲートが導通状態となり、フローティングディフュージョン１２６がリセットされる。

[0034] 増幅トランジスタ１２４は、そのゲートがフローティングディフュージョン１２６に接続され、ドレインが電源部に接続されており、フローティングディフュージョン１２６が保持している電圧信号の読み出し回路、いわゆるソースフォロア回路の入力部となる。すなわち、増幅トランジスタ１２４は、そのソースが選択トランジスタ１２５を介して垂直信号線１３１に接続されることで、垂直信号線１３１の一端に接続される定電流回路１６１（図１）とソースフォロア回路を構成する。

[0035] 選択トランジスタ１２５は、増幅トランジスタ１２４のソースと垂直信号線１３１との間に接続される。選択トランジスタ１２５のゲートには、駆動部１２（図１）からの駆動信号SEL-Mが印加される。この駆動信号SEL-Mがアクティブ状態になると、選択トランジスタ１２５が導通状態となり、画素１００が選択状態となる。これにより、増幅トランジスタ１２４から出力される読み出し信号（画素信号）が、選択トランジスタ１２５を介して垂直信号線１３１に出力される。

[0036] 以上のように構成される画素１００においては、リセットトランジスタ１１２と、転送トランジスタ１２１と、リセットトランジスタ１２３のゲートに印加される駆動信号RST-P, TRG-M, RST-Mは、センサ内で共通に（センサ単位で）制御される一方で、選択トランジスタ１２５のゲートに印加される駆動信号SEL-Mは、ライン単位（行単位）で制御されることで、グローバルシャッタ方式での露光によってフォトダイオード１１１に蓄積された電荷が転送されてアナログメモリ１２２に保持されるとともに、アナログメモリ１２２に保持された電荷（に応じた画素信号）が非破壊で読み出される。

[0037] なお、画素アレイ部１１に配列される任意の複数の画素１００ごとに、リセットトランジスタ１２３を共有してもよく、そのような共有対象の画素１

００では、アナログメモリ部１０２が、リセットトランジスタ１２３を除いた領域１０３内の素子により構成される。

[0038] 図３は、図１の固体撮像装置１０Ａのデータフローを示している。

[0039] 固体撮像装置１０Ａにおいて、画素アレイ部１１に２次元状に配列された画素１００（ｉ，ｊ）では、グローバルシャッタ方式での露光（Ｅ１１）によってフォトダイオード１１１に蓄積された電荷が、フォトダイオード部１０１からアナログメモリ部１０２に転送され（Ｔ１１）、アナログメモリ１２２に保持される。

[0040] そして、画素１００（ｉ，ｊ）のアナログメモリ１２２に保持された電荷は、駆動部１２からの駆動信号に応じて非破壊で読み出され（Ｒ１１）、垂直信号線１３１－ｊを介してカラムADC部１３に入力される。

[0041] カラムADC部１３において、列ごとに配列されたADC１５１－ｊでは、画素１００（ｉ，ｊ）のアナログメモリ１２２から非破壊で読み出された信号電圧（Vx）と、DAC１５２からのランプ波の参照電圧（Vref）とが比較され、その比較結果に応じたカウントがなされることで、アナログ信号がデジタル信号に変換され、外部に出力される。

[0042] このように、固体撮像装置１０Ａにおいては、画素１００のアナログメモリ１２２に保持された電荷を読み出すに際し、非破壊で読み出すため、１回の露光によってフォトダイオード１１１に蓄積された電荷であって、アナログメモリ１２２に転送されて保持されている電荷を何度でも繰り返し読み出すことができる。

[0043] （固体撮像装置の構成の第２の例）

ところで、画素１００の構造としては、フォトダイオード部１０１とアナログメモリ部１０２とを同一の層に含める構造に限らず、それらを異なる層に含めて積層して貫通ビア（VIA）を介して信号線を接続した構造（画素内分離構造）を採用するようにしてもよい。そこで、次に、このような画素内分離構造について説明する。

[0044] 図４は、本開示に係る技術を適用した固体撮像装置の構成の第２の例を示

す図である。

[0045] 図４において、固体撮像装置１０Ｂは、フォトダイオードアレイ部１１Ａ、アナログメモリアレイ部１１Ｂ、駆動部１２、及びカラムADC部１３を含んで構成される。すなわち、固体撮像装置１０Ｂ（図４）は、固体撮像装置１０Ａ（図１）と比べて、画素アレイ部１１の代わりに、フォトダイオードアレイ部１１Ａとアナログメモリアレイ部１１Ｂとが積層されて構成されている。

[0046] フォトダイオードアレイ部１１Ａは、複数のフォトダイオード部１０１を２次元状（行列状）に配列している。アナログメモリアレイ部１１Ｂは、複数のアナログメモリ部１０２を２次元状（行列状）に配列している。ここで、フォトダイオードアレイ部１１Ａに配列される複数のフォトダイオード部１０１と、アナログメモリアレイ部１１Ｂに配列される複数のアナログメモリ部１０２とは、積層された層の対応する位置にそれぞれ形成され、貫通ビア（VIA）を介して信号線により接続される。

[0047] すなわち、第１の層に形成されたフォトダイオードアレイ部１１Ａにおけるフォトダイオード部１０１のフォトダイオード１１１（のカソード電極）と、第２の層に形成されたアナログメモリアレイ部１１Ｂにおけるアナログメモリ部１０２の転送トランジスタ１２１（のソース）とは、貫通ビア（VIA）を介して信号線によって接続される。このようにして、フォトダイオード部１０１とアナログメモリ部１０２とが積層されて画素１００（ｉ，ｊ）が構成される。

[0048] なお、図４において、フォトダイオード部１０１とアナログメモリ部１０２の構成は、図２に示した構成と同様であるため、ここではその詳細な説明は省略する。また、図４において、カラムADC部１３の構成は、図１に示した構成と同様であり、フォトダイオードアレイ部１１Ａに積層されたアナログメモリアレイ部１１Ｂに対してさらに積層して、貫通ビア（VIA）を介して信号線を接続した積層構造（３層構造）とすることができる。また、固体撮像装置１０Ｂは、例えば、裏面照射型のイメージセンサとすることができる。

[0049] 図５は、図４の固体撮像装置１０Ｂのデータフローを示している。

[0050] 固体撮像装置１０Ｂにおいて、フォトダイオードアレイ部１１Ａに２次元状に配列されたフォトダイオード部１０１では、グローバルシャッタ方式での露光（Ｅ２１）によってフォトダイオード１１１に蓄積された電荷が、アナログメモリアレイ部１１Ｂに配列されたアナログメモリ部１０２に転送され（Ｔ２１）、アナログメモリ１２２に保持される。

[0051] そして、画素１００（ｉ，ｊ）のアナログメモリ部１０２のアナログメモリ１２２に保持された電荷は、駆動部１２からの駆動信号に応じて非破壊で読み出され（Ｒ２１）、垂直信号線１３１－ｊを介してカラムADC部１３に入力され、AD変換がなされる。

[0052] このように、固体撮像装置１０Ｂにおいては、フォトダイオードアレイ部１１Ａと、アナログメモリアレイ部１１Ｂとが積層されて構成され、アナログメモリ部１０２のアナログメモリ１２２に保持された電荷を読み出すに際して非破壊で読み出すため、１回の露光によってフォトダイオード１１１に蓄積された電荷であって、アナログメモリ１２２に転送されて保持されている電荷を何度でも繰り返し読み出すことができる。

[0053] （駆動方法の例）

次に、図６のタイミングチャートを参照しながら、第１の実施の形態の固体撮像装置１０（１０Ａ，１０Ｂ）の画素１００の駆動方法の例を説明する。なお、図６においては、比較のために、図６のＡに従来の駆動方法を示し、図６のＢに第１の実施の形態の駆動方法を示している。また、図６において、時間の方向は、図中の左側から右側に向かう方向とされる。

[0054] すなわち、従来の駆動方法の場合には、１回目の露光によってフォトダイオードに蓄積された電荷が転送され、画素アレイ部に配列された全ての画素の電荷が読み出され、２回目以降の露光によっても同様に、蓄積と転送が行われた後に全画素の読み出しが繰り返される（図６のＡ）。

[0055] 一方で、第１の実施の形態の駆動方法の場合には、１回目の露光によってフォトダイオード１１１に蓄積された電荷をアナログメモリ１２２に転送し

た後であって、２回目の露光によってフォトダイオード１１１に蓄積された電荷がアナログメモリ１２２に転送される前の期間Ｔ１であれば、１回目の露光によってアナログメモリ１２２に保持された電荷を何度でも繰り返し読み出す（非破壊で読み出す）ことができる（図６のＢ）。

[0056] 例えば、固体撮像装置１０では、期間Ｔ１に、画素アレイ部１１に配列された画素１００（全画素）のうち、任意の画素１００を間引いて読み出したり、あるいは、画像フレーム内の対象の領域（ROI：Region of Interest）に対応した画素１００を読み出したりすることができる。図６の例では、期間Ｔ１内の任意のタイミングで、４つの異なるROI領域（ROI_1，ROI_2，ROI_3，ROI_4）に対応した画素１００のアナログメモリ１２２に保持された電荷がそれぞれ読み出されている。

[0057]（応用例）

図７は、本開示に係る技術を適用した固体撮像装置を搭載したカメラ装置の処理の例を示している。

[0058] 図７において、固体撮像装置１０（１０Ａ，１０Ｂ）を搭載したカメラ装置１は、画素アレイ部１１に配列された画素１００（全画素）のうち、任意の画素１００を間引いて得られる電荷（アナログメモリ１２２から非破壊で読み出された電荷）に基づいた画像（縮小画像）をメイン処理に先行して出力し、その後に縮小画像を利用してメイン処理を行う機能を有している。ここでは、カメラ装置１にて実行可能なメイン処理として、３つの処理を例示する。

[0059] 第１に、カメラ装置１では、縮小画像に含まれる物体を検出し、検出した物体を含む任意の領域（ROI領域）の画像（ROI画像）を抽出する処理を行うことができる（図７のＡ）。

[0060] 例えば、この処理では、複数の画素１００ごとにアナログメモリ１２２に保持された電荷であって、縮小画像（２台の車を含む広範囲の領域の画像）を生成したときと同一の露光による電荷を非破壊で読み出して、ROI画像（２台の車の拡大画像）を生成することができる。すなわち、間引き読み出しで

得られる縮小画像と、ROI読み出しで得られるROI画像とは同時性を有しているため、例えば、縮小画像を用いた物体の検出結果に基づき、切り出し領域や縮小率を変えて再度電荷を読み出した場合でも、画像上の位置やサイズ、形状等は正確に継承可能であり、視認性を向上させることが可能となる（より処理性能を向上させることができる）。

[0061] 第２に、カメラ装置１では、縮小画像による画像処理を実行しつつ、アナログメモリ１２２に保持された電荷を非破壊で読み出して並列化した処理を実行することができる（図７のＢ）。

[0062] 例えば、ここでは、画素アレイ部１１に配列された全ての画素１００（全画素）のアナログメモリ１２２に保持された電荷を読み出して、高解像度の撮像画像（２台の車を含む高解像度画像）を生成する処理を、縮小画像（２台の車を含む低解像度画像）を用いた画像処理と並列して実行することができる。すなわち、縮小画像を用いた画像処理と、全画素読み出しの処理を並列化して、その処理時間を短縮することができるため、例えばスループットやレスポンスを向上させることが可能となる（より処理性能を向上させることができる）。

[0063] 第３に、カメラ装置１では、縮小画像の撮像状態に応じて、AD変換の前後の信号処理を再度実行することができる（図７のＣ）。

[0064] 例えば、ここでは、画素１００のアナログメモリ１２２に保持された電荷であって、縮小画像（１回目に最適化した画像）を生成したときと同一の露光による電荷を非破壊で全画素読み出しして、縮小画像における所定の領域ごとの撮像状態（例えば明るさやコントラスト等）に応じて、AD変換の前後の信号処理（例えばゲインやクランプ等）をかけ直して、再最適化された画像（２回目に最適化された画像）を生成することができる。すなわち、縮小画像の撮像状態に応じて、全画素読み出しを行うとともにアナログゲインを再度かけ直してAD変換するなどの再最適化を行うことができるため、例えば視認性や認識性能を向上させることが可能となる（より処理性能を向上させることができる）。

[0065] なお、図８のタイミングチャートは、縮小画像を用いて物体検出と画像認識を行う場合の処理のタイミングの例を示している。図８において、固体撮像装置１０を搭載したカメラ装置１では、間引き読み出しで得られる縮小画像を用いた物体検出処理によって、縮小画像から物体が検出され、その物体検出の結果に応じたROI領域のROI読み出しがなされ、最適な明るさやコントラストに最適化（再最適化）されたROI画像が生成される。そして、カメラ装置１では、最適化されたROI画像を用いた物体認識処理を行うことが可能となるため、物体の認識性能（例えば人の顔や、車の車種等の認識性能）を向上させることができる。

[0066] また、図６ないし図８の説明では、説明の都合上、固体撮像装置１０Ａ（図１）として、画素アレイ部１１が設けられる場合を中心に説明したが、画素アレイ部１１の代わりに、フォトダイオードアレイ部１１Ａとアナログメモリアレイ部１１Ｂが設けられる固体撮像装置１０Ｂ（図４）であっても同様の処理を行うことができる。

[0067] 以上、第１の実施の形態について説明した。第１の実施の形態の固体撮像装置１０（１０Ａ，１０Ｂ）では、一定の周期、又は所定のタイミングで露光を行う際に、グローバルシャッタ方式によって全画素の同時露光が行われるようにし、画素１００ごとにフォトダイオード１１１に蓄積された電荷を転送してアナログメモリ１２２に保持するようにしている。これにより、画素１００ごとにアナログメモリ１２２に保持された電荷を読み出す際には、非破壊でそのまま読み出すようにして、繰り返し何度でも読み出して処理することができる。

[0068] また、固体撮像装置１０（１０Ａ，１０Ｂ）では、２次元状に配列される複数の画素１００ごとにアナログメモリ１２２に保持された電荷を非破壊で読み出すに際して、適応的に読み出すことができる。例えば、複数の画素１００ごとにアナログメモリ１２２に保持された電荷が、画像フレーム内の任意の領域や、駆動モードに応じて読み出されるようにすることができる。ここで、任意の領域としては、例えば全領域やROI領域などが含まれる。また、

駆動モードとしては、例えば、全画素駆動や間引き駆動、画素加算読み出し駆動などが含まれる。なお、全画素駆動、間引き駆動、及び画素加算読み出し駆動による読み出しの詳細については、図４５ないし図４６、図４７ないし図４８、及び図４９ないし図５１をそれぞれ参照して後述する。

[0069] また、例えば、露光のタイミングは、例えばフレームレートに応じた一定の周期や、トリガ信号が通知されたときなどの所定のタイミングとすることができるが、この所定のタイミングに応じて、複数の画素１００ごとにアナログメモリ１２２に保持された電荷が非破壊で読み出されるようにしてもよい。

[0070] さらに、例えば、固体撮像装置１０（１０Ａ，１０Ｂ）が、カメラ装置１の制御部（例えば、後述の図３７のCPU１００１）とのシリアル通信によって設定情報をレジスタに記憶し、その設定情報に基づき、駆動部１２によって、複数の画素１００ごとにアナログメモリ１２２に保持された電荷が非破壊で読み出されるようにしてもよい。また、例えば、カラムADC部１３によるAD変換の前後の信号処理（例えばゲインやクランプ等）に応じて、複数の画素１００ごとにアナログメモリ１２２に保持された電荷を非破壊で読み出すようにしてもよい。

[0071] なお、固体撮像装置１０（１０Ａ，１０Ｂ）を搭載したカメラ装置１では、例えば、画像フレーム内の任意の領域を間引き読み出しや画素加算読み出しによって非破壊読み出しすることで、縮小画像を高速に出力し、その後、先の縮小画像と同時刻に撮像された任意の領域の画像（例えば高解像度画像やROI画像等）を、全画素読み出し（又は間引き読み出しや画素加算読み出し）によって非破壊読み出して出力することができる。

[0072] また、複数の画素１００ごとにアナログメモリ１２２に保持された電荷を非破壊で読み出す場合において、全画素読み出しを行ったときには、解像度をより高めることはできるが、感度は低くなる一方で、画素加算読み出しを行ったときには、解像度は低くなるが、感度をより高めることができる。さらに、間引き読み出しを行ったときには、解像度は全画素読み出しのときよ

りも低くなり、感度は画素加算読み出しのときよりも低くなる。このように、解像度と感度のバランスは読み出しの方式によっても異なるが、固体撮像装置１０（１０Ａ，１０Ｂ）では、複数の画素１００ごとにアナログメモリ１２２に保持された電荷を繰り返し何度でも読み出すことができるため、最適なバランスを見出すことができる。

[0073] ＜２．第２の実施の形態＞

[0074] ところで、上述した第１の実施の形態の固体撮像装置１０の構成は、画素１００のアナログメモリ１２２に電荷を保持して非破壊読み出しをする構成であるため、アナログメモリ１２２に電荷を保持した状態で、新たな露光によりフォトダイオード１１１に蓄積された電荷を読み出すことはできない。

[0075] そこで、第２の実施の形態の固体撮像装置２０では、図９の概要図に示すように、画素２００にて読み出される電荷として、フォトダイオード（PD）２１１に蓄積された電荷と、アナログメモリ（MEM）２２２に保持されている電荷とを切り替え可能な構成を採用する。

[0076] このような構成を採用することで、第２の実施の形態の固体撮像装置２０では、フォトダイオード部２０１のフォトダイオード２１１に蓄積された電荷を、アナログメモリ部２０２に転送してアナログメモリ２２２に保持しつつ、新たな露光によってフォトダイオード２１１に蓄積された電荷を読み出すことが可能になる（図１０）。

[0077] 図１１は、第２の実施の形態の画素２００の構成の例を示している。

[0078] 図１１において、画素２００は、フォトダイオード部２０１と、アナログメモリ部２０２とから構成される。フォトダイオード部２０１は、フォトダイオード２１１、リセットトランジスタ２１２、転送トランジスタ２１３、増幅トランジスタ２１４、及び選択トランジスタ２１５を含む。アナログメモリ部２０２は、転送トランジスタ２２１、アナログメモリ２２２、リセットトランジスタ２２３、増幅トランジスタ２２４、及び選択トランジスタ２２５を含む。

[0079] フォトダイオード部２０１において、フォトダイオード２１１は、その一

端であるアノード電極が接地され、その他端であるカソード電極が転送トランジスタ２１３のソースに接続されている。また、フォトダイオード部２０１において、転送トランジスタ２１３のドレインは、リセットトランジスタ２１２のソースと増幅トランジスタ２１４のゲートに接続されており、この接続点が、浮遊拡散領域としてのフローティングディフュージョン２１６を構成している。

[0080] 転送トランジスタ２１３は、フォトダイオード２１１とフローティングディフュージョン２１６との間に接続される。転送トランジスタ２１３のゲートには、駆動部２２（図１２又は図１４等）からの駆動信号TRG-Pが印加される。この駆動信号TRG-Pがアクティブ状態になると、転送トランジスタ２１３の転送ゲートが導通状態となり、フォトダイオード２１１に蓄積されている電荷が、フローティングディフュージョン２１６に転送される。

[0081] フローティングディフュージョン２１６は、転送トランジスタ２１３により転送された電荷を電圧信号に電荷電圧変換して、増幅トランジスタ２１４（のゲート）に出力する。

[0082] リセットトランジスタ２１２は、フローティングディフュージョン２１６と電源部との間に接続される。リセットトランジスタ２１２のゲートには、駆動部２２（図１２又は図１４等）からの駆動信号RST-Pが印加される。この駆動信号RST-Pがアクティブ状態になると、リセットトランジスタ２１２のリセットゲートが導通状態となり、フローティングディフュージョン２１６がリセットされる。

[0083] 増幅トランジスタ２１４は、そのゲートがフローティングディフュージョン２１６に接続され、ドレインが電源部に接続されており、フローティングディフュージョン２１６が保持している電圧信号の読み出し回路、いわゆるソースフォロア回路の入力部となる。すなわち、増幅トランジスタ２１４は、そのソースが選択トランジスタ２１５を介して垂直信号線２３１に接続されることで、垂直信号線２３１の一端に接続される定電流回路２６１（図１２又は図１４等）とソースフォロア回路を構成する。

[0084] 選択トランジスタ２１５は、増幅トランジスタ２１４のソースと垂直信号線２３１との間に接続される。選択トランジスタ２１５のゲートには、駆動部２２（図１２又は図１４等）からの駆動信号SEL-Pが印加される。この駆動信号SEL-Pがアクティブ状態になると、選択トランジスタ２１５が導通状態となり、画素２００が選択状態となる。これにより、増幅トランジスタ２１４から出力される読み出し信号（画素信号）が、選択トランジスタ２１５を介して垂直信号線２３１に出力される。

[0085] 画素２００において、アナログメモリ部２０２は、図２のアナログメモリ部１０２と同様に構成される。すなわち、転送トランジスタ２２１は、フォトダイオード２１１に蓄積されている電荷を、フォトダイオード部２０１側からアナログメモリ部２０２側に転送する。転送トランジスタ２２１により転送された電荷は、アナログメモリ２２２に保持される。

[0086] そして、アナログメモリ２２２に保持される電荷は、所定のタイミングで読み出され、フローティングディフュージョン２２６により電圧信号に変換され、増幅トランジスタ２２４（のゲート）に出力される。増幅トランジスタ２２４は、フローティングディフュージョン２２６が保持している電圧信号の読み出し回路として機能し、その読み出し信号（画素信号）が、選択トランジスタ２２５を介して垂直信号線２３１に出力される。

[0087] 以上のように構成される画素２００において、アナログメモリ部２０２側では、転送トランジスタ２２１とリセットトランジスタ２２３のゲートに印加される駆動信号TRG-M, RST-Mが、センサ内で共通に制御される一方で、選択トランジスタ２２５のゲートに印加される駆動信号SEL-Mが、ライン単位（行単位）で制御されることで、フォトダイオード部２０１のフォトダイオード２１１に蓄積された電荷が転送されてアナログメモリ２２２に保持されるとともに、アナログメモリ２２２に保持された電荷（に応じた画素信号）が非破壊で読み出される。

[0088] また、画素２００において、フォトダイオード部２０１側では、選択トランジスタ２１５のゲートに印加される駆動信号SEL-Pがライン単位（行単位）

で制御されるが、リセットトランジスタ２１２と転送トランジスタ２１３は、シャッタ方式に応じてそのゲートに印加される駆動信号RST-P，TRG-Pが制御されることで、フォトダイオード２１１に蓄積された電荷（に応じた画素信号）が読み出される。すなわち、リセットトランジスタ２１２と転送トランジスタ２１３は、そのシャッタ方式が、グローバルシャッタ方式である場合にはセンサ単位で駆動され、ローリングシャッタ方式である場合にはライン単位で駆動される。ここでは、フォトダイオード部２０１側の選択トランジスタ２１５に印加される駆動信号SEL-Pと、アナログメモリ部２０２側の選択トランジスタ２２５に印加される駆動信号SEL-Mとが同時にアクティブ状態にならないように制御（排他制御）して、フォトダイオード２１１に蓄積された電荷と、アナログメモリ２２２に保持された電荷とが同時に読み出されないようにしている。

[0089] なお、任意の複数の画素２００ごとに、フォトダイオード部２０１側のリセットトランジスタ２１２、増幅トランジスタ２１４、及び選択トランジスタ２１５を共有してもよく、そのような共有対象の画素２００では、フォトダイオード部２０１が、フォトダイオード２１１及び転送トランジスタ２１３を含む領域２０３Ａ内の素子により構成される。また、任意の複数の画素２００ごとに、アナログメモリ部２０２側のリセットトランジスタ２２３を共有してもよく、そのような共有対象の画素２００では、アナログメモリ部２０２が、リセットトランジスタ２２３を除いた領域２０３Ｂ内の素子により構成される。

[0090] （固体撮像装置の構成の第１の例）

ところで、第２の実施の形態の固体撮像装置２０は、第１の実施の形態の固体撮像装置１０と同様に、画素２００のフォトダイオード部２０１とアナログメモリ部２０２を、画素アレイ部２１に配列した構成と、フォトダイオードアレイ部２１Ａとアナログメモリアレイ部２１Ｂに分離して配列した構成のいずれを採用してもよい。そこで、以下、それらの構成を順に説明する。

[0091] 図１２は、本開示に係る技術を適用した固体撮像装置の構成の第１の例を示す図である。

[0092] 図１２において、固体撮像装置２０Ａは、固体撮像装置１０Ａ（図１）と同様に、画素アレイ部２１、駆動部２２、及びカラムADC部２３を含んで構成される。画素アレイ部２１には、複数の画素２００（ｉ，ｊ）が２次元状に配列される。画素アレイ部２１に配列された複数の画素２００（ｉ，ｊ）は、駆動部２２からの駆動信号に応じて駆動されて、アナログメモリ２２２に保持された電荷、又はフォトダイオード２１１に蓄積された電荷が読み出され、垂直信号線２３１－ｊを介して、カラムADC部２３に入力される。

[0093] カラムADC部２３には、画素アレイ部２１に２次元状に配列された画素２００（ｉ，ｊ）の列ごとにADC２５１－ｊが設けられる。ADC２５１－ｊにおいては、比較器２６２によって、垂直信号線２３１－ｊからの信号電圧（Vx）と、DAC２５２からのランプ波（Ramp）の参照電圧（Vref）とが比較され、その比較結果に応じたレベルの出力信号が、カウンタ２６３によってカウントされ、そのカウント値がFF回路２５３－ｊに出力される。そして、FF回路２５３－ｊに保持されたカウント値は、順次水平出力線に転送される。

[0094] なお、固体撮像装置２０Ａにおいては、固体撮像装置１０Ａ（図１）と同様に、画素アレイ部２１とカラムADC部２３とを積層した積層構造（２層構造）を採用することができる。

[0095] 図１３は、図１２の固体撮像装置２０Ａのデータフローを示している。

[0096] 固体撮像装置２０Ａにおいて、画素アレイ部２１に配列された画素２００（ｉ，ｊ）では、グローバルシャッタ方式での露光（Ｅ３１）によってフォトダイオード２１１に蓄積された電荷が、フォトダイオード部２０１からアナログメモリ部２０２に転送され（Ｔ３１）、アナログメモリ２２２に保持される。

[0097] そして、画素２００（ｉ，ｊ）のアナログメモリ２２２に保持された電荷は、駆動部２２からの駆動信号に応じて非破壊で読み出され（Ｒ３１）、垂直信号線２３１－ｊを介してカラムADC部２３に入力される。

[0098] カラムADC部２３において、列ごとに配列されたADC２５１－ｊでは、画素２００（ｉ，ｊ）のアナログメモリ２２２から非破壊で読み出された信号電圧（Vx）と、DAC２５２からのランプ波の参照電圧（Vref）とが比較され、その比較結果に応じたカウントがなされることで、アナログ信号がデジタル信号に変換され、外部に出力される。

[0099] このとき、画素２００（ｉ，ｊ）では、アナログメモリ２２２に電荷を保持した状態で、新たな露光によって電荷を読み出す場合には、ローリングシャッタ方式での露光（Ｅ３２）を行い、その新たな露光によりフォトダイオード２１１に蓄積された電荷を、アナログメモリ２２２に転送せずに、フォトダイオード部２０１側から読み出すようにする（Ｒ３２）。フォトダイオード部２０１側から読み出された電荷は、垂直信号線２３１－ｊを介してカラムADC部２３（のADC２５１－ｊ）に入力され、アナログ信号からデジタル信号に変換される。

[0100] このように、固体撮像装置２０Ａにおいては、画素２００ごとにアナログメモリ２２２に保持された電荷を読み出すに際し、非破壊で読み出すため、１回の露光によってフォトダイオード２１１に蓄積された電荷であって、アナログメモリ２２２に転送されて保持されている電荷を何度でも繰り返し読み出すことができる。また、固体撮像装置２０Ａにおいては、画素２００ごとにアナログメモリ２２２に電荷を保持しつつ、ローリングシャッタ方式での新たな露光によってフォトダイオード２１１に蓄積された電荷を読み出すことができる。

[0101] （固体撮像装置の構成の第２の例）

図１４は、本開示に係る技術を適用した固体撮像装置の構成の第２の例を示す図である。

[0102] 図１４において、固体撮像装置２０Ｂは、固体撮像装置１０Ｂ（図４）と同様に、フォトダイオードアレイ部２１Ａ、アナログメモリアレイ部２１Ｂ、駆動部２２、及びカラムADC部２３を含んで構成される。

[0103] すなわち、固体撮像装置２０Ｂ（図１４）は、固体撮像装置２０Ａ（図１

２）と比べて、画素アレイ部２１の代わりに、複数のフォトダイオード部２０１を２次元状に配列したフォトダイオードアレイ部２１Ａと、複数のアナログメモリ部２０２を２次元状に配列したアナログメモリアレイ部２１Ｂとが積層されている。

[0104] ここで、第１の層に形成されたフォトダイオードアレイ部２１Ａにおけるフォトダイオード部２０１のフォトダイオード２１１（のカソード電極）と、第２の層に形成されたアナログメモリアレイ部２１Ｂにおけるアナログメモリ部２０２の転送トランジスタ２２１（のソース）とは、貫通ビア（VIA）を介して信号線によって接続される。

[0105] また、フォトダイオードアレイ部２１Ａにおけるフォトダイオード部２０１の選択トランジスタ２１５（のソース）は、貫通ビア（VIA）を介して垂直信号線２３１－ｊに接続される。このようにして、フォトダイオード部２０１とアナログメモリ部２０２とが積層されて画素２００（ｉ，ｊ）が構成される。

[0106] なお、図１４において、カラムADC部２３の構成は、図１２に示した構成と同様である。また、固体撮像装置２０Ｂにおいては、固体撮像装置１０Ｂ（図４）と同様に、フォトダイオードアレイ部２１Ａと、アナログメモリアレイ部２１Ｂと、カラムADC部２３とを積層した積層構造（３層構造）を採用することができる。

[0107] 図１５は、図１４の固体撮像装置２０Ｂのデータフローを示している。

[0108] 固体撮像装置２０Ｂにおいて、フォトダイオードアレイ部２１Ａに配列されたフォトダイオード部２０１では、グローバルシャッタ方式での露光（Ｅ４１）によってフォトダイオード２１１に蓄積された電荷が、アナログメモリアレイ部２１Ｂに配列されたアナログメモリ部２０２に転送され（Ｔ４１）、アナログメモリ２２２に保持される。

[0109] そして、画素２００（ｉ，ｊ）のアナログメモリ部２０２のアナログメモリ２２２に保持された電荷は、駆動部２２からの駆動信号に応じて非破壊で読み出され（Ｒ４１）、垂直信号線２３１－ｊを介してカラムADC部２３に入

力され、AD変換がなされる。

[0110] このとき、画素２００（ｉ，ｊ）では、アナログメモリ２２２に電荷を保持した状態で、新たな露光のよって電荷を読み出す場合には、ローリングシャッタ方式での露光（Ｅ４２）が行われるようにする。そして、その新たな露光によってフォトダイオード２１１に蓄積された電荷は、駆動部２２からの駆動信号に応じて、フォトダイオード部２０１側から読み出され（Ｒ４２）、垂直信号線２３１－ｊを介してカラムADC部２３に入力され、AD変換がなされる。

[0111] このように、固体撮像装置２０Ｂにおいては、画素２００ごとにアナログメモリ２２２に保持された電荷を読み出すに際し、非破壊で読み出すため、１回の露光によってフォトダイオード２１１に蓄積された電荷であって、アナログメモリ２２２に転送されて保持されている電荷を何度でも繰り返し読み出すことができる。また、固体撮像装置２０Ｂにおいては、画素２００ごとにアナログメモリ２２２に電荷を保持しつつ、ローリングシャッタ方式での新たな露光によってフォトダイオード２１１に蓄積された電荷を読み出すことができる。

[0112]（駆動方法の例）

次に、図１６のタイミングチャートを参照しながら、第２の実施の形態の固体撮像装置２０（２０Ａ，２０Ｂ）の画素２００の駆動方法の例を説明する。なお、図１６においては、比較のために、図１６のＡに第１の実施の形態の駆動方法を示し、図１６のＢに第２の実施の形態の駆動方法を示している。

[0113] すなわち、第１の実施の形態の駆動方法の場合には、１回目の露光によってフォトダイオード１１１に蓄積された電荷を転送した後であって、２回目の露光によってフォトダイオード１１１に蓄積された電荷を転送する前の期間Ｔ１であれば、１回目の露光によってアナログメモリ１２２に保持された電荷を何度でも読み出すことができる（図１６のＡ）。ただし、この期間Ｔ１においては、新たな露光は可能であるが、フォトダイオード１１１に蓄積

した電荷を読み出すことができない。

[0114] 一方で、第２の実施の形態の駆動方法の場合には、１回目の露光によってフォトダイオード２１１に蓄積された電荷をアナログメモリ２２２に転送した後となる期間Ｔ２であっても、１回目の露光によってアナログメモリ２２２に電荷を保持した状態で、新たな露光（ローリングシャッタ方式での露光）によってフォトダイオード２１１に蓄積（RS蓄積）された電荷を読み出すことができる（図１６のＢ）。

[0115] 例えば、固体撮像装置２０では、期間Ｔ２に、画素アレイ部２１に配列された複数の画素２００（全画素）のうち、任意の画素２００を間引いて読み出したり、あるいは、画像フレーム内の対象の領域（ROI領域）に対応した画素２００を読み出したりすることができる（図１６のＢ）。さらに、固体撮像装置２０では、期間Ｔ２に、画素２００のアナログメモリ２２２に電荷を保持した状態で、ローリングシャッタ方式での露光によってフォトダイオード２１１に蓄積（RS蓄積）された電荷を読み出すことができる。

[0116]（応用例）

図１７は、本開示に係る技術を適用した固体撮像装置を搭載したカメラ装置の処理の例を示している。

[0117] 図１７において、固体撮像装置２０（２０Ａ，２０Ｂ）を搭載したカメラ装置２は、撮像画像（画像フレーム）に基づいた動画のストリーミング再生を行っている途中で、任意の画像フレームに対する処理を行うことできる。

[0118] 例えば、この処理では、ローリングシャッタ方式での露光によって画素２００のフォトダイオード２１１に蓄積された電荷を読み出すことで、画像フレームが生成され、動画（左右反対方向に走っている２台の車の映像）のストリーミング再生が行われる（図１７のＡ）。ここで、２枚目の画像フレーム（図１７のＡ）の撮像時に、フォトダイオード２１１に蓄積された電荷を、画素２００のアナログメモリ２２２に転送して保持する（図１７のＢ）。これにより、画素２００ごとにアナログメモリ２２２に保持された電荷であって、２枚目の画像フレーム（図１７のＡ）に対応した電荷を非破壊で読み

出すことが可能となる（図１７のＢ）。

[0119] そして、この処理では、画素２００ごとにアナログメモリ２２２に保持された電荷を非破壊で読み出すことで、２枚目の画像フレーム（図１７のＡ）に対応した撮像画像（左右反対方向に走っている２台の車の画像）が生成され、生成された撮像画像に含まれる物体（２台の車）が検出され、検出された物体を含む任意の領域のROI画像（２台の車の拡大画像）が生成される（図１７のＢ）。

[0120] なお、図１６ないし図１７の説明では、説明の都合上、固体撮像装置２０Ａ（図１２）として、画素アレイ部２１が設けられる場合を中心に説明したが、画素アレイ部２１の代わりに、フォトダイオードアレイ部２１Ａとアナログメモリアレイ部２１Ｂが設けられる固体撮像装置２０Ｂ（図１４）でも同様である。

[0121] 以上、第２の実施の形態について説明した。この第２の実施の形態の固体撮像装置２０（２０Ａ，２０Ｂ）では、フォトダイオード２１１に蓄積された電荷の読み出しと、アナログメモリ２２２に保持された電荷の読み出しとを切り替え可能な画素２００を設けるようにしている。これにより、第１の露光によってフォトダイオード２１１に蓄積された電荷をアナログメモリ２２２に転送して保持しつつ、第２の露光によってフォトダイオード２１１に蓄積された電荷を読み出すことができるため、アナログメモリ２２２に保持された電荷を非破壊で繰り返し何度でも読み出すことができるだけでなく、新たな露光で得られる電荷を読み出すことができる。

[0122] すなわち、アナログメモリ２２２に保持された電荷を非破壊で読み出す機能だけであると、フレームレートに応じた一定周期で撮像する場合などにおいては、同一の露光での電荷を読み出せる期間は、その周期内に限定され、例えば物体検出の処理に時間を要してしまい、その検出結果に応じて同一の露光での電荷をさらに読み出す場合に、その間の被写体の状況を把握できずに利便性が悪くなる恐れがある。それに対し、新たな露光で得られる電荷を読み出す機能を追加することで、例えば、アナログメモリ２２２に電荷を保

持するかどうかを任意に選択可能となるため、利便性を向上させることができる。

[0123] ここで、第１の露光では、例えば、グローバルシャッタ方式又はローリングシャッタ方式での露光が行われる。一方で、第２の露光では、例えば、ローリングシャッタ方式での露光が行われる。ここでは、第１の露光と第２の露光とを共に、ローリングシャッタ方式で行われるようにすることで、ローリングシャッタ歪みの観点からも、第１の露光によってアナログメモリ２２２に保持された電荷を読み出すことで得られる撮像画像と、第２の露光によってフォトダイオード２１１に蓄積された電荷を読み出すことで得られる撮像画像との画像間での同時性を向上させることができる。

[0124] また、固体撮像装置２０（２０Ａ，２０Ｂ）では、固体撮像装置１０と同様に、２次元状に配列される複数の画素２００ごとにアナログメモリ２２２に保持された電荷を非破壊で読み出すに際して、適応的に読み出すことができる。例えば、複数の画素２００ごとにアナログメモリ２２２に保持された電荷が、画像フレーム内の任意の領域（例えば全領域やROI領域等）や、駆動モード（例えば、全画素駆動や間引き駆動、画素加算読み出し駆動等）に応じて読み出されるようにすることができる。

[0125] また、例えば、露光のタイミングは、例えばフレームレートに応じた一定の周期や、トリガ信号が通知されたときなどの所定のタイミングとすることができるが、この所定のタイミングに応じて、複数の画素２００ごとにアナログメモリ１２２に保持された電荷が非破壊で読み出されるようにしてもよい。また、例えば、カラムADC部２３によるAD変換の前後の信号処理（例えばゲインやクランプ等）に応じて、複数の画素２００ごとにアナログメモリ２２２に保持された電荷を非破壊で読み出すようにしてもよい。

[0126] なお、上述した説明では、第１の露光によってアナログメモリ２２２に保持された電荷と、第２の露光によってフォトダイオード２１１に蓄積された電荷とが別々に読み出される場合を説明したが、アナログメモリ２２２に保持された電荷とフォトダイオード２１１に蓄積された電荷とを加算して読み

出すようにしてもよい。また、この加算読み出し（PD＋MEM加算読み出し）を行う場合には、第１の露光と第２の露光とを同一の露光としてもよい。

[0127] また、画素２００ごとにアナログメモリ２２２に保持された電荷、又は画素２００のフォトダイオード２１１に蓄積された電荷を読み出す場合において、全画素読み出しを行ったときには、解像度をより高めることはできるが、感度は低くなる一方で、画素加算読み出しを行ったときには、解像度は低くなるが、感度をより高めることができる。さらに、間引き読み出しを行ったときには、解像度は全画素読み出しのときよりも低くなり、感度は画素加算読み出しのときよりも低くなる。

[0128] このように、解像度と感度、露光時間（回数）のバランスは読み出しの方式によっても異なるが、固体撮像装置２０（２０Ａ，２０Ｂ）では、複数の画素２００ごとにアナログメモリ２２２に保持された電荷を繰り返し何度でも読み出すとともに、新たな露光で得られる電荷を読み出すことができるため、最適なバランスを見出すことができる。

[0129] ＜３．第３の実施の形態＞

[0130] ところで、従来のカメラ装置では、例えば、SN優先モード（高感度・低ノイズ優先モード）や、動き優先モード等、様々な撮影モードが用意されているが、搭載される固体撮像装置の露光と、AD変換の前後の信号処理は１回だけである。そのため、被写体によっては、その撮像画像上に白飛びや黒潰れが発生してしまう場合があった。

[0131] また、従来のカメラ装置には、WDR(Wide Dynamic Range)モード等、短時間と長時間の複数回の露光結果を合成することで、視認性を高めているものも存在するが、複数回の露光の間に被写体の変化があったとしても、既に露光した電荷量を変えることはできないため、その撮像画像上に偽色やブラーが発生する場合があるなど視認性の向上が求められていた。

[0132] そこで、第３の実施の形態の固体撮像装置３０では、画素３００内に複数のアナログメモリ３３２を設けて、各アナログメモリ３３２に保持される電荷として、１回の露光を時分割してフォトダイオード３１１に蓄積された電

荷が転送されるようにし、かつ、各アナログメモリ３２２に保持された電荷が選択的に加算されて出力されるようにする（図１８ないし図２０）。

[0133] より具体的には、図１８のタイミングチャートに示すように、従来の駆動方法の場合には、１回目の露光によってフォトダイオードに蓄積された電荷が、そのまま転送されていた（図１８のＡ）。一方で、固体撮像装置３０の画素３００の駆動方法の場合には、１回の露光が時分割（例えば、Ｔ１１，Ｔ１２，Ｔ１３，Ｔ１４の４分割）され、フォトダイオード３１１に蓄積（例えば、蓄積#1，蓄積#2，蓄積#3，蓄積#4）された電荷が、順次アナログメモリ３２２－１ないし３２２－４にそれぞれ転送（例えば、転送#1，転送#2，転送#3，転送#4）される（図１８のＢ）。このようにしてアナログメモリ３２２－１ないし３２２－４にそれぞれ保持された電荷は、適宜、選択的に非破壊で読み出すことができる。

[0134] ここで、図１９には、露光量の時間的変化として、被写体の動きがない場合の光の波動（図１９のＡ）と、被写体の動きがある場合の光の波動（図１９のＢ）を示している。また、それらの光の波動に応じた画素値の積分の結果は、例えば、図１９のＣに示すようになる。図１９のＣにおいては、点線Ａが、図１９のＡの光の波動に応じた画素値の積分の結果を表し、実線Ｂが、図１９のＢの光の波動に対応した画素値の積分の結果を表している。すなわち、画素値の積分の結果としては、変化がない場合にはリニアになり、変化がある場合には変則的になるが、固体撮像装置３０では、これを検出するようにする。

[0135] すなわち、固体撮像装置３０では、１回の露光を時分割（例えば、Ｔ１１，Ｔ１２，Ｔ１３，Ｔ１４の４分割）するため、１回の露光内における電荷量の変化や飽和のタイミングを検出することが可能となる（図２０）。そのため、固体撮像装置３０では、画素３００のアナログメモリ３２２－１ないし３２２－４に保持された電荷を再度読み出す場合には、適切な電荷だけを選択的に読み出して適宜加算してから、AD変換の前後の信号処理（例えば、AGC(Auto Gain Control)等）を行うことができる（図２０）。これにより、後

段の処理部では、例えば、白飛びや動きブラー、黒潰れを排除した撮像画像を生成することが可能となる。

[0136] 図２１は、第３の実施の形態の画素３００の構成の第１の例を示している。

[0137] 図２１において、画素３００Ａは、フォトダイオード部３０１Ａと、アナログメモリ部３０２Ａとから構成される。

[0138] フォトダイオード部３０１Ａは、フォトダイオード３１１、及びリセットトランジスタ３１２を含む。すなわち、フォトダイオード部３０１は、図２のフォトダイオード部１０１と同様に構成され、フォトダイオード３１１に蓄積されている電荷を、フォトダイオード部３０１Ａ側からアナログメモリ部３０２Ａ側に転送する。

[0139] アナログメモリ部３０２Ａは、タップ３０３－１ないし３０３－４を含んで構成される。アナログメモリ部３０２Ａにおいて、タップ３０３－１は、図２のアナログメモリ部１０２と同様に構成され、転送トランジスタ３２１－１、アナログメモリ３２２－１、リセットトランジスタ３２３－１、増幅トランジスタ３２４－１、及び選択トランジスタ３２５－１を含む。

[0140] また、図示は省略しているが、タップ３０３－２ないし３０３－４は、タップ３０３－１と同様に構成され、転送トランジスタ３２１－ｎ、アナログメモリ３２２－ｎ、リセットトランジスタ３２３－ｎ、増幅トランジスタ３２４－ｎ、及び選択トランジスタ３２５－ｎをそれぞれ含んでいる。ただし、ｎは、タップ３０３－ｎ（ｎ＝２，３，４）に対応した値とされる。

[0141] アナログメモリ部３０２Ａにおいては、駆動部３２（図２３）からの駆動信号に従い、タップ３０３－１ないし３０３－４のそれぞれに設けられた画素トランジスタが駆動することで、１回の露光を任意の数で分割（最大４分割）してフォトダイオード３１１に蓄積された電荷を、４段のタップ３０３－１ないし３０３－４のうち、任意のタップ３０３のアナログメモリ３２２に転送する。このように、アナログメモリ部３０２Ａには、４段のタップ３０３－１ないし３０３－４が設けられているため、１回の露光を時分割して

得られる電荷を順次、アナログメモリ３２２－１ないし３２２－４のいずれかに保持することができる。

[0142] また、アナログメモリ部３０２Ａにおいては、駆動部３２（図２３）からの駆動信号に従い、タップ３０３－１ないし３０３－４のそれぞれに設けられた画素トランジスタが駆動することで、４段のタップ３０３－１ないし３０３－４のアナログメモリ３２２－１ないし３２２－４に保持された電荷が選択的に読み出される。そして、アナログメモリ３２２－１ないし３２２－４から選択的に読み出された電荷（に応じた画素信号）は、必要に応じて画素加算ポイント３０４で加算（アナログ加算）され、垂直信号線３３１に出力される。

[0143] なお、画素３００Ａにおいて、リセットトランジスタ３１２と、転送トランジスタ３２１－１ないし３２１－４と、リセットトランジスタ３２３－１ないし３２３－４のゲートに印加される駆動信号RST-P, TRG-M, RST-Mは、センサ内で共通に（センサ単位で）制御される一方で、選択トランジスタ３２５－１ないし３２５－４のゲートに印加される駆動信号SEL-Mは、ライン単位（行単位）で制御される。また、任意の複数の画素３００ごとに、アナログメモリ部３０２Ａのリセットトランジスタ３２３が共有されるようにしてもよい。

[0144] また、画素３００Ａにおいては、４段のタップ３０３－１ないし３０３－４を含むアナログメモリ部３０２Ａの構成を示したが、タップ３０３の段数は任意であり、例えば、６段や８段等からなるタップ３０３を含むようにしてもよい。すなわち、画素３００Ａ内のアナログメモリ３２２の数と各容量（電荷を蓄える量）は、任意である。例えば、画素３００Ａ内で、全てのアナログメモリ３２２が同一の容量であってもよし、あるいはアナログメモリ３２２ごとに容量が異なるようにしてもよい。

[0145] さらに、固体撮像装置３０は、固体撮像装置１０と同様に、画素３００Ａのフォトダイオード部３０１Ａとアナログメモリ部３０２Ａを、画素アレイ部３１（１１）に配列した構成と、フォトダイオードアレイ部３１Ａ（１１

Ａ）とアナログメモリアレイ部３１Ｂ（１１Ｂ）に分離して配列した構成のいずれを採用してもよい。すなわち、前者の構成の場合には、固体撮像装置３０Ａは、図１に示した構成を有し、図３に示したデータフローによって転送や読み出しが行われる。また、後者の構成の場合には、固体撮像装置３０Ｂは、図４に示した構成を有し、図５に示したデータフローによって転送や読み出しが行われる。

[0146] 図２２は、第３の実施の形態の画素３００の構成の第２の例を示している。

[0147] 図２２において、画素３００Ｂは、フォトダイオード部３０１Ｂと、アナログメモリ部３０２Ｂとから構成される。

[0148] フォトダイオード部３０１Ｂは、フォトダイオード３１１、リセットトランジスタ３１２、転送トランジスタ３１３、増幅トランジスタ３１４、及び選択トランジスタ３１５を含む。すなわち、フォトダイオード部３０１Ｂは、図１１のフォトダイオード部２０１と同様に構成され、フォトダイオード３１１に蓄積された電荷は、フォトダイオード部３０１Ｂ側からアナログメモリ部３０２Ｂ側に転送されるだけでなく、フォトダイオード部３０１Ｂ側から垂直信号線３３１に直接出力することができる。

[0149] アナログメモリ部３０２Ｂは、図２１のアナログメモリ部３０２Ａと同様に、タップ３０３－１ないし３０３－４を含んで構成される。すなわち、アナログメモリ部３０２Ｂにおいて、タップ３０３－１は、図１１のアナログメモリ部２０２と同様に構成され、転送トランジスタ３２１－１、アナログメモリ３２２－１、リセットトランジスタ３２３－１、増幅トランジスタ３２４－１、及び選択トランジスタ３２５－１を含む。また、図示は省略しているが、タップ３０３－２ないし３０３－４は、タップ３０３－１と同様に構成される。

[0150] アナログメモリ部３０２Ｂにおいては、駆動部３２（図２３）からの駆動信号に従い、タップ３０３－１ないし３０３－４のそれぞれに設けられた画素トランジスタが駆動され、１回の露光を任意の数で分割（最大４分割）し

て得られる電荷が、任意のタップ３０３のアナログメモリ３２２に転送されて保持される。そして、アナログメモリ部３０２Ｂでは、駆動部３２（図２３）からの駆動信号に従い、アナログメモリ３２２－１ないし３２２－４に保持された電荷が選択的に読み出され、必要に応じて画素加算ポイント３０４で加算（アナログ加算）されて出力される。

[0151] なお、画素３００Ｂにおいて、フォトダイオード部３０１Ｂ側では、選択トランジスタ３１５のゲートに印加される駆動信号SEL-Pは、ライン単位（行単位）で制御されるが、リセットトランジスタ３１２と転送トランジスタ３１３は、シャッタ方式に応じてそのゲートに印加される駆動信号RST-P，TRG-Pが制御されることで、フォトダイオード２１１に蓄積された電荷（に応じた画素信号）が読み出される。すなわち、リセットトランジスタ３１２と転送トランジスタ３１３は、グローバルシャッタ方式の場合にはセンサ単位で駆動され、ローリングシャッタ方式の場合にはライン単位で駆動される。また、任意の複数の画素３００ごとに、フォトダイオード部３０１Ｂ側では、リセットトランジスタ３１２と、転送トランジスタ３１３と、選択トランジスタ３１５が共有されるようにしてもよい（領域３０３Ｂ）。

[0152] また、画素３００Ｂのアナログメモリ部３０２Ｂにおいては、画素３００Ａのアナログメモリ部３０２Ａと同様に、任意の段数のタップ３０３を設けることができる。すなわち、画素３００Ｂ内のアナログメモリ３２２の数と各容量（電荷を蓄える量）は、任意である。

[0153] さらに、固体撮像装置３０は、固体撮像装置２０と同様に、画素３００Ｂのフォトダイオード部３０１Ｂとアナログメモリ部３０２Ｂを、画素アレイ部３１（２１）に配列した構成と、フォトダイオードアレイ部３１Ａ（２１Ａ）とアナログメモリアレイ部３１Ｂ（２１Ｂ）に分離して配列した構成のいずれを採用してもよい。すなわち、前者の構成の場合には、固体撮像装置３０Ａは、図１２に示した構成を有し、図１３に示したデータフローによって転送や読み出しが行われる。また、後者の構成の場合には、固体撮像装置３０Ｂは、図１４に示した構成を有し、図１５に示したデータフローによっ

て転送や読み出しが行われる。

[0154] （固体撮像装置の構成の例）

図２３は、本開示に係る技術を適用した固体撮像装置の構成の例を示す図である。

[0155] 図２３において、固体撮像装置３０Ａは、画素アレイ部３１、駆動部３２、カラムADC部３３、FIFO３４，デジタル処理部３５、及びレジスタ３６を含んで構成される。画素アレイ部３１には、複数の画素３００（図２１の画素３００Ａ又は図２２の画素３００Ｂ）が２次元状に配列される。

[0156] ここで、画素３００（ｉ，ｊ）においては、１回の露光を任意の数で分割することで、フォトダイオード３１１に蓄積された電荷を、アナログメモリ部３０２内の４段のタップ３０３－１ないし３０３－４のうち、任意のタップ３０３のアナログメモリ３２２（少なくとも１以上のアナログメモリ３２２）に転送することができる。ここでは、最大分割数を４分割とし、分割した露光時間（例えば1H単位）と、転送先のアナログメモリ３２２を識別する情報（例えばタップ番号）とが設定される。

[0157] 例えば、１回の露光を１分割する場合（露光を分割しない場合）には、露光時間として１回の露光時間Ｔ１が設定され、さらにその露光での電荷の転送先としてタップ３０３－１のアナログメモリ３２２－１（TAP#1）が設定される。このような設定が行われることで、露光時間Ｔ１において、１回の露光によってフォトダイオード３１１に蓄積された電荷を、アナログメモリ３２２－１（TAP#1）に転送することができる（図２４のＡ）。

[0158] また、例えば、１回の露光を４分割する場合には、分割された各露光期間（Ｔ１１，Ｔ１２，Ｔ１３，Ｔ１４）がそれぞれ設定され、それらの露光での転送先としてタップ３０３－１ないし３０３－４のアナログメモリ３２２－１ないし３２２－４（TAP#1，TAP#2，TAP#3，TAP#4）がそれぞれ設定される。このような設定が行われることで、１回の露光が４分割され、露光時間Ｔ１１にてフォトダイオード３１１に蓄積された電荷を、アナログメモリ３２２－１（TAP#1）に転送することができる（図２４のＢの「蓄積#1」、「転

送#1」）。

[0159] 同様に、露光時間Ｔ１２において、フォトダイオード３１１に蓄積された電荷は、アナログメモリ３２２－２（TAP#2）に転送され（図２４のＢの「蓄積#2」、「転送#2」）、露光時間Ｔ１３において、フォトダイオード３１１に蓄積された電荷は、アナログメモリ３２２－３（TAP#3）に転送され（図２４のＢの「蓄積#3」、「転送#3」）、露光時間Ｔ１４において、フォトダイオード３１１に蓄積された電荷は、アナログメモリ３２２－４（TAP#4）に転送される（図２４のＢの「蓄積#4」、「転送#4」）。

[0160] このように、固体撮像装置３０Ａでは、１回の露光を時分割する時分割露光によって、フォトダイオード３１１に蓄積された電荷を順次、任意のタップ３０３のアナログメモリ３２２に転送することができる。そして、任意のタップ３０３のアナログメモリ３２２に保持された電荷は選択的に読み出され（非破壊で読み出され）、必要に応じて加算される。

[0161] 例えば、図２５に示すように、１回の露光を４分割した場合、４段のタップ３０３のアナログメモリ３２２－１ないし３２２－４には、フォトダイオード３１１から転送された電荷がそれぞれ保持されている。このとき、アナログメモリ３２２－１ないし３２２－４に保持された電荷を読み出すに際しては、任意のアナログメモリ３２２を選択可能である。また、複数のアナログメモリ３２２を選択した場合には、複数のアナログメモリ３２２から選択的に読み出した電荷を、アナログ加算（画素加算）することができる。

[0162] また、ここでは、アナログメモリ３２２に保持された電荷を読み出してAD変換する回数（例えば最大４回）、同時に読み出すアナログメモリ３２２の数（例えば４つであるメモリ数など）、及び同時に読み出すアナログメモリ３２２を識別する情報（例えばタップ番号）などが設定される。なお、同時に読み出すメモリ数として２以上が設定された場合には、読み出した電荷がアナログ加算（画素加算）される。また、この例の場合には、４段のタップ３０３が設けられているため、同時に読み出し可能なメモリ数は、最大で３つとされる。また、これらの設定情報は、回数分だけ設定される。

[0163] より具体的には、図２６に示すように、読み出し回数として４回が設定され、１回目の読み出しで、同時に読み出すメモリ数が４つで、かつ、同時に読み出すメモリとしてTAP#1，TAP#2，TAP#3，TAP#4が設定された場合、タップ３０３－１ないし３０３－４のアナログメモリ３２２－１ないし３２２－４から電荷がそれぞれ読み出され、アナログ加算される（図２６のＡ）。

[0164] また、２回目の読み出しでは、同時に読み出すメモリ数が２つで、かつ、同時に読み出すメモリとしてTAP#1，TAP#2が設定された場合、アナログメモリ３２２－１，３２２－２から電荷がそれぞれ読み出されてアナログ加算される（図２６のＢ）。さらに、３回目の読み出しでは、同時に読み出すメモリ数が２つで、かつ、同時に読み出すメモリとしてTAP#3，TAP#4が設定された場合、アナログメモリ３２２－３，３２２－４から電荷がそれぞれ読み出されてアナログ加算される（図２６のＣ）。また、４回目の読み出しでは、同時に読み出すメモリ数が１つ（TAP#4）に設定された場合、アナログメモリ３２２－４から電荷が読み出される（図２６のＤ）。

[0165] また、固体撮像装置３０Ａでは、デジタル処理部３５によって、カラムADC部３３によるAD変換後のデジタル信号を処理する際に、同一の画素３００から異なるタイミングで非破壊読み出しされた電荷のAD変換後のデジタル信号をデジタル加算することができる。

[0166] デジタル処理部３５においては、加算部３７１によって、カラムADC部３３から入力されるデジタル信号（画素３００の現在のデジタル信号）と、FIFO３４から入力されるデジタル信号（同一の画素３００の過去のデジタル信号）とがデジタル加算される（図２７）。ただし、デジタル処理部３５においては、スイッチ３７２を切り替えることで、カラムADC部３３からのデジタル信号を、FIFO３４からのデジタル信号と加算して出力するか、あるいは加算せずにそのまま出力するかを選択することができる（図２７）。

[0167] また、ここでは、AD変換後のデジタル信号をデジタル加算する回数のほか、各種の加算条件を設定することができる。なお、デジタル加算の回数として０回が設定された場合には、デジタル加算は行われないことになる。

[0168] より具体的には、例えば、１回の露光を４分割した場合に、タップ３０３－１ないし３０３－４のアナログメモリ３２２－１ないし３２２－４（TAP#1, TAP#2, TAP#3, TAP#4）に、フォトダイオード３１１から転送された電荷がそれぞれ保持されている場合に、デジタル加算の回数として３回が設定された場合を想定する。この場合、図２８に示すように、カラムADC部３３によって、アナログメモリ３２２－１（TAP#1）から非破壊で読み出された電荷がAD変換され、デジタル処理部３５に出力されるとともに、FIFO３４に保持される。

[0169] 続いて、アナログメモリ３２２－２（TAP#2）から非破壊で読み出された電荷がAD変換され、デジタル処理部３５に出力される。このとき、デジタル処理部３５では、加算部３７１によって、AD変換後のデジタル信号（TAP#2）と、FIFO３４に保持されたデジタル信号（TAP#1）とがデジタル加算される。ここで得られるデジタル加算信号（#1+#2）は、FIFO３４に保持される。

[0170] 次に、アナログメモリ３２２－３（TAP#3）から非破壊で読み出された電荷がAD変換され、デジタル処理部３５に出力される。このとき、デジタル処理部３５では、加算部３７１によって、AD変換後のデジタル信号（TAP#3）と、FIFO３４に保持されたデジタル加算信号（#1+#2）とがデジタル加算される。ここで得られるデジタル加算信号（#1+#2+#3）は、FIFO３４に保持される。

[0171] 次に、アナログメモリ３２２－４（TAP#4）から非破壊で読み出された電荷がAD変換され、デジタル処理部３５に出力される。このとき、デジタル処理部３５では、加算部３７１によって、AD変換後のデジタル信号（TAP#4）と、FIFO３４に保持されたデジタル加算信号（#1+#2+#3）とがデジタル加算される。ここで得られるデジタル加算信号（#1+#2+#3+#4）は、FIFO３４に保持されるとともに、撮像データとして、後段に出力される。

[0172] 固体撮像装置３０Ａは、以上のように構成される。なお、固体撮像装置３０Ａにおいては、外部の制御部（後述の図３７のCPU１００１）とのシリアル通信によって各種のデータ（例えば設定情報等）をレジスタ３６に記憶することができる。駆動部３２及びデジタル処理部３５は、レジスタ３６に記憶

された各種のデータを適宜読み出して、処理を行うことができる。

[0173] 次に、図２９ないし図３１を参照しながら、図２３の固体撮像装置３０Ａのデータフローについて説明する。

[0174] 固体撮像装置３０Ａ（図２９）において、画素アレイ部３１に配列された画素３００（ｉ，ｊ）では、グローバルシャッタ方式での露光（Ｅ５１）によってフォトダイオード３１１に蓄積された電荷が、フォトダイオード部３０１Ａからアナログメモリ部３０２Ａに転送され（Ｔ５１）、アナログメモリ３２２－１ないし３２２－４にそれぞれ保持される。

[0175] ここで、露光に際しては、各画素３００内の転送回路（転送トランジスタ３２１等の画素トランジスタを含む）が、駆動部３２によって制御される（Ｃ５１）。

[0176] 例えば、フレームレートモードの場合には、XVS信号の立ち下がりに対し、あらかじめ設定された時間の前から露光を開始し（Ｅ５１）、露光の開始からあらかじめ設定された時間を経過した後に、あらかじめ設定されたアナログメモリ３２２に対して当該露光で得られる電荷を転送する（Ｔ５１）。

[0177] なお、時分割露光を行う場合には、あらかじめ設定された分割数（例えば４分割）分だけ、この処理を繰り返すことになる。また、例えば、トリガモードの場合には、XTRG信号の立ち下がりによって、露光を開始し（Ｅ５１）、XTRG信号の立ち上がりによって、あらかじめ設定されたアナログメモリ３２２に対して当該露光で得られる電荷を転送する（Ｔ５１）。

[0178] 次に、固体撮像装置３０Ａ（図３０）において、画素３００（ｉ，ｊ）のアナログメモリ３２２－１ないし３２２－４に保持された電荷が非破壊で読み出され（Ｒ５１）、垂直信号線３３１－ｊを介してカラムADC部３３に入力される。

[0179] ここで、非破壊読み出しに際しては、画素アレイ部３１に配列された画素３００の各行と、各画素３００内の読み出し回路（選択トランジスタ３２５等の画素トランジスタを含む）が、駆動部３２によって制御される（Ｃ５２）。

[0180] 例えば、あらかじめ設定された画素読出モードに従い、画素アレイ部３１上をラスタスキャンするように、画素３００の各行を選択し、かつ、各画素３００内のあらかじめ設定された任意のタップ３０３のアナログメモリ３２２を選択して、対象のアナログメモリ３２２に保持された電荷が非破壊で読み出されるようにする（Ｒ５１）。

[0181] なお、同時に読み出すメモリ数として複数を設定した場合には、複数のアナログメモリ３２２から読み出された電荷がアナログ加算される。また、読み出し回数として、複数回を設定した場合には、設定された回数だけこの処理を繰り返し、次の行に制御対象を移す。

[0182] 次に、固体撮像装置３０Ａ（図３１）において、カラムADC部３３によってAD変換されたデジタル信号は、デジタル処理部３５に入力され、デジタル信号処理が行われる。ここで、AD変換とデジタル信号処理に際しては、カラムADC部３３と、FIFO３４と、デジタル処理部３５とが、駆動部３２によって制御される（Ｃ５３）。

[0183] 例えば、カラムADC部３３では、画素アレイ部３１から垂直信号線３３１－ｊを介して行ごとに転送されるアナログ信号を、あらかじめ設定された設定値に従い、アナログゲインを含めてデジタル信号に変換し、それを順次、デジタル処理部３５に水平転送する（Ｔ５２）。そして、デジタル処理部３５においては、水平転送されたデジタル信号に対し、あらかじめ設定された設定値やデジタル加算モードに従い、例えばデジタルゲインの乗算や、FIFO３４への入力選択と転送、及び出力選択など、順次処理がなされ、後段に出力される（Ｏ５１）。

[0184] （具体的な動作）

次に、図３２及び図３３のタイミングチャートを参照して、固体撮像装置３０Ａのより具体的な動作を説明する。

[0185] 図３２において、固体撮像装置３０Ａは、フレームレートモードで動作しており、フレームレート単位での露光が行われる。すなわち、フレーム基準信号（XVS）に応じて所定の時刻から露光が開始され、露光開始から所定の時

間を経過した後に、あらかじめ設定されたアナログメモリ３２２に対して露光で得られる電荷が転送される。

[0186] 図３２の例においては、露光での転送先として、アナログメモリ３２２－１ないし３２２－４（TAP#1，TAP#2，TAP#3，TAP#4）がそれぞれ設定されている。ここで、時刻ｔ１１ないしｔ１２の間に、ｎフレームの露光が行われたとき、時刻ｔ１２から時刻ｔ１６までの間、ｎフレーム（の電荷）がアナログメモリ３２２－１（TAP#1）に保持される。

[0187] 同様にして、時刻ｔ１２ないしｔ１３の間にてｎ＋１フレームの露光が行われたとき、その直後の時刻ｔ１３から、アナログメモリ３２２－２（TAP#2）ではｎ＋１フレーム（の電荷）の保持が開始される。続いて、時刻ｔ１３ないしｔ１４の間にてｎ＋２フレームの露光が行われたとき、その直後の時刻ｔ１４から、アナログメモリ３２２－３（TAP#3）ではｎ＋２フレーム（の電荷）の保持が開始される。さらに続いて、時刻ｔ１４ないしｔ１５の間にてｎ＋３フレームの露光が行われたとき、その直後の時刻ｔ１５から、アナログメモリ３２２－４（TAP#4）ではｎ＋３フレーム（の電荷）の保持が開始される。

[0188] このようにして、アナログメモリ３２２－１ないし３２２－４では、フォトダイオード３１１からフレーム単位で順次転送されてくる電荷が、フレームごとに保持される。そして、アナログメモリ３２２－１ないし３２２－４にそれぞれ保持された電荷は選択的に、非破壊で読み出される。

[0189] 図３２の例では、アナログメモリ３２２の読み出しの領域に記された太線が、電荷の読み出しを表しており、アナログメモリ３２２－１ないし３２２－４（TAP#1，TAP#2，TAP#3，TAP#4）では、フレーム（の電荷）が保持されたタイミングで、その電荷の読み出しを行っている。一方で、アナログメモリ３２２－１（TAP#1）においては、通常の読み出しのほかに、保持しているnフレーム（の電荷）に対して、間引き読み出し（領域Ａ１内の太線）や、任意の領域の後から読み出し（領域Ａ２内の太線）が行われている。

[0190] 一方で、図３３において、固体撮像装置３０Ａは、フレームレートモード

で動作しているが、時分割露光がなされ、１回の露光が４分割されている。すなわち、フレーム基準信号（XVS）に応じて所定の時刻から露光が開始され、４分割された露光時間ごとに、あらかじめ設定されたアナログメモリ３２２に対して露光で得られる電荷が転送される。

[0191] 図３３の例においても、露光での転送先として、アナログメモリ３２２－１ないし３２２－４（TAP#1，TAP#2，TAP#3，TAP#4）がそれぞれ設定されている。ここで、時刻ｔ２１ないしｔ２２の間に、ｎフレームの時分割露光が行われたとき、その直後の時刻ｔ２２から、アナログメモリ３２２－１（TAP#1）では、ｎフレーム（の電荷）が保持される。

[0192] 同様にして、時刻ｔ２２ないしｔ２３の間にてｎフレームの時分割露光が行われたとき、その直後の時刻ｔ２３から、アナログメモリ３２２－２（TAP#2）ではｎフレーム（の電荷）の保持が開始される。続いて、時刻ｔ２３ないしｔ２４の間にてｎフレームの時分割露光が行われたとき、その直後の時刻ｔ２４から、アナログメモリ３２２－３（TAP#3）ではｎフレーム（の電荷）の保持が開始される。さらに続いて、時刻ｔ２４ないしｔ２５の間にてｎフレームの時分割露光が行われたとき、その直後の時刻ｔ２５から、アナログメモリ３２２－４（TAP#4）ではｎフレーム（の電荷）の保持が開始される。

[0193] このようにして、アナログメモリ３２２－１ないし３２２－４では、時分割露光によってフォトダイオード３１１から順次転送されてくる電荷が、フレームごとに保持される。そして、アナログメモリ３２２－１ないし３２２－１にそれぞれ保持された電荷は選択的に、非破壊で読み出される。

[0194] 図３３の例では、時分割露光によってアナログメモリ３２２－１ないし３２２－４にそれぞれ保持されているｎフレーム（の電荷）に対して、間引き読み出し（領域Ａ３内の太線）や、画素加算読み出し（領域Ａ４内の太線）が行われている。

[0195] （応用例）

ここで、固体撮像装置３０Ａでは、時分割露光によって１回の露光を４分

割する場合、４分割した露光の組み合わせによって、所望の露光時間に合成する制御を行うことが可能となる。例えば、図３４に示すように、１回の露光を４分割して分割した各露光を、露光Ｅ１、露光Ｅ２、露光Ｅ３、露光Ｅ４と定義した場合に、各露光時間を、露光Ｅ１＝1msec，露光Ｅ２＝2msec，露光Ｅ３＝4msec，露光Ｅ４＝8msecと設定したときを想定する。

[0196] この場合において、各露光（Ｅ１、Ｅ２、Ｅ３、Ｅ４）の組み合わせによって、所望の露光時間に合成するとすれば、例えば、図３５に示すようになる。すなわち、図３５において、合成対象が露光Ｅ１のみの場合、合成露光時間は、Ｅ１＝1msecとされる。同様にまた、合成対象が露光Ｅ２、露光Ｅ３、露光Ｅ４のみの場合には、合成露光時間はそれぞれ、Ｅ２＝2msec，Ｅ３＝4msec，Ｅ４＝8msecとされる。

[0197] また、図３５において、合成対象が露光Ｅ１と露光Ｅ２である場合、合成露光時間は、Ｅ１＋Ｅ２＝3msecとされる。さらに、合成対象が露光Ｅ１と露光Ｅ３である場合、合成露光時間は、Ｅ１＋Ｅ３＝5msecとされる。また、合成対象が露光Ｅ１と露光Ｅ４である場合、合成露光時間は、Ｅ１＋Ｅ４＝9msecとされる。同様にして、合成対象が、露光Ｅ２と露光Ｅ３、露光Ｅ２と露光Ｅ４、露光Ｅ３と露光Ｅ４である場合には、合成露光時間はそれぞれ、Ｅ２＋Ｅ３＝6msec，Ｅ２＋Ｅ４＝10msec，Ｅ３＋Ｅ４＝12msecとされる。

[0198] さらに、図３５において、合成対象が露光Ｅ１と露光Ｅ２と露光Ｅ３である場合、合成露光時間は、Ｅ１＋Ｅ２＋Ｅ３＝7msecとされる。同様にして、合成対象が、露光Ｅ１と露光Ｅ２と露光Ｅ４、露光Ｅ１と露光Ｅ３と露光Ｅ４、露光Ｅ２と露光Ｅ３と露光Ｅ４である場合には、合成露光時間は、Ｅ１＋Ｅ２＋Ｅ４＝11msec，Ｅ１＋Ｅ３＋Ｅ４＝13msec，Ｅ２＋Ｅ３＋Ｅ４＝14msecとされる。さらにまた、図３４において、合成対象が露光Ｅ１と露光Ｅ２と露光Ｅ３と露光Ｅ４である場合、合成露光時間は、Ｅ１＋Ｅ２＋Ｅ３＋Ｅ４＝15msecとされる。

[0199] このように、図３５においては、各露光（Ｅ１、Ｅ２、Ｅ３、Ｅ４）の組み合わせによって、1～15msecの間を、1msec単位で１５段階の露光時間が合

成可能とされる。これにより、固体撮像装置３０Ａでは、時分割露光（例えば４分割露光）と画素加算（アナログ加算）によって、適切な露光時間に応じた再露光制御を行うことが可能となる。

[0200] 図３６は、本開示に係る技術を適用した固体撮像装置を搭載したカメラ装置の処理の例を示している。

[0201] 図３６において、固体撮像装置３０（３０Ａ，３０Ｂ）を搭載したカメラ装置３は、時分割露光と画素加算によって、図３４及び図３５に示した露光時間に応じた再露光制御を行うことができる。

[0202] 例えば、この再露光制御では、１回の露光を時分割（図３４の露光Ｅ１、Ｅ２、Ｅ３、Ｅ４の４分割）して得られる電荷がアナログメモリ３２２－１ないし３２２－４に転送されて保持されるため、そこから電荷を適宜読み出すことで、例えば１回の露光内における電荷量の変化や飽和のタイミング等を検出して時分割露光状態の解析が行われる（図３６のＡ）。

[0203] そして、この再露光制御では、時分割露光状態の解析結果に基づき、例えば、図３５に示した合成露光時間の中から最も適切な露光時間を選択（再露光量選択）し、アナログメモリ３２２－１ないし３２２－４に保持されている電荷から、適切な露光時間に応じた電荷を選択的に（適応的に）読み出して、適宜加算してから、AD変換の前後の信号処理（例えばアナログゲインをかけるなど）を行うことができる（図３６のＢ）。これにより、いわば過去に遡ることが可能となって、後段の処理部では、例えば、白飛びや動きブラー、黒潰れなどを排除した撮像画像を生成することが可能となる（図３６のＡ，Ｂ）。

[0204] なお、図２３ないし図３６の説明では、説明の都合上、固体撮像装置３０Ａ（図２３）として、画素アレイ部３１が設けられる場合を中心に説明したが、画素アレイ部３１の代わりに、フォトダイオードアレイ部３１Ａとアナログメモリアレイ部３１Ｂが設けられる固体撮像装置３０Ｂでも同様である。

[0205] ただし、固体撮像装置３０Ｂの構成は、特に図示はしていないが、積層さ

れるフォトダイオードアレイ部３１Ａとアナログメモリアレイ部３１Ｂに、画素３００Ａ（図２１）を配列する場合には、図４の固体撮像装置１０Ｂに対応した構成となり、画素３００Ｂ（図２２）を配列する場合には、図１４の固体撮像装置２０Ｂに対応した構成となる。

[0206] 以上、第３の実施の形態について説明した。この第３の実施の形態の固体撮像装置３０（３０Ａ，３０Ｂ）では、フォトダイオード３１１と複数のアナログメモリ３２２を有する画素３００を設けて、フォトダイオード３１１に蓄積された電荷を転送して、複数のアナログメモリ３２２のいずれかに保持し、そこから電荷を読み出す場合には、１又は複数のアナログメモリ３２２を選択し、必要に応じて加算して読み出すようにする。これにより、上述した再露光制御などの処理が可能となって、例えば撮像画像上に発生する偽色や動きブラーなどの現象を抑制し、視認性を向上させることができる。

[0207] また、固体撮像装置３０（３０Ａ，３０Ｂ）では、１回の露光を時分割し、順次画素３００内の各アナログメモリ３２２にフォトダイオード３１１からの電荷を転送することができる。このとき、１回の露光で時分割する数と、それらの各時間間隔は、任意である。例えば、時分割した各時間間隔は、全てが同一の時間であってもよいし、個別に時間が異なっていてもよい。

[0208] さらに、固体撮像装置３０（３０Ａ，３０Ｂ）では、２次元状に配列される複数の画素３００ごとに１又は複数のアナログメモリ２２２に保持された電荷を非破壊で読み出すに際して、適応的に読み出すことができる。例えば、複数の画素３００ごとに１又は複数のアナログメモリ２２２に保持された電荷が、画像フレーム内の任意の領域（例えば全領域やROI領域等）や、駆動モード（例えば、全画素駆動や間引き駆動、画素加算読み出し駆動等）に応じて読み出されるようにすることができる。

[0209] また、例えば、露光のタイミングは、例えばフレームレートに応じた一定の周期や、トリガ信号が通知されたときなどの所定のタイミングとすることができるが、この所定のタイミングに応じて、画素３００ごとに１又は複数のアナログメモリ１２２に保持された電荷が非破壊で読み出されるようにし

てもよい。また、例えば、カラムADC部３３によるAD変換の前後の信号処理（例えばゲインやクランプ等）に応じて、画素３００ごとに１又は複数のアナログメモリ３２２に保持された電荷を非破壊で読み出すようにしてもよい。

[0210] ＜４．第４の実施の形態＞

[0211] （電子機器の構成）

図３７は、本開示に係る技術を適用した固体撮像装置を搭載した電子機器の構成の例を示す図である。

[0212] 図３７の電子機器１０００は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの撮像機能を有する機器である。なお、電子機器１０００は、上述したカメラ装置１（図７）、カメラ装置２（図１７）、及びカメラ装置３（図３６）に相当するとも言える。

[0213] 図３７において、電子機器１０００は、CPU(Central Processing Unit)１００１、レンズ駆動部１００２、レンズ１００３、固体撮像装置１００４、バス１００５、不揮発性メモリ１００６、内蔵メモリ１００７、脱着メモリ１００８、物体検出部１００９、物体認識部１０１０、画像処理部１０１１、表示駆動制御部１０１２、及び表示部１０１３から構成される。

[0214] また、電子機器１０００において、CPU１００１と、不揮発性メモリ１００６ないし表示駆動制御部１０１２は、バス１００５を介して相互に接続されている。なお、CPU１００１は、固体撮像装置１００４との間でシリアル通信を行う。

[0215] CPU１００１は、各種の演算処理や各部の動作制御など、電子機器１０００における中心的な処理装置として動作する。

[0216] レンズ駆動部１００２は、例えばモータやアクチュエータ等から構成され、CPU１００１からの制御に従い、レンズ１００３を駆動する。レンズ１００３は、例えばズームレンズやフォーカスレンズ等から構成され、被写体からの光を集光する。レンズ１００３により集光された光（像光）は、固体撮像装置１００４に入射される。

[0217] 固体撮像装置１００４は、例えば、上述した固体撮像装置１０，２０，３０など、本開示に係る技術を適用した固体撮像装置（固体撮像素子）である。固体撮像装置１００４は、CPU１００１からの制御に従い、レンズ１００３を介して受光した光（被写体光）を電気信号に光電変換してAD変換などの処理を行い、その処理の結果得られる撮像データを、CPU１００１に供給する。

[0218] CPU１００１は、固体撮像装置１００４からの撮像データに基づいて、レンズ駆動部１００２を制御する。また、CPU１００１は、固体撮像装置１００４からの撮像データを、バス１００５に接続された各部に供給する。

[0219] 不揮発性メモリ１００６は、例えばROM(Read Only Memory)やフラッシュメモリ等から構成され、CPU１００１等からのデータを記憶する。内蔵メモリ１００７は、例えばRAM(Random Access Memory)やROM等の機器に搭載された記憶装置である。脱着メモリ１００８は、例えばメモリカード等の機器に挿入又は接続する方式の記憶装置である。内蔵メモリ１００７と脱着メモリ１００８は、CPU１００１からの制御に従い、画像処理部１０１１からの画像データ等のデータを記憶する。

[0220] 物体検出部１００９は、例えば画像処理LSI(Large Scale Integration)等の信号処理回路から構成される。物体検出部１００９は、画像処理部１０１１からの画像処理の結果に基づいて、物体検出処理（例えば、人、顔、車等の検出）を行い、その物体検出処理の結果を、物体認識部１０１０に供給する。

[0221] 物体認識部１０１０は、例えば画像処理LSI等の信号処理回路から構成される。なお、物体認識部１０１０は、物体検出部１００９と同一の信号処理回路から構成されるようにしてもよい。物体認識部１０１０は、物体検出部１００９からの物体検出処理の結果に基づいて、物体認識処理（例えば、人の顔（個人）や車の車種等の個別の識別）を行い、その物体認識処理の結果を、CPU１００１等に供給する。

[0222] 画像処理部１０１１は、例えばDSP(Digital Signal Processor)等の信号処理回路から構成される。画像処理部１０１１は、固体撮像装置１００４から

の撮像データに対し、カメラ信号処理や前処理などの画像処理を行う。

[0223] ここで、カメラ信号処理としては、例えば、ホワイトバランス処理や補間処理、ノイズ除去処理などの処理を含む。また、前処理としては、例えば、画像の縮小や切り出しなどの処理を含む。なお、画像処理部１０１１は、物体検出部１００９及び物体認識部１０１０と同一の信号処理回路から構成されるようにしてもよい。

[0224] 画像処理部１０１１は、画像処理の結果を、物体検出部１００９に供給する。また、画像処理部１０１１は、画像処理の結果得られる静止画又は動画の画像データを、内蔵メモリ１００７若しくは脱着メモリ１００８、又は表示駆動制御部１０１２に供給する。

[0225] 表示駆動制御部１０１２は、CPU１００１からの制御に従い、画像処理部１０１１からの画像データ等のデータを処理し、静止画や動画、所定の画面等の情報を、表示部１０１３に表示する制御を行う。表示部１０１３は、例えば、LCD(Liquid Crystal Display)やOLED(Organic Light Emitting Diode)等のディスプレイから構成され、表示駆動制御部１０１２からの制御に従い、静止画や動画、所定の画面等の情報を表示する。

[0226] なお、表示部１０１３は、タッチパネルとして構成して、ユーザの操作に応じた操作信号が、CPU１００１に供給されるようにしてもよい。また、タッチパネルに限らず、物理的なボタン等の操作部を設けて、ユーザの操作を受け付けるようにしてもよい。さらに、電子機器１０００においては、所定の通信方式に対応した通信モジュール等の通信部を設けて、無線通信又は有線通信よって、外部の機器との間でデータのやりとりを行うようにしてもよい。

[0227] 電子機器１０００は、以上のように構成される。

[0228] 本開示に係る技術は、上述したように、固体撮像装置１００４に適用される。具体的には、固体撮像装置１０，２０，３０は、固体撮像装置１００４に適用することができる。固体撮像装置１０（２０，３０）の固体撮像装置１００４に本開示に係る技術を適用することで、画素１００（２００，３０

０）のフォトダイオード１１１（２１１）に蓄積された電荷を転送してアナログメモリ１２２（２２２）に保持し、アナログメモリ１２２（２２２）に保持された電荷を読み出す際には、適応的に非破壊で読み出されるため、繰り返し何度でも読み出して処理することができる。

[0229] ここで、固体撮像装置１００４の構造としては、例えば、図３８ないし図４０に示した構造を採用することができる。なお、ここでは、固体撮像装置１００４として、固体撮像装置１０の構造を一例に説明する。

[0230] 固体撮像装置１０において、カラムADC部１３に対して複数のADC１５１を設けると、例えば、図３８に示した領域では、チップサイズが増大してコストが増大してしまう恐れがある。そこで、図３９及び図４０に示すように、チップの積層化を行うようにしてもよい。

[0231] 例えば、図３９において、固体撮像装置１０Ａは、画素アレイ部１１が主に形成される画素層１０Ａ－１と、出力回路、周辺回路、及びカラムADC部１３が主に形成される周辺回路層１０Ａ－２とを積層した積層構造（２層構造）を有している。この積層構造では、画素層１０Ａ－１の画素アレイ部１１の出力線とドライブ線が貫通ビア（VIA）を介して周辺回路層１０Ａ－２の回路と接続されている。

[0232] また、例えば、図４０において、固体撮像装置１０Ｂは、フォトダイオードアレイ部１１Ａが主に形成されるフォトダイオード層１０Ｂ－１と、アナログメモリアレイ部１１Ｂが主に形成されるアナログメモリ層１０Ｂ－２と、出力回路、周辺回路、及びカラムADC部１３が主に形成される周辺回路層１０Ｂ－３とを積層した積層構造（３層構造）を有している。この積層構造では、フォトダイオード層１０Ｂ－１のフォトダイオードアレイ部１１Ａと、アナログメモリ層１０Ｂ－２のアナログメモリアレイ部１１Ｂと、周辺回路層１０Ｂ－３の回路とが、貫通ビア（VIA）を介して接続されている。

[0233] このような積層構造を採用することで、チップサイズを小さくすることができ、コストを削減させることができる。また、配線層のスペースに余裕ができるので、配線の引き回しも容易になる。さらに、積層構造にすることで

、各層をそれぞれ最適化することができる。

[0234] なお、図３９及び図４０には、固体撮像装置１０Ａ，１０Ｂの構造を例示したが、固体撮像装置２０Ａ，２０Ｂ、及び固体撮像装置３０Ａ，３０Ｂについても同様の積層構造（２層構造、３層構造）を採用することができる。また、図３９及び図４０に示した積層構造は一例であって、固体撮像装置１００４の構造としては他の構造を採用するようにしてもよい。

[0235] （固体撮像装置の構成の第１の例）

図４１は、電子機器１０００（図３７）に搭載される固体撮像装置１００４として、固体撮像装置１０Ａ（図１）の構成の例を示している。

[0236] 図４１において、固体撮像装置１０Ａは、画素アレイ部１１、駆動部１２、カラムADC部１３、及びレジスタ１６を含んで構成される。カラムADC部１３は、カラムADC１７１－１ないし１７１－４、及び水平転送切り替え部１７２から構成される。すなわち、カラムADC部１３は、水平方向の４列（の垂直信号線１３１）ごとにカラムADC１７１－１ないし１７１－４をそれぞれ接続している。

[0237] カラムADC１７１－１には、垂直信号線１３１－ｊ（ｊ＝1，5，9，・・・，4m+1）がそれぞれ接続され、そこに接続された画素１００（ｉ，ｊ）から読み出された画素信号（アナログ信号）が入力される。カラムADC１７１－１は、垂直信号線１３１－ｊ（ｊ＝1，5，9，・・・，4m+1）ごとにAD変換部（ADC：Analog to Digital Converter）を有しており、列ごとにAD変換が行われ、そのAD変換の結果が水平転送切り替え部１７２に出力される。

[0238] 同様にして、画素１００（ｉ，ｊ）を配列した画素アレイ部１１の各列のうち、ｊ列（ｊ＝2，6，10，・・・，4m+2）ごとのAD変換がカラムADC１７１－２により行われ、ｊ列（ｊ＝3，7，11，・・・，4m+3）ごとのAD変換がカラムADC１７１－３により行われ、ｊ列（ｊ＝4，8，12，・・・，4m+4）ごとのAD変換がカラムADC１７１－４により行われる。カラムADC１７１－２ないし１７１－４のAD変換の結果は、水平転送切り替え部１７２にそれぞれ出力される。

[0239] 水平転送切り替え部１７２は、読み出しモードに応じて入力の切り替えを行うことで、そこに入力されるカラムADC１７１－１ないし１７１－４からのデジタル信号のうち、いずれか１つの入力を選択して出力する。

[0240] なお、レジスタ１６は、CPU１００１（図３７）とシリアル通信を行うことで、駆動のタイミングが設定される。また、図示はしていないが、カラムADC１７１－１ないし１７１－４には、アナログ信号の増幅部がそれぞれ設けられる。

[0241] （固体撮像装置の構成の第２の例）

図４２は、電子機器１０００（図３７）に搭載される固体撮像装置１００４として、固体撮像装置１０Ｂ（図４）の構成の例を示している。

[0242] 図４２において、固体撮像装置１０Ｂは、フォトダイオードアレイ部１１Ａ、アナログメモリアレイ部１１Ｂ、駆動部１２、カラムADC部１３、及びレジスタ１６を含んで構成される。

[0243] 図４２のカラムADC部１３は、図４１と同様に、水平方向の４列（の垂直信号線１３１）ごとにカラムADC１７１－１ないし１７１－４をそれぞれ接続しており、カラムADC１７１－１には、垂直信号線１３１－ｊ（ｊ＝1，5，9，・・・，4m+1）が接続され、そこに接続された画素１００（ｉ，ｊ）のアナログメモリ部１０２から読み出された画素信号（アナログ信号）が入力され、ｊ列（ｊ＝1，5，9，・・・，4m+1）ごとのAD変換が行われる。

[0244] また、カラムADC１７１－２ないし１７１－４においても、図４１と同様に、ｊ列（4m+2，4m+3，4m+4）ごとのAD変換が行われる。カラムADC１７１－１ないし１７１－４のAD変換の結果は、水平転送切り替え部１７２にそれぞれ出力される。水平転送切り替え部１７２は、読み出しモードに応じて、カラムADC１７１－１ないし１７１－４から入力されるデジタル信号のうち、いずれか１つの入力を選択して出力する。

[0245] （画素配列の例）

図４３は、図４１又は図４２の画素アレイ部１１に２次元状に配列される複数の画素１００の平面レイアウトを示している。なお、図４３においては

、説明を分かりやすくするために、画素１００のｉ行ｊ列に対応した行番号と列番号を、左側と上側の領域に表記している。

[0246] ここで、画素アレイ部１１において、左上の４画素（２×２画素）の領域に注目すれば、緑（Ｇ）のＧｒ画素１００（１，１）及びＧｂ画素１００（２，２）と、赤（Ｒ）のＲ画素１００（１，２）と、青（Ｂ）のＢ画素１００（２，１）とが配列されている。また、画素アレイ部１１において、他の４画素（２×２画素）の領域においても、同様の配列パターンとなる。

[0247] このように、画素アレイ部１１においては、緑（Ｇ）のＧ画素１００が市松状に配され、残った部分に、赤（Ｒ）のＲ画素１００と、青（Ｂ）のＢ画素１００とが一列ごとに交互に配される配列パターンが繰り返され、ベイヤー配列となっている。

[0248] なお、ここでは、赤（Ｒ）の波長を透過するＲカラーフィルタを透過した光から、赤（Ｒ）成分の光に対応した電荷が得られる画素を、Ｒ画素と表記している。また、緑（Ｇ）の波長を透過するＧカラーフィルタを透過した光から緑（Ｇ）成分の光に対応した電荷が得られる画素をＧ画素、青（Ｂ）の波長を透過するＢカラーフィルタを透過した光から青（Ｂ）成分の光に対応した電荷が得られる画素をＢ画素とそれぞれ表記している。

[0249] 画素アレイ部１１において、ベイヤー配列に並べられた画素１００は、水平方向の４列ごとに垂直信号線１３１を介してカラムADC１７１－１ないし１７１－４のいずれかに接続される（図４４）。例えば、図４４において、１行目に注目すれば、１列目のＧｒ画素１００（１，１）と５列目のＧｒ画素１００（１，５）は、垂直信号線１３１－１，１３１－５を介してカラムADC１７１－１（のADC１５１のそれぞれ）に接続される。

[0250] また、１行目に注目したとき、２列目のＲ画素１００（１，２）と６列目のＲ画素１００（１，６）が、垂直信号線１３１－２，１３１－６を介してカラムADC１７１－２に接続される。同様にして、３列目のＧｒ画素１００（１，３）と７列目のＧｒ画素１００（１，７）が垂直信号線１３１－３，１３１－７を介してカラムADC１７１－３に接続され、４列目のＲ画素１００（

１，４）と８列目のＲ画素１００（１，８）が垂直信号線１３１－４，１３１－８を介してカラムADC１７１－４に接続される。

[0251] このとき、カラムADC１７１－１では、水平方向のｊ列（ｊ＝1，5，9，・・・，4m+1）ごとに設けられた複数のADC１５１によって、垂直信号線１３１－１，１３１－５，・・・，１３１－ｊからの信号電圧と参照電圧との比較が行われ、その比較結果に応じたカウント値がFF回路１５３に保持される。

[0252] 同様にして、カラムADC１７１－２には、水平方向のｊ列（ｊ＝2，6，10，・・・，4m+2）ごとに複数のADC１５１が設けられ、カラムADC１７１－３には、水平方向のｊ列（ｊ＝3，7，11，・・・，4m+3）ごとに複数のADC１５１が設けられ、カラムADC１７１－４には、水平方向のｊ列（ｊ＝4，8，12，・・・，4m+4）ごとに複数のADC１５１が設けられており、各ADC１５１では、接続された垂直信号線１３１－ｊからの信号電圧と参照電圧との比較がそれぞれ行われ、その比較結果に応じたカウント値がFF回路１５３にそれぞれ保持される。

[0253] 水平転送切り替え部１７２において、その入力端子１８１－１ないし１８１－４は、カラムADC１７１－１ないし１７１－４（のFF回路１５３）にそれぞれ接続されており、読み出しモードに応じて入力端子１８１－１ないし１８１－４のいずれかを選択することで、カラムADC１７１－１ないし１７１－４のいずれから入力されるAD変換の結果（デジタル信号）を、出力端子１８２を介して出力する。

[0254] （全画素読み出しの例）

次に、画素１００の読み出しの具体例を説明するが、ここでは、まず、図４５及び図４６を参照して、画素アレイ部１１に２次元状に配列される複数の画素１００の駆動モードとして、全画素読み出しを行う場合を説明する。

[0255] 図４５においては、画素アレイ部１１に配列される画素１００のうち、読み出し対象の画素に対してクロスハッチングを施しているが、全ての画素１００が読み出し対象の画素になって、全画素読み出しが行われることを表している。また、この全画素読み出しを行う際のスキャンの順序は、図中の矢

印で示すように、１行目から順に行ごとに行われる。

[0256] 図４６のタイミングチャートは、図４５に示した全画素読み出しを行う場合におけるカラムADC部１３の各部の処理対象を示している。

[0257] カラムADC部１３には、水平方向の４列ごとにカラムADC１７１－１ないし１７１－４が設けられているため、１行目のスキャンが開始されると、まず、カラムADC１７１－１の処理対象は、Ｇｒ画素１００（１，１）とされる。同様に、カラムADC１７１－２の処理対象がＲ画素１００（１，２）とされ、カラムADC１７１－３の処理対象がＧｒ画素１００（１，３）とされ、カラムADC１７１－４の処理対象がＲ画素１００（１，４）とされる。

[0258] このとき、水平転送切り替え部１７２では、クロック信号に従い、出力端子１８２に接続される入力端子１８１を、入力端子１８１－１、入力端子１８１－２、入力端子１８１－３、入力端子１８１－４の順に切り替える。これにより、カラムADC部１３の出力として、Ｇｒ画素１００（１，１）、Ｒ画素１００（１，２）、Ｇｒ画素１００（１，３）、Ｒ画素１００（１，４）の順に、そのAD変換の結果が出力される。

[0259] 次に、カラムADC部１３では、シフトイネーブル信号に従い、カラムADC１７１－１の処理対象がＧｒ画素１００（１，５）、カラムADC１７１－２の処理対象がＲ画素１００（１，６）、カラムADC１７１－３の処理対象がＧｒ画素１００（１，７）、カラムADC１７１－４の処理対象がＲ画素１００（１，８）とされる。このとき、水平転送切り替え部１７２では、その入力が、入力端子１８１－１ないし１８１－４に順に切り替えられ、Ｇｒ画素１００（１，５）、Ｒ画素１００（１，６）、Ｇｒ画素１００（１，７）、Ｒ画素１００（１，８）の順に、そのAD変換の結果が出力される。

[0260] なお、繰り返しになるので以降の説明は省略するが、それ以降も同様にして１行目のスキャンに応じて各列の画素１００のAD変換の結果が出力される。また、１行目のスキャンが終了すると、続いて２行目、３行目と同様の処理が繰り返され、最終的には最後の行まで同様の処理が繰り返される。

[0261] (1/3間引き読み出しの例)

次に、図４７及び図４８を参照して、画素アレイ部１１に２次元状に配列される複数の画素１００の駆動モードとして、1/3間引き読み出しを行う場合を説明する。

[0262] 図４７においても、読み出し対象の画素に対してはクロスハッチングを施しているが、水平方向と垂直方向のそれぞれが３画素ごとに読み出し対象の画素になるため、全ての画素１００のうち、1/3の画素１００のみが読み出し対象の画素になって、1/3間引き読み出しが行われることを表している。また、この1/3間引き読み出しを行う際のスキャン順序は、１行目から順に行ごとに行われる。

[0263] 図４８のタイミングチャートは、図４７に示した1/3間引き読み出しを行う場合におけるカラムADC部１３の各部の処理対象を示している。

[0264] カラムADC部１３には、水平方向の４列ごとにカラムADC１７１－１ないし１７１－４が設けられているが、水平方向の画素１００が1/3に間引かれているため、１行目のスキャンが開始されると、カラムADC１７１－１の処理対象がＧｒ画素１００（１，１）、カラムADC１７１－４の処理対象がＲ画素１００（１，４）とされる。このとき、水平転送切り替え部１７２では、その入力が、入力端子１８１－１，１８１－４に順に切り替えられ、Ｇｒ画素１００（１，１）、Ｒ画素１００（１，４）の順に、そのAD変換の結果が出力される。

[0265] 次に、カラムADC部１３においては、水平方向の画素１００が1/3に間引かれているため、カラムADC１７１－３の処理対象がＧｒ画素１００（１，７）とされる。このとき、水平転送切り替え部１７２では、その入力が、入力端子１８１－３に切り替えられ、Ｇｒ画素１００（１，７）のAD変換の結果が出力される。また、カラムADC部１３では、水平方向の画素１００が1/3に間引かれているため、カラムADC１７１－２の処理対象がＲ画素１００（１，１０）とされるとともに、水平転送切り替え部１７２の入力が、入力端子１８１－２に切り替えられ、Ｒ画素１００（１，１０）のAD変換の結果が出力される。

[0266] なお、繰り返しになるので以降の説明は省略するが、それ以降の同様にして１行目のスキャンに応じて２列おきに画素１００のAD変換の結果が出力される。また、１行目のスキャンが終了すると、４行目、７行目と２行おきに同様の処理が繰り返され、最終的には最後の行まで２行おきに同様の処理が繰り返される。

[0267] （画素加算読み出しの例）

最後に、図４９ないし図５１を参照して、画素アレイ部１１に２次元状に配列される複数の画素１００の駆動モードとして、画素加算読み出しの例を行う場合を説明する。

[0268] 図４９においては、読み出し対象の画素に対してRGBの色ごとに異なるハッチングを施しているが、同色の４画素ごとに画素加算読み出しの対象の画素となって、画素加算読み出しが行われることを表している。また、この画素加算読み出しを行う際のスキャンの順序は、図中の矢印で示すように、１行目から順に行ごとに行われる。

[0269] ここで、画素加算は、同色の４画素で行われるため、例えば、Ｇｒ画素１００（１，１）、Ｇｒ画素１００（１，３）、Ｇｒ画素１００（３，１）、及びＧｒ画素１００（３，３）の４画素が、同一の画素加算読み出しの対象の画素とされる。また、例えば、Ｒ画素１００（１，４）、Ｒ画素１００（１，６）、Ｒ画素１００（３，４）、及びＲ画素１００（３，６）の４画素が、同一の画素加算読み出しの対象の画素とされる。

[0270] また、図５０に示すように、この画素加算読み出しでは、同一の画素加算読み出し対象の４画素のうち、垂直方向の２つの画素１００からの信号が、加算部１９１－１，１９１－２によってそれぞれアナログ加算され、さらにそれらのアナログ加算に応じた２つの信号が、加算部１９２によってデジタル加算される。

[0271] 図５１のタイミングチャートは、図４９に示した画素加算読み出しを行う場合におけるカラムADC部１３の各部の処理対象を示している。

[0272] カラムADC部１３には、水平方向の４列ごとにカラムADC１７１－１ないし

１７１－４が設けられているが、同色の４画素ごとに加算読み出しを行うため、スキャンが行われると、カラムADC１７１－１の処理対象が、Ｇｒ画素１００（１，１）とＧｒ画素１００（３，１）とをアナログ加算した加算信号Ａ１１（Ｇｒ（１，１）＋Ｇｒ（３，１））とされる。

[0273] 同様に、カラムADC１７１－３の処理対象が、Ｇｒ画素１００（１，３）とＧｒ画素１００（３，３）とをアナログ加算した加算信号Ａ１２（Ｇｒ（１，３）＋Ｇｒ（３，３））とされ、カラムADC１７１－４の処理対象が、Ｒ画素１００（１，４）とＲ画素１００（３，４）とをアナログ加算した加算信号Ａ２１（Ｒ（１，４）＋Ｒ（３，４））とされる。

[0274] このとき、カラムADC部１３では、１列目の加算信号Ａ１１（Ｇｒ（１，１）＋Ｇｒ（３，１））と、３列目の加算信号Ａ１２（Ｇｒ（１，３）＋Ｇｒ（３，３））とが、デジタル加算され、そのAD変換の結果（Ａ１１＋Ａ１２）が出力される。

[0275] 次に、カラムADC部１３では、同色の４画素ごとに加算読み出しを行うため、カラムADC１７１－２の処理対象が、Ｒ画素１００（１，６）とＲ画素１００（３，６）とをアナログ加算した加算信号Ａ２２（Ｒ（１，６）＋Ｒ（３，６））とされ、カラムADC１７１－３の処理対象が、Ｇｒ画素１００（１，７）とＧｒ画素１００（３，７）とをアナログ加算した加算信号Ａ３１（Ｇｒ（１，７）＋Ｇｒ（３，７））とされる。

[0276] このとき、カラムADC部１３では、４行目の加算信号Ａ２１（Ｒ（１，４）＋Ｒ（３，４））と、６行目の加算信号Ａ２２（Ｒ（１，６）＋Ｒ（３，６））とが、デジタル加算され、そのAD変換の加算結果（Ａ２１＋Ａ２２）が出力される。

[0277] なお、繰り返しになるので以降の説明は省略するが、それ以降の同様にして同色の４画素ごとに加算読み出しが繰り返され、同色の４画素ごとに垂直方向のアナログ加算と水平方向のデジタル加算で得られる加算結果（例えば、図５１の加算結果（Ａ３１＋Ａ３２）や加算結果（Ａ４１＋Ａ４２）等）が出力される。

[0278] また、図４１ないし図５１の説明では、電子機器１０００（図３７）に搭載される固体撮像装置１００４として、固体撮像装置１０Ａ（図１）を一例に説明したが、固体撮像装置１０Ｂ、固体撮像装置２０（２０Ａ，２０Ａ）、固体撮像装置３０（３０Ａ，３０Ａ）においても、同様の処理（例えば、全画素読み出し、間引き読み出し、及び画素加算読み出しの処理）を行うことができる。

[0279] ＜５．変形例＞

[0280] 上述した説明では、画素１００（２００，３００）において、アナログメモリ１２２（２２２，３２２）に保持された電荷を読み出す構成として、フローティングディフュージョン１２６（２２６，３２６）を用いた構成を説明したが、画素１００（２００，３００）の構成は一例であって、例えば、フローティングゲートやサンプル・ホールド回路などによって、アナログメモリ１２２（２２２，３２２）に保持された電荷が読み出されるようにしてもよい。また、上述した説明では、第１の実施の形態において、シャッタ方式として、グローバルシャッタ方式が用いられる場合を説明したが、グローバルシャッタ方式に限らず、ローリングシャッタ方式での露光が行われるようにしてもよい。ここで、グローバルシャッタ方式では全ての画素に同時にシャッタ動作が行われるのに対し、ローリングシャッタ方式では１ないし数行ずつの単位でシャッタ動作が行われる。

[0281] また、上述した説明では、本開示に係る技術を適用した固体撮像装置の一例として、CMOSイメージセンサとしての固体撮像装置１０（２０，３０）を説明したが、本開示に係る技術は、CMOSイメージセンサへの適用に限られるものではない。すなわち、本開示に係る技術は、画素が２次元状に配列された固体撮像装置全般（例えば、CCD(Charge Coupled Device)イメージセンサ等のイメージセンサ）に対して適用可能である。さらに、本開示に係る技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、例えば赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置全般に対して適用可能である。

[0282] ＜６．固体撮像装置の使用例＞

[0283] 図５２は、本開示に係る技術を適用した固体撮像装置の使用例を示す図である。

[0284] CMOSイメージセンサ等の固体撮像装置１０（２０，３０）は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。すなわち、図５２に示すように、鑑賞の用に供される画像を撮影する鑑賞の分野だけでなく、例えば、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、又は、農業の分野などにおいて用いられる装置でも、固体撮像装置１０（２０，３０）を使用することができる。

[0285] 具体的には、鑑賞の分野において、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置（例えば、図３７の電子機器１０００）で、固体撮像装置１０（２０，３０）を使用することができる。

[0286] 交通の分野において、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置で、固体撮像装置１０（２０，３０）を使用することができる。

[0287] 家電の分野において、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、固体撮像装置１０（２０，３０）を使用することができる。また、医療・ヘルスケアの分野において、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置で、固体撮像装置１０（２０，３０）を使用することができる。

[0288] セキュリティの分野において、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置で、固体撮像装置１

０（２０，３０）を使用することができる。また、美容の分野において、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置で、固体撮像装置１０（２０，３０）を使用することができる。

[0289] スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置で、固体撮像装置１０（２０，３０）を使用することができる。また、農業の分野において、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置で、固体撮像装置１０（２０，３０）を使用することができる。

[0290] ＜７．移動体への応用例＞

[0291] 本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

[0292] 図５３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

[0293] 車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図５３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。

[0294] 駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆

動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

[0295] ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

[0296] 車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

[0297] 撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

[0298] 車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状

態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

[0299] マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。

[0300] また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

[0301] また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

[0302] 音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいて

もよい。

[0303] 図５４は、撮像部１２０３１の設置位置の例を示す図である。

[0304] 図５４では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。

[0305] 撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

[0306] なお、図５４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

[0307] 撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

[0308] 例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１

２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

[0309] 例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

[0310] 撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われ

る。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

[0311] 以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２１０１に適用され得る。具体的には、固体撮像装置１０（２０，３０）は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、例えば、メイン処理に先行して出力される縮小画像から物体（例えば、人、車、障害物、標識又は路面上の文字等）を検出し、検出した物体を含む任意の領域のROI画像を抽出するといった処理が可能となるため（例えば、図７に示した応用例）、視認性を向上させて、より正確に、人、車、障害物、標識又は路面上の文字等の物体を認識することが可能とされる。

[0312] なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

[0313] また、本開示に係る技術は、以下のような構成をとることができる。

[0314] （１）

光電変換部とアナログメモリ部とを有する画素を複数配列したアレイ部を備え、

前記アナログメモリ部は、第１の露光によって前記光電変換部により光電変換された電荷を保持し、

前記第１の露光によって前記アナログメモリ部に保持された電荷が、適応的に非破壊で読み出される

固体撮像装置。

（２）

前記アナログメモリ部に保持された電荷が、非破壊で複数回読み出される

前記（１）に記載の固体撮像装置。

（３）

第２の露光によって前記光電変換部により光電変換された電荷が読み出される

前記（１）又は（２）に記載の固体撮像装置。

（４）

前記アナログメモリ部は、複数のアナログメモリを含み、

複数の前記アナログメモリのうち少なくとも１以上の前記アナログメモリは、前記第１の露光によって前記光電変換部により光電変換された電荷を保持し、

前記第１の露光によって前記アナログメモリに保持された電荷が選択的に読み出される

前記（１）又は（２）に記載の固体撮像装置。

（５）

前記第１の露光は、グローバルシャッタ方式で行われる

前記（１）又は（２）に記載の固体撮像装置。

（６）

複数の前記画素ごとに前記アナログメモリ部に保持された電荷が、画像フレーム内の任意の領域、前記画素の駆動モード、所定の信号処理、又は所定のタイミングに応じて読み出される

前記（５）に記載の固体撮像装置。

（７）

複数の前記画素ごとに前記アナログメモリ部に保持された電荷のうち、第１の画像を生成するための電荷が読み出された後に、前記第１の画像と同時刻に撮像された第２の画像を生成するための電荷が読み出される

前記（５）又は（６）に記載の固体撮像装置。

（８）

前記第１の露光は、グローバルシャッタ方式又はローリングシャッタ方式で行われ、

前記第２の露光は、ローリングシャッタ方式で行われる

前記（３）に記載の固体撮像装置。

（９）

前記第２の露光は、前記第１の露光よりも時間的に後に行われる

前記（８）に記載の固体撮像装置。

（１０）

複数の前記画素ごとに前記アナログメモリ部に保持された電荷が、画像フレーム内の任意の領域、前記画素の駆動モード、所定の信号処理、又は所定のタイミングに応じて読み出される

前記（８）又は（９）に記載の固体撮像装置。

（１１）

複数の前記アナログメモリは、前記光電変換部により光電変換された電荷として、前記第１の露光を時分割して得られる電荷を順次保持する

前記（４）に記載の固体撮像装置。

（１２）

複数の前記アナログメモリに保持された電荷が加算して読み出される

前記（１１）に記載の固体撮像装置。

（１３）

複数の前記画素ごとに前記アナログメモリ部の複数の前記アナログメモリに保持された電荷が、画像フレーム内の任意の領域、前記画素の駆動モード、所定の信号処理、又は所定のタイミングに応じて読み出される

前記（１１）又は（１２）に記載の固体撮像装置。

（１４）

複数の前記画素ごとに前記アナログメモリ部の複数の前記アナログメモリに保持された電荷が、前記第１の露光の時分割露光の状態に応じて選択的に読み出される

前記（１１）又は（１２）に記載の固体撮像装置。

（１５）

第２の露光によって前記光電変換部により光電変換された電荷が読み出される

前記（１１）ないし（１４）のいずれかに記載の固体撮像装置。

（１６）

前記アレイ部は、複数の前記画素が２次元状に配列され、

前記アレイ部における水平方向の画素配列に対応して設けられる垂直信号線を介して入力されるアナログ信号をデジタル信号に変換するAD変換部をさらに備え、

前記AD変換部は、複数の前記垂直信号線ごとにカラムADC(Analog to Digital Converter)を設けている

前記（１）ないし（１５）のいずれかに記載の固体撮像装置。

（１７）

前記アレイ部は、複数の前記画素が２次元状に配列された画素アレイ部を含み、

前記画素アレイ部を含む第１の層と、前記AD変換部を含む第２の層とは積層されて構成される

前記（１６）に記載の固体撮像装置。

（１８）

前記アレイ部は、複数の前記画素の前記光電変換部が２次元状に配列された第１のアレイ部と、複数の前記画素の前記アナログメモリ部が２次元状に配列された第２のアレイ部とを含み、

前記第１のアレイ部を含む第１の層と、前記第２のアレイ部を含む第２の層と、前記AD変換部を含む第３の層とは積層されて構成される

前記（１６）に記載の固体撮像装置。

（１９）

複数の前記画素を駆動する駆動部をさらに備える

前記（１）ないし（１８）のいずれかに記載の固体撮像装置。

（２０）

光電変換部とアナログメモリ部とを有する画素を複数配列したアレイ部を備え、

前記アナログメモリ部は、第１の露光によって前記光電変換部により光電変換された電荷を保持し、

前記第１の露光によって前記アナログメモリ部に保持された電荷が、適応的に非破壊で読み出される

固体撮像装置を搭載した電子機器。

符号の説明

[0315] １０，１０Ａ，１０Ｂ 固体撮像装置，　１１ 画素アレイ部，　１１Ａ フォトダイオードアレイ部，　１２Ａ アナログメモリアレイ部，　１２ 駆動部，　１３ カラムADC部，２０，２０Ａ，２０Ｂ 固体撮像装置，２１ 画素アレイ部，　２１Ａ フォトダイオードアレイ部，　２２Ａ アナログメモリアレイ部，　２２ 駆動部，　２３ カラムADC部，３０，３０Ａ，３０Ｂ 固体撮像装置，　３１ 画素アレイ部，　３１Ａ フォトダイオードアレイ部，　３２Ａ アナログメモリアレイ部，　３２ 駆動部，　３３ カラムADC部，　１００ 画素，　１０１ フォトダイオード部，　１０２ アナログメモリ部，　１１１ フォトダイオード，　１２２ アナログメモリ，　１３１ 垂直信号線，　１５１ ADC，　２００ 画素，　２０１ フォトダイオード部，　２０２ アナログメモリ部，　２１１ フォトダイオード，　２２２ アナログメモリ，　２３１ 垂直信号線，　２５１ ADC，　３００ 画素，　３０１ フォトダイオード部，　３０２ アナログメモリ部，　３０３，３０３－１ないし３０３－４ タップ，　３１１ フォトダイオード，　３２２，３２２－１ないし３２２－４ アナログメモリ，　３３１ 垂直信号線，　３５１ ADC，　１０００ 電子機器，　１００１ CPU，　１００４ 固体撮像装置，　１００９ 物体検出部，　１０１０ 物体認識部，　１０１１ 画像処理部

請求の範囲

[請求項1] 光電変換部とアナログメモリ部とを有する画素を複数配列したアレイ部を備え、

前記アナログメモリ部は、第１の露光によって前記光電変換部により光電変換された電荷を保持し、

前記第１の露光によって前記アナログメモリ部に保持された電荷が、適応的に非破壊で読み出される

固体撮像装置。

[請求項2] 前記アナログメモリ部に保持された電荷が、非破壊で複数回読み出される

請求項１に記載の固体撮像装置。

[請求項3] 第２の露光によって前記光電変換部により光電変換された電荷が読み出される

請求項１に記載の固体撮像装置。

[請求項4] 前記アナログメモリ部は、複数のアナログメモリを含み、

複数の前記アナログメモリのうち少なくとも１以上の前記アナログメモリは、前記第１の露光によって前記光電変換部により光電変換された電荷を保持し、

前記第１の露光によって前記アナログメモリに保持された電荷が選択的に読み出される

請求項１に記載の固体撮像装置。

[請求項5] 前記第１の露光は、グローバルシャッタ方式で行われる

請求項２に記載の固体撮像装置。

[請求項6] 複数の前記画素ごとに前記アナログメモリ部に保持された電荷が、画像フレーム内の任意の領域、前記画素の駆動モード、所定の信号処理、又は所定のタイミングに応じて読み出される

請求項５に記載の固体撮像装置。

[請求項7] 複数の前記画素ごとに前記アナログメモリ部に保持された電荷のう

ち、第１の画像を生成するための電荷が読み出された後に、前記第１の画像と同時刻に撮像された第２の画像を生成するための電荷が読み出される

請求項５に記載の固体撮像装置。

[請求項8] 前記第１の露光は、グローバルシャッタ方式又はローリングシャッタ方式で行われ、

前記第２の露光は、ローリングシャッタ方式で行われる

請求項３に記載の固体撮像装置。

[請求項9] 前記第２の露光は、前記第１の露光よりも時間的に後に行われる

請求項８に記載の固体撮像装置。

[請求項10] 複数の前記画素ごとに前記アナログメモリ部に保持された電荷が、画像フレーム内の任意の領域、前記画素の駆動モード、所定の信号処理、又は所定のタイミングに応じて読み出される

請求項８に記載の固体撮像装置。

[請求項11] 複数の前記アナログメモリは、前記光電変換部により光電変換された電荷として、前記第１の露光を時分割して得られる電荷を順次保持する

請求項４に記載の固体撮像装置。

[請求項12] 複数の前記アナログメモリに保持された電荷が加算して読み出される

請求項１１に記載の固体撮像装置。

[請求項13] 複数の前記画素ごとに前記アナログメモリ部の複数の前記アナログメモリに保持された電荷が、画像フレーム内の任意の領域、前記画素の駆動モード、所定の信号処理、又は所定のタイミングに応じて読み出される

請求項１１に記載の固体撮像装置。

[請求項14] 複数の前記画素ごとに前記アナログメモリ部の複数の前記アナログメモリに保持された電荷が、前記第１の露光の時分割露光の状態に応

じて選択的に読み出される

請求項１２に記載の固体撮像装置。

[請求項15] 第２の露光によって前記光電変換部により光電変換された電荷が読み出される

請求項１１に記載の固体撮像装置。

[請求項16] 前記アレイ部は、複数の前記画素が２次元状に配列され、

前記アレイ部における水平方向の画素配列に対応して設けられる垂直信号線を介して入力されるアナログ信号をデジタル信号に変換するAD変換部をさらに備え、

前記AD変換部は、複数の前記垂直信号線ごとにカラムADC(Analog to Digital Converter)を設けている

請求項１に記載の固体撮像装置。

[請求項17] 前記アレイ部は、複数の前記画素が２次元状に配列された画素アレイ部を含み、

前記画素アレイ部を含む第１の層と、前記AD変換部を含む第２の層とは積層されて構成される

請求項１６に記載の固体撮像装置。

[請求項18] 前記アレイ部は、複数の前記画素の前記光電変換部が２次元状に配列された第１のアレイ部と、複数の前記画素の前記アナログメモリ部が２次元状に配列された第２のアレイ部とを含み、

前記第１のアレイ部を含む第１の層と、前記第２のアレイ部を含む第２の層と、前記AD変換部を含む第３の層とは積層されて構成される

請求項１６に記載の固体撮像装置。

[請求項19] 複数の前記画素を駆動する駆動部をさらに備える

請求項１に記載の固体撮像装置。

[請求項20] 光電変換部とアナログメモリ部とを有する画素を複数配列したアレイ部を備え、

前記アナログメモリ部は、第１の露光によって前記光電変換部によ

り光電変換された電荷を保持し、

前記第１の露光によって前記アナログメモリ部に保持された電荷が、適応的に非破壊で読み出される

固体撮像装置を搭載した電子機器。

[図1]
FIG. 1


10A
11
画素アレイ部
13
カラムADC部
131-j
画素
100(i,j)
VIA
DAC
152
162
163
カウンタ
FF
153-j
161
ADC
151-j
駆動部
12

[図2]
FIG. 2


131
103
124
AMP-M
SEL-M
125
126
123
RST-M
FD
MEM
121
122
TRG-M
102
アナログメモリ部
112
RST-P
101
フォトダイオード部
111
100
画素
センサ単位
センサ共通
センサ共通
ライン単位

[図3]
FIG. 3


10A
11
画素アレイ部
13
カラムADC部
R11：非破壊読出し
131-j
DAC
152
162
163
カウンタ
153-j
FF
161
ADC
151-j
画素
100(i, j)
E11：露光
T11：転送
駆動部
12

[図4]
FIG. 4


10B
11A
フォトダイオードアレイ部
11B
アナログメモリアレイ部
13
カラムADC部
フォトダイオード部
アナログメモリ部
VIA
VIA
131-j
DAC
152
162
163
カウンタ
FF
153-j
161
ADC
151-j
101
100(i, j)
102
駆動部
12

[図5]
FIG. 5


10B
11A
フォトダイオードアレイ部
11B
アナログメモリアレイ部
13
カラムADC部
DAC
152
R21：非破壊読出し
131-j
T21：転送
フォト
ダイオード部
アナログ
メモリ部
102
161
162
163
カウンタ
FF
153-j
ADC
151-j
101
100(i, j)
E21：露光
駆動部
12

[図6]
FIG. 6


A
B
XTRG
Sensor
蓄積
転送
全画素
読み出し
間引き
読み出し
ROI1
ROI2
ROI3
ROI4
T1
時間

[図7]
FIG. 7


A 高解像度画像 領域切り出し 同時性あり
物体検出
B 画像処理＋全画素読み並列化
時間短縮
画像処理
画像処理
C 再アナログゲイン＋AD変換全画素読み
再最適化
明るさ/コントラスト
再AE
1

[図8]
FIG. 8


XTRG
Sensor
LSI
蓄積
転送
間引き読み出し
画像の同時性
ROI読み出し
時間短縮
物体検出
物体認識
縮小画像
検出領域
ROI画像
最適な明るさ/コントラスト
時間

[図9]
FIG. 9



[図10]
FIG. 10



[図11]
FIG. 11


231
203B
224
AMP-M
225
SEL-M
223
226
RST-M
FD
MEM
221
222
TRG-M
202
アナログメモリ部
214
AMP-P
215
SEL-P
212
216
RST-P
FD
213
211
TRG-P
201
フォトダイオード部
200
画素
203A
センサ単位
又はライン単位
センサ単位
又はライン単位
ライン単位
センサ共通
センサ共通
ライン単位

[図12]
FIG. 12


20A
21
画素アレイ部
23
カラムADC部
DAC
252
231-j
VIA
262
263
カウンタ
FF
253-j
261
ADC
251-j
画素
200(i, j)
駆動部
22

[図13]
FIG. 13


20A
21
画素アレイ部
23
カラムADC部
DAC
252
262
263
カウンタ
253-j
FF
261
231-j
R32:RS読出し
R31:
非破壊読出し
画素
200(i, j)
ADC
251-j
E31, E32:露光
T31:転送
駆動部
22

[図14]
FIG. 14


20B
21A
フォトダイオードアレイ部
21B
アナログメモリアレイ部
23
カラムADC部
231-j
VIA
VIA
VIA
フォトダイオード部
アナログメモリ部
202
201
200(i, j)
DAC
252
262
263
カウンタ
FF
253-j
261
ADC
251-j
駆動部
22

[図15]
FIG. 15


20B
21A
フォトダイオードアレイ部
21B
アナログメモリアレイ部
23
カラムADC部
231-j
R42:RS読出し
R41:非破壊読出し
E41, E42:露光
201
T41:転送
200(i, j)
フォトダイオード部
アナログメモリ部
202
DAC
252
262
カウンタ
263
253-j
FF
261
ADC
251-j
駆動部
22

[図16]
FIG. 16


A
B
XTRG
Sensor
XTRG
Sensor
蓄積
転送
間引き
読み出し
ROI1
ROI2
ROI3
ROI4
T1
GS蓄積
RS蓄積
T2
時間

[図17]
FIG. 17



[図18]
FIG. 18


A
B
XTRG
Sensor
XTRG
Sensor
T11～T14
T11
T12
T13
T14
蓄積
転送
蓄積 #1
転送 #1
蓄積 #2
転送 #2
蓄積 #3
転送 #3
蓄積 #4
転送 #4
時間

[図19]
FIG. 19



[図20]
FIG. 20


300
311
PD
MEM
322-1
322-2
322-3
322-4
＋画素選択
＋画素加算
判定ロジック
AGC/ADC等
30

[図21]
FIG. 21


300A
画素
301A
フォトダイオード部
311
312
RST-P
302A
アナログメモリ部
303-1
303-2
303-3
303-4
304
331
323-1
RST-M
324-1
AMP-M
325-1
SEL-M
326-1
FD
MEM
321-1
322-1
TRG-M
TAP#1
TAP#2
TAP#3
TAP#4
センサ単位
センサ共通
メモリ#1
ライン単位
メモリ#1
センサ共通
メモリ#2
ライン単位
メモリ#2
センサ共通
メモリ#3
ライン単位
メモリ#3
センサ共通
メモリ#4
ライン単位
メモリ#4
センサ共通

[図22]
FIG. 22


300B
画素
301B
フォトダイオード部
302B
アナログメモリ部
303B
303-1
303-2
303-3
303-4
304
311
312
313
314
315
316
321-1
322-1
323-1
324-1
325-1
326-1
331
RST-P
TRG-P
FD
AMP-P
SEL-P
RST-M
TRG-M
MEM
AMP-M
SEL-M
TAP#1
TAP#2
TAP#3
TAP#4
センサ単位
又はライン単位
センサ単位
又はライン単位
ライン単位
センサ共通
メモリ#1
ライン単位
メモリ#1
センサ共通
メモリ#2
ライン単位
メモリ#2
センサ共通
メモリ#3
ライン単位
メモリ#3
センサ共通
メモリ#4
ライン単位
メモリ#4
センサ共通

[図23]
FIG. 23


撮像データ
シリアル通信
35
デジタル処理部
31
画素アレイ部
33
カラムADC部
FIFO
34
331-j
300(i, j)
画素
MEM
322
PD
311
駆動部
32
レジスタ
36
30A

[図24]
FIG. 24


A
XVS
Sensor
T1 (1回の露光時間)
転送
蓄積
転送
蓄積
TAP#1へ
B
XVS
Sensor
T11
T12
T13
T14
蓄積 #1
転送 #1
蓄積 #2
転送 #2
蓄積 #3
転送 #3
蓄積 #4
転送 #4
TAP#1へ
TAP#2へ
TAP#3へ
TAP#4へ
時間

[図25]
FIG. 25


331
304
325
325-1
325-2
325-3
325-4
322-1
322-2
322-3
322-4
MEM
MEM
MEM
MEM
TAP#1
TAP#2
TAP#3
TAP#4
311
PD
300

[図26]
FIG. 26


A
TAP#1
TAP#2
TAP#3
TAP#4
303-1
303-2
303-3
303-4
304
1回目
B
TAP#1
TAP#2
303-1
303-2
304
2回目
C
TAP#3
TAP#4
303-3
303-4
304
3回目
D
TAP#4
303-4
4回目

[図27]
FIG. 27


35
デジタル処理部
372
371
DGain
34
FIFO
33
カラムADC部
ADC
FF
FF
AGain
331

[図28]
FIG. 28



[図29]
FIG. 29


撮像データ
シリアル通信
35
デジタル処理部
33
31
画素アレイ部
331-j
322-1
322-2
322-3
322-4
300(i, j)
画素
MEM
MEM
MEM
MEM
PD
311
T51:転送
カラムADC部
FIFO
34
30A
E51:露光
C51:駆動制御
32
駆動部
36
レジスタ

[図30]
FIG. 30


撮像データ
シリアル通信
R51：非破壊読出し
35
デジタル処理部
33
31
画素アレイ部
331-j
322-1
322-4
300(i, j)
画素
MEM
MEM
MEM
MEM
322-2
322-3
311
PD
カラムADC部
FIFO
34
30A
C52：駆動制御
駆動部
32
レジスタ
36

[図31]
FIG. 31


画素アレイ部
31
331-j
322-1
322-2
322-3
322-4
300(i, j)
画素
MEM
PD
311
T52:転送
33
カラムADC部
35
デジタル処理部
O51:出力
撮像データ
シリアル通信
FIFO
34
30A
C53:駆動制御
32
駆動部
36
レジスタ

[図32]
FIG. 32


XVS
フレーム基準信号
露光制御
シャッタ・転送
アナログメモリ保持
TAP#1
TAP#2
TAP#3
TAP#4
アナログメモリ読み出し
TAP#1
TAP#2
TAP#3
TAP#4
出力データリード
nフレーム
n+1フレーム
n+2フレーム
n+3フレーム
n+4フレーム
nフレーム保持
n+1フレーム保持
n+2フレーム保持
n+3フレーム保持
n+4
A1
A2
t11
t12
t13
t14
t15
t16

[図33]
FIG. 33


XVS
フレーム基準信号
露光制御
シャッタ・転送
アナログメモリ保持
TAP#1
TAP#2
TAP#3
TAP#4
アナログメモリ読み出し
TAP#1
TAP#2
TAP#3
TAP#4
出力データリード
nフレーム
n+1フレーム
nフレーム保持
n+1フレーム保持
A3
A4
t21
t22
t23
t24
t25
t26
t27
t28
t29
t30

[図34]
FIG. 34


XVS
フレーム基準信号
露光番号
シャッタ・転送
フレーム周期
E4
E3
E2
E1
E4
E3
E2
E1
E1=1msec
E2=2msec
E3=4msec
E4=8msec

[図35]
FIG. 35

No	合成露光番号	合成露光時間
1	E1	1msec
2	E2	2msec
3	E3	4msec
4	E4	8msec
5	E1+E2	3msec
6	E1+E3	5msec
7	E1+E4	9msec
8	E2+E3	6msec
9	E2+E4	10msec
10	E3+E4	12msec
11	E1+E2+E3	7msec
12	E1+E2+E4	11msec
13	E1+E3+E4	13msec
14	E2+E3+E4	14msec
15	E1+E2+E3+E4	15msec

[図36]
FIG. 36



[図37]
FIG. 37


1000
CPU
1001
固体撮像装置
1004(10, 20, 30)
レンズ
1003
レンズ駆動部
1002
物体検出部
1009
物体認識部
1010
画像処理部
1011
表示駆動部
1012
表示部
1013
1005
不揮発性メモリ
1006
内蔵メモリ
1007
脱着メモリ
1008

[図38]
FIG. 38



[図39]
FIG. 39


11
VIA
PAD
画素アレイ部
VIA
PAD
10A-1
VIA
ADC
ADC
ADC
ADC
VIA
出力回路＋PAD
出力回路＋PAD
10A-2
13-1
13-3
13-4
13-2

[図40]
FIG. 40


11A
VIA
PAD
フォトダイオード
アレイ部
VIA
PAD
VIA
10B-1
11B
VIA
PAD
アナログメモリ
アレイ部
VIA
PAD
VIA
10B-2
VIA
出力
回路
＋
PAD
ADC
ADC
ADC
ADC
VIA
出力
回路
＋
PAD
VIA
10B-3
13-1
13-3
13-4
13-2

[図41]
FIG. 41


1004(10A)
171-1
171-2
171-3
171-4
カラムADC
カラムADC
カラムADC
カラムADC
画素
画素
画素
画素
画素
画素
画素
画素
131-j
画素アレイ部
11
100(i, j)
カラムADC部
13
水平転送切り替え部
172
駆動部
12
レジスタ
16
出力
シリアル通信

[図42]
FIG. 42


11A
11B
171-1
171-2
171-3
171-4
1004(10B)
フォト
ダイオード部
アナログ
メモリ部
アナログ
メモリ
アレイ部
131-j
画素
100(i, j)
101
102
カラムADC
カラムADC部
水平転送
切り替え部
172
13
駆動部
12
レジスタ
16
出力
シリアル通信

[図43]
FIG. 43


水平方向(列)→
垂直方向(行)→
100(i, j)
11
1 2 3 4 5 6 7 8 9 10 11 12 ...
1 Gr R Gr R Gr R Gr R Gr R Gr R
2 B Gb B Gb B Gb B Gb B Gb B Gb
3 Gr R Gr R Gr R Gr R Gr R Gr R
4 B Gb B Gb B Gb B Gb B Gb B Gb
5 Gr R Gr R Gr R Gr R Gr R Gr R
6 B Gb B Gb B Gb B Gb B Gb B Gb
7 Gr R Gr R Gr R Gr R Gr R Gr R
8 B Gb B Gb B Gb B Gb B Gb B Gb
...

[図44]
FIG. 44


水平方向(列)
垂直方向(行)
11
カラムADC
171-1
171-2
171-3
171-4
ADC
FF
151
153
R
Gr
Gb
B
131-j
100(i, j)
181-1
181-2
181-3
181-4
182
出力
172

[図45]
FIG. 45


スキャン順序
水平方向(列)
垂直方向
(行)
100(i, j)
11
1 2 3 4 5 6 7 8 9 10 11 12
1 2 3 4 5 6 7 8
R
Gr
Gb
B

[図46]
FIG. 46


クロック
シフトイネーブル
カラムADC 171-1
カラムADC 171-2
カラムADC 171-3
カラムADC 171-4
水平転送
切り替え部172
出力
時間
1
2
3
4
1
2
3
4
1
2

[図47]
FIG. 47



[図48]
FIG. 48


クロック
シフトイネーブル
カラムADC171-1
カラムADC171-2
カラムADC171-3
カラムADC171-4
水平転送
切り替え部172
出力
Gr(1,1)
Gr(1,5)
Gr(1,9)
Gr(1,13)
Gr(1,17)
Gr(1,21)
Gr(1,25)
R(1,2)
R(1,6)
R(1,10)
R(1,14)
R(1,18)
R(1,22)
R(1,26)
Gr(1,3)
Gr(1,7)
Gr(1,11)
Gr(1,15)
Gr(1,19)
Gr(1,23)
Gr(1,27)
R(1,4)
R(1,8)
R(1,12)
R(1,16)
R(1,20)
R(1,24)
R(1,28)
1
4
3
2
1
4
3
2
1
4
Gr(1,1)
R(1,4)
Gr(1,7)
R(1,10)
Gr(1,13)
R(1,16)
Gr(1,19)
R(1,22)
Gr(1,25)
R(1,28)
時間

[図49]
FIG. 49



[図50]
FIG. 50



[図51]
FIG. 51


クロック
シフトイネーブル
カラムADC171-1
カラムADC171-2
カラムADC171-3
カラムADC171-4
水平転送
切り替え部172
出力
時間
A11
A12
A21
A22
A31
A32
A41
A42

[図52]
FIG. 52



[図53]


12000
12061
オーディオスピーカ
12062
表示部
12063
インストルメントパネル
12052
音声画像
出力部
12051
マイクロコンピュータ
12053
車載
ネットワークI/F
12050
統合制御ユニット
12001
通信ネットワーク
12040
車内情報
検出ユニット
12041
運転者状態
検出部
12030
車外情報
検出ユニット
撮像部
12031
12020
ボディ系
制御ユニット
12010
駆動系
制御ユニット

[図54]


12111
12101
12112
12113
12100
12102
12103
12105
12104
12114

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2019/034717

A. CLASSIFICATION OF SUBJECT MATTER
Int.Cl. H04N5/3745(2011.01)i, H04N5/347(2011.01)i, H04N5/369(2011.01)i
According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
Int.Cl. H04N5/3745, H04N5/347, H04N5/369

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan	1922-1996
Published unexamined utility model applications of Japan	1971-2019
Registered utility model specifications of Japan	1996-2019
Published registered utility model applications of Japan	1994-2019

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y A	JP 2010-171868 A (FUJIFILM CORP.) 05 August 2010, paragraphs [0020], [0056], [0058], [0072], fig. 1, 6, 7, 8 & US 2010/0188518 A1, paragraphs [0031], [0068], [0070], [0085], fig. 1A, 6, 7, 8	1-3, 5-7, 16, 19, 20 17, 18 4, 8-15
X	JP 2013-162164 A (CANON INC.) 19 August 2013, paragraphs [0014], [0020], [0028], fig. 2, 4 & US 2013/0193334 A1, paragraphs [0033], [0050]-[0052], [0078]-[0082], fig. 2, 4 & EP 2624539 A2 & CN 103248840 A & KR 10-2013-0089185 A	1, 2, 4, 5, 19, 20

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
06 November 2019 (06.11.2019)	19 November 2019 (19.11.2019)
Name and mailing address of the ISA/ Japan Patent Office 3-4-3, Kasumigaseki, Chiyoda-ku, Tokyo 100-8915, Japan	Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2019/034717

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2015-135938 A (SONY CORP.) 27 July 2015, paragraphs [0458], [0459], fig. 114A & US 2016/0284753 A1, paragraphs [0782], [0783], fig. 114A & WO 2015/093017 A1 & CN 105593995 A & KR 10-2016-0100904 A	17, 18
A	JP 2012-253422 A (OLYMPUS IMAGING CORP.) 20 December 2012, paragraph [0039], fig. 2 & US 2014/0085512 A1, paragraph [0051], fig. 2 & WO 2012/164985 A1 & CN 103404126 A	1-20

国際調査報告

国際出願番号　ＰＣＴ／ＪＰ２０１９／０３４７１７

Ａ．　発明の属する分野の分類（国際特許分類（ＩＰＣ））

Int.Cl.　H04N5/3745(2011.01)i, H04N5/347(2011.01)i, H04N5/369(2011.01)i

Ｂ．　調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

Int.Cl.　H04N5/3745, H04N5/347, H04N5/369

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０１９年
日本国実用新案登録公報	１９９６－２０１９年
日本国登録実用新案公報	１９９４－２０１９年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

Ｃ．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
X Y A	JP 2010-171868 A（富士フイルム株式会社）2010.08.05, 段落［0020］, ［0056］, ［0058］, ［0072］, 図 1,6,7,8 & US 2010/0188518 A1, 段落［0031］, ［0068］, ［0070］, ［0085］, 図 1A,6,7,8	1-3,5-7,16,19,20 17,18 4,8-15
X	JP 2013-162164 A（キヤノン株式会社）2013.08.19, 段落［0014］, ［0020］, ［0028］, 図 2,4 & US 2013/0193334 A1, 段落［0033］, ［0050］-［0052］, ［0078］-［0082］, 図 2,4 & EP 2624539 A2 & CN 103248840 A & KR 10-2013-0089185 A	1,2,4,5,19,20

☑　Ｃ欄の続きにも文献が列挙されている。　　☐　パテントファミリーに関する別紙を参照。

＊　引用文献のカテゴリー
「Ａ」特に関連のある文献ではなく、一般的技術水準を示すもの
「Ｅ」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「Ｌ」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「Ｏ」口頭による開示、使用、展示等に言及する文献
「Ｐ」国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
「Ｔ」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「Ｘ」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Ｙ」特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「＆」同一パテントファミリー文献

国際調査を完了した日	国際調査報告の発送日
０６．１１．２０１９	１９．１１．２０１９

国際調査機関の名称及びあて先
日本国特許庁（ＩＳＡ／ＪＰ）
郵便番号１００－８９１５
東京都千代田区霞が関三丁目４番３号

特許庁審査官（権限のある職員）　５Ｖ　９１８５
鈴木　明
電話番号　０３－３５８１－１１０１　内線　３５７１

C（続き）．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
Y	JP 2015-135938 A (ソニー株式会社) 2015.07.27, 段落 [0458], [0459], 図 114A & US 2016/0284753 A1, 段落 [0782], [0783], 図 114A & WO 2015/093017 A1 & CN 105593995 A & KR 10-2016-0100904 A	17,18
A	JP 2012-253422 A (オリンパスイメージング株式会社) 2012.12.20, 段落 [0039], 図 2 & US 2014/0085512 A1,段落 [0051], 図 2 & WO 2012/164985 A1 & CN 103404126 A	1-20