

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4751002号
(P4751002)

(45) 発行日 平成23年8月17日 (2011. 8. 17)

(24) 登録日 平成23年5月27日 (2011. 5. 27)

(51) Int. Cl.

H03F 3/60 (2006.01)

F I

H03F 3/60

請求項の数 2 (全 13 頁)

(21) 出願番号 特願2002-34069 (P2002-34069)
 (22) 出願日 平成14年2月12日 (2002. 2. 12)
 (65) 公開番号 特開2003-92523 (P2003-92523A)
 (43) 公開日 平成15年3月28日 (2003. 3. 28)
 審査請求日 平成16年10月18日 (2004. 10. 18)
 審判番号 不服2008-12363 (P2008-12363/J1)
 審判請求日 平成20年5月15日 (2008. 5. 15)
 (31) 優先権主張番号 特願2001-210672 (P2001-210672)
 (32) 優先日 平成13年7月11日 (2001. 7. 11)
 (33) 優先権主張国 日本国 (JP)

(73) 特許権者 000005223
 富士通株式会社
 神奈川県川崎市中原区上小田中4丁目1番
 1号
 (74) 代理人 100070150
 弁理士 伊東 忠彦
 (72) 発明者 重松 寿生
 神奈川県川崎市中原区上小田中4丁目1番
 1号 富士通株式会社内

合議体

審判長 岩崎 伸二

審判官 飯田 清司

審判官 久保 正典

最終頁に続く

(54) 【発明の名称】 カスコード型分布増幅器

(57) 【特許請求の範囲】

【請求項 1】

入力側伝送線路と出力側伝送線路との間に、各々ソース接地のトランジスタとゲート接地のトランジスタとを含む、複数段の単位回路を並列接続したカスコード型単相分布増幅器において、

少なくとも2段以上の単位回路中のゲート接地のトランジスタのゲート端子に接続する接地容量を可変容量とし、該可変容量が前記カスコード型単相分布増幅器の後段に接続される回路の周波数特性を補償すると共に、前記ゲート接地トランジスタの前記ゲート端子と前記可変容量との間に直列にダンピング抵抗を設け、前記ダンピング抵抗が前記カスコード型単相分布増幅器における60GHz以上の高周波数帯域での負性抵抗の急激な増加を抑制することを特徴とするカスコード型単相分布増幅器。

10

【請求項 2】

入力側伝送線路と出力側伝送線路との間に、各々ソース接地のトランジスタとゲート接地のトランジスタとを含む、複数段の単位回路を並列接続したカスコード型両相分布増幅器において、

少なくとも2段以上の単位回路中のゲート接地のトランジスタのゲート端子に接続する接地容量を可変容量とし、該可変容量が前記カスコード型両相分布増幅器の後段に接続される回路の周波数特性を補償すると共に、前記ゲート接地トランジスタの前記ゲート端子と前記可変容量との間に直列にダンピング抵抗を設け、前記ダンピング抵抗が前記カスコード型両相分布増幅器における60GHz以上の高周波数帯域での負性抵抗の急激な増加

20

を抑制することを特徴とするカスコード型両相分布増幅器。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、バイポーラトランジスタや電界効果型トランジスタなどのトランジスタで構成される半導体回路に関し、より詳細には、ゲート接地トランジスタを含む単位回路を複数段並列接続したカスコード型分布増幅器に関する。

【0002】

近年、インターネットの急速な普及により高速で大容量のデータを送受信できる40Gb/s通信システムの需要が高まり、その構成部品の一つである40GHz以上の高周波数帯域を持つ広帯域増幅器が求められている。中でも、送信部フロントエンドに配置されLN(Lithium Niobate)変調器を駆動するドライバ回路には、5~6Vppの高出力とアイ開口を良好なものとするために変調器の損失を補償するような跳ね上げ特性が必要となる。

【0003】

【従来の技術】

分布増幅器は、トランジスタの入力容量と配線のインダクタンス成分から構成されるラダーフィルタで帯域が決まるために、広帯域化に適した回路構成として古くから用いられていた。中でも、カスコード型の分布増幅器はゲート接地トランジスタに接続された回路により高周波数域で負性抵抗を生成し、広帯域化が可能となる。よって現在ではこの型の回路が主流となりつつある。

【0004】

図1は、従来のカスコード型分布増幅器を示す回路図である。図示する構成の増幅器は、トランジスタQ1とQ2を含む単位回路を複数段(例えば7段)並列接続したものである。この単位回路はカスコード型の分布増幅器である。入力信号INは入力端子10に与えられ、増幅された信号OUTが出力端子12から得られる。図中、R1、R2は伝送線路の終端抵抗、矩形ブロックは伝送線路のインダクタンス成分を示している。また、の記号はグランド(接地)を意味している。

【0005】

トランジスタQ2のゲートは、入力容量C_{gate}を介して接地されている。トランジスタQ2のドレインは出力側の伝送線路に接続され、ソースはトランジスタQ1のドレインに接続されている。トランジスタQ1のゲートは入力側の伝送線路に接続され、ソースは接地されている。

【0006】

トランジスタQ1は、入力端子INに与えられる入力信号を増幅する。増幅動作の帯域は、直列に接続されたトランジスタQ1とQ2の配線のインダクタンス成分(図中、矩形のブロックで示すL_{cg}やL_{sd}などのインダクタンス成分)と、トランジスタQ2のゲートに存在する入力容量C_{gate}とで形成されるフィルタの特性に依存する。また、増幅利得はトランジスタQ1の利得に依存する。

【0007】

このような増幅動作において、トランジスタQ2は高い周波数帯域で負性抵抗を生成する。この負性抵抗は利得を増大させる(いわゆる利得の跳ね上げ)ので、高い周波数帯域での利得の低下を防止できる。

【0008】

【発明が解決しようとする課題】

しかしながら、従来のカスコード型分布増幅器は、次の問題点を有する。

【0009】

図2は、図1に示した回路構成の周波数特性を示す図である。横軸は周波数(GHz)、縦軸は利得(dB)である。また、|S₁₁|、|S₂₂|はそれぞれ入力側及び出力側での信号の反射を示す係数、|S₁₂|は出力側から入力側を見たアイソレーションを示

10

20

30

40

50

す係数、 $|S_{21}|$ は入力に対する出力の利得（電圧利得）を示す係数である。図 2 に示したように、50 GHz に近い遮断周波数付近での増幅動作の安定性が悪化している。具体的には、 $|S_{21}|$ で示される電圧利得は、遮断周波数付近で異常なピークを示している。このピークは、帯域を伸ばすために利用する負性抵抗に起因する。つまり、遮断周波数の近くで負性抵抗が急激に増加することで増幅回路が発振してしまい、電圧利得にピークが生じてしまう。このピークにより、アイパターンが劣化し、受信誤りが増大してしまう。

【0010】

また、図 1 に示した回路構成は、後段に接続する回路（例えば、LN 変調器）の製造条件の変動による周波数特性のばらつきの存在を考慮したものではない。ドライバ回路の周波数特性と LN 変調器の周波数特性が一致していないと、アイパターンのハイレベル及びロウレベルはそれぞれあるレベル幅を持つことになり、誤り率が増加してしまう。

10

【0011】

従って、本発明は上記従来技術の問題点を解決し、高周波帯域においても安定して動作するカスコード型分布増幅器を提供することを目的とする。

【0012】

また、本発明は、後段回路の特性のばらつきを補償できるカスコード型分布増幅器を提供することを目的とする。

【0013】

【課題を解決するための手段】

20

上記課題を解決するため、本発明のカスコード型分布増幅器は、入力側伝送線路と出力側伝送線路との間に、各々ソース接地のトランジスタとゲート接地のトランジスタを含む、複数段の単位回路を並列接続したカスコード型単相分布増幅器であって、少なくとも 2 段以上の単位回路中のゲート接地のトランジスタのゲート端子に接続する接地容量を可変容量とし、該可変容量が前記カスコード型単相分布増幅器の後段に接続される回路の周波数特性を補償すると共に、前記ゲート接地トランジスタの前記ゲート端子と前記可変容量との間に直列にダンピング抵抗を設け、前記ダンピング抵抗が前記カスコード型単相分布増幅器における 60 GHz 以上の高周波数帯域での負性抵抗の急激な増加を抑制することを特徴とする。可変容量とすることで、周波数特性、特にいわゆる跳ね上げの量を調整することができる。従って、後段の回路の特性に応じて単相分布増幅器の周波数特性を調整することができ、後段回路の製造時のばらつきに起因した周波数特性のばらつきを補償することができる。

30

【0016】

また、上記課題を解決するため、本発明のカスコード型分布増幅器は、入力側伝送線路と出力側伝送線路との間に、各々ソース接地のトランジスタとゲート接地のトランジスタを含む、複数段の単位回路を並列接続したカスコード型両相分布増幅器であって、少なくとも 2 段以上の単位回路中のゲート接地のトランジスタのゲート端子に接続する接地容量を可変容量とし、該可変容量が前記カスコード型両相分布増幅器の後段に接続される回路の周波数特性を補償すると共に、前記ゲート接地トランジスタの前記ゲート端子と前記可変容量との間に直列にダンピング抵抗を設け、前記ダンピング抵抗が前記カスコード型両相分布増幅器における 60 GHz 以上の高周波数帯域での負性抵抗の急激な増加を抑制することを特徴とする。可変容量とすることで、周波数特性、特にいわゆる跳ね上げの量を調整することができる。従って、後段の回路の特性に応じて両相分布増幅器の周波数特性を調整することができ、後段回路の製造時のばらつきに起因した周波数特性のばらつきを補償することができる。

40

【0019】

また、本発明のカスコード側分布増幅器は、前記複数段の単位回路が全て、前記ゲート接地のトランジスタに接続させた前記ダンピング抵抗を有するよう構成することができる。この構成は、カスコード型分布増幅器の一つの形態を特定するものである。

【0020】

50

また、本発明のカスコード型分布増幅器は、前記カスコード型分布増幅器を用いた伝送装置として構成することができる。カスコード型分布増幅器を用いた伝送装置の発明を特定する。

【0027】

【発明の実施の形態】

図3は、本発明の第1の実施の形態によるカスコード型単相分布増幅器の構成を示す回路図である。図3中、図1に示した構成要素と同一のものには同一の参照番号を付してある。

【0028】

図3に示したように、各単位回路（破線の楕円で囲む部分）において、ゲート接地トランジスタQ2のゲート端子と接地容量 C_{gate} との間にダンピング抵抗 R_{gate} を挿入している。図3の回路図上では、インダクタンス L_g を有する伝送線路と、接地容量 C_{gate} との間にダンピング抵抗 R_{gate} が設けられているように図示されている。図3には、初段の単位回路のみ詳細に示したが、他の段の単位回路も同じ構成である。つまり、各段において、ゲート接地トランジスタQ2のゲート端子と接地容量との間にダンピング抵抗 R_{gate} を挿入している。

【0029】

ダンピング抵抗 R_{gate} は、単位回路を発振しない方向に制御する。具体的には、ダンピング抵抗 R_{gate} は単位回路のQ値を抑制する方向に変化させる。換言すれば、ダンピング抵抗 R_{gate} は高い周波数領域において、周波数に対する感度を落とすように作用する。これにより高域での負性抵抗の急激な増加が抑制でき、増幅器を安定化できる。

【0030】

図4は、図3に示した回路構成の周波数特性を示す。横軸は周波数（GHz）、縦軸は係数 $|S_{21}|$ 、つまり電圧利得である。図4中の曲線Bが、図3に示した回路構成の周波数特性である。比較のために、図1に示した従来回路の周波数特性も併せて曲線Aで図示してある。ダンピング抵抗 R_{gate} がない従来回路では、60GHzを過ぎた辺りから急激に利得が上昇して安定性が悪化しているのに対し（曲線A）、図3に示した回路構成ではトランジスタQ2の負性抵抗を利用しているにもかかわらず、利得の急激な上昇はない。つまり、高い周波数領域の周波数特性が安定している。よって、受信側でのアイバタンの劣化を抑えることができ、誤り率を低下させることができる。

【0031】

なお、図4において、0GHzから60GHz辺りまでにわたり、利得が2dB程度持ち上がっている（跳ね上げ）。この利得の持ち上がりは、LN変調器の特性を補償する特性となっている。

【0032】

ダンピング抵抗 R_{gate} の値は、高周波帯域において各単位回路が発振しないように適宜選択する。例えば、ダンピング抵抗 R_{gate} の値は、反射係数 $|S_{11}|$ や $|S_{22}|$ が0を超えないような値とする。これらの反射係数が0を超えると、回路は発振してしまう。

【0033】

図3に示した回路は、例えば1つの半導体チップ上に形成される。この場合、ダンピング抵抗 R_{gate} は、エピタキシャル抵抗や薄膜拡散抵抗で形成される。通常の伝送線路では必要とするダンピング抵抗 R_{gate} の値を得られないので、伝送線路中にダンピング抵抗 R_{gate} を設けることが必要である。

【0034】

接地容量 C_{gate} は薄膜キャパシタ、拡散キャパシタ、MOSトランジスタなどで形成できる。

【0035】

このように、本発明の第1の実施の形態によれば、ダンピング抵抗 R_{gate} を設けたことで高周波数帯域での負性抵抗の急激な増加を抑制でき、負性抵抗を利用したカスコード

10

20

30

40

50

型単相分布増幅器を安定化させることができる。

【 0 0 3 6 】

図 5 は、本発明の第 2 の実施の形態によるカスコード型両相分布増幅器の回路図である。図 5 中、前述した構成要素と同一又は同等の部分には同一の参照番号を付してある。

【 0 0 3 7 】

図 5 に示したカスコード型両相分布増幅器は、2つのカスコード型単相分布増幅器 20、22 を定電流源 18 を介して接続したもので、差動信号を増幅することができる。2つのカスコード型単相分布増幅器 20、22 の各々は、図 3 に示した回路構成と同一である。2つのカスコード型単相分布増幅器 20、22 の各々の単位回路のトランジスタ Q2 のゲートと接地容量 C_{gate} との間には、ダンピング抵抗 G_{gate} が設けられている。2つのカスコード型単相分布増幅器 20、22 及び定電流源 18 は、例えば 1 つのチップ上に形成される。

10

【 0 0 3 8 】

カスコード型単相分布増幅器 20 の各単位回路のトランジスタ Q1 のソースと、カスコード型単相分布増幅器 22 の対応する単位回路のトランジスタ Q1 のソースとを、対応する定電流源 18 に接続してある。つまり、トランジスタ Q1 のソースに流れる電流を定電流源 18 に引き込む構成である。

【 0 0 3 9 】

差動入力信号の一方 IN_+ はカスコード型単相分布増幅器 20 の入力端子 10 に与えられ、他方の入力信号 IN_- はカスコード型単相分布増幅器 22 の入力端子 14 に与えられている。カスコード型単相分布増幅器 20 の出力信号 OUT_+ は出力端子 12 を介して得られ、カスコード型単相分布増幅器 22 の出力信号 OUT_- は出力端子 16 を介して得られる。

20

【 0 0 4 0 】

このように、本発明の第 2 の実施の形態によれば、ダンピング抵抗 R_{gate} を設けたことにより、高周波数帯域での負性抵抗の急激な増加を抑制でき、負性抵抗を利用したカスコード型両相分布増幅器を安定化させることができる。

【 0 0 4 1 】

図 6 は、本発明の第 3 の実施の形態によるカスコード型単相分布増幅器を示す回路図である。図 6 中、前述した構成要素と同一又は同等の部分には同一の参照番号を付してある。

30

【 0 0 4 2 】

第 1 及び第 2 の実施の形態で用いている接地容量 C_{gate} は固定容量である。これに対し、第 3 の実施の形態では、各単位回路中の接地容量 C_{gate} を可変容量で構成している。可変容量は、例えばバラクタダイオードで実現できる。

可変容量を用いることで、負性抵抗の値を変えることができる。

【 0 0 4 3 】

図 7 に、接地容量 C_{gate} を構成するバラクタダイオードに印加する制御電圧を変化させた場合の周波数特性を示す。バラクタダイオードに印加する制御電圧を変化させることで、発振することなく 2 dB の跳ね上げ特性を得ることができる。従って、後段に接続する LN 変調器の特性に応じて、バラクタダイオードに印加する制御電圧を調整することで、周波数が高くなるほど利得がなだらかに減少する LN 変調器の特性を補償することができる。つまり、周波数特性上の跳ね上げの量を調整することができる。この結果、LN 変調器の出力はフラットな周波数特性となり、良好なアイパターンが得られる。

40

【 0 0 4 4 】

このようにして、後段の回路 (LN 変調器など) の特性に応じて周波数特性を調整することができ、後段回路の製造時のばらつきに起因した周波数特性のばらつきを補償することができる。

【 0 0 4 5 】

バラクタダイオードに制御電圧を印加するために、図 6 の回路をチップ上に形成した場合には、この制御電圧を印加するための外部端子を設けておく。この端子は、各単位回路に

50

共通に設けることができる。

【 0 0 4 6 】

図 6 に示した回路構成のように、ダンピング抵抗 R_{gate} と共に可変容量 C_{gate} を用いることが好ましい。しかしながら、図 6 に示した回路構成からダンピング抵抗 R_{gate} を取り除いても、図 7 に示したような跳ね上げ効果が得られる。ただし、図 2 に示したピークを抑制することはできないので、使用できる周波数帯域に制限がある。

【 0 0 4 7 】

図 5 に示したカスコード型両相分布増幅器の接地容量 C_{gate} をバラクタダイオードなどの可変容量とすることもできる。この場合には、両相で図 7 に示したような跳ね上げ効果が得られる。従って、バラクタダイオードの容量を調整して、カスコード型単相分布増幅器 20、22 の出力端子 12、16 に接続される LN 変調器の周波数特性を補償することができる。制御電圧を印加する端子は、カスコード型単相分布増幅器 20 と 22 とで別々に 1 つ設けても良いし、共通に 1 つ設けても良い。

【 0 0 4 8 】

また、図 5 に示したカスコード型両相分布増幅器の接地容量 C_{gate} をバラクタダイオードなどの可変容量とした場合、ダンピング抵抗 R_{gate} を省略した構成とすることもできる。ただし、図 2 に示したピークを抑制することはできないので、使用できる周波数帯域に制限がある。

【 0 0 4 9 】

図 8 は、上記分布増幅器を用いた実施の形態の一例を示す図である。伝送装置である送信機 30 と受信機 40 とが光ファイバケーブル 50 で接続されている。送信機 30 は、内部回路（図示を省略する）から出力される信号を多重化する多重化回路 32、多重化回路 32 の出力に従い LN 変調器 36 を駆動する信号を生成するドライバ回路 34、及びドライバ回路 34 から出力される駆動信号で変調された光信号を出力する LN 変調器 36 とを具備する。ドライバ回路 34 は、前述した本発明の分布増幅器を具備する。

【 0 0 5 0 】

受信機 40 は、光ファイバケーブル 50 からの光信号を受信して電気信号に変換する受光素子 42、この電気信号を増幅する前置増幅器（プリアンプ）44、及び増幅された信号を分離して内部回路（図示を省略する）に出力する分離化回路 46 とを具備する。前置増幅器 44 は、前述した本発明の分布増幅器を具備する。

【 0 0 5 1 】

図 9 は、本発明の第 4 の実施の形態によるカスコード型単相分布増幅器の構成を示す回路図である。図 9 中、図 3 に示した構成要素と同一又は同等のものには同一の参照番号を付してある。

【 0 0 5 2 】

図 9 に示したように、第 4 の実施の形態では、5 段の単位回路を並列接続したカスコード型単相分布増幅器において、入力端子 10 側から 2 段の単位回路中のゲート接地トランジスタ Q2 のゲート端子に接続される伝送線路 l_{cg} と接地容量 C_{gate} との間にダンピング抵抗 R_{gate} を挿入した構成としている。このダンピング抵抗 R_{gate} を挿入した構成により、当該単位回路の Q 値を抑制する方向に変化させることができる。すなわち、ダンピング抵抗 R_{gate} は高い周波数領域において、周波数に対する感度（電圧利得）を落とすように作用する。これにより高周波数領域での負性抵抗の急激な増加が抑制でき、分布増幅器を安定化できる。

【 0 0 5 3 】

図 10 は、図 9 に示した回路構成の周波数特性を示す。横軸は周波数（GHz）、縦軸は電圧利得（dB）である。図 10 中の曲線 B（ダンピング抵抗 R_{gate} 有）が、図 9 に示した回路構成の周波数特性の計算結果である。比較のために、図 1 に示した従来回路と同様にダンピング抵抗 R_{gate} の無い回路構成の周波数特性を示す曲線 A も併せて図示してある。ダンピング抵抗 R_{gate} が無い従来回路では、高周波数領域（60 GHz 近傍）で安定性が悪化しているのに対し、ダンピング抵抗 R_{gate} を入力端子 10 から 2

10

20

30

40

50

段の単位回路中に挿入した回路構成では跳ね上げを行ってもなお安定であることが分かる。

【0054】

図9に示した回路構成では、入力端子側から2段の単位回路中にダンピング抵抗 R_{gate} を挿入した例を示しているが、2段以上の単位回路中にダンピング抵抗 R_{gate} を挿入した回路構成であればその効果はさらに向上する。さらに、入力端子側から2段の単位回路に挿入する代わりに、出力端子側から少なくとも2段の単位回路中にダンピング抵抗 R_{gate} を挿入してもよい。

【0055】

図11は、本発明の第5の実施の形態によるカスコード型単相分布増幅器の構成を示す回路図である。図10中、図3に示した構成要素と同一のものには同一の参照番号を付してある。

【0056】

図11に示したように、第5の実施の形態では、5段の単位回路を並列接続したカスコード型単相分布増幅器において、出力端子12側から2段の単位回路中のゲート接地トランジスタQ2のゲート端子に接続される伝送線路 l_{cg} と接地容量 C_{gate} との間にダンピング抵抗 R_{gate} を挿入した構成としている。図11に示した回路構成でも、図9に示した回路構成と同様の効果が得られる。すなわち、ダンピング抵抗 R_{gate} を出力端子側から2段の単位回路中に挿入した構成により、当該単位回路のQ値を抑制する方向に変化させることができ、このダンピング抵抗 R_{gate} により高周波数領域での負性抵抗の急激な増加が抑制でき、負性抵抗を利用したカスコード型単相分布増幅器を安定化させることができる。

【0057】

また、図9又は図11に示したカスコード型単相分布増幅器の回路構成を2つ組み合わせることにより、図5に示した回路構成と同様に、カスコード型両相分布増幅器を構成することも可能である。この両相分布増幅器の場合には、たとえば、2つのカスコード型単相分布増幅器20、22の各々の入力端子10、14側から2段の単位回路中のトランジスタQ2のゲート端子に接続される伝送線路 l_{cg} と接地容量 C_{gate} との間にダンピング抵抗 R_{gate} を挿入した回路構成とする。他の構成要素は、図5に示したものと同一である。あるいは、入力端子側から2段の単位回路に挿入する代わりに、出力端子側から2段の単位回路中にダンピング抵抗 R_{gate} を挿入してもよい。

【0058】

以上、本発明の実施の形態及び変形例を説明した。上記各実施の形態及び変形例は、電界効果型トランジスタ(FET)を用いたものであったが、電界効果型トランジスタに代えてバイポーラトランジスタ(BJT)を用いても良い。この場合にも、前述した効果と同様の効果が得られる。

【0059】

また、並列接続する単位回路の段数は7段や5段に限定されるものではなく、任意の段数の単位回路を並列接続する構成で良い。

【0060】

更に、ダンピング抵抗 R_{gate} を可変抵抗で構成することとしても良い。ダンピング抵抗 R_{gate} の値は、例えばコンピュータを用いたシミュレーションで決定することができ、必ずしも可変抵抗を用いる必要性はない。しかし、可変抵抗を用いることで、様々なニーズ(ユーザが希望する周波数特性)を満足させることができる。例えば、可変抵抗値を調整するための端子をチップに設け、これに与える制御電圧で抵抗値を調整する。

【0061】

また、本発明の分布増幅器は図8に示した伝送装置に限定されるものではなく、他の装置にも適用できる。

【0062】

(付記1) カスコード型単相分布増幅器において、ゲート接地トランジスタのゲート端

10

20

30

40

50

子と接地容量との間に直列にダンピング抵抗を設けたことを特徴とするカスコード型単相分布増幅器。

【 0 0 6 3 】

(付記 2) カスコード型単相分布増幅器において、ゲート接地トランジスタのゲート端子に接続する接地容量を可変容量とし、該可変容量は前段又は後段の回路の周波数特性を補償することを特徴とするカスコード型単相分布増幅器。

【 0 0 6 4 】

(付記 3) カスコード型両相分布増幅器において、ゲート接地トランジスタのゲート端子と接地容量との間に直列にダンピング抵抗を設けたことを特徴とするカスコード型両相分布増幅器。

10

【 0 0 6 5 】

(付記 4) カスコード型両相分布増幅器において、ゲート接地トランジスタのゲート端子に接続する接地容量を可変容量とし、該可変容量は後段の回路の周波数特性を補償することを特徴とするカスコード型両相分布増幅器。

【 0 0 6 6 】

(付記 5) 前記ゲート接地トランジスタのゲート端子と前記接地容量との間に直列にダンピング抵抗を設けたことを特徴とする付記 2 又は 4 に記載のカスコード型分布増幅器。

【 0 0 6 7 】

(付記 6) 前記ダンピング抵抗は、カスコード型分布増幅器の周波数特性上の不要なピークを抑制することを特徴とする付記 1、3、5 のいずれか一項記載のカスコード型分布増幅器。

20

【 0 0 6 8 】

(付記 7) 前記増幅器は単位回路を複数個並列接続した構成であり、各単位回路は、前記ゲート接地トランジスタと前記ダンピング抵抗を有することを特徴とする付記 1、3、5 のいずれか一項記載のカスコード型分布増幅器。

【 0 0 6 9 】

(付記 8) 付記 1、3、5 のいずれか一項記載のカスコード型分布増幅器を具備することを特徴とする伝送装置。

【 0 0 7 0 】

(付記 9) 複数段の単位回路を並列接続したカスコード型単相分布増幅器において、少なくとも 2 段以上の単位回路中のゲート接地トランジスタのゲート端子と接地容量との間に直列にダンピング抵抗を設けたことを特徴とするカスコード型単相分布増幅器。

30

【 0 0 7 1 】

(付記 10) 複数段の単位回路を並列接続したカスコード型単相分布増幅器 2 個を具備するカスコード型両相分布増幅器において、各単相分布増幅器の少なくとも 2 段以上の単位回路中のゲート接地トランジスタのゲート端子と接地容量との間に直列にダンピング抵抗を設けたことを特徴とするカスコード型両相分布増幅器。

【 0 0 7 2 】

(付記 11) 前記単相分布増幅器の入力端子側から少なくとも 2 段以上の単位回路のそれぞれに前記ダンピング抵抗を設けたことを特徴とする付記 9 記載のカスコード型単相分布増幅器。

40

【 0 0 7 3 】

(付記 12) 前記単相分布増幅器の出力端子側から少なくとも 2 段以上の単位回路のそれぞれに前記ダンピング抵抗を設けたことを特徴とする付記 9 記載のカスコード型単相分布増幅器。

【 0 0 7 4 】

(付記 13) 各単相分布増幅器の入力端子側から少なくとも 2 段以上の単位回路のそれぞれに前記ダンピング抵抗を設けたことを特徴とする付記 10 記載のカスコード型両相分布増幅器。

【 0 0 7 5 】

50

(付記 14) 各単相分布増幅器の出力端子側から少なくとも 2 段以上の単位回路のそれぞれに前記ダンピング抵抗を設けたことを特徴とする付記 10 記載のカスコード型両相分布増幅器。

【0076】

【発明の効果】

以上説明したように、本発明によれば、高周波帯域においても安定して動作し、また後段回路の特性のばらつきを補償できる分布増幅器を提供することができる。

【図面の簡単な説明】

【図 1】従来の分布増幅器の構成を示す回路図である。

【図 2】図 1 に示した従来の分布増幅器の周波数特性を示す図である。

10

【図 3】本発明の第 1 の実施の形態によるカスコード型単相分布増幅器を示す回路図である。

【図 4】図 3 に示した分布増幅器の周波数特性を示す図である。

【図 5】本発明の第 2 の実施の形態によるカスコード型両相分布増幅器を示す回路図である。

【図 6】本発明の第 3 の実施の形態によるカスコード型単相分布増幅器を示す回路図である。

【図 7】図 6 に示した分布増幅器の周波数特性を示す図である。

【図 8】本発明の分布増幅器を用いた伝送装置の一構成例を示す図である。

【図 9】本発明の第 4 の実施の形態によるカスコード型単相分布増幅器を示す回路図である。

20

【図 10】図 9 に示した分布増幅器の周波数特性を示す図である。

【図 11】本発明の第 5 の実施の形態によるカスコード型単相分布増幅器を示す回路図である。

【符号の説明】

10 入力端子

12 出力端子

14 入力端子

16 出力端子

20、22 カスコード型単相分布増幅器


30

C_{gate} 接地容量

R_{gate} ダンピング抵抗


【図 1】

従来の分布増幅器の構成を示す回路図




【図 2】

図1に示す従来の分布増幅器の周波数特性を示す図




【図 3】

本発明の第1の実施の形態によるカスコード型単相分布増幅器を示す回路図




【図 4】

図3に示す分布増幅器の周波数特性を示す図




【図5】

本発明の第2の実施の形態による
カスコード型両相分布増幅器を示す回路図




【図6】

本発明の第3の実施の形態による
カスコード型単相分布増幅器を示す回路図




【図7】

図6に示す分布増幅器の周波数特性を示す図




【図8】

本発明の分布増幅器を用いた伝送装置の一構成例を示す図




【図 9】

本発明の第4の実施の形態による
カスコード型単相分布増幅器を示す回路図




【図 10】

図9に示した分布増幅器の周波数特性を示す図



【図 11】

本発明の第5の実施の形態による
カスコード型単相分布増幅器を示す回路図



フロントページの続き

(56)参考文献 特開平6 - 224663 (JP, A)

特開平1 - 137705 (JP, A)

特開平5 - 136641 (JP, A)

特開平9 - 130170 (JP, A)

F r a y s s e , J . P h . ; V i a u d , J . P . ; C a m p o v e c c h i o , M . ; A u
x e m e r y , P h . ; Q u e r e , R , A 2 W , H i g h E f f i c i e n c y , 2 - 8 G
H z , C a s c o d e H B T M M I C P o w e r D i s t r i b u t e d A m p l i
f i e r , 2 0 0 0 I E E E M T T - S I N T E R N A T I O N A L M I C R O W A V
E S Y M P O S I U M D I G E S T . , 2 0 0 0 年 6 月 1 1 日 , v o l . 1 , p . 5 2 9 -
5 3 2

(58)調査した分野(Int.Cl. , DB名)

H03F 3/60